JP2005309730A - Device, method, and program for designing substrate - Google Patents
Device, method, and program for designing substrate Download PDFInfo
- Publication number
- JP2005309730A JP2005309730A JP2004125440A JP2004125440A JP2005309730A JP 2005309730 A JP2005309730 A JP 2005309730A JP 2004125440 A JP2004125440 A JP 2004125440A JP 2004125440 A JP2004125440 A JP 2004125440A JP 2005309730 A JP2005309730 A JP 2005309730A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resistor
- designated
- specified
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、基板設計装置、基板設計方法および基板設計プログラムに関する。 The present invention relates to a board design apparatus, a board design method, and a board design program.
従来より、プリント基板においては、プリント基板の製造時に、抵抗体を表層(第1層)にスクリーン印刷等の技術を用いて形成する製造技術が知られている(例えば特許文献1参照)。 2. Description of the Related Art Conventionally, a manufacturing technique for forming a resistor on a surface layer (first layer) using a technique such as screen printing is known for a printed circuit board (see, for example, Patent Document 1).
また、多層プリント基板においても、部品実装密度を上げるために、内層に上記抵抗器、コンデンサ、コイル等の部品を形成する製造技術が知られている(例えば特許文献2、特許文献3参照)。
Also in a multilayer printed circuit board, a manufacturing technique is known in which components such as the resistor, capacitor, and coil are formed on the inner layer in order to increase component mounting density (see, for example,
一般に、プリント基板の表層または内層に抵抗体を形成する場合、ミアンダ(蛇行)パターンと呼ばれる形状が用いられる。ミアンダ形状の例としては、例えば、半導体集積回路に抵抗体を形成する際に、上記ミアンダ形状を用いる製造技術が知られている(例えば特許文献4参照)。 In general, when a resistor is formed on the surface layer or the inner layer of a printed circuit board, a shape called a meander pattern is used. As an example of the meander shape, for example, a manufacturing technique using the meander shape when forming a resistor in a semiconductor integrated circuit is known (see, for example, Patent Document 4).
従来、プリント基板の設計においては、表層または内層に抵抗体を形成する場合、所望する抵抗値に応じて、決まった形状(占有面積)のミアンダ形状の抵抗体が画一的に選択される。そして、該抵抗体が基板上に配置可能なスペースがあるか判断し、配置可能なスペースがあれば、そのスペースに配置していた。
しかしながら、上述した従来技術では、所望する抵抗値に応じて、一意に決まるミアンダ形状の抵抗体が選択されるため、基板上に抵抗体を設計する際に、設計者が抵抗体の形状(占有領域の形状)を変更することができず、設計の自由度が著しく制限されるという問題があった。 However, in the above-described conventional technology, a meander-shaped resistor that is uniquely determined is selected according to a desired resistance value. Therefore, when designing a resistor on a substrate, the designer forms the resistor (occupied). There is a problem that the shape of the region) cannot be changed, and the degree of freedom in design is significantly limited.
本発明は、このような事情を考慮してなされたものであり、その目的は、抵抗体の配置作業効率、設計の自由度を向上させることができる基板設計装置、基板設計方法および基板設計プログラムを提供することにある。 The present invention has been made in consideration of such circumstances, and its object is to provide a board design apparatus, a board design method, and a board design program capable of improving the efficiency of placement of resistors and the degree of design freedom. Is to provide.
この発明は上記の課題を解決すべくなされたもので、基板の製造過程に基板上に配置される受動素子を設計する基板設計装置であって、前記基板上の指定された配線上に該配線の経路に沿って、指定された電気的特性の受動素子が配置可能であるか判断する配置判定手段と、前記配置判定手段により、前記指定された電気的特性の受動素子が指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って前記指定された電気的特性の受動素子を発生する受動素子発生手段とを具備することを特徴とする。 The present invention has been made to solve the above problems, and is a substrate design apparatus for designing a passive element disposed on a substrate in the process of manufacturing the substrate, wherein the wiring is arranged on a specified wiring on the substrate. A determination unit that determines whether or not a passive element having a specified electrical characteristic can be disposed along the path of the line, and on the wiring in which the passive element having the specified electrical characteristic is specified by the placement determination unit. A passive element generating means for generating a passive element having the specified electrical characteristic along the path of the wiring on the specified wiring when it is determined that the passive element can be arranged along the path of the wiring. It is characterized by comprising.
また、この発明は上記の課題を解決すべくなされたもので、基板の製造過程に基板上に配置される抵抗体を設計する基板設計装置であって、前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出する抵抗長算出手段と、前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断する配置判定手段と、前記配置判定手段により、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生する抵抗体発生手段とを具備することを特徴とする。 The present invention has been made to solve the above-described problem, and is a substrate design apparatus for designing a resistor disposed on a substrate in the process of manufacturing the substrate, and having a specified resistance value on the substrate. Resistance length calculation means for calculating the length of the resistor when the resistor is disposed on the specified wiring on the substrate along the path of the wiring, the length of the specified wiring and the resistance And a placement determination unit that determines whether or not the resistor having the designated resistance value can be placed based on the length of the wiring, and the placement determination unit causes the resistor having the designated resistance value to be placed in the designated wiring. Resistor generating means for generating a resistor having the specified resistance value along the path of the wiring on the specified wiring when it is determined that the wiring can be arranged along the path of the wiring. It is characterized by comprising.
本発明は、請求項2記載の基板設計装置において、前記配置判定手段により、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能と判断された場合、前記抵抗体発生手段により発生された抵抗体の形状をオペレータに提示する提示手段を具備することを特徴とする。
According to the present invention, in the board design apparatus according to
本発明は、請求項2または3記載の基板設計装置において、前記配置判定手段により、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置不可と判断された場合、足りない配線長をオペレータに提示する提示手段を具備することを特徴とする。
According to the present invention, in the board designing apparatus according to
本発明は、請求項2ないし4のいずれかに記載の基板設計装置において、前記抵抗体は、前記指定された配線に隣接する配線に電気的、物理的に干渉しない許容範囲内の幅を有することを特徴とする。
According to the present invention, in the substrate design apparatus according to any one of
また、この発明は上記の課題を解決すべくなされたもので、基板の製造過程に基板上に配置される受動素子を設計する基板設計方法であって、前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出し、前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断し、前記配置判定手段により、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生することを特徴とする。 The present invention has been made to solve the above problems, and is a substrate design method for designing a passive element disposed on a substrate in the process of manufacturing the substrate, which has a specified resistance value on the substrate. The length of the resistor is calculated when the resistor is arranged on the specified wiring on the substrate along the path of the wiring, and based on the length of the specified wiring and the length of the resistor Then, it is determined whether or not the resistor having the designated resistance value can be disposed, and the resistor having the designated resistance value is arranged on the designated wiring along the route of the wiring by the placement determining means. When it is determined that the arrangement is possible, a resistor having the specified resistance value is generated along the path of the wiring on the specified wiring.
本発明は、請求項6記載の基板設計方法において、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能と判断された場合、前記抵抗体発生手段により発生された抵抗体の形状をオペレータに提示することを特徴とする。
According to the present invention, in the substrate design method according to
本発明は、請求項6記載の基板設計方法において、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置不可と判断された場合、足りない配線長をオペレータに提示することを特徴とする。
The present invention provides the substrate design method according to
また、本発明は、請求項6ないし8のいずれかに記載の基板設計方法において、前記抵抗体は、前記指定された配線に隣接する配線に電気的、物理的に干渉しない許容範囲内の幅を有することを特徴とする。
Further, the present invention provides the substrate design method according to any one of
また、この発明は上記の課題を解決すべくなされたもので、基板の製造過程に基板上に配置される抵抗体を設計する基板設計プログラムであって、前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出する抵抗長算出ステップと、前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断する判断ステップと、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生する抵抗体発生ステップとをコンピュータに実行させることを特徴とする。 The present invention has been made in order to solve the above-described problems, and is a board design program for designing a resistor disposed on a board during the board manufacturing process, which has a specified resistance value on the board. A resistance length calculating step for calculating a length of the resistor when the resistor is disposed on a specified wiring on the substrate along the path of the wiring; and the specified wiring length and the resistor A determination step for determining whether or not the resistor having the designated resistance value can be disposed based on the length of the resistor, and the resistor having the designated resistance value is placed on the route of the wiring on the designated wiring. And causing the computer to execute a resistor generating step of generating a resistor having the specified resistance value along the path of the wiring on the specified wiring. It is characterized by.
また、本発明は、請求項10記載の基板設計プログラムにおいて、抵抗体発生ステップは、前記指定された配線に隣接する配線に電気的、物理的に干渉しない許容範囲内の幅を有する前記抵抗体を発生することを特徴とする。 Further, the present invention provides the board design program according to claim 10, wherein the resistor generating step has a width within an allowable range that does not electrically and physically interfere with a wiring adjacent to the specified wiring. It is characterized by generating.
以上説明したように、本発明によれば、配置判定手段により、前記基板上の指定された配線上に該配線の経路に沿って、指定された電気的特性の受動素子が配置可能であるか判断し、前記指定された電気的特性の受動素子が指定された配線上に該配線の経路に沿って配置可能であると判断された場合、受動素子発生手段により、前記指定された配線上に該配線の経路に沿って前記指定された電気的特性の受動素子を発生する。
したがって、電気的特性により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する電気的特性を有する受動素子を配置することができるので、受動素子の配置作業効率、設計の自由度を向上させることができるという効果が得られる。
As described above, according to the present invention, whether or not a passive element having a specified electrical characteristic can be placed on a designated wiring on the substrate along the route of the wiring by the placement determination means. If it is determined that the passive element having the designated electrical characteristics can be arranged on the designated wiring along the route of the wiring, the passive element generating means causes the passive element to be placed on the designated wiring. A passive element having the specified electrical characteristics is generated along the path of the wiring.
Therefore, passive elements having the desired electrical characteristics can be placed on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the electrical characteristics, so the placement work efficiency of the passive elements, The effect that the freedom degree of design can be improved is acquired.
また、本発明によれば、抵抗長算出手段により、前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出し、配置判定手段により、前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断し、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、抵抗体発生手段により、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生する。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができるという効果が得られる。
According to the present invention, the resistance in the case where a resistor having a specified resistance value on the substrate is arranged on the specified wiring on the substrate along the path of the wiring by the resistance length calculation means. The length of the body is calculated, and the placement determining means determines whether the resistor having the designated resistance value can be placed based on the length of the designated wiring and the length of the resistor, When it is determined that the resistor having the designated resistance value can be arranged on the designated wiring along the route of the wiring, the resistor generating means causes the route of the wiring on the designated wiring. A resistor having the designated resistance value is generated along the line.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The effect that the degree of freedom can be improved is obtained.
また、本発明によれば、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能と判断された場合、提示手段により、前記抵抗体発生手段により発生された抵抗体の形状をオペレータに提示する。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができ、さらに、配置される抵抗体の形状を容易に確認することができるという効果が得られる。
According to the present invention, when it is determined that the resistor having the designated resistance value can be arranged on the designated wiring along the route of the wiring, the presenting means causes the resistor generating means to The generated resistor shape is presented to the operator.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The degree of freedom can be improved, and further, the effect that the shape of the arranged resistor can be easily confirmed can be obtained.
また、本発明によれば、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置不可と判断された場合、提示手段により、足りない配線長をオペレータに提示する。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができ、さらに、所望する抵抗値の抵抗体を配置するためには、どの程度の配線長があればよいか容易に判断できるという効果が得られる。
Further, according to the present invention, when it is determined that the resistor having the specified resistance value cannot be arranged on the specified wiring along the route of the wiring, the presenting means sets an insufficient wiring length to the operator. To present.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The degree of freedom can be improved, and further, it is possible to easily determine how much wiring length is required in order to arrange a resistor having a desired resistance value.
また、本発明によれば、前記抵抗体を前記指定された配線に隣接する配線に電気的、物理的に干渉しない許容範囲内の幅とする。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができるという効果が得られる。
According to the present invention, the resistor has a width within an allowable range that does not electrically and physically interfere with the wiring adjacent to the designated wiring.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The effect that the degree of freedom can be improved is obtained.
また、本発明によれば、前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出し、前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断し、前記配置判定手段により、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生する。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができるという効果が得られる。
Further, according to the present invention, the length of the resistor when the resistor having the specified resistance value on the substrate is arranged on the specified wire on the substrate along the route of the wire is calculated. Then, based on the length of the designated wiring and the length of the resistor, it is determined whether the resistor having the designated resistance value can be arranged, and the designated resistance value is determined by the arrangement determining means. If it is determined that the resistor can be disposed on the designated wiring along the route of the wiring, the resistance value of the designated resistance value is determined along the route of the wiring on the designated wiring. Generate a resistor.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The effect that the degree of freedom can be improved is obtained.
また、本発明によれば、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能と判断された場合、前記抵抗体発生手段により発生された抵抗体の形状をオペレータに提示する。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができ、さらに、配置される抵抗体の形状を容易に確認することができるという効果が得られる。
Further, according to the present invention, when it is determined that the resistor having the specified resistance value can be arranged on the specified wiring along the path of the wiring, the resistance generated by the resistor generating means is generated. Present body shape to the operator.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The degree of freedom can be improved, and further, the effect that the shape of the arranged resistor can be easily confirmed can be obtained.
また、本発明によれば、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置不可と判断された場合、足りない配線長をオペレータに提示する。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができ、さらに、所望する抵抗値の抵抗体を配置するためには、どの程度の配線長があればよいか容易に判断できるという効果が得られる。
Further, according to the present invention, when it is determined that the resistor having the designated resistance value cannot be arranged on the designated wiring along the route of the wiring, an insufficient wiring length is presented to the operator.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The degree of freedom can be improved, and further, it is possible to easily determine how much wiring length is required in order to arrange a resistor having a desired resistance value.
また、本発明によれば、前記指定された配線に隣接する配線に電気的、物理的に干渉しない許容範囲内の幅を有する抵抗体を発生する。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができるという効果が得られる。
Further, according to the present invention, a resistor having a width within an allowable range that does not electrically and physically interfere with a wiring adjacent to the designated wiring is generated.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The effect that the degree of freedom can be improved is obtained.
また、本発明によれば、前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出する抵抗長算出ステップと、前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断する判断ステップと、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生する抵抗体発生ステップとをコンピュータに実行させる。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができるという効果が得られる。
Further, according to the present invention, the length of the resistor when the resistor having the specified resistance value on the substrate is arranged on the specified wire on the substrate along the route of the wire is calculated. A resistance length calculation step, a determination step of determining whether or not the resistor having the specified resistance value can be arranged based on the length of the specified wiring and the length of the resistor, and the specified When it is determined that a resistor having a resistance value can be disposed on the designated wiring along the route of the wiring, the designated resistance is provided on the designated wiring along the route of the wiring. And causing the computer to execute a resistor generating step for generating a resistor of value.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The effect that the degree of freedom can be improved is obtained.
また、本発明によれば、抵抗体発生ステップでは、前記指定された配線に隣接する配線に電気的、物理的に干渉しない許容範囲内の幅を有する前記抵抗体を発生する。
したがって、抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができるという効果が得られる。
According to the invention, in the resistor generating step, the resistor having a width within an allowable range that does not electrically and physically interfere with a wiring adjacent to the designated wiring is generated.
Therefore, it is possible to arrange a resistor having a desired resistance value on the wiring on the substrate without being limited by the shape and installation area uniquely determined by the resistance value. The effect that the degree of freedom can be improved is obtained.
以下、本発明を実施するための最良の形態について説明する。 Hereinafter, the best mode for carrying out the present invention will be described.
A.実施形態の構成
図1は、本発明の一実施形態による回路設計装置の構成を示すブロック図である。図において、回路設計部1は、予め入力部から入力された回路図情報に従って、プリント基板上に対する配線パターンを設計する。配線データ記憶部2は、設計された配線パターン情報を記憶する。入力部3は、キーボードやポインティングデバイスなどからなり、上記回路情報や、後述するように、プリント基板上に配置すべき抵抗体の配線(以下、指定配線)や、抵抗体の抵抗値(指定抵抗値)などを入力する。表示部4は、設計された配線パターンや、後述するプリント基板上に配置される抵抗体などを表示する。
A. Configuration of Embodiment FIG. 1 is a block diagram showing a configuration of a circuit design device according to an embodiment of the present invention. In the figure, a
抵抗長算出部5は、指定抵抗値を有する抵抗体の長さを算出する。該抵抗体は、導電性ペーストからなり、指定配線上にその経路に沿って形成されるようになっており、その幅は、指定配線の幅と同じか、もしくはそれ以下とする。但し、抵抗体の幅は、これに限定されることなく、指定配線に隣接する配線と電気的、物理的に干渉しない許容範囲内の幅を有するものであればよい。
The
抵抗体基本データ記憶部6は、上記指定抵抗値の抵抗体の長さを算出する際に必要とされる基本データとして、図2に示すように、導電性ペーストの導電率ρ、配線幅W、抵抗体幅Wrおよび抵抗体厚みTrを予め記憶している。配置判定部7は、指定配線の長さと、算出した抵抗体の長さを比較し、指定配線上に指定抵抗値の抵抗体が配置可能であるかを判定する。
As shown in FIG. 2, the basic resistor
抵抗体発生部8は、指定配線上に指定抵抗値の抵抗体が配置可能と判定された場合に、指定配線上にその経路に沿って配置される、指定配線の幅と同じか、もしくはそれ以下の幅(上述の図2の基本パラメータに従う)を有する抵抗体を発生する。提示制御部9は、上記配置判定部7により、指定配線上に指定抵抗値の抵抗体が配置不可能と判定された場合には、足りない配線の長さを、表示部4に表示してオペレータに提示したり、指定配線上に指定抵抗値の抵抗体が配置可能と判定された場合には、指定配線とともに抵抗体の形状を、表示部4に表示してオペレータに提示する。
When it is determined that a resistor having a specified resistance value can be arranged on the designated wiring, the resistor generator 8 is equal to the width of the designated wiring arranged along the path on the designated wiring, or A resistor having the following width (according to the basic parameters of FIG. 2 above) is generated. When the
B.実施形態の動作
図3は、本発明の一実施形態による基板設計方法の処理手順を示すフローチャートである。まず、オペレータ(例えば、設計者)が、入力部3により、抵抗体(受動素子)を形成する、プリント基板の配線を指定し(S1)、該指定配線上に形成したい抵抗体の抵抗値を入力する(S2)。次に、抵抗長算出部5は、指定抵抗値の抵抗体の長さを算出する(S3)。より具体的には、数式1に従って、指定配線の幅と同じか、もしくはそれ以下の幅(この場合、図2に示す抵抗体幅Wrを用いるので指定配線の幅以下となる)を有する抵抗体長さLTを求める。
B. Operation of Embodiment FIG. 3 is a flowchart showing a processing procedure of a substrate design method according to an embodiment of the present invention. First, an operator (for example, a designer) designates a wiring of a printed circuit board on which a resistor (passive element) is formed by the input unit 3 (S1), and sets a resistance value of the resistor to be formed on the designated wiring. Input (S2). Next, the
ここで、ρは、抵抗体の導電率、Sは、抵抗体配線の断面積(厚みTr×抵抗体幅Wr)、Rは指定抵抗値である。なお、抵抗体幅Wrは、配線幅Wと同じであってもよい。 Here, ρ is the conductivity of the resistor, S is the cross-sectional area of the resistor wiring (thickness Tr × resistor width Wr), and R is the specified resistance value. The resistor width Wr may be the same as the wiring width W.
次に、配置判定部7は、指定配線の長さと、算出した抵抗体長さLTとを比較し、指定配線上に指定抵抗値の抵抗体が配置可能であるかを判定する(S4)。そして、指定配線上に指定された抵抗値R、抵抗体長さLTの抵抗体が配置可能であるか否かを判断する(S5)。すなわち指定配線の長さ≧指定抵抗長さLTであるか否かを判断する。そして、指定配線の長さ<指定抵抗長さLTとなった場合、すなわち指定配線上に指定抵抗値の抵抗体が配置できない場合には、足りない配線の長さを、提示制御部9により、表示部4に表示してオペレータに明示する(S6)。
Next, the
一方、指定配線の長さ≧指定抵抗長さLTとなった場合、すなわ指定配線上に指定抵抗値の抵抗体が配置可能である場合には、図4(a)、(b)に示すように、抵抗体発生部8により、指定配線上にその経路に沿って配置される、指定配線の幅と同じか、もしくはそれ以下の幅(上述の図2の基本パラメータに従う)を有する抵抗体を発生する(S7)。そして、提示制御部9により、指定配線とともに抵抗体の形状を、表示部4に表示してオペレータに提示する(S8)。図4(a)には、配線幅と同じ幅を有する抵抗体20が配置された一例を示しており、図4(b)には、配線幅より狭い幅を有する抵抗体21が配置された一例を示している。
On the other hand, when the length of the designated wiring is equal to or greater than the designated resistance length LT, as shown in FIGS. 4A and 4B, a resistor having a designated resistance value can be arranged on the designated wiring. As described above, the resistor generator 8 has a width equal to or less than the width of the designated wiring (according to the basic parameters in FIG. 2 described above) arranged along the path on the designated wiring. Is generated (S7). Then, the presentation control unit 9 displays the shape of the resistor together with the designated wiring on the
上述した実施形態によれば、従来のように抵抗値により一意に決まってしまう形状や設置面積にとらわれることなく、基板上の配線上に所望する抵抗値を有する抵抗体を配置することができるので、抵抗体の配置作業効率、設計の自由度を向上させることができる。 According to the above-described embodiment, a resistor having a desired resistance value can be arranged on the wiring on the substrate without being limited by the shape and installation area that are uniquely determined by the resistance value as in the prior art. In addition, it is possible to improve the placement work efficiency of the resistor and the degree of freedom of design.
なお、上述した実施形態においては、抵抗長算出部5、配置判定部7、提示制御部9などは、コンピュータシステム内で実行される。そして、上述した抵抗長算出部5、配置判定部7、提示制御部9による一連の処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。すなわち、CPU等の中央演算処理装置がROMやRAM等の主記憶装置に上記プログラムを読み出して、情報の加工・演算処理を実行することにより、実現されるものである。
In the above-described embodiment, the resistance
ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD−ROM、DVD−ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。 Here, the computer-readable recording medium means a magnetic disk, a magneto-optical disk, a CD-ROM, a DVD-ROM, a semiconductor memory, or the like. Alternatively, the computer program may be distributed to the computer via a communication line, and the computer that has received the distribution may execute the program.
1…回路設計部
2…配線データ記憶部
3…入力部
4…表示部
5…抵抗長算出部(抵抗長算出手段)
6…抵抗体基本データ記憶部
7…配置判定部(配置判定手段)
8…抵抗体発生部(受動素子発生手段、抵抗体発生手段)
9…提示制御部(提示手段)
DESCRIPTION OF
6 ... Resistor basic
8: Resistor generator (passive element generator, resistor generator)
9. Presentation control unit (presentation means)
Claims (11)
前記基板上の指定された配線上に該配線の経路に沿って、指定された電気的特性の受動素子が配置可能であるか判断する配置判定手段と、
前記配置判定手段により、前記指定された電気的特性の受動素子が指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って前記指定された電気的特性の受動素子を発生する受動素子発生手段と
を具備することを特徴とする基板設計装置。 A board design device for designing passive elements arranged on a board during the board manufacturing process,
Arrangement determining means for determining whether or not a passive element having a specified electrical characteristic can be arranged on a specified wiring on the substrate along a path of the wiring;
When it is determined by the placement determination means that the passive element having the designated electrical characteristics can be placed along the route of the wiring on the designated wiring, the wiring of the wiring is designated on the designated wiring. And a passive element generating means for generating a passive element having the specified electrical characteristics along a path.
前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出する抵抗長算出手段と、
前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断する配置判定手段と、
前記配置判定手段により、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生する抵抗体発生手段と
を具備することを特徴とする基板設計装置。 A board design device for designing a resistor disposed on a board during the board manufacturing process,
A resistance length calculating means for calculating a length of the resistor when a resistor having a specified resistance value on the substrate is disposed on a specified wiring on the substrate along a path of the wiring;
An arrangement determining means for determining whether or not a resistor having the designated resistance value can be arranged based on the length of the designated wiring and the length of the resistor;
When the placement determining means determines that the resistor having the designated resistance value can be placed along the route of the wiring on the designated wiring, the wiring of the wiring on the designated wiring is determined. Resistor generating means for generating a resistor having the specified resistance value along a path.
前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出し、
前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断し、
前記配置判定手段により、前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生することを特徴とする基板設計方法。 A substrate design method for designing a passive element disposed on a substrate in the process of manufacturing the substrate,
Calculating a length of the resistor when a resistor having a specified resistance value on the substrate is disposed on a specified wire on the substrate along the path of the wire;
Based on the length of the designated wiring and the length of the resistor, it is determined whether the resistor having the designated resistance value can be arranged,
When the placement determining means determines that the resistor having the designated resistance value can be placed along the route of the wiring on the designated wiring, the wiring of the wiring on the designated wiring is determined. A substrate design method comprising generating a resistor having the specified resistance value along a path.
前記基板上の指定された抵抗値の抵抗体を前記基板上の指定された配線上に該配線の経路に沿って配置した場合における前記抵抗体の長さを算出する抵抗長算出ステップと、
前記指定された配線の長さと前記抵抗体の長さとに基づいて、前記指定された抵抗値の抵抗体が配置可能であるか判断する判断ステップと、
前記指定された抵抗値の抵抗体が前記指定された配線上に該配線の経路に沿って配置可能であると判断された場合、前記指定された配線上に該配線の経路に沿って、前記指定された抵抗値の抵抗体を発生する抵抗体発生ステップと
をコンピュータに実行させることを特徴とする基板設計プログラム。 A board design program for designing a resistor arranged on a board during the board manufacturing process,
A resistance length calculating step of calculating a length of the resistor when a resistor having a specified resistance value on the substrate is disposed on a specified wiring on the substrate along a path of the wiring; and
A determination step of determining whether or not the resistor having the specified resistance value can be arranged based on the length of the specified wiring and the length of the resistor;
When it is determined that the resistor having the designated resistance value can be disposed on the designated wiring along the route of the wiring, the resistor along the route of the wiring is provided on the designated wiring. A board design program for causing a computer to execute a resistor generating step for generating a resistor having a specified resistance value.
11. The board design program according to claim 10, wherein the resistor has a width within an allowable range that does not electrically and physically interfere with a wiring adjacent to the designated wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125440A JP2005309730A (en) | 2004-04-21 | 2004-04-21 | Device, method, and program for designing substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125440A JP2005309730A (en) | 2004-04-21 | 2004-04-21 | Device, method, and program for designing substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005309730A true JP2005309730A (en) | 2005-11-04 |
Family
ID=35438458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004125440A Withdrawn JP2005309730A (en) | 2004-04-21 | 2004-04-21 | Device, method, and program for designing substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005309730A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109089379A (en) * | 2018-09-20 | 2018-12-25 | 浙江中茂科技有限公司 | Printed circuit board scoreboard path planning system and planing method |
-
2004
- 2004-04-21 JP JP2004125440A patent/JP2005309730A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109089379A (en) * | 2018-09-20 | 2018-12-25 | 浙江中茂科技有限公司 | Printed circuit board scoreboard path planning system and planing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11277918B2 (en) | Current redistribution in a printed circuit board | |
US8335077B2 (en) | Insulating aperture in printed circuit boards | |
US20090031273A1 (en) | Method for stacked pattern design of printed circuit board and system thereof | |
JP3196894B2 (en) | Printed wiring board design apparatus and design method | |
JP2008084208A (en) | Apparatus, method, program for creating wiring model, and method of manufacturing device | |
JP2011029285A (en) | Printed circuit board test-assisting apparatus, printed circuit board test-assisting method, and printed circuit board test-assisting program | |
JP2006253187A (en) | Power source analyzing method and program for analyzing power source analysis | |
JP5834144B2 (en) | Printed circuit board design verification system, printed circuit board design verification method, and recording medium | |
JP2006293726A (en) | Design method of electronic component | |
JP2011185701A (en) | Mounting structure of temperature detection element | |
JP2005309730A (en) | Device, method, and program for designing substrate | |
JP4851216B2 (en) | Power supply method for testing in semiconductor integrated circuit and CAD system for semiconductor integrated circuit | |
JP2005309731A (en) | Device, method, and program for designing substrate | |
JP2023024262A (en) | Design support device, design support program and design support method | |
CN104768328A (en) | Method for judging current carried by circuit board, and method and system for screening process manufacturers | |
JP6745614B2 (en) | Board design device and board design program | |
JP2008210983A (en) | Reliability-design aiding method | |
JP2008052499A (en) | Apparatus, method and program for calculating thermal conductivity | |
JP2006041087A (en) | Both-surface printed board and pattern forming method therefor | |
JP5384197B2 (en) | Printed wiring board having heat dissipation structure | |
JP4213500B2 (en) | Thermal analysis modeling method and thermal analysis modeling program | |
JPH11251717A (en) | Method for arranging components on printed circuit board | |
JP2007304952A (en) | Analytic model generation program, analyzing program, analysis result extraction program, analytic model generation device, analyzer, and analysis result extractor | |
JP2007243099A (en) | Automatic layout method, program and apparatus for semiconductor integrated circuit | |
JP2008217315A (en) | Designing system of circuit board, designing method of circuit board, and computer program for designing circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070323 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070806 |