JP2005302755A - Semiconductor integrated circuit and management method therefor - Google Patents
Semiconductor integrated circuit and management method therefor Download PDFInfo
- Publication number
- JP2005302755A JP2005302755A JP2004111923A JP2004111923A JP2005302755A JP 2005302755 A JP2005302755 A JP 2005302755A JP 2004111923 A JP2004111923 A JP 2004111923A JP 2004111923 A JP2004111923 A JP 2004111923A JP 2005302755 A JP2005302755 A JP 2005302755A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor integrated
- integrated circuit
- cutting
- cuts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体集積回路の管理方法及び半導体集積回路に関するものであり、より詳細には、ヒューズが設けられた半導体集積回路の管理方法及び半導体集積回路に関する。 The present invention relates to a semiconductor integrated circuit management method and a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit management method and a semiconductor integrated circuit provided with a fuse.
従来からプルアップ/プルダウン設定可能な出力バッファ回路や出力電圧調整用の抵抗ラダー回路が提案されている。前者の回路では、プルアップ側のヒューズを切断するか、若しくはプルダウン側のヒューズを切断するかによって、プルアップ又はプルダウンを設定することができる。後者の回路では、ヒューズ切断の組み合わせにより合成抵抗値を変化させることができ、出力電圧を調整することができる。このようにして、ヒューズ切断により回路特性を調整することが行なわれてきた。 Conventionally, an output buffer circuit capable of pull-up / pull-down setting and a resistance ladder circuit for adjusting an output voltage have been proposed. In the former circuit, pull-up or pull-down can be set depending on whether the fuse on the pull-up side is cut or the fuse on the pull-down side is cut. In the latter circuit, the combined resistance value can be changed by combining fuse cutting, and the output voltage can be adjusted. In this way, circuit characteristics have been adjusted by cutting a fuse.
このような回路におけるヒューズの切断は、一般にトリミングと呼ばれ、レーザを用いたトリミングは、一般的な技術として用いられている。一般的なトリミング技術においては、まず、いわゆる前工程においてヒューズ切断により回路特性を調整したい項目と関連する特性テストを行う。そして、かかる特性テストの結果に基づいて、切断すべきヒューズの座標を算出し、ヒューズ切断装置に対する切断座標情報とする。 Fuse cutting in such a circuit is generally called trimming, and trimming using a laser is used as a general technique. In a general trimming technique, first, a characteristic test related to an item whose circuit characteristics are to be adjusted by cutting a fuse in a so-called previous process is performed. Based on the result of the characteristic test, the coordinates of the fuse to be cut are calculated and used as cutting coordinate information for the fuse cutting device.
このとき、切断すべきヒューズの組み合わせは、各LSI(Large Scale Integration)個体で任意のものとなるが、各ヒューズに対する切断位置は、少なくとも同種のLSIであれば全てのLSI個体に対して同一となる。ヒューズ切断座標が得られた後、ヒューズ切断装置により当該切断座標情報に基いてヒューズ切断を実行する。 At this time, the combination of fuses to be cut is arbitrary for each LSI (Large Scale Integration) individual, but the cutting position for each fuse is the same for all LSI individual if at least the same type of LSI. Become. After the fuse cutting coordinates are obtained, the fuse cutting is performed by the fuse cutting device based on the cutting coordinate information.
図4にトリミング後のヒューズの様子を示す。図においては、二つのヒューズ2、3が直列に接続され、一方のヒューズ2がプルアップ電源1に接続され、他方のヒューズ3がプルダウン電源4に接続されている。このような回路構成を有するヒューズが複数組設けられている。この例では、回路特性を調整するために、図の左側からヒューズ2a、3b、2c、3d、3e、2fが切断位置5において切断されている。ヒューズの切断後の状態を(2進数に見立て)数値として表すとすれば、プルアップ側のヒューズが切断されてプルダウン状態にある部分を「0」、プルダウン側のヒューズが切断されてプルアップ状態にある部分を「1」とすると、この例では、図上左側から「010110」即ち「16h」を表わしている。
FIG. 4 shows the state of the fuse after trimming. In the figure, two fuses 2 and 3 are connected in series, one fuse 2 is connected to a pull-up
尚、ヒューズ切断によりLSIの個体管理を行なう方法としては、個体管理番号専用にヒューズを設ける方法(特許文献1、特許文献2)がある。また、特許文献3では、不要となった回路の端子パッドに切断されている保護素子をロット番号或いはウエハ番号に応じた組み合わせにて切り離すことによって、ウエハ単位での識別を可能にしている。
従来は、いわゆる前工程の特性テスト結果から切断が必要と判断された各ヒューズに対し、決められた位置でそれぞれ一箇所切断している。一般に一度に製造されるLSIのうち、切断されるべきヒューズの組み合わせが同一となる可能性は十分に高く、単に切断すべきヒューズの組み合わせと特性テスト結果との対を前工程で記録するだけではLSIの個体管理はできない。従って、いわゆる前工程から後工程へ進む際に、LSI個体の一対一対応が失われる。そのため、トリミング前と後工程後の間での特性変化を追跡することが不可能である。 Conventionally, one fuse is cut at a predetermined position for each fuse that is determined to be cut from a so-called pre-process characteristic test result. In general, it is highly likely that the combination of fuses to be cut is the same among LSIs manufactured at one time. Simply recording the pair of the fuse combination to be cut and the characteristic test result in the previous process. LSI individual management is not possible. Therefore, the one-to-one correspondence of LSI individual is lost when proceeding from so-called pre-process to post-process. Therefore, it is impossible to track the characteristic change between before trimming and after the post-process.
特許文献1、特許文献2による方法では、ヒューズの切断位置は基本的に同一としているため、LSIの個体管理のためには専用のトリミング領域を設ける必要がある。また、特許文献1、特許文献2による方法では、ヒューズ単位で一箇所を切断するものであるため、切断により保有させる情報量が少ない。
In the methods according to
特許文献3による方法では、少なくともウエハ単位での識別しかできず、LSI単位の個体識別は不可能である。特許文献3では、ウエハ中のFAILサンプルの端子パッドに切断されている保護素子の切断の組み合わせにより識別を行なうため、良品の個体識別は原理的に不可能だからである。 In the method according to Patent Document 3, identification can be performed only at least in units of wafers, and individual identification in units of LSI is impossible. In Patent Document 3, since identification is performed by a combination of cutting of the protection elements cut into the terminal pads of the FAIL sample in the wafer, it is impossible in principle to identify individual products.
本発明の目的は、かかる問題を解消し、ヒューズの切断により管理情報を表すことができる半導体集積回路の管理方法を提供することである。特に、本発明は、ヒューズの切断によって表すことができる管理情報の情報量を増加させることを目的としている。さらに、本発明は、個体識別に適した半導体集積回路の管理方法を提供することを目的とする。 An object of the present invention is to provide a semiconductor integrated circuit management method capable of solving such problems and expressing management information by cutting a fuse. In particular, an object of the present invention is to increase the amount of management information that can be expressed by blowing a fuse. A further object of the present invention is to provide a semiconductor integrated circuit management method suitable for individual identification.
上記の目的を達成するために、本発明にかかる半導体集積回路の管理方法は、半導体集積回路上に形成されたヒューズのヒューズ内における切断位置を当該半導体集積回路の管理情報に基づいて決定するステップと、決定されたヒューズのヒューズ内における切断位置をレーザトリミングにより切断するステップとを備えている。 In order to achieve the above object, a method for managing a semiconductor integrated circuit according to the present invention includes a step of determining a cutting position in a fuse of a fuse formed on the semiconductor integrated circuit based on management information of the semiconductor integrated circuit. And cutting the determined cutting position in the fuse by laser trimming.
本発明にかかる他の半導体集積回路の管理方法は、半導体集積回路上に形成されたヒューズのヒューズ内における切断数を当該半導体集積回路の管理情報に基づいて決定するステップと、決定されたヒューズのヒューズ内における切断数分レーザトリミングにより切断するステップとを備えている。 Another method of managing a semiconductor integrated circuit according to the present invention includes a step of determining the number of cuts in a fuse of a fuse formed on the semiconductor integrated circuit based on the management information of the semiconductor integrated circuit, Cutting by laser trimming for the number of cuts in the fuse.
また、本発明にかかる他の半導体集積回路の管理方法は、半導体集積回路上に形成されたヒューズのヒューズ内における切断位置及び切断数を当該半導体集積回路の管理情報に基づいて決定するステップと、決定されたヒューズのヒューズ内における切断位置及び切断数に応じてレーザトリミングによりヒューズを切断するステップとを備えている。 According to another semiconductor integrated circuit management method of the present invention, the step of determining the cutting position and the number of cuts in the fuse of the fuse formed on the semiconductor integrated circuit based on the management information of the semiconductor integrated circuit; Cutting the fuse by laser trimming according to the determined cutting position and number of cuts in the fuse.
ここで、ヒューズは、回路調整のためのヒューズであることが望ましい。 Here, the fuse is preferably a fuse for circuit adjustment.
好適には、管理情報は、半導体集積回路の個体識別のための情報である。 Preferably, the management information is information for individual identification of the semiconductor integrated circuit.
本発明にかかる半導体集積回路のテスト装置は、半導体集積回路と管理情報を対応付ける手段と、前記管理情報に基づいて当該管理情報と対応付けられた半導体集積回路上のヒューズのヒューズ内における切断位置及び/又は切断数を決定する手段と、決定されたヒューズのヒューズ内における切断位置及び/又は切断数に基づいて前記ヒューズの切断座標情報を算出する手段とを備えている。 A test apparatus for a semiconductor integrated circuit according to the present invention includes means for associating a semiconductor integrated circuit with management information, a cutting position in a fuse of a fuse on the semiconductor integrated circuit associated with the management information based on the management information, and Means for determining the number of cuts, and means for calculating cutting coordinate information of the fuses based on the determined cutting position and / or number of cuts in the fuse.
本発明にかかる他の半導体集積回路のテスト装置は、半導体集積回路と管理番号を対応付ける手段と、前記半導体集積回路の特性をテストする手段と、前記管理番号及びテスト結果に基づいて前記半導体集積回路上のヒューズのヒューズ内における切断位置及び/又は切断数を決定する手段と、決定されたヒューズのヒューズ内における切断位置及び/又は切断数に基づいて前記ヒューズの切断座標情報を算出する手段とを備えている。 According to another aspect of the present invention, there is provided a testing apparatus for a semiconductor integrated circuit, a means for associating a semiconductor integrated circuit with a management number, a means for testing characteristics of the semiconductor integrated circuit, and the semiconductor integrated circuit based on the management number and a test result. Means for determining a cutting position and / or number of cuts in the fuse of the upper fuse, and means for calculating cutting coordinate information of the fuse based on the determined cutting position and / or number of cuts in the fuse of the fuse I have.
本発明にかかる半導体集積回路の製造方法は、半導体集積回路上にヒューズを形成するステップと、前記半導体集積回路の管理情報に基づいて前記ヒューズのヒューズ内における切断位置を決定するステップと、決定されたヒューズ上の切断位置をレーザトリミングにより切断するステップとを備えている。 The method for manufacturing a semiconductor integrated circuit according to the present invention includes a step of forming a fuse on the semiconductor integrated circuit, and a step of determining a cutting position of the fuse in the fuse based on management information of the semiconductor integrated circuit. Cutting a cut position on the fuse by laser trimming.
本発明にかかる他の半導体集積回路の製造方法は、半導体集積回路上にヒューズを形成するステップと、前記半導体集積回路の管理情報に基づいて前記ヒューズのヒューズ内における切断数を決定するステップと、決定された切断数に基づいてレーザトリミングにより切断するステップとを備えている。 Another method of manufacturing a semiconductor integrated circuit according to the present invention includes a step of forming a fuse on the semiconductor integrated circuit, a step of determining the number of cuts in the fuse of the fuse based on management information of the semiconductor integrated circuit, Cutting by laser trimming based on the determined number of cuts.
本発明にかかる他の半導体集積回路の製造方法は、半導体集積回路上にヒューズを形成するステップと、前記半導体集積回路の管理情報に基づいて前記ヒューズのヒューズ内における切断位置及び切断数を決定するステップと、決定されたヒューズのヒューズ内における切断位置及び切断数をレーザトリミングにより切断するステップとを備えている。 According to another method of manufacturing a semiconductor integrated circuit according to the present invention, a step of forming a fuse on the semiconductor integrated circuit, and a cutting position and the number of cuts in the fuse of the fuse are determined based on management information of the semiconductor integrated circuit. And a step of cutting the determined position and number of cuts in the fuse by laser trimming.
本発明にかかる半導体集積回路は、半導体集積回路の管理情報に基づいて決定された半導体集積回路上のヒューズのヒューズ内における切断位置に応じて当該ヒューズがレーザトリミングにより切断されたものである。 The semiconductor integrated circuit according to the present invention is one in which the fuse is cut by laser trimming according to the cutting position in the fuse of the fuse on the semiconductor integrated circuit determined based on the management information of the semiconductor integrated circuit.
本発明にかかる他の半導体集積回路は、半導体集積回路の管理情報に基づいて決定された半導体集積回路上のヒューズのヒューズ内における切断数に応じて当該ヒューズがレーザトリミングにより切断されたものである。 Another semiconductor integrated circuit according to the present invention is one in which the fuse is cut by laser trimming according to the number of cuts in the fuse on the semiconductor integrated circuit determined based on the management information of the semiconductor integrated circuit. .
本発明にかかる他の半導体集積回路は、半導体集積回路の管理情報に基づいて決定された半導体集積回路上のヒューズのヒューズ内における切断位置及び切断数に応じてヒューズがレーザトリミングにより切断されたものである。 Another semiconductor integrated circuit according to the present invention is one in which the fuse is cut by laser trimming according to the cutting position and the number of cuts in the fuse of the fuse on the semiconductor integrated circuit determined based on the management information of the semiconductor integrated circuit It is.
ここで、前記半導体集積回路におけるヒューズは、回路調整のためのヒューズであることが好ましい。 Here, the fuse in the semiconductor integrated circuit is preferably a fuse for circuit adjustment.
本発明によれば、ヒューズの切断により管理情報を表すことができる半導体集積回路の管理方法を提供することができる。特に、本発明は、ヒューズの切断によって表すことができる管理情報の情報量を増加させるができる。さらに、本発明は、個体識別に適した半導体集積回路の管理方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the management method of the semiconductor integrated circuit which can represent management information by cutting | disconnecting a fuse can be provided. In particular, the present invention can increase the amount of management information that can be represented by blown fuses. Furthermore, the present invention can provide a semiconductor integrated circuit management method suitable for individual identification.
本発明の実施の形態にかかる半導体集積回路の管理方法においては、各ヒューズにおける切断位置或いは切断数、或いはその双方によって半導体集積回路の管理情報としている。ここで、管理情報には、LSI個体の識別情報を含んでいる。即ち、管理情報によりLSIのそれぞれを識別することができる。好適には、管理情報は、管理番号である。管理番号は、ウエハ番号、又はウエハ上のLSI座標、又はテスト回数、又はそれらの組み合わせにより構成することができる。 In the management method of the semiconductor integrated circuit according to the embodiment of the present invention, the management information of the semiconductor integrated circuit is used based on the cutting position and / or the number of cuts in each fuse. Here, the management information includes identification information of the LSI individual. That is, each LSI can be identified by the management information. Preferably, the management information is a management number. The management number can be composed of a wafer number, LSI coordinates on the wafer, the number of tests, or a combination thereof.
ヒューズは、例えばポリシリコン抵抗が用いられる。ヒューズの切断は、レーザトリミングによって実行される。過電流によってヒューズを溶断する方法もあるが、切断位置を制御するためには、レーザを用いた方法が最適である。 For example, a polysilicon resistor is used as the fuse. The fuse is cut by laser trimming. Although there is a method of blowing the fuse by overcurrent, a method using a laser is optimal for controlling the cutting position.
ヒューズは、回路調整用のヒューズであり、例えば、出力電圧調整用の抵抗ラダー回路において用いられる。この回路では、ヒューズ切断の組み合わせにより合成抵抗値を変化させることができ、出力電圧を調整することができる。かかるヒューズは、例えば、シリコンペレットの内側に設けられる。LSIの入力に関係なく、一定の電圧で固定される。例えばレギュレータ回路の出力電圧を正確に決めなくてはならないとき、一般に製造ばらつき等によりこれが実現できないことがある。そのような場合、回路内部に出力電圧調整用の抵抗ラダー回路等を作りこんでおき、ヒューズ切断の組み合わせによりその合成抵抗値を変化させることで、LSI個別に出力電圧を調整できるようにしている。こうすることで、LSIに対する入力状態に関係なく調整値が一意に決まるため、ヒューズトリミングが用いられている。 The fuse is a circuit adjustment fuse, and is used, for example, in a resistor ladder circuit for output voltage adjustment. In this circuit, the combined resistance value can be changed by combining fuse cutting, and the output voltage can be adjusted. Such a fuse is provided, for example, inside a silicon pellet. It is fixed at a constant voltage regardless of the input of the LSI. For example, when it is necessary to accurately determine the output voltage of the regulator circuit, in general, this may not be realized due to manufacturing variations. In such a case, a resistor ladder circuit or the like for adjusting the output voltage is built in the circuit, and the combined resistance value is changed by a combination of fuse cutting so that the output voltage can be adjusted individually for each LSI. . By doing this, fuse trimming is used because the adjustment value is uniquely determined regardless of the input state to the LSI.
また、ヒューズは、例えば、LSI内部で特定の出力状態に固定しようとするバッファ回路のプルアップ/プルダウン入力としても用いられる。この回路では、プルアップ側のヒューズを切断するか、若しくはプルダウン側のヒューズを切断するかによって、プルダウン又はプルアップを設定することができる。なお、レギュレータ回路やバッファ回路以外にもヒューズトリミングを必要とする回路種類、目的等はいくつも存在しており、本例に限定されるものではない。 The fuse is also used, for example, as a pull-up / pull-down input of a buffer circuit that is to be fixed to a specific output state inside the LSI. In this circuit, pull-down or pull-up can be set depending on whether the fuse on the pull-up side is cut or the fuse on the pull-down side is cut. In addition to the regulator circuit and the buffer circuit, there are a number of circuit types and purposes that require fuse trimming, and the present invention is not limited to this example.
以下に各発明の実施の形態について説明する。 Embodiments of each invention will be described below.
発明の実施の形態1.
図1にトリミング後のヒューズの様子を示す。図においては、二つのヒューズ2、3が直列に接続され、一方のヒューズ2がプルアップ電源1に接続され、他方のヒューズ3がプルダウン電源4に接続されている。ヒューズ2とヒューズ3を接続するノードにトリミングビット出力ノードが設けられている。この例では、回路特性を調整するために、図上左側からヒューズ2a、3b、2c、3d、3e、2fが切断位置5において切断されている。従来技術と同様にして、ヒューズの切断後の状態を(2進数に見立て)数値として表し、プルアップ側のヒューズが切断されてプルダウン状態にある部分を「0」、プルダウン側のヒューズが切断されてプルアップ状態にある部分を「1」とすると、この例では、図の左側から「010110」即ち「16h」を表している。
FIG. 1 shows the state of the fuse after trimming. In the figure, two fuses 2 and 3 are connected in series, one fuse 2 is connected to a pull-up
さらに、本発明の実施の形態1においては、ヒューズの切断位置によって管理情報(管理番号)を表わしている。図1において、A−A’で示す線が管理番号用ビット境界線である。この管理番号用ビット境界線のどちら側(図では上若しくは下のどちら側)にあるかによって情報が表される。この例では、管理番号用ビット境界線の上側を「1」、下側を「0」としている。図の左側から「上下上上下上」と並んでいるから、これを「1」、「0」に置き換えると、「101101」となる。この「101101」を16進数で表記すると2Dhである。 Furthermore, in the first embodiment of the present invention, the management information (management number) is represented by the fuse cutting position. In FIG. 1, a line indicated by A-A 'is a management number bit boundary line. Information is represented depending on which side (upper or lower side in the figure) of this management number bit boundary line. In this example, the upper side of the management number bit boundary line is “1” and the lower side is “0”. Since “up / down / up / down / up / down” are arranged from the left side of the figure, when “1” and “0” are replaced, “101101” is obtained. When this “101101” is expressed in hexadecimal, it is 2Dh.
ここで、一ウエハ上で形成されるLSI数は200〜3000個程度であるので、ウエハ単位での識別を別とすれば個体を識別するためのビット数は12ビット程度で十分である。この場合、1ロット当りのウエハ枚数が20〜30枚程度であれば、ウエハ別の管理を行なった場合でも17ビットあれば十分である。 Here, since the number of LSIs formed on one wafer is about 200 to 3000, the number of bits for identifying an individual is sufficient if the identification is performed separately for each wafer. In this case, if the number of wafers per lot is about 20 to 30, 17 bits are sufficient even when management is performed for each wafer.
続いて、前工程におけるヒューズの切断フローについて図2に示すフローチャートを用いて説明する。以下のステップS101乃至S107は、半導体集積回路のテスト装置であるLSIテスタにおいて実行する。 Next, the fuse cutting flow in the previous process will be described with reference to the flowchart shown in FIG. The following steps S101 to S107 are executed in an LSI tester which is a semiconductor integrated circuit test apparatus.
まず、特性テストを開始するときに管理番号の初期化を行なう(S101)。次に、特性テストを実行する(S102)。この特性テストの結果に基づいて切断すべきヒューズの座標を算出する(S103)。 First, the management number is initialized when starting the characteristic test (S101). Next, a characteristic test is executed (S102). Based on the result of the characteristic test, the coordinates of the fuse to be cut are calculated (S103).
さらに、予めLSI毎に決定された管理番号に基づいて、各ヒューズにおける座標オフセットを算出し、ステップS103において算出されたヒューズ座標に対して加算する(S104)。加算することによって得られたヒューズ切断座標情報を所定の記憶媒体に記録する(S105)。 Further, a coordinate offset in each fuse is calculated based on a management number determined in advance for each LSI, and added to the fuse coordinates calculated in step S103 (S104). The fuse cutting coordinate information obtained by the addition is recorded in a predetermined storage medium (S105).
次に管理番号を更新する(S106)。例えば、直前の管理番号に対して1を加えて更新後の管理番号を生成する。管理番号を更新した後、更新前の管理番号に対応するLSIが最後のLSIかどうかを判定する(S107)。判定の結果、最後のLSIでないと判定された場合には、ウエハ上のLSI座標を更新してステップS102を実行する。判定の結果、最後のLSIであると判定された場合には、ステップS108に移行する。ステップS108においては、全てのLSIについてヒューズ切断座標の算出が完了したことになるから、LSIをヒューズ切断装置へ搬送する。そして、ヒューズ切断装置においては、算出されたヒューズ切断座標に基づいてヒューズの切断を実行する。 Next, the management number is updated (S106). For example, 1 is added to the immediately preceding management number to generate an updated management number. After the management number is updated, it is determined whether the LSI corresponding to the management number before the update is the last LSI (S107). If it is determined that it is not the last LSI, the LSI coordinates on the wafer are updated and step S102 is executed. As a result of the determination, if it is determined that it is the last LSI, the process proceeds to step S108. In step S108, calculation of the fuse cutting coordinates has been completed for all the LSIs, so the LSIs are transported to the fuse cutting device. In the fuse cutting device, the fuse is cut based on the calculated fuse cutting coordinates.
続いて、切断処理が行われたヒューズの切断位置の確認について説明する。ダイシング及びパッケージ組立工程後、各LSI個体に対し開封処理を行う。この処理によりLSIの表面が露出する。そして露出したLSI表面におけるヒューズの切断座標を確認することによって管理番号を読み取る。これにより、後工程における特性テスト結果と前工程において記録したヒューズ切断座標情報との対応を求めることができる。 Next, confirmation of the cutting position of the fuse that has been subjected to the cutting process will be described. After the dicing and package assembling process, each LSI individual is opened. This process exposes the surface of the LSI. Then, the management number is read by checking the cutting coordinates of the fuse on the exposed LSI surface. Thereby, the correspondence between the characteristic test result in the post-process and the fuse cutting coordinate information recorded in the pre-process can be obtained.
以上説明したように、本発明の実施の形態1では、回路特性の調整のための情報のみならず、ヒューズの切断位置によってさらに管理情報を表すことができるようにしたため、ヒューズ及びヒューズ切断の量を増加させずに、情報量を増加させることが可能となる。特に、この例では、LSIの個体識別を可能とする管理番号をヒューズの切断位置によって表すようにしているため、ヒューズを観察することにより個々のLSIを識別することができる。 As described above, in the first embodiment of the present invention, not only the information for adjusting the circuit characteristics but also the management information can be expressed by the cutting position of the fuse. It is possible to increase the amount of information without increasing. In particular, in this example, the management number that enables individual identification of the LSI is represented by the cutting position of the fuse, so that each LSI can be identified by observing the fuse.
また、LSIの個体管理が可能となることに伴って、ヒューズ切断による回路調整を最適化するための解析がスムーズになる。さらに、LSI個体の一般的なトレース管理にも用いることができる。 In addition, as individual LSI management becomes possible, analysis for optimizing circuit adjustment by fuse cutting becomes smooth. Furthermore, it can also be used for general trace management of LSI individuals.
発明の実施の形態2.
本発明の実施の形態2では、ヒューズの切断位置及び切断数の双方によって、さらに情報を表わすことができるようにしている。ここでは、ヒューズの切断位置及び切断数により4進数による管理番号をそれぞれのLSIに対して付与している。
Embodiment 2 of the Invention
In the second embodiment of the present invention, information can be further expressed by both the cutting position and the number of cuts of the fuse. Here, a management number in a quaternary number is assigned to each LSI according to the cutting position and the cutting number of the fuse.
図3にトリミング後のヒューズの様子を示す。各ヒューズの接続形態については、発明の実施の形態1と同様のため、説明を省略する。この例では、回路特性を調整するために、図上左側からヒューズ2a、3b、2c、3d、3e、2fが切断位置5において切断されている。従来技術と同様にして、ヒューズの切断後の状態を(2進数に見立て)数値として表し、プルアップ側のヒューズが切断されてプルダウン状態にある部分を「0」、プルダウン側のヒューズが切断されてプルアップ状態にある部分を「1」とすると、この例では、図の左側から「010110」即ち「16h」を表わしている。
FIG. 3 shows the state of the fuse after trimming. Since the connection form of each fuse is the same as that of the first embodiment, the description thereof is omitted. In this example, in order to adjust the circuit characteristics, the
さらに、本発明の実施の形態2においては、ヒューズの切断位置及び切断数によって管理情報(管理番号)を表わしている。図3において、A−A’で示す線が管理番号用ビット境界線である。この管理番号用ビット境界線のどちら側(図では上若しくは下のどちら側)にあるかによって情報が表される。さらに、切断数が1つか又は2つかによっても情報が表わされる。この例では、管理番号用ビット境界線の下側が切断されている場合には「0」又は「1」を表わしている。この場合において、切断数が一つの場合には「0」を、切断数が二つの場合には「1」を表わしている。また、管理番号用ビット境界線の上側が切断されている場合には「2」又は「3」を表わしている。この場合において、切断数が一つの場合には「2」を、切断数が二つの場合には「3」を表わしている。 Furthermore, in the second embodiment of the present invention, the management information (management number) is represented by the cut position and the number of cuts of the fuse. In FIG. 3, a line indicated by A-A 'is a management number bit boundary line. Information is represented depending on which side (upper or lower side in the figure) of this management number bit boundary line. Further, the information is represented by one or two cuts. In this example, when the lower side of the management number bit boundary line is cut, it represents “0” or “1”. In this case, when the number of cuts is one, “0” is indicated, and when the number of cuts is two, “1” is indicated. When the upper side of the management number bit boundary line is cut, it represents “2” or “3”. In this case, when the number of cuts is one, “2” is indicated, and when the number of cuts is two, “3” is indicated.
そうすると、管理番号は「312103」となる。この「312103」を10進数で表記すると「3475」である。 Then, the management number is “312103”. When “312103” is expressed in decimal, it is “3475”.
以上説明したように、本発明の実施の形態2では、回路特性の調整のための情報のみならず、ヒューズの切断位置及び切断数によってさらに管理情報を表すことができるようにしたため、情報量を増加させることが可能となる。特に、この例では、LSIの個体識別を可能とする管理番号をヒューズの切断位置によって表すようにしているため、ヒューズを観察することにより個々のLSIを識別することができる。 As described above, in the second embodiment of the present invention, not only the information for adjusting the circuit characteristics but also the management information can be expressed by the cut position and the number of cuts of the fuse. It can be increased. In particular, in this example, the management number that enables individual identification of the LSI is represented by the cutting position of the fuse, so that each LSI can be identified by observing the fuse.
その他の実施の形態.
管理情報は、切断数のみによって表わすことも可能である。例えば、切断数が1の場合に「0」を、切断数が2の場合に「1」を、切断数が3の場合に「2」を表わすようにしてもよい。
Other embodiments.
The management information can be expressed only by the number of cuts. For example, “0” may be represented when the number of cuts is 1, “1” when the number of cuts is 2, and “2” when the number of cuts is 3.
上述の発明の実施の形態においては、切断位置は境界線を一本設けて、境界線のいずれ側かによって情報を表わすようにしたが、これに限らず、境界線を二本以上設けることにより3以上の領域に分けて、どの領域に切断位置があるかに応じて情報を表わすようにしてもよい。 In the embodiment of the above-described invention, the cutting position is provided with one boundary line, and information is represented by either side of the boundary line. However, the present invention is not limited to this, and by providing two or more boundary lines. It may be divided into three or more regions, and information may be represented according to which region has the cutting position.
上述の例では、管理情報はLSI個体の識別情報であったが、これに限らない。例えば、管理情報には、ロットの識別情報、ウエハの識別情報、フォーマットコード、配線着工年度、配線ロット月コード、配線ロット番号サフィックス、チップアドレス、トリミング情報等が含まれる。 In the above example, the management information is identification information of the LSI individual, but is not limited thereto. For example, the management information includes lot identification information, wafer identification information, format code, wiring start year, wiring lot month code, wiring lot number suffix, chip address, trimming information, and the like.
なお、上述の例では、回路特性の調整のために用いられるヒューズを切断する位置及び/又は切断数によって管理情報を表わすようにしたが、回路特性の調整のために用いられるヒューズとは独立して設けられた専用のヒューズを切断する位置及び/又は切断数によって管理情報を表わすようにしてもよい。なお、ヒューズの切断は、完全な切断のみを意味するものではなく、例えばレーザによってヒューズに穴を設ける場合もこの概念に含まれる。 In the above example, the management information is represented by the position and / or the number of cuts of the fuse used for adjusting the circuit characteristics. However, the management information is independent of the fuse used for adjusting the circuit characteristics. The management information may be represented by the position and / or the number of cuts of the dedicated fuse provided. Note that cutting the fuse does not mean only complete cutting, but also includes a case where a hole is provided in the fuse by, for example, a laser.
1 プルアップ電源
2 ヒューズ
3 ヒューズ
4 プルダウン電源
1 Pull-up power supply 2 Fuse 3 Fuse 4 Pull-down power supply
Claims (14)
決定されたヒューズのヒューズ内における切断位置をレーザトリミングにより切断するステップとを備えた半導体集積回路の管理方法。 Determining a cutting position in the fuse of the fuse formed on the semiconductor integrated circuit based on management information of the semiconductor integrated circuit;
And a step of cutting a determined cutting position of the fuse in the fuse by laser trimming.
決定されたヒューズのヒューズ内における切断数分レーザトリミングにより切断するステップとを備えた半導体集積回路の管理方法。 Determining the number of cuts in the fuse of the fuse formed on the semiconductor integrated circuit based on the management information of the semiconductor integrated circuit;
A method of managing a semiconductor integrated circuit, comprising: cutting by laser trimming for the number of cuts of the determined fuse in the fuse.
決定されたヒューズのヒューズ内における切断位置及び切断数に応じてレーザトリミングによりヒューズを切断するステップとを備えた半導体集積回路の管理方法。 Determining the cutting position and the number of cuts in the fuse of the fuse formed on the semiconductor integrated circuit based on the management information of the semiconductor integrated circuit;
And a step of cutting the fuse by laser trimming according to the determined cutting position and number of cuts in the fuse.
前記管理情報に基づいて当該管理情報と対応付けられた半導体集積回路上のヒューズのヒューズ内における切断位置及び/又は切断数を決定する手段と、
決定されたヒューズのヒューズ内における切断位置及び/又は切断数に基づいて前記ヒューズの切断座標情報を算出する手段とを備えた半導体集積回路のテスト装置。 Means for associating the semiconductor integrated circuit with the management information;
Means for determining a cutting position and / or the number of cuts in the fuse of the fuse on the semiconductor integrated circuit associated with the management information based on the management information;
And a means for calculating cutting coordinate information of the fuse based on the determined cutting position and / or number of cuts in the fuse.
前記半導体集積回路の特性をテストする手段と、
前記管理番号及びテスト結果に基づいて前記半導体集積回路上のヒューズのヒューズ内における切断位置及び/又は切断数を決定する手段と、
決定されたヒューズのヒューズ内における切断位置及び/又は切断数に基づいて前記ヒューズの切断座標情報を算出する手段とを備えた半導体集積回路のテスト装置。 Means for associating a semiconductor integrated circuit with a management number;
Means for testing the characteristics of the semiconductor integrated circuit;
Means for determining a cutting position and / or the number of cuts in the fuse of the fuse on the semiconductor integrated circuit based on the control number and the test result;
And a means for calculating cutting coordinate information of the fuse based on the determined cutting position and / or number of cuts in the fuse.
前記半導体集積回路の管理情報に基づいて前記ヒューズのヒューズ内における切断位置を決定するステップと、
決定されたヒューズのヒューズ内における切断位置をレーザトリミングにより切断するステップとを備えた半導体集積回路の製造方法。 Forming a fuse on the semiconductor integrated circuit;
Determining a cutting position of the fuse in the fuse based on management information of the semiconductor integrated circuit;
And a step of cutting the determined cutting position of the fuse in the fuse by laser trimming.
前記半導体集積回路の管理情報に基づいて前記ヒューズのヒューズ内における切断数を決定するステップと、
決定された切断数に基づいてレーザトリミングにより切断するステップとを備えた半導体集積回路の製造方法。 Forming a fuse on the semiconductor integrated circuit;
Determining the number of cuts in the fuse of the fuse based on management information of the semiconductor integrated circuit;
And a step of cutting by laser trimming based on the determined number of cuts.
前記半導体集積回路の管理情報に基づいて前記ヒューズのヒューズ内における切断位置及び切断数を決定するステップと、
決定されたヒューズのヒューズ内における切断位置及び切断数をレーザトリミングにより切断するステップとを備えた半導体集積回路の製造方法。 Forming a fuse on the semiconductor integrated circuit;
Determining the cutting position and the number of cuts in the fuse based on the management information of the semiconductor integrated circuit;
A method of manufacturing a semiconductor integrated circuit, comprising: cutting a determined position and number of cuts in the fuse by laser trimming.
The semiconductor integrated circuit according to claim 11, wherein the fuse is a fuse for circuit adjustment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004111923A JP2005302755A (en) | 2004-04-06 | 2004-04-06 | Semiconductor integrated circuit and management method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004111923A JP2005302755A (en) | 2004-04-06 | 2004-04-06 | Semiconductor integrated circuit and management method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005302755A true JP2005302755A (en) | 2005-10-27 |
Family
ID=35333937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004111923A Withdrawn JP2005302755A (en) | 2004-04-06 | 2004-04-06 | Semiconductor integrated circuit and management method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005302755A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9684270B2 (en) | 2015-03-31 | 2017-06-20 | Canon Kabushiki Kaisha | Fixing apparatus having storage device for storing characteristics of fixing member |
-
2004
- 2004-04-06 JP JP2004111923A patent/JP2005302755A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9684270B2 (en) | 2015-03-31 | 2017-06-20 | Canon Kabushiki Kaisha | Fixing apparatus having storage device for storing characteristics of fixing member |
US9864310B2 (en) | 2015-03-31 | 2018-01-09 | Canon Kabushiki Kaisha | Fixing apparatus having a storage function including first and second parts that switch from a conductive state to a non-conductive state |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3343345B2 (en) | Semiconductor integrated circuit chip | |
US7239163B1 (en) | Die-level process monitor and method | |
JP4659119B2 (en) | A method to provide optimal field programming of electronic fuses. | |
JPH11251531A (en) | Semiconductor device layout structure | |
JP4828835B2 (en) | Manufacturing method of semiconductor products | |
US20080054260A1 (en) | Semiconductor Integrated Circuit Device, Method For Testing The Semiconductor Integrated Circuit Device, Semiconductor Wafer And Burn-In Test Apparatus | |
JP5014609B2 (en) | Trimming circuit, electronic circuit and trimming control system | |
CN100470718C (en) | Method and apparatus for storing circuit calibration information | |
JP5435713B2 (en) | Semiconductor device manufacturing method, manufacturing program, and semiconductor device | |
JP2002064142A (en) | Semiconductor integrated circuit | |
US7915949B2 (en) | Implementing eFuse resistance determination before initiating eFuse blow | |
JP2006196159A (en) | Multi-chip package having signature identification device capable of directly reading device information of individual chip | |
JP2005302755A (en) | Semiconductor integrated circuit and management method therefor | |
US10062650B2 (en) | Semiconductor device, and semiconductor chip having chip identification information | |
US20050275062A1 (en) | Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same | |
JP4114739B2 (en) | Semiconductor identification circuit and semiconductor integrated circuit device | |
JP2780686B2 (en) | Field programmable gate array verification method | |
JP2008205258A (en) | Semiconductor device and its trimming method | |
JPH08335674A (en) | Semiconductor device and trimming method of semiconductor device | |
JP3927251B2 (en) | Semiconductor device | |
JP2005191590A (en) | Semiconductor device | |
JPH10209384A (en) | Semiconductor integrated circuit and its identification | |
JP4046503B2 (en) | Semiconductor integrated circuit device | |
JPH07307257A (en) | Semiconductor device and its manufacture | |
EP1195772A1 (en) | Fuse circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070110 |
|
A761 | Written withdrawal of application |
Effective date: 20090623 Free format text: JAPANESE INTERMEDIATE CODE: A761 |