JP2005300500A - Characteristic evaluating method and characteristic evaluating apparatus for electric double-layer capacitor - Google Patents
Characteristic evaluating method and characteristic evaluating apparatus for electric double-layer capacitor Download PDFInfo
- Publication number
- JP2005300500A JP2005300500A JP2004121307A JP2004121307A JP2005300500A JP 2005300500 A JP2005300500 A JP 2005300500A JP 2004121307 A JP2004121307 A JP 2004121307A JP 2004121307 A JP2004121307 A JP 2004121307A JP 2005300500 A JP2005300500 A JP 2005300500A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- equation
- electric double
- equivalent circuit
- layer capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、電気二重層キャパシタの特性を評価するための特性評価方法および特性評価装置に関する。 The present invention relates to a characteristic evaluation method and a characteristic evaluation apparatus for evaluating characteristics of an electric double layer capacitor.
電気二重層キャパシタは電極と電解液の界面に生じた電気二重層を利用した大容量の蓄電器であり、マイコン、メモリ、タイマーなどバックアップ用の電源として用いられている。従来、キャパシタの特性評価を行う場合には、例えば、定電流放電を行ったときのキャパシタ端子電圧の放電カーブから静電容量を求める(例えば、特許文献1参照)。静電容量を算出する場合、キャパシタを静電容量Cと抵抗Rの直列回路とみなして、所定の電圧変化とその変化に要した時間とから静電容量Cを算出するようにしている。 An electric double layer capacitor is a large-capacity capacitor using an electric double layer generated at the interface between an electrode and an electrolyte, and is used as a backup power source such as a microcomputer, a memory, and a timer. Conventionally, when evaluating the characteristics of a capacitor, for example, the capacitance is obtained from a discharge curve of a capacitor terminal voltage when constant current discharge is performed (see, for example, Patent Document 1). When calculating the capacitance, the capacitor is regarded as a series circuit of the capacitance C and the resistor R, and the capacitance C is calculated from a predetermined voltage change and the time required for the change.
しかしながら、電気二重層キャパシタに関しては、実際に測定される放電カーブとCR直列回路とみなした放電カーブとの間にはズレがあって一致せず、例えば、電気二重層キャパシタを用いた電子機器開発時にこのようなCR直列回路でシミュレーションを行った場合、シミュレーション結果と実機測定結果が異なり、特に、過渡状態においてはズレが大きくなる。そのため、シミュレーションを有効に利用できず、電気二重層キャパシタの特性評価を精度良く行うことができなかった。 However, with regard to the electric double layer capacitor, there is a difference between the actually measured discharge curve and the discharge curve regarded as the CR series circuit, and for example, development of an electronic device using the electric double layer capacitor Sometimes, when a simulation is performed with such a CR series circuit, the simulation result and the actual measurement result are different, and the deviation becomes large particularly in a transient state. Therefore, the simulation cannot be used effectively, and the characteristics of the electric double layer capacitor cannot be evaluated with high accuracy.
本発明に係る特性評価装置では、電気二重層キャパシタの等価回路として3段はしご型等価回路を設定して、その3段はしご型等価回路を次式(1)のようにモデル化する。そして、演算手段では、電気二重層キャパシタの放電時に測定手段で測定されたキャパシタ流入電流値およびキャパシタ端子電圧に基づいて式(1)のパラメータ項θを適応デジタルフィルタにより推定し、推定されたパラメータ項θに基づいて電気二重層キャパシタの特性を演算する。
本発明によれば、電気二重層キャパシタの特性を精度良く評価することができる。 According to the present invention, the characteristics of the electric double layer capacitor can be accurately evaluated.
以下、図を参照して本発明を実施するための最良の形態について説明する。図1は本発明による特性評価装置の構成を示すブロック図である。図1において、特性評価対象である電気二重層キャパシタ3(以下ではキャパシタ3と称することにする)には、キャパシタ3に対する充電機能とキャパシタ3を定電流で放電させる定電流放電機能とを有する定電流負荷装置1が接続されている。定電流負荷装置1の充電機能と定電流放電機能との間の切り換えは制御部8からの指示によって行われる。制御部8には、処理の開始や種々の指令を入力するための入力部9が接続されている
Hereinafter, the best mode for carrying out the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a characteristic evaluation apparatus according to the present invention. In FIG. 1, an electric double layer capacitor 3 (hereinafter referred to as a capacitor 3) that is a characteristic evaluation target has a constant function having a charging function for the
キャパシタ3を流れる電流は電流センサ2により計測され、キャパシタ3の端子電圧は電圧センサ4により計測される。電流センサ2および電圧センサ4の計測値は計測・記録部5に入力される。計測・記録部5では、制御部8からの指示に基づく所定のサンプリング時間でサンプリングとA/D変換を行う。デジタル値に変換された計測値は、計測・記録部5に設けられた半導体メモリやハードディスク等の記録媒体(不図示)に記録される。解析部6では、計測・記録部5に記録された計測値に基づいてキャパシタ3の特性評価に必要な特性値、例えば抵抗値や容量値を算出する。表示部7には表示モニタ等が設けられており、解析部6から入力される計測結果や解析結果を表示することができる。制御部8は、上述した定電流負荷装置1だけでなく計測・記録部5、解析部6および表示部7の制御も行っている。
The current flowing through the
《モデル式の導出》
次に、解析部6の解析に用いられるモデル式について説明する。本発明者は電気二重層キャパシタの特性評価に適した等価回路を検討した結果、キャパシタ3の等価回路として図2に示すような3段はしご型等価回路を採用する。このような3段はしご型等価回路を用いた場合、回路方程式は次式(4)のように表される。
Next, model formulas used for analysis by the
本実施の形態では、この回路方程式に適応デジタルフィルタを適用してキャパシタ3の未知パラメータ(C,R)を推定する方法を用いるが、まず、式(4)に示した回路方程式から適応デジタルフィルタが適用可能なモデル式を導出する。適応デジタルフィルタ理論では、未知のシステムであるキャパシタ3を、次式(5)のモデル標準形で表されるシステムでモデル化する。
ωTは、行列ωの転置行列を表している。式(5)において、y(t)は計測可能なシステム出力であり、キャパシタ3の出力に対応している。ω(t)は、計測可能なシステム入力と、その入力および出力yをモデルシステムのフィルタに通したときの出力とからなる。ベクトルθは計測不可能なパラメータであり、図2の等価回路の未知パラメータ(C,R)で構成されるものである。適応デジタルフィルタ理論では、モデルシステムの推定出力y*が計測可能なシステム出力yに近づくように、モデルシステムのパラメータ推定値θ*を同定アルゴリズム(適応アルゴリズム)により推定する。このようにして推定されたパラメータ推定値θ*を用いることにより、式(5)で表されるモデルシステムの出力yは未知システムの出力を十分に近似したものとなる。
ω T represents a transposed matrix of the matrix ω. In equation (5), y (t) is a measurable system output and corresponds to the output of the
上述した回路方程式(4)から、図2に示した等価回路の端子電圧Vt(t)とキャパシタ流入電流IC(t)の関係を求めると次式(6)のようになる。
次に、式(6)を次式(13)のように書き換える。
端子電圧Vt(t)とキャパシタ流入電流IC(t)のフィルタ出力を次式(15)のように定義すると、式(13)は次式(16)のように変形できる。
式(16)に示すモデル式は上述した式(5)のモデル標準形と同形になっており、このモデルシステムは適応デジタルフィルタが適用可能なシステムとなっている。式(16)と式(5)とを比較すると、y(t)、ω(t)およびθは次式(17)のように表される。
《未知パラメータの同定アルゴリズム》
未知パラメータθの推定値をθ*とした場合、その推定値θ*に対応する出力推定値y*は「y*=ωT・θ*」と表される。そして、出力推定値y*と実際に計測された出力値yとの差がゼロに近づくように、計測データに基づいて推定値θ*を逐次更新することにより、未知パラメータθを精度良く推定する。本実施の形態では、推定精度を高めるために、最小二乗法を発展させた「両限トレースゲイン方式」を用い、次式(18)で記述されるような離散時間形式のアルゴリズムで未知パラメータθの同定を行う。
When the estimates of the unknown parameters theta and theta *, the output estimate y * corresponding to the estimated value theta * is denoted as "y * = ω T · θ *". Then, the unknown parameter θ is accurately estimated by sequentially updating the estimated value θ * based on the measurement data so that the difference between the output estimated value y * and the actually measured output value y approaches zero. . In the present embodiment, in order to improve the estimation accuracy, an “unlimited trace gain method” developed from the least square method is used, and an unknown parameter θ is obtained by an algorithm in a discrete time format described by the following equation (18). Identification.
式(18)において、λ3、α1は、「0<λ3<1」。「0<α1<∞」の範囲で設定する適応推定の重みであり、γU,γLは適応推定の上下限を設定する値である。trace(Q(k))は行列Q(k)の対角要素の和を表す。また、kはサンプリングされた計測データのデータ順番を表しており、サンプリング周期をTとすればkTは時刻を表している。式(18)はk=0のデータからk=1,2,3,…のパラメータ推定値θ*を逐次算出するものであり、初期値としてθ*(-1),P(-1),λ3,α1,γU,γLを与える。 In Expression (18), λ 3 and α 1 are “0 <λ 3 <1”. The weights of adaptive estimation set in the range of “0 <α 1 <∞”, and γ U and γ L are values that set the upper and lower limits of adaptive estimation. trace (Q (k)) represents the sum of the diagonal elements of the matrix Q (k). K represents the data order of the sampled measurement data, and if the sampling period is T, kT represents time. Equation (18) sequentially calculates the parameter estimation value θ * of k = 1, 2, 3,... From the data of k = 0, and θ * (− 1), P (−1), λ 3 , α 1 , γ U and γ L are given.
次いで、本実施の形態の特性評価装置の動作手順について説明する。まず、図3のフローチャートに従って放電試験を行い、計測データを取得し記録する。次に、取得されたデータに基づいて図4のフローチャートに従って解析を行い、未知パラメータθすなわちキャパシタ3を表す等価回路のR1〜R3、C1〜C3を決定する。 Next, the operation procedure of the characteristic evaluation apparatus of this embodiment will be described. First, a discharge test is performed according to the flowchart of FIG. 3, and measurement data is acquired and recorded. Next, analysis is performed according to the flowchart of FIG. 4 based on the acquired data, and R 1 to R 3 and C 1 to C 3 of the equivalent circuit representing the unknown parameter θ, that is, the capacitor 3 are determined.
《放電試験手順の説明》
図3は放電試験の手順を示すフローチャートであり、ステップS1において所定のレベルまでキャパシタ3を充電する。通常は満充電まで充電が行われるが、その場合、定格電圧まで定電流で充電し、その後、定格電圧での定電圧充電を行う。ステップS2では、一定サンプリング時間で、すなわち上述したサンプリング周期Tでキャパシタ3の電流ICと端子電圧Vtの計測を開始し、続くステップS3においてキャパシタ3の定電流放電を開始する。
<< Explanation of discharge test procedure >>
FIG. 3 is a flowchart showing the procedure of the discharge test. In step S1, the
定電流放電を開始すると、図5に示すように放電に伴ってキャパシタ3の端子電圧Vtが降下する。図5は放電の際のキャパシタ端子電圧Vtとキャパシタ流入電流ICの変化を示す図であり、曲線L1がキャパシタ端子電圧Vtの変化を示し、曲線L2がキャパシタ流入電流ICの変化を示している。例えば、表示部7には図5に示すようなグラフが表示される。ステップS4では、端子電圧Vtが所定値VS(例えば、0.5Vとか0Vなど)に達したならば、放電電流をゼロにして放電を停止する。
When starting the constant current discharge, the terminal voltage V t of the
ステップS4において放電を停止すると、内部の抵抗成分による電圧降下がなくなる等の理由で端子電圧Vtが上昇して一定値に近づく(図5参照)。ステップS5では、放電停止後も計測を所定時間継続してこれらの電圧変化を記録し、所定時間が経過したならば計測を停止する。そして、ステップS6において、計測データを計測・記録部5(図1参照)に設けられた記録媒体に記録し、一連の放電試験の手順を終了する。 Stopping the discharge in step S4, the terminal voltage V t approaches a constant value increased for reasons such as the voltage drop due to the internal resistance component is eliminated (see FIG. 5). In step S5, the measurement is continued for a predetermined time even after the discharge is stopped, and these voltage changes are recorded. When the predetermined time has elapsed, the measurement is stopped. In step S6, the measurement data is recorded on a recording medium provided in the measurement / recording unit 5 (see FIG. 1), and a series of discharge test procedures is completed.
《解析手順の説明》
図4は解析の手順を示すフローチャートであり、図1の解析部6により処理される。ステップS11では、計測・記録部5の記録媒体に記録された計測データから、解析すべき一対のデータ(Vt,IC)を読み出して解析部6に送る。ステップS12では、上述した式(15)に基づいてデータVtに対するフィルタ成分Vt2、Vt3、Vt4を求める。
<< Explanation of analysis procedure >>
FIG. 4 is a flowchart showing an analysis procedure, which is processed by the
例えば、Vt4に関しては「Vt4(t)={s3/(τ・s+1)4}・Vt(t)」というフィルタ処理であるが、これを離散系関数に変換することで次式(19)によってVt4(k)を求めることができる。
ステップS13では、ステップS12のフィルタ成分Vt2、Vt3、Vt4と同様に考えて、式(15)に基づいて計測データICからIC1、IC2、IC3、IC4を求める。ステップS11からステップS13までの処理は、取得された全ての計測データ対(Vt(k),IC(k))に対して実行される。その結果、n組のy(k)=IC1(k)、ω(k)=(Vt4(k)、Vt3(k)、Vt2(k)、IC4(k)、IC3(k)、IC2(k))が得られる。 In step S13, I C1 , I C2 , I C3 , and I C4 are obtained from the measurement data I C based on the equation (15), considering the filter components V t2 , V t3 , and V t4 in step S12. The processing from step S11 to step S13 is executed for all acquired measurement data pairs (V t (k), I C (k)). As a result, n sets of y (k) = I C1 (k), ω (k) = (V t4 (k), V t3 (k), V t2 (k), I C4 (k), I C3 ( k), I C2 (k)).
ステップS14では、パラメータ同定に必要な初期値θ*(-1),P(-1),λ3,α1,γU,γLを設定する。ステップS15では、式(18)で示したパラメータ同定アルゴリズムに基づいて、未知パラメータθ*(k)を、すなわちK1(k)〜K6(k)を推定する。ステップS16では、ステップS15で求まった未知パラメータK1(k)〜K6(k)と上述した式(7)〜(12)の関係とから、キャパシタ3の未知パラメータであるR1(k),R2(k),R3(k),C1(k),C2(k),C3(k)を求める。 In step S14, initial values θ * (− 1), P (−1), λ 3 , α 1 , γ U and γ L necessary for parameter identification are set. In step S15, the unknown parameter θ * (k), that is, K 1 (k) to K 6 (k) is estimated based on the parameter identification algorithm expressed by the equation (18). In step S16, the unknown parameters K 1 (k) to K 6 (k) obtained in step S15 and the relations of the equations (7) to (12) described above are the unknown parameters of the capacitor 3 R 1 (k). , R 2 (k), R 3 (k), C 1 (k), C 2 (k), C 3 (k) are obtained.
図6は充放電試験による計測データを示す図であり、(a)はキャパシタ端子電圧Vt(k)の変化を、(b)はキャパシタ流入電流IC(k)の変化を示す。グラフの横軸はサンプリング時刻に対応するkで示した。一方、図7の(a)〜(d)は演算によって推定されたK1〜K4の変化を示したものであり、図8の(a),(b)はK5,K6の変化を示したものである。また、図9の(a)〜(c)はK1〜K6から算出されたR1〜R3を示す図であり、図10の(a)〜(c)はK1〜K6から算出されたC1〜C3を示したものである。 6A and 6B are diagrams showing measurement data obtained by the charge / discharge test. FIG. 6A shows a change in the capacitor terminal voltage V t (k), and FIG. 6B shows a change in the capacitor inflow current I C (k). The horizontal axis of the graph is indicated by k corresponding to the sampling time. On the other hand, (a) to (d) in FIG. 7 show changes in K 1 to K 4 estimated by calculation, and (a) and (b) in FIG. 8 show changes in K 5 and K 6 . Is shown. Further, in FIG. 9 (a) ~ (c) is a diagram showing the R 1 to R 3 which is calculated from K 1 ~K 6, in FIG. 10 (a) ~ (c) is from K 1 ~K 6 The calculated C 1 to C 3 are shown.
図7〜図10からも分かるように、推定されたK1〜K6、R1〜R3およびC1〜C3はkによって変化するので、ステップS17では適当と思われるk1をオペレータが選び、そのk1に対するR1(k1)〜R3(k1)およびC1(k1)〜C3(k1)を決定する。ステップS18では、ステップS17で決定したパラメータR1(k1)〜R3(k1)およびC1(k1)〜C3(k1)を用いて式(4)の回路方程式を解き、端子電圧Vtを算出して実際の計測データと比較する。 As can be seen from FIGS. 7 to 10, since the estimated K 1 to K 6 , R 1 to R 3 and C 1 to C 3 vary depending on k, the operator selects k1 which seems to be appropriate in step S17. , R 1 (k1) to R 3 (k1) and C 1 (k1) to C 3 (k1) are determined for k1. In step S18, the circuit equation of equation (4) is solved using the parameters R 1 (k1) to R 3 (k1) and C 1 (k1) to C 3 (k1) determined in step S17, and the terminal voltage V t Is calculated and compared with the actual measurement data.
ステップS17およびステップS18の処理は、オペレータと対話形式で処理される。例えば、表示部7に図9および図10に示したR1〜R3およびC1〜C3の各グラフを表示する。オペレータが入力部9からk=k1を入力すると、表示部7にはk1の場合の演算結果である端子電圧Vt(図11参照)のグラフが表示される。オペレータは表示部7に表示されたグラフを参照して、さらに別のkについて演算を行うか否かを判断する。そして、異なるkについて確認したい場合には、別のkを入力してステップS17およびステップS18の処理を繰り返す。ステップS17およびステップS18の処理は所望の演算結果が得られるまでオペレータの指示により繰り返し実行される。 Steps S17 and S18 are processed in an interactive manner with the operator. For example, the graphs R 1 to R 3 and C 1 to C 3 shown in FIGS. 9 and 10 are displayed on the display unit 7. When the operator inputs k = k1 from the input unit 9, the display unit 7 displays a graph of the terminal voltage V t (see FIG. 11) as the calculation result in the case of k1. The operator refers to the graph displayed on the display unit 7 and determines whether or not to calculate another k. If it is desired to confirm a different k, another k is input and the processes in steps S17 and S18 are repeated. Steps S17 and S18 are repeatedly executed in accordance with an operator instruction until a desired calculation result is obtained.
上述したようにパラメータはkによって異なるので、kが異なると最終的に算出される端子電圧Vtも異なってくる。図11は異なるkに対して算出された端子電圧Vtを測定値と比較して示した図であり、(a)はk=2000、(b)はk=4000、(c)はk=6000の場合をそれぞれ示す。横軸は時間(s)で表されており、横軸がkである図6と比較すると20(s),40(s),60(s)はほぼk=2000,4000,6000とそれぞれ対応している。 As described above, since the parameter varies depending on k, the terminal voltage V t finally calculated also varies depending on k. Figure 11 is a graph showing in comparison the measurement value the terminal voltage V t that is calculated for different k, (a) is k = 2000, (b) is k = 4000, (c) is k = Each case of 6000 is shown. The horizontal axis is expressed in time (s), and 20 (s), 40 (s), and 60 (s) correspond to k = 2000, 4000, and 6000, respectively, as compared with FIG. 6 where the horizontal axis is k. doing.
k=2000における演算値は時間が30(s)よりも小さいところで測定値と良く一致しており、k=4000の場合には10(s)付近および40(s)付近で良く一致し、k=6000の場合には10(s)以下および50(s)付近で良く一致している。このように、パラメータを決定する際のkの値によって測定値とより良く一致する範囲が異なるので、測定結果の使用目的に合った最適なkを選択するようにすれば良い。 The calculated value at k = 2000 agrees well with the measured value when the time is less than 30 (s), and when k = 4000, it agrees well near 10 (s) and 40 (s). In the case of = 6000, the values agree well at 10 (s) or less and around 50 (s). As described above, since the range that better matches the measured value differs depending on the value of k when determining the parameter, it is only necessary to select the optimum k that matches the intended use of the measurement result.
図12は、キャパシタ流入電流ICに関して、従来考えられていたCR直列回路でのシミュレーション結果(a)と、本実施の形態の3段はしご型等価回路でのシミュレーション結果(b)とを示したものである。図12からも明らかなように、演算値と実測値との一致は、3段はしご型等価回路で算出した方が優れていることがわかる。 FIG. 12 shows a simulation result (a) in the CR series circuit which has been conventionally considered with respect to the capacitor inflow current I C and a simulation result (b) in the three-stage ladder equivalent circuit of the present embodiment. Is. As can be seen from FIG. 12, it is understood that it is better to calculate the coincidence between the calculated value and the actually measured value using a three-stage ladder equivalent circuit.
このように、本実施の形態ではキャパシタ3の等価回路として図2に示すような3段はしご型等価回路を採用したことにより、実測値と良く一致するシミュレーション結果を得ることができ、シミュレーションを利用してキャパシタ3の特性を精度良く求めることができる。さらに、等価回路の未知パラメータR1〜R3およびC1〜C3の推定に適応デジタルフィルタの考え方を適用することにより、最適なパラメータを容易に得ることが可能となった。また、図1に示す装置は従来の特性評価装置の解析部の部分を変更するだけで流用することができるため、装置の開発や製作が容易であるという利点を有している。
As described above, in this embodiment, a three-stage ladder equivalent circuit as shown in FIG. 2 is used as the equivalent circuit of the
以上説明した実施の形態と特許請求の範囲の要素との対応において、電流センサ2,電圧センサ4および計測・記録部5は測定手段を、解析部6は演算手段をそれぞれ構成する。また、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。
In the correspondence between the embodiment described above and the elements of the claims, the
1 定電流負荷装置
2 電流センサ
3 電気二重層キャパシタ
4 電圧センサ
5 計測・記録部
6 解析部
7 表示部
8 制御部
9 入力部
DESCRIPTION OF
Claims (2)
前記電気二重層キャパシタの等価回路として3段はしご型等価回路を設定し、
前記3段はしご型等価回路を次式(数1)のようにモデル化して、前記測定されたキャパシタ流入電流値およびキャパシタ端子電圧に基づいて式(数1)のパラメータ項θを適応デジタルフィルタを用いて推定し、
推定されたパラメータ項θに基づいて前記電気二重層キャパシタの特性を演算することを特徴とする特性評価方法。
A three-stage ladder equivalent circuit is set as an equivalent circuit of the electric double layer capacitor,
The three-stage ladder equivalent circuit is modeled as the following equation (Equation 1), and the parameter term θ of the equation (Equation 1) is applied to the adaptive digital filter based on the measured capacitor inflow current value and the capacitor terminal voltage. Estimated using
A characteristic evaluation method comprising calculating the characteristic of the electric double layer capacitor based on the estimated parameter term θ.
前記電気二重層キャパシタの等価回路として3段はしご型等価回路を設定して、その3段はしご型等価回路を次式(数4)のようにモデル化し、前記測定されたキャパシタ流入電流値およびキャパシタ端子電圧に基づいて式(数4)のパラメータ項θを適応デジタルフィルタを用いて推定し、推定されたパラメータ項θに基づいて前記電気二重層キャパシタの特性を演算する演算手段とを備えたことを特徴とする特性評価装置。
A three-stage ladder type equivalent circuit is set as an equivalent circuit of the electric double layer capacitor, the three-stage ladder type equivalent circuit is modeled as the following equation (Equation 4), and the measured capacitor inflow current value and the capacitor And calculating means for estimating the parameter term θ of the formula (Equation 4) using an adaptive digital filter based on the terminal voltage and calculating the characteristics of the electric double layer capacitor based on the estimated parameter term θ. Characteristic evaluation device characterized by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121307A JP2005300500A (en) | 2004-04-16 | 2004-04-16 | Characteristic evaluating method and characteristic evaluating apparatus for electric double-layer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121307A JP2005300500A (en) | 2004-04-16 | 2004-04-16 | Characteristic evaluating method and characteristic evaluating apparatus for electric double-layer capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005300500A true JP2005300500A (en) | 2005-10-27 |
Family
ID=35332173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004121307A Pending JP2005300500A (en) | 2004-04-16 | 2004-04-16 | Characteristic evaluating method and characteristic evaluating apparatus for electric double-layer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005300500A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1976119A2 (en) * | 2007-03-30 | 2008-10-01 | General Electric Company | Filtering method for capacitive voltage transformers |
JP2010139304A (en) * | 2008-12-10 | 2010-06-24 | Meidensha Corp | Method and device for evaluating capacitance of electric double layer capacitor |
-
2004
- 2004-04-16 JP JP2004121307A patent/JP2005300500A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1976119A2 (en) * | 2007-03-30 | 2008-10-01 | General Electric Company | Filtering method for capacitive voltage transformers |
JP2009031256A (en) * | 2007-03-30 | 2009-02-12 | General Electric Co <Ge> | Self-adjusting voltage filtering technique compensating for dynamic errors of capacitive voltage transformers |
EP1976119A3 (en) * | 2007-03-30 | 2013-12-04 | General Electric Company | Filtering method for capacitive voltage transformers |
KR101352663B1 (en) | 2007-03-30 | 2014-01-16 | 제너럴 일렉트릭 캄파니 | A self-adjusting voltage filtering technique compensating for dynamic errors of capacitive voltage transformers |
JP2010139304A (en) * | 2008-12-10 | 2010-06-24 | Meidensha Corp | Method and device for evaluating capacitance of electric double layer capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5842421B2 (en) | Battery state estimation device | |
WO2021197038A1 (en) | Method and device for determining state of charge of battery, and battery management system | |
US8374807B2 (en) | Method and apparatus that detects state of charge (SOC) of a battery | |
JP5944291B2 (en) | Battery parameter estimation apparatus and method | |
JP6406825B2 (en) | System and method for detecting battery capacity | |
JP5058814B2 (en) | Battery state and parameter estimation system and method | |
JP3873623B2 (en) | Battery charge state estimation means and battery deterioration state estimation method | |
JP5313250B2 (en) | Battery long-term characteristic prediction system and method | |
JP5691592B2 (en) | Battery state estimation device | |
JP4910300B2 (en) | Secondary battery full charge capacity estimation device | |
JP2011122951A (en) | Charged state estimation device and deterioration state estimation device of secondary battery | |
JP5163542B2 (en) | Secondary battery input / output possible power estimation device | |
JP2007024703A (en) | Device for estimating charging rate of secondary battery | |
JP6195612B2 (en) | Method and apparatus for inspecting an electrical energy storage system for a vehicle drive | |
JP2006284431A (en) | System for estimation of charging rate of secondary cell | |
KR20170134193A (en) | Method for estimating state of charge of battery and apparatus for impelmeing the method | |
WO2021131958A1 (en) | Simulated battery construction method and simulated battery construction device | |
JP5504657B2 (en) | Secondary battery total capacity estimation device | |
JP6421411B2 (en) | Estimation program for estimating battery charging rate, estimation method for estimating battery charging rate, and estimation device for estimating battery charging rate | |
JP5847685B2 (en) | Parameter identification apparatus and identification method for continuous time system | |
JP7266907B2 (en) | BATTERY PERFORMANCE EVALUATION DEVICE AND BATTERY PERFORMANCE EVALUATION METHOD | |
JP2010203935A (en) | Device of estimating inputtable/outputtable power of secondary battery | |
JP6528598B2 (en) | Diffusion resistance identification device for secondary battery | |
JP2003185719A (en) | Device for estimating charging rate for secondary battery | |
JP5412891B2 (en) | Secondary battery control device |