JP2005295356A - Information processing apparatus, radio communication system, and radio communication method - Google Patents

Information processing apparatus, radio communication system, and radio communication method Download PDF

Info

Publication number
JP2005295356A
JP2005295356A JP2004109720A JP2004109720A JP2005295356A JP 2005295356 A JP2005295356 A JP 2005295356A JP 2004109720 A JP2004109720 A JP 2004109720A JP 2004109720 A JP2004109720 A JP 2004109720A JP 2005295356 A JP2005295356 A JP 2005295356A
Authority
JP
Japan
Prior art keywords
signal
data
code
ternary
baseband
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004109720A
Other languages
Japanese (ja)
Other versions
JP4367207B2 (en
Inventor
Isao Takeuchi
勇雄 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004109720A priority Critical patent/JP4367207B2/en
Publication of JP2005295356A publication Critical patent/JP2005295356A/en
Application granted granted Critical
Publication of JP4367207B2 publication Critical patent/JP4367207B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To decode reliable data from which the effect of interference noise by a non-modulated carrier signal that is reflected from a peripheral object is eliminated, by devising the configuration of a demodulator when performing the radio communication of prescribed data by a backscattering communication system. <P>SOLUTION: There are a transmitter 12 for transmitting a carrier signal to a tag 10, and a receiver 14 for receiving a response signal Sf(D) scattered from the tag 10 for processing. A subtraction type delay detector 40 is provided at the receiver 14. A baseband signal S(D) based on the subtraction type delay detector 40 and the response signal Sf(D) is delayed by 1 code of data. The baseband signal S(D) of current time is subtracted from that of previous time delayed by 1 code of data. After the subtraction, ternary value discrimination is made to a differential demodulation signal SD. In this case, comparison result signals S2, S3 subjected to the ternary value discrimination are converted to binary data. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、飲食店における食器や、販売店における商品等に付加された電子値札を読み取るシステムや、物品流通基盤等で流通する物品に付加された電子荷札を読み取るシステム、視力障害者の歩行を誘導する誘導標識読取りシステム等に適用して好適な情報処理装置、無線通信システム及び無線通信方法に関する。   The present invention relates to a system for reading electronic price tags attached to tableware in restaurants, merchandise, etc. in stores, a system for reading electronic tag tags attached to articles distributed on goods distribution bases, etc. The present invention relates to an information processing apparatus, a wireless communication system, and a wireless communication method that are suitable for application to a guidance sign reading system for guiding.

詳しくは、所定周波数の搬送波信号を所定のデータにより変調された応答信号を後方散乱通信方式の信号応答体から受信して処理する場合に、信号処理部に復調器を備え、信号応答体から受信した応答信号をデータ1符号分だけ遅延し、ここで遅延された前の時刻の応答信号から現在の時刻の応答信号を減算し、この減算後の応答信号を3値判定し、ここで3値判定された応答信号を2値のデータに変換するようにして、データ1符号分だけ前の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分と、現在の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分とを相殺できるようにすると共に、通常の乗算型の遅延検波器と同じ遅延検波機能を実現できるようにしたものである。   Specifically, when receiving and processing a response signal obtained by modulating a carrier signal of a predetermined frequency with predetermined data from a signal responder of a backscatter communication method, the signal processing unit includes a demodulator and receives the signal from the signal responder. The response signal is delayed by one code of data, the response signal at the current time is subtracted from the response signal at the previous time delayed here, and the response signal after this subtraction is ternary-determined. The determined response signal is converted into binary data so that the DC component based on the unmodulated carrier wave signal reflected from the surrounding object at the previous time by one code of data and the surrounding object at the current time The DC component based on the unmodulated carrier wave signal reflected from the signal can be canceled, and the same delay detection function as that of a normal multiplying type delay detector can be realized.

近年、半導体集積回路技術の発達に伴い、携帯電話機等の通信処理分野を始め、ワイヤレスマウスやアクセスポイント等の情報処理分野でも無線通信技術が応用される場合が多くなってきた。この種の無線通信技術を応用したものに、タグ・リーダーシステムが考案されている。このタグ・リーダーシステムは、後方散乱通信(バック・スキャッタリング)方式により所定のデータを無線通信するものであり、例えば、飲食店における食器に付加された電子値札を読み取るシステムに応用される。電子値札には、反射器を搭載した反射波変調機器の一例となるタグが使用される。   In recent years, with the development of semiconductor integrated circuit technology, wireless communication technology has been increasingly applied in the information processing field such as a wireless mouse and an access point, in addition to the communication processing field such as a mobile phone. A tag reader system has been devised as an application of this type of wireless communication technology. This tag reader system wirelessly communicates predetermined data by a backscattering communication (back scattering) method, and is applied to, for example, a system that reads an electronic price tag attached to tableware in a restaurant. As the electronic price tag, a tag as an example of a reflected wave modulation device equipped with a reflector is used.

図10は、従来例に係るタグ・リーダーシステム1の構成例を示す斜視図である。図10に示すタグ・リーダーシステム1において、タグ・リーダー(反射波リーダー)101にはモニタ16やリード操作ボタン171等が備えられる。このタグ・リーダーシステム1で、タグ・リーダー101のリード操作ボタン171を押下すると、図10に示すアンテナ体13から搬送波信号(キャリア)を輻射し、経路Iで搬送波信号がタグ(反射変調機器)10に送信される。   FIG. 10 is a perspective view showing a configuration example of a tag reader system 1 according to a conventional example. In the tag reader system 1 shown in FIG. 10, a tag reader (reflected wave reader) 101 is provided with a monitor 16, a read operation button 171 and the like. When the read operation button 171 of the tag reader 101 is pressed in the tag reader system 1, a carrier wave signal (carrier) is radiated from the antenna body 13 shown in FIG. 10 is transmitted.

また、周囲に物体90が存在した場合、タグ10へ送信した搬送波信号は、経路IIで物体90を反射し、反射後の搬送波信号は、経路IIIでタグ10からの応答信号と共に、タグ・リーダー101によって受信される。以下で、反射後の搬送波信号と、タグ10からの応答信号とを含めて応答合成信号ということにする。なお、タグ10は、経路Iによる搬送波信号をデータに基づいて振幅変調又は位相変調等をするようになされる。タグ・リーダー101では、当該タグ10から戻ってきた応答合成信号をアンテナ体13で受信して信号処理するようになされる。   When the object 90 is present in the surroundings, the carrier wave signal transmitted to the tag 10 reflects the object 90 on the path II, and the reflected carrier wave signal is a tag reader along with the response signal from the tag 10 on the path III. 101. Hereinafter, the reflected carrier signal and the response signal from the tag 10 are referred to as a response composite signal. Note that the tag 10 performs amplitude modulation, phase modulation, or the like on the carrier wave signal through the path I based on data. The tag reader 101 receives the response composite signal returned from the tag 10 by the antenna body 13 and processes the signal.

図11は、そのタグ・リーダー101の受信部における構成例を示すブロック図である。図12は、2値判定時の乗算結果信号S11の入力アイパターン例及びその分布例を示す図である。図11に示すタグ・リーダー101の受信部は、アンテナ13の他に、同期検波器30、乗算型遅延検波器80及びデータ読取り部50から構成される。乗算型遅延検波器80は、1シンボル遅延器81、乗算器82及び2値判定回路83を有している。   FIG. 11 is a block diagram illustrating a configuration example of the receiving unit of the tag reader 101. FIG. 12 is a diagram illustrating an input eye pattern example and a distribution example of the multiplication result signal S11 at the time of binary determination. The receiving unit of the tag reader 101 shown in FIG. 11 includes a synchronous detector 30, a multiplying delay detector 80 and a data reading unit 50 in addition to the antenna 13. The multiplication type delay detector 80 has a 1-symbol delay device 81, a multiplier 82, and a binary decision circuit 83.

このタグ・リーダー101の受信部で、アンテナ13から応答合成信号Sinが受信されると、同期検波器30で応答合成信号Sinが同期検波処理される。応答合成信号Sinが同期検波処理されると、データのベースバンド信号S(D)及び直流(信号)成分Sdが同期検波器30から乗算器82に出力される。   When the reception unit of the tag reader 101 receives the response composite signal Sin from the antenna 13, the synchronous detector 30 performs synchronous detection processing on the response composite signal Sin. When the response composite signal Sin is subjected to the synchronous detection process, the baseband signal S (D) and the direct current (signal) component Sd of the data are output from the synchronous detector 30 to the multiplier 82.

このシステム1で、周囲に物体90が存在した場合に、周囲の物体90から戻ってきた搬送波合成信号がノイズの原因となる。周囲の物体90からの搬送波信号を同期検波すると大きな直流信号Sd(t)が発生する。また、タグ10から応答信号(反射信号)Sf(D)は、振幅の小さな交流信号である。これをSf(D)=Sa(t)とし、1シンボル遅延器81におけるデータの1シンボル遅延時間をτとし、現在時刻をtとしたとき、乗算型遅延検波器は、次の乗算式に基づいて検波処理をするようになされる。   In this system 1, when an object 90 exists in the surrounding area, a carrier wave synthesis signal returned from the surrounding object 90 causes noise. When the carrier wave signal from the surrounding object 90 is synchronously detected, a large DC signal Sd (t) is generated. Further, the response signal (reflected signal) Sf (D) from the tag 10 is an AC signal having a small amplitude. When this is Sf (D) = Sa (t), 1 symbol delay time of the data in the 1 symbol delay unit 81 is τ, and the current time is t, the multiplying delay detector is based on the following multiplication formula. The detection process is performed.

乗算式={Sd(t)+Sa(t)}×{Sd(t−τ)+Sa(t−τ)}
上述の乗算式を展開すると、
Sd(t)×Sd(t−τ)+Sd(t)×Sa(t−τ)+Sa(t)×Sd(t−τ)+Sa(t)×Sa(t−τ)
となる。展開後の乗算式で、第1項から第3項までは周囲の物体90の反射に基づく不要成分であり、第4項はタグ10の変調処理に基づく応答信号のデータ復調成分である。
Multiplication formula = {Sd (t) + Sa (t)} × {Sd (t−τ) + Sa (t−τ)}
Expanding the above multiplication formula,
Sd (t) × Sd (t−τ) + Sd (t) × Sa (t−τ) + Sa (t) × Sd (t−τ) + Sa (t) × Sa (t−τ)
It becomes. In the multiplication formula after expansion, the first to third terms are unnecessary components based on the reflection of the surrounding object 90, and the fourth term is a data demodulation component of the response signal based on the modulation processing of the tag 10.

このような乗算器82には2値判定回路83が接続され、上述の乗算式に基づく乗算結果信号S11を入力して2値判定をするようになされる。2値判定回路83でデータの2値を判定するために、図12Aに示す乗算結果信号S11に判定レベルLthが設定される。判定レベルLthは、乗算結果信号S11で振幅レベルのゼロクロスする点に設定される。   Such a multiplier 82 is connected to a binary determination circuit 83, and receives a multiplication result signal S11 based on the above-described multiplication formula to perform binary determination. In order to determine the binary value of the data in the binary determination circuit 83, the determination level Lth is set in the multiplication result signal S11 shown in FIG. 12A. The determination level Lth is set to the point where the amplitude level crosses zero in the multiplication result signal S11.

また、図12Bに示す判定時刻t=「7」における乗算結果信号S11の振幅をプロットした分布において、いずれのドットも判定レベルLth=「0」を越えるものである。このように、2値判定回路83では、判定レベルLthに基づいて乗算結果信号S11から当該タグ固有の2値のデータが出力される。2値判定回路83には、データ読取り部50が接続され、タグ固有のデータを読み取って図示しない制御装置等に出力するようになされる。制御装置は、図10に示したモニタ16にタグ固有のデータを表示するようになされる。   In the distribution plotting the amplitude of the multiplication result signal S11 at the determination time t = “7” shown in FIG. 12B, all the dots exceed the determination level Lth = “0”. As described above, the binary determination circuit 83 outputs binary data specific to the tag from the multiplication result signal S11 based on the determination level Lth. A data reading unit 50 is connected to the binary determination circuit 83 to read tag-specific data and output it to a control device (not shown). The control device displays tag-specific data on the monitor 16 shown in FIG.

なお、タグ・リーダーシステムに関連して、特許文献1には、変調バック・スキャッタリング方式の無線通信システムが記載されている。この無線通信システムによれば、質問器及び遠隔タグを備え、質問器から遠隔タグへ所定周波数の質問信号を送信する。このとき、質問信号には狭帯域のダウンリンク信号を使用する。   In connection with the tag reader system, Patent Document 1 describes a modulation back-scattering wireless communication system. According to this wireless communication system, an interrogator and a remote tag are provided, and an interrogation signal having a predetermined frequency is transmitted from the interrogator to the remote tag. At this time, a narrowband downlink signal is used as the interrogation signal.

また、当該遠隔タグで振幅変調し、振幅変調後の広帯域のアップリンク信号となされた応答信号を質問器で受信し、その信号を処理するようになされる。このような狭帯域のダウンリンク信号及び、広帯域のアップリンク信号を利用することで、MBS(Modulation Back Scattering)背景雑音に関する処理利得を有するMBS無線通信システムを提供できるというものである。   Further, the interrogator receives the response signal that has been amplitude-modulated by the remote tag and is converted into a broadband uplink signal after amplitude modulation, and the signal is processed. By using such a narrowband downlink signal and a wideband uplink signal, an MBS wireless communication system having a processing gain related to MBS (Modulation Back Scattering) background noise can be provided.

更に、この種のシステムにおける背景雑音の低減方法に関連して、特許文献2には、背景雑音低減装置が開示されている。この背景雑音低減装置によれば、復調器、フレーム電力測定回路、線形予測分析回路、逆フィルタリング回路及び減算器を備える。フレーム電力測定回路は、復調器から復調後の音声信号(以下復調信号という)を入力し、フレーム毎にその電力レベルを求めて予め定められた閾値と各々比較する。   Further, in relation to a background noise reduction method in this type of system, Patent Document 2 discloses a background noise reduction device. This background noise reduction apparatus includes a demodulator, a frame power measurement circuit, a linear prediction analysis circuit, an inverse filtering circuit, and a subtracter. The frame power measurement circuit inputs a demodulated audio signal (hereinafter referred to as a demodulated signal) from the demodulator, obtains its power level for each frame, and compares it with a predetermined threshold value.

この比較結果で、電力レベルが閾値以下であると、線形予測分析回路は、復調信号を入力し、線形予測分析を行って線形予測係数が求められる。逆フィルタリング回路は、線形予測係数に基づいて復調信号を逆フィルタリング処理して予測値を求める。減算器は、入力された復調信号から予測値を減算するようになされる。こうすることで、背景雑音レベルのみを予め定められた値以下に低減することができ、受話者側では、背景雑音を情報の一部として用いながら快適に通話ができるというものである。   As a result of the comparison, if the power level is equal to or lower than the threshold, the linear prediction analysis circuit inputs the demodulated signal and performs linear prediction analysis to obtain a linear prediction coefficient. The inverse filtering circuit obtains a prediction value by performing an inverse filtering process on the demodulated signal based on the linear prediction coefficient. The subtracter is configured to subtract the predicted value from the input demodulated signal. In this way, only the background noise level can be reduced to a predetermined value or less, and the receiver can comfortably talk while using the background noise as part of the information.

特開平11−239078号公報(図3[0005]〜[0016])Japanese Patent Laid-Open No. 11-239078 (FIG. 3 [0005] to [0016]) 特開平07−193519号公報(図1[0007]〜[0029])JP 07-193519 A (FIG. 1 [0007] to [0029])

ところで、従来例に係るMBS無線通信システムを応用したタグ・リーダーシステム1によれば、次のような問題がある。   Incidentally, the tag reader system 1 to which the MBS wireless communication system according to the conventional example is applied has the following problems.

i.図10に示したように、タグ・リーダー101の周囲に物体90が存在した場合に、物体90から反射して戻ってきた搬送波信号がノイズの原因となる。これは、上述した乗算式で、第1項から第3項までの不要成分が大きなレベルの雑音となるためである。この結果、第4項の成分が相対的に小さくなり、タグ10からの応答信号のS/Nを低下させる原因となっている。   i. As shown in FIG. 10, when the object 90 exists around the tag reader 101, the carrier wave signal reflected and returned from the object 90 causes noise. This is because the unnecessary components from the first term to the third term become a large level of noise in the multiplication formula described above. As a result, the component of the fourth term becomes relatively small, which causes the S / N of the response signal from the tag 10 to decrease.

ii.因みに、タグ10から送信される応答信号のS/N比低下を抑えるために、特許文献1に記載の無線通信システムと、特許文献2に記載の背景雑音低減装置とを組み合わせる方法が考えられるが、単に2つの技術思想を組み合わせるだけでは、物体90から反射して戻ってきた搬送波信号を除去する構成を導き出すことが困難なことから、タグ10から送信される本来の応答信号のデータ変調成分を信頼性良く復調することに困難性を伴う。   ii. Incidentally, in order to suppress a decrease in the S / N ratio of the response signal transmitted from the tag 10, a method of combining the wireless communication system described in Patent Document 1 and the background noise reduction device described in Patent Document 2 is conceivable. Since it is difficult to derive a configuration for removing the carrier wave signal reflected and returned from the object 90 only by combining the two technical ideas, the data modulation component of the original response signal transmitted from the tag 10 is obtained. There are difficulties associated with reliable demodulation.

そこで、この発明は、このような従来の課題を解決したものであって、後方散乱通信方式により所定のデータを無線通信する場合に、復調器の構成を工夫して、周辺物体から反射されてきた無変調の搬送波信号による干渉雑音の影響が取り除かれた高信頼度のデータを復調できるようにした情報処理装置、無線通信システム及び無線通信方法を提供することを目的とする。   Therefore, the present invention solves such a conventional problem, and when predetermined data is wirelessly communicated by the backscatter communication method, the configuration of the demodulator is devised and reflected from surrounding objects. Another object of the present invention is to provide an information processing apparatus, a wireless communication system, and a wireless communication method that can demodulate highly reliable data from which the influence of interference noise caused by an unmodulated carrier signal is removed.

上述した課題は、所定周波数の搬送波信号が所定のデータにより変調された応答信号を後方散乱通信方式の信号応答体から受信して処理する情報処理装置であって、信号応答体に搬送波信号を送信する送信部と、信号応答体から散乱されてきた応答信号を受信して処理する信号処理部とを備え、信号処理部には復調器が設けられ、復調器は、応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、現在の時刻のベースバンド信号からデータ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、減算後の信号を3値判定し、ここで3値判定された信号を2値のデータに変換することを特徴とする情報処理装置によって解決される。   The problem described above is an information processing apparatus that receives and processes a response signal obtained by modulating a carrier signal having a predetermined frequency with predetermined data from a signal responder of a backscatter communication method, and transmits the carrier signal to the signal responder. And a signal processing unit that receives and processes the response signal scattered from the signal responder, the signal processing unit is provided with a demodulator, and the demodulator is a baseband signal based on the response signal. Is delayed by one data code, the baseband signal at the previous time delayed by one data code is subtracted from the baseband signal at the current time, and the signal after the subtraction is ternary-determined. This is solved by an information processing apparatus that converts the determined signal into binary data.

本発明に係る情報処理装置によれば、所定周波数の搬送波信号が所定のデータにより変調された応答信号を後方散乱通信方式の信号応答体から受信して処理する場合に、送信部は、信号応答体に搬送波信号を送信する。信号処理部は、信号応答体から散乱されてきた応答信号を受信して処理する。これを前提にして、信号処理部に設けられた復調器では、例えば、信号遅延器が応答信号に基づくベースバンド信号をデータ1符号分だけ遅延する。減算器は、現在の時刻のベースバンド信号から信号遅延器によりデータ1符号分だけ遅延された前の時刻のベースバンド信号を減算する。判定器は、減算器によって減算された後の信号を3値判定する。符号変換器は、判定器によって3値判定された信号を2値のデータに変換するようになされる。   According to the information processing apparatus of the present invention, when a response signal obtained by modulating a carrier signal having a predetermined frequency with predetermined data is received from a signal responder of the backscatter communication method and processed, Send a carrier signal to the body. The signal processing unit receives and processes the response signal scattered from the signal responder. On the premise of this, in the demodulator provided in the signal processing unit, for example, the signal delay unit delays the baseband signal based on the response signal by one data code. The subtracter subtracts the baseband signal at the previous time delayed by one data code by the signal delay device from the baseband signal at the current time. The determiner determines a three-valued signal after being subtracted by the subtracter. The code converter converts the signal that has been ternary-determined by the determiner into binary data.

従って、データ1符号分だけ前の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分と、現在の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分とを相殺することができるので、干渉波を除去することができる。しかも、減算後の信号が3値判定され、ここで3値判定された信号が2値のデータに変換されるので、通常の乗算型の遅延検波器と同じ遅延検波機能を実現することができる。   Therefore, a direct current component based on an unmodulated carrier signal reflected from a peripheral object at a time before one data code, and a direct current component based on an unmodulated carrier signal reflected from a peripheral object at the current time, Can be canceled out, so that the interference wave can be removed. Moreover, the signal after the subtraction is ternary-determined, and the ternary-determined signal is converted into binary data, so that the same delay detection function as that of a normal multiplication type delay detector can be realized. .

本発明に係る無線通信システムは、所定のデータを後方散乱通信方式により無線通信するシステムであって、所定周波数の搬送波信号を受信し、当該搬送波信号をデータにより変調して応答信号を送信する信号応答体と、この信号応答体に搬送波信号を送信すると共に、当該信号応答体から散乱されてきた応答信号を受信して情報処理をする情報処理装置とを備え、情報処理装置には復調器が設けられ、復調器は、応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、現在の時刻のベースバンド信号からデータ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、減算後の信号を3値判定し、ここで3値判定された信号を2値のデータに変換することを特徴とするものである。   A wireless communication system according to the present invention is a system for wirelessly communicating predetermined data by a backscattering communication method, receiving a carrier signal of a predetermined frequency, modulating the carrier signal with data, and transmitting a response signal A response body and an information processing apparatus that transmits a carrier wave signal to the signal response body and receives a response signal scattered from the signal response body to perform information processing. The information processing apparatus includes a demodulator. And a demodulator delays the baseband signal based on the response signal by one data code, and subtracts the baseband signal at the previous time delayed by one data code from the baseband signal at the current time, The subtracted signal is subjected to ternary determination, and the signal subjected to the ternary determination is converted into binary data.

本発明に係る無線通信システムによれば、所定のデータを後方散乱通信方式により無線通信する場合に、本発明に係る情報処理装置が応用され、当該情報処理装置に備えられた復調器は、応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、現在の時刻のベースバンド信号から、データ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、この減算後の信号を3値判定し、ここで3値判定された信号を2値のデータに変換するようになされる。   According to the wireless communication system according to the present invention, when predetermined data is wirelessly communicated by the backscatter communication method, the information processing apparatus according to the present invention is applied, and the demodulator provided in the information processing apparatus has a response The baseband signal based on the signal is delayed by one data code, the baseband signal at the previous time delayed by one data code is subtracted from the baseband signal at the current time, and the signal after this subtraction is 3 The value is determined, and the signal subjected to the ternary determination is converted into binary data.

従って、データ1符号分だけ前の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分と、現在の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分とを相殺することができる。これにより、周辺物体から反射されてきた無変調の搬送波信号に基づく干渉波を除去することができる。   Therefore, a direct current component based on an unmodulated carrier signal reflected from a peripheral object at a time before one data code, and a direct current component based on an unmodulated carrier signal reflected from a peripheral object at the current time, Can be offset. Thereby, the interference wave based on the unmodulated carrier wave signal reflected from the surrounding object can be removed.

本発明に係る無線通信方法は、所定周波数の搬送波信号を受信し、当該搬送波信号を所定のデータにより変調して応答信号を送信する信号応答体を被識別物体に取り付け、被識別物体に取り付けられた信号応答体に搬送波信号を送信すると共に、当該信号応答体から戻ってきた応答信号を受信して信号処理をする後方散乱通信方式の無線通信方法において、受信時に応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、現在の時刻のベースバンド信号からデータ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、減算後の信号を3値判定し、ここで3値判定された信号を2値のデータに変換することを特徴とするものである。   In the wireless communication method according to the present invention, a signal response body that receives a carrier wave signal of a predetermined frequency, modulates the carrier wave signal with predetermined data and transmits a response signal is attached to the identified object, and is attached to the identified object. In the wireless communication method of the backscatter communication method that transmits a carrier wave signal to the signal responder and receives the response signal returned from the signal responder and performs signal processing, the baseband signal based on the response signal is received at the time of reception. Delayed by one code of data, subtracts the baseband signal of the previous time delayed by one code of data from the baseband signal at the current time, and ternary-determined the signal after subtraction, where ternary determination The converted signal is converted into binary data.

本発明に係る無線通信方法によれば、所定のデータを後方散乱通信方式により無線通信する場合に、データ1符号分だけ前の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分と、現在の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分とを相殺することができる。従って、周辺物体から反射されてきた無変調の搬送波信号に基づく干渉波を除去することができる。   According to the wireless communication method of the present invention, when predetermined data is wirelessly communicated by the backscatter communication method, direct current based on an unmodulated carrier wave signal reflected from a peripheral object at a time before one data code. It is possible to cancel the component and the DC component based on the unmodulated carrier wave signal reflected from the surrounding object at the current time. Therefore, the interference wave based on the unmodulated carrier wave signal reflected from the surrounding object can be removed.

本発明に係る情報処理装置によれば、所定周波数の搬送波信号を所定のデータにより変調された応答信号を後方散乱通信方式の信号応答体から受信して処理する場合に、信号処理部には復調器を備え、この復調器は、応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、現在の時刻のベースバンド信号からデータ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、この減算後の信号を3値判定し、ここで3値判定された信号を2値のデータに変換するようになされる。   According to the information processing apparatus of the present invention, when a response signal obtained by modulating a carrier signal having a predetermined frequency with predetermined data is received from a back-scattering communication system signal responder and processed, the signal processing unit demodulates the signal. The demodulator delays the baseband signal based on the response signal by one data code and subtracts the baseband signal at the previous time delayed by one data code from the baseband signal at the current time. Then, the signal after the subtraction is subjected to ternary determination, and the signal subjected to the ternary determination is converted into binary data.

この構成によって、データ1符号分だけ前の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分と、現在の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分とを相殺することができるので、干渉波を除去することができる。しかも、減算後の信号が3値判定され、ここで3値判定された信号が2値のデータに変換されるので、通常の乗算型の遅延検波器と同じ遅延検波機能を実現することができる。従って、周辺物体から反射されてきた搬送波信号による干渉雑音の影響を受けない高信頼度のデータを復調することができる。   With this configuration, a direct current component based on an unmodulated carrier signal reflected from a peripheral object at a time before one data code and a direct current based on an unmodulated carrier signal reflected from the peripheral object at the current time. Since the components can be canceled out, interference waves can be removed. Moreover, the signal after the subtraction is ternary-determined, and the ternary-determined signal is converted into binary data, so that the same delay detection function as that of a normal multiplication type delay detector can be realized. . Therefore, it is possible to demodulate highly reliable data that is not affected by the interference noise caused by the carrier wave signal reflected from the peripheral object.

本発明に係る無線通信システムによれば、所定のデータを後方散乱通信方式により無線通信する場合に、本発明に係る情報処理装置が応用されるので、当該情報処理装置に備えられた復調器によって、応答信号に基づくデータ1符号分だけ前の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分と、現在の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分とを相殺することができる。   According to the wireless communication system according to the present invention, the information processing apparatus according to the present invention is applied when predetermined data is wirelessly communicated by the backscatter communication method. Therefore, the demodulator provided in the information processing apparatus , Based on a DC component based on an unmodulated carrier signal reflected from a peripheral object at the previous time by one data code based on the response signal and an unmodulated carrier signal reflected from the peripheral object at the current time The DC component can be canceled out.

従って、周辺物体から反射されてきた無変調の搬送波信号に基づく干渉波を除去することができる。しかも、周辺物体から反射されてきた無変調の搬送波信号による干渉雑音の影響が取り除かれた、高信頼度の復調後のデータを処理することができる。   Therefore, the interference wave based on the unmodulated carrier wave signal reflected from the surrounding object can be removed. In addition, it is possible to process highly reliable demodulated data from which the influence of interference noise due to the unmodulated carrier wave signal reflected from the surrounding object is removed.

続いて、この発明に係る情報処理装置、無線通信システム及び無線通信方法の一実施例について、図面を参照しながら説明をする。図1は、本発明に係る実施例としてのタグ・リーダーシステム100の構成例を示す概念図である。   Subsequently, an embodiment of an information processing apparatus, a wireless communication system, and a wireless communication method according to the present invention will be described with reference to the drawings. FIG. 1 is a conceptual diagram showing a configuration example of a tag reader system 100 as an embodiment according to the present invention.

この実施例では、所定周波数の搬送波信号を所定のデータにより変調された応答信号を後方散乱通信方式の信号応答体から受信して処理する場合に、信号処理部に復調器を備えている。この復調器は、信号応答体から受信した応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、現在の時刻のベースバンド信号からデータ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、この減算後の信号を3値判定し、ここで3値判定された信号を2値のデータに変換するようになされる。   In this embodiment, when a response signal obtained by modulating a carrier signal having a predetermined frequency with predetermined data is received from a signal responder of a backscatter communication system and processed, a demodulator is provided in the signal processing unit. This demodulator delays the baseband signal based on the response signal received from the signal responder by one data code, and the baseband signal at the previous time delayed by one data code from the baseband signal at the current time. Is subtracted, and the signal after the subtraction is subjected to ternary determination, and the signal subjected to the ternary determination is converted into binary data.

このシステム100では、データ1符号分だけ前の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分と、現在の時刻の周辺物体から反射されてきた無変調の搬送波信号に基づく直流成分とを相殺できるようにすると共に、通常の乗算型の遅延検波器と同じ遅延検波機能を実現できるようにしたものである。   In this system 100, based on a DC component based on an unmodulated carrier signal reflected from a peripheral object at a time one code earlier, and an unmodulated carrier signal reflected from a peripheral object at the current time. The DC component can be canceled out, and the same delay detection function as that of a normal multiplication type delay detector can be realized.

図1に示すタグ・リーダーシステム100は、無線通信システムの一例であり、所定のデータを後方散乱通信(バック・スキャッタリング)方式により無線通信するシステムである。このシステム100は、飲食店における食器や、販売店における商品等に付加された電子値札を読み取るシステムや、物品流通基盤等で流通する物品に付加された電子荷札を読み取るシステム、視力障害者の歩行を誘導する誘導標識読取りシステム等に適用して好適である。   A tag reader system 100 shown in FIG. 1 is an example of a wireless communication system, and is a system that wirelessly communicates predetermined data using a backscattering communication method. This system 100 is a system that reads electronic price tags attached to tableware in restaurants, merchandise, etc. in stores, a system that reads electronic tag tags attached to articles distributed on an article distribution base, etc., walking of visually impaired people The present invention is suitable for application to a guidance sign reading system for guiding

図1において、タグ・リーダーシステム100には、信号応答体の一例となるタグ10及び情報処理装置の一例となるタグ・リーダー(反射リーダー)20が備えられる。タグ・リーダー20は、リーダー本体にアンテナ体13やモニタ16、リード操作ボタン17等が備えられる。この例で、リード操作ボタン17を押下すると、アンテナ体13からタグ(反射波変調機器)10へ、所定周波数、例えば、2.45GHzの搬送波信号(質問信号)Sfが輻射される。図1の中で、搬送波信号Sfは一点鎖線で示している。   In FIG. 1, a tag reader system 100 includes a tag 10 as an example of a signal responder and a tag reader (reflective reader) 20 as an example of an information processing apparatus. The tag reader 20 includes an antenna body 13, a monitor 16, a read operation button 17, and the like in the reader body. In this example, when the read operation button 17 is pressed, a carrier wave signal (question signal) Sf having a predetermined frequency, for example, 2.45 GHz, is radiated from the antenna body 13 to the tag (reflected wave modulation device) 10. In FIG. 1, the carrier wave signal Sf is indicated by a one-dot chain line.

タグ10は、搬送波信号Sfを受信し、当該搬送波信号Sfを固有のデータにより、所定の変調処理して、変調処理後のタグ変調信号(以下単に応答信号Sf(D)ともいう)を拡散(送信)するようになされる。図1の中で、応答信号Sf(D)は波線で示している。実際にアンテナ13で受信されるのは、応答信号Sf(D)の他に、周辺の物体から反射されてくる搬送波信号Sf’が合成される。このタグ10は、所定の被識別物体9に取り付けて使用される。このタグ10は、電子値札や、電子荷札として使用され、例えば、飲食店における食器や、販売店における商品等の被識別物体9に取り付けられる。タグ10は、ICチップ10’及びループ状のアンテナ体1から構成される。ICチップ10’及びアンテナ体1は、樹脂等により平板状に一体成形(モジュール化)され、食器や商品毎に取り付けられる。   The tag 10 receives the carrier signal Sf, performs a predetermined modulation process on the carrier signal Sf with specific data, and spreads the tag modulation signal (hereinafter also simply referred to as a response signal Sf (D)) after the modulation process ( Send). In FIG. 1, the response signal Sf (D) is indicated by a wavy line. What is actually received by the antenna 13 is combined with the carrier signal Sf ′ reflected from the surrounding object in addition to the response signal Sf (D). The tag 10 is used by being attached to a predetermined identified object 9. The tag 10 is used as an electronic price tag or an electronic tag, and is attached to an identified object 9 such as tableware in a restaurant or a product in a store. The tag 10 includes an IC chip 10 ′ and a loop antenna body 1. The IC chip 10 ′ and the antenna body 1 are integrally formed (modulated) into a flat plate shape using a resin or the like, and attached to each tableware or product.

図2は、タグ・リーダーシステム100における送受信時の内部構成例を示すブロック図である。なお、図1に示したタグ10のアンテナ体1及びタグ・リーダー20のアンテナ体13は、タグ・リーダーの原理を明確に説明するために、送信用と受信用のアンテナ1A、1B及び13A,13Bの各々2つに展開して記述している。図2に示すタグ・リーダーシステム100において、タグ10は、所定周波数の搬送波信号Sfを受信し、当該搬送波信号Sfを固有のデータ(DATA)により、例えば、振幅変調して、振幅変調後の応答信号Sf(D)を送信するようになされる。この例で、振幅変調部2に代えてBPSK(Binary Phase Shift Keying)変調部を設けてもよい。   FIG. 2 is a block diagram illustrating an example of an internal configuration at the time of transmission / reception in the tag reader system 100. It should be noted that the antenna body 1 of the tag 10 and the antenna body 13 of the tag reader 20 shown in FIG. 1 are used for the transmission and reception antennas 1A, 1B and 13A, in order to clearly explain the principle of the tag reader. 13B is expanded and described in two. In the tag reader system 100 shown in FIG. 2, the tag 10 receives a carrier signal Sf having a predetermined frequency, modulates the carrier signal Sf with specific data (DATA), for example, and responds after amplitude modulation. A signal Sf (D) is transmitted. In this example, a BPSK (Binary Phase Shift Keying) modulation unit may be provided instead of the amplitude modulation unit 2.

この例でタグ10は、受信用のアンテナ体1A,送信用のアンテナ体1B、振幅変調部2、メモリ部3、クロック発振器4及び電源供給部5を有している。振幅変調部2、メモリ部3、クロック発振器4及び電源供給部5は、半導体集積回路化されてICチップ10’を構成する。アンテナ体1Aは、当該タグ・リーダーシステム100における質問信号となる搬送波信号Sfを受信する。アンテナ体1A,1Bには、導体をコイル状に巻いたループアンテナが使用される。アンテナ体1A,1Bには電源供給部5(単に電源部ともいう)が接続され、アンテナ体1Aによって受信された搬送波信号Sfに基づく誘起電力を振幅変調部2、メモリ部3及びクロック発振器4に供給するように動作する。   In this example, the tag 10 includes a reception antenna body 1A, a transmission antenna body 1B, an amplitude modulation section 2, a memory section 3, a clock oscillator 4, and a power supply section 5. The amplitude modulation unit 2, the memory unit 3, the clock oscillator 4, and the power supply unit 5 are integrated into a semiconductor integrated circuit to form an IC chip 10 '. The antenna body 1A receives a carrier wave signal Sf that is an interrogation signal in the tag reader system 100. As the antenna bodies 1A and 1B, loop antennas in which a conductor is wound in a coil shape are used. A power supply unit 5 (also simply referred to as a power supply unit) is connected to the antenna bodies 1A and 1B, and induced power based on the carrier wave signal Sf received by the antenna body 1A is transmitted to the amplitude modulation unit 2, the memory unit 3, and the clock oscillator 4. Operates to supply.

メモリ部3には、例えば、食器に盛り付けられた料理の値段や、衣類、家電製品等に付加された被識別物体固有のデータ(コードデータ等;DATA)が記録され、このデータがクロック信号(CLK)に基づいて読み出され、当該データが振幅変調部2に出力するようになされる。メモリ部3には読出し専用メモリ(ROM)や電気的にプログラム可能な読出し専用メモリ(EEPROM)が使用される。メモリ部3にはクロック発振器4が接続され、所定周波数のクロック信号を発振してメモリ部3に出力するように動作する。振幅変調部2は、メモリ部3から読み出したデータに基づいて搬送波信号Sfを振幅変調する。当該データで振幅変調された搬送波信号Sfが応答信号Sf(D)となる。振幅変調部2にはアンテナ体1Bが接続され、振幅変調後の応答信号Sf(D)を散乱(送信)するようになされる。   In the memory unit 3, for example, the price of the dish placed on the tableware and the data (code data etc .; DATA) specific to the identified object added to the clothing, home appliances, etc. are recorded, and this data is stored as a clock signal ( CLK), and the data is output to the amplitude modulation section 2. As the memory unit 3, a read only memory (ROM) or an electrically programmable read only memory (EEPROM) is used. A clock oscillator 4 is connected to the memory unit 3 and operates to oscillate a clock signal having a predetermined frequency and output it to the memory unit 3. The amplitude modulation unit 2 amplitude-modulates the carrier signal Sf based on the data read from the memory unit 3. The carrier signal Sf amplitude-modulated with the data becomes the response signal Sf (D). An antenna body 1B is connected to the amplitude modulator 2, and the response signal Sf (D) after amplitude modulation is scattered (transmitted).

タグ・リーダーシステム100は、上述のタグ10の他に情報処理装置の一例となる無線送受信機能付きのタグ・リーダー20を備えている。タグ・リーダー20は、後方散乱通信方式のタグ10に搬送波信号Sfを送信すると共に、当該タグ10から散乱されてきた応答信号Sf(D)を受信して信号処理をするようになされる。タグ・リーダー20は、発振器11、送信部12、送信用のアンテナ体13A、受信用のアンテナ体13B、受信部14、制御装置15、操作部16、モニタ17及び電源供給部18を有している。   In addition to the tag 10 described above, the tag reader system 100 includes a tag reader 20 with a wireless transmission / reception function, which is an example of an information processing apparatus. The tag reader 20 transmits the carrier signal Sf to the tag 10 of the backscatter communication system, and receives the response signal Sf (D) scattered from the tag 10 to perform signal processing. The tag reader 20 includes an oscillator 11, a transmission unit 12, a transmission antenna body 13A, a reception antenna body 13B, a reception unit 14, a control device 15, an operation unit 16, a monitor 17, and a power supply unit 18. Yes.

発振器11は、所定の周波数の一例となる2.45GHzの搬送波信号Sf(=cosωt)を発生する。発振器11には送信部12が接続され、制御装置15からの出力許可信号S1に基づいて搬送波信号Sfを増幅し、増幅後の搬送波信号Sfを送信用のアンテナ体13Aに出力する。出力許可信号S1は、例えば、ハイレベルで送信許可となり、ローレベルで送信不許可となる。送信用のアンテナ体13Aは、増幅後の搬送波信号Sfを輻射する。これにより、送信部12からタグ10に搬送波信号Sfを送信することができる。   The oscillator 11 generates a carrier signal Sf (= cosωt) of 2.45 GHz that is an example of a predetermined frequency. The transmitter 11 is connected to the oscillator 11, amplifies the carrier signal Sf based on the output permission signal S1 from the control device 15, and outputs the amplified carrier signal Sf to the transmitting antenna body 13A. For example, the output permission signal S1 is permitted to be transmitted at a high level and is not permitted to be transmitted at a low level. The transmitting antenna body 13A radiates the amplified carrier wave signal Sf. Thereby, the carrier wave signal Sf can be transmitted from the transmission unit 12 to the tag 10.

受信部14は信号処理部を構成し、受信時の応答合成信号Sinを受信してデータ復調処理するようになされる。受信時の応答合成信号Sinには、周囲の物体から反射してくる無変調のままの搬送波信号(2.45GHzのキャリア)Sf’と、タグ10からの応答信号Sf(D)とが含まれる。   The receiving unit 14 constitutes a signal processing unit, which receives the response composite signal Sin at the time of reception and performs data demodulation processing. The response composite signal Sin at the time of reception includes an unmodulated carrier wave signal (2.45 GHz carrier) Sf ′ reflected from surrounding objects and a response signal Sf (D) from the tag 10. .

受信部14は、同期検波器30、減算型遅延検波器40及びデータ読取り部50を有している。同期検波器30は、搬送波信号Sf’及び応答信号Sf(D)を入力して同期検波処理を実行し、搬送波信号Sf’が直流信号Sdに変換され、応答信号Sf(D)が、データ(DATA)のベースバンド信号S(D)に変換される。同期検波器30には復調器の一例となる減算型遅延検波器40が接続され、応答信号Sf(D)に基づくベースバンド信号S(D)をデータ1符号分だけ遅延し、データ1符号分だけ遅延された前の時刻のベースバンド信号S(D)から現在の時刻のベースバンド信号S(D)を減算し、ここで減算されたベースバンド信号S(D)を3値判定し、ここで3値判定されたベースバンド信号S(D)を2値のデータに変換するようになされる。   The receiving unit 14 includes a synchronous detector 30, a subtractive delay detector 40, and a data reading unit 50. The synchronous detector 30 receives the carrier signal Sf ′ and the response signal Sf (D) and executes synchronous detection processing. The carrier signal Sf ′ is converted into the DC signal Sd, and the response signal Sf (D) is converted into data ( DATA) baseband signal S (D). The synchronous detector 30 is connected to a subtractive delay detector 40 as an example of a demodulator, and delays the baseband signal S (D) based on the response signal Sf (D) by one data code, The baseband signal S (D) at the current time is subtracted from the baseband signal S (D) at the previous time delayed by the time, and the baseband signal S (D) subtracted here is ternary determined, The baseband signal S (D) that has been ternary-determined in (2) is converted into binary data.

減算型遅延検波器40には、データ読取り部50が接続される。データ読取り部50は、減算型遅延検波器40から出力される2値データを入力して、当該タグ固有のデータを読み取るようになされる。この例でデータ読取り部50には、制御装置15が接続され、この制御装置15には、モニタ16や操作部17等が接続される。制御装置15にはCPUが使用される。モニタ16には、タグ10から読み出した被識別物体9の固有のデータに基づく価格や名称等が表示される。価格や名称等は、被識別物体9の固有のデータを入力した制御装置15がデータ変換をした後の表示データD2に基づいて表示される。   A data reading unit 50 is connected to the subtraction type delay detector 40. The data reading unit 50 receives binary data output from the subtractive delay detector 40 and reads data specific to the tag. In this example, the control unit 15 is connected to the data reading unit 50, and the monitor 16 and the operation unit 17 are connected to the control unit 15. A CPU is used for the control device 15. The monitor 16 displays the price, name, etc. based on the unique data of the identified object 9 read from the tag 10. The price, name, and the like are displayed based on the display data D2 after the control device 15 that has input the unique data of the identified object 9 performs data conversion.

操作部17は、被識別物体9から価格や名称等の固有のデータを読み出す際に制御装置15に対して読取りを指示するように操作される。操作部17から制御装置15には、読取り指示を示す操作データD3が出力される。制御装置15は、操作データD3に基づいて送信部12を制御する。例えば、制御装置15は、送信部12に出力許可信号S1を出力し、この出力許可信号S1に基づいて搬送波信号Sfを送信するように送信部12を出力制御する。   The operation unit 17 is operated to instruct the control device 15 to read data when reading unique data such as price and name from the identified object 9. Operation data D3 indicating a reading instruction is output from the operation unit 17 to the control device 15. The control device 15 controls the transmission unit 12 based on the operation data D3. For example, the control device 15 outputs the output permission signal S1 to the transmission unit 12, and controls the output of the transmission unit 12 so as to transmit the carrier signal Sf based on the output permission signal S1.

電源供給部5は、上述した発振器11、送信部12、制御装置15、モニタ16、操作部17、同期検波器30、減算型遅延検波器40及びデータ読取り部50に電源を供給するようになされる。図2において、電源配線の記載は省略する。   The power supply unit 5 supplies power to the oscillator 11, the transmission unit 12, the control device 15, the monitor 16, the operation unit 17, the synchronous detector 30, the subtractive delay detector 40, and the data reading unit 50 described above. The In FIG. 2, description of power supply wiring is omitted.

図3は、減算型遅延検波器40の構成例を示すブロック図である。図3に示す減算型遅延検波器40は、1シンボル遅延器41、減算器42、3値判定回路43、閾値設定回路44、符号変換器45、入力端子46及び出力端子47から構成される。   FIG. 3 is a block diagram illustrating a configuration example of the subtractive delay detector 40. The subtractive delay detector 40 shown in FIG. 3 includes a one-symbol delay device 41, a subtractor 42, a ternary decision circuit 43, a threshold setting circuit 44, a code converter 45, an input terminal 46, and an output terminal 47.

この例で減算型遅延検波器40は、差動検波器を構成し、現在の時刻のベースバンド信号S(D)からデータ1シンボル時間τだけ遅延された前のベースバンド信号S(D)を減算するようになされる。減算型遅延検波器40は、周囲の反射波成分である直流信号Sdを消去することができ、検波と同時に干渉波も消去できるようになる。   In this example, the subtractive delay detector 40 constitutes a differential detector, and the previous baseband signal S (D) delayed by the data 1 symbol time τ from the baseband signal S (D) at the current time. It is made to subtract. The subtractive delay detector 40 can eliminate the DC signal Sd, which is the surrounding reflected wave component, and can also eliminate the interference wave simultaneously with the detection.

図3に示す減算型遅延検波器40の入力端子46は、上述した同期検波器30に接続される。この入力端子46には、信号遅延器の一例となる1シンボル遅延器41が接続され、応答信号Sf(D)の同期検波後のベースバンド信号S(D)をデータ1符号分だけ遅延するようになされる。1シンボル遅延器41には、D型フリップ・フロップ回路を縦列接続したレジスタ等が使用される。   The input terminal 46 of the subtractive delay detector 40 shown in FIG. 3 is connected to the synchronous detector 30 described above. The input terminal 46 is connected to a 1-symbol delay device 41 as an example of a signal delay device so as to delay the baseband signal S (D) after synchronous detection of the response signal Sf (D) by one data code. To be made. As the 1-symbol delay unit 41, a register or the like in which D-type flip-flop circuits are connected in cascade is used.

1シンボル遅延器41及び入力端子46には減算器42が接続される。減算器42は、現在の時刻のベースバンド信号S(D)を入力端子46から供給し、1シンボル遅延器41からデータ1符号分だけ遅延された前の時刻のベースバンド信号S(D)を入力して、現在の時刻のベースバンド信号S(D)から前の時刻のベースバンド信号S(D)を減算するようになされる。この減算処理によって、直流信号(直流成分)Sdは除去(ハイパスフィルタ処理)され、データ信号の変化成分(交流成分;Sa)だけが残る。例えば、データがBPSK変調信号である場合を例にとると、表1、すなわち、   A subtracter 42 is connected to the 1-symbol delay unit 41 and the input terminal 46. The subtractor 42 supplies the baseband signal S (D) at the current time from the input terminal 46, and the baseband signal S (D) at the previous time delayed from the 1-symbol delay device 41 by one data code. Then, the baseband signal S (D) at the previous time is subtracted from the baseband signal S (D) at the current time. By this subtraction processing, the DC signal (DC component) Sd is removed (high-pass filter processing), and only the change component (AC component; Sa) of the data signal remains. For example, taking the case where the data is a BPSK modulated signal as an example, Table 1, that is,

Figure 2005295356
Figure 2005295356

となる。 It becomes.

つまり、現時刻のデータが「1」で1シンボル前のデータが「1」の場合は、減算器42の出力が「0」となる。また、現時刻のデータが「1」で1シンボル前のデータが「−1」の場合は、減算器42の出力が「2」となる。現時刻のデータが「−1」で1シンボル前のデータが「1」の場合は、減算器42の出力が「−2」となる。現時刻のデータが「−1」で1シンボル前のデータも「−1」の場合は、減算器42の出力が「0」となる。このように、データのベースバンド信号S(D)は、直流成分Sdが除去された差動復調信号SDとなる。   That is, when the current time data is “1” and the data one symbol before is “1”, the output of the subtractor 42 is “0”. When the current time data is “1” and the data one symbol before is “−1”, the output of the subtractor 42 is “2”. When the current time data is “−1” and the data one symbol before is “1”, the output of the subtracter 42 is “−2”. When the current time data is “−1” and the data one symbol before is also “−1”, the output of the subtractor 42 is “0”. Thus, the data baseband signal S (D) becomes the differential demodulated signal SD from which the DC component Sd is removed.

また、減算器42には、判定器の一例となる3値判定回路43が接続され、減算器42から出力される減算後の差動復調信号SDを2つの判定レベルLth1及びLth2に基づいて「−2」、「0」、「2」の3値判定するようになされる。判定レベルLth1及びLth2は、閾値設定回路44から基準電圧の形態で供給される。   In addition, a ternary determination circuit 43 as an example of a determiner is connected to the subtractor 42, and the subtracted differential demodulated signal SD output from the subtractor 42 is “based on two determination levels Lth 1 and Lth 2. -2 "," 0 ", and" 2 "are determined. The determination levels Lth1 and Lth2 are supplied from the threshold setting circuit 44 in the form of a reference voltage.

減算器42には、3値判定回路43の他に閾値設定回路44が接続される。閾値設定回路44は、減算器出力、すなわち、差動復調信号SDに基づいて2つの判定レベルLth1及びLth2を設定するようになされる。この例で、差動復調信号SDには、表1に示したように「0」、「−2」、「2」の3値が存在するので、判定レベルLth1は、差動復調信号SDの「2」と「0」の中点である「1」に設定される。また、判定レベルLth2は、差動復調信号SDの「−2」と「0」の中点である「−1」に設定される。   In addition to the ternary determination circuit 43, a threshold setting circuit 44 is connected to the subtractor 42. The threshold setting circuit 44 sets two determination levels Lth1 and Lth2 based on the subtracter output, that is, the differential demodulated signal SD. In this example, since the differential demodulated signal SD has three values “0”, “−2”, and “2” as shown in Table 1, the determination level Lth1 is the differential demodulated signal SD. It is set to “1” which is the middle point between “2” and “0”. Further, the determination level Lth2 is set to “−1” which is the midpoint between “−2” and “0” of the differential demodulated signal SD.

3値判定回路43で3値判定された3値のデータ「−2」、「0」、「2」は、符号変換器45に出力される。3値判定回路43には符号変換器45が接続され、この3値判定回路43によって3値判定された差動復調信号SDを2値のデータ「1」、「0」に変換するようになされる。   The ternary data “−2”, “0”, and “2” subjected to the ternary determination by the ternary determination circuit 43 are output to the code converter 45. A code converter 45 is connected to the ternary determination circuit 43, and the differential demodulated signal SD determined by the ternary determination circuit 43 is converted into binary data “1” and “0”. The

図4は、減算型遅延検波器40における3値判定回路43、閾値設定回路44及び符号変換回路45の内部構成例を示す回路図である。
図4に示す減算型遅延検波器40において、3値判定回路43は、2つのコンパレータ31,32を有している。各々のコンパレータ31,32は、+端子及び−端子を有している。コンパレータ31,32の各々の+端子は、減算器42の出力端子に接続され、減算出力信号S1が供給される。コンパレータ31,32の各々の−端子は、閾値設定回路44の出力端子に接続される。コンパレータ31の−端子には基準電圧Vref1が供給され、コンパレータ32の−端子には基準電圧Vref2が各々供給される。
FIG. 4 is a circuit diagram illustrating an internal configuration example of the ternary determination circuit 43, the threshold setting circuit 44, and the code conversion circuit 45 in the subtraction type delay detector 40.
In the subtraction type delay detector 40 shown in FIG. 4, the ternary determination circuit 43 includes two comparators 31 and 32. Each comparator 31, 32 has a + terminal and a-terminal. The + terminals of each of the comparators 31 and 32 are connected to the output terminal of the subtractor 42 and supplied with the subtraction output signal S1. The − terminals of each of the comparators 31 and 32 are connected to the output terminal of the threshold setting circuit 44. The reference voltage Vref1 is supplied to the negative terminal of the comparator 31, and the reference voltage Vref2 is supplied to the negative terminal of the comparator 32.

基準電圧Vref1は、第1の判定レベルLth1を設定するようになされる。この例で、判定レベルLth1は、差動復調信号SDの「2」と「0」の中点である「1」に設定される。基準電圧Vref2は、第2の判定レベルLth2を設定するようになされる。判定レベルLth2は、差動復調信号SDの「−2」と「0」の中点である「−1」に設定される。このように3値判定回路43を構成すると、減算器42から出力される差動復調信号SDを2つの判定レベルLth1及びLth2に基づいて「−2」、「0」、「2」の3値を判定できるようになる。3値判定回路43で3値判定された3値のデータ「−1」、「0」、「1」は、符号変換器45に出力される。   The reference voltage Vref1 is set to the first determination level Lth1. In this example, the determination level Lth1 is set to “1” which is the midpoint between “2” and “0” of the differential demodulated signal SD. The reference voltage Vref2 is set to a second determination level Lth2. The determination level Lth2 is set to “−1” which is the midpoint between “−2” and “0” of the differential demodulated signal SD. When the ternary determination circuit 43 is configured in this way, the differential demodulated signal SD output from the subtracter 42 is converted into three values “−2”, “0”, and “2” based on the two determination levels Lth1 and Lth2. Can be determined. The ternary data “−1”, “0”, “1” that has been ternary determined by the ternary determination circuit 43 is output to the code converter 45.

上述の閾値設定回路44は、2つのダイオード48,49、2つの抵抗器R1,R2及び2つの静電容量C1、C2を有している。ダイオード48のアナード及びダイオード49のカソードは、減算器42の出力に接続され、差動復調信号SDが供給される。ダイオード48のアナードは、抵抗R1の一端に接続される。抵抗器R1の他端は静電容量C1の一端に接続され、静電容量C1の他端は接地される。基準電圧Vref1は、静電容量C1の蓄積電圧であり、ダイオード48がオンすることより、抵抗器R1で制限される充電電流が静電容量C1に流れて発生する。基準電圧Vref1は、判定レベルLth1を設定するために使用される。   The above threshold setting circuit 44 has two diodes 48 and 49, two resistors R1 and R2, and two capacitances C1 and C2. The anode of the diode 48 and the cathode of the diode 49 are connected to the output of the subtractor 42 and supplied with the differential demodulated signal SD. An anard of the diode 48 is connected to one end of the resistor R1. The other end of the resistor R1 is connected to one end of the capacitance C1, and the other end of the capacitance C1 is grounded. The reference voltage Vref1 is an accumulated voltage of the capacitance C1, and when the diode 48 is turned on, a charging current limited by the resistor R1 flows through the capacitance C1. The reference voltage Vref1 is used for setting the determination level Lth1.

ダイオード49のカソードは、抵抗R2の一端に接続される。抵抗器R2の他端は静電容量C2の一端に接続され、静電容量C2の他端は接地される。基準電圧Vref2は、静電容量C2の蓄積電圧であり、ダイオード49がオンすることより、抵抗器R2で制限される充電電流が静電容量C2に流れて発生する。基準電圧Vref2は、判定レベルLth2を設定するために使用される。このように閾値設定回路44を構成すると、差動復調信号SDに基づいて2つの基準電圧Vref1及びVref2を生成できるようになり、2つの判定レベルLth1及びLth2を設定できるようになる。   The cathode of the diode 49 is connected to one end of the resistor R2. The other end of the resistor R2 is connected to one end of the capacitance C2, and the other end of the capacitance C2 is grounded. The reference voltage Vref2 is an accumulated voltage of the capacitance C2, and when the diode 49 is turned on, a charging current limited by the resistor R2 flows through the capacitance C2. The reference voltage Vref2 is used for setting the determination level Lth2. If the threshold setting circuit 44 is configured in this manner, two reference voltages Vref1 and Vref2 can be generated based on the differential demodulated signal SD, and two determination levels Lth1 and Lth2 can be set.

また、符号変換回路45は、2つのインバータ51,52、二入力論理積(AND)回路53,54、1つの二入力論理和回路(OR)回路55、二入力排他論理和回路(EXOR)回路56及びメモリ57を有している。インバータ51はその入力端子がコンパレータ31に接続され、かつ、その出力端子が二入力AND回路53,54の一方の入力端子に接続され、コンパレータ31から出力される比較結果信号S2を反転した反転比較結果信号S2バー(上線を省略する)を供給する。   The sign conversion circuit 45 includes two inverters 51 and 52, two-input logical product (AND) circuits 53 and 54, one two-input logical sum circuit (OR) circuit 55, and a two-input exclusive logical sum circuit (EXOR) circuit. 56 and a memory 57. The inverter 51 has its input terminal connected to the comparator 31 and its output terminal connected to one input terminal of the two-input AND circuits 53 and 54, and an inverted comparison obtained by inverting the comparison result signal S2 output from the comparator 31. The result signal S2 bar (the upper line is omitted) is supplied.

インバータ52は、その入力端子がコンパレータ32に接続され、かつ、その出力端子が二入力AND回路53,54の他方の入力端子に接続され、コンパレータ32から出力される比較結果信号S3を反転した反転比較結果信号S3バー(上線を省略する)を供給する。二入力AND回路53は、2つのインバータ51、52から出力される2つの反転比較結果信号S2,S3バーの論理積を算出して二入力AND信号S4を出力する。二入力AND回路54は、2つのコンパレータ31,32に接続され、当該コンパレータ31,32から出力される2つの非反転比較結果信号S2,S3の論理積を算出して二入力AND信号S5を出力する。   The inverter 52 has an input terminal connected to the comparator 32 and an output terminal connected to the other input terminal of the two-input AND circuits 53 and 54, and is an inverted version of the comparison result signal S3 output from the comparator 32. The comparison result signal S3 bar (the upper line is omitted) is supplied. The two-input AND circuit 53 calculates a logical product of the two inverted comparison result signals S2 and S3 bars output from the two inverters 51 and 52, and outputs a two-input AND signal S4. The two-input AND circuit 54 is connected to the two comparators 31 and 32, calculates the logical product of the two non-inverted comparison result signals S2 and S3 output from the comparators 31 and 32, and outputs the two-input AND signal S5. To do.

二入力AND回路53,54の出力は、二入力OR回路55に接続され、当該二入力AND回路53,54から出力される2つの二入力AND信号S4,S5の論理和を算出して二入力OR信号S6を出力する。二入力OR回路55には二入力排他論理和回路(EXOR)回路56が接続される。二入力OR信号S6は二入力EXOR回路56の一方の入力端子に入力される。二入力EXOR回路56の出力にはメモリ57が接続され、当該EXOR回路56から出力されるデータ(DATA)の1シンボルを保持するようになされる。メモリ57の出力は、二入力EXOR回路56の他方の入力端子に入力される。このように符号変換器45を構成すると、3値判定回路43によって3値判定された差動復調信号(以下で比較結果信号S2,S3ともいう)SDを2値のデータ(DATA=「1」,「0」)に変換できるようになる。   The outputs of the two-input AND circuits 53 and 54 are connected to the two-input OR circuit 55, and the two-input AND signals S4 and S5 output from the two-input AND circuits 53 and 54 are calculated to obtain a two-input. An OR signal S6 is output. A two-input exclusive OR circuit (EXOR) circuit 56 is connected to the two-input OR circuit 55. The two-input OR signal S6 is input to one input terminal of the two-input EXOR circuit 56. A memory 57 is connected to the output of the two-input EXOR circuit 56 so as to hold one symbol of data (DATA) output from the EXOR circuit 56. The output of the memory 57 is input to the other input terminal of the two-input EXOR circuit 56. When the code converter 45 is configured in this way, a differential demodulated signal (hereinafter also referred to as comparison result signals S2 and S3) SD that has been subjected to ternary determination by the ternary determination circuit 43 is converted into binary data (DATA = "1"). , “0”).

図5A及びBは、3値判定時の差動復調信号SDの入力アイパターン例及びその分布例(判定レベルLth1)を示す図である。図5Aにおいて、縦軸は、同期検波後の差動復調信号SDの振幅(レベル)である。横軸は、そのレベル判定のための時刻(時間)tである。図中、横方向の太線は、第1の判定レベルLth1を示しており、縦方向の細線は、差動復調信号SDの振幅の分布を見るためのスクロールバーであり、当該判定時刻、例えば、判定時刻t=「7」の場合を示している。判定レベルLth1は、振幅レベルの「2」と「0」の中点である「1」に設定される。   FIGS. 5A and 5B are diagrams showing an input eye pattern example and a distribution example (determination level Lth1) of the differential demodulated signal SD at the time of ternary determination. In FIG. 5A, the vertical axis represents the amplitude (level) of the differential demodulated signal SD after synchronous detection. The horizontal axis represents time (time) t for level determination. In the figure, the horizontal thick line indicates the first determination level Lth1, and the vertical thin line is a scroll bar for viewing the amplitude distribution of the differential demodulated signal SD, and the determination time, for example, The case of determination time t = “7” is shown. The determination level Lth1 is set to “1” which is the midpoint between the amplitude levels “2” and “0”.

図5Bにおいて、縦軸及び横軸は共に、差動復調信号SDの振幅(レベル)である。図中のドットは、判定時刻t=「7」における差動復調信号SDの振幅をプロットした分布を示している。いずれのドットも判定レベルLth1=「+1」を越えるものである。この例で図5Bにプロットされたドットは、3つのグループI〜IIIを成しており、これらのグループの間隔が広いほどS/N比(検波精度)が良いことを示している。図10に示したゼロクロスする点に判定閾値を設定する場合に比べて、S/N比が向上していることが分かる。   In FIG. 5B, both the vertical axis and the horizontal axis represent the amplitude (level) of the differential demodulated signal SD. The dots in the figure indicate the distribution in which the amplitude of the differential demodulated signal SD at the determination time t = “7” is plotted. Any dot exceeds the determination level Lth1 = “+ 1”. The dots plotted in FIG. 5B in this example form three groups I to III, and the wider the interval between these groups, the better the S / N ratio (detection accuracy). It can be seen that the S / N ratio is improved as compared with the case where the determination threshold is set at the zero crossing point shown in FIG.

図6A及びBは、3値判定時の差動復調信号SDの入力アイパターン例及びその分布例(判定レベルLth2)を示す図である。図6Aにおいて、縦軸は、同期検波後の差動復調信号SDの振幅(レベル)である。横軸は、そのレベル判定のための時刻(時間)tである。図中、横方向の太線は、第2の判定レベルLth2を示しており、縦方向の細線は、差動復調信号SDの振幅の分布を見るためのスクロールバーであり、当該判定時刻、例えば、判定時刻t=「7」の場合を示している。判定レベルLth2は、振幅レベルの「−2」と「0」の中点である「−1」に設定される。   6A and 6B are diagrams showing an input eye pattern example and a distribution example (determination level Lth2) of the differential demodulated signal SD at the time of ternary determination. In FIG. 6A, the vertical axis represents the amplitude (level) of the differential demodulated signal SD after synchronous detection. The horizontal axis represents time (time) t for level determination. In the figure, the horizontal thick line indicates the second determination level Lth2, and the vertical thin line is a scroll bar for viewing the amplitude distribution of the differential demodulated signal SD, and the determination time, for example, The case of determination time t = “7” is shown. The determination level Lth2 is set to “−1” which is the midpoint between the amplitude levels “−2” and “0”.

図6Bにおいて、縦軸及び横軸は共に、差動復調信号SDの振幅(レベル)である。図中のドットは、判定時刻t=「7」における差動復調信号SDの振幅の分布を示している。いずれのドットも判定レベルLth2=「−1」を下回るものである。このように2つの判定レベルLth1及びLth2に基づいて「−2」、「0」、「2」の3値を判定できるようになる。3値判定された3値のデータ「−2」、「0」、「2」は、符号変換器45に出力される。   In FIG. 6B, both the vertical axis and the horizontal axis represent the amplitude (level) of the differential demodulated signal SD. The dots in the figure indicate the amplitude distribution of the differential demodulated signal SD at the determination time t = “7”. Any dot is below the determination level Lth2 = “− 1”. In this way, the three values “−2”, “0”, and “2” can be determined based on the two determination levels Lth1 and Lth2. The ternary data “−2”, “0”, and “2” subjected to the ternary determination are output to the code converter 45.

符号変換器45は、「−2」、「0」、「2」の3値データに関して、「−2」及び「2」のときに「1」に変換し、「0」のときは、「0」の2値データに変換する。これにより、従来例で示した乗算型の遅延検波回路で示される通常の遅延検波と同じ復調データ(DATA)を得ることができる。   The code converter 45 converts the ternary data “−2”, “0”, and “2” into “1” when “−2” and “2”, and “0” when “0”. It is converted into binary data of “0”. Thereby, it is possible to obtain the same demodulated data (DATA) as the normal delay detection shown by the multiplication type delay detection circuit shown in the conventional example.

続いて、本発明に係る無線通信方法について説明をする。図7A及びBは、1シンボル遅延器41及び減算器42における動作例を示す図である。図8A及びBは、3値判定回路43及び符号変換回路45における動作例を示す図である。図9A及びBは、その出力段の動作例を示す図である。   Next, the wireless communication method according to the present invention will be described. 7A and 7B are diagrams showing an operation example in the 1-symbol delay unit 41 and the subtracter 42. FIG. FIGS. 8A and 8B are diagrams illustrating an operation example in the ternary determination circuit 43 and the code conversion circuit 45. 9A and 9B are diagrams showing an operation example of the output stage.

この実施例では、2.45GHzの搬送波信号Sfを受信し、当該搬送波信号Sfを所定のデータ、たとえば、DATA=「1011001・・・」により振幅変調して応答信号Sf(D)を送信するタグ10を被識別物体9に取り付ける。被識別物体9に取り付けられたタグ10に搬送波信号Sfを送信すると共に、当該タグ10から戻ってきた応答信号Sf(D)を受信して信号処理をする場合を前提とする(後方散乱通信方式の無線通信方法)。   In this embodiment, a tag that receives a carrier signal Sf of 2.45 GHz, modulates the carrier signal Sf with predetermined data, for example, DATA = “1011001...”, And transmits a response signal Sf (D). 10 is attached to the identified object 9. It is assumed that the carrier wave signal Sf is transmitted to the tag 10 attached to the identified object 9 and the response signal Sf (D) returned from the tag 10 is received for signal processing (backscatter communication method). Wireless communication method).

タグ・リーダー20には、減算型遅延検波器40が備えられ、受信時に応答信号Sf(D)に基づくベースバンド信号S(D)をデータ1符号分だけ遅延し、現在の時刻のベースバンド信号S(D)からデータ1符号分だけ遅延された前の時刻のベースバンド信号S(D)を減算し、減算後の差動復調信号SDを3値判定し、ここで3値判定された比較結果信号S2,S3を2値のデータに変換する場合を例に挙げる。   The tag reader 20 is provided with a subtractive delay detector 40, which delays the baseband signal S (D) based on the response signal Sf (D) by one data code at the time of reception, and the baseband signal at the current time. The baseband signal S (D) at the previous time delayed by one data code is subtracted from S (D), and the differential demodulated signal SD after the subtraction is ternary-determined. An example in which the result signals S2 and S3 are converted to binary data will be described.

これを動作条件にして、2.45GHzの搬送波信号Sfが図2に示した発振器11で発生される。発振器11で発生された搬送波信号Sfは、送信部12に出力される。送信部12では、制御装置15からの出力許可信号S1に基づいて搬送波信号Sfを増幅し、増幅後の搬送波信号Sfを送信用のアンテナ体13Aに出力する。出力許可信号S1は、例えば、ハイレベルで送信許可となり、ローレベルで送信不許可となる。増幅後の搬送波信号(質問信号)Sfは、送信用のアンテナ体13Aからタグ10に向けて輻射される。   Under this operating condition, a carrier signal Sf of 2.45 GHz is generated by the oscillator 11 shown in FIG. The carrier signal Sf generated by the oscillator 11 is output to the transmitter 12. The transmission unit 12 amplifies the carrier signal Sf based on the output permission signal S1 from the control device 15, and outputs the amplified carrier signal Sf to the transmitting antenna body 13A. For example, the output permission signal S1 is permitted to be transmitted at a high level and is not permitted to be transmitted at a low level. The amplified carrier wave signal (question signal) Sf is radiated from the transmitting antenna body 13A toward the tag 10.

一方、タグ10は、2.45GHzの搬送波信号(質問信号)Sfを受信する。このとき、タグ・リーダー20より送信された質問信号は、周りの物体及びタグ10より反射されて戻ってくる。このタグ以外で反射される信号は、タグ・リーダー20から送信された搬送波信号Sfに比べて、位相がずれた搬送波信号である。つまり、タグ10に向けて輻射された、搬送波信号(質問信号)Sfは、タグ以外の物体に反射されてくると、送信時の搬送波信号Sfに比べて受信時の搬送波信号の位相がずれ、しかも、振幅が減衰した波形となる。   On the other hand, the tag 10 receives a carrier signal (interrogation signal) Sf of 2.45 GHz. At this time, the interrogation signal transmitted from the tag reader 20 is reflected from the surrounding objects and the tag 10 and returned. The signal reflected from other than the tag is a carrier signal whose phase is shifted compared to the carrier signal Sf transmitted from the tag reader 20. That is, when the carrier wave signal (question signal) Sf radiated toward the tag 10 is reflected by an object other than the tag, the phase of the carrier wave signal at the time of reception is shifted compared to the carrier wave signal Sf at the time of transmission. Moreover, the waveform has a reduced amplitude.

なお、タグ10において、アンテナ体1Aに接続された電源供給部5では、当該アンテナ体1Aによって受信された搬送波信号Sfに基づく誘起電力が振幅変調部2、メモリ部3及びクロック発振器4に供給される。メモリ部3では、図6Aに示す被識別物体固有のデータ(コードデータ等;例えば、DATA=「1011001・・・」)が所定周波数のクロック信号(CLK)に基づいて読み出され、当該データ「1011001・・・」が振幅変調部2に出力される。クロック信号は、クロック発振器4で発振されてメモリ部3に出力される。このように、当該システム100では、タグ10にバッテリー等を設けないでも済む構成となされる。   In the tag 10, in the power supply unit 5 connected to the antenna body 1A, the induced power based on the carrier signal Sf received by the antenna body 1A is supplied to the amplitude modulation unit 2, the memory unit 3, and the clock oscillator 4. The In the memory unit 3, data (code data or the like; for example, DATA = “1011001...”) Specific to the identified object shown in FIG. 6A is read based on a clock signal (CLK) having a predetermined frequency. 101101 ... "is output to the amplitude modulation section 2. The clock signal is oscillated by the clock oscillator 4 and output to the memory unit 3. Thus, the system 100 is configured such that the tag 10 does not need to be provided with a battery or the like.

振幅変調部2では、メモリ部3から読み出された固有のデータ「1011001・・・」により、例えば、当該搬送波信号Sfを振幅変調して、図6Bに示すような振幅変調後のタグ振幅変調信号(応答信号)Sf(D)を送信するようになされる。応答信号Sf(D)は、アンテナ体1Bを通じ散乱(送信)するようになされる。この例で、振幅変調部2に代えてBPSK(Binary Phase Shift Keying)変調部を設けてもよい。また、アンテナ体1Bから散乱(送信)された応答信号Sf(D)は、タグ・リーダー20のアンテナ13Bにより受信される。このとき、物体から反射されてきた搬送波信号も、応答信号Sf(D)と共に、応答合成信号Sinとなってアンテナ体13Bを通じて受信される。   In the amplitude modulation unit 2, for example, the carrier wave signal Sf is amplitude-modulated by the unique data “1011001...” Read from the memory unit 3, and tag amplitude modulation after amplitude modulation as shown in FIG. 6B is performed. A signal (response signal) Sf (D) is transmitted. The response signal Sf (D) is scattered (transmitted) through the antenna body 1B. In this example, a BPSK (Binary Phase Shift Keying) modulation unit may be provided instead of the amplitude modulation unit 2. The response signal Sf (D) scattered (transmitted) from the antenna body 1B is received by the antenna 13B of the tag reader 20. At this time, the carrier wave signal reflected from the object is also received through the antenna body 13B as the response composite signal Sin together with the response signal Sf (D).

このアンテナ13Bに接続された同期検波器30は、搬送波信号Sf’及び応答信号Sf(D)を入力して同期検波処理を実行し、搬送波信号Sf’が直流信号Sdに変換され、データ(DATA=「1011001・・・」)によって振幅変調されている応答信号Sf(D)が、例えば、図7Aに示すベースバンド信号S(D)=「1,−1,1,1,−1,−1,1・・・」に変換される。この直流信号Sd及びベースバンド信号S(D)は、同期検波器30から減算型遅延検波器40に出力される。   The synchronous detector 30 connected to the antenna 13B receives the carrier signal Sf ′ and the response signal Sf (D) and executes synchronous detection processing. The carrier signal Sf ′ is converted into a DC signal Sd and data (DATA = “1011001...”) Is a response signal Sf (D) whose amplitude is modulated, for example, the baseband signal S (D) = “1, −1,1,1, −1, − , 1,... The DC signal Sd and the baseband signal S (D) are output from the synchronous detector 30 to the subtractive delay detector 40.

減算型遅延検波器40では、1シンボル遅延器41がベースバンド信号S(D)をデータ1符号分だけ遅延する。この例では、図7Aに示すベースバンド信号S(D)=「1,−1,1,1,−1,−1,1・・・」をデータ1符号分だけ遅延する。データ遅延後のベースバンド信号Sτ(D)は、S(D)を1シンボル遅延した「1,−1,1,1,−1,−1,1・・・」である。図中、ベースバンド信号Sτ(D)を1段下げて記述している。   In the subtractive delay detector 40, the 1-symbol delay device 41 delays the baseband signal S (D) by one data code. In this example, the baseband signal S (D) = “1, −1,1,1, −1, −1,1,...” Shown in FIG. 7A is delayed by one data code. The baseband signal Sτ (D) after the data delay is “1, −1,1,1, −1, −1,1...” Obtained by delaying S (D) by one symbol. In the figure, the baseband signal Sτ (D) is described by being lowered by one stage.

そして、図7Bに示す減算器42は、現在の時刻のベースバンド信号S(D)からデータ1符号分だけ遅延された前の時刻のベースバンド信号S(D)を減算する。図中、ベースバンド信号に関してS(D)−Sτ(D)を演算する。この例では、図7Aに示す現在の時刻のデータ「−1」から前の時刻のデータ「1」が減算され、差動復調信号SD=「−2」が出力される。   Then, the subtractor 42 shown in FIG. 7B subtracts the baseband signal S (D) at the previous time delayed by one data code from the baseband signal S (D) at the current time. In the figure, S (D) −Sτ (D) is calculated for the baseband signal. In this example, the data “1” of the previous time is subtracted from the data “−1” of the current time shown in FIG. 7A, and the differential demodulated signal SD = “− 2” is output.

同様にして、データ「1」からデータ「−1」が減算され、差動復調信号SD=「2」が出力され、データ「1」からデータ「1」が減算され、差動復調信号SD=「0」が出力され、データ「−1」からデータ「1」が減算され、差動復調信号SD=「−2」が出力され、データ「−1」からデータ「−1」が減算され、差動復調信号SD=「0」が出力され、データ「1」からデータ「−1」が減算され、差動復調信号SD=「2」の・・・各々が経時的に出力される。   Similarly, data “−1” is subtracted from data “1”, differential demodulated signal SD = “2” is output, data “1” is subtracted from data “1”, and differential demodulated signal SD = “0” is output, data “−1” is subtracted from data “−1”, differential demodulated signal SD = “− 2” is output, data “−1” is subtracted from data “−1”, The differential demodulated signal SD = “0” is output, the data “−1” is subtracted from the data “1”, and the differential demodulated signal SD = “2”.

差動復調信号SDは、減算器42から図8に示すコンパレータ31及び32に出力される。コンパレータ31及び32は、差動復調信号SDを3値判定するようになされる。例えば、差動復調信号SDが「−2」とき、コンパレータ31は、判定レベルLth1=「+1」と比較して、比較結果信号S2=「0」を出力する。コンパレータ32は、判定レベルLth2=「−1」と比較して、比較結果信号S3=「0」を出力する。   The differential demodulated signal SD is output from the subtractor 42 to the comparators 31 and 32 shown in FIG. The comparators 31 and 32 are configured to determine the differential demodulated signal SD in three values. For example, when the differential demodulated signal SD is “−2”, the comparator 31 compares the determination level Lth1 = “+ 1” and outputs the comparison result signal S2 = “0”. The comparator 32 compares the determination level Lth2 = “− 1” and outputs a comparison result signal S3 = “0”.

同様にして、差動復調信号SD=「2」のときは、コンパレータ31は、判定レベルLth1=「+1」と比較して、比較結果信号S2=「1」を出力する。コンパレータ32は、判定レベルLth2=「−1」と比較して、比較結果信号S3=「1」を出力する。更に、差動復調信号SD=「0」のとき、コンパレータ31は、判定レベルLth1=「+1」と比較して、比較結果信号S2=「0」を出力する。コンパレータ32は、判定レベルLth2=「−1」と比較して、比較結果信号S3=「1」を出力する。   Similarly, when the differential demodulated signal SD = “2”, the comparator 31 compares the determination level Lth1 = “+ 1” and outputs the comparison result signal S2 = “1”. The comparator 32 compares the determination level Lth2 = “− 1” and outputs a comparison result signal S3 = “1”. Further, when the differential demodulated signal SD = “0”, the comparator 31 compares the determination level Lth1 = “+ 1” and outputs the comparison result signal S2 = “0”. The comparator 32 compares the determination level Lth2 = “− 1” and outputs a comparison result signal S3 = “1”.

比較結果信号S2はインバータ51で反転され、反転信号S2バー(上線を省略する)となされる。同様にして、比較結果信号S3はインバータ52で反転され、反転信号S3バー(上線を省略する)となされる。差動復調信号SDが「−2」とき、インバータ51は、反転信号S2バー=「1」を出力し、差動復調信号SDが「2」とき、インバータ51は、反転信号S2バー=「0」を出力し、差動復調信号SDが「0」とき、インバータ51は、反転信号S2バー=「1」を出力する。   The comparison result signal S2 is inverted by the inverter 51 to become an inverted signal S2 bar (the upper line is omitted). Similarly, the comparison result signal S3 is inverted by the inverter 52 to become an inverted signal S3 bar (the upper line is omitted). When the differential demodulated signal SD is “−2”, the inverter 51 outputs the inverted signal S2 bar = “1”, and when the differential demodulated signal SD is “2”, the inverter 51 outputs the inverted signal S2 bar = “0”. When the differential demodulated signal SD is “0”, the inverter 51 outputs the inverted signal S2 bar = “1”.

また、差動復調信号SDが「−2」とき、インバータ52は、反転信号S3バー=「1」を出力し、差動復調信号SDが「2」とき、インバータ51は、反転信号S2バー=「0」を出力し、差動復調信号SDが「0」とき、インバータ51は、反転信号S2バー=「0」を出力する。   When the differential demodulated signal SD is “−2”, the inverter 52 outputs the inverted signal S3 bar = “1”, and when the differential demodulated signal SD is “2”, the inverter 51 outputs the inverted signal S2 bar = When “0” is output and the differential demodulated signal SD is “0”, the inverter 51 outputs the inverted signal S2 bar = “0”.

更に、二入力AND回路53は、2つのインバータ51、52から出力される2つの反転比較結果信号S2,S3バーの論理積を算出して二入力AND信号S4を出力する。この例で、差動復調信号SDが「−2」とき、二入力AND回路53は、二入力AND信号S4=「1」を出力し、差動復調信号SDが「2」ときは、S4=「0」を出力し、差動復調信号SDが「0」ときは、二入力AND信号S4=「0」を出力する。   Further, the two-input AND circuit 53 calculates a logical product of the two inverted comparison result signals S2 and S3 output from the two inverters 51 and 52, and outputs a two-input AND signal S4. In this example, when the differential demodulated signal SD is “−2”, the two-input AND circuit 53 outputs a two-input AND signal S4 = “1”, and when the differential demodulated signal SD is “2”, S4 = When “0” is output and the differential demodulated signal SD is “0”, the two-input AND signal S4 = “0” is output.

また、二入力AND回路54は、コンパレータ31,32から出力される2つの非反転比較結果信号S2,S3の論理積を算出して二入力AND信号S5を出力する。この例で、差動復調信号SDが「−2」とき、二入力AND回路53は、二入力AND信号S5=「0」を出力し、差動復調信号SDが「2」ときは、S5=「1」を出力し、差動復調信号SDが「0」ときは、S5=「0」を出力する。   The two-input AND circuit 54 calculates a logical product of the two non-inverted comparison result signals S2 and S3 output from the comparators 31 and 32 and outputs a two-input AND signal S5. In this example, when the differential demodulated signal SD is “−2”, the two-input AND circuit 53 outputs a two-input AND signal S5 = “0”, and when the differential demodulated signal SD is “2”, S5 = When “1” is output and the differential demodulated signal SD is “0”, S5 = “0” is output.

二入力AND信号S4,S5は、二入力OR回路55に入力される。二入力OR回路55は、二入力AND回路53,54から出力される2つの二入力AND信号S4,S5の論理和を算出して二入力OR信号S6を出力する。この例で、差動復調信号SDが「−2」とき、二入力OR回路55は、二入力OR信号S6=「1」を出力し、差動復調信号SDが「2」ときは、S6=「1」を出力し、差動復調信号SDが「0」ときは、S6=「0」を出力する。   The two-input AND signals S4 and S5 are input to the two-input OR circuit 55. The two-input OR circuit 55 calculates a logical sum of the two two-input AND signals S4 and S5 output from the two-input AND circuits 53 and 54, and outputs a two-input OR signal S6. In this example, when the differential demodulated signal SD is “−2”, the two-input OR circuit 55 outputs a two-input OR signal S6 = “1”, and when the differential demodulated signal SD is “2”, S6 = When “1” is output and the differential demodulated signal SD is “0”, S6 = “0” is output.

二入力OR信号S6は、図9Bに示す二入力EXOR回路56の一方の入力端子に入力される。二入力EXOR回路56の他方には、メモリ57で1シンボルを保持されたDATAが入力される。この例では、メモリ57の初期値Mを「1」と置く。   The two-input OR signal S6 is input to one input terminal of the two-input EXOR circuit 56 shown in FIG. 9B. To the other side of the two-input EXOR circuit 56, DATA that holds one symbol in the memory 57 is input. In this example, the initial value M of the memory 57 is set to “1”.

二入力EXOR回路56で、データ1符号分だけ遅延された前の時刻のデータDATA=「1」と、現在の時刻の二入力OR信号S6=「1」の排他論理和を算出してDATA=「0」を出力する。このとき、メモリ57の初期値M=「1」が「0」に反転する。同様にして、前の時刻のメモリ57の格納値=「0」と、現在の時刻の二入力OR信号S6=「1」の排他論理和を算出してDATA=「1」を出力する。このとき、メモリ57の格納値=「0」が「1」に反転する。そして、前の時刻のメモリ57の格納値=「1」と、現在の時刻の二入力OR信号S6=「0」の排他論理和を算出してDATA=「1」を出力する。このとき、メモリ57の格納値=「1」は前のままである。   The two-input EXOR circuit 56 calculates the exclusive OR of the data DATA = “1” at the previous time delayed by one data code and the two-input OR signal S6 = “1” at the current time. “0” is output. At this time, the initial value M = “1” of the memory 57 is inverted to “0”. Similarly, the exclusive OR of the stored value = “0” in the memory 57 at the previous time and the two-input OR signal S6 = “1” at the current time is calculated, and DATA = “1” is output. At this time, the stored value = “0” in the memory 57 is inverted to “1”. Then, the exclusive OR of the stored value = “1” of the memory 57 at the previous time and the two-input OR signal S6 = “0” at the current time is calculated, and DATA = “1” is output. At this time, the stored value = “1” in the memory 57 remains the same.

更に、前の時刻のメモリ57の格納値=「1」と、現在の時刻の二入力OR信号S6=「1」の排他論理和を算出してDATA=「0」を出力する。このとき、メモリ57の格納値=「1」が「0」に反転する。そして、前の時刻のメモリ57の格納値=「0」と、現在の時刻の二入力OR信号S6=「0」の排他論理和を算出してDATA=「0」を出力する。このとき、メモリ57の格納値=「0」のままである。そして、前の時刻のメモリ57の格納値=「0」と、現在の時刻の二入力OR信号S6=「1」の排他論理和を算出してDATA=「1」を出力する。このとき、メモリ57の格納値=「0」が「1」に反転する。   Further, the exclusive OR of the stored value = “1” of the memory 57 at the previous time and the two-input OR signal S6 = “1” at the current time is calculated, and DATA = “0” is output. At this time, the stored value = “1” in the memory 57 is inverted to “0”. Then, the exclusive OR of the stored value = “0” of the memory 57 at the previous time and the two-input OR signal S6 = “0” at the current time is calculated, and DATA = “0” is output. At this time, the stored value of the memory 57 remains “0”. Then, the exclusive OR of the stored value = “0” of the memory 57 at the previous time and the two-input OR signal S6 = “1” at the current time is calculated, and DATA = “1” is output. At this time, the stored value = “0” in the memory 57 is inverted to “1”.

このように符号変換器45から、2値のデータDATA=「1011001・・・・」を出力することができる。この2値のデータDATA=「1011001・・・・」は、タグ固有のデータDATA=「1011001・・・・」に他ならない。このデータDATAはデータ読取り部50で読み取られ、制御装置15を通じてモニタ16に表示される。モニタ16には、タグ10から読み出した被識別物体9の固有のデータに基づく価格や名称等が表示される。   In this way, binary data DATA = “1011001...” Can be output from the code converter 45. The binary data DATA = “1011001...” Is nothing but the tag-specific data DATA = “1011001. The data DATA is read by the data reading unit 50 and displayed on the monitor 16 through the control device 15. The monitor 16 displays the price, name, etc. based on the unique data of the identified object 9 read from the tag 10.

このように、本発明に係る実施例としてのタグ・リーダーシステム100によれば、周波数2.45GHzの搬送波信号Sfが所定のデータDATA=「1011001・・・・」により変調された応答信号Sf(D)を後方散乱通信方式のタグ10から受信して処理する場合に、受信部14に設けられた減算型遅延検波器40では、1シンボル遅延器41が応答信号Sf(D)に基づくベースバンド信号S(D)をデータ1符号分だけ遅延する。減算器42は、現在の時刻のベースバンド信号S(D)から、1シンボル遅延器41によってデータ1符号分だけ遅延された前の時刻のベースバンド信号S(D)を減算するようになされる。   As described above, according to the tag reader system 100 as the embodiment of the present invention, the response signal Sf () in which the carrier signal Sf having the frequency of 2.45 GHz is modulated by the predetermined data DATA = “1011001... In the case where D) is received from the backscattering communication type tag 10 and processed, in the subtractive delay detector 40 provided in the receiving unit 14, the 1-symbol delay device 41 is based on the response signal Sf (D). The signal S (D) is delayed by one data code. The subtracter 42 subtracts the baseband signal S (D) at the previous time delayed by one data code by the one symbol delay unit 41 from the baseband signal S (D) at the current time. .

従って、データ1符号分だけ前の時刻の周辺物体から反射されてきた無変調の搬送波信号Sf’に基づく直流成分Sdと、現在の時刻の周辺物体から反射されてきた無変調の搬送波信号Sf’に基づく直流成分Sdとを相殺することができるので、干渉波を除去することができる。しかも、減算後の差動復調信号SDが3値判定され、ここで3値判定された比較結果信号S2,S3が2値のデータに変換されるので、通常の乗算型の遅延検波器と同様にして遅延検波機能を実現することができる。これにより、周辺物体から反射されてきた搬送波信号Sf’による干渉雑音の影響を受けない高信頼度のデータを復調することができる。   Therefore, the DC component Sd based on the unmodulated carrier signal Sf ′ reflected from the surrounding object at the time before one data code and the unmodulated carrier signal Sf ′ reflected from the surrounding object at the current time. Since the DC component Sd based on can be canceled out, the interference wave can be removed. In addition, the differential demodulated signal SD after the subtraction is ternary-determined, and the comparison result signals S2 and S3 subjected to the ternary determination are converted into binary data, so that it is the same as that of a normal multiplication type delay detector. Thus, the delay detection function can be realized. As a result, it is possible to demodulate highly reliable data that is not affected by interference noise caused by the carrier wave signal Sf ′ reflected from the surrounding object.

本発明は、飲食店における食器や、販売店における商品等に付加された電子値札を読み取るシステムや、物品流通基盤等で流通する物品に付加された電子荷札を読み取るシステム、視力障害者の歩行を誘導する誘導標識読取りシステム等に適用して極めて好適である。   The present invention relates to a system for reading electronic price tags attached to tableware in restaurants, merchandise, etc. in stores, a system for reading electronic tag tags attached to articles distributed on goods distribution bases, etc. The present invention is extremely suitable when applied to a guidance sign reading system for guiding.

本発明に係る実施例としてのタグ・リーダーシステム100の構成例を示す概念図である。It is a conceptual diagram which shows the structural example of the tag reader system 100 as an Example which concerns on this invention. タグ・リーダーシステム100における送受信時の内部構成例を示すブロック図である。2 is a block diagram showing an example of an internal configuration at the time of transmission / reception in the tag reader system 100. FIG. 減算型遅延検波器40の構成例を示すブロック図である。3 is a block diagram illustrating a configuration example of a subtraction type delay detector 40. FIG. 減算型遅延検波器40の回路構成例を示す図である。3 is a diagram illustrating a circuit configuration example of a subtraction type delay detector 40. FIG. (A)及び(B)は、3値判定時の差動復調信号SDの入力アイパターン例及びその分布例(判定レベルLth1)を示す図である。(A) And (B) is a figure which shows the example of an input eye pattern of the differential demodulation signal SD at the time of ternary determination, and the example of distribution (determination level Lth1). (A)及び(B)は、3値判定時の差動復調信号SDの入力アイパターン例及びその分布例(判定レベルLth2)を示す図である。(A) And (B) is a figure which shows the example of input eye pattern of the differential demodulation signal SD at the time of ternary determination, and the example of distribution (determination level Lth2). (A)及び(B)は、1シンボル遅延器41及び減算器42における動作例を示す図である。(A) and (B) are diagrams showing operation examples in the 1-symbol delay unit 41 and the subtracter 42. (A)及び(B)は、3値判定回路43及び符号変換回路45における動作例を示す図である。(A) and (B) are diagrams illustrating exemplary operations in the ternary determination circuit 43 and the code conversion circuit 45. (A)及び(B)は、符号変換回路45の出力段の動作例を示す図である。(A) And (B) is a figure which shows the operation example of the output stage of the code conversion circuit 45. FIG. 従来例に係るタグ・リーダーシステム1の構成例を示す斜視図である。It is a perspective view which shows the structural example of the tag reader system 1 which concerns on a prior art example. そのタグ・リーダー101の受信部における構成例を示すブロック図である。3 is a block diagram illustrating a configuration example of a receiving unit of the tag reader 101. FIG. A及びBは、その2値判定時の乗算結果信号S11の入力アイパターン例及びその分布例を示す図である。FIGS. 7A and 7B are diagrams showing an example of an input eye pattern and a distribution example of the multiplication result signal S11 at the time of binary determination.

符号の説明Explanation of symbols

1A,1B,13A,13B・・・アンテナ体、2・・・振幅変調部、3・・・メモリ部、4・・・クロック発振器、5,18・・・電源供給部、10・・・タグ、11・・・発振器、12・・・送信部、14・・・受信部、15・・・制御装置、16・・・操作部、17・・・モニタ、20・・・タグ・リーダー、30・・・同期検波器、40・・・減算型遅延検波器、50・・・データ読取り部、100・・・タグ・リーダーシステム(無線通信システム)
1A, 1B, 13A, 13B ... antenna body, 2 ... amplitude modulation unit, 3 ... memory unit, 4 ... clock oscillator, 5,18 ... power supply unit, 10 ... tag , 11 ... Oscillator, 12 ... Transmission unit, 14 ... Reception unit, 15 ... Control device, 16 ... Operation unit, 17 ... Monitor, 20 ... Tag reader, 30 ... Synchronous detector, 40 ... Subtractive delay detector, 50 ... Data reader, 100 ... Tag reader system (wireless communication system)

Claims (7)

所定周波数の搬送波信号が所定のデータにより変調された応答信号を後方散乱通信方式の信号応答体から受信して処理する情報処理装置であって、
前記信号応答体に搬送波信号を送信する送信部と、
前記信号応答体から散乱されてきた応答信号を受信して処理する信号処理部とを備え、
前記信号処理部には復調器が設けられ、
前記復調器は、
前記応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、
前記データの現在の時刻のベースバンド信号から前記データ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、減算後の信号を3値判定し、
3値判定された前記信号を2値のデータに変換することを特徴とする情報処理装置。
An information processing apparatus that receives and processes a response signal in which a carrier signal of a predetermined frequency is modulated by predetermined data from a signal responder of a backscatter communication method,
A transmitter for transmitting a carrier wave signal to the signal responder;
A signal processing unit that receives and processes a response signal scattered from the signal responder,
The signal processing unit is provided with a demodulator,
The demodulator
A baseband signal based on the response signal is delayed by one data code;
Subtracting the baseband signal of the previous time delayed by one code of the data from the baseband signal of the current time of the data, ternary determination of the signal after the subtraction,
An information processing apparatus, wherein the signal subjected to ternary determination is converted into binary data.
前記復調器は、
前記応答信号に基づくベースバンド信号をデータ1符号分だけ遅延する信号遅延器と、
現在の時刻のベースバンド信号から前記信号遅延器によりデータ1符号分だけ遅延された前の時刻のベースバンド信号を減算する減算器と、
前記減算器によって減算された後の信号を3値判定する判定器と、
前記判定器によって3値判定された前記信号を2値のデータに変換する符号変換器とを有することを特徴とする請求項1に記載の情報処理装置。
The demodulator
A signal delay unit for delaying a baseband signal based on the response signal by one data code;
A subtractor for subtracting the baseband signal at the previous time delayed by one data code by the signal delay device from the baseband signal at the current time;
A determiner for ternary determination of the signal after being subtracted by the subtractor;
The information processing apparatus according to claim 1, further comprising: a code converter that converts the signal that has been ternary-determined by the determiner into binary data.
所定のデータを後方散乱通信方式により無線通信するシステムであって、
所定周波数の搬送波信号を受信し、当該搬送波信号を前記データにより変調して応答信号を送信する信号応答体と、
前記信号応答体に前記搬送波信号を送信すると共に、当該信号応答体から散乱されてきた応答信号を受信して情報処理をする情報処理装置とを備え、
前記情報処理装置には復調器が設けられ、
前記復調器は、
前記応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、
現在の時刻のベースバンド信号から前記データ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、減算後の信号を3値判定し、
3値判定された前記信号を2値のデータに変換することを特徴とする無線通信システム。
A system that wirelessly communicates predetermined data using a backscatter communication method,
A signal responder that receives a carrier signal of a predetermined frequency, modulates the carrier signal with the data, and transmits a response signal;
An information processing device that transmits the carrier wave signal to the signal responder and receives a response signal scattered from the signal responder to perform information processing;
The information processing apparatus is provided with a demodulator,
The demodulator
A baseband signal based on the response signal is delayed by one data code;
Subtracting the baseband signal of the previous time delayed by one code of the data from the baseband signal of the current time, and determining the ternary signal after the subtraction,
A radio communication system, wherein the signal subjected to ternary determination is converted into binary data.
前記復調器は、
前記応答信号に基づくベースバンド信号をデータ1符号分だけ遅延する信号遅延器と、
現在の時刻のベースバンド信号から前記信号遅延器によりデータ1符号分だけ遅延された前の時刻のベースバンド信号を減算する減算器と、
前記減算器によって減算された後の信号を3値判定する判定器と、
前記判定器によって3値判定された前記信号を2値のデータに変換する符号変換器とを有することを特徴とする請求項3に記載の無線通信システム。
The demodulator
A signal delay unit for delaying a baseband signal based on the response signal by one data code;
A subtractor for subtracting the baseband signal at the previous time delayed by one data code by the signal delay device from the baseband signal at the current time;
A determiner for ternary determination of the signal after being subtracted by the subtractor;
The wireless communication system according to claim 3, further comprising: a code converter that converts the signal that has been ternary-determined by the determiner into binary data.
前記信号応答体を所定の被識別物体に取り付けて使用することを特徴とする請求項3に記載の無線通信システム。   The wireless communication system according to claim 3, wherein the signal responder is used by being attached to a predetermined identified object. 前記信号応答体は、
前記搬送波信号を受信するアンテナ体と、
前記データを記録したメモリ部と、
前記メモリ部から読み出したデータに基づいて前記搬送波信号を振幅変調する振幅変調部と、
前記アンテナ体によって受信された搬送波信号に基づく誘導起電力を前記メモリ部及び振幅変調部に供給する電源部とを有することを特徴とする請求項3に記載の無線通信システム。
The signal responder is
An antenna body for receiving the carrier signal;
A memory unit storing the data;
An amplitude modulation unit that modulates the amplitude of the carrier signal based on data read from the memory unit;
The wireless communication system according to claim 3, further comprising: a power supply unit that supplies an induced electromotive force based on a carrier wave signal received by the antenna body to the memory unit and the amplitude modulation unit.
所定周波数の搬送波信号を受信し、当該搬送波信号を所定のデータにより変調して応答信号を送信する信号応答体を被識別物体に取り付け、前記被識別物体に取り付けられた信号応答体に前記搬送波信号を送信すると共に、当該信号応答体から戻ってきた応答信号を受信して信号処理をする後方散乱通信方式の無線通信方法において、
受信時に前記応答信号に基づくベースバンド信号をデータ1符号分だけ遅延し、
現在の時刻のベースバンド信号から前記データ1符号分だけ遅延された前の時刻のベースバンド信号を減算し、減算後の信号を3値判定し、
3値判定された前記信号を2値のデータに変換することを特徴とする無線通信方法。
A signal responder that receives a carrier signal of a predetermined frequency, modulates the carrier signal with predetermined data and transmits a response signal is attached to the identified object, and the carrier signal is attached to the signal responder attached to the identified object In the wireless communication method of the backscattering communication method that receives the response signal returned from the signal responder and performs signal processing,
When receiving, the baseband signal based on the response signal is delayed by one data code,
Subtracting the baseband signal of the previous time delayed by one code of the data from the baseband signal of the current time, and determining the ternary signal after the subtraction,
A radio communication method characterized by converting the ternary signal to binary data.
JP2004109720A 2004-04-02 2004-04-02 Information processing apparatus, wireless communication system, and wireless communication method Expired - Fee Related JP4367207B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004109720A JP4367207B2 (en) 2004-04-02 2004-04-02 Information processing apparatus, wireless communication system, and wireless communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004109720A JP4367207B2 (en) 2004-04-02 2004-04-02 Information processing apparatus, wireless communication system, and wireless communication method

Publications (2)

Publication Number Publication Date
JP2005295356A true JP2005295356A (en) 2005-10-20
JP4367207B2 JP4367207B2 (en) 2009-11-18

Family

ID=35327774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109720A Expired - Fee Related JP4367207B2 (en) 2004-04-02 2004-04-02 Information processing apparatus, wireless communication system, and wireless communication method

Country Status (1)

Country Link
JP (1) JP4367207B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008125076A (en) * 2006-11-08 2008-05-29 Ncr Corp Radio frequency identification system
JP2008125077A (en) * 2006-11-08 2008-05-29 Ncr Corp Radio frequency identification system
JP2008203945A (en) * 2007-02-16 2008-09-04 Sii Data Service Kk Electronic inventory tag system, customer terminal, and its commodity information display method and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008125076A (en) * 2006-11-08 2008-05-29 Ncr Corp Radio frequency identification system
JP2008125077A (en) * 2006-11-08 2008-05-29 Ncr Corp Radio frequency identification system
JP2008203945A (en) * 2007-02-16 2008-09-04 Sii Data Service Kk Electronic inventory tag system, customer terminal, and its commodity information display method and program

Also Published As

Publication number Publication date
JP4367207B2 (en) 2009-11-18

Similar Documents

Publication Publication Date Title
US9426008B2 (en) Signal processing device and method
JP3905443B2 (en) Communication system and interrogator
US8149091B2 (en) Radio-frequency tag communication device, radio-frequency tag communication system, and radio-frequency tag detecting system
JP5865274B2 (en) Radio tag communication apparatus and radio tag communication program
FI126437B (en) Additive RFID reader
KR100603763B1 (en) Apparatus for sensing temperature using RF signal with different frequency and method thereof
US7342481B2 (en) Method and circuit arrangement for wireless data transmission
JP2015033033A (en) Radio tag communication device and radio tag communication program
CN106998241A (en) Wireless identification tag communicator
US9898630B2 (en) Interrogation device, system including interrogation device, and program
JP3968948B2 (en) Detection of distance from electromagnetic transponder
JP2008122255A (en) Distance measuring device
JP4367207B2 (en) Information processing apparatus, wireless communication system, and wireless communication method
US7425895B2 (en) Reader device for contactless reading of transponder data
US20080267279A1 (en) RFID receiver for miller-encoded signals
JP4333450B2 (en) Information processing apparatus, wireless communication system, and wireless communication method
KR101039947B1 (en) Information processing apparatus, radio communication system, and radio communication method
EP2665019A1 (en) Signal processing device, signal processing method, and receiving device
JPH10293825A (en) Communication system
US8519825B2 (en) RFID transponder
KR100968749B1 (en) Preamble detector for miller encoding signal having sub carrier
JP5272769B2 (en) Non-contact communication device
JP3209905B2 (en) PSK signal demodulation circuit and data transmission / reception system
JP3215036B2 (en) PSK signal demodulation circuit and data transmission / reception system
WO2008002137A1 (en) Transceiver device for responder signals

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees