JP2005294253A - Electron source substrate and image forming device - Google Patents
Electron source substrate and image forming device Download PDFInfo
- Publication number
- JP2005294253A JP2005294253A JP2005057094A JP2005057094A JP2005294253A JP 2005294253 A JP2005294253 A JP 2005294253A JP 2005057094 A JP2005057094 A JP 2005057094A JP 2005057094 A JP2005057094 A JP 2005057094A JP 2005294253 A JP2005294253 A JP 2005294253A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- film
- substrate
- thin film
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
本発明は、1又は複数の電子放出素子を有する電子源基板、及び複数の電子放出素子をマトリクス状に並べて配線で連結した電子源基板を用いた画像形成装置に関する。 The present invention relates to an electron source substrate having one or a plurality of electron-emitting devices, and an image forming apparatus using an electron source substrate in which a plurality of electron-emitting devices are arranged in a matrix and connected by wiring.
従来、絶縁性の基板上に、一対の素子電極と、該素子電極間に跨って形成され、電子放出部を有する導電性薄膜とからなる電子放出素子を設けた電子源基板について、基板の表面が帯電すると、電子放出素子の電子放出特性が不安定となり、また電子放出素子の放電劣化を生じることから、上記電極と導電性薄膜を設けた基板上に、帯電防止膜の構成材料を含む塗布液をスプレー塗布し、焼成して帯電防止膜を形成しておくことが知られている(例えば、特許文献1及び2参照)。
2. Description of the Related Art Conventionally, an electron source substrate provided with an electron-emitting device comprising an insulating substrate and a pair of device electrodes and a conductive thin film formed between the device electrodes and having an electron-emitting portion. If the electrode is charged, the electron emission characteristics of the electron-emitting device become unstable, and discharge deterioration of the electron-emitting device occurs. Therefore, the coating containing the constituent material of the antistatic film is applied on the substrate provided with the electrode and the conductive thin film. It is known that an antistatic film is formed by spraying and baking a liquid (see, for example,
ところで、帯電防止膜が形成される基板面には、電子放出素子を構成する素子電極や導電性薄膜が設けられており、さらに画像表示装置に使用される、複数の電子放出素子をマトリクス駆動する電子源基板においては、X方向配線及びY方向配線が設けられている。このため、素子電極、導電性薄膜、X方向及びY方向配線の厚さ等の微妙なバランスで電子放出素子近傍の帯電防止膜の膜厚が厚くなり、シート抵抗が低くなりすぎることを生じやすい。特に、帯電防止膜をスプレー塗布する場合は、上記の条件に加え、塗布液の表面張力と下地である基板表面の接触角等の条件により、帯電防止膜の膜厚の分布が生じやすい。このように帯電防止膜の膜厚が厚く、シート抵抗が過剰に下がってしまうと、非駆動時の低電圧時(例えば、非選択素子にかかる電子放出には至らない低電圧)においても、微弱ではあるが電流が流れ出すことから、消費電力が増大する問題がある。また、このような電子源基板を画像表示装置に使用する場合、本来必要な容量に比してこのリーク電流分だけ大きな容量の駆動用のドライバICを使用しなければならず、コストアップの原因となっている。 By the way, the substrate surface on which the antistatic film is formed is provided with device electrodes and conductive thin films that constitute electron-emitting devices, and further, a plurality of electron-emitting devices used in an image display device are driven in a matrix manner. In the electron source substrate, an X direction wiring and a Y direction wiring are provided. For this reason, the film thickness of the antistatic film in the vicinity of the electron-emitting device becomes thick with a delicate balance such as the thickness of the element electrode, the conductive thin film, the X direction and the Y direction wiring, and the sheet resistance is likely to be too low. . In particular, when spraying an antistatic film, in addition to the above conditions, the film thickness distribution of the antistatic film tends to occur depending on conditions such as the surface tension of the coating solution and the contact angle of the substrate surface that is the base. Thus, if the antistatic film is too thick and the sheet resistance is excessively lowered, even when the voltage is low during non-driving (for example, low voltage that does not lead to electron emission to the non-selected element), the film is weak. However, since current flows out, there is a problem that power consumption increases. Further, when such an electron source substrate is used for an image display device, a driver IC for driving having a capacity larger than the originally required capacity by this leakage current must be used, resulting in an increase in cost. It has become.
特に電子放出部近傍の帯電防止膜は、上述のリーク電流の増大に対する影響が大きいことが判明してきた。これを図22を用いて説明する。なお、図22において、1は絶縁性の基板、2,3は一対の素子電極、4は素子電極2,3間に跨って設けられた導電性薄膜、5は電子放出部となる間隙、6は帯電防止膜である。
In particular, it has been found that the antistatic film in the vicinity of the electron emission portion has a great influence on the increase in the leakage current. This will be described with reference to FIG. In FIG. 22, 1 is an insulating substrate, 2 and 3 are a pair of device electrodes, 4 is a conductive thin film provided across the
本発明者らの研究によると、帯電防止膜6を高抵抗膜としても、図22に矢印で経路(電流経路)を示すように、導電性薄膜4に隣接する帯電防止膜6領域を介して流れる電流が一定量存在しており、この電流量がリーク電流の値に大きく影響している。詳細な現象は不明な点もあるが、本発明者らの考察では、導電性薄膜4の間隙5の部分が極めて高抵抗なため、導電性薄膜4を介した素子電極2,3間の電圧が間隙5に集中(間隙5を境に左側の導電性薄膜4は素子電極2とほぼ同電位、右側の導電性薄膜4は素子電極3とほぼ同電位となり、間隙5が実際の電圧印加部分となる)し、間隙5近傍の導電性薄膜4に接触する領域の帯電防止膜6は、他の部分より低抵抗なパス(電流経路)となり、リーク電流が集中していると考えている。
According to the study by the present inventors, even if the
また、電子放出部近傍に比べると程度が下がるものの、同様の電流パスが一対の素子電極間にも存在するため、一対の素子電極2,3間においてもリーク電流対策が必要である。
In addition, although the degree is lower than that in the vicinity of the electron emitting portion, a similar current path exists between the pair of element electrodes, and therefore a countermeasure against leakage current is required between the pair of
本発明は、上記従来の問題点に鑑みてなされたもので、非駆動時の低電圧時に素子電極間に流れるリーク電流を抑えることができる電子源基板を提供すると共に、これによって画像形成装置に用いた場合のドライバICの負荷を低減し、容量の小さなドライバICの使用を可能とすることで、画像形成装置のコストを低減できるようにすることを目的とする。 The present invention has been made in view of the above-described conventional problems, and provides an electron source substrate capable of suppressing a leakage current flowing between element electrodes at a low voltage during non-driving, and thereby an image forming apparatus. An object of the present invention is to reduce the cost of an image forming apparatus by reducing the load on the driver IC when used and enabling the use of a driver IC having a small capacity.
上記目的のために、本発明は、基板と、該基板上に位置する一対の素子電極、及び該素子電極間に設けられ、電子放出部となる間隙を有する導電性薄膜を備えた電子放出素子と、少なくとも前記一対の素子電極と接触して前記基板の露出面上を覆う帯電防止膜とを有する電子源基板であって、前記帯電防止膜に、当該帯電防止膜を介して前記一対の素子電極間に生じる電流を妨げるハイインピーダンス部が形成されていることを特徴とする電子源基板を提供するものである。 To achieve the above object, the present invention provides an electron-emitting device including a substrate, a pair of device electrodes positioned on the substrate, and a conductive thin film provided between the device electrodes and having a gap serving as an electron-emitting portion. And an antistatic film that contacts at least the pair of element electrodes and covers the exposed surface of the substrate, wherein the pair of elements is disposed on the antistatic film via the antistatic film. It is an object of the present invention to provide an electron source substrate in which a high-impedance portion that prevents current generated between electrodes is formed.
また、本発明は、複数の前記電子放出素子と、各電子放出素子に接続されて、互いに交差する向に形成されたX方向配線及びY方向配線とを有する電子源基板と、該電子源基板からの電子線の照射によって画像を表示する画像形成部材を有する基板とが対向して配置されていることを特徴とする画像形成装置を提供するものでもある。 The present invention also provides an electron source substrate having a plurality of the electron-emitting devices and an X-direction wiring and a Y-direction wiring connected to each electron-emitting device and formed in directions intersecting with each other, and the electron source substrate The present invention also provides an image forming apparatus characterized in that a substrate having an image forming member for displaying an image by irradiation of an electron beam from the substrate is disposed facing the substrate.
本発明の電子源基板は、帯電防止膜にハイインピーダンス部が設けられており、これにより、非選択電圧印加時において素子電極間に生じるリーク電流を防止することができ、消費電力を抑制することができる。また、リーク電流を防止できることから、電子放出効率〔素子電極間を流れる電流に対する放出電子(放出される電流)の比率〕の高い電子源を得ることが出来るため、この電子源基板を用いた画像形成装置においては、ドライバICとしてリーク電流を考慮した容量の大きなものを用いる必要がなく、ドライバICとして容量の小さなものを用いることでコストダウンを図ることができる。特に、電子放出部となる導電性薄膜の間隙につながって、導電性薄膜に隣接する帯電防止膜にハイインピーダンス部となる亀裂が形成されている形態においては、導電性薄膜に隣接する帯電防止膜を電流が流れる場合、この亀裂を迂回して流れることになり、ハイインピーダンス部である亀裂が存在しない場合に比して電流経路が長くなる結果、導電性薄膜に隣接する帯電防止膜を流れるリーク電流を大幅に低減することが可能となる。 The electron source substrate of the present invention is provided with a high-impedance portion in the antistatic film, which can prevent a leakage current generated between the element electrodes when a non-selection voltage is applied, thereby suppressing power consumption. Can do. Further, since leakage current can be prevented, an electron source having high electron emission efficiency [ratio of emitted electrons (current emitted) to current flowing between device electrodes] can be obtained. Therefore, an image using this electron source substrate can be obtained. In the forming apparatus, it is not necessary to use a driver IC having a large capacity in consideration of a leakage current, and the cost can be reduced by using a driver IC having a small capacity. In particular, the antistatic film adjacent to the conductive thin film is formed in the form in which the antistatic film adjacent to the conductive thin film is connected to the gap of the conductive thin film serving as the electron emission portion and the crack serving as the high impedance portion is formed. Current flows around the crack, resulting in a longer current path than when no high-impedance crack exists, resulting in leakage through the antistatic film adjacent to the conductive thin film. The current can be greatly reduced.
以下、本発明についてさらに説明する。 The present invention will be further described below.
図1及び図2は、本発明に係る電子源基板における1つの電子放出素子周りの基本構成を示す模式図で、図1は断面図、図2は平面図で、図中、1は基板、2,3は一対の素子電極、4は導電性薄膜、5は電子放出部、6は帯電防止膜、7は帯電防止膜6に形成されたハイインピーダンス部(図2参照)である。
1 and 2 are schematic views showing a basic configuration around one electron-emitting device in an electron source substrate according to the present invention, FIG. 1 is a cross-sectional view, FIG. 2 is a plan view, in which 1 is a substrate,
基板1は、例えばガラス等の絶縁性材料で構成されている。この基板1は、一対の素子電極2,3及び電子放出部5を有する導電性薄膜4で構成された電子放出素子の電子放出特性に悪影響を及ぼさないよう、青板ガラス等のナトリウムの少ないガラスの上にナトリウムブロック層として厚さ0.5μm程度のシリコン酸化膜を形成したものや石英板等が好ましい。
The
素子電極2,3の材料としては、一般的な導電材料を用いることができる。例えばNi、Cr、Au、Mo、Pt、Ti等の金属、Pd−Ag等の合金、金属とガラス等から構成される印刷導電体、ITO等の透明導電体等から適宜選択することができる。その膜厚は、好ましくは数百Åから数μmの範囲が適当である。
As a material for the
素子電極2,3間の間隔、素子電極2,3の長さ、素子電極2,3の形状等は、電子源基板の用途等に応じて適宜設計されるが、一般的な素子電極2,3間の間隔は1μm〜100μm、素子電極2,3の長さは数μm〜数百μmである。
The distance between the
素子電極2,3の形成方法としては、一般的なスパッタリング等の成膜法とフォトリソグラフィーによるパターニングや、オフセット印刷等の印刷法等を用いることができる。
As a method for forming the
導電性薄膜4は、良好な電子源特性を得るために、微粒子で構成された微粒子膜であることが特に好ましく、その膜厚は、素子電極2,3間へのステップカバレッジ、抵抗値、後述するフォーミング条件等によって適宜選択されるが、1nm〜50nmであることが好ましい。
In order to obtain good electron source characteristics, the conductive
また、導電性薄膜4の抵抗値は、後述するフォーミング前の状態(電子放出部5の形成前の状態)では、フォーミング工程を行いやすくするために、ある程度の大きさであることが好ましく、具体的には103Ω/□〜107Ω/□であることが好ましい。この反面、フォーミング後(電子放出部5を形成した後)の導電性薄膜4は、素子電極2,3を介して電子放出部5に十分な電圧を印加できるよう、低抵抗であることが好ましいことから、導電性薄膜4は、103Ω/□〜107Ω/□のシート抵抗値を持つ金属酸化物の薄膜として形成し、フォーミング処理後に還元して、より低抵抗な金属薄膜とすることが好ましい。従って、最終的な状態での導電性薄膜4の抵抗値の下限は特に限定されない。なお、ここでいう導電性薄膜4の抵抗値とは、電子放出部5を含まない領域で測定されるシート抵抗値を意味している。
Further, the resistance value of the conductive
導電性薄膜4の材料としては、Pd、Pt、Ru、Ag、Au等の金属、PdO、SnO2、In2O3等の酸化物、HfB2等の硼化物、TiC、SiC等の炭化物、TiN等の窒化物、Si、Ge等の半導体、カーボン等が挙げられる。形成方法としては、インクジェット塗布法、スピンコート法、ディッピング法、真空蒸着法、スパッタリング法等、様々な手法が適用可能である。
Examples of the material of the conductive
帯電防止膜6の構成材料としては、炭素材料や、酸化スズ、酸化クロム、酸化アンチモン、ITO等の金属酸化物や、導電性材料が酸化シリコン等に分散されたもの等を好適に用いることができる。帯電防止膜6の抵抗値は、放電を防止するためには、1012Ω/□程度以下のシート抵抗値であること、またリーク電流を押さえる観点からは、1×109Ω/□以上の抵抗に制御することが好ましい。帯電防止膜6の膜厚は、所望の抵抗値に応じて決定されるが、一般的には1nm〜100nmであることが好ましい。帯電防止膜6の形成方法としては、スパッタリング法、真空蒸着法、ディッピング法、スプレーコート法、スピンコート法、炭素系ガスによる電子ビームによる重合法、あるいはプラズマ重合法、CVD法等が挙げられる。
As a constituent material of the
図示される帯電防止膜6は、素子電極2,3及び導電性薄膜4上にまで形成されているが、少なくとも素子電極2,3及び導電性薄膜4と接触する状態で基板1の露出面を選択的に覆うようにパターニングして設けたものとすることもできる。
The illustrated
ハイインピーダンス部7は、帯電防止膜6を介して前記一対の素子電極間2,3に生じる電流を妨げるもので、帯電防止膜6を、素子電極2と連続する領域と、素子電極3に連続する領域とに区分する位置に設けられている。また、ハイインピーダンス部7は、上記電流を妨げることができるよう、ハイインピーダンス部7に隣接する帯電防止膜6のシート抵抗値の100倍以上のシート抵抗値を有することが好ましく、具体的には1012Ω/□より大きいシート抵抗値を有することが好ましい。
The high impedance portion 7 prevents current generated between the pair of
ハイインピーダンス部7は、帯電防止膜6の薄膜化部又は不連続部として形成することができ、例えば、帯電防止膜6の形成を基板1の露出面全面に行わずに、隙間(不連続部)を残して形成することで、素子電極2側の帯電防止膜6と素子電極3側の帯電防止膜6とを部分的に分離形成したり、少なくとも基板1の露出面全面に帯電防止膜6を形成した後、例えばレーザー光の照射等で、素子電極2側の帯電防止膜6と素子電極3側の帯電防止膜6との間に薄膜化部又は不連続部を形成すること等によって設けることができる。このハイインピーダンス部7の形成手法については実施例において詳述する。
The high impedance portion 7 can be formed as a thinned portion or a discontinuous portion of the
次に、導電性薄膜4に電子放出部5を形成するためのフォーミング工程について説明する。
Next, a forming process for forming the
フォーミング工程では、真空雰囲気下で、外部電源より電圧を印加し、素子電極2,3間に通電することによって導電性薄膜4を局所的に破壊、変形もしくは変質させ、電気的に高抵抗な状態の間隙状の電子放出部5を形成する。印加する電圧は、一般にパルス波形を用い、図3(a)に示されるように、パルス波高値が定電圧のパルスを印加する場合と、図3(b)に示されるように、パルス波高値を増加させながら印加する場合とがある。図3(a)におけるパルス幅T1は通常1μsec〜10msec程度、パルス間隔T2は通常10μsec〜100msec程度であり、波高値(フォーミング時のピーク電圧)は導電性薄膜4の材質などに応じて適宜選択される。また、図3(b)におけるパルス幅T1とパルス間隔T2は上記図3(a)と同様で、波高値及び波高値の増加量は、導電性薄膜4の材質などに応じて適宜選択される。
In the forming process, a voltage is applied from an external power source in a vacuum atmosphere, and the conductive
導電性薄膜4として金属酸化物を用いた場合、若干の水素等の還元性を有するガスを含む雰囲気下で通電加熱すると、導電性薄膜4を還元しつつ電子放出部5を形成することができる。当初金属酸化物を主成分とする導電性薄膜4は、フォーミングを終えた後には、金属を主成分とする導電性薄膜4となり、電子放出素子を駆動する際の抵抗を低減することができる。また、導電性薄膜4を完全に還元するための工程を付加することもできる。
When a metal oxide is used as the conductive
フォーミング処理の終了は、フォーミング用パルスの間に、導電性薄膜4を局所的に破壊、変形しない程度の電圧、例えば0.1V程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して1000倍以上の抵抗を示した時点で終了とすることができる。
At the end of the forming process, a voltage that does not cause local destruction or deformation of the conductive
尚、後述のように、帯電防止膜への亀裂形成のための追加フォーミングを行う場合は、上述のようにフォーミング前の導電性薄膜4の抵抗値に対して1000倍以上の抵抗値を示した後に、このフォーミング工程よりも高エネルギーのフォーミングを、更に行うことを意味する。
As will be described later, when additional forming for forming a crack in the antistatic film was performed, the resistance value of the conductive
次に、フォーミング工程により形成された電子放出部5内及びその周辺の導電性薄膜4上に、図1及び図2では不図示の炭素及び/又は炭素化合物を主成分とする膜を配置するための活性化工程について説明する。
Next, in order to dispose a film mainly composed of carbon and / or carbon compound (not shown in FIGS. 1 and 2) on the conductive
活性化工程は、例えば真空中に適当な炭素化合物のガスを導入し、素子電極2,3間にパルス電圧を印加することによって行なう。活性化工程を行なうことにより、電子放出部5の近傍から放出される放出電流を大幅に増大させることができる。
The activation step is performed, for example, by introducing an appropriate carbon compound gas in a vacuum and applying a pulse voltage between the
活性化工程における好ましい炭素化合物のガス圧は、電子源基板の用途、炭素化合物の種類等によって異なるため、場合に応じて適宜設定される。 The preferable gas pressure of the carbon compound in the activation step varies depending on the use of the electron source substrate, the type of the carbon compound, and the like, and thus is appropriately set depending on the case.
適当な炭素化合物としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒドル類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることができる。導入する炭素化合物の圧力は、真空装置の形状や真空装置に使用している部材、炭素化合物の種類等によって若干影響されるが、例えばトリニトリルの場合、1×10-5Pa〜1×10-2Pa程度が好ましい。 Suitable carbon compounds include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, organic acids such as phenol, carvone, and sulfonic acid. Can be mentioned. The pressure of the carbon compound to be introduced is slightly affected by the shape of the vacuum device, the member used in the vacuum device, the type of the carbon compound, and the like. For example, in the case of trinitrile, 1 × 10 −5 Pa to 1 × 10 − About 2 Pa is preferable.
上記炭素化合物の存在下で素子電極2,3間にパルス電圧を印加する処理により、雰囲気中に存在する炭素化合物から、炭素及び/又は炭素化合物からなる膜が、前記フォーミング工程により形成された電子放出部5内及びその周辺の導電性薄膜4上に形成される。
Electrons in which a film made of carbon and / or a carbon compound is formed from the carbon compound present in the atmosphere by the forming step by applying a pulse voltage between the
図4(a),(b)は、活性化工程で用いられる印加電圧波形の好ましい例を示すもので、印加する最大電圧値は通常10〜20Vの範囲で適宜選択される。図4(a)中、T1は、電圧波形の正と負のパルス幅、T2はパルス間隔であり、電圧値は正負の絶対値が等しく設定される。また、図4(b)中、T1及びT1′はそれぞれ、電圧波形の正と負のパルス幅、T2はパルス間隔であり、T1>T1′であって、電圧値は正負の絶対値が等しく設定される。 FIGS. 4A and 4B show preferred examples of the applied voltage waveform used in the activation step, and the maximum voltage value to be applied is usually selected as appropriate within a range of 10 to 20V. In FIG. 4A, T1 is a positive and negative pulse width of the voltage waveform, T2 is a pulse interval, and the positive and negative absolute values of the voltage value are set equal. In FIG. 4B, T1 and T1 ′ are the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, and T1> T1 ′, and the voltage values have the same positive and negative absolute values. Is set.
活性化工程は、素子電流又は放出電流を測定しながら行い、素子電流又は放出電流が所望の値となったところで終了とすることができる。なお、印加するパルス電圧のパルス幅、パルス間隔、パルス波高値等も、炭素化合物の種類やそのガス圧等に応じて適宜設定される。 The activation process is performed while measuring the device current or the emission current, and can be terminated when the device current or the emission current reaches a desired value. Note that the pulse width, pulse interval, pulse peak value, and the like of the applied pulse voltage are also appropriately set according to the type of carbon compound, its gas pressure, and the like.
次に、上記のような電子原基板であって、複数の電子放出素子を備えた電子源基板と、それを用いて画像表示を行う画像形成装置の構成例について図5及び図6で説明する。 Next, a configuration example of the electron source substrate as described above, which is an electron source substrate having a plurality of electron-emitting devices, and an image forming apparatus that performs image display using the electron source substrate will be described with reference to FIGS. .
図5は複数の電子放出素子を備えた電子源基板の模式的平面図(但し、帯電防止膜6は省略)、図6はそれを用いた画像形成装置の一部切欠斜視図で、図1及び図2と同じ符号は同様の部材を示す。
FIG. 5 is a schematic plan view of an electron source substrate having a plurality of electron-emitting devices (however, the
図5に示されるように、本電子源基板は、基板1上に複数対の素子電極2,3を設けると共に、各対の素子電極2,3間に跨って、電子放出部5を有する導電性薄膜4を設けたものとなっている。また、帯電防止膜6には、この帯電防止膜6を介して各対の素子電極2,3間に流れるリーク電流を抑制できる位置にハイインピーダンス部7が形成されている。
As shown in FIG. 5, this electron source substrate is provided with a plurality of pairs of
基板1上には、一方の素子電極3に接続されてY方向配線(下配線)8が設けられており、さらに絶縁層9を介して、Y方向配線8と交差する方向に、他方の素子電極2に接続されたX方向配線(上配線)10が設けられている。これらのY方向配線8及びX方向配線10に関しては、電子放出素子にほぼ均等な電圧が供給されるように低抵抗であることが望まれ、材料、膜厚、配線幅等が適宜設定される。また、Y方向配線8及びX方向配線10、絶縁層9の形成方法の例としては、印刷法やスパッタリング法とフォトリソグラフィ技術の組み合わせ等を用いることができる。各電子放出素子は、上記Y方向配線8及びX方向配線10を介して素子電極2,3間に電圧を印加することで、選択的に駆動することができるようになっている。
A Y-direction wiring (lower wiring) 8 is provided on the
上記図5に示される電子源基板は、図6に示される画像形成装置においては、リアプレート60として配置されている。このリアプレート60と相対向して、ガラス等の透明な絶縁性の基板61の内面に蛍光膜62とメタルバック63等が形成されたフェースプレート64が設けられている。65は支持枠であり、リアプレート60、支持枠65及びフェースプレート64はフリットガラス等で封着されており、パネル状の密閉容器を構成している。
The electron source substrate shown in FIG. 5 is arranged as a
上記リアプレート60、支持枠65及びフェースプレート64で囲まれた空間は真空雰囲気とされる。この真空雰囲気の形成は、リアプレート60又はフェイスプレート64に排気管を設けておき、内部を真空排気した後、排気管を封止することでも行うことができるが、支持枠45を介して行われるリアプレート60とフェースプレート64の封着を真空チャンバー中で行うことで、真空雰囲気の形成を容易化することができる。
A space surrounded by the
画像の表示は、上記の画像形成装置に電子放出素子を駆動するための駆動回路を接続し、Y方向配線8及びX方向配線10を介して所望の素子電極2,3間に電圧を印加し、電子放出部5(図1〜図3参照)から電子を発生させると共に、高圧端子66からアノード電極であるメタルバック63に高電圧を印加して電子ビームを加速し、蛍光膜62に衝突させることで行うことができる。
To display an image, a driving circuit for driving an electron-emitting device is connected to the image forming apparatus, and a voltage is applied between desired
フェースプレート64とリアプレート60間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ大面積のパネル状密閉容器を構成することができる。
By installing a support (not shown) called a spacer between the
一対の素子電極2,3間に跨って、電子放出部5(図3参照)を有する導電性薄膜4を設けた電子放出素子は、表面伝導型電子放出素子と称されるもので、この表面伝導型電子放出素子の基本的特性によれば、電子放出部(電子放出部5)からの放出電子は、しきい値電圧以上では対向する素子電極2,3間に印加するパルス状電圧の波高値と幅によって制御され、その中間値によっても電流量が制御されるので、中間調表示が可能になる。また、本例のように多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の電子放出素子に上記パルス状電圧を適宜印加すれば、任意の電子放出素子に適宜電圧を印加することが可能となり、任意の電子放出素子をONすることができる。
An electron-emitting device provided with a conductive
尚、ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。 The configuration of the image forming apparatus described here is an example of the image forming apparatus of the present invention, and various modifications can be made based on the technical idea of the present invention.
まず、素子電極2,3の形成から導電性薄膜4の形成までを図7及び図8に基づいて説明する。図7は、複数の電子放出素子を備えた電子源基板の製造工程中、導電性薄膜4の形成前の状態を示す平面模式図、図8は、複数の電子放出素子を備えた電子源基板の製造工程中、フォーミング前の状態を示す平面模式図である。
First, the process from the formation of the
〔素子電極の形成〕
図7における基板1としては、アルカリ成分が少ない「PD200」(旭ガラス(株)社製)の2.8mm厚ガラスを用い、さらにこの上にナトリウムブロック層として100nm厚のSiO2膜を塗布焼成したものを用いた。
[Formation of device electrodes]
As the
X方向配線(上配線)10に接する素子電極2と、Y方向配線8(下配線)に接する素子電極3とは、基板1上にスパッタリング法によって、まず下引層として5nm厚のチタニウム(Ti)、その上に40nm厚の白金(Pt)を成膜した後、フォトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターンニングして形成した。
The
〔Y方向配線の形成〕
共通配線として用いられるY方向配線8は、材料としてノリタケカンパニー製の銀(Ag)ペーストを用い、スクリーン印刷法で素子電極3に接する状態で印刷し、その後580℃で8分焼成することで形成した。Y方向配線8の形状は、複数の素子電極3を連結するようにライン状のパターンで形成した。Y方向配線8の厚さは約10μm、線幅は50μmである。
[Formation of Y-direction wiring]
The Y-
〔絶縁層の形成〕
次に、Y方向配線8と、これと交差する方向に設けられるX方向配線10間を絶縁するために絶縁層9を形成した。絶縁層9は、構成材料として、PdOを主成分としてガラスバインダーを混合したペーストを使用し、スクリーン印刷法で印刷し、580℃で8分焼成することを2回繰り返すことで形成した。絶縁層9の厚みは約30μm、線幅は150μmとした。また、X方向配線10と素子電極2の電気的接続が可能なように、両者の接続部となる位置の絶縁層9にコンタクトホールを形成した。
(Formation of insulating layer)
Next, an insulating
〔X方向配線の形成〕
絶縁層9の形成後、X方向配線10を形成した。X方向配線10は、先に形成した絶縁層9の上に、銀(Ag)ペーストをスクリーン印刷法で印刷し、480℃で10分焼成することで形成した。また、絶縁層9のコンタクトホール部分で素子電極2と接続した。X方向配線10は、Y方向配線8と交差方向に設けられたライン状で、厚さは約15μmである。
[Formation of X direction wiring]
After the formation of the insulating
図示していないが、外部駆動回路への引き出し端子もこれと同様の方法で形成した。 Although not shown, the lead terminal to the external drive circuit was also formed by the same method.
〔導電性薄膜の形成〕
各素子電極2,3の間に、インクジェット塗布方法により導電性膜4を形成し、図8に示されるように、フォーミングによる電子放出部5(図1、図2、図5参照)の形成前の基板1を得た。
[Formation of conductive thin film]
A
インクジェット塗布に際しては、基板1上における個々の素子電極2,3の平面的ばらつきを補償するために、基板1上の数箇所においてパターンの配置ずれを観測し、観測点間のポイントのずれ量を直線近似して位置補完することによって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。
At the time of inkjet coating, in order to compensate for the planar variation of the
塗布材量としては、パラジウム膜の導電性薄膜4を得るために、先ず水とイソプロピルアルコール(IPA)からなる溶媒にパラジウム錯体を他若干の添加剤を加えて溶解し、有機パラジウム含有溶液を得た。この溶液の液滴を、液滴付与手段としてピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が60μmとなるように調整して基板1上の素子電極2,3間に付与した。その後この基板1を空気中にて、350℃で10分間の加熱焼成処理をして、酸化パラジウム(PdO)の薄膜を形成した。PdO薄膜の直径は約60μm、厚みは最大で10nmであった。
As for the amount of coating material, in order to obtain the conductive
実施例1
上述した素子電極2,3の形成から導電性薄膜4の形成までを経た図8に示される基板1について、以下に述べる帯電防止膜6の形成と、フォーミングと、活性化を施してから特性の評価を行った。
Example 1
The
〔帯電防止膜の形成〕
図9は、上述した素子電極2,3の形成から導電性薄膜4の形成までを経た図8に示される基板1における一対の素子電極2,3周りの基本構成を示す平面模式図である。この図9の状態の基板1の表面全面に感光性レジスト液を塗布し、図10に示すように、導電性薄膜4をほぼ二分して一方の素子電極2又は3側(図10では素子電極3側)だけにレジスト膜100が残るようにパターニングした。レジスト液の塗布は、通常用いるスピンナー法、デイッピング法あるいはスプレー塗布法等で行うことができる。
[Formation of antistatic film]
FIG. 9 is a schematic plan view showing a basic configuration around the pair of
次に、基板1の表面全面に、上記レジスト膜100の上から帯電防止膜6(図1、図2参照)の構成材料を含む塗布液を塗布した。塗布液としては、酸化スズの微粒子を分散させた分散液を用い、これをスプレーにより全面に均一に塗布し、基板1の表面が塗膜110で覆われた図11の状態とした。
Next, a coating solution containing the constituent material of the antistatic film 6 (see FIGS. 1 and 2) was applied on the entire surface of the
レジスト膜100(図10参照)を剥離液を用いて剥離することで、レジスト膜100上の塗膜110を除去し、350℃〜400℃で10分〜30分程度大気焼成炉の中で焼成し、図12に示されるように、導電性薄膜4をほぼ二分して一方の素子電極2又は3側(図12では素子電極2側)のみに帯電防止膜6を形成した。
The resist film 100 (see FIG. 10) is removed using a remover to remove the
次に、再度基板1の表面に感光性レジスト液を全面塗布し、図13に示すように、先に形成した帯電防止膜6側にレジスト膜130が残るようにパターニングした。このレジスト膜130は、帯電防止膜6を覆うと共に、素子電極3側が帯電防止膜6よりdだけ大きくなるようにパターニングした。
Next, the entire surface of the
上記レジスト膜130の形成後、再度基板1の表面に前記と同じ塗布液を全面塗布し、基板1の表面が塗膜140で覆われた図14の状態とした。
After the formation of the resist
レジスト膜130(図13参照)を剥離液を用いて剥離することで、レジスト膜130上の塗膜140を除去し、350℃〜400℃で10分〜30分程度大気焼成炉の中で焼成し、図15に示されるように、導電性薄膜4のほぼ中央部を通る間隔dの不連続部であるハイインピーダンス部7で素子電極2側と素子電極3側に分けられた帯電防止膜6,6を形成した。
The
このときの間隔dの不連続部はマスクパターン精度から2〜3μm程度とした。この分断された帯電防止膜6,6の間に介在するハイインピーダンス部(不連続部)7のシート抵抗は、その後の測定で1×1012Ω/□より大きいことを確認した。
At this time, the discontinuous portion of the interval d is set to about 2 to 3 μm from the mask pattern accuracy. It was confirmed that the sheet resistance of the high impedance part (discontinuous part) 7 interposed between the divided
〔フォーミング〕
続いて、フォーミング工程を実施した。
[Forming]
Subsequently, a forming process was performed.
図7に示される基板1の周囲に、Y方向配線8とX方向配線10の端部を取り出し電極として露出させた状態で、基板1全体を覆うようにフード状の蓋をかぶせて真空ポンプで排気することにより基板1との間で内部に真空空間を作り、内部の圧力が2×10-3Paに到達するまで排気した。さらに、2%の水素を混合した窒素ガスを導入し、外部電源より取り出し電極部からX方向配線10及びY方向配線8間に電圧を印加し、素子電極2,3間に通電することによって、導電性薄膜4に、電気的に高抵抗な状態の間隙5を形成した。フォーミングの電圧波形は、図3(a)に示した波形とし、本実施例では、パルス幅T1を0.1msec、パルス間隔T2を10msec、波高値を10Vとした。
A hood-like lid is placed around the
〔活性化〕
次に、活性化と呼ばれる処理を行った。
〔activation〕
Next, a process called activation was performed.
前記のフォーミングと同様に真空空間を作り、外部からX方向配線10及びY方向配線8を通じてパルス電圧を素子電極2,3に繰り返し印加した。
A vacuum space was created in the same manner as the above forming, and a pulse voltage was repeatedly applied to the
本工程では、カーボン源としてトリニトリルを用い、スローリークバルブを通して前記フード状の蓋と基板1間の真空空間内に導入し、1.3×10-4Paを維持した。
In this step, trinitrile was used as a carbon source, and was introduced into the vacuum space between the hood-like lid and the
電圧印加は、図4(a)のような波形とし、パルス幅T1を1msec、パルス間隔T2を10msec、波高値を16Vとした。 The voltage is applied as shown in FIG. 4A, the pulse width T1 is 1 msec, the pulse interval T2 is 10 msec, and the peak value is 16V.
約60分後に素子電流がほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。 Energization was stopped when the device current reached almost saturation after about 60 minutes, the slow leak valve was closed, and the activation process was completed.
以上の工程で、複数の電子放出素子を備えた、図8に示される電子源基板を作成することができた。尚、図8では、電子放出部5、帯電防止膜6、ハイインピーダンス部7を省略しており、これについては、上述とおり図1、2、5を参照されたい。
Through the above steps, the electron source substrate shown in FIG. 8 provided with a plurality of electron-emitting devices could be produced. In FIG. 8, the
〔特性の評価〕
まず、特性の測定評価装置について図16で説明する。
[Evaluation of properties]
First, a characteristic measurement evaluation apparatus will be described with reference to FIG.
図16は、電子源基板の特性を測定するための測定評価装置の説明図である。 FIG. 16 is an explanatory diagram of a measurement evaluation apparatus for measuring the characteristics of the electron source substrate.
図16に示される測定評価装置は、電子放出素子の素子電極2,3間を流れる素子電流If及びアノード164への放出電流Ieを測定するために、素子電極2,3に電源161と電流計160とを接続し、該電子放出素子の上方に電源163と電流計162とを接続したアノード電極164を配置したものとなっている。
16 measures the device current If flowing between the
図16において、1は基板、2,3は素子電極、4は導電性薄膜、5は電子放出部である。また、161は電子放出素子に素子電圧Vfを印加するための電源、160は素子電極2,3間の電子放出部5を含む導電性薄膜4を流れる素子電流Ifを測定するための電流計、164は電子放出素子の電子放出部5より放出される放出電流Ieを捕捉するためのアノード電極、163はアノード電極164に電圧を印加するための高圧電源、162は電子放出素子の電子放出部5より放出される放出電流Ieを測定するための電流計である。また、本電子放出素子及びアノード電極164は真空装置165内に設置され、その真空装置には排気ポンプ166及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で電子放出素子の測定評価を行えるようになっている。なお、アノード電極164の電圧は1kV〜10kV、アノード電極164と電子放出素子との距離Hは2mm〜8mmの範囲で測定した。
In FIG. 16, 1 is a substrate, 2 and 3 are element electrodes, 4 is a conductive thin film, and 5 is an electron emission portion. 161 is a power source for applying the device voltage Vf to the electron-emitting device, 160 is an ammeter for measuring the device current If flowing through the conductive
本実施例1に従って作成された電子源基板の特性を上記測定評価装置を用いて測定し評価した。 The characteristics of the electron source substrate prepared according to Example 1 were measured and evaluated using the measurement evaluation apparatus.
素子電極2,3間に印加する電圧は17Vを標準電圧として測定した。そのときのX方向配線10側の走査線電圧は−11Vとし、Y方向配線8側の信号線電圧は+6Vとした。アノード電極164と電子源基板との間に印加する電圧を1kVとして測定した結果、If=1mA、Ie=1.2μA、効率=0.12%の値を得た。
The voltage applied between the
ところで、上記の条件下で選択されていない電子放出素子には、非選択電圧として6Vが印加され、駆動ICにはこの非選択電流が非選択素子の数だけ流れることになるが、本実施例の電子源基板においては、非選択時の6Vが印加された場合のリーク電流は0.1μA以下と非常に微弱なものであった。 By the way, 6 V is applied as a non-selection voltage to the electron-emitting devices that are not selected under the above-described conditions, and this non-selective current flows through the drive IC by the number of the non-selected devices. In the electron source substrate, the leakage current when 6 V at the time of non-selection was applied was as very weak as 0.1 μA or less.
実施例2
実施例1と同様に、素子電極2,3の形成から導電性薄膜4の形成までを経た図8に示される基板1について、素子電極2,3等を形成した面全面に、実施例1と同様の帯電防止膜の塗布液を実施例1と同様なスプレー塗布方法により塗布(ただし、レジスト膜100,130は設けない)し、350℃から400℃で10分〜30分大気焼成炉の中で焼成して帯電防止膜6(図1及び図2参照)を形成した。
Example 2
As in the first embodiment, the
しかる後に、レーザー加工機を用いて、幅2〜3μmで帯電防止膜6を図17に示すように分断し、素子電極2に繋がる第1の帯電防止膜6のエリアと素子電極3に繋がる第2の帯電防止膜エリア6に、分断部であるハイインピーダンス部7を介して区分した。分断された帯電防止膜6,6の間のシート抵抗はその後の測定で1×1012Ω/□より大きいことを確認した。
Thereafter, using a laser processing machine, the
実施例1と同様にフォーミングと活性化を施し、実施例1と同様の測定評価装置を用いて得られた電子源基板の特性について測定と評価を行った。 Forming and activation were performed in the same manner as in Example 1, and the characteristics of the electron source substrate obtained using the same measurement evaluation apparatus as in Example 1 were measured and evaluated.
図5に示される素子電極2,3間に印加する電圧は17Vを標準電圧とし、そのときのX方向配線10側の走査線電圧は−11Vとし、Y方向配線8側の信号線電圧は+6Vとした。アノード電極164と電子源基板との間に印加する電圧を1kVとして測定した結果、If=1.2mA、Ie=1.2μA、効率=0.10%の値を得た。このとき選択されていない電子素子には非選択電圧として6Vが印加されることになるが、測定の結果、非選択時のもれ電流は実施例1とほぼ同じ0.1μA以下であった。
The voltage applied between the
実施例3
素子電極2,3の形成からX方向配線10の形成までを経た図7に示される基板1について、アルミスパッタリングでアルミ膜を500nm程度膜付けした。しかる後にスプレー法で感光性レジスト液を塗布し、パターンニングし、現像し、その上からアルミのエッチャントにより、図18に示される下地パターン180を形成した。しかる後に、前記〔導電性薄膜の形成〕の項で述べたように、有機パラジウム含有溶液をインクジェット法で素子電極2と素子電極3の間に塗布し、350℃で30分間焼成することで、図19に示される導電性薄膜4を形成した。
Example 3
For the
その上から全面に実施例2と同様な塗布液を同様にして塗布し、200℃で20分大気焼成を行って、図20に示されるように帯電防止膜6を形成した。
A coating solution similar to that of Example 2 was applied over the entire surface in the same manner, followed by baking at 200 ° C. for 20 minutes to form an
しかる後に、先に形成した下地パターン180を剥離液により完全に除去し、素子電極2側のエリアと素子電極3側のエリアを分断するように、アルミ膜180上に設けられた導電性薄膜4の一部と帯電防止膜6を同時に除去し、図21に示されるハイインピーダンス部7を形成した。このハイインピーダンス部7のシート抵抗は1×1012Ω/□よりも大きいことを確認した。
After that, the conductive
後は実施例1と同様な方法で、フォーミングと活性化を行った。 Thereafter, forming and activation were performed in the same manner as in Example 1.
本実施例3に従って作成された電子源基板を用いて実施例1に示した特性評価装置を用いて特性評価を行った結果、実施例1及び2と同じように非選択時のもれ電流は0.1μA以下で非常に微弱なもれ電流しか駆動用ドライバICに流れこまないことが確認できた。 As a result of performing characteristic evaluation using the characteristic evaluation apparatus shown in Example 1 using the electron source substrate prepared according to Example 3, the leakage current at the time of non-selection is the same as in Examples 1 and 2. It was confirmed that only a very weak leakage current of 0.1 μA or less flows into the driver IC for driving.
比較例
比較例として、帯電防止膜6にハイインピーダンス部7を形成しなかった点を除いて実施例1と同様の構成の電子源基板について、実施例1で示した特性評価装置を用いて特性の測定と評価を行ったところ、非選択時に流れる漏れ電流は1mAに達し、駆動と共にさらに上昇する現象が生じた。
Comparative Example As a comparative example, the characteristics of the electron source substrate having the same configuration as in Example 1 except that the high impedance portion 7 was not formed in the
実施例4
本実施例は、フォーミングプロセスの改良によって、ハイインピーダンス部となる亀裂を帯電防止膜に形成する形態である。以下に本実施例4の電子源基板の作成方法を順に説明する。
Example 4
In this embodiment, a crack that becomes a high impedance portion is formed in the antistatic film by improving the forming process. Hereinafter, a method for producing the electron source substrate of Example 4 will be described in order.
(基板1と素子電極2,3の形成)
図5に示す電子源基板として、基板1としてアルカリ成分が少ない「PD−200」(旭硝子(株)社製)の2.8mm厚ガラスの上にナトリウムブロック層として100nm厚のSiO2膜を形成したものを用いた。素子電極2,3は、ガラス基板1上に、スパッタ法によって下引き層として5nm厚のTi、その上に40nm厚のPtを成膜した後、フォトリソグラフィー法によって形成した。素子電極2,3の間隔は10μmとした。
(Formation of
As the electron source substrate shown in FIG. 5, a 100 nm thick SiO 2 film is formed as a sodium block layer on a 2.8 mm thick glass of “PD-200” (manufactured by Asahi Glass Co., Ltd.) having a small alkali component as the
(Y方向配線8の形成)
Y方向配線(下配線)8は、素子電極2,3の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Agフォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後480℃の温度で焼成してY方向配線8を形成した。Y方向配線8の厚さは約10μm、幅60μmとした。
(Formation of Y-direction wiring 8)
The Y-direction wiring (lower wiring) 8 was formed in a line pattern so as to be in contact with one of the
(絶縁層9の形成)
次に、先に形成したY方向配線8と後述のX方向配線(上配線)10の交差部を覆うように絶縁層9を配置した。このとき、X方向配線10と一方の素子電極2の電気的接続が可能なように、接続部の絶縁層9にコンタクトホールを形成した。工程はPbOを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを4回繰り返し、最後に480℃の温度で焼成した。この絶縁層9の厚みは、全体で約30μmであり、幅は150μmである。
(Formation of insulating layer 9)
Next, the insulating
(X方向配線10の形成)
X方向配線(上配線)10は、先に形成した絶縁層9の上に、銀Agぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い2度塗りしてから、480℃の温度で焼成することで形成した。絶縁層9のコンタクトホール部分で素子電極2と接続した。このX方向配線10の厚さは、約15μmである。図示していないが、外部駆動回路への引き出し端子もこれと同様の方法で形成した。
(Formation of X direction wiring 10)
The X-direction wiring (upper wiring) 10 is screen-printed with silver Ag paste ink on the insulating
このようにしてXYマトリクス配線を有する印刷パターン付きの基板1を形成した。
In this way, a
(導電性薄膜4の形成)
上記の基板1を洗浄した後、撥水剤を使用して表面を処理し、表面が疎水性になるようにした。その後、素子電極2,3間にインクジェット塗布方法により、導電性薄膜4を形成した。
(Formation of conductive thin film 4)
After the
本実施例では、導電性薄膜4をパラジウム膜で形成する目的で、先ず水とイソプロピルアルコール(IPA)からなる溶媒にパラジウム錯体を他若干の添加剤を加えて溶解し、有機パラジウム含有溶液を得た。この溶液の液滴を、液滴付与手段としてピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が60μmとなるように調整して基板1上の素子電極2,3間に付与した。その後この基板1を空気中にて、350℃で10分間の加熱焼成処理をして、酸化パラジウム(PdO)の薄膜を形成した。PdO薄膜の直径は約60μm、厚みは最大で10nmであった。
In this embodiment, for the purpose of forming the conductive
以上の工程により、各素子電極2,3間に跨って、導電性薄膜4として酸化パラジウム膜(PdO膜)が形成された。
Through the above steps, a palladium oxide film (PdO film) was formed as the conductive
(帯電防止膜6の形成)
続いて、スプレー噴霧装置により酸化スズを主成分とする超微粒子を有機溶媒(イソプロピルアルコールとエチルアルコールの混合液)に分散させた溶液を基板1の全面に噴霧し、その後380℃で10分の熱処理を行い、帯電防止膜6(図23参照)を形成した。帯電防止膜6の厚さは平均で30nm、シート抵抗値は1×1010Ω/□になるように調整した。尚、図23はハイインピーダンス部である亀裂7が示されているが、これは後述の工程にて作成されたものである。
(Formation of antistatic film 6)
Subsequently, a solution in which ultrafine particles mainly composed of tin oxide are dispersed in an organic solvent (a mixed solution of isopropyl alcohol and ethyl alcohol) is sprayed on the entire surface of the
(フォーミング工程)
続いて、フォーミング工程を実施した。
(Forming process)
Subsequently, a forming process was performed.
上記基板1の周囲に、Y方向配線8とX方向配線10の端部を取り出し電極として露出させた状態で、基板1全体を覆うようにフード状の蓋をかぶせて真空ポンプで排気することにより基板1との間で内部に真空空間を作り、内部の圧力が2×10-3Paに到達するまで排気した。さらに、2%の水素を混合した窒素ガスを導入し、外部電源より取り出し電極部からX方向配線10及びY方向配線8間に電圧を印加し、素子電極2,3間に通電することによって、導電性薄膜4に、電気的に高抵抗な状態の間隙5を形成した。フォーミングの電圧波形は、図3(a)に示した波形とし、本実施例では、パルス幅T1を0.1msec、パルス間隔T2を10msec、波高値を10Vとし、約20分間処理した。
By covering the
本実施例においては、上記の工程を1度行なった後さらに、より高電圧の条件である波高値12Vで追加フォーミングを行なった。この追加フォーミング処理によって、先のフォーミング終了時点の導電性薄膜4の間隙5を、導電性薄膜4の端部(帯電防止膜6との接触部分)まで到達させた。尚、このときの導電性薄膜の端部における間隙間隔は約50nm程度であった。
In this example, after the above process was performed once, additional forming was performed at a peak value of 12 V, which is a higher voltage condition. By this additional forming process, the
追加フォーミングの条件としては、より高パワーの条件にすることが重要で、より高電圧にする以外にも、よりパルス幅を広げる、よりパルス間隔を短くする等の手段をとることも可能である。また、追加フォーミング終了時点のサンプルを抜き取って、導電性薄膜4の間隙5を走査電子顕微鏡で観察すると、導電性薄膜4の端部(帯電防止膜6との接触部分)まで間隙5が到達していた。
As a condition for additional forming, it is important to use a higher power condition. In addition to using a higher voltage, it is also possible to take measures such as increasing the pulse width or shortening the pulse interval. . Further, when the sample at the end of the additional forming is taken out and the
(活性化工程)
上記電子放出素子に活性化と呼ばれる処理を行った。
(Activation process)
The electron-emitting device was subjected to a process called activation.
前記のフォーミングと同様に真空空間を作り、外部からX方向配線10及びY方向配線8を通じてパルス電圧を素子電極2,3に繰り返し印加した。
A vacuum space was created in the same manner as the above forming, and a pulse voltage was repeatedly applied to the
本工程では、カーボン源としてトリニトリルを用い、スローリークバルブを通して前記フード状の蓋と基板1間の真空空間内に導入し、1.3×10-4Paを維持した。導入するトリニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、1×10-5Pa〜1×10-2Pa程度が好適である。
In this step, trinitrile was used as a carbon source, and was introduced into the vacuum space between the hood-like lid and the
電圧印加は、図4(a)のような波形とし、パルス幅T1を1msec、パルス間隔T2を10msec、波高値を16Vとした。 The voltage is applied as shown in FIG. 4A, the pulse width T1 is 1 msec, the pulse interval T2 is 10 msec, and the peak value is 16V.
約60分後に素子電流Ifがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。活性化終了時点の導電性薄膜4の間隙5を観察しても、導電性薄膜4に隣接する帯電防止膜6(図23参照)領域まで間隙5が到達し、亀裂7を形成していることが確認できた。
About 60 minutes later, when the element current If reached almost saturation, the energization was stopped, the slow leak valve was closed, and the activation process was completed. Even when the
以上の工程で、複数の電子放出素子を備えた電子源基板を作成することができた。 Through the above steps, an electron source substrate provided with a plurality of electron-emitting devices could be produced.
本実施例においては、追加フォーミング工程をフォーミング工程時に実施するため、導電性薄膜4領域の端部まで間隙5を形成することができ、そのため活性化時には、導電性薄膜4領域の外側に隣接する帯電防止膜6(図23参照)に確実に亀裂7を形成することができる。尚、帯電防止膜6に形成された亀裂7の長さは約250nmであった。
In this embodiment, since the additional forming process is performed at the time of the forming process, the
上述のような製造方法によって作成された電子放出素子について、図16に示した測定評価装置により放出電流Ie及び素子電流Ifの測定を行なった。本実施例で作製した電子放出素子については、素子電極2,3間の印加電圧Vf=12Vにおける放出電流Ieを測定した結果平均0.6μA、電子放出効率は平均0.15%で、非選択時(非駆動時)に素子電極2,3間に流れる電流に相当する、素子電極2,3間の印加電圧Vfが5Vの場合の素子電流Ifは0.01μAであった。
With respect to the electron-emitting device produced by the manufacturing method as described above, the emission current Ie and the device current If were measured by the measurement and evaluation apparatus shown in FIG. As for the electron-emitting device fabricated in this example, the emission current Ie at the applied voltage Vf = 12 V between the
一方、従来の、間隙5が導電性薄膜4中のみに形成されていて、導電性薄膜4に隣接する帯電防止膜6(図22参照)領域まで到達していない電子放出素子について測定したところ、非選択時に素子電極2,3間に流れる電流に相当する、素子電極2,3間の印加電圧Vfが5Vの場合の素子電流Ifは0.02μAであった。
On the other hand, when measuring the conventional electron-emitting device in which the
本実施形態による電子源基板は、素子電極2,3間に電圧を印加することにより、間隙5の近傍より電子が放出されるが、間隙5は、導電性薄膜4中のみでなく、導電性薄膜4に隣接する帯電防止膜6の領域まで亀裂7として到達しているため、図23に矢印で示すように、導電性薄膜4に隣接する帯電防止膜6を流れる電流パスは亀裂7を迂回しなければならなくなって、図22に示す従来の電子源基板におけるパス経路に比してその距離が長くなる。しかも、帯電防止膜6の抵抗値は導電性薄膜4の抵抗値と比較して数桁以上高いため、導電性薄膜4に隣接する帯電防止膜6を流れるリーク電流は、従来の電子源基板と比較して著しく低減される。
The electron source substrate according to the present embodiment emits electrons from the vicinity of the
尚、上記では、間隙5が帯電防止膜6まで到達して亀裂7を形成している場合を説明したが、亀裂7は間隙5の延長として間隙5とほぼ同じ幅及び深さで形成されていなくても良い。亀裂7は、例えば、帯電防止膜6の表面のみ、換言すれば、基板1の表面まで到達していない深さで形成されていたり、間隙5よりも狭い幅又は広い幅で形成されていても良い。本実施形態の特徴は、帯電防止膜6に、導電性薄膜4の間隙5につながるハイインピーダンスな部分が形成され、間隙5に隣接する部分の帯電防止膜6でのリーク電流を低減する状態が達成されることであり、高抵抗な部分の形成は、必ずしも間隙5の延長として形成されなければいけないわけではない。
In the above description, the case where the
また、上記亀裂7の長さは、前記間隙5の端部における間隔の5倍以上であることが好ましい。これによって、帯電防止膜6を流れる電流値を、亀裂7がない場合に比較して1/10以下に低減することができる。
Moreover, it is preferable that the length of the crack 7 is not less than 5 times the interval at the end of the
以下、上述他の実施例と同様に作成した、本発明の画像形成装置は、電子放出素子にY方向配線8とX方向配線10を介して電圧を印加することにより電子放出させ、高圧端子46からアノード電極であるメタルバック43に高圧を印加し、発生した電子ビームを加速し、蛍光膜42に衝突させることによって、画像を表示することができる。
Hereinafter, the image forming apparatus of the present invention produced in the same manner as in the other embodiments described above causes electrons to be emitted by applying a voltage to the electron-emitting devices via the Y-
上記の画像形成装置は良好な表示品位をもつものであった。 The above image forming apparatus has a good display quality.
1 基板
2 素子電極
3 素子電極
4 導電性薄膜
5 電子放出部
6 帯電防止膜
7 ハイインピーダンス部
8 Y方向配線(下配線)
9 絶縁層
10 X方向配線(上配線)
60 リアプレート
61 基板
62 蛍光膜
63 メタルバック
64 フェースプレート
65 支持枠
100 レジスト膜
110 塗膜
130 レジスト膜
140 塗膜
160 電流計
161 電源
162 電流計
163 高圧電源
164 アノード電極
165 真空装置
166 排気ポンプ
180 下地パターン
DESCRIPTION OF
9 Insulating layer 10 X direction wiring (upper wiring)
60 rear plate 61
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057094A JP2005294253A (en) | 2004-03-10 | 2005-03-02 | Electron source substrate and image forming device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066554 | 2004-03-10 | ||
JP2004068376 | 2004-03-11 | ||
JP2005057094A JP2005294253A (en) | 2004-03-10 | 2005-03-02 | Electron source substrate and image forming device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005294253A true JP2005294253A (en) | 2005-10-20 |
Family
ID=35326911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005057094A Withdrawn JP2005294253A (en) | 2004-03-10 | 2005-03-02 | Electron source substrate and image forming device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005294253A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623278A (en) * | 2012-04-21 | 2012-08-01 | 福州大学 | Manufacturing method of surface conduction field emission electron source based on contact printing transfer |
-
2005
- 2005-03-02 JP JP2005057094A patent/JP2005294253A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623278A (en) * | 2012-04-21 | 2012-08-01 | 福州大学 | Manufacturing method of surface conduction field emission electron source based on contact printing transfer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100270497B1 (en) | Method of manufacturing electron-emitting device,electron source and image-forming apparatus | |
US7442406B2 (en) | Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof | |
KR100374273B1 (en) | Manufacture method for electron-emitting device, electron source, and image-forming apparatus | |
JP2008309939A (en) | Electron source and image display device | |
KR100676810B1 (en) | Method of manufacturing electron-emitting device, electron source, and image display device | |
US6902455B2 (en) | Method of manufacturing member pattern, electron source, and image display device | |
JP2005294253A (en) | Electron source substrate and image forming device | |
JP3397569B2 (en) | Surface conduction electron-emitting device, method of manufacturing the same, electron source equipped with the electron-emitting device, and image forming apparatus | |
US7482742B2 (en) | Electron source substrate with high-impedance portion, and image-forming apparatus | |
JP3840164B2 (en) | Manufacturing method of electron source | |
JP2004192812A (en) | Manufacturing method of electron emission element | |
JPH0765708A (en) | Manufacture of electron emission element and image formng device | |
JP2003045321A (en) | Manufacturing method of electron emission element, electron source and image formation equipment | |
US8125134B2 (en) | Electron-emitting device, method of manufacturing the same, electron source, and image display apparatus | |
JP4147072B2 (en) | Electron source substrate, manufacturing method thereof, and image display apparatus using the electron source substrate | |
JP3880551B2 (en) | Wiring structure manufacturing method, electron source manufacturing method, and image display device manufacturing method | |
JP2006134592A (en) | Electron emitting element, electron source, and manufacturing method of image-forming device | |
JP2005353463A (en) | Electron emitting element, electron source, and image forming apparatus | |
JP2005228658A (en) | Manufacturing method of electron emitting element, electron source, and image forming apparatus | |
JP2005222931A (en) | Manufacturing method of electron emitting element, electron source, and picture display device | |
JP2003178670A (en) | Method of manufacturing member pattern, method of manufacturing electron source, and method of manufacturing image display device | |
JP2003157759A (en) | Manufacturing method of electron emitting element substrate and electron emitting element | |
JP2004079394A (en) | Electron source substrate for forming the same, and image forming device | |
JP2003036781A (en) | Electron releasing element, electron source, and manufacturing method for image forming device | |
JP2005259552A (en) | Manufacturing method of electron source, and manufacturing method of image display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |