JP2005278370A - Transistor control method and control circuit - Google Patents

Transistor control method and control circuit Download PDF

Info

Publication number
JP2005278370A
JP2005278370A JP2004091996A JP2004091996A JP2005278370A JP 2005278370 A JP2005278370 A JP 2005278370A JP 2004091996 A JP2004091996 A JP 2004091996A JP 2004091996 A JP2004091996 A JP 2004091996A JP 2005278370 A JP2005278370 A JP 2005278370A
Authority
JP
Japan
Prior art keywords
voltage
terminal
output
transistor
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004091996A
Other languages
Japanese (ja)
Other versions
JP4485827B2 (en
Inventor
Kiyoshi Naito
清 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Mechanics Ltd
Original Assignee
Hitachi Via Mechanics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Via Mechanics Ltd filed Critical Hitachi Via Mechanics Ltd
Priority to JP2004091996A priority Critical patent/JP4485827B2/en
Publication of JP2005278370A publication Critical patent/JP2005278370A/en
Application granted granted Critical
Publication of JP4485827B2 publication Critical patent/JP4485827B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transistor control method and a control device excellent in usability by extending a current control range. <P>SOLUTION: A 31m long wiring and a 51m long wiring are provided for a pulse transformer 51a. An offset voltage in a reverse direction to an output voltage of the 31m long wiring is produced from the 51m wiring using a rectification circuit 52 and a Zener diode 54. When a transistor Tr21a is turned on, the offset voltage is applied to the output voltage of the 31m long wiring, and the output voltage offset to a minus side is applied to between a gate terminal g1 and a source terminal s1 of the transistor Tr21a. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、パルストランスの出力電圧をソース端子とゲート端子間に印加することによりソース端子とドレイン端子間の導通を制御するトランジスタ制御方法および制御回路に関する。   The present invention relates to a transistor control method and a control circuit for controlling conduction between a source terminal and a drain terminal by applying an output voltage of a pulse transformer between a source terminal and a gate terminal.

例えば、インバータ制御式の直流アーク溶接電源では、溶接品質を向上させるため、出力電圧値の検出手段を設け、溶接部に供給される出力電圧値が予め設定された値に近づくようにインバータ回路を制御している。   For example, in an inverter-controlled DC arc welding power source, in order to improve welding quality, an output voltage value detection means is provided, and an inverter circuit is provided so that the output voltage value supplied to the welded part approaches a preset value. I have control.

図3は、従来のインバータ制御式の直流アーク溶接機の接続図である。   FIG. 3 is a connection diagram of a conventional inverter-controlled DC arc welder.

商用電源1から供給される交流電圧は整流回路2により直流電圧に整流された後、インバータ回路3により高周波の交流電圧に変換され、トランス4により溶接に適した電圧に変換される。   The AC voltage supplied from the commercial power source 1 is rectified to a DC voltage by the rectifier circuit 2, converted to a high-frequency AC voltage by the inverter circuit 3, and converted to a voltage suitable for welding by the transformer 4.

トランス4から出力された交流電圧は整流回路5により再度直流に整流される。そして、出力電流(溶接電流)はリアクタ6により平滑されて外部出力端子7,8に供給される。   The AC voltage output from the transformer 4 is rectified to DC again by the rectifier circuit 5. The output current (welding current) is smoothed by the reactor 6 and supplied to the external output terminals 7 and 8.

+側の外部出力端子7は、チップ9を介して、溶接ワイヤ10に接続される。また、−側の外部出力端子8は、母材11に接続される。溶接ワイヤ10は一対のローラ12により送給される。   The + side external output terminal 7 is connected to the welding wire 10 via the tip 9. The negative side external output terminal 8 is connected to the base material 11. The welding wire 10 is fed by a pair of rollers 12.

外部出力端子7,8間に接続された電圧検出回路13は、溶接電圧Vaを制御回路14に出力する。   The voltage detection circuit 13 connected between the external output terminals 7 and 8 outputs the welding voltage Va to the control circuit 14.

制御回路14は溶接電圧Vaが設定器15で設定された電圧になるように、PWM制御装置20を介してインバータ回路3を制御する。   The control circuit 14 controls the inverter circuit 3 via the PWM control device 20 so that the welding voltage Va becomes the voltage set by the setting device 15.

次に、インバータ回路3について説明する。   Next, the inverter circuit 3 will be described.

図4は、インバータ回路3の接続図、図5は、インバータ回路3におけるトランジスタ制御回路の接続図である。   FIG. 4 is a connection diagram of the inverter circuit 3, and FIG. 5 is a connection diagram of the transistor control circuit in the inverter circuit 3.

図4に示すように、インバータ回路3は4個のトランジスタ(電力用トランジスタ。以下、「Tr」という。)21a〜21dと、図中点線で囲んで示す4個のトランジスタ制御回路30a〜30dとから構成されている。   As shown in FIG. 4, the inverter circuit 3 includes four transistors (power transistors; hereinafter referred to as “Tr”) 21a to 21d, and four transistor control circuits 30a to 30d surrounded by dotted lines in the figure. It is composed of

Tr21aのドレイン端子d1は整流回路2の+側に、ソース端子s1はTr21bのドレイン端子d2およびトランス4の端子4aに接続され、Tr21bのソース端子s2は整流回路2の−側に接続されている。   The drain terminal d1 of Tr21a is connected to the + side of the rectifier circuit 2, the source terminal s1 is connected to the drain terminal d2 of Tr21b and the terminal 4a of the transformer 4, and the source terminal s2 of Tr21b is connected to the-side of the rectifier circuit 2. .

Tr21cのドレイン端子d3は整流回路2の+側に、ソース端子s3はTr21dのドレイン端子d4およびトランス4の端子4bに接続され、Tr21dのソース端子s4は整流回路2の−側に接続されている。   The drain terminal d3 of Tr21c is connected to the + side of the rectifier circuit 2, the source terminal s3 is connected to the drain terminal d4 of Tr21d and the terminal 4b of the transformer 4, and the source terminal s4 of Tr21d is connected to the-side of the rectifier circuit 2. .

図5に示すように、トランジスタ制御回路30aを構成するパルストランス31aの出力側巻線31mの一方は抵抗32aを介してTr21aのゲート端子g1に、他方はTr21aのソース端子s1に接続されている。ソース端子s1とゲート端子g1間には、抵抗33aとコンデンサ34aが並列に接続されている。   As shown in FIG. 5, one of the output side windings 31m of the pulse transformer 31a constituting the transistor control circuit 30a is connected to the gate terminal g1 of the Tr 21a via the resistor 32a, and the other is connected to the source terminal s1 of the Tr 21a. . A resistor 33a and a capacitor 34a are connected in parallel between the source terminal s1 and the gate terminal g1.

トランジスタ制御回路30b〜30dの構成はトランジスタ制御回路30aの構成と同じであり、それぞれTr21b〜21dに接続されている。   The configuration of the transistor control circuits 30b to 30d is the same as that of the transistor control circuit 30a, and is connected to the Tr 21b to 21d, respectively.

図4に示すように、パルストランス31aとパルストランス31dの入力側は、極性を合わせてPWM制御装置20の第一の出力端子20aに接続され、パルストランス31bとパルストランス31cの入力側は、極性を合わせてPWM制御装置20の第二の出力端子20bに接続されている。   As shown in FIG. 4, the input sides of the pulse transformer 31a and the pulse transformer 31d are connected to the first output terminal 20a of the PWM controller 20 with the same polarity, and the input sides of the pulse transformer 31b and the pulse transformer 31c are The polarity is matched and connected to the second output terminal 20b of the PWM controller 20.

図6は、PWM制御装置20の端子20aと端子20bから出力される出力電圧と、Tr21a〜21dにおけるゲート端子とソース端子の端子間電圧Vsgと、トランス4の出力電圧を示すタイムチャートである。   FIG. 6 is a time chart showing the output voltages output from the terminals 20a and 20b of the PWM control device 20, the voltage Vsg between the gate terminals and the source terminals of the Trs 21a to 21d, and the output voltage of the transformer 4.

同図に示されているように、端子20a、20bから正の電圧が供給されると端子間電圧Vsgが正の電圧となり、トランジスタが導通状態(オン)になって溶接部に電流が供給される。この場合、PWM制御装置20から出力する電圧の出力期間Tを長くすると溶接電圧が高くなり(溶接電流が大きく)、短くすると溶接電圧が低く(溶接電流が小さく)なる。   As shown in the figure, when a positive voltage is supplied from the terminals 20a and 20b, the inter-terminal voltage Vsg becomes a positive voltage, the transistor becomes conductive (ON), and current is supplied to the welded portion. The In this case, if the output period T of the voltage output from the PWM control device 20 is lengthened, the welding voltage is increased (the welding current is increased), and if it is shortened, the welding voltage is decreased (the welding current is decreased).

そこで、PWM制御装置20は、溶接電圧が設定器15で設定された値になるように出力期間Tを制御する。トランス4からは20kHz程度の交流が出力され、溶接ワイヤ10と母材11との間に形成されるアーク負荷に電力が供給される。   Therefore, the PWM control device 20 controls the output period T so that the welding voltage becomes a value set by the setting device 15. An alternating current of about 20 kHz is output from the transformer 4 and electric power is supplied to an arc load formed between the welding wire 10 and the base material 11.

このように、Tr21a〜21dのオンオフ制御をパルストランスを用いたトランジスタ制御回路30a〜30dにすると、構成を簡単なものとすることができる。   As described above, when the transistor control circuits 30a to 30d using the pulse transformer are used for the on / off control of the Trs 21a to 21d, the configuration can be simplified.

ところで、溶接電流の制御範囲が広ければ広いほど、様々なワークを加工することができ、使い勝手が向上する。   By the way, the wider the control range of the welding current, the more various workpieces can be machined and the usability is improved.

しかし、パルストランスを用いたトランジスタ制御回路によりトランジスタを制御する場合、溶接電圧(すなわち溶接電流)を小さくすることができなかった。以下、この理由について説明する。   However, when the transistor is controlled by a transistor control circuit using a pulse transformer, the welding voltage (that is, the welding current) cannot be reduced. Hereinafter, the reason will be described.

図7は、PWM制御装置20の出力電圧と端子間電圧Vsgの関係を示す図であり、(a)は電圧の出力期間T(オン期間)が十分に長い場合を、(b)はオン期間が短い場合を、それぞれ示している。なお、上段はPWM制御装置20の出力電圧であり、下段は端子間電圧Vsgである。   FIG. 7 is a diagram showing the relationship between the output voltage of the PWM controller 20 and the inter-terminal voltage Vsg, where (a) shows a case where the voltage output period T (on period) is sufficiently long, and (b) shows an on period. The cases where are short are shown respectively. The upper stage is the output voltage of the PWM controller 20, and the lower stage is the inter-terminal voltage Vsg.

同図から明らかなように、オン期間が十分に長い場合、オフ期間の電圧Vsgは負である。   As can be seen from the figure, when the on period is sufficiently long, the voltage Vsg in the off period is negative.

一方、オン期間が短い場合、オフ期間の電圧Vsgが正になる期間が発生する。電圧Vsgが正になると、例えばTr21bのオン期間中にTr21aが導通状態になるため、整流回路2の両端が短絡され、短絡電流によりTr21aとTr21bが破損する。   On the other hand, when the on period is short, a period in which the voltage Vsg in the off period is positive occurs. When the voltage Vsg becomes positive, for example, the Tr 21a becomes conductive during the ON period of the Tr 21b, so that both ends of the rectifier circuit 2 are short-circuited, and Tr 21a and Tr 21b are damaged by the short-circuit current.

そこで、従来は、出力期間Tの最小値を、オフ期間における電圧Vsgが正にならない値に定めていた。このため、電流の最小制御範囲は定格の20%程度になった。   Therefore, conventionally, the minimum value of the output period T is set to a value at which the voltage Vsg in the off period does not become positive. For this reason, the minimum control range of the current is about 20% of the rating.

本発明の目的は、電流の制御範囲を広げ、使い勝手に優れるトランジスタの制御方法および制御装置を提供するにある。   An object of the present invention is to provide a transistor control method and a control device that expands a current control range and is excellent in usability.

パルストランスを用いたトランジスタ制御回路においてオフ期間の電圧が正になるのは、パルストランスの鉄心に蓄積されたエネルギがオフ期間に放出されるためである。そこで、上記した課題を解決するため、本発明の第1の手段は、パルストランスの出力電圧をソース端子とゲート端子間に印加することにより前記ソース端子とドレイン端子間の導通を制御するトランジスタ制御方法において、前記出力電圧に負のオフセット電圧を付加することを特徴とする。   The reason why the off-period voltage becomes positive in the transistor control circuit using the pulse transformer is that energy stored in the iron core of the pulse transformer is released in the off-period. In order to solve the above problems, the first means of the present invention is a transistor control that controls conduction between the source terminal and the drain terminal by applying an output voltage of the pulse transformer between the source terminal and the gate terminal. In the method, a negative offset voltage is added to the output voltage.

また、本発明の第2の手段は、ソース端子と、ドレイン端子と、ゲート端子と、を備えるトランジスタの前記ソース端子と前記ゲート端子間にパルストランスの出力電圧を印加することにより前記ソース端子と前記ドレイン端子間の導通を制御するトランジスタ制御回路において、前記出力電圧をマイナス側にオフセットさせるオフセット電圧付加手段を設け、マイナス側にオフセットさせた前記出力電圧により前記ソース端子と前記ドレイン端子間の導通を制御することを特徴とする。   According to a second means of the present invention, an output voltage of a pulse transformer is applied between the source terminal and the gate terminal of a transistor comprising a source terminal, a drain terminal, and a gate terminal. In the transistor control circuit for controlling conduction between the drain terminals, offset voltage adding means for offsetting the output voltage to the minus side is provided, and conduction between the source terminal and the drain terminal by the output voltage offset to the minus side is provided. It is characterized by controlling.

本発明によれば、前述のように構成されているので、電流の制御範囲が広くなり、使い勝手が向上する。   According to the present invention, since it is configured as described above, the current control range is widened and the usability is improved.

図1は本発明に係るトランジスタ制御回路の接続図であり、図4,5と同じものまたは同一機能のものは同一の符号を付して説明を省略する。また、インバータ回路3の接続図は、図4におけるトランジスタ制御回路30a〜30dをトランジスタ制御回路50a〜50dに置き換えたものであるので、図示を省略する。   FIG. 1 is a connection diagram of a transistor control circuit according to the present invention, and the same or the same functions as those in FIGS. The connection diagram of the inverter circuit 3 is obtained by replacing the transistor control circuits 30a to 30d in FIG.

トランジスタ制御回路50aはTr21aを制御するトランジスタ制御回路である。パルストランス51aの出力側には第1の巻線31mに加えて第2の巻線51mが設けられている。巻線51mの一端は整流回路52の交流端子の一方に、他端は整流回路52の交流端子の他方に、それぞれ接続されている。整流回路52の+側出力端子52aは抵抗53を介してTr21aのソース端子s1に、−側出力端子52bは巻線31mおよび抵抗32aを介してTr21aのゲート端子g1に、それぞれ接続される。   The transistor control circuit 50a is a transistor control circuit that controls the Tr 21a. In addition to the first winding 31m, a second winding 51m is provided on the output side of the pulse transformer 51a. One end of the winding 51m is connected to one of the AC terminals of the rectifier circuit 52, and the other end is connected to the other of the AC terminals of the rectifier circuit 52. The + side output terminal 52a of the rectifier circuit 52 is connected to the source terminal s1 of the Tr 21a via the resistor 53, and the − side output terminal 52b is connected to the gate terminal g1 of the Tr 21a via the winding 31m and the resistor 32a.

出力端子52bとソース端子s1との間にはツエナーダイオード54とコンデンサ55が並列に接続されている。なお、ツエナーダイオード54がクランプする電圧は1〜2ボルト程度である。   A Zener diode 54 and a capacitor 55 are connected in parallel between the output terminal 52b and the source terminal s1. The voltage clamped by the Zener diode 54 is about 1 to 2 volts.

また、詳細な図示を省略するトランジスタ制御回路50b〜50dは、それぞれTr21b〜Tr21dを制御する。   In addition, transistor control circuits 50b to 50d that are not shown in detail control Tr21b to Tr21d, respectively.

次にこの回路の動作を説明する。   Next, the operation of this circuit will be described.

図2は、出力期間Tが短い場合の、PWM制御装置20の端子20aから出力される出力電圧と、Tr21a(Tr21d)のゲート端子g1(g4)とソース端子s1(s4)間の電圧Vsgを示すタイムチャートである。   FIG. 2 shows the output voltage output from the terminal 20a of the PWM controller 20 and the voltage Vsg between the gate terminal g1 (g4) and the source terminal s1 (s4) of the Tr21a (Tr21d) when the output period T is short. It is a time chart which shows.

同図に示すように、巻線51mから出力される電圧は、ツエナーダイオード54の定格電圧Vzだけマイナス側にオフセットされる。   As shown in the figure, the voltage output from the winding 51m is offset to the minus side by the rated voltage Vz of the Zener diode 54.

この結果、電圧の出力期間Tが経過した後、次の出力期間Tが始まるまでの間、端子間電圧Vsgは負に維持され、Tr21a(Tr21d)が導通になることはない。   As a result, after the voltage output period T elapses and until the next output period T starts, the inter-terminal voltage Vsg is maintained negative, and Tr21a (Tr21d) does not become conductive.

したがって、オン期間を短くすることができ、例えば溶接電流の最小制御範囲を定格の10%程度にまで広げることができる。   Therefore, the ON period can be shortened, and for example, the minimum control range of the welding current can be expanded to about 10% of the rating.

この実施形態では、オフセット電圧をパルストランスに設けた第2の巻線から生成するようにしたので、特別な駆動源を設ける必要がなく、装置構成が簡単になる。   In this embodiment, since the offset voltage is generated from the second winding provided in the pulse transformer, it is not necessary to provide a special drive source, and the apparatus configuration is simplified.

なお、オフセット回路に代えて、例えば電池を用いることができる。   For example, a battery can be used instead of the offset circuit.

また、本発明は、インバータ式の直流溶接機に限らず、他の装置にも適用することができる。   The present invention can be applied not only to the inverter type DC welding machine but also to other devices.

このように本発明を例えば溶接機に適用すると、使い勝手が向上する。   Thus, when the present invention is applied to, for example, a welding machine, usability is improved.

本発明に係るトランジスタ制御回路の接続図である。It is a connection diagram of a transistor control circuit according to the present invention. 本発明の動作説明図である。It is operation | movement explanatory drawing of this invention. 従来のインバータ制御式の直流アーク溶接機の接続図である。It is a connection diagram of a conventional inverter-controlled DC arc welding machine. 従来のインバータ回路の接続図である。It is a connection diagram of a conventional inverter circuit. 従来のトランジスタ制御回路の接続図である。It is a connection diagram of a conventional transistor control circuit. 従来技術の動作説明図である。It is operation | movement explanatory drawing of a prior art. 従来技術の動作説明図である。It is operation | movement explanatory drawing of a prior art.

符号の説明Explanation of symbols

21a トランジスタ
31m 巻線
51a パルストランス
51m 巻線
52 整流回路
53 ツエナーダイオード
g1 ゲート端子
s1 ソース端子
21a transistor 31m winding 51a pulse transformer 51m winding 52 rectifier circuit 53 Zener diode g1 gate terminal s1 source terminal

Claims (3)

パルストランスの出力電圧をソース端子とゲート端子間に印加することにより前記ソース端子とドレイン端子間の導通を制御するトランジスタ制御方法において、
前記出力電圧に負のオフセット電圧を付加することを特徴とするトランジスタ制御方法。
In a transistor control method for controlling conduction between the source terminal and the drain terminal by applying an output voltage of a pulse transformer between the source terminal and the gate terminal,
A transistor control method comprising adding a negative offset voltage to the output voltage.
ソース端子と、ドレイン端子と、ゲート端子と、を備えるトランジスタの前記ソース端子と前記ゲート端子間にパルストランスの出力電圧を印加することにより前記ソース端子と前記ドレイン端子間の導通を制御するトランジスタ制御回路において、
前記出力電圧をマイナス側にオフセットさせるオフセット電圧付加手段を設け、マイナス側にオフセットさせた前記出力電圧により前記ソース端子と前記ドレイン端子間の導通を制御することを特徴とするトランジスタ制御回路。
Transistor control for controlling conduction between the source terminal and the drain terminal by applying an output voltage of a pulse transformer between the source terminal and the gate terminal of a transistor having a source terminal, a drain terminal, and a gate terminal In the circuit
A transistor control circuit comprising offset voltage adding means for offsetting the output voltage to the minus side, and controlling conduction between the source terminal and the drain terminal by the output voltage offset to the minus side.
前記オフセット電圧付加手段は、前記パルストランスの出力側に配置された第2の巻線の出力電圧から生成されることを特徴とする請求項2に記載のトランジスタ制御回路。
3. The transistor control circuit according to claim 2, wherein the offset voltage adding means is generated from an output voltage of a second winding arranged on the output side of the pulse transformer.
JP2004091996A 2004-03-26 2004-03-26 Transistor control circuit Expired - Fee Related JP4485827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004091996A JP4485827B2 (en) 2004-03-26 2004-03-26 Transistor control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004091996A JP4485827B2 (en) 2004-03-26 2004-03-26 Transistor control circuit

Publications (2)

Publication Number Publication Date
JP2005278370A true JP2005278370A (en) 2005-10-06
JP4485827B2 JP4485827B2 (en) 2010-06-23

Family

ID=35177443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004091996A Expired - Fee Related JP4485827B2 (en) 2004-03-26 2004-03-26 Transistor control circuit

Country Status (1)

Country Link
JP (1) JP4485827B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288822A (en) * 2006-04-12 2007-11-01 Rohm Co Ltd Inverter, light-emitting apparatus employing same, image display apparatus, and power supply
CN100460123C (en) * 2007-08-27 2009-02-11 北京航空航天大学 Super speed inverting square wave composite pulse current pole-changing arc-welding power supply device
CN100460122C (en) * 2007-08-27 2009-02-11 北京航空航天大学 Super speed inverting pole-changing square wave current arc-welding power supply device
CN102126067A (en) * 2011-03-28 2011-07-20 无锡市南方电器制造有限公司 Arc initiating device of TIG and plasma cutter
KR20180137995A (en) * 2017-06-20 2018-12-28 엘지전자 주식회사 Power supplying apparatus having power saving function and air conditioner including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102218581B (en) * 2011-04-28 2013-11-20 北京工业大学 Composite high-frequency pulse welding system and process

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288822A (en) * 2006-04-12 2007-11-01 Rohm Co Ltd Inverter, light-emitting apparatus employing same, image display apparatus, and power supply
CN100460123C (en) * 2007-08-27 2009-02-11 北京航空航天大学 Super speed inverting square wave composite pulse current pole-changing arc-welding power supply device
CN100460122C (en) * 2007-08-27 2009-02-11 北京航空航天大学 Super speed inverting pole-changing square wave current arc-welding power supply device
CN102126067A (en) * 2011-03-28 2011-07-20 无锡市南方电器制造有限公司 Arc initiating device of TIG and plasma cutter
KR20180137995A (en) * 2017-06-20 2018-12-28 엘지전자 주식회사 Power supplying apparatus having power saving function and air conditioner including the same
KR102001934B1 (en) * 2017-06-20 2019-07-19 엘지전자 주식회사 Power supplying apparatus having power saving function and air conditioner including the same
US11063466B2 (en) 2017-06-20 2021-07-13 Lg Electronics Inc. Power supply apparatus having power saving function and air conditioner including the same

Also Published As

Publication number Publication date
JP4485827B2 (en) 2010-06-23

Similar Documents

Publication Publication Date Title
JP4758234B2 (en) Power supply
JP4632023B2 (en) Power converter
US20190123661A1 (en) Electric power conversion device
JP2006345641A (en) Dc/ac converter circuit and method for converting dc into ac
JP4281959B2 (en) Synchronous rectification switching power supply circuit
CN109759677B (en) Welding power supply device
JP4485827B2 (en) Transistor control circuit
JP2006280120A (en) Inverter power supply unit
JP2010075944A (en) Ac arc welding machine
WO2018193843A1 (en) Welding power supply device
JP4643113B2 (en) Welding method and power supply device for welding
JP2000253663A (en) Dc power supply apparatus
JP4234691B2 (en) Switching power supply
CN110605459B (en) Welding power supply device
JP2008048484A (en) Driving method of dc/ac converter
US11152862B2 (en) Power controllers and control methods for reducing output voltage ripple when line voltage is low
JP2011114963A (en) Method and processing device of inverter control
JP5495679B2 (en) Power circuit
US11235411B2 (en) Welding power supply with interleaved inverter circuitry
JP5165454B2 (en) Power supply
JP2019217544A (en) Weld power supply
KR20190019287A (en) Power transforming apparatus, Method for controlling the same and Air conditioner including the power transforming apparatus
JP2006141151A (en) Switching power supply device and synchronous rectification circuit
JP3986933B2 (en) Power supply
JPH0756125Y2 (en) Power supply for arc welding

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100325

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees