JP2005275909A

JP2005275909A - Ｐｃｉカード、ｐｃｉ制御方法、ｐｃｉ制御プログラム、情報処理システム

Info

Publication number: JP2005275909A
Application number: JP2004089497A
Authority: JP
Inventors: Shinji Watabe; 晋司渡部
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2004-03-25
Filing date: 2004-03-25
Publication date: 2005-10-06

Abstract

【課題】ＰＣＩデバイスの復旧を効率的に行う。
【解決手段】致命障害検出回路１０５は、ＰＣＩバスインタフェース制御部１０３等からのエラー内容を致命的な障害と判別すると、不揮発性メモリ１０６に致命的な障害が検出されたことを示す致命的障害情報を格納し、ＰＣＩバスインタフェース制御部１０３に致命障害検出通知を出力する。コンフィギュレーションアクセス応答指示制御部１０７は、ＰＣＩバス１０１からのコンフィギュレーションアクセスに際し、不揮発性メモリ１０６の致命的障害情報の保持状況により、ＰＣＩバスインタフェース制御部１０３に対して、コンフィギュレーションアクセスに応答するための応答指示、または、応答しないための非応答指を出力する。ＰＣＩバスインタフェース制御部１０３は、応答指示、非応答にしたがいＰＣＩバス１０１からのコンフィギュレーションアクセスに対する動作を行う。
【選択図】図１

Description

本発明は、ＰＣＩカード、ＰＣＩ制御方法、ＰＣＩ制御プログラム、情報処理システムに関し、特に、障害の再発生を防止するＰＣＩカード、ＰＣＩ制御方法、ＰＣＩ制御プログラム、情報処理システムに関する。

従来、ＰＣＩカードのようなＰＣＩデバイスは、障害検出回路で致命的な障害を検出したとしても、その障害の結果としてシステムが再初期化起動（リブート）されると、再びシステムに組み込まれて動作を開始する。そのため、「ＰＣＩカードの致命的障害発生→システムのリブート→ＰＣＩカードの致命的障害発生→システムのリブート」を繰り返し、ＰＣＩデバイスの故障がシステム全体に影響を及ぼす構成となっている（たとえば、特許文献１）。

特開２００２−１００９７９号公報

システムがリブートしても復旧しないという重大問題を引き起こす問題があった。

その理由は、障害が検出されたＰＣＩデバイスが再びシステムに組み込まれて障害を再発させるからである。

本発明の目的は、ＰＣＩデバイスの障害の再発生を防止し、システムがリブートした時には速やかにシステムの機能を復旧させることである。

本発明の第１のＰＣＩカードは、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施するＰＣＩバスインタフェース制御部と、致命的障害情報を格納する不揮発性メモリと、前記ＰＣＩバスインタフェース制御部からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、前記不揮発性メモリに致命的障害情報を書き込む致命障害検出回路と、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力するコンフィギュレーションアクセス応答指示制御部とを有することを特徴とする。

本発明の第２のＰＣＩカードは、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施するＰＣＩバスインタフェース制御部と、ＰＣＩデバイスとしての処理を実施し自内の障害を検出し障害内容を出力する内部ロジック回路と、致命的障害情報を格納する不揮発性メモリと、前記ＰＣＩバスインタフェース制御部、前記内部ロジック回路からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、前記不揮発性メモリに致命的障害情報を書き込む致命障害検出回路と、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力するコンフィギュレーションアクセス応答指示制御部とを有することを特徴とする。

本発明の第３のＰＣＩカードは、前記第１、または、第２のＰＣＩカードであって、事前に設定された条件にしたがって前記不揮発性メモリ内の致命的障害情報を消去する不揮発性メモリクリア回路を有することを特徴とする。

本発明の第４のＰＣＩカードは、前記第１、または、第２のＰＣＩカードであって、事前に設定された条件にしたがって前記コンフィギュレーションアクセス応答指示制御部からの非応答指示を応答指示に変更する強制応答指示回路を有することを特徴とする。

本発明の第５のＰＣＩカードは、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施するＰＣＩバスインタフェース制御部と、障害情報を格納する不揮発性メモリと、前記ＰＣＩバスインタフェース制御部から障害内容入力し前記不揮発性メモリに障害情報を書き込む障害検出回路と、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力するアクセス判定回路と、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力するコンフィギュレーションアクセス応答指示制御部とを有することを特徴とする。

本発明の第６のＰＣＩカードは、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施するＰＣＩバスインタフェース制御部と、ＰＣＩデバイスとしての処理を実施し自内の障害を検出し障害内容を出力する内部ロジック回路と、障害情報を格納する不揮発性メモリと、前記ＰＣＩバスインタフェース制御部、前記内部ロジック回路から障害内容入力し前記不揮発性メモリに障害情報を書き込む障害検出回路と、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力するアクセス判定回路と、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力するコンフィギュレーションアクセス応答指示制御部とを有することを特徴とする。

本発明の第１のＰＣＩ制御方法は、ＰＣＩバスインタフェース制御部が、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順と、致命障害検出回路が、前記ＰＣＩバスインタフェース制御部からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、不揮発性メモリに致命的障害情報を書き込む手順と、コンフィギュレーションアクセス応答指示制御部が、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力する手順とを含むことを特徴とする。

本発明の第２のＰＣＩ制御方法は、ＰＣＩバスインタフェース制御部が、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順と、致命障害検出回路が、前記ＰＣＩバスインタフェース制御部、内部ロジック回路からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、不揮発性メモリに致命的障害情報を書き込む手順と、コンフィギュレーションアクセス応答指示制御部が、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力する手順とを含むことを特徴とする。

本発明の第３のＰＣＩ制御方法は、前記第１、または、第２のＰＣＩ制御方法であって、不揮発性メモリクリア回路が、事前に設定された条件にしたがって前記不揮発性メモリ内の致命的障害情報を消去する手順を含むことを特徴とする。

本発明の第４のＰＣＩ制御方法は、前記第１、または、第２のＰＣＩ制御方法であって、強制応答指示回路が、事前に設定された条件にしたがって前記コンフィギュレーションアクセス応答指示制御部からの非応答指示を応答指示に変更する手順を含むことを特徴とする。

本発明の第５のＰＣＩ制御方法は、ＰＣＩバスインタフェース制御部が、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順と、障害検出回路が、前記ＰＣＩバスインタフェース制御部から障害内容入力し不揮発性メモリに障害情報を書き込む手順と、アクセス判定回路が、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する手順と、コンフィギュレーションアクセス応答指示制御部が、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力する手順とを含むことを特徴とする。

本発明の第６のＰＣＩ制御方法は、ＰＣＩバスインタフェース制御部が、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順と、内部ロジック回路が、ＰＣＩデバイスとしての処理を実施し自内の障害を検出し障害内容を出力する手順と、障害検出回路が、前記ＰＣＩバスインタフェース制御部、前記内部ロジック回路から障害内容入力し不揮発性メモリに障害情報を書き込む手順と、アクセス判定回路が、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する手順と、コンフィギュレーションアクセス応答指示制御部が、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力する手順とを含むことを特徴とする。

本発明の第１のＰＣＩ制御プログラムは、ＰＣＩバスインタフェース制御部に、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順を実行させ、致命障害検出回路に、前記ＰＣＩバスインタフェース制御部からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、不揮発性メモリに致命的障害情報を書き込む手順を実行させ、コンフィギュレーションアクセス応答指示制御部に、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力する手順を実行させることを特徴とする。

本発明の第２のＰＣＩ制御プログラムは、ＰＣＩバスインタフェース制御部に、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順を実行させ、致命障害検出回路に、前記ＰＣＩバスインタフェース制御部、内部ロジック回路からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、不揮発性メモリに致命的障害情報を書き込む手順を実行させ、コンフィギュレーションアクセス応答指示制御部に、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力する手順を実行させることを特徴とする。

本発明の第３のＰＣＩ制御プログラムは、前記第１、または、第２のＰＣＩ制御プログラムであって、不揮発性メモリクリア回路に、事前に設定された条件にしたがって前記不揮発性メモリ内の致命的障害情報を消去する手順を実行させることを特徴とする。

本発明の第４のＰＣＩ制御プログラムは、前記第１、または、第２のＰＣＩ制御プログラムであって、強制応答指示回路に、事前に設定された条件にしたがって前記コンフィギュレーションアクセス応答指示制御部からの非応答指示を応答指示に変更する手順を実行させることを特徴とする。

本発明の第５のＰＣＩ制御プログラムは、ＰＣＩバスインタフェース制御部に、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順を実行させ、障害検出回路に、前記ＰＣＩバスインタフェース制御部から障害内容入力し不揮発性メモリに障害情報を書き込む手順を実行させ、アクセス判定回路に、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する手順を実行させ、コンフィギュレーションアクセス応答指示制御部に、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力する手順を実行させることを特徴とする。

本発明の第６のＰＣＩ制御プログラムは、ＰＣＩバスインタフェース制御部に、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順を実行させ、内部ロジック回路に、ＰＣＩデバイスとしての処理を実施し自内の障害を検出し障害内容を出力する手順を実行させ、障害検出回路に、前記ＰＣＩバスインタフェース制御部、前記内部ロジック回路から障害内容入力し不揮発性メモリに障害情報を書き込む手順を実行させ、アクセス判定回路に、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する手順を実行させ、コンフィギュレーションアクセス応答指示制御部に、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力する手順を実行させることを特徴とする。

本発明の第７のＰＣＩカードは、前記第１、第２、第３、第４、または、第５のＰＣＩカードであって、障害内容が致命的障害であると判定すると、ＬＥＤを点灯させる前記致命障害検出回路を有することを特徴とする。

本発明の情報処理システムは、前記１、２、３、４、５、または、６の１以上のＰＣＩカードと、ＰＣＩホスト装置と、プロセッサを有することを特徴とする。

本発明の効果は、障害の再発が容易に防止できることである。

その理由は、ＰＣＩカードが、致命的障害を検出するとコンフィギュレーションアクセスに非応答とする構成をとるからである。

次に、本発明を実施するための第１の最良の形態について図面を参照して詳細に説明する。

図１は、本発明を実施するための第１の最良の形態の構成を示すブロック図である。

図１を参照すると、本発明を実施するための第１の最良の形態は、ＰＣＩバス１０１と、ＰＣＩバス１０１にＰＣＩデバイス５３として接続される１以上のＰＣＩカード１０２とから構成される。

ＰＣＩカード１０２は、ＰＣＩバスインタフェース制御部１０３と、内部ロジック回路１０４と、致命障害検出回路１０５と、不揮発性メモリ１０６と、コンフィギュレーションアクセス応答指示制御部１０７とを含む。

図２は、本発明を実施するための第１の最良の形態が適用されるシステムの構成を示すブロック図である。

図２を参照すると、本発明を実施するための第１の最良の形態が適用されるシステムは、プロセッサ５０と、主記憶装置５１と、ＰＣＩホスト５２（たとえば、Ｉ／Ｏ制御装置）と、ＰＣＩデバイス５３（ＰＣＩカード１０２）と、プロセッサ５０と主記憶装置５１とＰＣＩホスト５２とを接続するシステムバス６０と、ＰＣＩホスト５２と、１以上のＰＣＩデバイス５３を接続ずるＰＣＩバス１０１とから構成される。

図１を参照すると、ＰＣＩバス１０１のＰＣＩカード１０２に対する入出力は、ＰＣＩバスインタフェース制御部１０３を通して実行される。ＰＣＩバスインタフェース制御部１０３は、ＰＣＩバス１０１へのアクセスに対してエラーチェックを実行し、エラーを検出すると、致命障害検出回路１０５へエラー内容を出力する。

内部ロジック回路１０４は、ＰＣＩカード１０２内部で要求される処理を実行する回路であり、内部ロジック回路１０４内でエラーが発生していないかどうかをチェックし、エラーが発生している場合は、致命障害検出回路１０５へエラー内容を出力する。

致命障害検出回路１０５は、ＰＣＩバスインタフェース制御部１０３、内部ロジック回路１０４から入力したエラー内容が致命的障害を示すかどうかを判別する。エラー内容が致命的障害を示す場合に、致命障害検出回路１０５は、ＰＣＩカード１０２内で致命的障害が発生したことを示す致命的障害情報を不揮発性メモリ１０６へ書き込む。

電源が切断されても、ＰＣＩバス１０１の初期化時にアサートされるリセット信号を不揮発性メモリ１０６が受信しても、不揮発性メモリ１０６に保持されている致命的障害情報は、消去されない。

コンフィギュレーションアクセス応答指示制御部１０７は、初期起動（再起動を含む）が実施されると、不揮発性メモリ１０６に致命的障害情報が保持されているかどうか調べる。コンフィギュレーションアクセス応答指示制御部１０７は、致命的障害情報を検出すると、ＰＣＩバスインタフェース制御部１０３に対してコンフィギュレーションアクセスに応答しないように指示を出す。ＰＣＩバス１０１からＰＣＩカード１０２に対するコンフィギュレーションアクセスがあった場合、ＰＣＩバスインタフェース制御部１０３はコンフィギュレーションアクセス応答指示制御部１０７からコンフィギュレーションアクセスに応答しないようにする指示が出ているかどうかをチェックし、指示が出ている場合はコンフィギュレーションアクセスに応答しない。

次に、本発明を実施するための第１の最良の形態の動作について図面を参照して説明する。

図３は、本発明を実施するための第１の最良の形態の動作を示すフローチャートである。

図４は、本発明を実施するための第１の最良の形態の動作を示すフローチャートである。

図３を参照すると、まず、システムが電源オン時に初期起動されると、コンフィギュレーションアクセス応答指示制御部１０７は、不揮発性メモリ１０６に致命的障害情報が保持されているかどうか調べる（ステップＳ１）。コンフィギュレーションアクセス応答指示制御部１０７は、不揮発性メモリ１０６に致命的障害情報が保持されていないと（ステップＳ１／ＮＯ）、ＰＣＩバスインタフェース制御部１０３に対して、コンフィギュレーションアクセスに応答するように応答指示を出力する（ステップＳ２）。

コンフィギュレーションアクセス応答指示制御部１０７は、不揮発性メモリ１０６に致命的障害情報が保持されていると（図３ステップＳ１／ＹＥＳ）、ＰＣＩバスインタフェース制御部１０３に対して、コンフィギュレーションアクセスに応答しないに非応答指示を出力する（ステップＳ３）。

また、システムが電源オン時に初期起動されると、ＰＣＩホスト５２は、プロセッサ５０の指示によりＰＣＩバス１０１に接続されている全ＰＣＩデバイス５３（ＰＣＩカード１０２）に対してコンフィギュレーションアクセスを実行する（図３ステップＳ４）。

詳細には、ＰＣＩホスト５２は、ＰＣＩデバイス５３（ＰＣＩカード１０２）と１対１で接続されるＩＤＳＥＬ信号をアサートすることによりコンフィギュレーションアクセスのターゲットであるＰＣＩカード１０２を選択する。ＰＣＩホスト５２は、全ＩＤＳＥＬ信号を使用しコンフィギュレーションアクセスを実行し、これにターゲットとなるＰＣＩデバイス５３（ＰＣＩカード１０２）が順次応答を返す。以上により、各ＰＣＩデバイス５３（ＰＣＩカード１０２）の存在がチェックされ、各ＰＣＩデバイス５３（ＰＣＩカード１０２）がシステムのリソースに組み込まれる。

まず、ＰＣＩカード１０２に致命的障害が発生していない状態の場合について説明する。

ＰＣＩバスインタフェース制御部１０３は、応答指示を入力しているので、ＰＣＩバス１０１からのコンフィギュレーションアクセスに対して応答する（ステップＳ５／ＹＥＳ）。

この結果、ＰＣＩカード１０２は、システムのリソースとして組み込まれる（ステップＳ６）。

次に、ＰＣＩカード１０２が正常動作を続けている時、ＰＣＩバスインタフェース制御部１０３、または、内部ロジック回路１０４で致命的障害が発生した場合について説明する。

図４を参照すると、ＰＣＩバスインタフェース制御部１０３、または、内部ロジック回路１０４がエラーを検出すると、ＰＣＩバスインタフェース制御部１０３、または、内部ロジック回路１０４は、致命障害検出回路１０５にエラー内容を出力する（図４ステップＳ７）。

次に、致命障害検出回路１０５は、入力したエラー内容が致命的な障害であるかどうかを判別する（ステップＳ８）。たとえば、エラー内容が、「ＰＣＩカード１０２がＰＣＩバス１０１のバスマスタとしてトランザクションを実行中に、ＰＣＩバスインタフェース制御部１０３が、ＰＣＩバス１０１上にＳＥＲＲ信号のアサートを検出した」ことを示していると、エラー内容は、致命的な障害と判別される。ＰＣＩバス１０１にアサートされている信号がＰＥＲＲ信号である場合、バストランザクションのリトライによってリカバリー可能なケースもあり、リカバリー可能なケースであれば、致命的な障害とはならないが、リカバリー不可能であれば致命的な障害となる。

また、エラー内容が、「内部ロジック回路１０４で、ＥＣＣ（エラー・コレクション・コード）の訂正不可能エラーが検出された」ことを示していると、エラー内容は、致命的な障害と判別される。「致命的な障害の判別ための情報」は、事前に、致命障害検出回路１０５に格納される。たとえば、致命障害検出回路１０５がＲＯＭを持ち、ＲＯＭに「致命的な障害の判別ための情報」を格納しておくことが可能である。

致命障害検出回路１０５は、エラー内容を致命的な障害と判別すると（ステップＳ８／ＹＥＳ）、不揮発性メモリ１０６に致命的な障害が検出されたことを示す致命的障害情報を格納する（ステップＳ９）。さらに、致命障害検出回路１０５は、ＰＣＩバスインタフェース制御部１０３に「致命的な障害が検出されたこと」を示す致命障害検出通知を出力する（ステップＳ１０）。

次に、ＰＣＩバスインタフェース制御部１０３は、致命障害検出通知を入力すると、ＰＣＩバス１０１に、ＳＥＲＲ信号をアサートし、致命障害検出通知をＰＣＩホスト５２、システムバス６０を介しプロセッサ５０へ通知する（ステップＳ１１）。

プロセッサ５０は、致命障害検出通知を受け取ると、ＯＳパニックの発生などにより正常動作を停止し、再起動のためにシステムを再度、初期起動する（ステップＳ０）。次に、初期起動により、ステップＳ１以降の処理が実施され、また、ＰＣＩホスト５２がコンフィギュレーションアクセスを実施する（図３ステップＳ４）。

次に、ＰＣＩカード１０２に致命的障害が発生している状態の場合について説明する。

ＰＣＩバスインタフェース制御部１０３は、非応答指示を入力すると、コンフィギュレーションアクセスに対して応答を返さない（ステップＳ５／ＮＯ）。その結果、ＰＣＩカード１０２は、システムのリソースとして認識されず、ＰＣＩカード１０２が搭載されていない状態と同じとなり、システムリソースに組み込まれず、ＰＣＩホスト５２からのアクセスも実行されることはない。

致命的な障害の発生しているＰＣＩカード１０２は、保守作業により交換される。オンライン保守が可能な場合には、交換されたＰＣＩカード１０２はそのままシステムへ組み込まれ、正常動作を開始する。たとえば、ＰＣＩカード１０２のＰＣＩバスインタフェース制御部１０３から、交換完了を示す交換完了割り込みがＰＣＩバス１０１、ＰＣＩホスト５２、システムバス６０を介してプロセッサ５０に転送される（ステップＳ２２）。

プロセッサ５０は、交換完了割り込み受け取ると、ＰＣＩホスト５２にＰＣＩカード１０２に対するコンフィギュレーションアクセスの実行を指示する（ステップＳ２３）。次に、ＰＣＩホスト５２は、ＰＣＩカード１０２に対するコンフィギュレーションアクセスを実行する（ステップＳ２４）。また、図３ステップＳ１以降の処理が実施される。

オンライン保守が不可能な場合には、ＰＣＩカード１０２の交換後に人手を介して初期起動が実行される（ステップＳ０）。

また、コンフィギュレーションアクセスを入力した時に、コンフィギュレーションアクセス応答指示制御部１０７が、不揮発性メモリ１０６に致命的障害情報があるかどうかを調べる構成をとることも可能である。

また、コンフィギュレーションアクセス応答指示制御部１０７が、不揮発性メモリ１０６に致命的障害情報を検出すると、ＰＣＩバスインタフェース制御部１０３にＰＣＩバス１０１からの全てのアクセスに応答しないように指示する非応答指示を送出する構成も可能である。

次に、本発明を実施するための第２の最良の形態について図面を参照して詳細に説明する。

図５は、本発明を実施するための第２の最良の形態の構成を示すブロック図である。

図５を参照すると、本発明を実施するための第２の最良の形態は、本発明を実施するための第１の最良の形態に加え、不揮発性メモリクリア回路１０８を備えている。

不揮発性メモリクリア回路１０８は、一定の条件により不揮発性メモリ１０６に格納されている致命的障害情報を消去（クリア）する。一定の条件としては、たとえば、ＰＣＩバス１０１からリセット信号を受信した回数、または、特定のアドレスに対するコンフィギュレーションライトが実行された場合などが可能である。

致命的障害が発生したという情報である不揮発性メモリ１０６内の致命的障害情報を消去可能とし、致命的障害の発生したＰＣＩカード１０２を再びシステムに組み込むことを可能としている。これにより、ＰＣＩカード１０２の障害原因を特定する作業が容易になる。また、致命障害検出回路１０５で検出した致命障害の原因が、ＰＣＩカード１０２のハードウェア固定障害でない場合、障害原因を取り除いた後に再びＰＣＩカード１０２をシステムに組み込むことが可能である。

次に、本発明を実施するための第３の最良の形態について図面を参照して詳細に説明する。

図６は、本発明を実施するための第３の最良の形態の構成を示すブロック図である。

図６を参照すると、本発明を実施するための第３の最良の形態は、本発明を実施するための第２の最良の形態の不揮発性メモリクリア回路１０８の替わりに強制応答指示回路１１１を備える。

強制応答指示回路１１１は、コンフィギュレーションアクセス応答指示制御部１０７がＰＣＩバスインタフェース制御部１０３に出力する非応答指示を一定の条件により強制的に応答指示に変更する。一定の条件としては、たとえば、ＰＣＩバス１０１からリセット信号を受信した回数、または、特定のアドレスに対するコンフィギュレーションライトが実行された場合などが可能である。

本発明を実施するための第２、第３の最良の形態は、第１の最良の形態に比較して、再初期起動時に、ＰＣＩカード１０２をシステムに組み込むかどうかの判定を柔軟に実行することが可能となる。

また、本発明を実施するための第１〜第３の最良の形態において、ＰＣＩカード１０２にＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）を設け、致命障害検出回路１０５が、致命的障害を検出すると、ＬＥＤを点灯させる構成が可能である。このＬＥＤは、交換すべきＰＣＩカード１０２が保守者にとって容易に識別できるという効果をもたらす。

次に、本発明を実施するための第４の最良の形態について図面を参照して詳細に説明する。

図７は、本発明を実施するための第４の最良の形態の構成を示すブロック図である。

図７を参照すると、本発明を実施するための第４の最良の形態は、本発明を実施するための第１の最良の形態に加え、アクセス判定回路１１０を備え、致命障害検出回路１０５の替わりに障害検出回路１０９を備える。

障害検出回路１０９は、本発明を実施するための第１の最良の形態の致命障害検出回路１０５とは異なり、致命的な障害のみでなく、全ての障害を含む全障害情報を不揮発性メモリ１０６へ格納する。アクセス判定回路１１０は、不揮発性メモリ１０６内の全障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセス応答指示制御部１０７に対して、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する。コンフィギュレーションアクセス応答指示制御部１０７は、応答制御指示にしたがって、応答、または、非応答の動作を行う。

たとえば、不揮発性メモリ１０６内の全障害情報に致命的な障害を示す情報が含まれていれば、アクセス判定回路１１０は、コンフィギュレーションアクセスに応答しないことを示す非応答指示を出力するための応答制御指示をコンフィギュレーションアクセス応答指示制御部１０７に出力することが可能である。

また、たとえば、致命的障害が間欠的な障害である場合を考慮し、アクセス判定回路１１０は、一度目の再初期起動時には、コンフィギュレーションアクセス応答指示制御部１０７に対して、コンフィギュレーションアクセスへの応答指示を出力するため（ＰＣＩカード１０２がシステムに組み込まれるため）の応答制御指示を出力することが可能である。

また、二度目の初期起動が発生すると、アクセス判定回路１１０は、不揮発性メモリ１０６の全障害情報に致命的障害の複数回発生が含まれているかをどうか調べる。同一の致命的障害の複数回発生が含まれている場合には、アクセス判定回路１１０は、ＰＣＩバスインタフェース制御部１０３に対しコンフィギュレーションアクセスへの非応答指示を出力させるための応答制御指示を出力する。

また、アクセス判定回路１１０が、同一箇所の致命的でない障害の複数回発生を検出すると、ＰＣＩバスインタフェース制御部１０３に対しコンフィギュレーションアクセスへの非応答指示を出力させるための応答制御指示を出力することも可能である。

本発明を実施するための第４の最良の形態は、第１、第２、第３の最良の形態と比較して、再初期起動時に、ＰＣＩカード１０２をシステムに組み込むかどうかの判定を柔軟に実行することが可能となる。

また、本発明を実施するための第１の最良の形態〜第４の最良の形態において、ＰＣＩバスインタフェース制御部１０３、致命障害検出回路１０５、コンフィギュレーションアクセス応答指示制御部１０７、不揮発性メモリクリア回路１０８、障害検出回路１０９、強制応答指示回路１１１をファームウェア制御とすることが可能である。この場合、ＰＣＩカード１０２内にファームウェアプログラムを格納するコントロールストア（図示せず）を設ける必要がある。

本発明を実施するための第１の最良の形態の構成を示すブロック図。本発明を実施するための第１の最良の形態が適用されるシステムの構成を示すブロック図。本発明を実施するための第１の最良の形態の動作を示すフローチャート。本発明を実施するための第１の最良の形態の動作を示すフローチャート。本発明を実施するための第２の最良の形態の構成を示すブロック図。本発明を実施するための第３の最良の形態の構成を示すブロック図。本発明を実施するための第４の最良の形態の構成を示すブロック図。

符号の説明

５０プロセッサ
５１主記憶装置
５２ＰＣＩホスト
５３ＰＣＩデバイス
１０１ＰＣＩバス
１０２ＰＣＩカード
１０３ＰＣＩバスインタフェース制御部
１０４内部ロジック回路
１０５致命障害検出回路
１０６不揮発性メモリ
１０７コンフィギュレーションアクセス応答指示制御部
１０８不揮発性メモリクリア回路
１０９障害検出回路
１１０アクセス判定回路

Claims

ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施するＰＣＩバスインタフェース制御部と、致命的障害情報を格納する不揮発性メモリと、前記ＰＣＩバスインタフェース制御部からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、前記不揮発性メモリに致命的障害情報を書き込む致命障害検出回路と、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力するコンフィギュレーションアクセス応答指示制御部とを有することを特徴とするＰＣＩカード。
ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施するＰＣＩバスインタフェース制御部と、ＰＣＩデバイスとしての処理を実施し自内の障害を検出し障害内容を出力する内部ロジック回路と、致命的障害情報を格納する不揮発性メモリと、前記ＰＣＩバスインタフェース制御部、前記内部ロジック回路からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、前記不揮発性メモリに致命的障害情報を書き込む致命障害検出回路と、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力するコンフィギュレーションアクセス応答指示制御部とを有することを特徴とするＰＣＩカード。
事前に設定された条件にしたがって前記不揮発性メモリ内の致命的障害情報を消去する不揮発性メモリクリア回路を有することを特徴とする請求項１、または、２記載のＰＣＩカード。
事前に設定された条件にしたがって前記コンフィギュレーションアクセス応答指示制御部からの非応答指示を応答指示に変更する強制応答指示回路を有することを特徴とする請求項１、または、２記載のＰＣＩカード。
ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施するＰＣＩバスインタフェース制御部と、障害情報を格納する不揮発性メモリと、前記ＰＣＩバスインタフェース制御部から障害内容入力し前記不揮発性メモリに障害情報を書き込む障害検出回路と、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力するアクセス判定回路と、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力するコンフィギュレーションアクセス応答指示制御部とを有することを特徴とするＰＣＩカード。
ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施するＰＣＩバスインタフェース制御部と、ＰＣＩデバイスとしての処理を実施し自内の障害を検出し障害内容を出力する内部ロジック回路と、障害情報を格納する不揮発性メモリと、前記ＰＣＩバスインタフェース制御部、前記内部ロジック回路から障害内容入力し前記不揮発性メモリに障害情報を書き込む障害検出回路と、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力するアクセス判定回路と、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力するコンフィギュレーションアクセス応答指示制御部とを有することを特徴とするＰＣＩカード。
ＰＣＩバスインタフェース制御部が、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順と、致命障害検出回路が、前記ＰＣＩバスインタフェース制御部からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、不揮発性メモリに致命的障害情報を書き込む手順と、コンフィギュレーションアクセス応答指示制御部が、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力する手順とを含むことを特徴とするＰＣＩ制御方法。
ＰＣＩバスインタフェース制御部が、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順と、
致命障害検出回路が、前記ＰＣＩバスインタフェース制御部、内部ロジック回路からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、不揮発性メモリに致命的障害情報を書き込む手順と、
コンフィギュレーションアクセス応答指示制御部が、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力する手順とを含むことを特徴とするＰＣＩ制御方法。
不揮発性メモリクリア回路が、事前に設定された条件にしたがって前記不揮発性メモリ内の致命的障害情報を消去する手順を含むことを特徴とする請求項７、または、８記載のＰＣＩ制御方法。
強制応答指示回路が、事前に設定された条件にしたがって前記コンフィギュレーションアクセス応答指示制御部からの非応答指示を応答指示に変更する手順を含むことを特徴とする請求項７、または、８記載のＰＣＩ制御方法。
ＰＣＩバスインタフェース制御部が、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順と、障害検出回路が、前記ＰＣＩバスインタフェース制御部から障害内容入力し不揮発性メモリに障害情報を書き込む手順と、アクセス判定回路が、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する手順と、コンフィギュレーションアクセス応答指示制御部が、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力する手順とを含むことを特徴とするＰＣＩ制御方法。
ＰＣＩバスインタフェース制御部が、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順と、内部ロジック回路が、ＰＣＩデバイスとしての処理を実施し自内の障害を検出し障害内容を出力する手順と、障害検出回路が、前記ＰＣＩバスインタフェース制御部、前記内部ロジック回路から障害内容入力し不揮発性メモリに障害情報を書き込む手順と、アクセス判定回路が、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する手順と、コンフィギュレーションアクセス応答指示制御部が、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力する手順とを含むことを特徴とするＰＣＩ制御方法。
ＰＣＩバスインタフェース制御部に、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順を実行させ、致命障害検出回路に、前記ＰＣＩバスインタフェース制御部からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、不揮発性メモリに致命的障害情報を書き込む手順を実行させ、コンフィギュレーションアクセス応答指示制御部に、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力する手順を実行させることを特徴とするＰＣＩ制御プログラム。
ＰＣＩバスインタフェース制御部に、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順を実行させ、致命障害検出回路に、前記ＰＣＩバスインタフェース制御部、内部ロジック回路からの障害内容を致命的障害であるかどうか判定し致命的障害であると判定すると、不揮発性メモリに致命的障害情報を書き込む手順を実行させ、コンフィギュレーションアクセス応答指示制御部に、前記不揮発性メモリに致命的障害情報が存在すると、前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して非応答指示を出力する手順を実行させることを特徴とするＰＣＩ制御プログラム。
不揮発性メモリクリア回路に、事前に設定された条件にしたがって前記不揮発性メモリ内の致命的障害情報を消去する手順を実行させることを特徴とする請求項１３、または、１４記載のＰＣＩ制御プログラム。
強制応答指示回路に、事前に設定された条件にしたがって前記コンフィギュレーションアクセス応答指示制御部からの非応答指示を応答指示に変更する手順を実行させることを特徴とする請求項１３、または、１４記載のＰＣＩ制御プログラム。
ＰＣＩバスインタフェース制御部に、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順を実行させ、障害検出回路に、前記ＰＣＩバスインタフェース制御部から障害内容入力し不揮発性メモリに障害情報を書き込む手順を実行させ、アクセス判定回路に、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する手順を実行させ、コンフィギュレーションアクセス応答指示制御部に、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力する手順を実行させることを特徴とするＰＣＩ制御プログラム。
ＰＣＩバスインタフェース制御部に、ＰＣＩバスに接続されＰＣＩバス上の障害を検出し障害内容を出力し、応答指示を受け取るとコンフィギュレーションアクセスに応答し、非応答指示を受けるとコンフィギュレーションアクセスに応答しない動作を実施する手順を実行させ、内部ロジック回路に、ＰＣＩデバイスとしての処理を実施し自内の障害を検出し障害内容を出力する手順を実行させ、障害検出回路に、前記ＰＣＩバスインタフェース制御部、前記内部ロジック回路から障害内容入力し不揮発性メモリに障害情報を書き込む手順を実行させ、アクセス判定回路に、前記不揮発性メモリ内の障害情報と事前に設定された条件とを照合し、照合結果により、コンフィギュレーションアクセスに対する非応答指示、または、応答指示を出力するのかを示す応答制御指示を出力する手順を実行させ、コンフィギュレーションアクセス応答指示制御部に、前記アクセス判定回路からの応答制御指示にしたがって前記ＰＣＩバスインタフェース制御部にコンフィギュレーションアクセスに対して応答または非応答指示を出力する手順を実行させることを特徴とするＰＣＩ制御プログラム。
障害内容が致命的障害であると判定すると、ＬＥＤを点灯させる前記致命障害検出回路を有することを特徴とする請求項１、２、３、４、または、５記載のＰＣＩカード。
請求項１、２、３、４、５、または、６記載の１以上のＰＣＩカードと、ＰＣＩホスト装置と、プロセッサを有することを特徴とする情報処理システム。