JP2005270908A - Hardware simulator - Google Patents
Hardware simulator Download PDFInfo
- Publication number
- JP2005270908A JP2005270908A JP2004091355A JP2004091355A JP2005270908A JP 2005270908 A JP2005270908 A JP 2005270908A JP 2004091355 A JP2004091355 A JP 2004091355A JP 2004091355 A JP2004091355 A JP 2004091355A JP 2005270908 A JP2005270908 A JP 2005270908A
- Authority
- JP
- Japan
- Prior art keywords
- reaction
- circuit
- network structure
- simulation
- substance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 253
- 238000004088 simulation Methods 0.000 claims abstract description 97
- 238000000605 extraction Methods 0.000 claims abstract description 47
- 230000007423 decrease Effects 0.000 claims abstract description 32
- 239000000284 extract Substances 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 abstract description 154
- 102000004190 Enzymes Human genes 0.000 abstract description 28
- 108090000790 Enzymes Proteins 0.000 abstract description 28
- 238000000547 structure data Methods 0.000 abstract 3
- 210000004027 cell Anatomy 0.000 description 46
- 238000005842 biochemical reaction Methods 0.000 description 34
- 238000009792 diffusion process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 210000002421 cell wall Anatomy 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- OMOVVBIIQSXZSZ-UHFFFAOYSA-N [6-(4-acetyloxy-5,9a-dimethyl-2,7-dioxo-4,5a,6,9-tetrahydro-3h-pyrano[3,4-b]oxepin-5-yl)-5-formyloxy-3-(furan-3-yl)-3a-methyl-7-methylidene-1a,2,3,4,5,6-hexahydroindeno[1,7a-b]oxiren-4-yl] 2-hydroxy-3-methylpentanoate Chemical compound CC12C(OC(=O)C(O)C(C)CC)C(OC=O)C(C3(C)C(CC(=O)OC4(C)COC(=O)CC43)OC(C)=O)C(=C)C32OC3CC1C=1C=COC=1 OMOVVBIIQSXZSZ-UHFFFAOYSA-N 0.000 description 2
- 230000000739 chaotic effect Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000000329 molecular dynamics simulation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 210000004958 brain cell Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000003834 intracellular effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000037353 metabolic pathway Effects 0.000 description 1
- 230000001617 migratory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Landscapes
- Physical Or Chemical Processes And Apparatus (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
本発明は、所定のハードウエアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウエアシミュレータに関するものである。 The present invention relates to a hardware simulator that is configured from predetermined hardware and that simulates the amount of change of a simulation object due to a reaction between simulation objects.
従来の化学反応シミュレーション方法としては、例えば、シミュレーションプログラムを計算機で実行することにより、有限温度及び有限時間を設定し、これら有限温度及び有限時間における分子動力学計算を行い、分子動力学計算により求められた励起状態を含む構造のすべてを用いて物質の全原子に働く力がすべて緩和される安定構造を複数求める処理等を行うものがある（特許文献１参照）。 As a conventional chemical reaction simulation method, for example, by executing a simulation program on a computer, a finite temperature and a finite time are set, a molecular dynamics calculation at the finite temperature and a finite time is performed, and a molecular dynamics calculation is performed. In some cases, all of the structures including excited states are used to obtain a plurality of stable structures in which all the forces acting on all atoms of the substance are alleviated (see Patent Document 1).
一方、上記のような化学反応シミュレーションにおいて多数の物質を容易に取り扱うことができるように、本願発明者は、化学反応シミュレーションを所定のハードウエアを用いて行うことを提案しており、この場合、化学反応ごとに反応実行回路が設けられ、この反応実行回路により各物質カウンタの値を増減させてシミュレーションが行われる（特許文献２参照）。
しかしながら、上記の化学反応シミュレーションでは、単に化学反応をシミュレーションできるだけで、シミュレーション対象物のネットワーク構造を抽出することはできない。特に、シミュレーション対象物の数が膨大になった場合、シミュレーション対象物間の関係が非常に複雑となり、シミュレーション対象物のネットワーク構造を抽出することがより困難となる。また、シミュレーション対象物間の反応の中には、発生頻度が非常に低く、シミュレーション対象物のネットワークとして無視できるものもあるが、上記の化学反応シミュレーションでは、このような反応を無視して主要な反応のみを表すシミュレーション対象物のネットワーク構造を抽出することもできない。 However, in the above chemical reaction simulation, only a chemical reaction can be simulated, and a network structure of a simulation target cannot be extracted. In particular, when the number of simulation objects becomes enormous, the relationship between the simulation objects becomes very complex, and it becomes more difficult to extract the network structure of the simulation objects. In addition, some reactions between simulation objects have a very low occurrence frequency and can be ignored as a network of simulation objects. However, in the above chemical reaction simulation, such reactions are ignored. It is also impossible to extract the network structure of the simulation object that represents only the reaction.
本発明の目的は、シミュレーション動作を行いながら、簡略な回路構成でシミュレーション対象物のネットワーク構造を抽出することができるハードウエアシミュレータを提供することである。 An object of the present invention is to provide a hardware simulator that can extract a network structure of a simulation object with a simple circuit configuration while performing a simulation operation.
本発明に係るハードウエアシミュレータは、所定のハードウエアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウエアシミュレータであって、シミュレーション対象物に対して設けられ、当該シミュレーション対象物に関する値を演算する複数の演算素子と、前記シミュレーション対象物間の反応に応じて演算素子の値を変化させる反応回路とを備え、前記反応回路は、前記反応に関係するシミュレーション対象物に対して設けられた演算素子を特定するための素子特定情報を予め記憶しており、前記反応回路から取得した素子特定情報を基に前記シミュレーション対象物のネットワーク構造を抽出する抽出回路をさらに備えるものである。 A hardware simulator according to the present invention is a hardware simulator that is configured of predetermined hardware and that simulates the amount of change of a simulation target due to a reaction between simulation targets, and is provided for the simulation target. A plurality of computing elements for computing values related to the simulation object; and a reaction circuit for changing a value of the computing element according to a reaction between the simulation objects, wherein the reaction circuit is a simulation object related to the reaction. And an extraction circuit for preliminarily storing element specifying information for specifying an arithmetic element provided for the network, and for extracting a network structure of the simulation object based on the element specifying information acquired from the reaction circuit. Is.
本発明に係るハードウエアシミュレータでは、シミュレーション対象物間の反応に応じてシミュレーション対象物に関する値を演算する複数の演算素子の値が反応回路によって変更されることにより、シミュレーション対象物間の反応によるシミュレーション対象物の変化量がシミュレーションされる。ここで、反応回路は反応に関係するシミュレーション対象物に対して設けられた演算素子を特定するための素子特定情報を予め記憶しており、反応回路から取得した素子特定情報を基にシミュレーション対象物のネットワーク構造を抽出しているので、素子特定情報から各反応回路に接続される演算素子を特定することができ、シミュレーション動作を行いながら、シミュレーション対象物のネットワーク構造を簡略な回路構成で抽出することができる。 In the hardware simulator according to the present invention, the values of a plurality of computing elements that calculate values related to the simulation object are changed by the reaction circuit in accordance with the reaction between the simulation objects, thereby simulating the reaction between the simulation objects. The amount of change of the object is simulated. Here, the reaction circuit stores in advance element specifying information for specifying an arithmetic element provided for a simulation target related to the reaction, and the simulation target based on the element specifying information acquired from the reaction circuit. Since the network structure is extracted, the computing element connected to each reaction circuit can be specified from the element specifying information, and the network structure of the simulation target is extracted with a simple circuit configuration while performing the simulation operation. be able to.
前記演算素子は、前記シミュレーション対象物に関する値をカウントするカウント回路を含み、前記反応回路は、反応の進行状態に応じて、反応前の各シミュレーション対象物の量を表すカウント回路に対して減少指令信号を出力して当該カウント回路のカウント値を減少させるとともに、反応後の各シミュレーション対象物の量を表すカウント回路に対して増加指令信号を出力して当該カウント回路のカウント値を増加させ、さらに、前記減少指令信号及び増加指令信号の出力状態を特定するための出力特定情報を前記抽出回路へ出力し、前記抽出回路は、前記反応回路から取得した素子特定情報及び出力特定情報を基に前記シミュレーション対象物のネットワーク構造を抽出することが好ましい。 The arithmetic element includes a count circuit that counts a value related to the simulation object, and the reaction circuit is configured to reduce a command to the count circuit that represents the amount of each simulation object before the reaction according to a progress state of the reaction. A signal is output to decrease the count value of the count circuit, and an increase command signal is output to the count circuit representing the amount of each simulation target after the reaction to increase the count value of the count circuit. The output specifying information for specifying the output state of the decrease command signal and the increase command signal is output to the extraction circuit, and the extraction circuit is based on the element specifying information and the output specifying information acquired from the reaction circuit. It is preferable to extract the network structure of the simulation target.
この場合、反応の進行状態に応じて、反応前の各シミュレーション対象物の量を表すカウント回路に対して減少指令信号を出力して当該カウント回路のカウント値を減少させるとともに、反応後の各シミュレーション対象物の量を表すカウント回路に対して増加指令信号を出力して当該カウント回路のカウント値を増加させ、このときの減少指令信号及び増加指令信号の出力状態を特定するための出力特定情報をも取得してシミュレーション対象物のネットワーク構造を抽出しているので、この出力特定情報から減少指令信号及び増加指令信号の出力頻度、すなわち反応速度を特定することができ、所定の反応速度以上の反応速度を有する主要な反応を表すシミュレーション対象物のネットワーク構造を抽出することができる。 In this case, according to the progress state of the reaction, a decrease command signal is output to the count circuit indicating the amount of each simulation object before the reaction to decrease the count value of the count circuit, and each simulation after the reaction Output specifying information for specifying the output state of the decrease command signal and the increase command signal at this time by increasing the count value of the count circuit by outputting an increase command signal to the count circuit representing the amount of the object Since the network structure of the object to be simulated is also extracted, the output frequency of the decrease command signal and the increase command signal, that is, the reaction rate can be specified from this output specifying information, and the reaction exceeding the predetermined reaction rate can be specified. It is possible to extract a network structure of a simulation object representing a main reaction having a velocity.
前記抽出回路は、前記反応回路から取得した素子特定情報及び出力特定情報に加えて前記カウント回路から取得したカウント値を基に前記シミュレーション対象物のネットワーク構造を抽出することが好ましい。 The extraction circuit preferably extracts the network structure of the simulation target based on the count value acquired from the count circuit in addition to the element specifying information and output specifying information acquired from the reaction circuit.
この場合、反応回路から取得した素子特定情報及び出力特定情報に加えてカウント回路から取得したカウント値を基にシミュレーション対象物のネットワーク構造を抽出しているので、カウント回路のカウント値、すなわちシミュレーション対象物に関する値、例えば、シミュレーション対象物の現在の数が所定数以上あり、充分な反応を行うことができる主要な反応を表すシミュレーション対象物のネットワーク構造を抽出することができる。 In this case, since the network structure of the simulation target is extracted based on the count value acquired from the count circuit in addition to the element specific information and output specific information acquired from the reaction circuit, the count value of the count circuit, that is, the simulation target It is possible to extract a network structure of a simulation object representing a main reaction that has a predetermined value or more, for example, a value related to the object, for example, a current number of simulation objects, and sufficient reaction can be performed.
前記抽出回路は、前記反応回路から取得した素子特定情報を基に演算素子と反応回路との組み合わせをマトリックス形式で記憶する記憶回路と、前記記憶回路に記憶されている演算素子と反応回路との組み合わせから前記シミュレーション対象物のネットワーク構造を抽出する構造抽出回路とを含むことが好ましい。 The extraction circuit includes a storage circuit that stores combinations of arithmetic elements and reaction circuits in a matrix format based on element identification information acquired from the reaction circuit, and an arithmetic element and reaction circuit stored in the storage circuit. It is preferable to include a structure extraction circuit that extracts a network structure of the simulation object from a combination.
この場合、演算素子と反応回路との組み合わせがマトリックス形式で記憶され、記憶されている演算素子と反応回路との組み合わせからシミュレーション対象物のネットワーク構造を抽出しているので、演算素子、すなわちシミュレーション対象物をノード、反応回路、すなわち反応をリンクとしてシミュレーション対象物のネットワーク構造を容易に抽出することができる。 In this case, the combination of the arithmetic element and the reaction circuit is stored in a matrix format, and the network structure of the simulation object is extracted from the stored combination of the arithmetic element and the reaction circuit. The network structure of the simulation object can be easily extracted by using the object as a node and the reaction circuit, that is, the reaction as a link.
前記構造抽出回路は、抽出したネットワーク構造を基に当該ネットワーク構造の特徴を表す特徴情報を演算することが好ましい。 The structure extraction circuit preferably calculates feature information representing the characteristics of the network structure based on the extracted network structure.
この場合、抽出したネットワーク構造を基に当該ネットワーク構造の特徴を表す特徴情報を演算しているので、演算素子、すなわちシミュレーション対象物をノード、反応回路、すなわち反応をリンクとした場合、各シミュレーション対象物に対するリンク数、その平均値及び最大値等のネットワーク構造の特徴的な情報を容易に検出することができる。 In this case, the feature information representing the characteristics of the network structure is calculated based on the extracted network structure. Therefore, when the calculation element, that is, the simulation target object is a node and the reaction circuit, that is, the reaction is a link, each simulation target It is possible to easily detect characteristic information of the network structure such as the number of links to an object, its average value and maximum value.
前記抽出回路により抽出されたネットワーク構造を提示する提示装置をさらに備えることが好ましい。この場合、ネットワーク構造を提示することができるので、ユーザはネットワーク構造を容易に理解することができる。 It is preferable to further include a presentation device that presents the network structure extracted by the extraction circuit. In this case, since the network structure can be presented, the user can easily understand the network structure.
前記提示装置は、前記抽出回路により抽出されたネットワーク構造を２部グラフ表現することが好ましい。この場合、ネットワーク構造が２部グラフ表現されるので、演算素子、すなわちシミュレーション対象物及び反応回路、すなわち反応をノードとし、両者の関係をリンクとして表示すること等ができ、ネットワーク構造をユーザがより容易に理解することができる。 The presentation device preferably represents a bipartite graph of the network structure extracted by the extraction circuit. In this case, since the network structure is represented in a bipartite graph, the operation element, that is, the simulation object and the reaction circuit, that is, the reaction can be displayed as a node, and the relationship between the two can be displayed as a link. Easy to understand.
前記提示装置は、前記抽出回路により抽出されたネットワーク構造をハイパーグラフ表現してもよい。この場合、ネットワーク構造がハイパーグラフ表現されるので、演算素子、すなわちシミュレーション対象物及び反応回路、すなわち反応を頂点とし、両者の関係を辺として表示すること等ができ、ネットワーク構造をユーザがより容易に理解することができる。 The presentation device may express the network structure extracted by the extraction circuit as a hypergraph. In this case, since the network structure is expressed as a hypergraph, it is possible to display arithmetic elements, that is, simulation objects and reaction circuits, that is, reactions as vertices and the relationship between the two as edges, and the network structure is easier for the user. Can understand.
本発明によれば、反応回路から取得した素子特定情報を基にシミュレーション対象物のネットワーク構造を抽出しているので、素子特定情報から各反応回路に接続される演算素子を特定することができ、シミュレーション動作を行いながら、シミュレーション対象物間のネットワーク構造を簡略な回路構成で抽出することができる。 According to the present invention, since the network structure of the simulation target is extracted based on the element identification information acquired from the reaction circuit, the arithmetic element connected to each reaction circuit can be identified from the element identification information. While performing the simulation operation, the network structure between the simulation objects can be extracted with a simple circuit configuration.
以下、本発明によるハードウエアシミュレータの一例として、生化学反応をシミュレーションし、シグナル伝達ネットワーク、遺伝子ネットワーク等の解明に好適に用いられる化学反応シミュレーション装置について図面を参照しながら説明する。 Hereinafter, as an example of a hardware simulator according to the present invention, a chemical reaction simulation apparatus that simulates a biochemical reaction and is suitably used for elucidating a signal transmission network, a gene network, and the like will be described with reference to the drawings.
図１は、本発明の一実施の形態によるハードウエアシミュレータの構成を示すブロック図である。図１に示すハードウエアシミュレータは、複数の乱数発生器Ｒ１〜Ｒｎ（ｎは任意の正数）、複数の酵素カウンタＫ１〜Ｋｎ、複数の絞り回路Ｖ１〜Ｖｎ、複数の反応実行回路Ｈ１〜Ｈｎ、複数の物質カウンタＢ１〜Ｂｍ（ｍは任意の正数）、接続切り換え回路ＳＷ、ネットワーク回路ＮＣ、構造情報記憶回路ＳＭ、構造抽出回路ＳＤ及び表示装置ＤＤを備える。 FIG. 1 is a block diagram showing a configuration of a hardware simulator according to an embodiment of the present invention. The hardware simulator shown in FIG. 1 includes a plurality of random number generators R1 to Rn (n is an arbitrary positive number), a plurality of enzyme counters K1 to Kn, a plurality of throttle circuits V1 to Vn, and a plurality of reaction execution circuits H1 to Hn. , A plurality of substance counters B1 to Bm (m is an arbitrary positive number), a connection switching circuit SW, a network circuit NC, a structure information storage circuit SM, a structure extraction circuit SD, and a display device DD.
酵素カウンタＫ１〜Ｋｎ、絞り回路Ｖ１〜Ｖｎ及び反応実行回路Ｈ１〜Ｈｎは、シミュレーションに使用される生化学反応ごとに設けられ、物質カウンタＢ１〜Ｂｍは、シミュレーションに使用される物質ごとに設けられる。乱数発生器Ｒ１は、絞り回路Ｖ１の入力側に接続され、反応実行回路Ｈ１は、絞り回路Ｖ１の出力側に接続され、酵素カウンタＫ１は、絞り回路Ｖ１に接続される。他の乱数発生器、酵素カウンタ、絞り回路及び反応実行回路も上記と同様に接続される。 The enzyme counters K1 to Kn, the throttle circuits V1 to Vn, and the reaction execution circuits H1 to Hn are provided for each biochemical reaction used for the simulation, and the substance counters B1 to Bm are provided for each substance used for the simulation. . The random number generator R1 is connected to the input side of the aperture circuit V1, the reaction execution circuit H1 is connected to the output side of the aperture circuit V1, and the enzyme counter K1 is connected to the aperture circuit V1. Other random number generators, enzyme counters, throttle circuits, and reaction execution circuits are also connected in the same manner as described above.
接続切り換え回路ＳＷは、例えば、空間スイッチ等から構成され、複数の増加指令信号用の入力配線Ｉ１〜Ｉｎ及び減少指令信号用の入力配線Ｄ１〜Ｄｎと、複数の増加指令信号用の出力配線ｉ１〜ｉｍ及び減少指令信号用の出力配線ｄ１〜ｄｍを含み、各配線がマトリックス状に配置されている。 The connection switching circuit SW is composed of, for example, a space switch or the like, and includes a plurality of increase command signal input lines I1 to In and a decrease command signal input lines D1 to Dn, and a plurality of increase command signal output lines i1. -Im and output wirings d1 to dm for the decrease command signal, and each wiring is arranged in a matrix.
反応実行回路Ｈ１は、接続切り換え回路ＳＷの増加指令信号用の入力配線Ｉ１及び減少指令信号用の入力配線Ｄ１に接続され、他の反応実行回路も同様に接続される。物質カウンタＢ１は、接続切り換え回路ＳＷの増加指令信号用の出力配線ｉ１及び減少指令信号用の出力配線ｄ１に接続され、他の物質カウンタも同様に接続される。また、接続切り換え回路ＳＷにおいて図中に黒丸で示す各配線の交点ＮＤには、時分割ゲート及び時分割ゲートのオン／オフを制御する保持メモリ等から構成されるスイッチ（図示省略）が配置されている。 The reaction execution circuit H1 is connected to the input wiring I1 for increase command signal and the input wiring D1 for decrease command signal of the connection switching circuit SW, and other reaction execution circuits are similarly connected. The substance counter B1 is connected to the output wiring i1 for the increase command signal and the output wiring d1 for the decrease command signal of the connection switching circuit SW, and other substance counters are similarly connected. In the connection switching circuit SW, a switch (not shown) including a time-division gate and a holding memory for controlling on / off of the time-division gate is arranged at the intersection ND of each wiring indicated by a black circle in the drawing. ing.
接続切り換え回路ＳＷは、各スイッチをオン／オフすることにより、増加指令信号用の入力配線Ｉ１〜Ｉｎと増加指令信号用の出力配線ｉ１〜ｉｍとの接続状態及び減少指令信号用の入力配線Ｄ１〜Ｄｎと減少指令信号用の出力配線ｄ１〜ｄｍとの接続状態を制御し、各反応実行回路Ｈ１〜Ｈｎが表す生化学反応の反応前の物質を表す物質カウンタ及び反応後の物質を表す物質カウンタと対応する反応実行回路とを接続する。なお、接続切り換え回路ＳＷは、上記の空間スイッチに特に限定されず、反応実行回路と物質カウンタとの接続状態を切り換えることができるものであれば、他の接続切り換え回路を用いてもよいし、また、接続切り換え回路を用いることなく、反応実行回路と物質カウンタとを配線により直接接続するようにしてもよい。 The connection switching circuit SW turns on / off each switch to connect the increase command signal input wirings I1 to In and the increase command signal output wirings i1 to im and the decrease command signal input wiring D1. A substance counter that represents the substance before the reaction of the biochemical reaction represented by each reaction execution circuit H1 to Hn, and a substance that represents the substance after the reaction, which controls the connection state between Dn and the output wirings d1 to dm for the decrease command signal The counter and the corresponding reaction execution circuit are connected. Note that the connection switching circuit SW is not particularly limited to the above space switch, and other connection switching circuits may be used as long as the connection state between the reaction execution circuit and the substance counter can be switched. Further, the reaction execution circuit and the substance counter may be directly connected by wiring without using the connection switching circuit.
物質カウンタＢ１〜Ｂｍは、例えば、バイナリカウンタ等から構成され、反応前の各物質の数、すなわち分子数又は原子数を初期カウント値として設定され、反応実行回路Ｈ１〜Ｈｎの減少指令信号及び増加指令信号に応じて、そのカウント値を減少及び増加させる。なお、物質カウンタは、上記のバイナリカウンタに特に限定されず、シミュレーション対象物ごとに設けられ、当該シミュレーション対象物に関する値を演算する演算素子であれば、他のカウンタ等を用いてもよい。例えば、代謝経路におけるクエン酸回路のような生化学反応を状態遷移と捉え、状態遷移機械（有限状態オートマトン）を組み合わせて使用する場合、物質カウンタとしてジョンソンカウンタを用いることにより、コンパクトな回路により高速にシミュレーションすることができる。 The substance counters B1 to Bm are composed of, for example, binary counters, and the number of each substance before reaction, that is, the number of molecules or the number of atoms is set as an initial count value, and the decrease command signal and increase of the reaction execution circuits H1 to Hn The count value is decreased and increased in response to the command signal. The substance counter is not particularly limited to the binary counter described above, and any other counter or the like may be used as long as it is an arithmetic element that is provided for each simulation target and calculates a value related to the simulation target. For example, when a biochemical reaction such as a citric acid circuit in a metabolic pathway is regarded as a state transition and used in combination with a state transition machine (finite state automaton), a Johnson counter is used as a substance counter, thereby enabling a faster and more compact circuit. Can be simulated.
乱数発生器Ｒ１は、生化学反応の反応速度を制御するための所定の乱数を、絞り回路Ｖ１を介して反応実行回路Ｈ１に出力する。乱数発生器としては、擬似乱数を発生させる擬似乱数発生回路、カオス的な乱数を発生させるカオス発生回路、熱雑音に基づく乱数を発生させる熱雑音発生回路等を用いることができる。 The random number generator R1 outputs a predetermined random number for controlling the reaction rate of the biochemical reaction to the reaction execution circuit H1 via the throttle circuit V1. As the random number generator, a pseudo random number generation circuit that generates pseudo random numbers, a chaos generation circuit that generates chaotic random numbers, a thermal noise generation circuit that generates random numbers based on thermal noise, and the like can be used.
例えば、擬似乱数発生回路としては、線形フィードバックシフトレジスタを用いることによって、線形フィードバックシフトレジスタがＬ個のレジスタから構成されると、２L−１の長周期を有するが、ほぼランダムな乱数を発生させることができる。カオス発生回路としては、コンデンサと可変抵抗回路とで構成される閉ループにより不規則な信号を発生させる回路等を用いることによって、カオス的な振る舞いを行う不規則な乱数を発生させることができる。熱雑音発生回路としては、短周期のパルスを長周期のパルスによりラッチし、ラッチされた短周期のパルスのレベルを乱数として出力する回路等を用いることによって、ホワイトノイズによる周期性のない乱数を発生させることができる。 For example, as a pseudo-random number generation circuit, a linear feedback shift register is used, and when the linear feedback shift register is composed of L registers, a random number having a long period of 2 L -1 is generated. Can be made. As the chaos generation circuit, an irregular random number that performs chaotic behavior can be generated by using a circuit that generates an irregular signal by a closed loop including a capacitor and a variable resistance circuit. As a thermal noise generation circuit, by using a circuit that latches short cycle pulses with long cycle pulses and outputs the level of the latched short cycle pulses as random numbers, random numbers without periodicity due to white noise can be generated. Can be generated.
酵素カウンタＫ１は、反応実行回路Ｈ１が表す生化学反応に使用される酵素物質の数、すなわち酵素物質の分子数をそのカウント値として設定され、設定されたカウント値に応じて絞り回路Ｖ１の絞り量が調整される。なお、一般の化学反応の場合は、酵素カウンタが触媒カウンタに変更され、生細胞内で作られる蛋白性の生体触媒である酵素の代わりに、触媒物質の数がそのカウント値として設定される。また、触媒（酵素）を使用しない化学反応の場合、触媒（酵素）カウンタ及び絞り回路は不要となる。 The enzyme counter K1 is set with the number of enzyme substances used in the biochemical reaction represented by the reaction execution circuit H1, that is, the number of molecules of the enzyme substance as its count value, and the aperture of the aperture circuit V1 according to the set count value. The amount is adjusted. In the case of a general chemical reaction, the enzyme counter is changed to a catalyst counter, and the number of catalytic substances is set as the count value instead of an enzyme that is a protein biocatalyst produced in living cells. In the case of a chemical reaction that does not use a catalyst (enzyme), a catalyst (enzyme) counter and a throttle circuit are not required.
具体的には、乱数発生器Ｒ１が乱数として“１”又は“０”のデータをランダムに発生し、酵素カウンタＫ１がそのカウント値に応じて“０”に対する“１”の頻度を調整して“１”又は“０”のデータを出力する。このとき、絞り回路Ｖ１は両データの論理積を取り、その結果を反応実行回路Ｈ１へ出力する。したがって、酵素カウンタＫ１のカウント値に応じて反応実行回路Ｈ１へ入力される“１”の頻度が調整される。 Specifically, the random number generator R1 randomly generates “1” or “0” data as a random number, and the enzyme counter K1 adjusts the frequency of “1” with respect to “0” according to the count value. Data of “1” or “0” is output. At this time, the aperture circuit V1 takes the logical product of both data and outputs the result to the reaction execution circuit H1. Therefore, the frequency of “1” input to the reaction execution circuit H1 is adjusted according to the count value of the enzyme counter K1.
反応実行回路Ｈ１は、データとして“１”が入力された場合、反応を実行させるため、増加指令信号用の入力配線Ｉ１にカウント値を１だけ増加させるための増加指令信号を出力するとともに、減少指令信号用の入力配線Ｄ１にカウント値を１だけ減少させるための減少指令信号を出力する。一方、反応実行回路Ｈ１は、データとして“０”が入力された場合、反応を行わないようにするため（不実行の状態）、増加指令信号及び減少指令信号を出力しない。 When “1” is input as data, the reaction execution circuit H1 outputs an increase command signal for increasing the count value by 1 to the input wiring I1 for increase command signal and decreases the response to execute the reaction. A decrease command signal for decreasing the count value by 1 is output to the command signal input wiring D1. On the other hand, when “0” is input as data, the reaction execution circuit H1 does not output an increase command signal and a decrease command signal so as not to perform a reaction (non-execution state).
このとき、接続切り換え回路ＳＷは、減少指令信号用の入力配線Ｄ１と、反応実行回路Ｈ１が表す生化学反応における反応前の物質の数、すなわち分子数又は原子数を表す物質カウンタに接続されている減少指令信号用の出力配線とを接続している。したがって、反応実行回路Ｈ１から出力される減少指令信号が反応前の物質に対して設けられた物質カウンタへ入力され、当該物質カウンタが自身のカウント値を１だけ減少させる。また、接続切り換え回路ＳＷは、増加指令信号用の入力配線Ｉ１と、反応実行回路Ｈ１が表す生化学反応における反応後の物質の数、すなわち分子数又は原子数を表す物質カウンタに接続されている増加指令信号用の出力配線とを接続している。したがって、反応実行回路Ｈ１から出力される増加指令信号が反応後の物質に対して設けられた物質カウンタへ入力され、当該物質カウンタが自身のカウント値を１だけ増加させる。 At this time, the connection switching circuit SW is connected to the input wiring D1 for the decrease command signal and the substance counter representing the number of substances before the reaction in the biochemical reaction represented by the reaction execution circuit H1, that is, the number of molecules or the number of atoms. This is connected to the output wiring for the decrease command signal. Therefore, the decrease command signal output from the reaction execution circuit H1 is input to the substance counter provided for the substance before the reaction, and the substance counter decreases its count value by one. The connection switching circuit SW is connected to an input wiring I1 for an increase command signal and a substance counter representing the number of substances after reaction in the biochemical reaction represented by the reaction execution circuit H1, that is, the number of molecules or the number of atoms. The output wiring for the increase command signal is connected. Therefore, the increase command signal output from the reaction execution circuit H1 is input to the substance counter provided for the substance after the reaction, and the substance counter increases its count value by one.
他の乱数発生器、酵素カウンタ、絞り回路及び反応実行回路も、上記と同様に構成され、生化学反応に応じて上記と同様に動作する。なお、酵素カウンタに割り当てられる酵素の数が生化学反応等により増減する場合は、酵素カウンタも物質カウンタと同様に構成されて接続切り換え回路に接続され、対応する反応実行回路によりそのカウント値が増減される。 Other random number generators, enzyme counters, throttling circuits, and reaction execution circuits are also configured in the same manner as described above, and operate in the same manner as described above according to biochemical reactions. When the number of enzymes assigned to the enzyme counter increases or decreases due to a biochemical reaction or the like, the enzyme counter is also configured in the same way as the substance counter and is connected to the connection switching circuit, and the count value is increased or decreased by the corresponding reaction execution circuit. Is done.
また、反応実行回路Ｈ１〜Ｈｎは、内部にメモリを有し、自身が割り当てられた反応における反応前の物質に割り当てられた物質カウンタ及び反応後の物質に割り当てられた物質カウンタを特定するための素子特定情報として部分ネットワーク構造情報を予め記憶している。ここで、物質カウンタＢ１〜Ｂｍ及び反応実行回路Ｈ１〜Ｈｎには、各々を識別可能な識別情報が予め付与されており、反応実行回路Ｈ１は、反応前後の物質カウンタの識別情報を部分ネットワーク構造情報として予め記憶している。他の反応実行回路も同様に自身の部分ネットワーク構造情報を予め記憶している。 In addition, the reaction execution circuits H1 to Hn have a memory therein, and specify a substance counter assigned to a substance before reaction in a reaction to which the reaction execution circuit H1 is assigned and a substance counter assigned to a substance after reaction. Partial network structure information is stored in advance as element specifying information. Here, identification information for identifying each of the substance counters B1 to Bm and the reaction execution circuits H1 to Hn is given in advance, and the reaction execution circuit H1 displays the identification information of the substance counter before and after the reaction in a partial network structure. It is stored in advance as information. Other reaction execution circuits similarly store their partial network structure information in advance.
反応実行回路Ｈ１は、自身の部分ネットワーク構造情報を出力信号Ｓ１としてネットワーク回路ＮＣを介して反応実行回路Ｈ２へ出力する。反応実行回路Ｈ２は、受信した反応実行回路Ｈ１の部分ネットワーク構造情報に自身の部分ネットワーク構造情報を付加して出力信号Ｓ２としてネットワーク回路ＮＣを介して反応実行回路Ｈ３へ出力する。以降、反応実行回路Ｈ３〜Ｈｎ−１は、受信した部分ネットワーク構造情報に自身の部分ネットワーク構造情報を付加してネットワーク回路ＮＣを介して次の反応実行回路へ出力する。最後に、反応実行回路Ｈｎは、受信した反応実行回路Ｈｎ−１までの部分ネットワーク構造情報に自身の部分ネットワーク構造情報を付加して出力信号Ｓｎとしてネットワーク回路ＮＣへ出力する。 The reaction execution circuit H1 outputs its partial network structure information as an output signal S1 to the reaction execution circuit H2 via the network circuit NC. The reaction execution circuit H2 adds its own partial network structure information to the received partial network structure information of the reaction execution circuit H1 and outputs it as an output signal S2 to the reaction execution circuit H3 via the network circuit NC. Thereafter, the reaction execution circuits H3 to Hn-1 add their own partial network structure information to the received partial network structure information and output it to the next reaction execution circuit via the network circuit NC. Finally, the reaction execution circuit Hn adds its partial network structure information to the received partial network structure information up to the reaction execution circuit Hn-1, and outputs it to the network circuit NC as an output signal Sn.
ネットワーク回路ＮＣは、例えば、平均経路長が短いというランダムネットワークの特徴とクラスター係数が大きいというレギュラーネットワークの特徴との双方を合わせ持つスモールワールドネットワーク回路から構成され、反応実行回路Ｈｎから送信された全ての部分ネットワーク構造情報を構造情報記憶回路ＳＭへ出力する。このように、スモールワールドネットワーク回路を用いて、部分ネットワーク構造情報を順次送信することによりネットワーク回路ＮＣにおける通信のオーバーヘッドを低減することができ、短時間で全ての部分ネットワーク構造情報を構造情報記憶回路ＳＭへ送信することができる。 The network circuit NC is composed of, for example, a small world network circuit having both the characteristics of a random network having a short average path length and the characteristics of a regular network having a large cluster coefficient, and all of them transmitted from the reaction execution circuit Hn. Are output to the structure information storage circuit SM. In this way, by sequentially transmitting the partial network structure information using the small world network circuit, the communication overhead in the network circuit NC can be reduced, and all the partial network structure information can be transferred to the structure information storage circuit in a short time. Can be sent to SM.
なお、ネットワーク回路は、上記の例に特に限定されず、他のネットワークを用いてもよい。また、部分ネットワーク構造情報の送信方法も、上記の例に特に限定されず、全ての反応実行回路Ｈ１〜Ｈｎが自身の部分ネットワーク構造情報をネットワーク回路ＮＣを介して構造情報記憶回路ＳＭへ直接送信したり、一部の反応実行回路が自身の部分ネットワーク構造情報を順次送信し、他の反応実行回路が自身の部分ネットワーク構造情報を直接送信する等の種々の変更が可能である。 The network circuit is not particularly limited to the above example, and other networks may be used. Also, the transmission method of the partial network structure information is not particularly limited to the above example, and all the reaction execution circuits H1 to Hn directly transmit their partial network structure information to the structure information storage circuit SM via the network circuit NC. It is also possible to make various modifications such as some reaction execution circuits sequentially transmitting their own partial network structure information and other reaction execution circuits directly transmitting their own partial network structure information.
構造情報記憶回路ＳＭは、メモリ等から構成され、反応実行回路Ｈ１〜Ｈｎから送信された部分ネットワーク構造情報から反応実行回路と当該反応実行回路に接続される物質カウンタとが識別可能なように、反応実行回路と物質カウンタとの組み合わせをマトリックス形式で記憶する。 The structure information storage circuit SM is composed of a memory or the like, so that the reaction execution circuit and the substance counter connected to the reaction execution circuit can be identified from the partial network structure information transmitted from the reaction execution circuits H1 to Hn. The combination of the reaction execution circuit and the substance counter is stored in a matrix format.
構造抽出回路ＳＤは、所定の論理回路等から構成され、構造情報記憶回路ＳＭに記憶されている反応実行回路と物質カウンタとの組み合わせから、物質カウンタ、すなわち反応前後の物質をノード、反応実行回路、すなわち反応をリンクとするネットワーク構造を抽出し、抽出したネットワーク構造を２部グラフ表現するための画像データを表示装置ＤＤへ出力する。 The structure extraction circuit SD is composed of a predetermined logic circuit and the like. From the combination of the reaction execution circuit and the substance counter stored in the structure information storage circuit SM, a substance counter, that is, a substance before and after the reaction is set as a node, a reaction execution circuit. That is, a network structure having a reaction as a link is extracted, and image data for expressing the extracted network structure as a bipartite graph is output to the display device DD.
表示装置ＤＤは、ＣＲＴ（陰極線管）又は液晶表示装置等から構成され、構造抽出回路ＳＤから出力された画像データを用いてネットワーク構造を２部グラフ表現を用いて表示する。なお、ネットワーク構造のユーザへの提示方法は、上記の例に特に限定されず、ネットワーク構造をハイパーグラフ（例えば、グラフの理論III、Ｃ．ベルジェ著、サイエンス社参照）、双対グラフ等の他のグラフ表現を用いて表示したり、印刷装置を用いて印字する等の種々の変更が可能である。例えば、ハイパーグラフの場合、物質カウンタ（反応前後の物質）及び反応実行回路（反応）を頂点、両者の関係を辺として表示したり、物質カウンタ（反応前後の物質）を頂点、反応実行回路（物質間の反応）を辺として表示したりすることができる。 The display device DD is composed of a CRT (cathode ray tube), a liquid crystal display device, or the like, and displays the network structure using the bipartite graph expression using the image data output from the structure extraction circuit SD. The method of presenting the network structure to the user is not particularly limited to the above example, and the network structure is not limited to the hypergraph (for example, Graph Theory III, written by C. Berger, Science, Inc.) or other graphs such as dual graphs. Various changes such as display using a graph expression or printing using a printing apparatus are possible. For example, in the case of a hypergraph, a substance counter (substance before and after reaction) and a reaction execution circuit (reaction) are displayed as vertices, and the relationship between the two is displayed as an edge, or a substance counter (substance before and after reaction) is displayed as a vertex and a reaction execution circuit ( Reaction between substances) can be displayed as an edge.
また、反応実行回路Ｈ１〜Ｈｎは、減少指令信号及び増加指令信号を出力するとき、減少指令信号及び増加指令信号を出力したことを示すとともに、出力した信号が減少指令信号及び増加指令信号のいずれであるかを特定するための出力特定情報を出力信号Ｓ１〜Ｓｎとしてネットワーク回路ＮＣへ出力する。ネットワーク回路ＮＣは、反応実行回路Ｈ１〜Ｈｎから送信された出力特定情報を構造情報記憶回路ＳＭへ出力する。構造情報記憶回路ＳＭは、受信された出力特定情報を用いて各反応実行回路Ｈ１〜Ｈｎが出力している減少指令信号及び増加指令信号の単位時間当りの送信回数（送信頻度）を算出して反応実行回路Ｈ１〜Ｈｎに対応付けて送信頻度を記憶する。構造抽出回路ＳＤは、構造情報記憶回路ＳＭに記憶されている送信頻度を読み出し、所定の下限値以上の送信頻度、すなわち所定の反応速度以上の反応速度で反応が行われている主要な反応を抽出する。構造抽出回路ＳＤは、この主要な反応に該当する反応実行回路と物質カウンタとの組み合わせからネットワーク構造を抽出し、反応速度が充分に速い主要な反応のみを表すネットワーク構造を表示装置ＤＤに２部グラフ表示させる。 In addition, when the reaction execution circuits H1 to Hn output the decrease command signal and the increase command signal, the reaction execution circuits H1 to Hn indicate that the decrease command signal and the increase command signal are output. Is output as output signals S1 to Sn to the network circuit NC. The network circuit NC outputs the output specifying information transmitted from the reaction execution circuits H1 to Hn to the structure information storage circuit SM. The structure information storage circuit SM calculates the number of transmissions (transmission frequency) per unit time of the decrease command signal and the increase command signal output from the reaction execution circuits H1 to Hn using the received output specifying information. The transmission frequency is stored in association with the reaction execution circuits H1 to Hn. The structure extraction circuit SD reads the transmission frequency stored in the structure information storage circuit SM, and transmits the main reaction that is being performed at a transmission frequency that is equal to or higher than a predetermined lower limit value, that is, a reaction rate that is equal to or higher than a predetermined reaction rate. Extract. The structure extraction circuit SD extracts the network structure from the combination of the reaction execution circuit corresponding to the main reaction and the substance counter, and displays two network structures representing only the main reaction with a sufficiently high reaction speed in the display device DD. Display a graph.
また、物質カウンタＢ１〜Ｂｍは、現在のカウント値、すなわち各物質の分子数又は原子数をネットワーク回路ＮＣへ出力する。ネットワーク回路ＮＣは、物質カウンタＢ１〜Ｂｍから送信された各物質の分子数又は原子数を構造情報記憶回路ＳＭへ出力する。構造情報記憶回路ＳＭは、受信された各物質の分子数又は原子数を反応実行回路Ｈ１〜Ｈｎ又は物質カウンタＢ１〜Ｂｍに対応付けて記憶する。構造抽出回路ＳＤは、構造情報記憶回路ＳＭに記憶されている各物質の分子数又は原子数を読み出し、所定の下限値以上の分子数又は原子数が存在して充分な反応が行われている主要な反応を抽出する。構造抽出回路ＳＤは、この主要な反応に該当する反応実行回路と物質カウンタとの組み合わせからネットワーク構造を抽出し、反応物質が充分に存在する主要な反応のみを表すネットワーク構造を表示装置ＤＤに２部グラフ表示させる。 The substance counters B1 to Bm output the current count value, that is, the number of molecules or atoms of each substance to the network circuit NC. The network circuit NC outputs the number of molecules or the number of atoms of each substance transmitted from the substance counters B1 to Bm to the structure information storage circuit SM. The structure information storage circuit SM stores the received number of molecules or atoms of each substance in association with the reaction execution circuits H1 to Hn or the substance counters B1 to Bm. The structure extraction circuit SD reads the number of molecules or the number of atoms of each substance stored in the structure information storage circuit SM, and there is a sufficient number of molecules or atoms that are equal to or greater than a predetermined lower limit value to perform a sufficient reaction. Extract the main reaction. The structure extraction circuit SD extracts the network structure from the combination of the reaction execution circuit corresponding to the main reaction and the substance counter, and displays a network structure representing only the main reaction in which the reactant is sufficiently present in the display device DD. Display a partial graph.
また、構造抽出回路ＳＤは、抽出したネットワーク構造を基に当該ネットワーク構造の特徴を表す特徴情報を演算して表示装置ＤＤに表示させる。例えば、構造抽出回路ＳＤは、内部の加算器を用いて、構造情報記憶回路ＳＭに記憶されている反応実行回路と物質カウンタとの組み合わせから物質カウンタに接続されている反応実行回路の数、すなわちリンク数を算出したり、内部の除算器を用いて、全ての物質カウンタのリンク数を加算した値を物質カウンタの総数で除算して物質カウンタの平均リンク数を算出したり、内部の最大値検出器を用いて、物質カウンタの最大リンク数を算出したり、所定範囲ごとに最大リンク数を算出してリンク数の分布を算出する等の種々の演算を行う。 In addition, the structure extraction circuit SD calculates feature information representing the features of the network structure based on the extracted network structure and displays it on the display device DD. For example, the structure extraction circuit SD uses an internal adder, and the number of reaction execution circuits connected to the substance counter from the combination of the reaction execution circuit and the substance counter stored in the structure information storage circuit SM, that is, Calculate the number of links, or use the internal divider to calculate the average number of links of the substance counter by dividing the sum of the number of links of all substance counters by the total number of substance counters. Using the detector, various operations such as calculating the maximum number of links of the substance counter, calculating the maximum number of links for each predetermined range, and calculating the distribution of the number of links are performed.
本実施の形態において、物質カウンタＢ１〜Ｂｍが演算素子及びカウント回路の一例に相当し、反応実行回路Ｈ１〜Ｈｎ、乱数発生器Ｒ１〜Ｒｎ、酵素カウンタＫ１〜Ｋｎ、絞り回路Ｖ１〜Ｖｎ及び接続切り換え回路ＳＷが反応回路の一例に相当し、構造情報記憶回路ＳＭ及び構造抽出回路ＳＤが抽出回路の一例に相当し、構造情報記憶回路ＳＭが記憶回路の一例に相当し、構造抽出回路ＳＤが構造抽出回路の一例に相当し、表示装置ＤＤが提示装置の一例に相当する。 In the present embodiment, the substance counters B1 to Bm correspond to an example of arithmetic elements and count circuits, and reaction execution circuits H1 to Hn, random number generators R1 to Rn, enzyme counters K1 to Kn, throttle circuits V1 to Vn, and connections The switching circuit SW corresponds to an example of a reaction circuit, the structure information storage circuit SM and the structure extraction circuit SD correspond to an example of an extraction circuit, the structure information storage circuit SM corresponds to an example of a storage circuit, and the structure extraction circuit SD The display device DD corresponds to an example of a structure extraction circuit, and the display device DD corresponds to an example of a presentation device.
次に、上記のように構成されたハードウエアシミュレータの動作について説明する。まず、シミュレーションの対象となる物質、生化学反応及び酵素等に関する必要なデータを用いて、物質カウンタＢ１〜Ｂｍに各物質の数を表すカウンタの初期値が設定されるとともに、酵素カウンタＫ１〜Ｋｎに各酵素の数を表すカウンタの初期値が設定される。次に、乱数発生器Ｒ１〜Ｒｎは上記の乱数を発生させ、絞り回路Ｖ１〜Ｖｎは、酵素カウンタＫ１〜Ｋｎの酵素の数に応じて乱数を補正する。反応実行回路Ｈ１〜Ｈｎは、酵素数により補正された乱数の値に応じて反応が実行されるように、反応前の物質の分子数又は原子数を表す物質カウンタＢ１〜Ｂｍのカウント値を１だけ減少させるとともに、反応後の物質の分子数又は原子数を表す物質カウンタＢ１〜Ｂｍのカウント値を１だけ増加させる。 Next, the operation of the hardware simulator configured as described above will be described. First, the initial values of the counters indicating the number of each substance are set in the substance counters B1 to Bm using necessary data regarding the substance, biochemical reaction, enzyme, and the like to be simulated, and the enzyme counters K1 to Kn. Is set to the initial value of the counter indicating the number of each enzyme. Next, the random number generators R1 to Rn generate the above random numbers, and the diaphragm circuits V1 to Vn correct the random numbers according to the number of enzymes in the enzyme counters K1 to Kn. The reaction execution circuits H1 to Hn set the count values of the substance counters B1 to Bm representing the number of molecules or atoms of the substance before the reaction to 1 so that the reaction is executed according to the random number value corrected by the number of enzymes. And the count value of the substance counters B1 to Bm indicating the number of molecules or atoms of the substance after the reaction is increased by one.
このようにして、各反応実行回路Ｈ１〜Ｈｎが表す生化学反応の反応速度が反応実行回路Ｈ１〜Ｈｎごとに調整され、各反応実行回路Ｈ１〜Ｈｎが表す生化学反応の反応前後の物質に対応する物質カウンタＢ１〜Ｂｍが対応する反応実行回路Ｈ１〜Ｈｎに接続されるとともに、各反応実行回路Ｈ１〜Ｈｎが表す生化学反応に応じて反応前後の物質に対応する物質カウンタＢ１〜Ｂｍのカウント値が減少又は増加され、複数の生化学反応が並列的にシミュレーションされる。 In this way, the reaction rate of the biochemical reaction represented by each reaction execution circuit H1 to Hn is adjusted for each reaction execution circuit H1 to Hn, and the substances before and after the reaction of the biochemical reaction represented by each reaction execution circuit H1 to Hn are adjusted. The corresponding substance counters B1 to Bm are connected to the corresponding reaction execution circuits H1 to Hn, and the substance counters B1 to Bm corresponding to the substances before and after the reaction according to the biochemical reaction represented by each reaction execution circuit H1 to Hn. The count value is decreased or increased and multiple biochemical reactions are simulated in parallel.
このように、反応前後の各物質の量をカウント値、すなわち数（整数）として捉え、生化学反応による物質の変化量をシミュレーションしているので、物質カウンタＢ１〜Ｂｍの数を増加するだけでシミュレーションに使用する物質の種類を増加させることができる。また、未知の生化学反応が新たにわかった場合、病体等によりある生化学反応が欠損している場合及び野生種のために生化学反応が通常と異なる場合でも、新たな生化学反応、欠損した生化学反応及び通常と異なる生化学反応に応じて接続切り換え回路ＳＷにより反応実行回路Ｈ１〜Ｈｎと物質カウンタＢ１〜Ｂｍとの接続状態を変更等することにより容易に対処することができる。 In this way, since the amount of each substance before and after the reaction is regarded as a count value, that is, a number (integer), and the amount of change of the substance due to the biochemical reaction is simulated, only the number of substance counters B1 to Bm is increased. The types of substances used for simulation can be increased. In addition, even when an unknown biochemical reaction is newly found, a new biochemical reaction or deficiency is detected even if a biochemical reaction is deficient due to a disease etc. This can be easily dealt with by changing the connection state between the reaction execution circuits H1 to Hn and the substance counters B1 to Bm by the connection switching circuit SW according to the biochemical reaction performed and the biochemical reaction different from normal.
ここで、反応実行回路Ｈ１〜Ｈｎは、自身の部分ネットワーク構造情報を順次送信しており、最終的に、構造情報記憶回路ＳＭは、全ての部分ネットワーク構造情報を受信して反応実行回路と物質カウンタとの組み合わせをマトリックス形式で記憶する。構造抽出回路ＳＤは、構造情報記憶回路ＳＭに記憶されている反応実行回路と物質カウンタとの組み合わせから、物質カウンタ（反応前後の物質）をノード、反応実行回路（反応）をリンクとするネットワーク構造を抽出し、抽出したネットワーク構造を表示装置ＤＤに２部グラフ表示させる。 Here, the reaction execution circuits H1 to Hn sequentially transmit their own partial network structure information. Finally, the structure information storage circuit SM receives all the partial network structure information and receives the reaction execution circuit and the substance. The combination with the counter is stored in a matrix format. The structure extraction circuit SD is a network structure in which a substance counter (substance before and after reaction) is a node and a reaction execution circuit (reaction) is a link from a combination of a reaction execution circuit and a substance counter stored in the structure information storage circuit SM. And the extracted network structure is displayed in a bipartite graph on the display device DD.
図２は、物質をノード、反応をリンクとした場合の物質間の反応をネットワーク表現した一例を示す図である。なお、図中の丸はノードとなる物質を、矢印はリンクとなる反応を、矢印方向は反応方向をそれぞれ示しており、反応に応じてリンクの始点側の物質カウンタの値が減少し、リンクの終点側の物質カウンタの値が増加する。図２に示す例では、物質Ａから反応Ｒ１により物質Ｂが生成され、物質Ｂから反応Ｒ２により物質Ｃが生成されるとともに、反応Ｒ４により物質Ｄが生成され、物質Ｄは反応Ｒ３により物質Ｃからも生成される反応をネットワーク表現したものである。なお、ネットワーク表現としては、上記の例に特に限定されず、例えば、反応をノード、物質をリンクとして表現することもできる。 FIG. 2 is a diagram showing an example of a network representation of a reaction between substances when a substance is a node and a reaction is a link. In the figure, the circles indicate the substances that become nodes, the arrows indicate the reactions that become the links, and the arrow directions indicate the reaction directions, and the value of the material counter on the starting point side of the link decreases according to the reaction. The value of the material counter on the end point side of increases. In the example shown in FIG. 2, the substance B is generated from the substance A by the reaction R1, the substance C is generated from the substance B by the reaction R2, the substance D is generated by the reaction R4, and the substance D is converted to the substance C by the reaction R3. This is a network representation of the reaction generated from the network. The network expression is not particularly limited to the above example, and for example, the reaction can be expressed as a node and the substance can be expressed as a link.
図３は、図２に示す反応に対応して反応実行回路間で転送される部分ネットワーク構造情報の一例を示す図である。反応Ｒ１〜Ｒ４が反応実行回路Ｈ１〜Ｈ４に割り当てられ、物質Ａ〜Ｄが物質カウンタＢ１〜Ｂ４に割り当てられているとすると、まず、反応実行回路Ｈ１は、図３の（ａ）に示す部分ネットワーク構造情報を反応実行回路Ｈ２へ送信する。ここで、図３中の“１”は当該位置の物質に割り当てられている物質カウンタと反応に割り当てられている反応回路とが接続されていることを示す情報であり、“０”は当該位置の物質に割り当てられている物質カウンタと反応に割り当てられている反応実行回路とが接続されていないことを示す情報である。 FIG. 3 is a diagram showing an example of partial network structure information transferred between the reaction execution circuits in response to the reaction shown in FIG. If the reactions R1 to R4 are assigned to the reaction execution circuits H1 to H4 and the substances A to D are assigned to the substance counters B1 to B4, first, the reaction execution circuit H1 is a part shown in FIG. The network structure information is transmitted to the reaction execution circuit H2. Here, “1” in FIG. 3 is information indicating that the substance counter assigned to the substance at the position and the reaction circuit assigned to the reaction are connected, and “0” is the position. This is information indicating that the substance counter assigned to the substance is not connected to the reaction execution circuit assigned to the reaction.
次に、反応実行回路Ｈ２は、受信した反応実行回路Ｈ１の部分ネットワーク構造情報に自身の部分ネットワーク構造情報を付加し、図３の（ｂ）に示す部分ネットワーク構造情報を反応実行回路Ｈ３へ送信する。次に、反応実行回路Ｈ３は、受信した部分ネットワーク構造情報に自身の部分ネットワーク構造情報を付加し、図３の（ｃ）に示す部分ネットワーク構造情報を反応実行回路Ｈ３へ送信する。最後に、反応実行回路Ｈ４は、受信した部分ネットワーク構造情報に自身の部分ネットワーク構造情報を付加し、図３の（ｄ）に示す部分ネットワーク構造情報を構造情報記憶回路ＳＭへ送信する。なお、上記の部分ネットワーク構造情報の送信方法としては、“１”及び“０”を全て送信してもよいし、マトリックス上の位置を特定する情報とともに“１”のみを送信してもよい。 Next, the reaction execution circuit H2 adds its own partial network structure information to the received partial network structure information of the reaction execution circuit H1, and transmits the partial network structure information shown in FIG. 3B to the reaction execution circuit H3. To do. Next, the reaction execution circuit H3 adds its partial network structure information to the received partial network structure information, and transmits the partial network structure information shown in FIG. 3C to the reaction execution circuit H3. Finally, the reaction execution circuit H4 adds its own partial network structure information to the received partial network structure information, and transmits the partial network structure information shown in (d) of FIG. 3 to the structure information storage circuit SM. As a method for transmitting the partial network structure information, all “1” and “0” may be transmitted, or only “1” may be transmitted together with information for specifying the position on the matrix.
構造情報記憶回路ＳＭは、図３の（ｄ）に示す部分ネットワーク構造情報を受信して記憶する。構造抽出回路ＳＤは、図３の（ｄ）に示す部分ネットワーク構造情報から“１”が記憶されている反応実行回路と物質カウンタとの組み合わせを抽出することによりネットワーク構造を抽出し、抽出したネットワーク構造を２部グラフ表現を用いて表示装置ＤＤに表示させる。 The structure information storage circuit SM receives and stores the partial network structure information shown in FIG. The structure extraction circuit SD extracts the network structure by extracting the combination of the reaction execution circuit storing “1” and the substance counter from the partial network structure information shown in FIG. The structure is displayed on the display device DD using the bipartite graph representation.
図４は、表示装置ＤＤに表示される２部グラフの一例を示す図である。上記の動作により、図４に示すように、ノードの集合が２分割され、リンクが２つの部分集合を結ぶ２部グラフが表示され、この場合、反応Ｒ１〜Ｒ４と物質Ａ〜Ｄとがそれぞれ部分集合を形成し、反応Ｒ１〜Ｒ４と物質Ａ〜Ｄとの間がリンクで結ばれた２部グラフが表示装置ＤＤに表示される。この場合、ネットワーク構造を２部グラフ表現されるので、物質カウンタＢ１〜Ｂ４及び反応実行回路Ｈ１〜Ｈ４をノードとし、両者の関係をリンクとして表示することができ、ネットワーク構造をユーザが容易に理解することができる。 FIG. 4 is a diagram illustrating an example of a bipartite graph displayed on the display device DD. By the above operation, as shown in FIG. 4, the set of nodes is divided into two and a bipartite graph in which the links connect the two subsets is displayed. In this case, the reactions R1 to R4 and the substances A to D are respectively represented. A bipartite graph that forms a subset and in which the reactions R1 to R4 and the substances A to D are linked by a link is displayed on the display device DD. In this case, since the network structure is expressed in a bipartite graph, the substance counters B1 to B4 and the reaction execution circuits H1 to H4 can be displayed as nodes, and the relationship between the two can be displayed as a link, and the user can easily understand the network structure. can do.
また、上記のシミュレーション中に、反応実行回路Ｈ１〜Ｈｎは、減少指令信号及び増加指令信号を出力したことを示すとともに、出力した信号が減少指令信号及び増加指令信号のいずれであるかを特定するための出力特定情報を構造情報記憶回路ＳＭに記憶させる。構造情報記憶回路ＳＭは、受信された出力特定情報を用いて各反応実行回路Ｈ１〜Ｈｎが出力している減少指令信号及び増加指令信号の送信頻度、すなわち反応速度を算出して記憶する。構造抽出回路ＳＤは、この送信頻度を読み出して所定の反応速度以上の反応速度で反応が行われている主要な反応を抽出し、部分ネットワーク構造情報を用いてこの主要な反応のみを表すネットワーク構造を抽出して表示装置ＤＤに２部グラフを表示させる。この場合、出力特定情報から反応方向を特定して有効グラフにより２部グラフを表示してもよい。 Further, during the above simulation, the reaction execution circuits H1 to Hn indicate that the decrease command signal and the increase command signal are output, and specify whether the output signal is the decrease command signal or the increase command signal. Output specific information is stored in the structure information storage circuit SM. The structure information storage circuit SM calculates and stores the transmission frequency of the decrease command signal and the increase command signal output from each of the reaction execution circuits H1 to Hn, that is, the reaction rate, using the received output specifying information. The structure extraction circuit SD reads out the transmission frequency, extracts a main reaction that is being performed at a reaction rate higher than a predetermined reaction rate, and uses only partial network structure information to represent only the main reaction. And a bipartite graph is displayed on the display device DD. In this case, the reaction direction may be specified from the output specifying information, and the bipartite graph may be displayed as an effective graph.
さらに、上記のシミュレーション中に、物質カウンタＢ１〜Ｂｍは、現在のカウント値、すなわち各物質の分子数又は原子数を構造情報記憶回路ＳＭに記憶させる。構造抽出回路ＳＤは、各物質の分子数又は原子数を読み出して分子数又は原子数が充分に存在して充分な反応が行われている主要な反応を抽出し、部分ネットワーク構造情報を用いてこの主要な反応のみを表すネットワーク構造を抽出して表示装置ＤＤに２部グラフ表示させる。 Further, during the above simulation, the substance counters B1 to Bm store the current count value, that is, the number of molecules or atoms of each substance in the structure information storage circuit SM. The structure extraction circuit SD reads out the number of molecules or atoms of each substance, extracts main reactions in which the number of molecules or atoms is sufficiently present and a sufficient reaction is performed, and uses the partial network structure information. A network structure representing only this main reaction is extracted and displayed in a bipartite graph on the display device DD.
また、上記のシミュレーション中又はシミュレーション後に、構造抽出回路ＳＤは、抽出したネットワーク構造のリンク数、平均リンク数、最大リンク数及びリンク数の分布等を算出し、当該ネットワーク構造の特徴を表す特徴情報として表示装置ＤＤに表示させる。 Further, during or after the simulation, the structure extraction circuit SD calculates the number of links of the extracted network structure, the average number of links, the maximum number of links, the distribution of the number of links, etc., and the feature information representing the characteristics of the network structure Is displayed on the display device DD.
上記のように、本実施の形態では、反応実行回路Ｈ１〜Ｈｎが自身の部分ネットワーク構造情報を順次送信して反応実行回路と物質カウンタとの組み合わせがマトリックス形式で構造情報記憶回路ＳＭに記憶され、構造抽出回路ＳＤが構造情報記憶回路ＳＭに記憶されている反応実行回路と物質カウンタとの組み合わせからネットワーク構造を抽出しているので、シミュレーション動作を行いながら、部分ネットワーク構造情報から各反応実行回路Ｈ１〜Ｈｎに接続される物質カウンタＢ１〜Ｂｍを特定することができ、物質と反応との関係を表すネットワーク構造を簡略な回路構成で抽出することができる。 As described above, in the present embodiment, the reaction execution circuits H1 to Hn sequentially transmit their partial network structure information, and the combination of the reaction execution circuit and the substance counter is stored in the structure information storage circuit SM in a matrix format. Since the structure extraction circuit SD extracts the network structure from the combination of the reaction execution circuit and the substance counter stored in the structure information storage circuit SM, each reaction execution circuit is obtained from the partial network structure information while performing the simulation operation. Substance counters B1 to Bm connected to H1 to Hn can be specified, and a network structure representing the relationship between substances and reactions can be extracted with a simple circuit configuration.
また、構造抽出回路ＳＤは出力特定情報をも取得してネットワーク構造を抽出することができるので、この出力特定情報から反応速度を特定して所定の反応速度以上の反応速度を有する主要な反応を表すネットワーク構造をも抽出することができる。また、構造抽出回路ＳＤは物質カウンタＢ１〜Ｂｍのカウント値、すなわち各物質の分子数又は原子数をも取得してネットワーク構造を抽出することができるので、各物質の分子数又は原子数から充分な反応が行われている主要な反応を表すネットワーク構造を抽出することができる。さらに、構造抽出回路ＳＤは抽出したネットワーク構造のリンク数、平均リンク数、最大リンク数及びリンク数の分布等を算出することができるので、ネットワーク構造の特徴的な部分を容易に検出することができる。 Further, since the structure extraction circuit SD can also acquire the output specifying information and extract the network structure, the reaction rate is specified from the output specifying information, and a main reaction having a reaction rate higher than a predetermined reaction rate is selected. The network structure to represent can also be extracted. Further, since the structure extraction circuit SD can also extract the network structure by acquiring the count values of the substance counters B1 to Bm, that is, the number of molecules or atoms of each substance, it is sufficient from the number of molecules or atoms of each substance. It is possible to extract a network structure representing a main reaction in which various reactions are performed. Furthermore, since the structure extraction circuit SD can calculate the number of links, the average number of links, the maximum number of links, the distribution of the number of links, and the like of the extracted network structure, it is possible to easily detect characteristic portions of the network structure. it can.
次に、細胞内の各物質の濃度勾配を考慮して細胞内の生化学反応をシミュレーションする場合について説明する。図５は、細胞内の各物質の濃度勾配を考慮して細胞内の生化学反応をシミュレーションする方法を説明するための模式図である。 Next, a case where a biochemical reaction in a cell is simulated in consideration of a concentration gradient of each substance in the cell will be described. FIG. 5 is a schematic diagram for explaining a method of simulating a biochemical reaction in a cell in consideration of a concentration gradient of each substance in the cell.
図５に示すように、細胞内の生化学反応をシミュレーションする場合、一つの細胞を複数のセルＣＥに空間分割し、セルＣＥごとに物質の量を保持させ、セルラーオートマトンにより各物質の濃度勾配をシミュレーションする。すなわち、対象とするセル内の各物質の濃度（量）と近傍の６個のセル内の物質の濃度（量）とからセル間での各物質の拡散をシミュレーションする。 As shown in FIG. 5, when simulating a biochemical reaction in a cell, one cell is divided into a plurality of cells CE, the amount of the substance is held for each cell CE, and the concentration gradient of each substance is obtained by a cellular automaton. To simulate. That is, the diffusion of each substance between cells is simulated from the concentration (amount) of each substance in the target cell and the concentrations (amounts) of substances in the six neighboring cells.
例えば、隣接する２つのセルＣ１，Ｃ２に、濃度の異なる物質１、物質２及び物質３がそれぞれ含まれている場合、セルＣ１，Ｃ２間では、濃度の高い方から低い方へ各物質が拡散し、このセル間での拡散を以下のようにしてシミュレーションすることができる。
For example, when two adjacent cells C1 and C2 contain
図６は、図５に示す２つのセルにおける物質の拡散をシミュレーションする場合のハードウエアシミュレータの構成を示すブロック図である。図６に示すハードウエアシミュレータは、セルＣ１用のハードウエアシミュレータＣＢ１、セルＣ２用のハードウエアシミュレータＣＢ２、拡散回路ＫＣ、ネットワーク回路ＮＣ、構造情報記憶回路ＳＭ、構造抽出回路ＳＤ及び表示装置ＤＤを備える。 FIG. 6 is a block diagram showing a configuration of a hardware simulator in the case of simulating the diffusion of substances in the two cells shown in FIG. The hardware simulator shown in FIG. 6 includes a hardware simulator CB1 for the cell C1, a hardware simulator CB2 for the cell C2, a diffusion circuit KC, a network circuit NC, a structure information storage circuit SM, a structure extraction circuit SD, and a display device DD. Prepare.
図６に示すハードウエアシミュレータＣＢ１内の物質カウンタＢ１〜Ｂ３の各カウント値は、セルＣ１内の物質１〜物質３の分子数又は原子数を表し、ハードウエアシミュレータＣＢ２内の物質カウンタＢ１’〜Ｂ３’の各カウント値は、セルＣ２内の物質１〜物質３の分子数又は原子数を表し、各物質カウンタＢ１〜Ｂ３，Ｂ１’〜Ｂ３’は、拡散回路ＫＣを介して接続されている。
Each count value of the substance counters B1 to B3 in the hardware simulator CB1 shown in FIG. 6 represents the number of molecules or atoms of the
拡散回路ＫＣは、物質カウンタＢ１〜Ｂ３，Ｂ１’〜Ｂ３’のカウント値、すなわち各物質の分子数又は原子数に応じて各物質が拡散するように、物質カウンタＢ１〜Ｂ３，Ｂ１’〜Ｂ３’のカウント値を制御する。例えば、物質カウンタＢ１のカウント値が物質カウンタＢ１’のカウント値より大きい場合、平衡状態になるまで、所定の拡散速度に従い、物質カウンタＢ１のカウント値を順次減少させるとともに、これに対応させて物質カウンタＢ１’のカウント値を順次増加させる。ネットワーク回路ＮＣは、ハードウエアシミュレータＣＢ１，ＣＢ２に接続され、構造情報記憶回路ＳＭは、ハードウエアシミュレータＣＢ１，ＣＢ２の部分ネットワーク構造情報等を記憶し、構造抽出回路ＳＤは、部分ネットワーク構造情報等を用いてハードウエアシミュレータＣＢ１，ＣＢ２のネットワーク構造を抽出して表示装置ＤＤに表示させる。 The diffusion circuit KC includes substance counters B1 to B3, B1 ′ to B3 so that each substance diffuses according to the count values of the substance counters B1 to B3, B1 ′ to B3 ′, that is, the number of molecules or atoms of each substance. Control the count value of '. For example, when the count value of the substance counter B1 is larger than the count value of the substance counter B1 ′, the count value of the substance counter B1 is sequentially decreased according to a predetermined diffusion rate until the equilibrium state is reached, and the substance is correspondingly corresponding thereto. The count value of the counter B1 ′ is sequentially increased. The network circuit NC is connected to the hardware simulators CB1 and CB2, the structure information storage circuit SM stores the partial network structure information of the hardware simulators CB1 and CB2, and the structure extraction circuit SD stores the partial network structure information and the like. The network structures of the hardware simulators CB1 and CB2 are extracted and displayed on the display device DD.
なお、図６では、セルＣ１，Ｃ２用のハードウエアシミュレータＣＢ１，ＣＢ２において物質カウンタＢ１〜Ｂ３，Ｂ１’〜Ｂ３’のみを図示しているが、各ハードウエアシミュレータＣＢ１，ＣＢ２も、図１に示すハードウエアシミュレータと同様に構成され、乱数発生器、酵素カウンタ、絞り回路、反応実行回路及び接続切り換え回路（図示省略）を有している。したがって、ハードウエアシミュレータＣＢ１，ＣＢ２も、図１に示すハードウエアシミュレータと同様に動作し、各セルＣ１，Ｃ２ごとに内部の生化学反応がシミュレーションされ、構造抽出回路ＳＤは、反応実行回路から送信された部分ネットワーク構造情報等を用いてネットワーク構造を抽出して表示装置ＤＤに表示させる。 In FIG. 6, only the material counters B1 to B3 and B1 ′ to B3 ′ are shown in the hardware simulators CB1 and CB2 for the cells C1 and C2, but the hardware simulators CB1 and CB2 are also illustrated in FIG. It is configured in the same manner as the hardware simulator shown, and has a random number generator, an enzyme counter, a throttle circuit, a reaction execution circuit, and a connection switching circuit (not shown). Therefore, the hardware simulators CB1 and CB2 also operate in the same manner as the hardware simulator shown in FIG. 1, the internal biochemical reaction is simulated for each of the cells C1 and C2, and the structure extraction circuit SD transmits from the reaction execution circuit. The network structure is extracted using the partial network structure information and the like and displayed on the display device DD.
上記のように、細胞を複数のセルに分割し、セルごとに生化学反応による物質の変化量をシミュレーションするとともに、隣接するセル間での各物質の拡散をシミュレーションすることにより、細胞内の各物質の濃度勾配を考慮して細胞内の物質の変化量をシミュレーションすることができるとともに、各セルＣ１，Ｃ２ごとに内部の生化学反応がシミュレーションされ、反応実行回路から送信された部分ネットワーク構造情報等を用いてネットワーク構造を抽出することができ、シミュレーション動作を行いながら、物質と反応との関係を表すネットワーク構造を簡略な回路構成で抽出することができる。 As described above, the cell is divided into a plurality of cells, and the amount of change of the substance due to the biochemical reaction is simulated for each cell, and each substance in the cell is simulated by simulating the diffusion of each substance between adjacent cells. The amount of change of the substance in the cell can be simulated in consideration of the substance concentration gradient, and the internal biochemical reaction is simulated for each of the cells C1 and C2, and the partial network structure information transmitted from the reaction execution circuit The network structure representing the relationship between the substance and the reaction can be extracted with a simple circuit configuration while performing the simulation operation.
次に、多細胞の生化学反応をシミュレーションする場合について説明する。図７は、多細胞の生化学反応をシミュレーションする方法を説明するための概略図である。図７に示すように、図５と同様に各細胞を複数のセルＣＥ（図中のハッチングのないセル）に分割するとともに、細胞間に存在する細胞壁を複数の細胞壁セルＷＣ（図中のハッチングを施したセル）に分割する。この場合、各細胞内では、図５及び図６を用いて説明した細胞内のシミュレーションと同様に生化学反応がシミュレーションされる。 Next, a case where a multicellular biochemical reaction is simulated will be described. FIG. 7 is a schematic diagram for explaining a method of simulating a multicellular biochemical reaction. As shown in FIG. 7, each cell is divided into a plurality of cells CE (cells without hatching in the figure) as in FIG. 5, and the cell wall existing between the cells is divided into a plurality of cell wall cells WC (hatching in the figure). Cell). In this case, in each cell, a biochemical reaction is simulated in the same manner as the intracellular simulation described with reference to FIGS.
また、細胞壁を表す細胞壁セルＷＣの部分は、例えば、拡散が起こらない、すなわち細胞間で物質が拡散しないものとしてシミュレーションを行ってもよく、また、細胞壁でもある程度の拡散が行われるとして、細胞内の細胞セルと同様に拡散回路を用いて拡散をシミュレーションしてもよい。 In addition, the portion of the cell wall cell WC that represents the cell wall may be simulated, for example, as diffusion does not occur, that is, the substance does not diffuse between cells. Similar to the cell cell, diffusion may be simulated using a diffusion circuit.
上記のように、各細胞を複数のセルに分割するとともに、細胞壁を複数の細胞壁セルに分割し、セルごとに生化学反応による物質の変化量をシミュレーションするとともに、細胞内で隣接するセル間の各物質の拡散等をシミュレーションすることにより、多細胞についても、その生化学反応を同様にシミュレーションできるとともに、反応実行回路から送信された部分ネットワーク構造情報等を用いてネットワーク構造を抽出することができ、シミュレーション動作を行いながら、物質と反応との関係を表すネットワーク構造を簡略な回路構成で抽出することができる。 As described above, each cell is divided into a plurality of cells, the cell wall is divided into a plurality of cell wall cells, the amount of change of the substance due to the biochemical reaction is simulated for each cell, and between adjacent cells in the cell By simulating the diffusion of each substance, the biochemical reaction of many cells can be simulated in the same way, and the network structure can be extracted using the partial network structure information sent from the reaction execution circuit. While performing the simulation operation, the network structure representing the relationship between the substance and the reaction can be extracted with a simple circuit configuration.
なお、本発明が適用可能なハードウエアシミュレータは、上記の例に特に限定されず、所定のハードウエアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウエアシミュレータであれば、種々の分野に適用可能である。例えば、脳細胞及び神経回路網等の生物シミュレーション、遺伝子進化及び生物の個体進化シミュレーション、渡り鳥の移動等に関する生態系シミュレーション、移動物に関する交通システムシミュレーション、避難シミュレーション、数値流体シミュレーション、気象シミュレーション、ロジスティクスシミュレーション、電力供給シミュレーション、都市計画等に関する都市シミュレーション、企業間取引及び株式・先物取引等に関する経済システムシミュレーション、経営シミュレーション、電気回路及び集積回路等の電磁シミュレーション、半導体及び材料の電子レベルシミュレーションに適用することができる。 The hardware simulator to which the present invention is applicable is not particularly limited to the above example, and is a hardware simulator that is configured from predetermined hardware and that simulates the amount of change in the simulation target due to the reaction between the simulation targets. If it exists, it is applicable to various fields. For example, biological simulation of brain cells and neural networks, genetic evolution and individual evolution simulation of living organisms, ecosystem simulation for migratory bird movement, transportation system simulation for moving objects, evacuation simulation, numerical fluid simulation, weather simulation, logistics simulation , Power supply simulation, city simulation for city planning, etc., economic system simulation for business transactions and stock / future transactions, management simulation, electromagnetic simulation of electrical circuits and integrated circuits, electronic level simulation of semiconductors and materials Can do.
Ｒ１〜Ｒｎ 乱数発生器
Ｋ１〜Ｋｎ 酵素カウンタ
Ｖ１〜Ｖｎ 絞り回路
Ｈ１〜Ｈｎ 反応実行回路
Ｂ１〜Ｂｍ 物質カウンタ
ＳＷ 接続切り換え回路
ＮＣ ネットワーク回路
ＳＭ 構造情報記憶回路
ＳＤ 構造抽出回路
ＤＤ 表示装置
R1-Rn Random number generator K1-Kn Enzyme counter V1-Vn Aperture circuit H1-Hn Reaction execution circuit B1-Bm Substance counter SW Connection switching circuit NC Network circuit SM Structure information storage circuit SD Structure extraction circuit DD Display device
Claims (8)
シミュレーション対象物に対して設けられ、当該シミュレーション対象物に関する値を演算する複数の演算素子と、
前記シミュレーション対象物間の反応に応じて演算素子の値を変化させる反応回路とを備え、
前記反応回路は、前記反応に関係するシミュレーション対象物に対して設けられた演算素子を特定するための素子特定情報を予め記憶しており、
前記反応回路から取得した素子特定情報を基に前記シミュレーション対象物のネットワーク構造を抽出する抽出回路をさらに備えることを特徴とするハードウエアシミュレータ。 A hardware simulator configured with predetermined hardware and simulating the amount of change of a simulation object due to a reaction between simulation objects,
A plurality of computing elements that are provided for the simulation object and calculate values related to the simulation object;
A reaction circuit that changes a value of an arithmetic element according to a reaction between the simulation objects,
The reaction circuit stores in advance element specifying information for specifying a calculation element provided for a simulation target related to the reaction,
A hardware simulator, further comprising an extraction circuit that extracts a network structure of the simulation object based on element specifying information acquired from the reaction circuit.
前記反応回路は、反応の進行状態に応じて、反応前の各シミュレーション対象物の量を表すカウント回路に対して減少指令信号を出力して当該カウント回路のカウント値を減少させるとともに、反応後の各シミュレーション対象物の量を表すカウント回路に対して増加指令信号を出力して当該カウント回路のカウント値を増加させ、さらに、前記減少指令信号及び増加指令信号の出力状態を特定するための出力特定情報を前記抽出回路へ出力し、
前記抽出回路は、前記反応回路から取得した素子特定情報及び出力特定情報を基に前記シミュレーション対象物のネットワーク構造を抽出することを特徴とする請求項１記載のハードウエアシミュレータ。 The arithmetic element includes a count circuit that counts a value related to the simulation object,
The reaction circuit outputs a decrease command signal to the count circuit indicating the amount of each simulation target object before the reaction according to the progress state of the reaction to decrease the count value of the count circuit, and after the reaction Output specification for outputting an increase command signal to the count circuit representing the amount of each simulation object to increase the count value of the count circuit, and further specifying the output state of the decrease command signal and the increase command signal Outputting information to the extraction circuit;
2. The hardware simulator according to claim 1, wherein the extraction circuit extracts a network structure of the simulation object based on element specifying information and output specifying information acquired from the reaction circuit.
前記記憶回路に記憶されている演算素子と反応回路との組み合わせから前記シミュレーション対象物のネットワーク構造を抽出する構造抽出回路とを含むことを特徴とする請求項１〜３のいずれかに記載のハードウエアシミュレータ。 The extraction circuit is a storage circuit that stores combinations of arithmetic elements and reaction circuits in a matrix format based on element identification information acquired from the reaction circuit;
The hardware according to claim 1, further comprising: a structure extraction circuit that extracts a network structure of the simulation target object from a combination of an arithmetic element and a reaction circuit stored in the storage circuit. Wear simulator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004091355A JP4761286B2 (en) | 2004-03-26 | 2004-03-26 | Hardware simulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004091355A JP4761286B2 (en) | 2004-03-26 | 2004-03-26 | Hardware simulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005270908A true JP2005270908A (en) | 2005-10-06 |
| JP4761286B2 JP4761286B2 (en) | 2011-08-31 |
Family
ID=35171112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004091355A Expired - Fee Related JP4761286B2 (en) | 2004-03-26 | 2004-03-26 | Hardware simulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4761286B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001005797A (en) * | 1999-06-21 | 2001-01-12 | Japan Science & Technology Corp | Method and device for estimating network |
| JP2001188768A (en) * | 1999-12-28 | 2001-07-10 | Japan Science & Technology Corp | Method for estimating network |
| JP2002132506A (en) * | 2000-10-30 | 2002-05-10 | Advanced Telecommunication Research Institute International | Apparatus and method of hypothesis simulation |
| WO2002070730A2 (en) * | 2001-03-01 | 2002-09-12 | The Regents Of The University Of California | Models and methods for determining systemic properties of regulated reaction networks |
-
2004
- 2004-03-26 JP JP2004091355A patent/JP4761286B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001005797A (en) * | 1999-06-21 | 2001-01-12 | Japan Science & Technology Corp | Method and device for estimating network |
| JP2001188768A (en) * | 1999-12-28 | 2001-07-10 | Japan Science & Technology Corp | Method for estimating network |
| JP2002132506A (en) * | 2000-10-30 | 2002-05-10 | Advanced Telecommunication Research Institute International | Apparatus and method of hypothesis simulation |
| WO2002070730A2 (en) * | 2001-03-01 | 2002-09-12 | The Regents Of The University Of California | Models and methods for determining systemic properties of regulated reaction networks |
| JP2004533037A (en) * | 2001-03-01 | 2004-10-28 | ザ・レジェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア | Models and methods for determining the overall properties of a regulated reaction network |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4761286B2 (en) | 2011-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Garg et al. | Synchronous versus asynchronous modeling of gene regulatory networks | |
| Maarleveld et al. | StochPy: a comprehensive, user-friendly tool for simulating stochastic biological processes | |
| Schaffter et al. | GeneNetWeaver: in silico benchmark generation and performance profiling of network inference methods | |
| Marsland et al. | The Community Simulator: A Python package for microbial ecology | |
| EP3734519A1 (en) | Method for generating universal learned model | |
| Akinlar et al. | Chaos control and solutions of fractional-order Malkus waterwheel model | |
| Ghorai et al. | Pattern formation and control of spatiotemporal chaos in a reaction diffusion prey–predator system supplying additional food | |
| McNamara et al. | SPT II.: How to Find & Map Linkage Propositions for a GTS from the Natural Sciences Literature | |
| Bari et al. | Application of PROMETHEE-GAIA method to priority sequencing rules in a dynamic job shop for single machine | |
| Do et al. | A Three‐Species Food Chain System with Two Types of Functional Responses | |
| Oliveira et al. | A C++ application programming interface for co-evolutionary biased random-key genetic algorithms for solution and scenario generation | |
| Boyd et al. | Composition of geographic-based component simulation models | |
| Kleijn et al. | Applying regions | |
| Qin et al. | Area and power optimization for Fixed Polarity Reed–Muller logic circuits based on Multi-strategy Multi-objective Artificial Bee Colony algorithm | |
| JP4761286B2 (en) | Hardware simulator | |
| JP4761285B2 (en) | Hardware simulator | |
| Bravo et al. | Hybrid Automata Library: A modular platform for efficient hybrid modeling with real-time visualization | |
| JP4780544B2 (en) | Hardware simulator | |
| JP2005270909A (en) | Hardware simulator | |
| JP4803782B2 (en) | Hardware simulator | |
| JP4774528B2 (en) | Hardware simulator | |
| CN114282168A (en) | Numerical value statistical system and numerical value statistical method | |
| JP4369783B2 (en) | Hardware simulator | |
| JP4774529B2 (en) | Hardware simulator | |
| JP4761287B2 (en) | Hardware simulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |