JP2005269293A - Decoupling device - Google Patents
Decoupling device Download PDFInfo
- Publication number
- JP2005269293A JP2005269293A JP2004079509A JP2004079509A JP2005269293A JP 2005269293 A JP2005269293 A JP 2005269293A JP 2004079509 A JP2004079509 A JP 2004079509A JP 2004079509 A JP2004079509 A JP 2004079509A JP 2005269293 A JP2005269293 A JP 2005269293A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- substrate
- pad
- lead member
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、主として、高速動作する電気回路への電源電圧の安定供給及び電気回路の高周波ノイズ対策に使用されるデカップリングデバイスに関する。 The present invention mainly relates to a decoupling device used for stable supply of power supply voltage to an electric circuit operating at high speed and countermeasures against high-frequency noise in the electric circuit.
ＣＰＵに代表される高速で動作する電気回路では、電源から電気回路に流れる電流の変動に伴って、電源ラインの抵抗及びインダクタンスに起因した電圧降下が生じ、これを補償することが必要とされる。一方で、電源から送られる高周波ノイズから電気回路を遮蔽して電気回路の安定動作を確保し、さらには、高速動作する電気回路で生じた高周波ノイズから電源及びその他の回路を遮蔽する必要もある。これらの問題を解決するために、従来より、高速動作する電気回路と電源の間にデカップリング回路を配置することが一般的に行われている。 In an electric circuit that operates at a high speed represented by a CPU, a voltage drop caused by the resistance and inductance of the power supply line is caused by the fluctuation of the current flowing from the power supply to the electric circuit, and it is necessary to compensate for this. . On the other hand, it is necessary to shield the electric circuit from high-frequency noise sent from the power supply to ensure stable operation of the electric circuit, and further to shield the power supply and other circuits from high-frequency noise generated in the electric circuit operating at high speed . In order to solve these problems, a decoupling circuit is generally arranged between an electric circuit that operates at high speed and a power supply.
デカップリング回路は、通常、電気回路と並列に配置される少なくとも一つのデカップリングコンデンサを含んでおり、図７(a)に示すように、最も単純なデカップリング回路(90)は、１つのデカップリングコンデンサ(91)で構成される。デカップリングコンデンサとしては、タンタル焼結体と導電性高分子を用いた固体電解コンデンサが一般的に使用される。なお、以下の説明では、デカップリング回路が接続される電気回路としてＣＰＵを例とする。 The decoupling circuit typically includes at least one decoupling capacitor placed in parallel with the electrical circuit, and as shown in FIG. 7 (a), the simplest decoupling circuit (90) is one decoupling circuit. Consists of a ring capacitor (91). As the decoupling capacitor, a solid electrolytic capacitor using a tantalum sintered body and a conductive polymer is generally used. In the following description, a CPU is taken as an example of an electric circuit to which a decoupling circuit is connected.
図７(a)に示す回路構成では、ＤＣ電源(92)からＣＰＵ(93)に流れる電流が変動して電圧降下が生じると、デカップリングコンデンサ(91)に蓄えられていた電荷が、電圧降下によってＣＰＵ(93)に流れて、ＣＰＵ(93)に供給される電圧は安定化する。また、図７(a)に示すように、デカップリングコンデンサ(91)は、キャパシタンスＣ以外に、等価直列インダクタンスＥＳＬ及び等価直列抵抗ＥＳＲを有しているので、デカップリングコンデンサ(91)のインピーダンスは共振特性を有し、図７(b)のグラフ(横軸及び縦軸はｌｏｇスケール)に示すように共振周波数ｆで極小になる。故に、デカップリングコンデンサ(91)のインピーダンスが、ＤＣ電源(92)及びＣＰＵ(93)のインピーダンスよりも十分に低下する周波数領域では、インピーダンスの不整合によって、ＤＣ電源(92)からデカップリングコンデンサ(91)に向かうノイズ、及びＣＰＵ(93)からデカップリングコンデンサ(91)に向かう高周波ノイズは、デカップリングコンデンサ(91)にて反射される。このようにして、デカップリングコンデンサ(91)による高周波ノイズの遮断が行われる。
In the circuit configuration shown in FIG. 7 (a), if the current flowing from the DC power source (92) to the CPU (93) fluctuates and a voltage drop occurs, the charge stored in the decoupling capacitor (91) Therefore, the voltage supplied to the CPU (93) is stabilized by flowing into the CPU (93). Further, as shown in FIG. 7A, since the
現在、電気回路の高速化の進展は著しく、特にＣＰＵの動作クロックは年々速くなっている。これに伴って、遮断すべき高周波ノイズの周波数も年々高くなっているが、図７(b)から理解されるように、デカップリングコンデンサ(91)のインピーダンスは、共振周波数ｆを超えると増加する。そのため、電気回路の高速化の進展に伴い、図７(a)に示すような単純なデカップリング回路では、より周波数の高い高周波ノイズの遮蔽は不可能になっている。この問題に対処するために、現在、デカップリングコンデンサである固体電解コンデンサと、そのインピーダンスの高周波特性を改善する複数のセラミックコンデンサとで構成されたデカップリング回路が広く使用されている。
At present, the progress of speeding up of electric circuits is remarkable, and in particular, the operation clock of the CPU is increasing year by year. Along with this, the frequency of the high frequency noise to be cut off increases year by year, but as can be understood from FIG. 7B, the impedance of the
しかし、このようなデカップリング回路は、非常に多数のセラミックコンデンサを必要とするという問題がある。この問題を解決する試みの一つとして、特開２００１−２０２４００号に記載された分布定数型デカップリングデバイスがある。このデカップリングデバイスは、誘電体を介して平行に配置された３つの電極板で構成されるストリップ線路を具えている。このストリップ線路のインピーダンスは、周波数の増加に従って減少した後ほぼ一定となるので、高周波領域において低く維持される特性を有している。 However, such a decoupling circuit has a problem that a very large number of ceramic capacitors are required. As one of attempts to solve this problem, there is a distributed constant type decoupling device described in JP-A-2001-202400. This decoupling device comprises a strip line composed of three electrode plates arranged in parallel via a dielectric. Since the impedance of the strip line becomes substantially constant after decreasing as the frequency increases, it has a characteristic of being kept low in the high frequency region.
また、このようなデカップリングデバイスとは逆に、デカップリング回路のインピーダンスを、電気回路及び電源のインピーダンスよりも高くすることによって、より周波数の高い高周波ノイズの遮断を行う試みも知られている。例えば、特開平９−１３９５７３号に開示されたデカップリング回路では、図８(a)に示すように、デカップリングコンデンサ(91)と電源(92)間に、インダクタ(94)が設けられている。インダクタ(94)のインダクタンスは、デカップリングコンデンサ(91)の等価直列インダクタンスよりもかなり大きくされる。このようなデカップリング回路(95)では、高周波領域において、図８(b)のグラフ(横軸及び縦軸はｌｏｇスケール)に示すように、ＤＣ電源(92)とグランド間のインピーダンス(図８(a)にて実線で示す)が非常に大きくなることから、回路(95)とＤＣ電源(92)間で、及び回路(95)とＣＰＵ(93)間でインピーダンスの不整合が大きくなり、ＣＰＵ(93)の高速化に対応した高周波ノイズの遮断が可能になる。一方で、グランドとＣＰＵ(93)間のインピーダンス(図８(b)にて破線で示す)は、図８(a)のデカップリング回路(90)と同様であるので、該回路(90)と同様に電圧降下の補償が行われる。
現在、電気回路の動作速度が上昇する一方で、電子機器の小型化も進んでおり、実装基板の集積化が一層求められている。従って、デカップリング回路又はデバイスに対して、より高い高周波ノイズの遮断が求められる一方で、小型化も求められている。しかしながら、特開２００１−２０２４００号に記載されたデカップリングデバイス、及び特開平９−１３９５７３号に開示されたデカップリング回路は、現時点において小型化の要請を満たしていないという問題がある。 Currently, while the operating speed of electric circuits is increasing, electronic devices are also being downsized, and integration of mounting boards is further required. Accordingly, higher decoupling circuits or devices are required to cut off high frequency noise, while miniaturization is also required. However, the decoupling device described in Japanese Patent Application Laid-Open No. 2001-202400 and the decoupling circuit disclosed in Japanese Patent Application Laid-Open No. 9-139573 have a problem that they do not satisfy the demand for downsizing at the present time.
特開２００１−２０２４００号のデカップリングデバイスを装着するためには、実装基板上に１５×１５〜２０×２０ｍｍ2程度の領域が必要とされる。また、特開平９−１３９５７３号のデカップリング回路では、実装基板上の配線パターンでインダクタが形成されており、このような配線パターンが設けられる分だけ、他の構成部品又は要素に割り当てられる実装基板上の領域が減ってしまう。電圧降下の補償に必要なキャパシタンスを有するチップ型固体電解コンデンサを実装基板に装着するためには、３×５ｍｍ2程度の領域があればよいが、より周波数の高い高周波ノイズの遮断を行うために、現在、デカップリング回路又はデバイスが実装基板上に占める領域が増加している事態が生じている。 In order to mount the decoupling device disclosed in Japanese Patent Laid-Open No. 2001-202400, an area of about 15 × 15 to 20 × 20 mm 2 is required on the mounting substrate. Further, in the decoupling circuit disclosed in Japanese Patent Laid-Open No. 9-139573, an inductor is formed by a wiring pattern on a mounting board, and a mounting board that is allocated to other components or elements by the amount of such wiring pattern provided. The upper area will be reduced. In order to mount a chip-type solid electrolytic capacitor having a capacitance necessary for voltage drop compensation on the mounting substrate, it is sufficient to have a region of about 3 × 5 mm 2 , but in order to block high-frequency noise having a higher frequency. Currently, there is a situation in which the area occupied by the decoupling circuit or device on the mounting substrate is increasing.
本発明は、上記の問題を解決するものであり、電気回路の動作速度の高速化に対応して、より高い周波数の高周波ノイズの遮断が可能であると共に、デカップリングコンデンサとして従来より用いられるチップ型の固体電解コンデンサと同程度の設置領域で実装基板に装着可能なデカップリングデバイスを提供する。 The present invention solves the above-described problem, and can cut off high-frequency noise of a higher frequency in response to an increase in the operating speed of an electric circuit, and a chip conventionally used as a decoupling capacitor. Provided is a decoupling device that can be mounted on a mounting board in the same installation area as a solid electrolytic capacitor.
本発明のデカップリングデバイスは、 固体電解コンデンサ素子と、複数の基板が積層された積層基板とを具えており、前記積層基板の下面には、第１陽極パッド及び第２陽極パッドが配置され、前記固体電解コンデンサ素子は、前記積層基板に載置されると共に樹脂層で覆われているデカップリングデバイスであって、前記積層基板の内部には、配線パターンで形成された１又は複数のインダクタが設けられており、前記第１陽極パッドは、前記固体電解コンデンサ素子の陽極引出部材に電気的に接続され、前記第２陽極パッドは、前記１又は複数のインダクタを介して前記陽極引出部材に電気的に接続されている。 The decoupling device of the present invention comprises a solid electrolytic capacitor element and a laminated substrate in which a plurality of substrates are laminated, and a first anode pad and a second anode pad are disposed on the lower surface of the laminated substrate, The solid electrolytic capacitor element is a decoupling device mounted on the multilayer substrate and covered with a resin layer, and one or a plurality of inductors formed of a wiring pattern are provided in the multilayer substrate. The first anode pad is electrically connected to an anode lead member of the solid electrolytic capacitor element, and the second anode pad is electrically connected to the anode lead member via the one or a plurality of inductors. Connected.
また、本発明のデカップリングデバイスは、陽極引出部材及び陰極引出部材を有する固体電解コンデンサ素子と、少なくとも３つの基板が積層された積層基板とを具えており、前記積層基板の下面には、第１陽極パッド、第２陽極パッド及び陰極パッドが配置され、前記固体電解コンデンサ素子は、前記積層基板に載置されると共に樹脂層で覆われているデカップリングデバイスであって、前記積層基板を構成する基板間には、配線パターンで形成されたインダクタが設けられ、前記積層基板内には、これらインダクタを直列に接続する接続部材が設けられており、前記第１陽極パッドは、前記陽極引出部材に電気的に接続され、前記第２陽極パッドは、直列に繋がれた前記インダクタを介して前記陽極引出部材に電気的に接続され、前記陰極パッドは、前記陰極引出部材に電気的に接続されている。前記接続部材には、ビアメタルや配線パターン等が用いられる。 The decoupling device of the present invention includes a solid electrolytic capacitor element having an anode lead member and a cathode lead member, and a laminated substrate in which at least three substrates are laminated. 1 Anode pad, 2nd anode pad, and cathode pad are disposed, and the solid electrolytic capacitor element is a decoupling device mounted on the multilayer substrate and covered with a resin layer, and constitutes the multilayer substrate An inductor formed of a wiring pattern is provided between the substrates to be connected, a connection member for connecting these inductors in series is provided in the multilayer substrate, and the first anode pad is the anode lead member. The second anode pad is electrically connected to the anode lead member through the inductor connected in series, and Pads are electrically connected to the cathode lead-out member. For the connection member, a via metal, a wiring pattern or the like is used.
さらに、本発明のデカップリングデバイスは、前記固体電解コンデンサ素子は略矩形の陽極体を具えており、前記陽極体の表面には、誘電体被膜と、固体電解質層とが順に形成され、前記陽極引出部材は、前記陽極体の一端面から突出する金属ワイヤであり、前記陰極引出部材は、前記固体電解質層上にて層状に形成されており、前記積層基板は、前記陽極引出部材を支持すると共に前記陽極引出部材が接合する第１ランドが設けられた支持部材を含み、前記積層基板を構成する最上の基板には、前記陰極引出部材が接合される第２ランドと前記支持部材とが設けられ、前記第１ランドと前記第１陽極パッドは、さらに前記第２ランドと前記陰極パッドは、前記積層基板内のビアメタル及び/又は配線パターンによって電気的に接続されている。 Further, in the decoupling device of the present invention, the solid electrolytic capacitor element includes a substantially rectangular anode body, and a dielectric coating and a solid electrolyte layer are sequentially formed on the surface of the anode body, and the anode The extraction member is a metal wire protruding from one end surface of the anode body, the cathode extraction member is formed in a layer shape on the solid electrolyte layer, and the laminated substrate supports the anode extraction member And a support member provided with a first land to which the anode lead member is joined, and the uppermost substrate constituting the laminated substrate is provided with a second land to which the cathode lead member is joined and the support member. The first land and the first anode pad are electrically connected to each other, and the second land and the cathode pad are electrically connected to each other by a via metal and / or a wiring pattern in the laminated substrate. .
本発明のデカップリングデバイスは、固体電解コンデンサ素子を積層基板に載置し、該積層基板内に配線パターンで形成されたインダクタを設けており、積層基板を構成する基板の数を増やすことによって、デカップリングデバイスのインダクタンスを十分に大きくできる。よって、本発明のデカップリングデバイスを用いて、より周波数の高い高周波ノイズの遮蔽が十分に可能となる。 In the decoupling device of the present invention, a solid electrolytic capacitor element is placed on a multilayer substrate, an inductor formed with a wiring pattern is provided in the multilayer substrate, and by increasing the number of substrates constituting the multilayer substrate, The inductance of the decoupling device can be increased sufficiently. Therefore, high frequency noise with a higher frequency can be sufficiently shielded using the decoupling device of the present invention.
また、本発明のデカップリングデバイスでは、積層基板の水平断面の大きさを、従来よりデカップリングコンデンサとして用いられているチップ型固体電解コンデンサの水平断面の大きさと同程度とすることができる。カップリングデバイスのインダクタンスを大きくするためには、積層基板を構成する基板を増やして、インダクタを増やせばよく、デカップリングデバイスの水平断面を大きくする必要はないからである。従って、本発明のデカップリングデバイスは、周波数の高い高周波ノイズの遮蔽が十分に可能であると共に、従来のチップ型固体電解コンデンサと同程度の設置領域で実装基板に装着できる。 In the decoupling device of the present invention, the size of the horizontal cross section of the multilayer substrate can be set to be the same as the size of the horizontal cross section of the chip-type solid electrolytic capacitor conventionally used as a decoupling capacitor. This is because in order to increase the inductance of the coupling device, it is only necessary to increase the number of inductors by increasing the number of substrates constituting the multilayer substrate, and it is not necessary to increase the horizontal section of the decoupling device. Therefore, the decoupling device of the present invention can sufficiently shield high-frequency noise having a high frequency, and can be mounted on the mounting substrate in the same installation area as a conventional chip-type solid electrolytic capacitor.
なお、固体電解コンデンサとインダクタを一体化したデバイスには、特開平１０−９２６９４号に記載されたものが提案されているが、このデバイスと比較して、本発明のデカップリングデバイスは、小型であること、デバイスのインダクタンスを大きくしても実装面積が増えないことに加えて、樹脂層を形成する工程を容易に行える利点がある。特開平１０−９２６９４号のデバイスでは、樹脂層をコンデンサ素子、インダクタ及び引出部材等を覆うように形成する必要があるが、本発明のデカップリングデバイスでは、積層基板上にて固体電解コンデンサ素子を覆うように樹脂層を形成すればよい。 As a device in which a solid electrolytic capacitor and an inductor are integrated, a device described in Japanese Patent Laid-Open No. 10-92694 has been proposed. Compared with this device, the decoupling device of the present invention is small in size. In addition, there is an advantage that the process of forming the resin layer can be easily performed in addition to the fact that the mounting area does not increase even if the inductance of the device is increased. In the device of Japanese Patent Laid-Open No. 10-92694, it is necessary to form a resin layer so as to cover the capacitor element, the inductor, the lead member and the like. A resin layer may be formed so as to cover it.
以下、本発明のデカップリングデバイスを図を用いて詳述する。図１は、本発明の一実施例であるチップ型デカップリングデバイス(1)の斜視図である。デカップリングデバイス(1)の下部は、積層基板(2)で構成されており、デカップリングデバイス(1)の上部は、樹脂層(3)及びその内部に設けられた固体電解コンデンサ素子(以下、単に「コンデンサ素子」と称す)(4)で構成されている。固体電解コンデンサ素子(4)は、デカップリングコンデンサとして機能する。デカップリングデバイス(1)の等価回路は、図８(a)に記載されたデカップリング回路の等価回路と基本的に同じであり、デバイス(1)のインダクタンスは、積層基板(2)内に設けられた複数のインダクタによって与えられる。 Hereinafter, the decoupling device of the present invention will be described in detail with reference to the drawings. FIG. 1 is a perspective view of a chip-type decoupling device (1) according to an embodiment of the present invention. The lower part of the decoupling device (1) is composed of a multilayer substrate (2), and the upper part of the decoupling device (1) is a resin layer (3) and a solid electrolytic capacitor element (hereinafter, referred to as the inside). It is simply called “capacitor element”) (4). The solid electrolytic capacitor element (4) functions as a decoupling capacitor. The equivalent circuit of the decoupling device (1) is basically the same as the equivalent circuit of the decoupling circuit described in FIG. 8 (a), and the inductance of the device (1) is provided in the multilayer substrate (2). Given by a plurality of inductors.
図２は、図１に示すＡ−Ａ線を含む平面でデカップリングデバイス(1)を垂直に破断した断面図である。コンデンサ素子(4)は、陽極引出部材(41)が埋設された陽極体(42)を具えている。陽極体(42)は、矩形の弁金属焼結体である。本実施例では、陽極体(42)にタンタル焼結体を用いているが、アルミニウム、ニオブ、チタン、又はジルコニウム等の焼結体を用いてもよい。また、本実施例では、陽極引出部材(41)にタンタルワイヤを用いている。 FIG. 2 is a cross-sectional view of the decoupling device (1) vertically cut along a plane including the line AA shown in FIG. The capacitor element (4) includes an anode body (42) in which an anode lead member (41) is embedded. The anode body (42) is a rectangular valve metal sintered body. In this embodiment, a tantalum sintered body is used for the anode body (42), but a sintered body such as aluminum, niobium, titanium, or zirconium may be used. In this embodiment, a tantalum wire is used for the anode lead member (41).
Ｈ3ＰＯ4水溶液中に焼結体を浸漬して陽極酸化処理を施すことによって、陽極体(42)の表面には誘電体被膜(43)が形成されている。さらに、陽極酸化後の陽極体(42)に重合処理を施すことによって、誘電体被膜(43)上には固体電解質層(44)が設けられている。固体電解質層(44)は、ポリピロール、ポリチオフェン、若しくはポリアニリン等の導電性ポリマ、又はこれらの誘導体等が用いられる。本実施例では、固体電解質層(44)はポリピロールで形成されている。固体電解質層(44)上には、層状に形成された陰極引出部材(45)が設けられている。陰極引出部材(45)には、例えば、銀ペーストを用いて形成された導電層が用いられる。 A dielectric film (43) is formed on the surface of the anode body (42) by immersing the sintered body in an H 3 PO 4 aqueous solution and subjecting it to anodization. Furthermore, a solid electrolyte layer (44) is provided on the dielectric coating (43) by subjecting the anode body (42) after anodization to polymerization. The solid electrolyte layer (44) is made of a conductive polymer such as polypyrrole, polythiophene, or polyaniline, or a derivative thereof. In this embodiment, the solid electrolyte layer (44) is made of polypyrrole. On the solid electrolyte layer (44), a cathode lead member (45) formed in a layer shape is provided. For the cathode lead member (45), for example, a conductive layer formed using a silver paste is used.
コンデンサ素子(4)は、積層基板(2)上に配置されており、該積層基板(2)と接触している面を除いて、エポキシ樹脂や液晶ポリマ等で形成された樹脂層(3)で覆われている。積層基板(2)は、シート状の第１乃至第５基板(21-25)が積層されて構成されており、第１基板(21)の端部には、コンデンサ素子(4)の陽極引出部材(41)を支持する支持部材(26)が配置されている。第１乃至第５基板(21-25)及び支持部材(26)は、絶縁性の材料で形成される。 The capacitor element (4) is disposed on the multilayer substrate (2), except for the surface in contact with the multilayer substrate (2), the resin layer (3) formed of an epoxy resin, a liquid crystal polymer, or the like. Covered with. The multilayer substrate (2) is configured by laminating sheet-like first to fifth substrates (21-25), and an anode lead of the capacitor element (4) is provided at the end of the first substrate (21). A support member (26) for supporting the member (41) is disposed. The first to fifth substrates (21-25) and the support member (26) are formed of an insulating material.
支持部材(26)の上面には、陽極引出部材(41)と接続される第１ランド(51)が設けられている。第１ランド(51)は、積層基板(2)内に埋め込まれた導電性のビアメタル(61)等を介して、積層基板(2)の下側に配置された第１陽極パッド(53)(図４参照)と電気的に接続される。また、第１基板(21)の上面には、陰極引出部材(45)と接続される第２ランド(52)が設けられている。第２ランド(52)は、積層基板(2)内に埋め込まれた導電性のビアメタル(62)を介して、積層基板(2)の下側に配置された陰極パッド(55)と電気的に接続される。 A first land (51) connected to the anode lead member (41) is provided on the upper surface of the support member (26). The first land (51) is connected to a first anode pad (53) (53) (underlying the laminated substrate (2) via a conductive via metal (61) embedded in the laminated substrate (2). (See FIG. 4). A second land (52) connected to the cathode lead member (45) is provided on the upper surface of the first substrate (21). The second land (52) is electrically connected to the cathode pad (55) disposed under the multilayer substrate (2) through the conductive via metal (62) embedded in the multilayer substrate (2). Connected.
第１基板乃至第５基板(21-25)の間には、インダクタとして機能する形状を具えた配線パターン(71-74)が設けられている。即ち、第２基板乃至第５基板(22-25)上に、配線パターン(71-74)が設けられている。これら配線パターン(71-74)は、後述するように、積層基板(2)に埋められたビアメタルを介して直列に接続されている。第２基板(22)上に設けられた配線パターン(71)の一端は、第１ランド(51)と第１陽極パッド(53)を電気的に接続するビアメタル(61)に接続されており、第５基板(25)上に設けられた配線パターン(74)の一端は、後述するようにビアメタルを介して第２陽極パッド(54)(図４参照)に電気的に接続されている。 A wiring pattern (71-74) having a shape functioning as an inductor is provided between the first substrate to the fifth substrate (21-25). That is, wiring patterns (71-74) are provided on the second to fifth substrates (22-25). These wiring patterns (71-74) are connected in series via via metal buried in the multilayer substrate (2), as will be described later. One end of the wiring pattern (71) provided on the second substrate (22) is connected to a via metal (61) that electrically connects the first land (51) and the first anode pad (53), One end of the wiring pattern (74) provided on the fifth substrate (25) is electrically connected to the second anode pad (54) (see FIG. 4) via via metal as will be described later.
本実施例では、積層基板(2)に、ＬＴＣＣ(低温同時焼結セラミック)基板を用いている。以下、積層基板(2)の製造方法を中心に本実施例のデカップリングデバイスの製造方法について説明すると共に、該デカップリングデバイスの構造についてさらに詳細に説明する。 In this embodiment, an LTCC (low temperature co-sintered ceramic) substrate is used for the laminated substrate (2). Hereinafter, the manufacturing method of the decoupling device of the present embodiment will be described focusing on the manufacturing method of the multilayer substrate (2), and the structure of the decoupling device will be described in more detail.
図３は、積層基板(2)の製造方法及びその内部構造を説明する説明図である。まず、長方形のシート状の第１乃至第５基板(21-25)、及び矩形の支持部材(26)が作られる。これらは、低温焼結可能な絶縁性のセラミック材料で、例えば、ホウ素を添加したアルミナとガラスセラミックの混合物で形成される。本実施例では、第１乃至第５基板(21-25)は、同一形状にされており、それらの厚さは５０μｍ程度である。また、支持部材(26)の長手方向の長さは、第１乃至第５基板(21-25)の幅と同じである。支持部材(26)の厚さ(図２における垂直方向の長さ)は、コンデンサ素子(4)の形状に合わせて決定される。 FIG. 3 is an explanatory view for explaining a method of manufacturing the laminated substrate (2) and its internal structure. First, rectangular sheet-like first to fifth substrates (21-25) and a rectangular support member (26) are produced. These are insulating ceramic materials that can be sintered at a low temperature, and are formed of, for example, a mixture of alumina and glass ceramic to which boron is added. In this embodiment, the first to fifth substrates (21-25) have the same shape, and their thickness is about 50 μm. Further, the length of the support member (26) in the longitudinal direction is the same as the width of the first to fifth substrates (21-25). The thickness of the support member (26) (the length in the vertical direction in FIG. 2) is determined according to the shape of the capacitor element (4).
第１乃至第５基板(21-25)及び支持部材(26)が作られると、これらにランド(51)(52)や配線パターン(71-74)等が形成される。まず、支持部材(26)の上面には、スクリーン印刷手法を用いて長方形の第１ランド(51)が形成される、第１基板(21)の上面にも、同様にして長方形の第２ランド(52)が形成される。 When the first to fifth substrates (21-25) and the support member (26) are formed, lands (51), (52), wiring patterns (71-74), and the like are formed thereon. First, a rectangular first land (51) is formed on the upper surface of the support member (26) using a screen printing technique. Similarly, a rectangular second land is formed on the upper surface of the first substrate (21). (52) is formed.
第２乃至第５基板(22-25)の上面には、スクリーン印刷手法を用いてジグザグに折れ曲がったメアンダ状の配線パターン(71-74)が夫々形成される。さらに、第５基板(25)の下面には、図４に示すように、長方形の第１陽極パッド(53)、第２陽極バッド(54)、及び陰極パッド(55)が形成され、第５基板(25)の上面には、インダクタとなる配線パターン(74)に加えて、コンデンサ素子(4)と第１陽極パッド(53)を電気的に接続するために用いられる配線パターン(75)も形成される。これら配線パターン(71-75)、ランド及びパッド(51-55)は、導電性の貴金属、例えば銀で形成される。 On the upper surfaces of the second to fifth substrates (22-25), meander-like wiring patterns (71-74) bent in a zigzag pattern are formed using a screen printing method. Further, as shown in FIG. 4, a rectangular first anode pad (53), second anode pad (54), and cathode pad (55) are formed on the lower surface of the fifth substrate (25). On the upper surface of the substrate (25), in addition to the wiring pattern (74) serving as an inductor, there is also a wiring pattern (75) used for electrically connecting the capacitor element (4) and the first anode pad (53). It is formed. These wiring patterns (71-75), lands and pads (51-55) are made of a conductive noble metal such as silver.
そして、第１乃至第５基板(21-25)及び支持部材(26)には、陽極引出部材(41)と第１陽極パッド(53)を電気的に接続するビアメタルを入れるビアホール(81a-81f)が開けられる。支持部材(26)のビアホール(81a)は第１ランド(51)を通るように開けられる。また、支持部材(26)及び第１乃至第４基板(21-24)に開けられるビアホール(81a-81e)は、第１乃至第５基板(21-25)及び支持部材(26)が組み合わされた際に、垂直方向に一列に繋がるように開けられる。第５基板(25)に形成された配線パターン(75)の一端は、この際に、第４基板(24)に開けられるビアホール(81e)の直下に位置するように形成され、第５基板(25)のビアホール(81f)は、配線パターン(75)の他端と第１陽極パッド(53)を通るように垂直に開けられる。従って、陽極引出部材(41)と第１陽極パッド(53)は、ビアホール(81a-81f)に埋め込まれるビアメタルと配線パターン(75)によって電気的に接続される。 In the first to fifth substrates (21-25) and the support member (26), via holes (81a-81f) into which via metals for electrically connecting the anode lead member (41) and the first anode pad (53) are inserted. ) Is opened. The via hole (81a) of the support member (26) is opened so as to pass through the first land (51). In addition, the via hole (81a-81e) opened in the support member (26) and the first to fourth substrates (21-24) is a combination of the first to fifth substrates (21-25) and the support member (26). When opened, it is opened so as to be connected in a line in the vertical direction. At this time, one end of the wiring pattern (75) formed on the fifth substrate (25) is formed so as to be located immediately below the via hole (81e) opened in the fourth substrate (24). The via hole (81f) of 25) is opened vertically so as to pass through the other end of the wiring pattern (75) and the first anode pad (53). Accordingly, the anode lead member (41) and the first anode pad (53) are electrically connected to the via metal buried in the via holes (81a-81f) and the wiring pattern (75).
また、第１乃至第５基板(21-25)には、陰極引出部材(45)と陰極パッド(55)を電気的に接続するために用いられるビアホール(82a-82e)が開けられる。第１基板(21)のビアホール(82a)は、第２ランド(52)を通るように、第５基板(25)のビアホール(82e)は陰極パッド(55)を通るように開けられる。また。ビアホール(82a-82e)は、第１乃至第５基板(21-25)が組み合わされた際に、垂直方向に一列に繋がるように開けられる。 Also, via holes (82a-82e) used for electrically connecting the cathode lead member (45) and the cathode pad (55) are opened in the first to fifth substrates (21-25). The via hole (82a) of the first substrate (21) is opened through the second land (52), and the via hole (82e) of the fifth substrate (25) is opened through the cathode pad (55). Also. The via holes (82a-82e) are opened so as to be connected in a line in the vertical direction when the first to fifth substrates (21-25) are combined.
さらに、第２乃至第４基板(22-24)には、インダクタとなる配線パターン(71-74)を直列に接続するためのビアホール(83a-83c)が開けられる。第２基板(22)のビアホール(83a)は、第２基板(22)の配線パターン(71)の一端を通るように開けられて、第２基板(22)と第３基板(23)が組み合わされた際に、第３基板(23)に形成された配線パターン(72)の一端上に配置される。第３基板(23)のビアホール(83b)は、該配線パターン(72)の他端を通るように開けられて、第３基板(23)と第４基板(24)が組み合わされた際に、第４基板(24)に形成された配線パターン(73)の一端上に配置される。第４基板(24)のビアホール(83c)は、該配線パターン(73)の他端を通るように開けられて、第４基板(24)と第５基板(25)が組み合わされた際に、第５基板(25)に形成された配線パターン(74)の一端上に配置される。従って、ビアホール(83a-83c)に埋め込まれるビアメタルによって、配線パターン(71-74)は直列に接続される。 Furthermore, via holes (83a-83c) are formed in the second to fourth substrates (22-24) for connecting the wiring patterns (71-74) serving as inductors in series. The via hole (83a) of the second substrate (22) is opened through one end of the wiring pattern (71) of the second substrate (22), and the second substrate (22) and the third substrate (23) are combined. When this is done, it is placed on one end of the wiring pattern (72) formed on the third substrate (23). The via hole (83b) of the third substrate (23) is opened to pass through the other end of the wiring pattern (72), and when the third substrate (23) and the fourth substrate (24) are combined, It arrange | positions on the end of the wiring pattern (73) formed in the 4th board | substrate (24). The via hole (83c) of the fourth substrate (24) is opened through the other end of the wiring pattern (73), and when the fourth substrate (24) and the fifth substrate (25) are combined, It is arranged on one end of the wiring pattern (74) formed on the fifth substrate (25). Therefore, the wiring patterns (71-74) are connected in series by the via metal buried in the via holes (83a-83c).
第２基板(22)の配線パターン(71)の他端は、第１基板(21)と第２基板(22)が組み合わされた際に、陽極引出部材(41)と第１陽極パッド(53)を電気的に接続するために開けられた第１基板(21)のビアホール(81b)の下に配置される。よって、陽極引出部材(41)と第１陽極パッド(53)を電気的に接続するためのビアホール(81c)は、該配線パターン(71)の他端を通るように開けられる。従って、ビアホール(81b)(81c)に埋め込まれるビアメタルによって、配線パターン(71-74)と、第１ランド(51)が電気的に接続される。また、第５基板(25)に形成された配線パターン(74)の他端と第２陽極パッド(54)を通るように、第５基板(25)にはビアホール(84)が開けられる。ビアホール(84)に埋め込まれるビアメタルによって、配線パターン(71-74)を介して、第１ランド(51)と第２陽極パッド(54)が電気的に接続される。 The other end of the wiring pattern (71) of the second substrate (22) is connected to the anode lead member (41) and the first anode pad (53) when the first substrate (21) and the second substrate (22) are combined. ) Are arranged under the via hole (81b) of the first substrate (21) opened for electrical connection. Therefore, the via hole (81c) for electrically connecting the anode lead member (41) and the first anode pad (53) is opened so as to pass through the other end of the wiring pattern (71). Accordingly, the wiring pattern (71-74) and the first land (51) are electrically connected by the via metal buried in the via hole (81b) (81c). Further, a via hole (84) is opened in the fifth substrate (25) so as to pass through the other end of the wiring pattern (74) formed on the fifth substrate (25) and the second anode pad (54). The first land (51) and the second anode pad (54) are electrically connected via the wiring pattern (71-74) by the via metal buried in the via hole (84).
以上のように、配線パターン(71-75)、ランド及びパッド(51-55)が形成され、ビアホール(81a-f)(82a-e)(83a-83c)(84)が開けられた第１乃至第５基板(21-25)及び支持部材(26)が準備されると、導電性のビアメタルが埋め込まれる。ビアメタルには、例えば銀ペーストが使用される。その後、第１基乃至第５基板(21-25)及び支持部材(26)を治具に挟んで組み合わせた後、これらを加圧しつつ９００℃から１０００℃程度の温度まで加熱して、基板(21-25)及び支持部材(26)を焼成する工程が行われる。これにて、積層基板(2)が完成する。 As described above, the wiring patterns (71-75), lands and pads (51-55) are formed, and the first via holes (81a-f) (82a-e) (83a-83c) (84) are opened. When the fifth substrate (21-25) and the support member (26) are prepared, conductive via metal is embedded. For the via metal, for example, a silver paste is used. Thereafter, the first to fifth substrates (21-25) and the support member (26) are combined with a jig, and then heated to a temperature of about 900 ° C. to about 1000 ° C. while pressing them. 21-25) and the supporting member (26) are baked. Thus, the multilayer substrate (2) is completed.
積層基板(2)が準備されると、図５に示すように、その上側に、上述した方法で作製されたコンデンサ素子(4)が固定される。陽極引出部材(41)は第１ランド(51)と、陰極引出部材(45)は第２ランド(52)と導電性接着剤で接合される。その後、モールド成形によって、コンデンサ素子(4)を覆う樹脂層(3)が形成されて、デカップリングデバイスが完成する。本実施例では、樹脂層(3)は、デカップリングデバイスの外形が矩形になるように、積層基板(2)上に設けられているが、積層基板(2)の側面を覆うように形成されてもよい。 When the multilayer substrate (2) is prepared, as shown in FIG. 5, the capacitor element (4) produced by the above-described method is fixed on the upper side thereof. The anode lead member (41) is joined to the first land (51) and the cathode lead member (45) is joined to the second land (52) by a conductive adhesive. Thereafter, a resin layer (3) covering the capacitor element (4) is formed by molding to complete a decoupling device. In this example, the resin layer (3) is provided on the multilayer substrate (2) so that the outer shape of the decoupling device is rectangular, but is formed so as to cover the side surface of the multilayer substrate (2). May be.
本発明において、インダクタとなる配線パターン(71-74)は、上記の実施例のようなメアンダ形状に限定されることはなく、本発明のデカップリングデバイスの動作上、適切な大きさのインダクタンスを得られる形状であればよい。図６は、本発明の第２実施例に関しており、図３に相当する説明図である。第２実施例のデカップリングデバイスでは、配線パターン(71-74)は、スパイラル状(渦巻状)に形成されている。第１実施例と同様に、第２基板(22)に形成された配線パターン(71)の一端は、第１基板(21)のビアホール(81b)の下に配置されており、第２基板(22)に開けられたビアホール(81c)は、該一端を通っている。第２基板(22)の配線パターン(71)は、ビアホール(81b)からスパイラル状に反時計回りで第２基板(22)の中央付近に進む。第２基板(22)には、配線パターン(71)の他端を通るようにビアホール(83a)が開けられる。 In the present invention, the wiring pattern (71-74) serving as an inductor is not limited to the meander shape as in the above embodiment, and an inductance having an appropriate size is required for the operation of the decoupling device of the present invention. Any shape can be used. FIG. 6 relates to the second embodiment of the present invention, and is an explanatory view corresponding to FIG. In the decoupling device of the second embodiment, the wiring pattern (71-74) is formed in a spiral shape (spiral shape). As in the first embodiment, one end of the wiring pattern (71) formed on the second substrate (22) is disposed below the via hole (81b) of the first substrate (21), and the second substrate ( The via hole (81c) opened in 22) passes through the one end. The wiring pattern (71) of the second substrate (22) advances from the via hole (81b) to the vicinity of the center of the second substrate (22) in a counterclockwise direction in a spiral shape. A via hole (83a) is opened in the second substrate (22) so as to pass through the other end of the wiring pattern (71).
第３基板(23)の配線パターン(72)の一端は、第２基板(22)のビアホール(83a)の下になるように、第３基板(23)の中央付近に配置される。配線パターン(72)は、第３基板(23)の中央付近からスパイラル状に反時計回りで第３基板(23)の端部付近に進む。第３基板(23)には、配線パターン(72)の他端を通るようにビアホール(83b)が開けられる。 One end of the wiring pattern (72) of the third substrate (23) is arranged near the center of the third substrate (23) so as to be under the via hole (83a) of the second substrate (22). The wiring pattern (72) advances from the vicinity of the center of the third substrate (23) to the vicinity of the end of the third substrate (23) in a counterclockwise direction in a spiral shape. A via hole (83b) is opened in the third substrate (23) so as to pass through the other end of the wiring pattern (72).
第４基板(24)の配線パターン(73)の一端は、第３基板(23)のビアホール(83b)の下になるように、第４基板(24)の端部付近に配置される。配線パターン(73)は、第４基板(24)の端部からスパイラル状に反時計回りで第４基板(24)の中央付近に進む。第４基板(24)には、配線パターン(24)の他端を通るようにビアホール(83c)が開けられる。 One end of the wiring pattern (73) of the fourth substrate (24) is arranged near the end of the fourth substrate (24) so as to be under the via hole (83b) of the third substrate (23). The wiring pattern (73) advances from the end of the fourth substrate (24) in the vicinity of the center of the fourth substrate (24) in a spiral counterclockwise direction. A via hole (83c) is opened in the fourth substrate (24) so as to pass through the other end of the wiring pattern (24).
第５基板(25)の配線パターン(74)の一端は、第４基板(24)のビアホール(83c)の下になるように、第５基板(25)の中央付近に配置される。配線パターン(74)は、第５基板(25)の中央付近からスパイラル状に反時計回りで、第２陽極パッド(54)(図４参照)の上方に進む。第５基板(25)には、配線パターン(74)の他端及び第２陽極パッド(54)を通るようにビアホール(84)が開けられる。 One end of the wiring pattern (74) of the fifth substrate (25) is arranged near the center of the fifth substrate (25) so as to be under the via hole (83c) of the fourth substrate (24). The wiring pattern (74) advances from the vicinity of the center of the fifth substrate (25) counterclockwise in a spiral shape and above the second anode pad (54) (see FIG. 4). A via hole (84) is opened in the fifth substrate (25) so as to pass through the other end of the wiring pattern (74) and the second anode pad (54).
インダクタとなる配線パターン(71-74)と、これら配線パターン(71-74)を接続するために開けられるビアホール(83a-c)の位置とが異なる以外、第２実施例のデカップリングデバイスは、第１実施例のデバイスと同様な構成を有しており、先に説明した工程を行って製造できる。 The decoupling device of the second embodiment is different from the wiring pattern (71-74) serving as an inductor and the position of the via hole (83a-c) opened to connect these wiring patterns (71-74). It has the same configuration as the device of the first embodiment, and can be manufactured by performing the steps described above.
上記の実施例では、第１ランド(51)と第１陽極パッド(53)は、積層基板(2)内のビアメタル(図２に示すビアメタル(61)及び図３に示すビアホール(81f)に埋め込まれるビアメタル)及び配線パターン(75)によって電気的に接続されている。さらに、第２ランド(52)と陰極パッド(55)は、積層基板(2)内のビアメタル(62)(図２参照)よって電気的に接続されている。このような構成を用いることによって、第１ランド(51)と第１陽極パッド(53)間の電流経路の大部分を、また、第２ランド(52)と陰極パッド(55)間の電流経路を、垂直線に沿って設けることが可能となる。その結果、これらの電流経路は必要以上に長くされることはなく、デカップリングデバイスの等価直列抵抗及び等価直列インダクタンスが小さくなる。 In the above embodiment, the first land (51) and the first anode pad (53) are embedded in the via metal (the via metal (61) shown in FIG. 2 and the via hole (81f) shown in FIG. 3) in the multilayer substrate (2). Via metal) and a wiring pattern (75). Further, the second land (52) and the cathode pad (55) are electrically connected by a via metal (62) (see FIG. 2) in the multilayer substrate (2). By using such a configuration, most of the current path between the first land (51) and the first anode pad (53), and the current path between the second land (52) and the cathode pad (55) are used. Can be provided along a vertical line. As a result, these current paths are not made longer than necessary, and the equivalent series resistance and equivalent series inductance of the decoupling device are reduced.
なお、図４に示す第１陽極パッド(53)、第２陽極パッド(54)及び陰極パッド(55)の形状及び配置はあくまで一例であり、適宜変更されて良い。また、それに伴って、積層基板(2)内のビアメタルや配線パターンは変更及び/又は追加されてよい。例えば、第１陽極パッド(53)は、第１ランド(51)の直下に配置され、ビアメタルのみを用いて第１ランド(51)と接続されてよく、また、陰極パッド(55)と第２ランド(52)を接続するために、ビアメタルに加えて配線パターンを用いてもよい。 The shapes and arrangements of the first anode pad (53), the second anode pad (54), and the cathode pad (55) shown in FIG. 4 are merely examples, and may be changed as appropriate. Along with this, the via metal and the wiring pattern in the multilayer substrate (2) may be changed and / or added. For example, the first anode pad (53) may be disposed immediately below the first land (51) and may be connected to the first land (51) using only via metal, and the cathode pad (55) and the second land may be connected to the second land (51). In order to connect the land (52), a wiring pattern may be used in addition to the via metal.
また、上記の実施例では、絶縁性材料で形成された支持部材(26)が積層基板(2)に設けられているが、支持部材(26)に代えて、ブロック又は柱状の導電性金属製部材を用いてもよい。この場合、第１パッド(51)は、第１基板(21)の上面に設けられて、ビアホール(81b)は、第１パッド(51)を通るように開けられる。金属製部材の下端は第１パット(51)と接続され、その上端は、コンデンサ素子(4)の陽極引出部材(41)と接続される。なお、金属製部材は、樹脂層(3)に覆われて外部に露出しないようにされる。 Further, in the above embodiment, the support member (26) made of an insulating material is provided on the multilayer substrate (2), but instead of the support member (26), it is made of a block or a columnar conductive metal. A member may be used. In this case, the first pad (51) is provided on the upper surface of the first substrate (21), and the via hole (81b) is opened so as to pass through the first pad (51). The lower end of the metal member is connected to the first pad (51), and the upper end thereof is connected to the anode lead member (41) of the capacitor element (4). The metal member is covered with the resin layer (3) so as not to be exposed to the outside.
上記実施例では、インダクタとなる配線パターン(71-74)は、積層基板(2)内に複数個設けられているが、適切な大きさのインダクタンスが得られるならば、積層基板(2)を２つの基板と支持部材で構成し、これら基板間に、インダクタとなる１個の配線パターンを設けてもよい。しかしながら、積層基板(2)を３つ以上の基板と支持部材で構成し、複数の配線パターンを基板間に設けることによって、本発明の効果はより顕著に表れる。 In the above embodiment, a plurality of wiring patterns (71-74) serving as inductors are provided in the multilayer substrate (2), but if an appropriate size of inductance is obtained, the multilayer substrate (2) is provided. It may be configured by two substrates and a support member, and one wiring pattern serving as an inductor may be provided between these substrates. However, the effect of the present invention is more prominent by configuring the multilayer substrate (2) with three or more substrates and a supporting member and providing a plurality of wiring patterns between the substrates.
本発明では、ＬＴＣＣ基板以外の積層基板を、例えば、ＨＴＣＣ(高温同時焼結セラミック)基板を用いることも可能である。また、本発明に、絶縁材材料をスクリーン印刷方法で形成するような厚膜印刷積層基板を使用してもよい。 In the present invention, for example, an HTCC (high temperature co-sintered ceramic) substrate can be used as the laminated substrate other than the LTCC substrate. Moreover, you may use the thick film printing laminated substrate which forms an insulating material material with a screen printing method in this invention.
上記実施例の説明は、本発明を説明するためのものであって、特許請求の範囲に記載の発明を限定し、或は範囲を減縮する様に解すべきではない。本発明の各部構成は上記実施例に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能であることは勿論である。 The above description of the embodiments is for explaining the present invention, and should not be construed as limiting the invention described in the claims or reducing the scope thereof. Each part configuration of the present invention is not limited to the above embodiment, and various modifications can be made within the technical scope described in the claims.
(1) デカップリングデバイス
(2) 積層基板
(3) 樹脂層
(4) 固体電解コンデンサ素子
(21-25) 基板
(26） 支持部材
(41) 陽極引出部材
(42) 陽極体
(43) 誘電体被膜
(44) 固体電解質層
(45) 陰極引出部材
(51) 第１ランド
(52) 第２ランド
(53) 第１陽極パッド
(54) 第２陽極パッド
(55) 陰極パッド
(61,62) ビアメタル
(71-75) 配線パターン
(1) Decoupling device
(2) Multilayer substrate
(3) Resin layer
(4) Solid electrolytic capacitor element
(21-25) Board
(26) Support member
(41) Anode extraction member
(42) Anode body
(43) Dielectric coating
(44) Solid electrolyte layer
(45) Cathode extraction member
(51) First Land
(52) Second Land
(53) First anode pad
(54) Second anode pad
(55) Cathode pad
(61,62) Via Metal
(71-75) Wiring pattern
Claims (4)
前記積層基板(2)の内部には、配線パターン(71-74)で形成された１又は複数のインダクタが設けられており、
前記第１陽極パッド(53)は、前記固体電解コンデンサ素子(4)の陽極引出部材(41)に電気的に接続され、前記第２陽極パッド(54)は、前記１又は複数のインダクタを介して前記陽極引出部材(41)に電気的に接続されているデカップリングデバイス。 A solid electrolytic capacitor element (4); and a multilayer substrate (2) in which a plurality of substrates (21-25) are laminated. A first anode pad (53) is provided on a lower surface of the multilayer substrate (2). And a second anode pad (54), wherein the solid electrolytic capacitor element (4) is placed on the multilayer substrate (2) and covered with a resin layer (3). ,
In the multilayer substrate (2), one or a plurality of inductors formed of wiring patterns (71-74) are provided,
The first anode pad (53) is electrically connected to the anode lead member (41) of the solid electrolytic capacitor element (4), and the second anode pad (54) is interposed through the one or more inductors. A decoupling device electrically connected to the anode lead member (41).
前記積層基板(2)を構成する基板間には、配線パターン(71-74)で形成されたインダクタが設けられ、前記積層基板(2)内には、これらインダクタを直列に接続する接続部材が設けられており、
前記第１陽極パッド(53)は、前記陽極引出部材(41)に電気的に接続され、前記第２陽極パッド(54)は、直列に繋がれた前記インダクタを介して前記陽極引出部材(41)に電気的に接続され、前記陰極パッド(55)は、前記陰極引出部材(45)に電気的に接続されているデカップリングデバイス。 A solid electrolytic capacitor element (4) having an anode lead member (41) and a cathode lead member (45); and a laminated substrate (2) on which at least three substrates (21-25) are laminated. A first anode pad (53), a second anode pad (54), and a cathode pad (55) are disposed on the lower surface of the substrate (2), and the solid electrolytic capacitor element (4) includes the multilayer substrate (2). And a decoupling device covered with a resin layer (3),
Between the substrates constituting the multilayer substrate (2), an inductor formed of a wiring pattern (71-74) is provided, and in the multilayer substrate (2), a connecting member for connecting these inductors in series is provided. Provided,
The first anode pad (53) is electrically connected to the anode lead member (41), and the second anode pad (54) is connected to the anode lead member (41 through the inductor connected in series). ), And the cathode pad (55) is electrically connected to the cathode lead member (45).
前記積層基板(2)は、前記陽極引出部材(41)を支持すると共に前記陽極引出部材(41)が接合する第１ランド(51)が設けられた支持部材(26)を含み、
前記積層基板(2)を構成する最上の基板(21)には、前記陰極引出部材(45)が接合される第２ランド(52)と前記支持部材(26)とが設けられ、
前記第１ランド(51)と前記第１陽極パッド(53)は、さらに前記第２ランド(52)と前記陰極パッド(55)は、前記積層基板(2)内のビアメタル(61)(62)及び/又は配線パターン(75)によって電気的に接続されている、請求項２に記載のデカップリングデバイス。 The solid electrolytic capacitor element (4) includes a substantially rectangular anode body (42), and a dielectric coating (43) and a solid electrolyte layer (44) are sequentially formed on the surface of the anode body (42). The anode lead member (41) formed is a metal wire protruding from one end surface of the anode body (42), and the cathode lead member (45) is layered on the solid electrolyte layer (44). Formed,
The laminated substrate (2) includes a support member (26) provided with a first land (51) for supporting the anode lead member (41) and joining the anode lead member (41),
The uppermost substrate (21) constituting the laminated substrate (2) is provided with a second land (52) to which the cathode lead member (45) is joined and the support member (26),
The first land (51) and the first anode pad (53) are further connected to the second land (52) and the cathode pad (55) are via metal (61) and (62) in the laminated substrate (2). 3. A decoupling device according to claim 2, wherein the decoupling device is electrically connected by a wiring pattern (75).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004079509A JP2005269293A (en) | 2004-03-19 | 2004-03-19 | Decoupling device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004079509A JP2005269293A (en) | 2004-03-19 | 2004-03-19 | Decoupling device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005269293A true JP2005269293A (en) | 2005-09-29 |
Family
ID=35093349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004079509A Pending JP2005269293A (en) | 2004-03-19 | 2004-03-19 | Decoupling device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005269293A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009063618A1 (en) * | 2007-11-15 | 2009-05-22 | Panasonic Corporation | Chip-type solid electrolytic capacitor and chip-type filter |
| JP2009123937A (en) * | 2007-11-15 | 2009-06-04 | Panasonic Corp | Chip-type solid electrolytic capacitor |
| JP2009123938A (en) * | 2007-11-15 | 2009-06-04 | Panasonic Corp | Chip-type solid electrolytic capacitor |
| JP2013048260A (en) * | 2012-10-04 | 2013-03-07 | Taiyo Yuden Co Ltd | Electrochemical device |
-
2004
- 2004-03-19 JP JP2004079509A patent/JP2005269293A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009063618A1 (en) * | 2007-11-15 | 2009-05-22 | Panasonic Corporation | Chip-type solid electrolytic capacitor and chip-type filter |
| JP2009123937A (en) * | 2007-11-15 | 2009-06-04 | Panasonic Corp | Chip-type solid electrolytic capacitor |
| JP2009123938A (en) * | 2007-11-15 | 2009-06-04 | Panasonic Corp | Chip-type solid electrolytic capacitor |
| US8421557B2 (en) | 2007-11-15 | 2013-04-16 | Panasonic Corporation | Chip-type solid electrolytic capacitor and chip-type filter |
| JP2013048260A (en) * | 2012-10-04 | 2013-03-07 | Taiyo Yuden Co Ltd | Electrochemical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5339384B2 (en) | Laminated capacitor and integrated circuit board | |
| US7804678B2 (en) | Capacitor devices | |
| US9412509B2 (en) | Multilayer electronic component having conductive patterns and board having the same | |
| US7898795B2 (en) | Solid-state electrolytic capacitor | |
| US20080223603A1 (en) | Capacitor embedded printed circuit board | |
| US7430107B2 (en) | Monolithic capacitor, circuit board, and circuit module | |
| JP2001167969A (en) | Multi-terminal laminated ceramic capacitor for three- dimensional mounting | |
| US7649252B2 (en) | Ceramic multilayer substrate | |
| US8339797B2 (en) | Package substrate | |
| KR20220116328A (en) | Thin film capacitor and electronic circuit board having same | |
| JP2011044613A (en) | Electronic component and method of manufacturing the same | |
| KR101499715B1 (en) | Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part | |
| JP2012253195A (en) | Multi-layer wiring substrate, method of manufacturing the same, and semiconductor device | |
| JP2006237520A (en) | Thin-shaped multi-terminal capacitor, and manufacturing method therefor | |
| JP4753380B2 (en) | Bottom electrode type solid electrolytic capacitor | |
| JP4953989B2 (en) | Multilayer capacitor and capacitor mounting board | |
| JP2001155953A (en) | Multi-terminal laminated ceramic capacitor for three- dimensional mounting | |
| JP2005269293A (en) | Decoupling device | |
| KR101477426B1 (en) | Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part | |
| US7573721B2 (en) | Embedded passive device structure and manufacturing method thereof | |
| US7871892B2 (en) | Method for fabricating buried capacitor structure | |
| JP3531861B2 (en) | Three-dimensional mounting structure of three-terminal multilayer ceramic capacitors | |
| JP2001155954A (en) | Through-type laminated ceramic capacitor for three- dimensional mounting | |
| KR20150024039A (en) | Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part | |
| KR100653247B1 (en) | Printed circuit board having embedded electric components and fabricating method therefore |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |