JP2005269273A - Photoelectric conversion amount detecting method, photoelectric converter, and information output apparatus - Google Patents

Photoelectric conversion amount detecting method, photoelectric converter, and information output apparatus Download PDF

Info

Publication number
JP2005269273A
JP2005269273A JP2004079220A JP2004079220A JP2005269273A JP 2005269273 A JP2005269273 A JP 2005269273A JP 2004079220 A JP2004079220 A JP 2004079220A JP 2004079220 A JP2004079220 A JP 2004079220A JP 2005269273 A JP2005269273 A JP 2005269273A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
charge
thin film
film transistor
auxiliary capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004079220A
Other languages
Japanese (ja)
Inventor
Kazuhiro Uehara
和弘 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004079220A priority Critical patent/JP2005269273A/en
Publication of JP2005269273A publication Critical patent/JP2005269273A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Studio Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photoelectric converter having a simple configuration, capable of detecting photoelectric conversion amount with high accuracy. <P>SOLUTION: A sensor board 20 as a pixel section is provided with an auxiliary capacitor 17 for charging electric charges produced from a photosensitive semiconductor layer 12, receiving light of a TFT 7 in a nonconductive state and connected to the drain electrode D of the TFT 7. A detection IC 25 as a detection section is provided with an integrating amplifier 33 and a feedback capacitor 39 for detecting a photoelectric conversion amount on the basis of electric charges charged in the auxiliary capacitor 17. The TFT 7 is turned on, before the light reception and once releases the electric charges by the operation of the integration amplifier 33. Then, when light is received, while the TFT 7 is nonconductive, the auxiliary capacitor 17 charges the generated electric charges and the detection IC 25 brings the charged electric charges to the feedback capacitor 39, to obtain the photoelectric conversion amount. Thus, the photoelectric conversion amount can be detected with high accuracy by using a simple configuration. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、光電変換素子の光電変換量を検出する光電変換量検出方法と、その方法を実現する光電変換装置、並びに該装置を備えた情報出力装置に関する。   The present invention relates to a photoelectric conversion amount detection method for detecting a photoelectric conversion amount of a photoelectric conversion element, a photoelectric conversion device that realizes the method, and an information output device including the device.

従来、パソコン(パーソナルコンピューター)やファクシミリ装置等に画像を入力する場合、原稿を画像として読み取ることのできる画像読取装置(例えば、スキャナなど)がよく用いられている。   2. Description of the Related Art Conventionally, when inputting an image into a personal computer (PC), a facsimile machine or the like, an image reading apparatus (for example, a scanner) that can read a document as an image is often used.

この画像読取装置には、種々のものがある。その中に1次元イメージセンサがある。この1次元イメージセンサを用いて画像を読み取る場合には、1次元イメージセンサを原稿に対して移動させるか、若しくは、1次元イメージセンサに対して原稿を移動させるかして、原稿を走査する必要がある。   There are various types of image reading apparatuses. Among them is a one-dimensional image sensor. When reading an image using this one-dimensional image sensor, it is necessary to scan the document by moving the one-dimensional image sensor relative to the document or by moving the document relative to the one-dimensional image sensor. There is.

したがって、1次元イメージセンサ若しくは原稿を機械的に移動させて原稿を走査する必要があるため、画像の読取速度が遅く、また、装置の小型化・軽量化が制限される。   Accordingly, since it is necessary to scan the original by mechanically moving the one-dimensional image sensor or the original, the image reading speed is slow, and downsizing and weight reduction of the apparatus are limited.

そこで、機械的走査が不要な密着型2次元イメージセンサ(画像読取装置)が種々提案されている。2次元イメージセンサは、フラットべッドスキャナなどに用いられ原稿画像の全体を一度に読み込むことができる。   Various types of contact-type two-dimensional image sensors (image reading devices) that do not require mechanical scanning have been proposed. The two-dimensional image sensor is used in a flatbed scanner or the like and can read the entire original image at a time.

2次元イメージセンサには、薄膜トランジスタ(TFT:Thin Film Transistor)を用いたものがあり、その多くは、画素選択トランジスタ(スイッチング素子;薄膜トランジスタなど)とフォトセンサ(光検出素子;フォトトランジスタ,フォトダイオードなど)とで1画素が形成されており、各画素を2次元マトリクス状に配列して構成されている。なお、画素選択トランジスタはクロストークを防ぐために設けられている。   Some two-dimensional image sensors use thin film transistors (TFTs), and many of them are pixel selection transistors (switching elements; thin film transistors, etc.) and photosensors (photodetection elements; phototransistors, photodiodes, etc.). ) And 1 pixel are formed, and each pixel is arranged in a two-dimensional matrix. Note that the pixel selection transistor is provided to prevent crosstalk.

一般的に、上記2次元イメージセンサは、各フォトセンサへの照射光量に応じて発生した電荷が各画素に蓄積され、画素選択トランジスタを電子走査して順次導通状態にして各画素から電荷量を読み出すことで画像情報を得るものである。   Generally, in the two-dimensional image sensor, charges generated according to the amount of light applied to each photosensor are accumulated in each pixel, and the pixel selection transistor is electronically scanned to sequentially turn on the charge amount from each pixel. Image information is obtained by reading.

図12は、従来のフォトセンサの回路の概略説明図を示している。このフォトセンサ100は、構成上、画素部101および検出部102に大別される。図12に示す画素部101および検出部102は、1画素に対応しているが、実際には、画素部101はフォトセンサの画素数分、マトリクス状に配列され、検出部102は、マトリクス状に配列された画素部101の周囲部分に配置される。   FIG. 12 is a schematic explanatory diagram of a circuit of a conventional photosensor. The photosensor 100 is roughly divided into a pixel unit 101 and a detection unit 102 in terms of configuration. The pixel unit 101 and the detection unit 102 illustrated in FIG. 12 correspond to one pixel. Actually, however, the pixel unit 101 is arranged in a matrix for the number of pixels of the photosensor, and the detection unit 102 is configured in a matrix. Are arranged in a peripheral portion of the pixel portion 101 arranged in the array.

画素部101では、フォトダイオード103に光を照射し、それにより発生した電荷を補助容量104に蓄積し、ゲート電圧105の印加によりオンされるスイッチング素子としての薄膜トランジスタ106(以下、TFT106と呼ぶ)を通して補助容量107に蓄積させる。補助容量107は、補助容量104に蓄積された電荷を電圧に変換する役割を持つ。
検出部102では、積分アンプ108が、補助容量107に加わる電圧に基づいて、フォトダイオード103による光電変換量を求める。
In the pixel portion 101, the photodiode 103 is irradiated with light, charges generated thereby are accumulated in the auxiliary capacitor 104, and passed through a thin film transistor 106 (hereinafter referred to as a TFT 106) as a switching element that is turned on by application of a gate voltage 105. Accumulated in the auxiliary capacitor 107. The auxiliary capacitor 107 has a role of converting the charge accumulated in the auxiliary capacitor 104 into a voltage.
In the detection unit 102, the integrating amplifier 108 obtains the photoelectric conversion amount by the photodiode 103 based on the voltage applied to the auxiliary capacitor 107.

同図に示すように、補助容量(電荷蓄積容量)104,107は、TFT102のソース側とドレイン側の両方に接続されている。また、光を照射して光電流を生じさせるフォトダイオード103は、TFT106の外部に配されている(非特許文献1)。   As shown in the figure, the auxiliary capacitors (charge storage capacitors) 104 and 107 are connected to both the source side and the drain side of the TFT 102. In addition, the photodiode 103 that emits light to generate a photocurrent is disposed outside the TFT 106 (Non-patent Document 1).

また、画素を高密度化する目的で、画素選択トランジスタとフォトセンサを一体化する提案も行われている。すなわち、フォトセンサ自体にフォトセンサ機能と画素選択機能とを持たせることにより画素面積の縮小を図っている(特許文献1,2)。
特開平2−2796336号公報(1990年10月2日 公開) 特開平6−3019632号公報(1994年5月13日 公開) テレビジョン学会技術報告Vol.17,No16,pp25−30(1993年3月4日 公開)
For the purpose of increasing the density of pixels, proposals have been made to integrate a pixel selection transistor and a photosensor. That is, the pixel area is reduced by providing the photosensor itself with a photosensor function and a pixel selection function (Patent Documents 1 and 2).
Japanese Laid-Open Patent Publication No. Hei 2-27963636 (released on October 2, 1990) JP 6-3019632 A (published on May 13, 1994) Television Society Technical Report Vol. 17, No16, pp25-30 (released March 4, 1993)

しかしながら、機械的走査が不要な密着型2次元イメージセンサは、高速な画像読み出しや軽量・薄型化が可能なため、多くの提案が行なわれているが、未だに実用化に至っていない。   However, a contact-type two-dimensional image sensor that does not require mechanical scanning can be read at high speed and can be reduced in weight and thickness. Therefore, many proposals have been made, but it has not yet been put into practical use.

この主要因は、2次元イメージセンサに備えられている画素構造及びアレイ構造の複雑さにある。つまり、2次元イメージセンサの画素構造及びアレイ構造は、現在量産されているアクティブマトリクス型液晶ディスプレイで用いられているTFTアレイの場合に比べて複雑である。   The main factor is the complexity of the pixel structure and array structure provided in the two-dimensional image sensor. That is, the pixel structure and the array structure of the two-dimensional image sensor are more complicated than the TFT array used in the active matrix type liquid crystal display currently mass-produced.

従来は、電流値や電圧値を検出して光電変換量を検出していたが、この方法では、電流や電圧は蓄積することが非常に難しく、電流値や電圧値の測定のための回路構成が複雑になる。具体的には、図12に示したように、光電変換量を求めるために、補助容量104に蓄えられた電荷を電圧に変換する必要があるが、このために、TFT106のソース側にもドレイン側にも補助容量104・107を設ける必要がある。この結果、2つの補助容量104・107を画素部101に設けなければならないため、画素部101の構造が複雑なものとなる。
このため、フォトセンサ100を形成するための製造プロセスが増加し、さらに画素面積が増加し、高解像度化が困難である。
Conventionally, the amount of photoelectric conversion was detected by detecting the current value and voltage value, but with this method it is very difficult to accumulate current and voltage, and the circuit configuration for measuring the current value and voltage value Becomes complicated. Specifically, as shown in FIG. 12, in order to obtain the photoelectric conversion amount, it is necessary to convert the electric charge stored in the auxiliary capacitor 104 into a voltage. It is necessary to provide auxiliary capacitors 104 and 107 on the side. As a result, since the two auxiliary capacitors 104 and 107 must be provided in the pixel portion 101, the structure of the pixel portion 101 becomes complicated.
For this reason, the manufacturing process for forming the photosensor 100 increases, the pixel area further increases, and it is difficult to increase the resolution.

また、フォトセンサ自体にフォトセンサ機能と画素選択機能とを持たせる構造(例えば、逆スタガー型薄膜トランジスタとコプラナー型薄膜トランジスタとを、半導体層を単一層にして組み合わせたもの)でも複雑な構造となり、製造プロセスが複雑になるという問題があった。   In addition, a structure in which the photosensor itself has a photosensor function and a pixel selection function (for example, a combination of an inverted staggered thin film transistor and a coplanar thin film transistor with a single semiconductor layer) has a complicated structure and is manufactured. There was a problem that the process became complicated.

さらに、2次元イメージセンサの構造を簡略化すると、光電変換量を求める方法が複雑化し、光電変換量を高精度で求めることが困難であるといった問題があった。   Furthermore, when the structure of the two-dimensional image sensor is simplified, there is a problem that a method for obtaining the photoelectric conversion amount becomes complicated and it is difficult to obtain the photoelectric conversion amount with high accuracy.

本発明は、上記の各問題点に鑑みなされたものであって、その目的は、フォトセンサを構成する画素構造の簡素化を図りながら高解像度化が可能で、且つ製造プロセスを簡略化することもできる光電変換量検出方法、光電変換装置および情報出力装置を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to enable high resolution while simplifying the pixel structure constituting the photosensor and to simplify the manufacturing process. Another object is to provide a photoelectric conversion amount detection method, a photoelectric conversion device, and an information output device.

本発明の光電変換量検出方法は、上記の課題を解決するために、感光性半導体層を有する薄膜トランジスタを含む光電変換素子の光電変換量を検出する光電変換量検出方法において、上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を光の受光前に開放しておき、上記薄膜トランジスタを非導通状態にして感光性半導体層が上記光を受光したときに発生する電荷を上記補助容量に充電する充電工程と、上記充電工程後に、上記補助容量の電荷に基づいて、上記光電変換量を検出する光電変換量検出工程と、を備えていることを特徴とする。   In order to solve the above problems, a photoelectric conversion amount detection method of the present invention is a photoelectric conversion amount detection method for detecting a photoelectric conversion amount of a photoelectric conversion element including a thin film transistor having a photosensitive semiconductor layer. The charge of the auxiliary capacitor connected to is opened before light reception, and the thin film transistor is turned off to charge the auxiliary capacitor with the charge generated when the photosensitive semiconductor layer receives the light. And a photoelectric conversion amount detection step of detecting the photoelectric conversion amount based on the charge of the auxiliary capacitor after the charging step.

上記の構成によれば、非導通状態とされた薄膜トランジスタの感光性半導体層が光を受光すると、該薄膜トランジスタのドレイン電極−ソース電極間に、薄膜トランジスタのオフ抵抗に応じたドレイン電流が流れる。薄膜トランジスタのドレイン電極に接続された補助容量には、生じたドレイン電流に対応した電荷が充電される。ここで充電される電荷は、ドレイン電流(光電流)の量(以下、光電変換量と称する)に等しい。   According to the above configuration, when the photosensitive semiconductor layer of the thin film transistor that is in a non-conductive state receives light, a drain current corresponding to the off-resistance of the thin film transistor flows between the drain electrode and the source electrode of the thin film transistor. The auxiliary capacitor connected to the drain electrode of the thin film transistor is charged with a charge corresponding to the generated drain current. The charge charged here is equal to the amount of drain current (photocurrent) (hereinafter referred to as photoelectric conversion amount).

したがって、本発明の上記充電工程のように、補助容量の電荷を光の受光前に開放して0にしておけば、該補助容量には、光の受光によって発生した電荷のみが充電される。よって、光電変換量検出工程において、補助容量に充電された電荷に基づいて光電変換量を精度良く検出することができる。   Therefore, if the charge of the auxiliary capacitor is released and set to 0 before receiving light as in the charging step of the present invention, only the charge generated by receiving light is charged in the auxiliary capacitor. Therefore, in the photoelectric conversion amount detection step, the photoelectric conversion amount can be accurately detected based on the electric charge charged in the auxiliary capacitor.

また、このように補助容量に充電された電荷を検出することにより、光電変換量を検出することができるので、電荷を蓄積するための補助容量を薄膜トランジスタのドレイン側に1つ設けるだけで済む。したがって、光電変換量を検出するための回路の構造を簡素にすることができる。この効果は、例えば光照射時に生じた光電流そのものを検出する場合と比べたときに顕著である。   Further, since the photoelectric conversion amount can be detected by detecting the charge charged in the auxiliary capacitor in this way, it is only necessary to provide one auxiliary capacitor for accumulating the charge on the drain side of the thin film transistor. Therefore, the circuit structure for detecting the photoelectric conversion amount can be simplified. This effect is remarkable when compared with the case where, for example, the photocurrent itself generated during light irradiation is detected.

しかも、補助容量は、薄膜トランジスタのドレイン電極に接続されているので、薄膜トランジスタの製造プロセスを利用して製造することができる。   In addition, since the auxiliary capacitor is connected to the drain electrode of the thin film transistor, it can be manufactured by using a thin film transistor manufacturing process.

このように、光電変換素子の構成を簡素化することで、光電変換素子を小さくすることができるとともに、光電変換素子を備えたフォトセンサ自体を小さくすることが可能となる。また、光電変換素子を1次元的または2次元的に配列させた画素構造をも小さくすることができるので、画素の縮小による高解像度化が可能となる。   In this manner, by simplifying the configuration of the photoelectric conversion element, the photoelectric conversion element can be reduced, and the photosensor itself including the photoelectric conversion element can be reduced. Further, since the pixel structure in which the photoelectric conversion elements are arranged one-dimensionally or two-dimensionally can be reduced, high resolution can be achieved by reducing the pixels.

本発明の光電変換装置は、上記課題を解決するために、感光性半導体層を有する薄膜トランジスタを含む光電変換素子が1次元的または2次元的に配列された画素部と、上記光電変換素子の光電変換量を検出する検出部が画素部外に設けられた光電変換装置において、上記画素部には、非導通状態にした薄膜トランジスタの感光性半導体層が光を受光したときに発生する電荷を充電する補助容量が、上記薄膜トランジスタのドレイン電極に接続されて設けられ、上記検出部には、上記補助容量に充電された電荷に基づいて、上記光電変換量を検出する光電変換量検出手段が設けられていることを特徴としている。   In order to solve the above problems, a photoelectric conversion device of the present invention includes a pixel portion in which photoelectric conversion elements including a thin film transistor having a photosensitive semiconductor layer are arranged one-dimensionally or two-dimensionally, and a photoelectric conversion element of the photoelectric conversion element. In the photoelectric conversion device in which the detection unit for detecting the conversion amount is provided outside the pixel unit, the pixel unit is charged with electric charges generated when the photosensitive semiconductor layer of the thin film transistor in the non-conductive state receives light. An auxiliary capacitor is provided connected to the drain electrode of the thin film transistor, and the detection unit is provided with a photoelectric conversion amount detection means for detecting the photoelectric conversion amount based on the charge charged in the auxiliary capacitor. It is characterized by being.

本発明に用いられる光電変換装置は、光電変換素子が1次元的または2次元的に配列された画素部に光が照射されたときの各光電変換素子の光電変換量から、光に含まれている画像情報を取得するものである。光電変換素子が備えている薄膜トランジスタは、光電変換量を得ようとする光電変換素子を選択するスイッチとしての機能と、感光性半導体層を備えていることによる光電変換機能とを兼備している。この点は、光電変換素子の小型化に資する。   The photoelectric conversion device used in the present invention is included in light from the photoelectric conversion amount of each photoelectric conversion element when light is irradiated to a pixel portion in which the photoelectric conversion elements are arranged one-dimensionally or two-dimensionally. Image information is acquired. The thin film transistor included in the photoelectric conversion element has both a function as a switch for selecting a photoelectric conversion element for obtaining a photoelectric conversion amount and a photoelectric conversion function by including a photosensitive semiconductor layer. This point contributes to downsizing of the photoelectric conversion element.

その上に、画素部には、主要構成として、感光性半導体層を備えた薄膜トランジスタの他に、感光性半導体層が光を受光したときに発生する電荷を充電する補助容量を設けておくだけでよいので、画素部の構造を簡素化することができる。また、補助容量は、薄膜トランジスタのドレイン電極に接続されているので、薄膜トランジスタの製造プロセスを利用してフォトセンサを製造することができる。   In addition, in addition to the thin film transistor having the photosensitive semiconductor layer, the pixel portion only has an auxiliary capacitor for charging the charge generated when the photosensitive semiconductor layer receives light. Therefore, the structure of the pixel portion can be simplified. In addition, since the auxiliary capacitor is connected to the drain electrode of the thin film transistor, a photosensor can be manufactured using a manufacturing process of the thin film transistor.

したがって、本発明の光電変換装置の構成は、製造プロセスの簡略化を図ることも可能となる。さらに、画素部の構造を簡素化できることにより、光電変換素子を備えたフォトセンサの小型化および高解像度化の効果を奏する点については、光電変換量検出方法について既に説明したとおりである。   Therefore, the configuration of the photoelectric conversion device of the present invention can simplify the manufacturing process. Further, the fact that the structure of the pixel portion can be simplified and the effect of reducing the size and increasing the resolution of the photosensor provided with the photoelectric conversion element is as described above for the photoelectric conversion amount detection method.

本発明の光電変換装置は、上記感光性半導体層が光を受光するのに備えて、上記補助容量の電荷を予め開放しておく開放手段を、上記画素部外に設けてもよい。   The photoelectric conversion device of the present invention may be provided outside the pixel portion with an opening means for releasing the charge of the auxiliary capacitor in advance in preparation for the photosensitive semiconductor layer to receive light.

上記の構成によれば、非導通状態とされた薄膜トランジスタの感光性半導体層が光を受光すると、該薄膜トランジスタのドレイン電極−ソース電極間に、薄膜トランジスタのオフ抵抗に応じたドレイン電流が流れる。薄膜トランジスタのドレイン電極に接続された補助容量には、生じたドレイン電流に対応した電荷が充電される。ここで充電される電荷は、ドレイン電流(光電流)の量(以下、光電変換量と称する)に等しい。   According to the above configuration, when the photosensitive semiconductor layer of the thin film transistor that is in a non-conductive state receives light, a drain current corresponding to the off-resistance of the thin film transistor flows between the drain electrode and the source electrode of the thin film transistor. The auxiliary capacitor connected to the drain electrode of the thin film transistor is charged with a charge corresponding to the generated drain current. The charge charged here is equal to the amount of drain current (photocurrent) (hereinafter referred to as photoelectric conversion amount).

したがって、開放手段によって、補助容量の電荷を光の受光に備えて予め開放し0にしておけば、該補助容量には、光の受光によって発生した電荷のみが充電される。よって、光電変換量検出手段は、補助容量に充電された電荷に基づいて光電変換量を精度良く検出することができる。   Therefore, if the charge of the auxiliary capacitor is opened in advance and set to 0 in preparation for light reception by the opening means, only the charge generated by the light reception is charged in the auxiliary capacitor. Therefore, the photoelectric conversion amount detection means can accurately detect the photoelectric conversion amount based on the charge charged in the auxiliary capacitor.

また、開放手段を画素部外に設けるので、画素部の構造を複雑にすることがない。   Further, since the opening means is provided outside the pixel portion, the structure of the pixel portion is not complicated.

さらに、電荷を開放することにより前回の検出情報に関する電荷が残らないので、繰り返し検出動作を行っても、適切な光電変換量を検出することが可能となる。つまり繰り返しの動作(光電変換量の検出)が可能になるという効果を有する。   Furthermore, since the charge related to the previous detection information does not remain by releasing the charge, an appropriate photoelectric conversion amount can be detected even if the detection operation is repeatedly performed. That is, there is an effect that it becomes possible to perform a repetitive operation (detection of photoelectric conversion amount).

本発明の光電変換装置は、上記感光性半導体層が光を受光するときに、上記薄膜トランジスタのソース電極およびドレイン電極間に電位差を発生させる電位差発生手段を、上記画素部外に設けてもよい。   In the photoelectric conversion device of the present invention, a potential difference generating means for generating a potential difference between the source electrode and the drain electrode of the thin film transistor when the photosensitive semiconductor layer receives light may be provided outside the pixel portion.

薄膜トランジスタを非導通状態にした後に、電位差発生手段によって該薄膜トランジスタのドレイン電極―ソース電極間に電位差を発生させる。このとき非導通状態とされた薄膜トランジスタの感光性半導体層が光を受光すると、該薄膜トランジスタのドレイン電極−ソース電極間にドレイン電流が流れ、受光量に応じた電荷の充電を確実に補助容量に行うことができる。   After the thin film transistor is turned off, a potential difference is generated between the drain electrode and the source electrode of the thin film transistor by the potential difference generating means. At this time, when the photosensitive semiconductor layer of the thin film transistor which has been turned off receives light, a drain current flows between the drain electrode and the source electrode of the thin film transistor, and charge according to the amount of received light is reliably charged to the auxiliary capacitor. be able to.

しかも、電位差発生手段を画素部外に設けるので、画素部の構造を複雑にすることがない。   In addition, since the potential difference generating means is provided outside the pixel portion, the structure of the pixel portion is not complicated.

本発明の光電変換装置では、上記電位差発生手段が、上記補助容量を構成する電極のうち上記薄膜トランジスタのドレイン電極に接続された電極とは反対側の電極に電圧を印加して、上記電位差を発生させる第1電圧印加手段を備えていてもよい。   In the photoelectric conversion device of the present invention, the potential difference generating means generates a potential difference by applying a voltage to an electrode opposite to the electrode connected to the drain electrode of the thin film transistor among the electrodes constituting the auxiliary capacitor. The 1st voltage application means to make may be provided.

この場合、第1電圧印加手段によって、補助容量に直接接続された電極に電圧が印加されることで、電荷が充電されるので、印加する電圧の大きさにより該補助容量への電荷の充填量の調整が行い易くなる。これにより、光電変換により蓄積された電荷量を正確に検出することができるようになるので、光電変換量の検出精度の向上を図ることが可能となる。   In this case, since the charge is charged by applying a voltage to the electrode directly connected to the auxiliary capacitor by the first voltage applying means, the amount of charge filling the auxiliary capacitor depending on the magnitude of the applied voltage. It becomes easy to adjust. As a result, the amount of charge accumulated by photoelectric conversion can be accurately detected, so that the detection accuracy of the photoelectric conversion amount can be improved.

本発明の光電変換装置では、上記電位差発生手段が、上記薄膜トランジスタのソース電極の電圧を変化させることにより、上記電位差を発生させる第2電圧印加手段を備えていてもよい。   In the photoelectric conversion device of the present invention, the potential difference generating means may include second voltage applying means for generating the potential difference by changing the voltage of the source electrode of the thin film transistor.

また、上記電位差発生手段が、上記補助容量を構成する電極のうち上記薄膜トランジスタのドレイン電極に接続された電極とは反対側の電極に電圧を印加する第1電圧印加手段と、上記薄膜トランジスタのソース電極の電圧を変化させる第2電圧印加手段とを備え、第1電圧印加手段および第2電圧印加手段の共働により、上記電位差を発生させるようにしてもよい。   In addition, the potential difference generating means applies first voltage applying means for applying a voltage to an electrode on the opposite side to the electrode connected to the drain electrode of the thin film transistor among the electrodes constituting the auxiliary capacitor, and the source electrode of the thin film transistor Second voltage applying means for changing the voltage of the first voltage applying means, and the potential difference may be generated by the cooperation of the first voltage applying means and the second voltage applying means.

本発明の光電変換装置は、さらに、上記薄膜トランジスタのオンオフを制御する駆動回路が、上記画素部外に設けられ、上記光電変換量検出手段は、上記駆動回路が薄膜トランジスタをオンにしたときに、上記補助容量に蓄積された電荷を一時的に捕捉する容量と、該容量の電荷に基づいて上記光電変換量を検出する検出回路とを備え、上記検出回路および容量が、上記開放手段を兼ねている構成であってもよい。   In the photoelectric conversion device of the present invention, a driving circuit for controlling on / off of the thin film transistor is further provided outside the pixel portion, and the photoelectric conversion amount detecting unit is configured to detect the above when the driving circuit turns on the thin film transistor. A capacitor that temporarily captures the charge accumulated in the auxiliary capacitor; and a detection circuit that detects the photoelectric conversion amount based on the charge of the capacitor. The detection circuit and the capacitor also serve as the opening means. It may be a configuration.

上記の構成によれば、駆動回路は、感光性半導体層が光を受光するときには、薄膜トランジスタをオフにして上記非導通状態にすることができる。また、電荷が補助容量に充電された状態で、駆動回路が薄膜トランジスタをオンにすることで、補助容量の電荷を光電変換量検出手段の容量に捕捉させることができる。この捕捉された電荷に基づいて検出回路が光電変換量を検出する。   According to the above configuration, when the photosensitive semiconductor layer receives light, the driving circuit can turn off the thin film transistor to be in the non-conductive state. Further, when the driving circuit turns on the thin film transistor while the charge is charged in the auxiliary capacitor, the charge of the auxiliary capacitor can be captured by the capacitor of the photoelectric conversion amount detecting means. A detection circuit detects the photoelectric conversion amount based on the trapped charges.

一方、上記検出回路および容量が上記開放手段を兼ねているので、感光性半導体層が光を受光する前に、駆動回路が薄膜トランジスタをオンにすれば、補助容量に例えば残留していた電荷を光電変換量検出手段の容量に捕捉させることができる。したがって、光の受光時に補助容量の電荷を0にしておくことができる。   On the other hand, since the detection circuit and the capacitor also serve as the opening means, if the driving circuit turns on the thin film transistor before the photosensitive semiconductor layer receives light, the charge remaining in the auxiliary capacitor is photoelectrically converted. The capacity of the conversion amount detecting means can be captured. Therefore, the charge of the auxiliary capacitor can be set to 0 when receiving light.

また、光電変換量検出手段の構成要素に開放手段を兼ねさせたことで、光電変換装置の構成の簡素化を図ることができる。   In addition, the configuration of the photoelectric conversion device can be simplified by having the constituent elements of the photoelectric conversion amount detection means also serve as the opening means.

本発明の光電変換装置では、上記薄膜トランジスタのゲート電極に負電圧を印加することによって、受光時の薄膜トランジスタを上記非導通状態とする駆動回路を、上記画素部外に設けてもよい。   In the photoelectric conversion device of the present invention, a driving circuit that causes the thin film transistor during light reception to be in the non-conductive state by applying a negative voltage to the gate electrode of the thin film transistor may be provided outside the pixel portion.

薄膜トランジスタの非導通状態で光を照射すると、感光性半導体層に光電流が誘起され、ソース電極−ドレイン電極間に、照射光により誘起された電子正孔の数、すなわち照射光の光量に応じたドレイン電流が流れる。また、光非照射時には、ドレイン電流は極めて小さい。また、光照射時のドレイン電流および光非照射時のドレイン電流は、ともに、ゲート電極に負電圧を大きくするほど減少していき、やがて飽和する。   When the thin film transistor is irradiated with light, a photocurrent is induced in the photosensitive semiconductor layer, and the number of electron holes induced by the irradiation light between the source electrode and the drain electrode, that is, according to the amount of irradiation light. A drain current flows. Further, the drain current is extremely small when light is not irradiated. Further, the drain current during light irradiation and the drain current during non-light irradiation both decrease as the negative voltage is increased in the gate electrode, and eventually become saturated.

したがって、光照射時のドレイン電流と光非照射時のドレイン電流との差もまた、ゲート電極に負電圧を大きくするほど大きくなり、やがて飽和する。   Therefore, the difference between the drain current at the time of light irradiation and the drain current at the time of no light irradiation also increases as the negative voltage is increased at the gate electrode, and eventually becomes saturated.

結局、薄膜トランジスタのゲート電極に負電圧を印加して光照射時のドレイン電流を所定の時間蓄積すると、光非照射時のドレイン電流の蓄積による光電変換量を基準としたときに、その差を大きくすることができる。これにより、ダイナミックレンジの大きな光電変換装置を得ることができる。   After all, when a negative voltage is applied to the gate electrode of the thin film transistor and the drain current during light irradiation is accumulated for a predetermined time, the difference becomes large when the photoelectric conversion amount due to the accumulation of drain current during non-light irradiation is used as a reference. can do. Thereby, a photoelectric conversion device having a large dynamic range can be obtained.

本発明の光電変換装置は、さらに、上記感光性半導体層が受光する画像情報を含んだ光の元になる光を出射する光源と、上記光電変換量検出手段が上記光電変換量を検出する間、上記光源の光出射を停止する制御手段と、を備えていてもよい。   The photoelectric conversion device of the present invention further includes a light source that emits light that includes image information received by the photosensitive semiconductor layer, and a period during which the photoelectric conversion amount detection unit detects the photoelectric conversion amount. And control means for stopping the light emission of the light source.

上記の構成によれば、光電変換素子の光電変換量を検出する間、制御手段が光源の光出射を停止するので、1次元的または2次元的に配列された光電変換素子が光を受光することはない。   According to the above configuration, the control unit stops the light emission of the light source while detecting the photoelectric conversion amount of the photoelectric conversion element, so that the photoelectric conversion elements arranged one-dimensionally or two-dimensionally receive light. There is nothing.

これにより、光電変換量検出手段が検出対象としている光電変換素子以外の光電変換素子において、薄膜トランジスタのオフ抵抗が受光によって下がり、リーク電流が発生する現象を防止することができる。したがって、1次元的または2次元的に配列された複数の薄膜トランジスタの各ソース電極と光電変換量検出手段とを接続する構成を採用しても、上記リーク電流を検出してしまうことがないので、光電変換量の誤検出を無くすことができる。   Thereby, in a photoelectric conversion element other than the photoelectric conversion element that is the detection target of the photoelectric conversion amount detection means, it is possible to prevent a phenomenon in which the off-resistance of the thin film transistor decreases due to light reception and a leak current is generated. Therefore, even if the configuration in which the source electrodes of the plurality of thin film transistors arranged one-dimensionally or two-dimensionally are connected to the photoelectric conversion amount detection means, the leakage current is not detected. Misdetection of the photoelectric conversion amount can be eliminated.

本発明の情報出力装置は、上記の光電変換装置を備え、光電変換装置に照射された光に含まれる画像情報に対応する信号を、光電変換装置が検出した光電変換量に基づいて生成し出力することを特徴としている。   An information output device of the present invention includes the above-described photoelectric conversion device, and generates and outputs a signal corresponding to image information included in light irradiated on the photoelectric conversion device based on a photoelectric conversion amount detected by the photoelectric conversion device. It is characterized by doing.

これにより、光電変換装置の構成によって得られる上述の各種効果(小型化、製造プロセスの簡素化、高解像度等)を有する情報出力装置を提供することができる。この情報出力装置には、パーソナルコンピュータ、ファクシミリ装置、画像形成装置などの各種情報処理装置に対して画像情報を出力するラインセンサ、2次元イメージセンサ、スキャナ等が含まれる。   Thereby, it is possible to provide an information output device having the above-described various effects (miniaturization, simplification of the manufacturing process, high resolution, etc.) obtained by the configuration of the photoelectric conversion device. The information output device includes a line sensor, a two-dimensional image sensor, a scanner, and the like that output image information to various information processing devices such as a personal computer, a facsimile device, and an image forming device.

本発明の光電変換量検出方法は、感光性半導体層を有する薄膜トランジスタのドレイン電極に接続された補助容量の電荷を光の受光前に開放しておき、上記薄膜トランジスタを非導通状態にして感光性半導体層が上記光を受光したときに発生する電荷を上記補助容量に充電する充電工程と、上記充電工程後に、上記補助容量の電荷に基づいて、上記光電変換量を検出する光電変換量検出工程と、を備えている。   According to the photoelectric conversion amount detection method of the present invention, the charge of the auxiliary capacitor connected to the drain electrode of the thin film transistor having the photosensitive semiconductor layer is released before receiving light, and the thin film transistor is made non-conductive to make the photosensitive semiconductor A charging step of charging the auxiliary capacitor with a charge generated when the layer receives the light, and a photoelectric conversion amount detecting step of detecting the photoelectric conversion amount based on the charge of the auxiliary capacitor after the charging step; It is equipped with.

これにより、補助容量の電荷を光の受光前に開放して0にしておくので、該補助容量には、光の受光によって発生した電荷のみが充電される。よって、光電変換量検出工程において、補助容量に充電された電荷に基づいて光電変換量を精度良く検出することができる。   As a result, the charge of the auxiliary capacitor is released and set to 0 before the light is received, so that only the charge generated by the light reception is charged in the auxiliary capacitor. Therefore, in the photoelectric conversion amount detection step, the photoelectric conversion amount can be accurately detected based on the electric charge charged in the auxiliary capacitor.

また、このように補助容量に充電された電荷を検出することにより、光電変換量を検出することができるので、電荷を蓄積するための補助容量を薄膜トランジスタのドレイン側に1つ設けるだけで済む。したがって、光電変換量を検出するための回路の構造を簡素にすることができる。   Further, since the photoelectric conversion amount can be detected by detecting the charge charged in the auxiliary capacitor in this way, it is only necessary to provide one auxiliary capacitor for accumulating the charge on the drain side of the thin film transistor. Therefore, the circuit structure for detecting the photoelectric conversion amount can be simplified.

しかも、補助容量は、薄膜トランジスタのドレイン電極に接続されているので、薄膜トランジスタの製造プロセスを利用して製造することができる。   In addition, since the auxiliary capacitor is connected to the drain electrode of the thin film transistor, it can be manufactured by using a thin film transistor manufacturing process.

このように、光電変換素子の構成を簡素化することで、光電変換素子を小さくすることができるとともに、光電変換素子を備えたフォトセンサ自体を小さくすることが可能となる。また、光電変換素子を1次元的または2次元的に配列させた画素構造をも小さくすることができるので、画素の縮小による高解像度化が可能となる。   In this manner, by simplifying the configuration of the photoelectric conversion element, the photoelectric conversion element can be reduced, and the photosensor itself including the photoelectric conversion element can be reduced. Further, since the pixel structure in which the photoelectric conversion elements are arranged one-dimensionally or two-dimensionally can be reduced, high resolution can be achieved by reducing the pixels.

本発明の光電変換装置は、感光性半導体層を有する薄膜トランジスタを含む光電変換素子が1次元的または2次元的に配列された画素部と、上記光電変換素子の光電変換量を検出する検出部が画素部外に設けられた光電変換装置において、上記画素部には、非導通状態にした薄膜トランジスタの感光性半導体層が光を受光したときに発生する電荷を充電する補助容量が、上記薄膜トランジスタのドレイン電極に接続されて設けられ、上記検出部には、上記補助容量に充電された電荷に基づいて、上記光電変換量を検出する光電変換量検出手段が設けられている。   The photoelectric conversion device of the present invention includes a pixel unit in which photoelectric conversion elements including a thin film transistor having a photosensitive semiconductor layer are arranged one-dimensionally or two-dimensionally, and a detection unit that detects the photoelectric conversion amount of the photoelectric conversion element. In the photoelectric conversion device provided outside the pixel portion, the pixel portion includes an auxiliary capacitor that charges a charge generated when the photosensitive semiconductor layer of the thin film transistor in a non-conductive state receives light. The detection unit is provided with a photoelectric conversion amount detection unit that detects the photoelectric conversion amount based on the electric charge charged in the auxiliary capacitor.

これにより、画素部には、主要構成として、感光性半導体層を備えた薄膜トランジスタの他に、感光性半導体層が光を受光したときに発生する電荷を充電する補助容量を設けておくだけでよいので、画素部の構造を簡素化することができる。またこの画素部の構造は、表示用TFTパネルと同じなので、表示用TFTパネルの製造プロセスを利用してフォトセンサを製造することができる。   As a result, in addition to the thin film transistor provided with the photosensitive semiconductor layer, the pixel portion only needs to be provided with an auxiliary capacitor for charging the charge generated when the photosensitive semiconductor layer receives light. Therefore, the structure of the pixel portion can be simplified. Further, since the structure of the pixel portion is the same as that of the display TFT panel, a photosensor can be manufactured by using a display TFT panel manufacturing process.

したがって、本発明の光電変換装置の構成は、製造プロセスの簡略化を図ることも可能となる。さらに、光電変換量検出方法について既に説明したとおり、画素部の構造を簡素化できることにより、光電変換素子を備えたフォトセンサの小型化および高解像度化の効果を得ることもできる。   Therefore, the configuration of the photoelectric conversion device of the present invention can simplify the manufacturing process. Furthermore, as already described with respect to the photoelectric conversion amount detection method, by simplifying the structure of the pixel portion, it is possible to obtain the effect of downsizing and increasing the resolution of the photosensor including the photoelectric conversion element.

なお、補助容量は、薄膜トランジスタのドレイン電極に接続されているので、薄膜トランジスタの製造プロセスを利用してフォトセンサを製造することができる。   Note that since the auxiliary capacitor is connected to the drain electrode of the thin film transistor, a photosensor can be manufactured using a manufacturing process of the thin film transistor.

〔実施の形態1〕
本発明の一実施形態について、図1ないし図6を用いて説明すれば以下の通りである。本発明の光電変換装置は、後述する光電変換素子(フォトセンサ)を2次元に配置することにより2次元イメージセンサ(情報出力装置)に組み込むことができる。2次元イメージセンサは、原稿に対する機械的走査を必要とすることなく、パソコンやファクシミリ装置などに原稿の画像を入力するために使用されるものである。以下、本実施の形態では、2次元イメージセンサに使用される光電変換装置について、具体的に説明する。
[Embodiment 1]
An embodiment of the present invention will be described with reference to FIGS. 1 to 6 as follows. The photoelectric conversion device of the present invention can be incorporated into a two-dimensional image sensor (information output device) by two-dimensionally arranging photoelectric conversion elements (photosensors) described later. The two-dimensional image sensor is used for inputting an image of a document to a personal computer or a facsimile machine without requiring mechanical scanning of the document. Hereinafter, in this embodiment, a photoelectric conversion device used for a two-dimensional image sensor will be specifically described.

図2は、2次元イメージセンサ(以下、本装置と称する)の概略構成ブロック図を示し、図3は、本装置の概略を示す斜視図である。   FIG. 2 is a block diagram showing a schematic configuration of a two-dimensional image sensor (hereinafter referred to as “this apparatus”), and FIG. 3 is a perspective view showing an outline of this apparatus.

本装置は、図2に示すように、光電変換部としてのセンサ基板(特許請求の範囲に記載の画素部)20,コントロール・通信部24(特許請求の範囲に記載の制御手段),駆動部28,検出部(特許請求の範囲に記載の検出部)29を含んでいる。   As shown in FIG. 2, the apparatus includes a sensor substrate (a pixel unit described in claims) 20 as a photoelectric conversion unit, a control / communication unit 24 (a control unit described in claims), a driving unit. 28, a detection unit (detection unit described in claims) 29 is included.

センサ基板20は、ガラス基板などの後述する絶縁性基板9(図4)上に複数の画素(図示せず)をマトリクス状に配列している。なお、1画素に1つの光電変換素子(フォトセンサ)が形成された画素の構造については、図4等に基づいて後述する。
センサ基板20の外周には、複数の駆動IC19…(特許請求の範囲に記載の駆動回路)と、複数の検出IC(特許請求の範囲に記載の光電変換量検出手段)25…とが接続されている。
The sensor substrate 20 has a plurality of pixels (not shown) arranged in a matrix on an insulating substrate 9 (FIG. 4) to be described later such as a glass substrate. Note that the structure of a pixel in which one photoelectric conversion element (photosensor) is formed in one pixel will be described later with reference to FIG.
A plurality of drive ICs 19 (drive circuit described in claims) and a plurality of detection ICs (photoelectric conversion amount detection means described in claims) 25 are connected to the outer periphery of the sensor substrate 20. ing.

駆動IC…19は、センサ基板20に画素毎に設けられた光電変換素子(後述するTFT7)を駆動するものであって、センサ基板20に設けられたゲートライン22…に接続されている。ゲートライン22…のライン数は、センサ基板20の大きさや、画素ピッチにもよるが、数百〜数千ラインであり、これらゲートライン22…を、複数個の駆動IC19…で分担している。この場合、1つの駆動IC19の出力数は、例えば数百となる。   The drive IC 19 drives a photoelectric conversion element (TFT 7 described later) provided on the sensor substrate 20 for each pixel, and is connected to gate lines 22 provided on the sensor substrate 20. The number of gate lines 22... Is several hundred to several thousand lines depending on the size of the sensor substrate 20 and the pixel pitch, and these gate lines 22 are shared by a plurality of drive ICs 19. . In this case, the number of outputs of one drive IC 19 is, for example, several hundred.

これら各駆動IC19は、駆動プリント基板21に実装されており、各駆動IC19と駆動プリント基板21とで、駆動部28を構成している。   Each of these drive ICs 19 is mounted on a drive printed circuit board 21, and each drive IC 19 and the drive printed circuit board 21 constitute a drive unit 28.

駆動プリント基板21は、コントロール・通信部(光照射制御手段)24に接続されており、駆動IC19の制御及びコントロール・通信部24とのインターフェイスを行う回路を搭載している。   The drive printed circuit board 21 is connected to a control / communication unit (light irradiation control means) 24 and has a circuit for controlling the drive IC 19 and interfacing with the control / communication unit 24.

一方、検出IC25は、センサ基板20に設けられたTFT7が駆動した結果得られた、センサ基板20からの出力を検出するものである。各検出IC25は、センサ基板20のデータライン23…に接続されている。データライン23…のライン数も、センサ基板20の大きさや、画素ピッチによるが、数百〜数千ラインであり、これらデータライン23…からの出力の検出を、複数個の検出IC25…で分担している。1つの検出IC25の入力数は、例えば数百となる。   On the other hand, the detection IC 25 detects an output from the sensor substrate 20 obtained as a result of driving the TFT 7 provided on the sensor substrate 20. Each detection IC 25 is connected to the data lines 23 of the sensor substrate 20. The number of data lines 23 is also several hundred to several thousand lines depending on the size of the sensor substrate 20 and the pixel pitch, and the detection of the output from the data lines 23 is shared by a plurality of detection ICs 25. doing. The number of inputs of one detection IC 25 is, for example, several hundred.

これら各検出IC25は、検出プリント基板(画像情報出力手段)26に実装されており、各検出IC25と検出プリント基板26とで、検出部(検出手段)29を構成している。   Each of these detection ICs 25 is mounted on a detection printed circuit board (image information output means) 26, and each detection IC 25 and the detection printed circuit board 26 constitute a detection unit (detection means) 29.

検出プリント基板26は、コントロール・通信部24と接続されており、検出IC25の制御及びコントロール・通信部24とのインターフェイスを行う回路を搭載している。   The detection printed circuit board 26 is connected to the control / communication unit 24 and has a circuit for controlling the detection IC 25 and interfacing with the control / communication unit 24.

コントロール・通信部24は、CPUやメモリ等、センサ基板20のライン読み出し走査やフレーム周期と同期を持たない信号を扱う回路が搭載された構成で、外部回路との通信及び、光電変換装置全般の制御を行うものである。   The control / communication unit 24 includes a circuit that handles signals that are not synchronized with the line readout scanning and frame period of the sensor substrate 20 such as a CPU and a memory. Control is performed.

また、センサ基板20は、図4にも示すように、絶縁性基板9の画素を有する面とは反対側の面にバックライトユニット18を配している。バックライトユニット18は、LED、光導光板、光拡散板より構成される。なお、LEDの点燈・消灯は、コントロール・通信部24により制御される。   Further, as shown in FIG. 4, the sensor substrate 20 has a backlight unit 18 disposed on the surface of the insulating substrate 9 opposite to the surface having the pixels. The backlight unit 18 includes an LED, a light guide plate, and a light diffusion plate. The LED lighting / extinguishing is controlled by the control / communication unit 24.

上記構成の本装置は、図3に示すように、駆動プリント基板21および検出プリント基板26がバックライトユニット18のセンサ基板20とは反対側の面に入り込むようにして設けられている。この場合、駆動IC19および検出IC25は、センサ基板20およびバックライトユニット18の一体化された側面に対して断面略コの字状に形成されている。このような構成にすることで、本装置の小型化を図っている。   As shown in FIG. 3, the apparatus having the above-described configuration is provided such that the drive printed board 21 and the detection printed board 26 enter the surface of the backlight unit 18 opposite to the sensor board 20. In this case, the drive IC 19 and the detection IC 25 are formed in a substantially U-shaped cross section with respect to the integrated side surface of the sensor substrate 20 and the backlight unit 18. By adopting such a configuration, the apparatus is miniaturized.

また、上記の本装置においては、センサ部分となるセンサ基板20の所定の領域に、透明な保護膜3が形成され、センサ基板20表面が保護されるようになっている。   Further, in the present apparatus, the transparent protective film 3 is formed in a predetermined region of the sensor substrate 20 serving as a sensor portion, so that the surface of the sensor substrate 20 is protected.

図1に、本発明の光電変換装置における1画素分の回路構成を示す。
この回路構成は、センサ基板20と検出IC25とに大別される。ただし、検出IC25は、1画素毎に設けられているのではなく、図2および図11に示すように、1列に並ぶ複数の画素に対し共通に設けられている。また、バックライトユニット18は、センサ基板20の下側に位置しているが、本図面では、説明の便宜上センサ基板20から離れた位置に図示する。
FIG. 1 shows a circuit configuration of one pixel in the photoelectric conversion device of the present invention.
This circuit configuration is roughly divided into a sensor substrate 20 and a detection IC 25. However, the detection IC 25 is not provided for each pixel, but is provided in common for a plurality of pixels arranged in one column, as shown in FIGS. Further, although the backlight unit 18 is located below the sensor substrate 20, in this drawing, it is illustrated at a position away from the sensor substrate 20 for convenience of explanation.

TFT7は、後で詳述するように、画素選択トランジスタとフォトセンサを一体化した構成を有し、上記光電変換素子として機能する。TFT7のソース電極Sはデータライン23に、ドレイン電極Dは補助容量17に、ゲートはゲートライン22にそれぞれ接続されている。   As will be described in detail later, the TFT 7 has a configuration in which a pixel selection transistor and a photosensor are integrated, and functions as the photoelectric conversion element. The source electrode S of the TFT 7 is connected to the data line 23, the drain electrode D is connected to the auxiliary capacitor 17, and the gate is connected to the gate line 22.

センサ基板20に設けられた補助容量17を構成する電極のうちTFT7のドレイン電極Dに接続された電極とは反対側の電極には、CS電極駆動部(特許請求の範囲に記載の第1電圧印加手段)40が接続されている。このCS電極駆動部40によりTFT7のドレイン側に電圧を印加させ、ソース側の電圧をVrefすることにより、TFT7のソースードレイン間に電位差を設けて、TFT7の受光時のオフ抵抗を通して補助容量17に充電を行う。   Of the electrodes constituting the auxiliary capacitor 17 provided on the sensor substrate 20, the electrode opposite to the electrode connected to the drain electrode D of the TFT 7 has a CS electrode driving unit (the first voltage described in the claims). Application means) 40 is connected. The CS electrode driver 40 applies a voltage to the drain side of the TFT 7 and Vref the source side voltage, thereby providing a potential difference between the source and drain of the TFT 7, and the auxiliary capacitor 17 through the off-resistance when the TFT 7 receives light. Charge the battery.

TFT7は、そのゲートに、駆動IC19より発生された、TFT7のオン・オフを制御するゲート駆動信号がゲートライン22を通って与えられるとオンする。TFT7がオンすることで、補助容量17に蓄積された電荷が、データライン23を通って、検出IC25に入力する。   The TFT 7 is turned on when a gate drive signal generated by the drive IC 19 for controlling on / off of the TFT 7 is applied to the gate of the TFT 7 through the gate line 22. When the TFT 7 is turned on, the electric charge accumulated in the auxiliary capacitor 17 is input to the detection IC 25 through the data line 23.

検出IC25は、内部に、積分アンプ33、ローパスフィルタ34、増幅アンプ35、サンプルホールド回路36等を、検出IC25が検出するライン数分備え、サンプルホールド回路36の後段に、アナログマルチプレクサ37とA/D(アナログ/デジタル)変換回路38とコントロール部31とを1つずつ備えている。なお、アナログマルチプレクサ37とA/D変換回路38については、A/Dの変換スピードアップ、コストダウン等を考慮して、数十ライン毎に1セットを備えるようにしてもよい。
また、この検出IC25では、各構成回路のオフセット及びノイズを除去するために、ニ重相関サンプリングを行うようになっている。
The detection IC 25 includes an integration amplifier 33, a low-pass filter 34, an amplification amplifier 35, a sample hold circuit 36, and the like for the number of lines detected by the detection IC 25. One D (analog / digital) conversion circuit 38 and one control unit 31 are provided. The analog multiplexer 37 and the A / D conversion circuit 38 may be provided with a set for every several tens of lines in consideration of A / D conversion speed up, cost reduction, and the like.
In addition, the detection IC 25 performs double correlation sampling in order to remove the offset and noise of each component circuit.

このような構成の検出IC25において、データライン23を通って検出IC25に入力した補助容量17の電荷は、まず、負入力として積分アンプ33に入力され、これにて、積分アンプ33からは、入力した電荷に比例した電位が出力される。なお、積分アンプ33の正入力には、基準電圧(Vref)を出力する基準電圧部(特許請求の範囲に記載の第2電圧印加手段)32が接続されている。積分アンプ33の出力は、ノイズを低減するために設けられたローパスフィルタ34を通って増幅アンプ35に入力し、所定倍に増幅されて出力される。   In the detection IC 25 having such a configuration, the charge of the auxiliary capacitor 17 input to the detection IC 25 through the data line 23 is first input to the integration amplifier 33 as a negative input. A potential proportional to the generated charge is output. Note that a reference voltage unit (second voltage applying means described in claims) 32 that outputs a reference voltage (Vref) is connected to the positive input of the integrating amplifier 33. The output of the integrating amplifier 33 is input to the amplification amplifier 35 through a low-pass filter 34 provided to reduce noise, and is amplified by a predetermined factor and output.

そして、増幅アンプ35の出力は、サンプルホールド回路36に入力して一旦保持され、保持された値は、アナログマルチプレクサ37の複数入力の1入力に出力される。アナログマルチプレクサ37の出力は次段のA/D変換回路38にてアナログデータからデジタルデータに変換され、画像データとして、コントロール部31を介して検出プリント基板26に出力される。コントロール部31は、検出IC25の制御、及び検出プリント基板26のインターフェイスを行うものである。   The output of the amplification amplifier 35 is input to the sample hold circuit 36 and temporarily held, and the held value is output to one input of a plurality of inputs of the analog multiplexer 37. The output of the analog multiplexer 37 is converted from analog data to digital data by the A / D conversion circuit 38 in the next stage, and is output as image data to the detection printed board 26 via the control unit 31. The control unit 31 controls the detection IC 25 and interfaces with the detection printed circuit board 26.

また、上記積分アンプ33の出力と負入力との間には、補助容量17の電荷を一時的に保持する帰還容量39が接続されている。この帰還容量39に並列にリセットスイッチ30が設けられており、リセットスイッチ30は、検出IC25のコントロール部31の出力によりオンオフ制御される。積分アンプ33および帰還容量39は、後で詳述するように、補助容量17の電荷を開放する開放手段としての役割も担っている。   A feedback capacitor 39 that temporarily holds the charge of the auxiliary capacitor 17 is connected between the output of the integrating amplifier 33 and the negative input. A reset switch 30 is provided in parallel with the feedback capacitor 39, and the reset switch 30 is ON / OFF controlled by the output of the control unit 31 of the detection IC 25. The integration amplifier 33 and the feedback capacitor 39 also serve as an opening means for releasing the charge of the auxiliary capacitor 17 as will be described in detail later.

図4は、センサ基板20の画素毎に設けられたTFT7(特許請求の範囲に記載の薄膜トランジスタ)の構成を示す概略構成断面図である。TFT7は、基本的には、逆スタガー型薄膜トランジスタ(TFT)の構成となっている。但し、TFT7に、上部ゲート電極を光透過性の材質で形成したスタガー型薄膜トランジスタの構成を採用してもよい。   FIG. 4 is a schematic cross-sectional view showing the configuration of the TFT 7 (thin film transistor described in claims) provided for each pixel of the sensor substrate 20. The TFT 7 basically has a configuration of an inverted staggered thin film transistor (TFT). However, a configuration of a staggered thin film transistor in which the upper gate electrode is formed of a light transmissive material may be employed for the TFT 7.

図4に示すTFT7においては、ガラス等からなる絶縁性基板(透明基板)9上にクロム(Cr)等からなるボトムゲート電極(以下、ゲート電極と呼ぶ)11が形成されており、このゲート電極11および絶縁性基板9を覆うように、窒化シリコン(SiN)からなるボトムゲート絶縁膜(保護層)13が形成されている。   In the TFT 7 shown in FIG. 4, a bottom gate electrode (hereinafter referred to as a gate electrode) 11 made of chromium (Cr) or the like is formed on an insulating substrate (transparent substrate) 9 made of glass or the like. A bottom gate insulating film (protective layer) 13 made of silicon nitride (SiN) is formed so as to cover 11 and the insulating substrate 9.

上記ゲート電極11上には、ゲート電極11と対向する位置にi型アモルファス・シリコン(i−a−Si)で形成された感光性半導体層(特許請求の範囲に記載の感光性半導体層。以下、単に半導体層と呼ぶ)12が形成されており、この半導体層12を挟んで、該半導体層12上に所定の間隔を有して相対向する位置にソース電極10およびドレイン電極15が形成されている。   On the gate electrode 11, a photosensitive semiconductor layer formed of i-type amorphous silicon (ia-Si) at a position facing the gate electrode 11 (the photosensitive semiconductor layer according to the claims. The source electrode 10 and the drain electrode 15 are formed on the semiconductor layer 12 so as to face each other with a predetermined interval across the semiconductor layer 12. ing.

ソース電極10及びドレイン電極15は、それぞれn+シリコン層4を介して半導体層12と接続されている。さらに、ソース電極10およびドレイン電極15の上部には、絶縁保護膜(絶縁膜)14が形成されている。これらによりTFT7が形成されている。   The source electrode 10 and the drain electrode 15 are each connected to the semiconductor layer 12 via the n + silicon layer 4. Further, an insulating protective film (insulating film) 14 is formed on the source electrode 10 and the drain electrode 15. Thus, the TFT 7 is formed.

また、TFT7のドレイン電極15側には、TFT7と絶縁性基板9を共通にする補助容量(特許請求の範囲に記載の補助容量)17が形成されている。補助容量17においては、ゲート電極11と同様に、上記絶縁性基板9上にクロム(Cr)等からなる下側電極16aが形成されており、上記ボトムゲート絶縁膜13によって覆われている。電荷蓄積容量電極16aの対向位置には、ボトムゲート絶縁膜13を介して上側電極16bが形成され、ドレイン電極15と接続されている。なお、上側電極16bも上記絶縁保護膜14によって覆われている。   Further, an auxiliary capacitor (auxiliary capacitor described in claims) 17 is formed on the drain electrode 15 side of the TFT 7 so that the TFT 7 and the insulating substrate 9 are shared. In the auxiliary capacitor 17, similarly to the gate electrode 11, a lower electrode 16 a made of chromium (Cr) or the like is formed on the insulating substrate 9 and covered with the bottom gate insulating film 13. An upper electrode 16 b is formed at a position opposite to the charge storage capacitor electrode 16 a through the bottom gate insulating film 13 and connected to the drain electrode 15. The upper electrode 16b is also covered with the insulating protective film 14.

そして、TFT7と補助容量17との間には、ボトムゲート絶縁膜13,ドレイン電極15,絶縁保護膜14において、前述のバックライトユニット18が発する光2(照射光)を透過する領域として、開口部6が設けられている。開口部6は、不透明なメタル配線やメタル電極が存在しない領域であり、透明となっている。   Between the TFT 7 and the auxiliary capacitor 17, the bottom gate insulating film 13, the drain electrode 15, and the insulating protective film 14 have openings as regions that transmit the light 2 (irradiation light) emitted from the backlight unit 18. Part 6 is provided. The opening 6 is a region where there is no opaque metal wiring or metal electrode, and is transparent.

また、TFT7および補助容量17をさらに覆うように、絶縁保護膜14の上に絶縁保護膜5が形成されている。そして、絶縁性基板9から絶縁保護膜5までによってセンサ基板20(光電変換部)が形成されている。さらに、センサ基板20を覆うように保護膜3が形成されている。そして、保護膜3のセンサ基板20とは反対側の面には、バックライトユニット18からの光2を照射すべき原稿1が密着して載置される。   The insulating protective film 5 is formed on the insulating protective film 14 so as to further cover the TFT 7 and the auxiliary capacitor 17. A sensor substrate 20 (photoelectric conversion unit) is formed from the insulating substrate 9 to the insulating protective film 5. Further, the protective film 3 is formed so as to cover the sensor substrate 20. The original 1 to be irradiated with the light 2 from the backlight unit 18 is placed in close contact with the surface of the protective film 3 opposite to the sensor substrate 20.

上記の構成による本装置の動作においては、図1および図4に示すように、バックライトユニット18から光2が出射され、この光2が開口部6を透過し、原稿1に反射して、TFT7に設けられた感光性を有する半導体層12に入射する。   In the operation of the apparatus having the above configuration, as shown in FIGS. 1 and 4, the light 2 is emitted from the backlight unit 18, and the light 2 passes through the opening 6 and is reflected by the document 1. The light enters the semiconductor layer 12 having photosensitivity provided in the TFT 7.

そして、TFT7は、ゲート電極11に印加する電圧を上記駆動IC19により制御することにより、導通状態と非導通状態を制御することができる。例えば、TFT7のゲート電極11に正電圧を印加すると、半導体層12にnチャンネルが形成され、ここで、ソース電極10−ドレイン電極15間に電圧を印加すると、ソース電極10とドレイン電極15間に電流が流れる。   The TFT 7 can control the conduction state and the non-conduction state by controlling the voltage applied to the gate electrode 11 by the drive IC 19. For example, when a positive voltage is applied to the gate electrode 11 of the TFT 7, an n-channel is formed in the semiconductor layer 12. When a voltage is applied between the source electrode 10 and the drain electrode 15, the voltage between the source electrode 10 and the drain electrode 15 is applied. Current flows.

ここで、図6にドレイン電流がゲート電圧の変化によってどのように変わるかを、光照射時の曲線I1および光非照射時の曲線I2によって示す。ただし、TFT7は非導通状態(ゲート電極に負電圧を印加した状態)とする。   Here, FIG. 6 shows how the drain current changes depending on the change of the gate voltage, using a curve I1 during light irradiation and a curve I2 during non-light irradiation. However, the TFT 7 is in a non-conductive state (a state where a negative voltage is applied to the gate electrode).

曲線I1に示すように、TFT7が非導通状態での光照射時には、半導体層12に光電流が誘起され、ソース電極10−ドレイン電極15間に、照射光により誘起された電子正孔の数、すなわち照射光の光量に応じたドレイン電流が流れる。このときのドレイン電流は、例えば、10-11A(アンペア)を上回っている。これに対し、光非照射時には、曲線I2で示すように、ドレイン電流は極めて小さく、例えば、10-14A程度にすることができる。 As shown by the curve I1, when the TFT 7 is irradiated with light in a non-conducting state, a photocurrent is induced in the semiconductor layer 12, and the number of electron holes induced by the irradiation light between the source electrode 10 and the drain electrode 15; That is, a drain current corresponding to the amount of irradiation light flows. At this time, the drain current exceeds, for example, 10 −11 A (ampere). On the other hand, when light is not irradiated, the drain current is extremely small as shown by the curve I2, and can be set to about 10 -14 A, for example.

光照射時のドレイン電流(I1)および光非照射時のドレイン電流(I2)は、ともに、ゲート電極に負電圧を大きくするほど減少していき、やがて飽和する。したがって、光照射時のドレイン電流と光非照射時のドレイン電流との差もまた、ゲート電極に負電圧を大きくするほど大きくなり、やがて飽和する。   Both the drain current (I1) at the time of light irradiation and the drain current (I2) at the time of no light irradiation decrease as the negative voltage is increased to the gate electrode and eventually become saturated. Therefore, the difference between the drain current at the time of light irradiation and the drain current at the time of no light irradiation also increases as the negative voltage is increased at the gate electrode, and eventually becomes saturated.

結局、薄膜トランジスタのゲート電極に負電圧を印加して光照射時のドレイン電流を所定の時間蓄積すると、光非照射時のドレイン電流の蓄積による光電変換量を基準としたときに、その差を大きくすることができる。これにより、ダイナミックレンジの大きな光電変換装置を得ることができる。   After all, when a negative voltage is applied to the gate electrode of the thin film transistor and the drain current during light irradiation is accumulated for a predetermined time, the difference becomes large when the photoelectric conversion amount due to the accumulation of drain current during non-light irradiation is used as a reference. can do. Thereby, a photoelectric conversion device having a large dynamic range can be obtained.

より具体的には、補助容量17の電荷を一旦開放し、光照射時のドレイン電流と、光非照射時のドレイン電流によって、電荷をソース側より補助容量17へ所定の時間充電し、充電後に補助容量17の電荷を検出IC25で検出することにより、その差をより大きく取る事ができ、ダイナミックレンジの大きな光電変換装置を得ることができる。   More specifically, the charge of the auxiliary capacitor 17 is once released, and the charge is charged from the source side to the auxiliary capacitor 17 for a predetermined time by the drain current at the time of light irradiation and the drain current at the time of non-light irradiation. By detecting the charge of the auxiliary capacitor 17 with the detection IC 25, the difference can be made larger and a photoelectric conversion device having a large dynamic range can be obtained.

次に、図1および図5を参照しながら、時間を追って、上記構成の本装置各部の動作を説明する。図5は、本装置における各部のタイムチャートを波形A〜Hによって示している。ここで本タイムチャートでは、繰り返し簡易な方法で光電変換量を求めることができることを説明するため、また動作と動作の繋がりをわかり易く説明するために2回の動作を区間を分けて説明する。   Next, with reference to FIG. 1 and FIG. 5, the operation of each part of the apparatus having the above configuration will be described with time. FIG. 5 shows time charts of respective parts in the present apparatus by waveforms A to H. Here, in this time chart, in order to explain that the photoelectric conversion amount can be obtained by a simple and repetitive method, and in order to explain the connection between the operation and the operation in an easy-to-understand manner, the two operations will be described separately in sections.

なお、このタイムチャートでは、説明する便宜上、区間1の時間t1以前に補助容量17には電荷は存在しないとし、また波形DのCS電極駆動電圧をV2、波形EのTFT7のドレイン電圧をVrefにしている。
(1)区間1の時間t1〜t3
波形Bに示すように、区間1の時間t1で積分アンプ33のリセットスイッチ30がオンからオフされ、積分アンプ33のリセットが解除される。
In this time chart, for convenience of explanation, it is assumed that there is no charge in the auxiliary capacitor 17 before the time t1 of the section 1, the CS electrode drive voltage of the waveform D is V2, and the drain voltage of the TFT 7 of the waveform E is Vref. ing.
(1) Time t1 to t3 in section 1
As shown in the waveform B, the reset switch 30 of the integration amplifier 33 is turned off from the on state at time t1 in the section 1, and the reset of the integration amplifier 33 is released.

波形Cに示すように、時間t2でゲート駆動信号がオンされ、TFT7がオンすると、ゲートからドレインDとソースSヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷(正孔)により、波形Fに示すように積分アンプ33の出力は下降する。フィードスルー現象は、TFT7では、ゲートとドレインDとの間、及びゲートとソースSとの間に、ゲートとオーバーラップする部分(図4参照)があり、該オーバーラップ部分に寄生容量41が存在しているために起こる。   As shown in the waveform C, when the gate drive signal is turned on at time t2 and the TFT 7 is turned on, a feedthrough phenomenon occurs in which charge leaks from the gate to the drain D and source S, and the leaked charge (holes) causes As shown by the waveform F, the output of the integrating amplifier 33 falls. In the TFT 7, the TFT 7 has a portion overlapping the gate (see FIG. 4) between the gate and the drain D and between the gate and the source S, and the parasitic capacitance 41 exists in the overlapping portion. It happens because you are.

波形Fに示すように、積分アンプ33の出力が、時間t3で時間t1時よりも値W1下降しているのは、フィードスルー現象の影響である。また、このとき、積分アンプ33の出力は、センサ基板20のデータライン23の時定数により、立ち下がりが遅れることとなる。   As indicated by the waveform F, the output of the integrating amplifier 33 is lower by the value W1 than at time t1 at time t3 because of the effect of the feedthrough phenomenon. At this time, the output of the integrating amplifier 33 is delayed in falling due to the time constant of the data line 23 of the sensor substrate 20.

波形Gに示すように、積分アンプ33の出力が入力されるローパスフィルタ34の出力は、時間t2から積分アンプ33の出力値に向かって時定数を持って下降していく。この下降幅は、最終的に値W1になる。   As shown by the waveform G, the output of the low-pass filter 34 to which the output of the integration amplifier 33 is input falls from the time t2 toward the output value of the integration amplifier 33 with a time constant. This descending width finally becomes the value W1.

波形Hに示すように、ローパスフィルタ34の出力が入力される増幅アンプ35の出力は、積分アンプ33の出力値×G(ゲイン)に向かって下降していく。この下降幅は最終的に値W1×Gになり、この値を時間t3(波形Aに示すサンプルホールド信号におけるパルス出力のタイミング)でサンプルホールドする。この値W1×Gがフィードスルー信号成分である。このように区間1においてもサンプルホールドすることとしたのは、回路の動作として、後述する区間2と同一のタイミングで動いていることを前提としているためである。   As shown by the waveform H, the output of the amplification amplifier 35 to which the output of the low-pass filter 34 is input decreases toward the output value of the integrating amplifier 33 × G (gain). This descending width finally becomes the value W1 × G, and this value is sampled and held at time t3 (pulse output timing in the sample hold signal shown in waveform A). This value W1 × G is a feedthrough signal component. The reason why the sample-and-hold is also performed in the section 1 in this way is that it is assumed that the circuit operates at the same timing as the section 2 described later.

また、波形Dに示すように、CS電極駆動部40の電圧は本実施例においては、2値の電圧(V2,V3)をとるがt1〜t3においては、V2の値をとる。V2とV3の関係は、V2>V3である。このV2、V3は、補助容量17の容量結合により、TFT7のドレインDと接続されており、TFT7のオフ時に、波形Dの時間t6に示すようにCS電極駆動電圧をV2からV3へ下降させると、波形Eの時間t6〜t1’に示すようにTFTドレイン電圧も相対的にV2−V3の電位差分(W3)下降する。   Further, as shown in the waveform D, the voltage of the CS electrode driving unit 40 takes a binary voltage (V2, V3) in this embodiment, but takes a value V2 from t1 to t3. The relationship between V2 and V3 is V2> V3. These V2 and V3 are connected to the drain D of the TFT 7 by capacitive coupling of the auxiliary capacitor 17, and when the CS electrode drive voltage is lowered from V2 to V3 as shown at time t6 of the waveform D when the TFT 7 is turned off. As shown at time t6 to t1 ′ of the waveform E, the TFT drain voltage is also relatively lowered by the potential difference (W3) of V2-V3.

なお、VrefとV2、V3との大小関係は、必ずしも、V2>Vref>V3であるとは限らない。これは、コンデンサによる容量結合なので、すなわち、V2とV3の電位差でVrefの電位差を作るので、補助容量への充電量、LSIの動作電圧などにより、大小関係が決まるからである。   Note that the magnitude relationship between Vref and V2 and V3 is not necessarily V2> Vref> V3. This is because this is capacitive coupling by a capacitor, that is, the potential difference of Vref is created by the potential difference between V2 and V3, and the magnitude relationship is determined by the amount of charge to the auxiliary capacitor, the operating voltage of the LSI, and the like.

(2)区間1の時間t4〜t6
波形Bに示すように、区間1の時間t4で積分アンプ33のリセットスイッチ30がオフからオンされると、積分アンプ33の帰還容量39がショートされ、波形Fに示すように積分アンプ33の出力は、基準電圧(Vref)になる。この為、波形Gおよび波形Hに示すようにローパスフィルタ34および増幅アンプ35の出力もVrefになる。なお、波形Eに示すように、TFT7のドレイン電圧もVrefを維持する。
(2) Time t4 to t6 in section 1
As shown in the waveform B, when the reset switch 30 of the integration amplifier 33 is turned on from the OFF at the time t4 in the interval 1, the feedback capacitor 39 of the integration amplifier 33 is short-circuited, and the output of the integration amplifier 33 is shown in the waveform F. Becomes the reference voltage (Vref). For this reason, as shown in the waveform G and the waveform H, the outputs of the low-pass filter 34 and the amplification amplifier 35 are also Vref. Note that, as shown by the waveform E, the drain voltage of the TFT 7 also maintains Vref.

また、時間t4以前に、ゲート駆動信号がオンの状態で、積分アンプ33が、その作用(仮想短絡)によって電荷を全て帰還容量39に引っ張ってくるから、補助容量17は、電荷が開放された状態(電圧vrefに対して電荷が0)となる。したがって、積分アンプ33および帰還容量39は、光の照射前に補助容量17の電荷を開放する開放手段として機能する。上記のようにTFT7のドレイン電圧がVrefになっているのは、TFT7のドレイン側で発生した電荷が積分アンプ33の帰還容量39に全て移動するからである。   Further, before the time t4, the integration amplifier 33 pulls all of the charge to the feedback capacitor 39 by its action (virtual short circuit) while the gate drive signal is on, so that the charge is released from the auxiliary capacitor 17. The state (charge is 0 with respect to the voltage vref). Therefore, the integrating amplifier 33 and the feedback capacitor 39 function as an opening unit that releases the charge of the auxiliary capacitor 17 before the light irradiation. The reason why the drain voltage of the TFT 7 is Vref as described above is that all the charges generated on the drain side of the TFT 7 move to the feedback capacitor 39 of the integrating amplifier 33.

なお、積分アンプ33は、リセットスイッチ30がオン/オフによらず、入力端子上の電荷を、帰還容量に39に引っ張って来るように動作する。但し、帰還容量39の電荷を0にするには、リセットスイッチ30をオンする。   The integrating amplifier 33 operates so as to pull the charge on the input terminal to the feedback capacitor 39 regardless of whether the reset switch 30 is on or off. However, in order to reduce the charge of the feedback capacitor 39 to 0, the reset switch 30 is turned on.

また、説明の便宜上、区間1の時間t1以前に補助容量17には電荷は存在しないと仮定したが、上記のとおり、補助容量17に電荷が存在していたとしても、ゲート駆動信号がオンの状態で、時間t4にてリセットスイッチ30をオフからオンにすることによって、補助容量17の電荷を0にすることができる。   For convenience of explanation, it is assumed that there is no charge in the auxiliary capacitor 17 before the time t1 of the section 1. However, as described above, even if there is a charge in the auxiliary capacitor 17, the gate drive signal is turned on. In this state, the charge of the auxiliary capacitor 17 can be reduced to zero by turning the reset switch 30 from OFF to ON at time t4.

波形Cに示すように、時間t5でTFT7のゲート駆動信号がオフされると、TFT7の主にゲートとソースSとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、積分アンプ33の帰還容量39に流れ込むが、波形Bに示すように積分アンプ33はリセット状態(オンの状態)のため、流れ込んで来た電荷は消滅する。これに対して、TFT7の主にゲートとドレインDとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、補助容量17に流れ込み、波形Eに示すようにTFT7のドレイン電圧は、W2だけ下降する。また、ゲート駆動信号がオフ状態なので、補助容量17の電荷が積分アンプ33に引っ張られることもない。   As shown in the waveform C, when the gate drive signal of the TFT 7 is turned off at time t5, the charge (electrons) is converted into an integrating amplifier due to the feedthrough phenomenon due to the parasitic capacitance 41 mainly between the gate and the source S of the TFT 7. However, since the integrating amplifier 33 is in the reset state (ON state) as shown in the waveform B, the electric charge that has flowed in disappears. On the other hand, charge (electrons) flows into the auxiliary capacitor 17 due to the feedthrough phenomenon caused mainly by the parasitic capacitance 41 between the gate and the drain D of the TFT 7, and the drain voltage of the TFT 7 is Move down by W2. Further, since the gate drive signal is in the off state, the charge of the auxiliary capacitor 17 is not pulled by the integrating amplifier 33.

次いで、波形Dに示すように時間t6でCS電極駆動部(特許請求の範囲に記載の第1電圧印加手段)40の電圧がV2から、V3(特許請求の範囲に記載の電圧の変化)に降圧されると、それに伴いドレインDの電位が、値W3下降する。   Next, as shown in the waveform D, at time t6, the voltage of the CS electrode driving unit (first voltage applying unit described in claims) 40 changes from V2 to V3 (change in voltage described in claims). When the voltage is stepped down, the potential of the drain D decreases accordingly.

時間t6において、TFT7に光2がバックライト(特許請求の範囲に記載の光源)18により所定の時間照射されると、光電流により、補助容量17に、TFT7のソースS側から電荷が流れ補助容量17に電荷が蓄積される(特許請求の範囲に記載の充電工程;充電量は光の受光量によって異なる)。それに伴ってTFT7のドレイン電圧は上昇する(区間1のt6〜区間2のt1(波形Eの破線))。また、光2が照射されないTFT7では、光電流が発生しないため、補助容量17に電荷は流れ込まず、TFT7のドレイン電圧も変化しない(区間1のt6〜区間2のt1’(波形Eの実線))。   At time t6, when the TFT 2 is irradiated with the light 2 from the backlight (light source described in claims) 18 for a predetermined time, a charge flows from the source S side of the TFT 7 to the auxiliary capacitor 17 due to photocurrent. Charge is accumulated in the capacitor 17 (charging process described in the claims; the amount of charge varies depending on the amount of light received). Along with this, the drain voltage of the TFT 7 increases (from t6 in section 1 to t1 in section 2 (broken line in waveform E)). In addition, since no photocurrent is generated in the TFT 7 not irradiated with the light 2, no charge flows into the auxiliary capacitor 17, and the drain voltage of the TFT 7 does not change (from t6 in section 1 to t1 ′ in section 2 (solid line of waveform E). ).

上述の光電流による補助容量17への電荷の充電は、TFT7のドレイン側の電圧を、Vrefから変化させ、TFT7のソースS−ドレインD間に発生した電圧差により、TFT7の受光時のオフ抵抗を通して、補助容量17へ電荷を充電するようにしている。   The charge of the auxiliary capacitor 17 by the photocurrent described above is performed by changing the voltage on the drain side of the TFT 7 from Vref, and by the voltage difference generated between the source S and the drain D of the TFT 7, the OFF resistance when the TFT 7 receives light. Through this, the auxiliary capacitor 17 is charged with electric charges.

上記V2−V3の電位差を大きくすれば、TFT7のドレインDとソースS間の電位差も大きくなり、光2が照射された場合に、TFT7を流れる電荷量を増やすことが出来る。これにより、光2が照射された画素と、光2が照射されない画素との充電量の差(充電差)をより大きく出来る。さらに、V2−V3の電位差を大きくする事により、光2が照射されない画素と、光2が照射される画素との一定量の充電差を作るのに要する光2の照射時間を短くする事が出来る。   When the potential difference between V2 and V3 is increased, the potential difference between the drain D and the source S of the TFT 7 is also increased, and the amount of charge flowing through the TFT 7 can be increased when the light 2 is irradiated. Thereby, the difference in charging amount (charging difference) between the pixel irradiated with the light 2 and the pixel not irradiated with the light 2 can be further increased. Furthermore, by increasing the potential difference of V2-V3, it is possible to shorten the irradiation time of the light 2 required to make a certain amount of charge difference between the pixel not irradiated with the light 2 and the pixel irradiated with the light 2. I can do it.

(3)区間2の時間t1’〜t3’
波形Bに示すように、区間2の時間t1’で積分アンプ33のリセットスイッチ30がオンからオフされ、補助容量17に蓄積された電荷を帰還容量39に引っ張る前準備として積分アンプ33のリセットが解除される。また、CS電極駆動電圧がV3よりV2に昇圧されると、補助容量17の電圧は、値W3上昇する。
(3) Time t1 ′ to t3 ′ of section 2
As shown in the waveform B, the reset switch 30 of the integration amplifier 33 is turned off from on at time t1 ′ in the interval 2, and the integration amplifier 33 is reset in preparation for pulling the charge accumulated in the auxiliary capacitor 17 to the feedback capacitor 39. Canceled. Further, when the CS electrode drive voltage is boosted from V3 to V2, the voltage of the auxiliary capacitor 17 increases by the value W3.

また、波形Cに示すように、時間t2’でゲート駆動信号がオンされ、TFT7がオンすると、ゲートからドレインDとソースSヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷(正孔)により、波形Fに示すように、積分アンプ33の出力は下降する。このとき、区間1の時間t5、区間1のt6〜区間2のt1’で補助容量17に注入された電荷(電子)もソースS側へ流れ、帰還容量39に引っ張られて蓄積される。   Further, as shown in the waveform C, when the gate drive signal is turned on at time t2 ′ and the TFT 7 is turned on, a feedthrough phenomenon occurs in which charge leaks from the gate to the drain D and source S, and the leaked charge (positive Hole), the output of the integrating amplifier 33 drops as shown in the waveform F. At this time, the charge (electrons) injected into the auxiliary capacitor 17 from the time t5 in the section 1 and from t6 in the section 1 to t1 'in the section 2 also flows to the source S side and is pulled and accumulated in the feedback capacitor 39.

この時間t2’で、TFT7のドレイン電圧がVrefになり、次の光照射に備えて補助容量17の電荷が開放された状態となる。言い換えると、TFT7のドレイン電圧をVrefにするように、積分アンプ33が、補助容量17に蓄積された電荷(電子)を、全て帰還容量39に引っ張ってくる。   At this time t2 ', the drain voltage of the TFT 7 becomes Vref and the charge of the auxiliary capacitor 17 is released in preparation for the next light irradiation. In other words, the integration amplifier 33 pulls all the charges (electrons) accumulated in the auxiliary capacitor 17 to the feedback capacitor 39 so that the drain voltage of the TFT 7 becomes Vref.

ここで、時間t2’〜t5’における波形Fに示すように、光2が当たるTFT7(画素)と光2が当たらないTFT7(画素)とで、積分アンプ33の出力の下降幅が異なる。これは、区間1の時間t5、区間1のt6〜区間2のt1’で補助容量17に注入された電荷量が、TFT7への光2の照射の状況により異なるためである。
具体的には、光2が当たらないTFT7の場合、フィードスルー現象に起因する電荷(t5での電子と、t2’での正孔)のみが帰還容量39に引っ張られて蓄積されるのに対し、光2が当たるTFT7の場合、フィードスルー現象に起因する電荷(t5での電子と、t2’での正孔)と、光電流によって補助容量17に注入された電荷(正孔)が合算され、帰還容量39に蓄積される電荷量に違いが生じる。
Here, as shown by the waveform F at time t2 ′ to t5 ′, the output decrease width of the integrating amplifier 33 is different between the TFT 7 (pixel) to which the light 2 hits and the TFT 7 (pixel) to which the light 2 does not hit. This is because the amount of charge injected into the auxiliary capacitor 17 at time t5 in section 1 and from t6 in section 1 to t1 ′ in section 2 varies depending on the state of irradiation of light 2 onto the TFT 7.
Specifically, in the case of the TFT 7 that is not exposed to light 2, only charges (electrons at t5 and holes at t2 ′) due to the feedthrough phenomenon are pulled and accumulated in the feedback capacitor 39. In the case of the TFT 7 exposed to light 2, the charge (electrons at t5 and holes at t2 ′) due to the feedthrough phenomenon and the charges (holes) injected into the auxiliary capacitor 17 by the photocurrent are added together Therefore, a difference occurs in the amount of charge accumulated in the feedback capacitor 39.

この結果、波形Fの時間t2’〜t5’において実線にて、光2が当たらないTFT7に接続された積分アンプ33の出力を示すように、積分アンプ33の出力はVrefから僅かに下降するのに対し、破線にて光2が当たるTFT7に接続された積分アンプ33の出力を示すように、その出力はさらにW4下降する。すなわち、光2が当たっていたTFT7の積分アンプ33の出力と、光2が当たっていないTFT7の積分アンプ33の出力にはW4(t3’)の差が出る。   As a result, the output of the integrating amplifier 33 slightly falls from Vref so as to show the output of the integrating amplifier 33 connected to the TFT 7 that does not receive the light 2 in the solid line at time t2 ′ to t5 ′ of the waveform F. On the other hand, as indicated by the broken line, the output of the integrating amplifier 33 connected to the TFT 7 to which the light 2 strikes is further lowered by W4. That is, there is a difference of W4 (t3 ′) between the output of the integrating amplifier 33 of the TFT 7 that was exposed to the light 2 and the output of the integrating amplifier 33 of the TFT 7 that was not exposed to the light 2.

なお、積分アンプ33は反転増幅回路なので、t6〜t1’におけるTFT7のドレイン電圧の高い方(破線)の波形Eは、t2’〜t5’における積分アンプ33の出力では、出力の低い方(破線)の波形Fとなる。   Since the integrating amplifier 33 is an inverting amplifier circuit, the waveform E of the higher drain voltage of the TFT 7 (broken line) from t6 to t1 ′ is the lower output (broken line) of the output of the integrating amplifier 33 from t2 ′ to t5 ′. ) Waveform F.

この下降は、波形Hに示すように最終的に、増幅アンプ35の出力として値W4×Gになり、この値を時間t3’(波形Aに示すサンプルホールド信号におけるパルス出力のタイミング)でサンプルホールド回路36によりサンプルホールドする(光電変換量検出手段)。このサンプルホールドした値が、光2が照射された画素と、光2が照射されていない画素の検出値の差となる。この値をアナログマルチプレクサ37、A/D変換回路38、コントロール部31を介して光電変換量として出力する。   As shown in the waveform H, this fall finally becomes the value W4 × G as the output of the amplification amplifier 35, and this value is sampled and held at time t3 ′ (pulse output timing in the sample hold signal shown in the waveform A). Sample and hold by the circuit 36 (photoelectric conversion amount detection means). This sampled and held value is the difference between the detection values of the pixel irradiated with the light 2 and the pixel not irradiated with the light 2. This value is output as a photoelectric conversion amount via the analog multiplexer 37, the A / D conversion circuit 38, and the control unit 31.

(4)区間2の時間t4’〜t5’
波形Bに示すように、区間2の時間t4’で積分アンプ33のリセットスイッチ30がオフからオンされると、積分アンプ33の帰還容量39がショートされ、次の光照射に備えて帰還容量39の電荷を0にする。また、これに伴って、積分アンプ33の出力は、基準電圧(Vref)に復帰する。この為、波形G及び波形Hに示すようにローパスフィルタ34および増幅アンプ35の出力もVrefに復帰する。
(4) Time t4 ′ to t5 ′ of section 2
As shown in the waveform B, when the reset switch 30 of the integration amplifier 33 is turned on from OFF at time t4 ′ in the interval 2, the feedback capacitor 39 of the integration amplifier 33 is short-circuited, and the feedback capacitor 39 is prepared for the next light irradiation. To zero. Along with this, the output of the integrating amplifier 33 returns to the reference voltage (Vref). For this reason, as shown by the waveform G and the waveform H, the outputs of the low-pass filter 34 and the amplification amplifier 35 are also restored to Vref.

次に、波形Cに示すように、時間t5’でゲート駆動信号がオフされると、TFT7の主にゲートとソースSとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、積分アンプ33の帰還容量39に流れ込むが、積分アンプ33はリセット状態のため、流れ込んで来た電荷は消滅する。   Next, as shown in the waveform C, when the gate drive signal is turned off at time t5 ′, the charge (electrons) is mainly caused by the feedthrough phenomenon due to the parasitic capacitance 41 between the gate and the source S of the TFT 7. Although it flows into the feedback capacitor 39 of the integrating amplifier 33, since the integrating amplifier 33 is in a reset state, the charge that has flowed in disappears.

これに対して、TFT7の主にゲートとドレインDとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、補助容量17に流れ込み、波形Eに示すように、TFTドレイン電圧は、W2だけ下降する。次いで、波形Dに示すように時間t6’でCS電極駆動電圧がV2から、V3に降圧されると、それに伴いドレインDの電位が、W3の全体を下降する。   On the other hand, charge (electrons) flows into the auxiliary capacitor 17 due to the feedthrough phenomenon caused mainly by the parasitic capacitance 41 between the gate and the drain D of the TFT 7, and as shown in the waveform E, the TFT drain voltage is Move down by W2. Next, as shown in the waveform D, when the CS electrode drive voltage is stepped down from V2 to V3 at time t6 ', the potential of the drain D is lowered along with the whole of W3.

このように、補助容量17の電荷開放と帰還容量39のリセットが完了した時間t6’において、TFT7に光2が所定の時間照射されると、光電流により、補助容量17に、TFT7のソースS側から電荷が流れ、それに伴ってTFT7のドレイン電圧は上昇する(区間2のt6’〜(波形Eの破線))。また、光が照射されないTFT7では、光電流が発生しないため、補助容量17に電荷は流れ込まず、TFT7のドレイン電圧も変化しない(区間2のt6’〜(波形Eの実線))。   As described above, when the TFT 2 is irradiated with the light 2 for a predetermined time at the time t6 ′ when the charge release of the auxiliary capacitor 17 and the reset of the feedback capacitor 39 are completed, the source S of the TFT 7 is supplied to the auxiliary capacitor 17 by the photocurrent. Charge flows from the side, and the drain voltage of the TFT 7 rises accordingly (from t6 ′ in section 2 to (broken line in waveform E)). Further, since no photocurrent is generated in the TFT 7 not irradiated with light, no charge flows into the auxiliary capacitor 17 and the drain voltage of the TFT 7 does not change (from t6 'in section 2 (solid line of waveform E)).

以上のように、区間1から区間2の動作を1回行うことにより、区間2の時間t3’において光電変換量を1回検出することができる。また、実際の駆動においては区間2〜区間2の動作を繰り返すことにより、上記検出動作が繰り返され、時間t3’において、光電変換量を連続して検出する事が出来る。   As described above, by performing the operation from the section 1 to the section 2 once, the photoelectric conversion amount can be detected once at the time t3 ′ of the section 2. In actual driving, the above-described detection operation is repeated by repeating the operations in the sections 2 to 2, and the photoelectric conversion amount can be continuously detected at time t3 '.

なお、時間t3’でサンプルホールドした値に基づいて光電変換量が検出される期間(時間t1’〜t6’)は、コントロール・通信部24によりバックライト18を制御し、光2の照射が行われないようにする。これは、以下のような理由による。   During the period (time t1 ′ to t6 ′) in which the photoelectric conversion amount is detected based on the value sampled and held at time t3 ′, the backlight 18 is controlled by the control / communication unit 24 and the light 2 is emitted. Don't break. This is due to the following reasons.

図11に示すように、あるライン(図11では一番上のライン)の光電変換量を検出する場合、そのラインのゲート駆動信号をオンして補助容量17から、積分アンプ33が、自分自身の帰還容量39に電荷を引っ張ってくるが、その時に他のラインのオフ状態のTFT7にも光が当たっていると、TFT7のオフ抵抗が下がり、リーク電流が発生する。積分アンプ33は、このリーク電流の電荷も帰還容量39に引っ張ってくるので、正しい光電変換量が検出できなくなる。したがって、光電変換量の検出時には光を停止する。   As shown in FIG. 11, when detecting the photoelectric conversion amount of a certain line (the uppermost line in FIG. 11), the integration amplifier 33 is turned on from the auxiliary capacitor 17 by turning on the gate drive signal of that line. At this time, if light is also applied to the off-state TFT 7 of another line, the off-resistance of the TFT 7 is lowered and a leak current is generated. The integrating amplifier 33 also pulls the charge of this leakage current to the feedback capacitor 39, so that the correct photoelectric conversion amount cannot be detected. Therefore, the light is stopped when the photoelectric conversion amount is detected.

以上、本実施の形態では、図5に示すように、CS電極駆動電圧を時間t6でローレベルにし、時間t1’でハイレベルにすることにより、補助容量17に電荷を充電しているが、逆にCS電極駆動電圧を時間t6でハイレベルにし、時間t1でローレベルにするような逆方向の駆動を行っても補助容量17に電荷を充電することができる。但し、この場合、時間t5でのゲート駆動信号のオフによるフィードスルー信号成分と逆の電荷の充電となり、補助容量17に充電される電荷量は、図5の場合に比べて小さくなる。   As described above, in the present embodiment, as shown in FIG. 5, the charge is charged in the auxiliary capacitor 17 by setting the CS electrode drive voltage to the low level at time t6 and the high level at time t1 ′. Conversely, the auxiliary capacitor 17 can be charged even by driving in the reverse direction such that the CS electrode drive voltage is set to the high level at time t6 and is set to the low level at time t1. However, in this case, charge is opposite to the feedthrough signal component due to the gate drive signal being turned off at time t5, and the amount of charge charged in the auxiliary capacitor 17 is smaller than in the case of FIG.

〔実施の形態2〕
本発明の他の実施の形態について、以下に説明する。なお、説明の便宜上、前記実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
[Embodiment 2]
Another embodiment of the present invention will be described below. For convenience of explanation, members having the same functions as those shown in the above embodiment are given the same reference numerals, and the explanation thereof is omitted.

本実施の形態に係る2次元イメージセンサ(本装置)における1画素分の回路構成は、実施の形態1(図1)と同じである。
実施の形態1との相違点は、図7に示すように、基準電圧部32の電圧が2値(VrefおよびV1)をとり、CS電極駆動部40が補助容量17に印加するCS電極駆動電圧が、一定で変化しない点である。
The circuit configuration for one pixel in the two-dimensional image sensor (this device) according to the present embodiment is the same as that of the first embodiment (FIG. 1).
As shown in FIG. 7, the difference from the first embodiment is that the voltage of the reference voltage unit 32 takes a binary value (Vref and V1), and the CS electrode driving voltage applied to the auxiliary capacitor 17 by the CS electrode driving unit 40. Is constant and unchanging.

本実施の形態では、TFT7のソース側の電圧をVrefより変化させ、TFT7のソース―ドレイン間に発生した電圧差により、TFT7の受光時のオフ抵抗を通して補助容量17に充電を行うようになっている。   In this embodiment, the voltage on the source side of the TFT 7 is changed from Vref, and the auxiliary capacitor 17 is charged through the off-resistance at the time of light reception of the TFT 7 due to the voltage difference generated between the source and drain of the TFT 7. Yes.

以下、図8のタイムチャートを参照しながら、時間を追って、本装置各部の動作を説明する。図8は、本装置における各部のタイムチャートを波形I〜Pによって示している。なお、このタイムチャートでは、説明の便宜上、区間1の時間t1以前に補助容量17には電荷は存在しないとものする。   Hereinafter, the operation of each part of the apparatus will be described with time, with reference to the time chart of FIG. FIG. 8 shows a time chart of each part in this apparatus by waveforms I to P. In this time chart, for the sake of convenience of explanation, it is assumed that there is no charge in the auxiliary capacitor 17 before the time t1 of the section 1.

(1)区間1の時間t1〜t4
波形Jに示すように、区間1の時間t1で積分アンプ33のリセットスイッチ30がオンからオフされ、積分アンプ33のリセットが解除される。
(1) Time t1 to t4 of section 1
As shown in the waveform J, the reset switch 30 of the integration amplifier 33 is turned off from the on state at time t1 in the section 1, and the reset of the integration amplifier 33 is released.

波形Kに示すように、時間t2でゲート駆動信号がオンされ、TFT7がオンすると、ゲートからドレインDとソースSヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷(正孔)により、波形Nに示すように積分アンプ33の出力は下降する。フィードスルー現象は、TFT7では、ゲートとドレインDとの間、及びゲートとソースSとの間に、ゲートとオーバーラップする部分(図4参照)があり、該オーバーラップ部分に寄生容量41が存在しているために起こる。   As shown in the waveform K, when the gate drive signal is turned on at time t2 and the TFT 7 is turned on, a feedthrough phenomenon occurs in which charges leak from the gate to the drain D and the source S, and the leaked charges (holes) As shown by the waveform N, the output of the integrating amplifier 33 falls. In the TFT 7, the TFT 7 has a portion overlapping the gate (see FIG. 4) between the gate and the drain D and between the gate and the source S, and the parasitic capacitance 41 exists in the overlapping portion. It happens because you are.

波形Nに示すように、積分アンプ33の出力が時間t3で時間t1時よりも値W5下降しているのは、フィードスルー現象の影響である。また、このとき、積分アンプ33の出力は、センサ基板20のデータライン23の時定数により、立ち下がりが遅れることとなる。   As indicated by the waveform N, the output of the integrating amplifier 33 is lower by the value W5 at time t3 than at time t1, because of the feedthrough phenomenon. At this time, the output of the integrating amplifier 33 is delayed in falling due to the time constant of the data line 23 of the sensor substrate 20.

波形Oに示すように、積分アンプ33の出力が入力されるローパスフィルタ34の出力は、時間t2より、積分アンプ33の出力値に向かって時定数を持って下降していく。この下降幅は、最終的に値W5になる。   As shown by the waveform O, the output of the low-pass filter 34 to which the output of the integration amplifier 33 is input falls from the time t2 toward the output value of the integration amplifier 33 with a time constant. This descending width finally becomes the value W5.

波形Pに示すように、ローパスフィルタ34の出力が入力される増幅アンプ35の出力は、積分アンプの出力値×G(ゲイン)に向かって下降していく。この下降幅は最終的に値W5×Gになり、この値を時間t3(波形Iに示すサンプルホールド信号におけるパルス出力のタイミング)でサンプルホールドする。このサンプルホールドされた値がTFT7の寄生容量41および補助容量17からのフィードスルー信号成分である。   As shown by the waveform P, the output of the amplification amplifier 35 to which the output of the low-pass filter 34 is input decreases toward the output value × G (gain) of the integration amplifier. This descending width finally becomes the value W5 × G, and this value is sampled and held at time t3 (pulse output timing in the sample and hold signal shown in waveform I). This sampled and held value is a feedthrough signal component from the parasitic capacitance 41 and the auxiliary capacitance 17 of the TFT 7.

次に、時間t4で積分アンプ33のリセットスイッチ30がオフからオンされると、波形Nに示すように、アンプ33の帰還容量39がショートされ、波形Nに示すように、積分アンプ33の出力は、基準電圧(Vref)になる。この為、波形Oおよび波形Pに示すようにローパスフィルタ34および増幅アンプ35の出力もVrefになる。なお、波形Mに示すように、TFT7のドレイン電圧もVrefを維持する。   Next, when the reset switch 30 of the integration amplifier 33 is turned on from time OFF at time t4, the feedback capacitor 39 of the amplifier 33 is short-circuited as indicated by the waveform N, and the output of the integration amplifier 33 is indicated as indicated by the waveform N. Becomes the reference voltage (Vref). For this reason, as shown in the waveform O and the waveform P, the outputs of the low-pass filter 34 and the amplification amplifier 35 are also Vref. As shown by the waveform M, the drain voltage of the TFT 7 also maintains Vref.

(2)区間1の時間t5〜t6
波形Kに示すように、時間t5でゲート駆動信号がオフされると、TFT7の主にゲートとソースSとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、積分アンプ33の帰還容量39に流れ込むが、積分アンプ33はリセット状態のため、流れ込んで来た電荷は消滅する。これに対して、TFT7の主に、ゲートとドレインDとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、補助容量17に流れ込み、波形Mに示すようにTFT7のドレイン電圧は、値W6だけ下降する。
(2) Time t5 to t6 in section 1
As shown in the waveform K, when the gate drive signal is turned off at time t 5, the charge (electrons) is caused to flow through the integration amplifier 33 due to the feedthrough phenomenon caused mainly by the parasitic capacitance 41 between the gate and source S of the TFT 7. Although it flows into the feedback capacitor 39, since the integrating amplifier 33 is in a reset state, the charge that has flowed in disappears. On the other hand, charge (electrons) flows into the auxiliary capacitor 17 mainly due to the feedthrough phenomenon due to the parasitic capacitance 41 between the gate and the drain D of the TFT 7, and the drain voltage of the TFT 7 is , The value is decreased by W6.

次いで、波形Lに示すように、時間t6で基準電圧部32の電圧がVrefより高いV1に駆動される。これにより、波形N、波形O、波形Pに示すように、波形積分アンプ33、ローパスフィルタ34、増幅アンプ35の出力は、V1に昇圧される。   Next, as shown in the waveform L, the voltage of the reference voltage unit 32 is driven to V1 higher than Vref at time t6. As a result, as shown by the waveform N, the waveform O, and the waveform P, the outputs of the waveform integration amplifier 33, the low-pass filter 34, and the amplification amplifier 35 are boosted to V1.

この時、TFT7に光が照射されると、光電流により、補助容量17に、TFT7のソース側より電荷が流れ、それに伴って波形Mの破線にて示すように、TFTドレイン電圧は上昇する(区間1のt6〜区間2のt1’)。つまり、TFT7のソース側の電圧をVrefよりV1に高め、TFT7のソース―ドレイン間(ドレイン電圧はVrefより小さい)に発生した電圧差により、TFT7の受光時のオフ抵抗を通して補助容量17に充電を行うようになっている。   At this time, when the TFT 7 is irradiated with light, a charge flows from the source side of the TFT 7 to the auxiliary capacitor 17 due to the photocurrent, and as a result, the TFT drain voltage rises as shown by the broken line of the waveform M ( T6 in section 1 to t1 ′ in section 2). That is, the voltage on the source side of the TFT 7 is increased from Vref to V1, and the auxiliary capacitor 17 is charged through the off-resistance at the time of light reception of the TFT 7 due to the voltage difference generated between the source and drain of the TFT 7 (drain voltage is smaller than Vref). To do.

また、光が照射されないTFT7では、光電流が発生しないため、補助容量17の電荷は保持され、波形Mの実線にて示すように、TFTドレイン電圧も変化しない(区間1のt6〜区間2のt1’)。   Further, since no photocurrent is generated in the TFT 7 that is not irradiated with light, the charge of the auxiliary capacitor 17 is held, and the TFT drain voltage does not change as indicated by the solid line of the waveform M (from t6 in section 1 to section 2). t1 ′).

(3)区間2の時間t1’〜t7’
波形Lに示すように、区間2の時間t1’で基準電圧部32の電圧がV1より、Vrefに下降するように駆動される。これにより、波形N、波形O、波形Pに示すように、積分アンプ33、ローパスフィルタ34、増幅アンプ35の出力は、Vrefに戻る。
(3) Time t1 ′ to t7 ′ of section 2
As shown by the waveform L, the voltage of the reference voltage unit 32 is driven so as to drop from V1 to Vref at time t1 ′ in section 2. As a result, as shown by the waveform N, the waveform O, and the waveform P, the outputs of the integrating amplifier 33, the low-pass filter 34, and the amplification amplifier 35 are returned to Vref.

次に、波形Jに示すように、時間t2’で積分アンプ33のリセットスイッチ30がオンからオフされ、補助容量17に蓄積された電荷を帰還容量39に引っ張る前準備として積分アンプ33のリセットが解除される。続いて、波形Kに示すように、時間t3’でゲート駆動信号がオンされ、TFT7がオンすると、ゲートからドレインDとソースSヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷(正孔)により、波形Nに示すように、積分アンプ33の出力は下降する。このとき、区間1の時間t6〜区間2のt1’で、補助容量17に注入された電荷(正孔)もソースS側へ流れ、帰還容量39に引っ張られて蓄積される。   Next, as shown in the waveform J, the reset switch 30 of the integration amplifier 33 is turned off from time ON at time t2 ′, and the integration amplifier 33 is reset in preparation for pulling the charge accumulated in the auxiliary capacitor 17 to the feedback capacitor 39. Canceled. Subsequently, as shown in the waveform K, when the gate drive signal is turned on at time t3 ′ and the TFT 7 is turned on, a feedthrough phenomenon occurs in which charge leaks from the gate to the drain D and source S, and the leaked charge ( As a result, the output of the integrating amplifier 33 drops as shown by the waveform N. At this time, from time t6 in section 1 to t1 'in section 2, the charge (holes) injected into the auxiliary capacitor 17 also flows to the source S side and is pulled and accumulated in the feedback capacitor 39.

この時間t3’以降に、TFT7のドレイン電圧がVrefになり、次の光照射に備えて補助容量17の電荷が開放された状態となる。言い換えると、TFT7のドレイン電圧をVrefにするように、積分アンプ33が、補助容量17に蓄積された電荷(電子)を、全て帰還容量39に引っ張ってくる。   After this time t3 ', the drain voltage of the TFT 7 becomes Vref, and the charge of the auxiliary capacitor 17 is released in preparation for the next light irradiation. In other words, the integration amplifier 33 pulls all the charges (electrons) accumulated in the auxiliary capacitor 17 to the feedback capacitor 39 so that the drain voltage of the TFT 7 becomes Vref.

ここで、時間t3’〜t5’における波形Nに示すように、光2が当たるTFT7(画素)と光2が当たらないTFT7(画素)とで、積分アンプ33の出力の下降幅が異なる。これは、区間1のt5、区間1のt6〜区間2のt1’で補助容量17に注入された電荷量が、TFT7への光2の照射の状況により異なるためである。具体的には、光2が当たらないTFT7の場合、フィードスルー現象に起因する電荷(t5での電子と、t3’での正孔)のみが帰還容量39に引っ張られて蓄積されるのに対し、光2が当たるTFT7の場合、フィードスルー現象に起因する電荷(t5での電子と、t3’での正孔)と、光電流によって補助容量17に注入された電荷(正孔)が合算され、帰還容量39に蓄積される電荷量に違いが生じる。   Here, as indicated by the waveform N at times t3 'to t5', the output decrease width of the integrating amplifier 33 is different between the TFT 7 (pixel) to which the light 2 hits and the TFT 7 (pixel) to which the light 2 does not hit. This is because the amount of charge injected into the auxiliary capacitor 17 from t5 in section 1 and from t6 in section 1 to t1 'in section 2 differs depending on the state of irradiation of the light 2 to the TFT7. Specifically, in the case of the TFT 7 that does not receive the light 2, only charges (electrons at t 5 and holes at t 3 ′) caused by the feedthrough phenomenon are pulled and accumulated in the feedback capacitor 39. In the case of the TFT 7 exposed to light 2, the charge (electrons at t5 and the holes at t3 ′) due to the feedthrough phenomenon and the charge (holes) injected into the auxiliary capacitor 17 by the photocurrent are added together. Therefore, a difference occurs in the amount of charge accumulated in the feedback capacitor 39.

この結果、波形Nの時間t3’〜t5’において実線にて、光2が当たらないTFT7に接続された積分アンプ33の出力を示すように、積分アンプ33の出力はVrefから僅かに下降するのに対し、破線にて光2が当たるTFT7に接続された積分アンプ33の出力を示すように、その出力はさらにW7下降する。
すなわち、光2が当たっていたTFT7の積分アンプ33の出力と、光2が当たっていないTFT7の積分アンプ33の出力にはW7(t4’)の差が出る。
As a result, the output of the integrating amplifier 33 slightly decreases from Vref so as to show the output of the integrating amplifier 33 connected to the TFT 7 that does not receive the light 2 in the solid line at time t3 ′ to t5 ′ of the waveform N. On the other hand, as indicated by the broken line, the output of the integrating amplifier 33 connected to the TFT 7 to which the light 2 hits is further lowered by W7.
That is, there is a difference of W7 (t4 ′) between the output of the integrating amplifier 33 of the TFT 7 that has been exposed to the light 2 and the output of the integrating amplifier 33 of the TFT 7 that has not been exposed to the light 2.

この下降は、波形Pに示すように、増幅アンプ35の出力で最終的に値W3×Gになり、この値を時間t4’(波形Iに示すサンプルホールド信号におけるパルス出力のタイミング)でサンプルホールドする。このサンプルホールドされた値が、光が照射された画素と、照射されていない画素の検出値の差となる。   As shown in the waveform P, this decrease finally becomes the value W3 × G at the output of the amplification amplifier 35, and this value is sampled and held at time t4 ′ (timing of pulse output in the sample and hold signal shown in waveform I). To do. This sampled and held value is the difference between the detection value of the pixel irradiated with light and the pixel not irradiated.

続いて、波形Jに示すように、時間t5’で積分アンプ33のリセットスイッチ30がオフからオンされると、アンプ33の帰還容量39がショートされ、次の光照射に備えて帰還容量39の電荷を0にする。また、これに伴って、積分アンプ33の出力は、波形Nに示すように、基準電圧(Vref)に復帰する。この為、波形Oおよび波形Pに示すように、ローパスフィルタ34および増幅アンプ35の出力もVrefに復帰する。   Subsequently, as shown in the waveform J, when the reset switch 30 of the integrating amplifier 33 is turned on from time OFF at time t5 ′, the feedback capacitor 39 of the amplifier 33 is short-circuited, and the feedback capacitor 39 of the feedback capacitor 39 is prepared for the next light irradiation. Charge is reduced to zero. As a result, the output of the integrating amplifier 33 returns to the reference voltage (Vref) as shown by the waveform N. For this reason, as shown in the waveform O and the waveform P, the outputs of the low-pass filter 34 and the amplification amplifier 35 are also restored to Vref.

次に、波形Kに示すように、時間t6’でゲート駆動信号がオフされると、TFT7の主にゲートとソースSとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、積分アンプ33の帰還容量39に流れ込むが、積分アンプ33はリセット状態のため、流れ込んで来た電荷は消滅する。   Next, as shown in the waveform K, when the gate drive signal is turned off at time t6 ′, the charge (electrons) is mainly caused by the feedthrough phenomenon due to the parasitic capacitance 41 between the gate and the source S of the TFT 7. Although it flows into the feedback capacitor 39 of the integrating amplifier 33, since the integrating amplifier 33 is in a reset state, the flowed-in charge disappears.

これに対して、TFT7の主にゲートとドレインDとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、補助容量17に流れ込み、波形Mに示すように、TFT7のドレイン電圧は、W6だけ下降する。   On the other hand, charge (electrons) flows into the auxiliary capacitor 17 due to the feedthrough phenomenon caused mainly by the parasitic capacitance 41 between the gate and the drain D of the TFT 7, and the drain voltage of the TFT 7 is , Move down by W6.

次いで、波形Nに示すように、時間t7’で基準電極部32の電圧がVrefより高いV1に駆動されると、それに伴い波形N、波形O、波形Pに示すように、積分アンプ33の出力、ローパスフィルタ34の出力、増幅アンプ35の出力もV1に上昇する。   Next, as shown in the waveform N, when the voltage of the reference electrode unit 32 is driven to V1 higher than Vref at time t7 ′, the output of the integrating amplifier 33 is accordingly accompanied by the waveforms N, O, and P. The output of the low-pass filter 34 and the output of the amplification amplifier 35 also rise to V1.

このように、補助容量17の電荷開放と帰還容量39のリセットが完了した時間t7’において、TFT7に光2が照射されると、光電流により、補助容量17に、TFT7のソース側より電荷が流れ、それに伴って波形Mに破線にて示すように、TFT7のドレイン電圧は上昇する(区間1のt6〜区間2のt1’と同じ)。また、光2が照射されないTFT7では、光電流が発生しないため、補助容量17の電荷は保持され、TFT7のドレイン電圧も変化しない(区間1のt6〜区間2のt1’と同じ)。   As described above, when the TFT 2 is irradiated with the light 2 at the time t7 ′ when the charge release of the auxiliary capacitor 17 and the reset of the feedback capacitor 39 are completed, a charge is applied to the auxiliary capacitor 17 from the source side of the TFT 7 by a photocurrent. As a result, the drain voltage of the TFT 7 rises as indicated by a broken line in the waveform M (same as t6 in section 1 to t1 ′ in section 2). Further, since no photocurrent is generated in the TFT 7 not irradiated with the light 2, the charge of the auxiliary capacitor 17 is held, and the drain voltage of the TFT 7 does not change (same as t <b> 6 in section 1 to t <b> 1 ′ in section 2).

以上のように区間1から区間2の動作を1回行うことにより、区間2の時間t4’において光電変換量を1回検出することができる。また、実際の駆動においては区間2〜区間2の動作を繰り返すことにより、上記検出動作が繰り返され、時間t4’において、光電変換量を連続して検出することが出来る。   As described above, by performing the operation from the section 1 to the section 2 once, the photoelectric conversion amount can be detected once at the time t4 'of the section 2. Further, in actual driving, the above-described detection operation is repeated by repeating the operations in section 2 to section 2, and the photoelectric conversion amount can be continuously detected at time t4 '.

なお、本実施の形態では、図8に示すように、区間1の時間t6で積分アンプ基準電圧をハイレベルにし、区間2の時間t1でローレベルにすることにより、補助容量17に電荷を充電しているが、区間1の時間t6で積分アンプ基準電圧をローレベルにし、区間2の時間t1でハイレベルにするような逆方向の駆動を行っても補助容量17に電荷を充電することができる。但し、この場合、時間t6でのゲート信号のオフによるフィードスルー信号成分と同方向の電圧での充電となり、補助容量17に充電される電荷量は、図8に示す場合に比べて小さくなる。   In the present embodiment, as shown in FIG. 8, the integration capacitor reference voltage is set to high level at time t6 in section 1 and is set to low level at time t1 in section 2, so that the auxiliary capacitor 17 is charged. However, it is possible to charge the auxiliary capacitor 17 even if driving in the reverse direction is performed such that the integration amplifier reference voltage is set to low level at time t6 in section 1 and is set to high level at time t1 in section 2. it can. However, in this case, charging is performed at a voltage in the same direction as the feedthrough signal component by turning off the gate signal at time t6, and the amount of charge charged in the auxiliary capacitor 17 is smaller than that in the case shown in FIG.

また、本実施の形態では、図7に示すブロック図において、基準電圧部32を、2値の電圧で駆動するようにしているが、基準電圧部32の電圧を一定の電圧とし、スイッチにより、基準電圧と充電電圧とを切り替えるようにしても同様の機能が得られる。   Further, in the present embodiment, in the block diagram shown in FIG. 7, the reference voltage unit 32 is driven with a binary voltage, but the voltage of the reference voltage unit 32 is set to a constant voltage, A similar function can be obtained by switching between the reference voltage and the charging voltage.

〔実施の形態3〕
本発明のさらに他の実施の形態について、以下に説明する。なお、説明の便宜上、前記実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
[Embodiment 3]
Still another embodiment of the present invention will be described below. For convenience of explanation, members having the same functions as those shown in the above embodiment are given the same reference numerals, and the explanation thereof is omitted.

本実施の形態に係る2次元イメージセンサ(本装置)における1画素分の回路構成は、実施の形態1(図1)と同じである。実施の形態1および2との相違点は、基準電圧部32の電圧が2値(VrefおよびV1)をとり、CS電極駆動部40が補助容量17に印加するCS電極駆動電圧も2値(V2,V3)をとる点である。すなわち、基準電圧およびCS電極駆動電圧の駆動の仕方が、上記実施の形態1および実施の形態2の組み合わせとなっている。言い換えれば、図9に示すように、本実施の形態の2次元イメージセンサ(フォトセンサ)は、図7のCS電極駆動部40の電圧(一定)を、図1のCS電極駆動部40の電圧(V2,V3;可変)に変更した構成となる。   The circuit configuration for one pixel in the two-dimensional image sensor (this device) according to the present embodiment is the same as that of the first embodiment (FIG. 1). The difference from the first and second embodiments is that the voltage of the reference voltage unit 32 takes a binary value (Vref and V1), and the CS electrode driving voltage applied to the auxiliary capacitor 17 by the CS electrode driving unit 40 also has a binary value (V2). , V3). That is, the driving method of the reference voltage and the CS electrode driving voltage is a combination of the first embodiment and the second embodiment. In other words, as shown in FIG. 9, the two-dimensional image sensor (photosensor) of the present embodiment uses the voltage (constant) of the CS electrode driver 40 in FIG. 7 as the voltage of the CS electrode driver 40 in FIG. The configuration is changed to (V2, V3; variable).

したがって、本実施の形態では、基準電圧(Vref)を中心としてTFT7のソースSとドレインDを、それぞれ反対方向の電圧に変化させることにより、TFT7の受光時のオフ抵抗を通して補助容量17に充電を行うようになっている。   Therefore, in the present embodiment, by changing the source S and drain D of the TFT 7 to voltages in opposite directions around the reference voltage (Vref), the auxiliary capacitor 17 is charged through the off-resistance when the TFT 7 receives light. To do.

以下、図10のタイムチャートを参照しながら、時間を追って、本装置各部の動作を説明する。図10は、本装置における各部のタイムチャートを波形Q〜Yによって示している。なお、このタイムチャートでは、説明の便宜上、区間1の時間t1以前に補助容量17には電荷は存在しないとものする。   Hereinafter, the operation of each part of the apparatus will be described with time, with reference to the time chart of FIG. FIG. 10 shows the time chart of each part in this apparatus by waveforms Q to Y. In this time chart, for the sake of convenience of explanation, it is assumed that there is no charge in the auxiliary capacitor 17 before the time t1 of the section 1.

(1)区間1の時間t1〜t6
区間1の時間t1〜t5における各部の動作は、波形Q〜Yに示すように、実施の形態1における図5に示した波形A〜Hと基本的に変わらない。時間t3では、TFT7の寄生容量41および補助容量17からのフィードスルー信号成分として、値W8×Gがサンプルホールドされる。また、時間t5でTFT7のゲート駆動信号がオフされると、TFT7の主にゲートとドレインDとの間の寄生容量41によるフィードスルー現象により、電荷(電子)が、補助容量17に流れ込み、波形Vに示すようにTFT7のドレイン電圧は、W9だけ下降する。
(1) Time t1 to t6 of section 1
The operation of each part at time t1 to t5 in section 1 is basically the same as the waveforms A to H shown in FIG. 5 in the first embodiment, as shown by waveforms Q to Y. At time t3, the value W8 × G is sampled and held as the feedthrough signal component from the parasitic capacitance 41 and the auxiliary capacitance 17 of the TFT 7. When the gate drive signal of the TFT 7 is turned off at time t5, electric charges (electrons) flow into the auxiliary capacitor 17 due to a feedthrough phenomenon caused mainly by the parasitic capacitance 41 between the gate and the drain D of the TFT 7, and the waveform As indicated by V, the drain voltage of the TFT 7 decreases by W9.

次いで、波形Tに示すように、時間t6で基準電圧部32の基準電圧がVrefより高いV1に駆動される。これにより、波形W、波形X、波形Yに示すように積分アンプ33、ローパスフィルタ34、増幅アンプ35の出力は、V1になる。また、波形Uに示すように、基準電圧を昇圧するのと同時に、CS電極駆動電圧をV2からV3に下降させるので、それに伴い波形Vに示すようにドレインDの電圧が、W10下降する。   Next, as shown in the waveform T, the reference voltage of the reference voltage unit 32 is driven to V1 higher than Vref at time t6. As a result, as shown by the waveform W, the waveform X, and the waveform Y, the outputs of the integrating amplifier 33, the low-pass filter 34, and the amplification amplifier 35 become V1. Further, as shown in the waveform U, the CS electrode drive voltage is lowered from V2 to V3 at the same time when the reference voltage is boosted, and accordingly, the drain D voltage is lowered by W10 as shown in the waveform V.

この時間t6で、TFT7に光2が照射されると、光電流により、補助容量17に、TFT7のソースS側から電荷が流れ、それに伴って波形Vの破線にて示すようにTFTドレイン電圧は上昇する(区間1のt6〜区間2のt1’)。つまり、基準電圧(Vref)を中心としてTFT7のソースSとドレインDを、それぞれ反対方向の電圧に変化させることにより、TFT7の受光時のオフ抵抗を通して補助容量17に充電を行うようになっている。   At this time t6, when the TFT 2 is irradiated with the light 2, a charge flows from the source S side of the TFT 7 to the auxiliary capacitor 17 due to the photocurrent, and as a result, the TFT drain voltage becomes as shown by the broken line of the waveform V. Ascending (t6 in section 1 to t1 ′ in section 2). That is, by changing the source S and drain D of the TFT 7 to voltages in opposite directions around the reference voltage (Vref), the auxiliary capacitor 17 is charged through the off-resistance when the TFT 7 receives light. .

また、光2が照射されないTFT7では、光電流が発生しないため、補助容量17の電荷は保持され、波形Vの実線にて示すようにTFTドレイン電圧も変化しない(区間1のt6〜区間2のt1’)。   Further, since no photocurrent is generated in the TFT 7 that is not irradiated with the light 2, the charge of the auxiliary capacitor 17 is retained, and the TFT drain voltage does not change as indicated by the solid line of the waveform V (from t 6 to Section 2 in the section 1). t1 ′).

(3)区間2の時間t1’〜t5’
波形Tに示すように、区間2の時間t1’で積分アンプ33の基準電圧部32の電圧がV1より低いVrefに駆動される。これにより、波形W、波形X、波形Yに示すように、積分アンプ33、ローパスフィルタ34、増幅アンプ35の出力は、Vrefになる。また、波形Uに示すように、CS電極駆動電圧がV3よりV2に上昇されると、補助容量17の電圧は、値W3上昇する。
(3) Time t1 ′ to t5 ′ of section 2
As shown in the waveform T, the voltage of the reference voltage unit 32 of the integrating amplifier 33 is driven to Vref lower than V1 at time t1 ′ in the section 2. As a result, as shown by the waveform W, the waveform X, and the waveform Y, the outputs of the integrating amplifier 33, the low-pass filter 34, and the amplification amplifier 35 become Vref. Further, as shown in the waveform U, when the CS electrode drive voltage is increased from V3 to V2, the voltage of the auxiliary capacitor 17 increases by the value W3.

次に、波形Rに示すように、時間t2’で積分アンプ33のリセットスイッチ30がオンからオフされ、補助容量17に蓄積された電荷を帰還容量39に引っ張る前準備として積分アンプ33のリセットが解除される。続いて、波形Sに示すように、次の時間t3’でゲート駆動信号がオンされ、TFT7がオンすると、ゲートからドレインDとソースSヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷(正孔)により、積分アンプ33の出力は下降する。さらに、区間1の時間t6〜区間2の時間t1’で、補助容量17に注入された電荷(正孔)もソースS側へ流れ、帰還容量39に引っ張られて蓄積される。   Next, as shown in the waveform R, the reset switch 30 of the integration amplifier 33 is turned off from on at time t2 ′, and the integration amplifier 33 is reset as preparation before pulling the charge accumulated in the auxiliary capacitor 17 to the feedback capacitor 39. Canceled. Subsequently, as shown in the waveform S, when the gate drive signal is turned on at the next time t3 ′ and the TFT 7 is turned on, a feed-through phenomenon in which electric charge leaks from the gate to the drain D and the source S occurs and leaks. Due to the charge (holes), the output of the integrating amplifier 33 falls. Furthermore, from time t6 in section 1 to time t1 'in section 2, the charge (holes) injected into the auxiliary capacitor 17 also flows to the source S side and is pulled and accumulated in the feedback capacitor 39.

この時間t3’以降に、TFT7のドレイン電圧がVrefになり、次の光照射に備えて補助容量17の電荷が開放された状態となる。言い換えると、TFT7のドレイン電圧をVrefにするように、積分アンプ33が、補助容量17に蓄積された電荷(電子)を、全て帰還容量39に引っ張ってくる。   After this time t3 ', the drain voltage of the TFT 7 becomes Vref, and the charge of the auxiliary capacitor 17 is released in preparation for the next light irradiation. In other words, the integration amplifier 33 pulls all the charges (electrons) accumulated in the auxiliary capacitor 17 to the feedback capacitor 39 so that the drain voltage of the TFT 7 becomes Vref.

この後の光2が当たるTFT(画素)7と光2が当たらないTFT7とで、増幅アンプ35の出力で最終的に値W11×Gの差が出るので、この値をサンプルホールドして光電変換量として検出する動作については、実施形態1・2と変わらない。   The difference between the TFT (pixel) 7 that receives the light 2 and the TFT 7 that does not receive the light 2 and the output of the amplification amplifier 35 finally results in a value of W11 × G. About the operation | movement detected as quantity, it is not different from Embodiment 1 * 2.

本実施の形態では、図10に示すように、区間1の時間t6で積分アンプ33の基準電圧をハイレベルにし、CS電極駆動電圧をローレベルにし、区間2の時間t1’で積分アンプ33の基準電圧をローレベルにし、CS電極駆動電圧をハイレベルにすることにより、補助容量17に電荷を充電しているが、区間1の時間t6で積分アンプ33の基準電圧をローレベルにし、CS電極駆動電圧をハイレベルにし、区間2の時間t1’で積分アンプ33の基準電圧をハイレベルにし、CS電極駆動電圧をローレベルにするような逆方向の駆動を行っても補助容量17に電荷を充電することができる。   In the present embodiment, as shown in FIG. 10, the reference voltage of the integrating amplifier 33 is set to the high level at the time t6 in the section 1, the CS electrode driving voltage is set to the low level, and the integrating amplifier 33 is set to the low level at the time t1 ′ in the section 2. The auxiliary capacitor 17 is charged by setting the reference voltage to the low level and the CS electrode drive voltage to the high level, but at the time t6 in section 1, the reference voltage of the integrating amplifier 33 is set to the low level and the CS electrode is charged. The auxiliary capacitor 17 is charged even when the driving voltage is set to the high level, the reference voltage of the integrating amplifier 33 is set to the high level at the time t1 ′ of the interval 2, and the CS electrode driving voltage is set to the low level. Can be charged.

但し、この場合、区間1の時間t5でのTFTゲート駆動信号のオフによるフィードスルー信号成分を打ち消す充電となり、補助容量17に充電される電荷量は、図10に示す場合に比べて小さくなる。   However, in this case, the charge-through signal component is canceled by turning off the TFT gate drive signal at time t5 in the section 1, and the charge amount charged in the auxiliary capacitor 17 is smaller than that in the case shown in FIG.

以上のように、本発明の光電変換装置では、光電変換素子自体にフォトセンサ機能と画素選択機能(スイッチング機能)とを持たせること、および、補助容量17の電荷を光照射前に開放し、光電流を所定の時間、補助容量17に蓄積して得られる電荷量を、光電変換量としている。   As described above, in the photoelectric conversion device of the present invention, the photoelectric conversion element itself has a photosensor function and a pixel selection function (switching function), and the charge of the auxiliary capacitor 17 is released before light irradiation. The amount of charge obtained by accumulating the photocurrent in the auxiliary capacitor 17 for a predetermined time is defined as the photoelectric conversion amount.

これにより、フォトセンサ部を小さくし、画素を高密度化させることができ、且つ構造が簡単なフォトセンサを実現できる。しかも、ダイナミックレンジの大きな光電変換装置を得ることができるという効果を奏する。   Thereby, a photosensor part can be made small, the density of pixels can be increased, and a photosensor with a simple structure can be realized. In addition, the photoelectric conversion device having a large dynamic range can be obtained.

また、本発明の光電変換装置においては、電荷を補助容量17に充電する方法としてCS電極駆動部40を利用することを特徴とすることもできる。これにより、複雑な構造を必要とせず、単純なタイミングで駆動することができ、且つダイナミックレンジの大きなフォトセンサを実現出来るという効果を併せて奏することができる。   In the photoelectric conversion device of the present invention, the CS electrode driving unit 40 may be used as a method of charging the auxiliary capacitor 17 with electric charges. Thereby, a complicated structure is not required, it is possible to drive at a simple timing, and an effect that a photosensor having a large dynamic range can be realized.

また、本発明の光電変換装置では、補助容量17に充電された電荷より、光電流を所定の時間蓄積した電荷を差分することに得られる電荷量を、光電変換量としてもよい。所定の電荷を補助容量17に充電する方法としてデータライン23に接続している外部回路を利用することもできる。これにより、複雑な構造を必要とせず、単純なタイミングで駆動することができ、且つダイナミックレンジの大きなフォトセンサを実現出来るという効果を奏する。   In the photoelectric conversion device of the present invention, the amount of charge obtained by subtracting the charge accumulated in the photocurrent for a predetermined time from the charge charged in the auxiliary capacitor 17 may be used as the amount of photoelectric conversion. As a method for charging the auxiliary capacitor 17 with a predetermined charge, an external circuit connected to the data line 23 can be used. Accordingly, there is an effect that it is possible to realize a photosensor that can be driven at a simple timing without requiring a complicated structure and that has a large dynamic range.

また、本発明の光電変換装置においては、電荷を補助容量17に充電する方法としてデータライン23に接続している外部回路及び、CS電極駆動部40を利用することもできる。これにより、複雑な構造を必要とせず、単純なタイミングで駆動することができ、且つダイナミックレンジの大きなフォトセンサを実現出来るという効果を併せて奏することができる。   In the photoelectric conversion device of the present invention, an external circuit connected to the data line 23 and the CS electrode driving unit 40 can also be used as a method of charging the auxiliary capacitor 17 with electric charges. Thereby, a complicated structure is not required, it is possible to drive at a simple timing, and an effect that a photosensor having a large dynamic range can be realized.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明の光電変換装置は、上述した2次元イメージセンサの他に、1次元イメージセンサにも適用可能である。   The photoelectric conversion device of the present invention can be applied to a one-dimensional image sensor in addition to the above-described two-dimensional image sensor.

また、本発明は、PDA(Personal Digital Assistants)にも適用することができる。この場合、PDAの表示画面とは反対側の面に本発明の2次元イメージセンサを設けることで、原稿をそのまま取り込んだり、原稿の任意の部分を拡大表示を行ったりすることが考えられる。   The present invention can also be applied to PDA (Personal Digital Assistants). In this case, it is conceivable that the two-dimensional image sensor of the present invention is provided on the surface opposite to the display screen of the PDA, so that the original is taken in as it is or an arbitrary portion of the original is enlarged.

また、本発明の光電変換装置は、複数の光電変換素子から成る光電変換装置において、該光電変換素子はゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、感光性半導体層を少なくとも有する薄膜トランジスタと、薄膜トランジスタのドレイン電極に接続された補助容量と、ソース電極に接続された光電変換量検出手段から成り、かつ該薄膜トランジスタを導通状態にして電荷を補助容量より開放し、開放後に光を照射しながら薄膜トランジスタを所定時間非導通状態にし且つドレイン、ソース間に電圧を印加する事により補助容量に電荷を充電し、所定時間後に薄膜トランジスタを導通状態にする事により、該光電変換量検出手段で光電変換量を検出する事としてもよい。   Further, the photoelectric conversion device of the present invention is a photoelectric conversion device comprising a plurality of photoelectric conversion elements, wherein the photoelectric conversion element includes a gate electrode, a source electrode, a drain electrode, a gate insulating film, a thin film transistor having a photosensitive semiconductor layer, A thin film transistor comprising an auxiliary capacitor connected to the drain electrode of the thin film transistor and a photoelectric conversion amount detecting means connected to the source electrode, and bringing the thin film transistor into a conductive state to release the charge from the auxiliary capacitor and irradiating light after the release. Is turned off for a predetermined time and a voltage is applied between the drain and the source to charge the auxiliary capacitor, and after a predetermined time, the thin film transistor is turned on, so that the photoelectric conversion amount detecting means It may be detected.

また、本発明の光電変換装置は、複数の光電変換素子から成る光電変換装置において、該光電変換素子はゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、感光性半導体層を少なくとも有する薄膜トランジスタと、薄膜トランジスタのドレイン電極に接続された補助容量と、ソース電極側に接続された光電変換量検出手段から成り、かつ該薄膜トランジスタを導通状態にして該光電変換量検出手段で光電変換量を検出し、検出後に補助容量の電荷を開放し、開放後に薄膜トランジスタのドレイン、ソース間に電圧を印加し、且つ光を照射しながら薄膜トランジスタを所定時間非導通状態にする。所定時間後に前記薄膜トランジスタの前記導通時の動作、非導通の動作を順次繰り返す事により連続した光電変化量の検出を行う事としてもよい。   Further, the photoelectric conversion device of the present invention is a photoelectric conversion device comprising a plurality of photoelectric conversion elements, wherein the photoelectric conversion element includes a gate electrode, a source electrode, a drain electrode, a gate insulating film, a thin film transistor having a photosensitive semiconductor layer, It consists of an auxiliary capacitor connected to the drain electrode of the thin film transistor and a photoelectric conversion amount detecting means connected to the source electrode side. The photoelectric conversion amount detecting means detects the photoelectric conversion amount by making the thin film transistor conductive. Thereafter, the charge of the auxiliary capacitor is released, and after the release, a voltage is applied between the drain and source of the thin film transistor, and the thin film transistor is turned off for a predetermined time while irradiating light. It is good also as detecting the continuous photoelectric change amount by repeating the operation | movement at the time of the said conduction | electrical_connection and the non-conduction operation | movement of the said thin-film transistor after predetermined time.

前記薄膜トランジスタのドレイン、ソース間に電圧を印加する方法が、補助容量の薄膜トランジスタドレイン側とは反対側の電極の電圧を変化させてもよい。   The method of applying a voltage between the drain and source of the thin film transistor may change the voltage of the electrode on the side opposite to the thin film transistor drain side of the auxiliary capacitor.

薄膜トランジスタのソース電極に接続した外部回路より所定の電圧を印加することによって薄膜トランジスタのソース、ドレイン間に電圧を印加してもよい。   A voltage may be applied between the source and drain of the thin film transistor by applying a predetermined voltage from an external circuit connected to the source electrode of the thin film transistor.

薄膜トランジスタのソース電極に接続した外部回路より所定の電圧を印加すること及び、補助容量の薄膜トランジスタドレイン側とは反対側の電極の電圧を変化させる事によって薄膜トランジスタのソース、ドレイン間に電圧を印加してもよい。   A voltage is applied between the source and drain of the thin film transistor by applying a predetermined voltage from an external circuit connected to the source electrode of the thin film transistor and changing the voltage of the electrode on the side opposite to the thin film transistor drain side of the auxiliary capacitor. Also good.

本発明の2次元イメージセンサは、複数のデータ線と、複数の走査線と、該データ線及び走査線の交点に設けられた感光性の半導体層を有する薄膜トランジスタと、該薄膜トランジスタに接続された蓄積容量と、前記データ線に接続された信号検出回路と、前記走査線に走査信号を供給する走査線駆動回路と、前記補助容量に所定の電荷を充電する補助容量充電手段と、上記データ線を所定電位に保持するデータ線駆動手段とを備える構成としてもよい。   A two-dimensional image sensor of the present invention includes a plurality of data lines, a plurality of scanning lines, a thin film transistor having a photosensitive semiconductor layer provided at an intersection of the data lines and the scanning line, and a storage connected to the thin film transistor. A capacitor, a signal detection circuit connected to the data line, a scanning line driving circuit for supplying a scanning signal to the scanning line, an auxiliary capacitor charging means for charging the auxiliary capacitor with a predetermined charge, and the data line Data line driving means for holding at a predetermined potential may be provided.

全ての前記補助容量の電荷を開放した後、所定時間後に前記走査線駆動回路により前記薄膜トランジスタを順次導通状態として、前記データ線を介して前記補助容量から前記信号検出回路に入力される電荷量を検出することとしてもよい。   After the charge of all the auxiliary capacitors is released, the thin film transistors are sequentially turned on by the scanning line driving circuit after a predetermined time, and the amount of charge input from the auxiliary capacitor to the signal detection circuit through the data line is determined. It may be detected.

複数のデータ線と、複数の走査線と、該データ線及び走査線の交点に設けられた感光性の半導体層を有する薄膜トランジスタと、該薄膜トランジスタに接続された蓄積容量が透明基板上に形成してもよい。   A thin film transistor having a plurality of data lines, a plurality of scanning lines, a photosensitive semiconductor layer provided at an intersection of the data lines and the scanning lines, and a storage capacitor connected to the thin film transistors are formed over a transparent substrate. Also good.

上記透明基板の上記薄膜トランジスタが形成される側の表面に透明な保護層を有していてもよい。   A transparent protective layer may be provided on the surface of the transparent substrate on which the thin film transistor is formed.

上記透明基板の上記薄膜トランジスタが形成される面とは反対側の面にバックライトを備えていてもよい。   A backlight may be provided on the surface of the transparent substrate opposite to the surface on which the thin film transistor is formed.

バックライトと該バックライト制御手段を備え、全ての前記補助容量を開放した後、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら、バックライトを一定時間点灯し、バックライト消去後に前記走査線駆動回路により前記薄膜トランジスタを順次導通状態として、前記データ線を介して前記補助容量から前記信号検出回路に入力される電荷量を検出することとしてもよい。   A backlight and the backlight control means are provided, all the auxiliary capacitors are opened, the backlight is turned on for a certain time while a voltage is applied between the source and drain of the thin film transistor, and the scanning line is driven after the backlight is erased. The thin film transistors may be sequentially turned on by a circuit to detect the amount of charge input from the auxiliary capacitor to the signal detection circuit via the data line.

上記2次元イメージセンサにおいては、上記データ線、走査線、薄膜トランジスタ、補助容量が透明基板上に形成されていてもよい。   In the two-dimensional image sensor, the data line, the scanning line, the thin film transistor, and the auxiliary capacitor may be formed on a transparent substrate.

また、上記透明基板の上記薄膜トランジスタの形成面側の表面に透明な保護層が形成されていてもよい。   A transparent protective layer may be formed on the surface of the transparent substrate on the side where the thin film transistor is formed.

上記透明基板の上記薄膜トランジスタの形成面とは反対側の面に、該透明基板を介して薄膜トランジスタに光を照射する光照射手段が設けられていてもよい。   A light irradiation means for irradiating light to the thin film transistor through the transparent substrate may be provided on the surface of the transparent substrate opposite to the surface on which the thin film transistor is formed.

上記光照射手段の光照射を制御する光照射制御手段を備え、上記光照射制御手段は、上記補助容量の電荷が放電された後、一定時間光の照射を行うように上記光照射手段を制御し、上記光電変換量検出手段は、上記光照射手段による一定時間の光照射後に光照射を停止し、上記補助容量の電荷に基づいて、上記薄膜トランジスタによる光電変換量を検出するようにしてもよい。   The light irradiation control means controls the light irradiation of the light irradiation means, and the light irradiation control means controls the light irradiation means to emit light for a predetermined time after the charge of the auxiliary capacitor is discharged. The photoelectric conversion amount detection means may stop the light irradiation after the light irradiation by the light irradiation means for a certain time, and detect the photoelectric conversion amount by the thin film transistor based on the charge of the auxiliary capacitor. .

上記構成の2次元イメージセンサの駆動方法において、上記の各薄膜トランジスタに接続された全ての補助容量に電荷が充電された後、上記走査線を駆動することで薄膜トランジスタを順次導通状態として、上記補助容量の電荷量に基づいて該薄膜トランジスタの光電変換量を検出するようにしてもよい。   In the driving method of the two-dimensional image sensor having the above-described configuration, after all the auxiliary capacitors connected to the thin film transistors are charged, the scanning lines are driven to sequentially turn the thin film transistors into a conductive state. The photoelectric conversion amount of the thin film transistor may be detected based on the amount of charges.

また、上記構成の2次元イメージセンサの駆動方法において、上記の各薄膜トランジスタに接続された全ての補助容量に電荷が放電された後、光照射手段による光照射を一定時間行った後、光照射を停止し、上記走査線を駆動することで薄膜トランジスタを順次導通状態として、上記補助容量の電荷量に基づいて該薄膜トランジスタの光電変換量を検出するようにしてもよい。   In the driving method of the two-dimensional image sensor having the above configuration, after the electric charge is discharged to all the auxiliary capacitors connected to each thin film transistor, the light irradiation unit performs light irradiation for a predetermined time, and then performs light irradiation. The thin film transistors may be sequentially turned on by stopping and driving the scanning lines, and the photoelectric conversion amount of the thin film transistors may be detected based on the charge amount of the auxiliary capacitor.

また、感光性半導体層を有する薄膜トランジスタからなる光電変換素子の光電変換量を検出する光電変換量検出方法において、上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を開放し、上記薄膜トランジスタを非導通状態にして、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら、上記感光性半導体層に光を所定時間照射し、上記補助容量に充電された電荷に基づいて、上記光電変換素子の光電変換量を検出してもよい。   In the photoelectric conversion amount detection method for detecting the photoelectric conversion amount of a photoelectric conversion element including a thin film transistor having a photosensitive semiconductor layer, the charge of the auxiliary capacitor connected to the drain electrode of the thin film transistor is released, and the thin film transistor is made non-conductive. In this state, while applying a voltage between the source and drain of the thin film transistor, the photosensitive semiconductor layer is irradiated with light for a predetermined time, and the photoelectric conversion amount of the photoelectric conversion element is based on the charge charged in the auxiliary capacitor. May be detected.

これにより、補助容量の電荷を予め全て開放しておき、光照射によって該補助容量に電荷が充電されることで、補助容量の電荷から光電変換量が分かる。   As a result, all the charge of the auxiliary capacitor is released in advance, and the charge is charged in the auxiliary capacitor by light irradiation, so that the photoelectric conversion amount can be determined from the charge of the auxiliary capacitor.

このように補助容量に充電された電荷を検出することにより、光電変換量を検出することにより、光照射時に生じた光電流そのものを検出する場合に比べて、回路の構造を簡素にすることができる。   By detecting the charge charged in the auxiliary capacitor in this way, the circuit structure can be simplified by detecting the photoelectric conversion amount as compared with the case where the photocurrent itself generated at the time of light irradiation is detected. it can.

このように、フォトセンサを構成する画素構造を簡素化することで、フォトセンサ自体を小さくすることが可能となり、この結果、高解像度化が可能となる。しかも、フォトセンサの画素構造が簡素化されることで、該フォトセンサを用いた光電変換装置の製造プロセスの簡略化も図ることが可能となるという効果を奏する。   In this manner, by simplifying the pixel structure that constitutes the photosensor, the photosensor itself can be reduced, and as a result, high resolution can be achieved. In addition, since the pixel structure of the photosensor is simplified, it is possible to simplify the manufacturing process of the photoelectric conversion device using the photosensor.

また、補助容量の電荷を全て開放した後で、電荷を充電するので、電荷が放電された後、光照射により電荷が充電されれば、補助容量に残存する電荷は正確な光電変換量を示すことになるので、光電変換量の検出精度を向上させることができる。   In addition, since the charge is charged after all the charge of the auxiliary capacitor is released, if the charge is charged by light irradiation after the charge is discharged, the charge remaining in the auxiliary capacitor shows an accurate photoelectric conversion amount. As a result, the detection accuracy of the photoelectric conversion amount can be improved.

また、補助容量に電荷を充電する前、すなわち光電変換量検出の前に、該補助容量に蓄積された電荷を開放するようになっているので、前回の検出情報に関する電荷が残らないようになる。このため、繰り返し検出動作を行っても、適切な光電変換量を検出することが可能となる。つまり、繰り返しの検出動作を行うことが可能になるという効果を奏する。   In addition, since the charge accumulated in the auxiliary capacitor is released before the auxiliary capacitor is charged, that is, before the photoelectric conversion amount is detected, the charge related to the previous detection information does not remain. . For this reason, it is possible to detect an appropriate photoelectric conversion amount even if the detection operation is repeatedly performed. That is, there is an effect that it is possible to perform a repeated detection operation.

また、感光性半導体層を有する薄膜トランジスタと、上記薄膜トランジスタのドレイン電極に接続された補助容量とを有する光電変換素子と、上記薄膜トランジスタのソース電極に接続され、上記光電変換素子による光電変換量を検出する光電変換量検出手段とを備え、上記補助容量の電荷が開放されると共に、上記薄膜トランジスタが非導通状態のときに、薄膜トランジスタのソース、ドレイン間に電圧を印加することおよび、上記感光性半導体層への光照射により電荷が充電され、上記光電変換量検出手段は、上記補助容量の電荷に基づいて、上記光電変換素子の光電変換量を検出する構成でもよい。   A photoelectric conversion element having a thin film transistor having a photosensitive semiconductor layer; an auxiliary capacitor connected to a drain electrode of the thin film transistor; and a photoelectric conversion amount detected by the photoelectric conversion element connected to a source electrode of the thin film transistor. And a photoelectric conversion amount detecting means for applying a voltage between a source and a drain of the thin film transistor when the charge of the auxiliary capacitor is released and the thin film transistor is in a non-conductive state, and to the photosensitive semiconductor layer. The photoelectric conversion amount detecting means may be configured to detect the photoelectric conversion amount of the photoelectric conversion element based on the charge of the auxiliary capacitor.

これにより、補助容量の電荷を予め開放しておけば、光照射によって該補助容量に電荷が充電されることで、補助容量の電荷から光電変換量が分かる。   Thus, if the charge of the auxiliary capacitor is released in advance, the charge is charged in the auxiliary capacitor by light irradiation, and the photoelectric conversion amount can be found from the charge of the auxiliary capacitor.

このように補助容量の電荷を検出することにより、光電変換量を検出することにより、光照射時に生じた光電流そのものを検出する場合に比べて、回路の構造を簡素にすることができる。   Thus, by detecting the charge of the auxiliary capacitor, the structure of the circuit can be simplified by detecting the photoelectric conversion amount as compared with the case of detecting the photocurrent itself generated during light irradiation.

このように、フォトセンサを構成する画素構造を簡素化することで、フォトセンサ自体を小さくすることが可能となり、この結果、高解像度化が可能となる。しかも、フォトセンサの画素構造が簡素化されることで、該フォトセンサを用いた光電変換装置の製造プロセスの簡略化も図ることが可能となるという効果を奏する。   In this manner, by simplifying the pixel structure that constitutes the photosensor, the photosensor itself can be reduced, and as a result, high resolution can be achieved. In addition, since the pixel structure of the photosensor is simplified, it is possible to simplify the manufacturing process of the photoelectric conversion device using the photosensor.

上記光電変換量検出手段は、補助容量から転送される電荷を増幅する増幅回路を備えていてもよい。   The photoelectric conversion amount detection means may include an amplifier circuit that amplifies the charge transferred from the auxiliary capacitor.

この場合、補助容量に残った電荷の量が少なくても、電荷を増幅することができるので、光電変換量を正確に検出することができるという効果を奏する。   In this case, since the charge can be amplified even if the amount of the charge remaining in the auxiliary capacitor is small, there is an effect that the photoelectric conversion amount can be accurately detected.

また、感光性半導体層を有する薄膜トランジスタを含む光電変換素子によって変換された原稿画像からの反射光による光電流を、画像情報として入力する画像入力方法において、上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を開放し、上記薄膜トランジスタを非導通状態にして、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら、上記感光性半導体層に光を所定時間照射し、上記感光性半導体層に光を所定時間照射した後に、上記補助容量に充電された電荷に基づいて、上記光電変換素子の光電変換量を検出し、この検出結果を画像情報として入力する構成であってもよい。   Further, in the image input method for inputting, as image information, a photocurrent generated by reflected light from an original image converted by a photoelectric conversion element including a thin film transistor having a photosensitive semiconductor layer, an auxiliary capacitor connected to the drain electrode of the thin film transistor The photosensitive semiconductor layer is irradiated with light for a predetermined time while a voltage is applied between the source and drain of the thin film transistor, and the light is applied to the photosensitive semiconductor layer for a predetermined time. After the time irradiation, the configuration may be such that the photoelectric conversion amount of the photoelectric conversion element is detected based on the charge charged in the auxiliary capacitor, and the detection result is input as image information.

これにより、補助容量には、予め電荷を開放した後、光照射による電荷が充電されることになるので、最終的に補助容量の電荷量を求めれば、蓄積された電荷量(光電変換量)を検出することができる。   Thus, after the charge is released in advance to the auxiliary capacitor, the charge due to light irradiation is charged. Therefore, if the charge amount of the auxiliary capacitor is finally obtained, the accumulated charge amount (photoelectric conversion amount) Can be detected.

このように検出された電荷量を、光電変換量とすれば、光電流を適切に検出することが可能となるので、この光電変換量を画像情報とすれば、正確な画像情報を入力することができるという効果を奏する。   If the amount of charge detected in this way is the photoelectric conversion amount, it is possible to appropriately detect the photocurrent. Therefore, if this photoelectric conversion amount is the image information, accurate image information can be input. There is an effect that can be.

また、上記構成の光電変換装置を、原稿画像に対応して複数個配置され、各光電変換装置によって検出された光電変換素子の光電変換量を原稿画像の入力画像情報として出力する画像情報出力手段が設けられている画像入力装置であってもよい。   A plurality of photoelectric conversion devices having the above-described configuration are arranged corresponding to the document image, and an image information output unit that outputs the photoelectric conversion amount of the photoelectric conversion element detected by each photoelectric conversion device as input image information of the document image May be provided.

この場合、上記構成の光電変換装置を用いることで、解像度の高い画像入力装置を実現することができるので、画像情報出力手段は、高精細な入力画像情報を出力することができる。   In this case, an image input device with high resolution can be realized by using the photoelectric conversion device having the above-described configuration, so that the image information output unit can output high-definition input image information.

上記画像入力装置において、光電変換装置は1次元に配置してもよいし、2次元に配置してもよい。   In the image input device, the photoelectric conversion device may be arranged one-dimensionally or two-dimensionally.

光電変換装置を1次元に配置した場合、家庭用のファクシミリ装置に用いられているようなハンディスキャナ等の携帯型の画像入力装置に好適に用いることができるという効果を奏する。   When the photoelectric conversion device is arranged one-dimensionally, there is an effect that the photoelectric conversion device can be suitably used for a portable image input device such as a handy scanner used in a home facsimile machine.

また、光電変換装置を2次元に配置した場合、フラットヘッドスキャナ等に好適に用いられる。この場合、原稿画像の全体を一度に読み込むことが可能となる効果を奏する。   Further, when the photoelectric conversion device is two-dimensionally arranged, it is preferably used for a flat head scanner or the like. In this case, the entire original image can be read at once.

上記構成の光電変換装置を用いて実現した2次元イメージセンサは、複数のデータ線と、上記データ線と交差する複数の走査線と、上記データ線及び走査線の交点にそれぞれ設けられた感光性半導体層を有する薄膜トランジスタと、上記薄膜トランジスタのドレイン電極に接続され、電荷が充電される補助容量とを含む光電変換素子と、上記薄膜トランジスタのソース電極に接続され、上記薄膜トランジスタによる光電変換量を検出する光電変換量検出手段と、上記光電変換量検出手段よって検出された結果を、画像情報として出力する画像情報出力手段とを備え、上記補助容量は、電荷が開放されると共に、上記薄膜トランジスタが非導通状態のときに、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら上記感光性半導体層への光照射により電荷が充電され、上記光電変換量検出手段は、上記感光性半導体層への光照射完了後の上記補助容量に充電された電荷に基づいて、上記光電変換素子の光電変換量を検出する構成であってもよい。   The two-dimensional image sensor realized by using the photoelectric conversion device having the above configuration includes a plurality of data lines, a plurality of scanning lines intersecting with the data lines, and photosensitivity provided at intersections of the data lines and the scanning lines. A photoelectric conversion element including a thin film transistor having a semiconductor layer, an auxiliary capacitor connected to the drain electrode of the thin film transistor and charged with electric charge, and a photoelectric sensor connected to the source electrode of the thin film transistor and detecting the photoelectric conversion amount by the thin film transistor. A conversion amount detection unit; and an image information output unit that outputs a result detected by the photoelectric conversion amount detection unit as image information. The auxiliary capacitor is free of electric charge, and the thin film transistor is in a non-conductive state. To the photosensitive semiconductor layer while applying a voltage between the source and drain of the thin film transistor. Charge is charged by light irradiation, and the photoelectric conversion amount detection means detects the photoelectric conversion amount of the photoelectric conversion element based on the charge charged in the auxiliary capacitor after the light irradiation to the photosensitive semiconductor layer is completed. It may be configured to.

これにより、簡単な構成で2次元のイメージを読み取ることが可能となるという効果を奏する。   As a result, it is possible to read a two-dimensional image with a simple configuration.

上記2次元イメージセンサにおいては、上記データ線、走査線、薄膜トランジスタ、補助容量が透明基板上に形成されていてもよい。   In the two-dimensional image sensor, the data line, the scanning line, the thin film transistor, and the auxiliary capacitor may be formed on a transparent substrate.

また、上記透明基板の上記薄膜トランジスタの形成面側の表面に透明な保護層が形成されていてもよい。   A transparent protective layer may be formed on the surface of the transparent substrate on the side where the thin film transistor is formed.

上記透明基板の上記薄膜トランジスタの形成面とは反対側の面に、該透明基板を介して薄膜トランジスタに光を照射する光照射手段が設けられていてもよい。   A light irradiation means for irradiating light to the thin film transistor through the transparent substrate may be provided on the surface of the transparent substrate opposite to the surface on which the thin film transistor is formed.

上記光照射手段の光照射を制御する光照射制御手段を備え、上記光照射制御手段は、上記補助容量に所定量の電荷が開放された後、一定時間光の照射を行うように上記光照射手段を制御し、上記光電変換量検出手段は、上記光照射手段による一定時間の光照射後に光照射を停止し、上記補助容量の電荷に基づいて、上記薄膜トランジスタによる光電変換量を検出するようにしてもよい。   A light irradiation control unit configured to control light irradiation of the light irradiation unit, and the light irradiation control unit performs the light irradiation so as to perform light irradiation for a predetermined time after a predetermined amount of charge is released to the auxiliary capacitor; And the photoelectric conversion amount detection means stops the light irradiation after the light irradiation by the light irradiation means for a certain period of time, and detects the photoelectric conversion amount by the thin film transistor based on the charge of the auxiliary capacitor. May be.

上記構成の2次元イメージセンサの駆動方法において、上記の各薄膜トランジスタに接続された全ての補助容量の電荷が開放され、上記薄膜トランジスタが非導通状態のときに、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら上記感光性半導体層への光照射により電荷が充電された後、上記走査線を駆動することで薄膜トランジスタを順次導通状態として、上記補助容量の電荷量に基づいて該薄膜トランジスタの光電変換量を検出するようにしてもよい。   In the driving method of the two-dimensional image sensor having the above-described configuration, a voltage is applied between the source and the drain of the thin film transistor when the charge of all the auxiliary capacitors connected to each thin film transistor is released and the thin film transistor is non-conductive. After the charge is charged by irradiating the photosensitive semiconductor layer, the thin film transistors are sequentially turned on by driving the scanning line, and the photoelectric conversion amount of the thin film transistor is determined based on the charge amount of the auxiliary capacitor. You may make it detect.

また、上記構成の2次元イメージセンサの駆動方法において、上記の各薄膜トランジスタに接続された全ての補助容量の電荷が開放された後、光照射手段による光照射を一定時間行った後、光照射を停止し、上記走査線を駆動することで薄膜トランジスタを順次導通状態として、上記補助容量の電荷量に基づいて該薄膜トランジスタの光電変換量を検出するようにしてもよい。   In the driving method of the two-dimensional image sensor having the above-described configuration, after the charge of all the auxiliary capacitors connected to each of the thin film transistors is released, the light irradiation unit performs light irradiation for a certain period of time, and then performs light irradiation. The thin film transistors may be sequentially turned on by stopping and driving the scanning lines, and the photoelectric conversion amount of the thin film transistors may be detected based on the charge amount of the auxiliary capacitor.

上記の何れの駆動方法においても、光電変換量を正確に検出することができるという効果を奏する。   In any of the above driving methods, there is an effect that the photoelectric conversion amount can be accurately detected.

本発明の画像入力方法は、感光性半導体層を有する薄膜トランジスタを含む光電変換素子によって変換された原稿画像からの反射光による光電流を、画像情報として入力する画像入力方法において、上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を開放し、上記補助容量の電荷の開放完了後に、上記薄膜トランジスタを非導通状態にして上記感光性半導体層に光を所定時間照射し、上記感光性半導体層に光を所定時間照射した後に、上記補助容量の電荷に基づいて、上記光電変換素子の光電変換量を検出し、この検出結果を画像情報として入力することを特徴としている。   The image input method of the present invention is the image input method for inputting, as image information, a photocurrent generated by reflected light from an original image converted by a photoelectric conversion element including a thin film transistor having a photosensitive semiconductor layer. The charge of the auxiliary capacitor connected to is released, and after the charge release of the auxiliary capacitor is completed, the thin film transistor is turned off to irradiate the photosensitive semiconductor layer with light for a predetermined time, and the photosensitive semiconductor layer is irradiated with light. After a predetermined time, the photoelectric conversion amount of the photoelectric conversion element is detected based on the charge of the auxiliary capacitor, and the detection result is input as image information.

上記の構成によれば、光電流を適切に検出して光電変換量を求めることが可能となるので、この光電変換量を画像情報とすれば、正確な画像情報をコンピュータ等の情報処理装置に入力することができる。   According to the above configuration, the photoelectric conversion amount can be obtained by appropriately detecting the photocurrent. Therefore, if this photoelectric conversion amount is used as image information, accurate image information is transmitted to an information processing apparatus such as a computer. Can be entered.

また、本発明の画像入力装置は、上記構成の光電変換装置を、原稿画像に対応して複数個配置し、各光電変換装置によって検出された光電変換素子の光電変換量を原稿画像の入力画像情報として出力する画像情報出力手段を設けたことを特徴としている。   The image input apparatus according to the present invention includes a plurality of photoelectric conversion apparatuses having the above-described configuration corresponding to a document image, and the photoelectric conversion amount of the photoelectric conversion element detected by each photoelectric conversion apparatus is input to the input image of the document image. Image information output means for outputting information is provided.

この場合、上記構成の光電変換装置を用いることで、解像度の高い画像入力装置を実現することができるので、画像情報出力手段は、高精細な入力画像情報を出力することができる。   In this case, an image input device with high resolution can be realized by using the photoelectric conversion device having the above-described configuration, so that the image information output unit can output high-definition input image information.

上記画像入力装置において、光電変換装置は1次元に配置してもよいし、2次元に配置してもよい。   In the image input device, the photoelectric conversion device may be arranged one-dimensionally or two-dimensionally.

光電変換装置を1次元に配置した場合、家庭用のファクシミリ装置に用いられているようなハンディスキャナ等の携帯型の画像入力装置に好適に用いることができる。   When the photoelectric conversion device is arranged one-dimensionally, the photoelectric conversion device can be suitably used for a portable image input device such as a handy scanner used in a home facsimile machine.

また、光電変換装置を2次元に配置した場合、フラットベッドスキャナ等に好適に用いられる。この場合、原稿画像の全体を一度に読み込むことが可能となる。   Further, when the photoelectric conversion device is two-dimensionally arranged, it is suitably used for a flat bed scanner or the like. In this case, the entire document image can be read at once.

上記構成の光電変換装置を用いて実現した2次元イメージセンサは、複数のデータ線と、上記データ線と交差する複数の走査線と、上記データ線及び走査線の交点にそれぞれ設けられた感光性半導体層を有する薄膜トランジスタと、上記薄膜トランジスタのドレイン電極に接続され、電荷が充電される補助容量と、上記薄膜トランジスタのソース電極に接続され、上記薄膜トランジスタによる光電変換量を検出する光電変換量検出手段と、上記光電変換量検出手段よって検出された結果を、画像情報として出力する画像情報出力手段とを備え、上記補助容量は、電荷が放電されると共に、上記薄膜トランジスタが非導通状態のときに上記感光性半導体層への光照射により電荷が充電され、上記光電変換量検出手段は、上記感光性半導体層への光照射完了後の上記補助容量の電荷に基づいて、上記光電変換素子の光電変換量を検出する構成としてもよい。   The two-dimensional image sensor realized by using the photoelectric conversion device having the above configuration includes a plurality of data lines, a plurality of scanning lines intersecting with the data lines, and photosensitivity provided at intersections of the data lines and the scanning lines. A thin film transistor having a semiconductor layer, an auxiliary capacitor connected to the drain electrode of the thin film transistor and charged with charge, a photoelectric conversion amount detecting means connected to the source electrode of the thin film transistor and detecting the photoelectric conversion amount by the thin film transistor; Image information output means for outputting the result detected by the photoelectric conversion amount detection means as image information, and the auxiliary capacitor has the photosensitivity when the electric charge is discharged and the thin film transistor is in a non-conductive state. Charges are charged by light irradiation to the semiconductor layer, and the photoelectric conversion amount detection means is provided on the photosensitive semiconductor layer. Based on the charge of the auxiliary capacitor after irradiation completion may be configured to detect a photoelectric conversion of the photoelectric conversion element.

本発明の光電変換量検出方法および光電変換装置は、パソコンやファクシミリ等の情報処理装置に画像を出力する装置に利用することができ、原稿に光を照射することにより原稿から画像情報を得るスキャナに対しても好適に利用することができる。   INDUSTRIAL APPLICABILITY The photoelectric conversion amount detection method and photoelectric conversion apparatus of the present invention can be used in an apparatus that outputs an image to an information processing apparatus such as a personal computer or a facsimile, and obtains image information from the original by irradiating the original with light. It can utilize suitably also for.

本発明の光電変換装置の要部構成を示す概略ブロック図であり、TFTのドレイン側に接続された電極の電圧が可変な光電変換装置の1画素分の構成を示す概略ブロック図である。It is a schematic block diagram which shows the principal part structure of the photoelectric conversion apparatus of this invention, and is a schematic block diagram which shows the structure for 1 pixel of the photoelectric conversion apparatus with which the voltage of the electrode connected to the drain side of TFT is variable. 図1に示す光電変換装置をフォトセンサとして利用した2次元イメージセンサの構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the two-dimensional image sensor using the photoelectric conversion apparatus shown in FIG. 1 as a photosensor. 図2に示した2次元イメージセンサの外観を示す概略斜視図である。It is a schematic perspective view which shows the external appearance of the two-dimensional image sensor shown in FIG. 本発明の光電変換素子の画素構造を概略的に示す断面図である。It is sectional drawing which shows schematically the pixel structure of the photoelectric conversion element of this invention. 図1に示す光電変換装置の動作を示すタイミングチャートである。2 is a timing chart illustrating an operation of the photoelectric conversion device illustrated in FIG. 1. 図4に示す緩効性半導体層を備えた薄膜トランジスタのゲート電圧−ドレイン電流特性を示すグラフである。It is a graph which shows the gate voltage-drain current characteristic of the thin-film transistor provided with the slow-release semiconductor layer shown in FIG. 本発明の他の光電変換装置の要部構成を示す概略ブロック図であり、TFTのソース側に接続された電極の電圧が可変な光電変換装置の1画素分の構成を示す概略ブロック図である。It is a schematic block diagram which shows the principal part structure of the other photoelectric conversion apparatus of this invention, and is a schematic block diagram which shows the structure for 1 pixel of the photoelectric conversion apparatus with which the voltage of the electrode connected to the source side of TFT is variable. . 図7に示す光電変換装置の動作を示すタイミングチャートである。8 is a timing chart illustrating an operation of the photoelectric conversion device illustrated in FIG. 7. 本発明のさらに他の光電変換装置の要部構成を示す概略ブロック図であり、TFTのソース側,ドレイン側双方の電圧が可変な光電変換装置の1画素分の構成を示す概略ブロック図である。It is a schematic block diagram which shows the principal part structure of the further another photoelectric conversion apparatus of this invention, and is a schematic block diagram which shows the structure for 1 pixel of the photoelectric conversion apparatus with which the voltage of both the source side and drain side of TFT is variable. . 図9に示す光電変換装置の動作を示すタイミングチャートである。10 is a timing chart illustrating an operation of the photoelectric conversion apparatus illustrated in FIG. 9. 図2に示す光電変換装置の回路構成をより具体的に示す説明図である。It is explanatory drawing which shows more specifically the circuit structure of the photoelectric conversion apparatus shown in FIG. 従来のフォトセンサの構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional photosensor.

符号の説明Explanation of symbols

2 照射光(光)
7 TFT(薄膜トランジスタ)
10 ソース電極
11 ボトムゲート電極(ゲート電極)
12 半導体層(感光性半導体層)
15 ドレイン電極
17 補助容量
18 バックライトユニット(光源)
19 駆動IC(駆動回路)
20 センサ基板(画素部)
21 駆動プリント基板
22 ゲートライン
23 データライン
24 コントロール・通信部(制御手段)
25 検出IC(光電変換量検出手段)
28 駆動部
29 検出部
31 コントロール部
32 基準電極部(電位差発生手段、第2電圧印加手段)
33 積分アンプ(開放手段、検出回路)
35 増幅アンプ
39 帰還容量(開放手段、容量)
40 CS電極駆動部(電位差発生手段、第1電圧印加手段)
S ソース電極
D ドレイン電極
2 Irradiation light (light)
7 TFT (Thin Film Transistor)
10 Source electrode 11 Bottom gate electrode (gate electrode)
12 Semiconductor layer (photosensitive semiconductor layer)
15 Drain electrode 17 Auxiliary capacitor 18 Backlight unit (light source)
19 Drive IC (Drive circuit)
20 Sensor substrate (pixel unit)
21 Driving Printed Circuit Board 22 Gate Line 23 Data Line 24 Control / Communication Unit (Control Unit)
25 Detection IC (photoelectric conversion amount detection means)
28 drive unit 29 detection unit 31 control unit 32 reference electrode unit (potential difference generation means, second voltage application means)
33 Integration amplifier (opening means, detection circuit)
35 Amplification amplifier 39 Feedback capacity (opening means, capacity)
40 CS electrode driver (potential difference generating means, first voltage applying means)
S source electrode D drain electrode

Claims (11)

感光性半導体層を有する薄膜トランジスタを含む光電変換素子の光電変換量を検出する光電変換量検出方法において、
上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を光の受光前に開放しておき、上記薄膜トランジスタを非導通状態にして感光性半導体層が上記光を受光したときに発生する電荷を上記補助容量に充電する充電工程と、
上記充電工程後に、上記補助容量の電荷に基づいて、上記光電変換量を検出する光電変換量検出工程と、
を備えていることを特徴とする光電変換量検出方法。
In a photoelectric conversion amount detection method for detecting a photoelectric conversion amount of a photoelectric conversion element including a thin film transistor having a photosensitive semiconductor layer,
The charge of the auxiliary capacitor connected to the drain electrode of the thin film transistor is released before light is received, and the charge generated when the photosensitive semiconductor layer receives the light is made nonconductive with the thin film transistor being in the auxiliary state. Charging process to charge the capacity;
After the charging step, a photoelectric conversion amount detection step for detecting the photoelectric conversion amount based on the charge of the auxiliary capacitor;
A photoelectric conversion amount detection method comprising:
感光性半導体層を有する薄膜トランジスタを含む光電変換素子が1次元的または2次元的に配列された画素部と、上記光電変換素子の光電変換量を検出する検出部が画素部外に設けられた光電変換装置において、
上記画素部には、非導通状態にした薄膜トランジスタの感光性半導体層が光を受光したときに発生する電荷を充電する補助容量が、上記薄膜トランジスタのドレイン電極に接続されて設けられ、
上記検出部には、上記補助容量に充電された電荷に基づいて、上記光電変換量を検出する光電変換量検出手段が設けられていることを特徴とする光電変換装置。
A photoelectric conversion element in which photoelectric conversion elements including a thin film transistor having a photosensitive semiconductor layer are arranged one-dimensionally or two-dimensionally, and a detection unit that detects a photoelectric conversion amount of the photoelectric conversion element is provided outside the pixel part. In the conversion device,
In the pixel portion, an auxiliary capacitor for charging a charge generated when the photosensitive semiconductor layer of the thin film transistor in a non-conductive state receives light is connected to the drain electrode of the thin film transistor,
The photoelectric conversion device, wherein the detection unit is provided with photoelectric conversion amount detection means for detecting the photoelectric conversion amount based on the charge charged in the auxiliary capacitor.
上記感光性半導体層が光を受光するのに備えて、上記補助容量の電荷を予め開放しておく開放手段を、上記画素部外に設けたことを特徴とする請求項2記載の光電変換装置。   3. The photoelectric conversion device according to claim 2, wherein an opening means for previously releasing the charge of the auxiliary capacitor is provided outside the pixel portion in preparation for the photosensitive semiconductor layer to receive light. . 上記感光性半導体層が光を受光するときに、上記薄膜トランジスタのソース電極およびドレイン電極間に電位差を発生させる電位差発生手段を、上記画素部外に設けたことを特徴とする請求項2記載の光電変換装置。   3. The photoelectric device according to claim 2, wherein a potential difference generating means for generating a potential difference between a source electrode and a drain electrode of the thin film transistor when the photosensitive semiconductor layer receives light is provided outside the pixel portion. Conversion device. 上記電位差発生手段は、上記補助容量を構成する電極のうち上記薄膜トランジスタのドレイン電極に接続された電極とは反対側の電極に電圧を印加して、上記電位差を発生させる第1電圧印加手段を備えていることを特徴とする請求項4記載の光電変換装置。   The potential difference generating means includes first voltage applying means for generating a potential difference by applying a voltage to an electrode opposite to an electrode connected to a drain electrode of the thin film transistor among electrodes constituting the auxiliary capacitor. The photoelectric conversion device according to claim 4, wherein 上記電位差発生手段は、上記薄膜トランジスタのソース電極の電圧を変化させることにより、上記電位差を発生させる第2電圧印加手段を備えていることを特徴とする請求項4記載の光電変換装置。   5. The photoelectric conversion device according to claim 4, wherein the potential difference generating means includes second voltage applying means for generating the potential difference by changing a voltage of a source electrode of the thin film transistor. 上記電位差発生手段は、上記補助容量を構成する電極のうち上記薄膜トランジスタのドレイン電極に接続された電極とは反対側の電極に電圧を印加する第1電圧印加手段と、上記薄膜トランジスタのソース電極の電圧を変化させる第2電圧印加手段とを備え、第1電圧印加手段および第2電圧印加手段の共働により、上記電位差を発生させることを特徴とする請求項4記載の光電変換装置。   The potential difference generating means includes a first voltage applying means for applying a voltage to an electrode opposite to an electrode connected to the drain electrode of the thin film transistor among electrodes constituting the auxiliary capacitor, and a voltage of the source electrode of the thin film transistor. 5. The photoelectric conversion device according to claim 4, further comprising a second voltage applying unit that changes the potential difference, wherein the potential difference is generated by the cooperation of the first voltage applying unit and the second voltage applying unit. さらに、上記薄膜トランジスタのオンオフを制御する駆動回路が、上記画素部外に設けられ、
上記光電変換量検出手段は、上記駆動回路が薄膜トランジスタをオンにしたときに、上記補助容量に蓄積された電荷を一時的に捕捉する容量と、該容量の電荷に基づいて上記光電変換量を検出する検出回路とを備え、上記検出回路および容量が、上記開放手段を兼ねていることを特徴とする請求項3記載の光電変換装置。
Further, a driving circuit for controlling on / off of the thin film transistor is provided outside the pixel portion,
The photoelectric conversion amount detection means detects the photoelectric conversion amount based on a capacitor that temporarily captures the charge accumulated in the auxiliary capacitor when the driving circuit turns on the thin film transistor, and the charge of the capacitor. 4. The photoelectric conversion device according to claim 3, wherein the detection circuit and the capacitor also serve as the opening means.
上記薄膜トランジスタのゲート電極に負電圧を印加することによって、受光時の薄膜トランジスタを上記非導通状態とする駆動回路を、上記画素部外に設けたことを特徴とする請求項2記載の光電変換装置。   3. The photoelectric conversion device according to claim 2, further comprising a driving circuit provided outside the pixel portion for applying a negative voltage to the gate electrode of the thin film transistor so that the thin film transistor is turned off when receiving light. さらに、上記感光性半導体層が受光する画像情報を含んだ光の元になる光を出射する光源と、
上記光電変換量検出手段が上記光電変換量を検出する間、上記光源の光出射を停止する制御手段と、
を備えていることを特徴とする請求項2記載の光電変換装置。
Furthermore, a light source that emits light that is a source of light including image information received by the photosensitive semiconductor layer;
Control means for stopping light emission of the light source while the photoelectric conversion amount detection means detects the photoelectric conversion amount;
The photoelectric conversion device according to claim 2, further comprising:
請求項2から10の何れか1項に記載の光電変換装置を備え、光電変換装置に照射された光に含まれる画像情報に対応する信号を、光電変換装置が検出した光電変換量に基づいて生成し出力することを特徴とする情報出力装置。   A photoelectric conversion device according to any one of claims 2 to 10, comprising: a signal corresponding to image information contained in light irradiated on the photoelectric conversion device, based on a photoelectric conversion amount detected by the photoelectric conversion device. An information output device characterized by generating and outputting.
JP2004079220A 2004-03-18 2004-03-18 Photoelectric conversion amount detecting method, photoelectric converter, and information output apparatus Pending JP2005269273A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004079220A JP2005269273A (en) 2004-03-18 2004-03-18 Photoelectric conversion amount detecting method, photoelectric converter, and information output apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004079220A JP2005269273A (en) 2004-03-18 2004-03-18 Photoelectric conversion amount detecting method, photoelectric converter, and information output apparatus

Publications (1)

Publication Number Publication Date
JP2005269273A true JP2005269273A (en) 2005-09-29

Family

ID=35093333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004079220A Pending JP2005269273A (en) 2004-03-18 2004-03-18 Photoelectric conversion amount detecting method, photoelectric converter, and information output apparatus

Country Status (1)

Country Link
JP (1) JP2005269273A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004935A (en) * 2007-06-20 2009-01-08 Renesas Technology Corp Semiconductor integrated circuit and ic card using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004935A (en) * 2007-06-20 2009-01-08 Renesas Technology Corp Semiconductor integrated circuit and ic card using the same

Similar Documents

Publication Publication Date Title
JP4024642B2 (en) Image reading apparatus and image reading method
USRE39780E1 (en) Photoelectric converter, its driving method, and system including the photoelectric converter
US7488948B2 (en) Radiation image pick-up device and method therefor, and radiation image pick-up system
US6867469B2 (en) Photoelectric converter, method for driving photoelectric converter and system having photoelectric converter
TWI467134B (en) Sensing device and sensing method
US6476867B1 (en) Photoelectric conversion apparatus, driving method and x-ray image pickup apparatus using the same
TW588317B (en) Driving method of a semiconductor device
US8835862B2 (en) Radiation image photographing apparatus
JP4342774B2 (en) Photoelectric conversion amount detection method, photoelectric conversion device, image input method and image input device, two-dimensional image sensor, and two-dimensional image sensor driving method
JP2003023144A (en) Semiconductor device
JP2005269273A (en) Photoelectric conversion amount detecting method, photoelectric converter, and information output apparatus
JP5127937B2 (en) Semiconductor device
JP2012074447A (en) Optical sensor and optical sensor array
JP4467937B2 (en) Photoelectric conversion apparatus, image input apparatus using the photoelectric conversion apparatus, and photoelectric conversion method
JP2013128727A (en) Radiographic imaging apparatus
JP2006319441A (en) Photoelectric conversion apparatus, photoelectric conversion method, image reading apparatus, two-dimensional image sensor, and drive method of two-dimensional image sensor
KR100646171B1 (en) Detecting X-ray Device And Method Of Driving The Same
JP5127956B2 (en) Semiconductor device and electronic equipment
JP2004186432A (en) Radiation image pickup unit and its driving method
CN113544695A (en) Photosensitive detection circuit, optical signal detection method, device and system and display device
CN1868064A (en) Multi-mode digital imaging apparatus and system
JPH10125891A (en) Photoelectric converter, its driving method, and system having the same
JP2012023579A (en) Radiation image capturing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311