JP2005269187A - Cipher processing communication system - Google Patents

Cipher processing communication system Download PDF

Info

Publication number
JP2005269187A
JP2005269187A JP2004078119A JP2004078119A JP2005269187A JP 2005269187 A JP2005269187 A JP 2005269187A JP 2004078119 A JP2004078119 A JP 2004078119A JP 2004078119 A JP2004078119 A JP 2004078119A JP 2005269187 A JP2005269187 A JP 2005269187A
Authority
JP
Japan
Prior art keywords
encryption
decryption
data
circuit
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004078119A
Other languages
Japanese (ja)
Inventor
Noriyuki Osumi
宣幸 大角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2004078119A priority Critical patent/JP2005269187A/en
Publication of JP2005269187A publication Critical patent/JP2005269187A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a cipher processing communication system which can perform the security reinforcement of a data communication powerfully and which does not reduce the processing speed of encryption/decryption without complicating the configuration of the encryption/decryption algorithm performed in advance of the communication. <P>SOLUTION: A first encryption block 12a and a first decryption block 12b are formed in a master communication apparatus 1 by a hardware, and a second encryption block 22a and a second decryption block 22b are formed in a slave communication apparatus 2 by a hardware. Prior to the origination of transceiving of the data communication, circuit information is output from the side of the master communication apparatus 1 to the first and second encryption blocks 12a, 22a and the first and second decryption blocks 12b, 22b, and the data transmission/reception is performed with the encryption/decryption algorithm based on this circuit information. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、マスター通信装置とスレーブ通信装置の間で暗号化データを用いてデータ通信する暗号処理通信システムの改良に関する。   The present invention relates to an improvement in an encryption processing communication system that performs data communication using encrypted data between a master communication device and a slave communication device.

マスター通信装置とスレーブ通信装置の間で無線ＬＡＮ等の通信手段を用い、所定の通信プロトコルに基づいてデータの送受信を行なう場合、データ通信のセキュリティ強化の対策が必要とされる。   When communication means such as a wireless LAN is used between a master communication device and a slave communication device and data is transmitted and received based on a predetermined communication protocol, measures for enhancing security of data communication are required.

その対策の一例として［特許文献１］に開示された技術がある。即ち、送受信の際のデータの暗号化と復号化の変換手段をマスター通信装置とスレーブ通信装置のそれぞれに固定的に設けておくとセキュリティが弱くなってしまい、このために、新規に通信を行なう際に、マスター通信装置とスレーブ通信装置の双方において、それぞれの変換手段における暗号化／復号化アルゴリズムを新規に作成もしくは変更して設定し、前回通信時に用いた暗号化／復号化アルゴリズムのコードを基にして新規にコードを作成することによって通信セキュリティを向上させることができる。   As an example of the countermeasure, there is a technique disclosed in [Patent Document 1]. That is, if the data encryption / decryption conversion means at the time of transmission / reception is fixedly provided in each of the master communication device and the slave communication device, the security is weakened, and for this reason, new communication is performed. In both the master communication device and the slave communication device, the encryption / decryption algorithm in each conversion means is newly created or changed and set, and the code of the encryption / decryption algorithm used during the previous communication is set. Communication security can be improved by creating a new code based on this.

換言すれば、通信を行なう都度に暗号化／復号化アルゴリズムをソフトウエア的に変更することによって通信セキュリティを向上させているのである。   In other words, communication security is improved by changing the encryption / decryption algorithm in software every time communication is performed.

また、セキュリティ向上の対策の例として［特許文献２］に開示された技術がある。即ち、マスター通信装置とスレーブ通信装置との間で暗号データの送受信を行うに際して、マスター通信装置とスレーブ通信装置のそれぞれに、暗号化／復号化する回路を可変可能な回路装置を設け、この可変可能な回路装置の回路データを秘密鍵として暗号化／復号化を行うことによって、暗号化／復号化のアルゴリズム変更に伴うハードウェア変更を可能とし、暗号化／復号化の処理速度を低減させないものである。   As an example of measures for improving security, there is a technique disclosed in [Patent Document 2]. That is, when transmitting / receiving encrypted data between the master communication device and the slave communication device, each of the master communication device and the slave communication device is provided with a circuit device capable of changing a circuit for encryption / decryption. By performing encryption / decryption using the circuit data of a possible circuit device as a secret key, it is possible to change the hardware accompanying the change of the encryption / decryption algorithm and not reduce the encryption / decryption processing speed. It is.

従って、本例では、可変可能な回路装置の回路データが可変できるので、処理能力を落とすことなく暗号化／復号化アルゴリズムの演算を変更でき、その変換アルゴリズムを非公開とすることでより難解な解読度が実現可能となり、暗号解読プログラムデータの漏洩をほぼ略完全に防ぐことができると共に、暗号化／復号化の処理速度を低減させることがない。   Therefore, in this example, the circuit data of the variable circuit device can be varied, so that the operation of the encryption / decryption algorithm can be changed without reducing the processing capability, and the conversion algorithm is made more difficult by making it private. The degree of decryption can be realized, leakage of the decryption program data can be prevented almost completely, and the processing speed of encryption / decryption is not reduced.

さらに、セキュリティ向上の対策の例として［特許文献３］に開示された技術がある。即ち、暗号処理通信システムは、マスター通信装置とスレーブ通信装置の間を通信手段によって接続して、当該通信手段を通じてマスター通信装置の側よりスレーブ通信装置の側に対して送信される暗号処理プログラムの変更を要求するためのコマンド及び暗号処理プログラムを受信する受信手段と、暗号処理プログラムによってユーザ側に設けられた暗号処理回路を更新する回路更新手段とを備えることによって構成される。   Furthermore, there is a technique disclosed in [Patent Document 3] as an example of measures for improving security. That is, the cryptographic processing communication system connects a master communication device and a slave communication device by communication means, and transmits a cryptographic processing program transmitted from the master communication device side to the slave communication device side through the communication means. It comprises a receiving means for receiving a command for requesting a change and a cryptographic processing program, and a circuit updating means for updating a cryptographic processing circuit provided on the user side by the cryptographic processing program.

このような構成を採用することによって、スレーブ通信装置の側に設けられた暗号処理回路をマスター通信装置の側から送信される暗号処理プログラムに応じて容易に書き換えることができる。   By adopting such a configuration, the cryptographic processing circuit provided on the slave communication device side can be easily rewritten according to the cryptographic processing program transmitted from the master communication device side.

特開平７−２８８５１８号公報（［０００９］［００１０］参照）JP-A-7-288518 (see [0009] [0010]) 特開２００１−３０８８４３号公報（［請求項１）参照）JP 2001-308443 A (refer to [Claim 1)) 特開平１０−２０７３６２号公報（［００１３］、［００４４］、［００７３］参照）JP-A-10-207362 (see [0013], [0044], [0073])

従来の暗号処理通信システムは、マスター通信装置とスレーブ通信装置の間で暗号化／復号化データの送受信を行う場合、マスターおよびスレーブ通信装置のそれぞれに設けられている暗号化／復号化の変換手段における切替えが、ハードウエアとして固定的に複数設けられていたものを選択したり、ソフトウエアを変更することによって実施されているために、暗号化／復号化の一元管理を行ない難く、データ通信のセキュリティ強化に劣る面があると共に、処理速度を低減させてしまうという問題がある。   In a conventional cryptographic processing communication system, when transmitting / receiving encrypted / decrypted data between a master communication device and a slave communication device, encryption / decryption conversion means provided in each of the master and slave communication devices Since switching is performed by selecting a plurality of fixed hardware or changing software, centralized management of encryption / decryption is difficult, and data communication is difficult. In addition to being inferior in security enhancement, there are problems that the processing speed is reduced.

そこで本発明は、データ通信のセキュリティ強化を強力に行なうことができると共に、通信に先立って行なわれる暗号化／復号化アルゴリズムの変更を構成を複雑化することなく、暗号化／復号化の処理速度を低減させることのない暗号処理通信システムを提供することを目的とする。   Accordingly, the present invention can strongly enhance the security of data communication, and the encryption / decryption processing speed can be achieved without complicating the configuration of the encryption / decryption algorithm change prior to communication. An object of the present invention is to provide a cryptographic processing communication system that does not reduce the above.

本発明による暗号処理通信システムは、前記課題を解決するために、次に列挙するような特徴的な構成を採用している。   The encryption processing communication system according to the present invention employs the following characteristic structures to solve the above problems.

（１）マスター通信装置とスレーブ通信装置の間で、暗号化／復号化アルゴリズムに基づいてデータ送受信を行なう暗号処理通信システムにおいて、
前記マスター通信装置にハードウエアで形成される第１の暗号化ブロック回路と第１の復号化ブロック回路を設け、
前記スレーブ通信装置にハードウエアで形成される第２の暗号化ブロック回路と第２の復号化ブロック回路を設け、
前記マスター通信装置と前記スレーブ通信装置との間のデータ通信の開始に先立ち、前記マスター通信装置の側から前記第１及び第２の暗号化ブロック回路と、前記第１及び第２の復号化ブロック回路とのそれぞれに対して回路情報を出力し、該回路情報に基づく暗号化／復号化アルゴリズムでデータ送受信を実行するように構成する暗号処理通信システム。 (1) In an encryption processing communication system that performs data transmission / reception based on an encryption / decryption algorithm between a master communication device and a slave communication device,
The master communication device is provided with a first encryption block circuit and a first decryption block circuit formed by hardware,
A second encryption block circuit and a second decryption block circuit formed by hardware in the slave communication device;
Prior to the start of data communication between the master communication device and the slave communication device, the first and second encryption block circuits and the first and second decryption blocks from the master communication device side. A cryptographic processing communication system configured to output circuit information to each circuit and execute data transmission / reception with an encryption / decryption algorithm based on the circuit information.

（２）前記スレーブ通信装置が複数設けられ、それぞれに前記第２の暗号化ブロック回路と前記第２の復号化ブロック回路を設ける上記（１）に記載の暗号処理通信システム。   (2) The encryption processing communication system according to (1), wherein a plurality of the slave communication devices are provided, and the second encryption block circuit and the second decryption block circuit are provided respectively.

（３）前記マスター通信装置とスレーブ通信装置の間で行なわれるデータ送受信は、無線回線を用いて行なうように構成する上記（１）に記載の暗号処理通信システム。   (3) The cryptographic processing communication system according to (1), wherein data transmission / reception performed between the master communication device and the slave communication device is performed using a wireless line.

（４）前記マスター通信装置とスレーブ通信装置の間で行なわれるデータ送受信は、有線回線を用いて行なうように構成する上記（１）に記載の暗号処理通信システム。   (4) The cryptographic processing communication system according to (1), wherein data transmission / reception performed between the master communication device and the slave communication device is performed using a wired line.

（５）前記第１または第２の暗号化ブロック回路は、ＦＰＧＡ（フィールド・プログラム・ゲートアレイ）で構成する上記（１）に記載の暗号処理通信システム。   (5) The encryption processing communication system according to (1), wherein the first or second encryption block circuit is configured by an FPGA (Field Program Gate Array).

（６）前記第１または第２の復号化ブロック回路は、ＦＰＧＡ（フィールド・プログラム・ゲートアレイ）で構成する上記（１）に記載の暗号処理通信システム。   (6) The cryptographic processing communication system according to (1), wherein the first or second decryption block circuit includes an FPGA (Field Program Gate Array).

本発明による暗号処理通信システムは、マスター通信装置とスレーブ通信装置の間で送受信されるデータの暗号化処理と復号化処理を、当該のマスター通信装置とスレーブ通信装置のそれぞれに接続された第１及び第２の暗号化ブロック回路と、第１及び第２の復号化ブロック回路のそれぞれの有する基本的なデータ変換に対し、データ送受信に先立って送付される回路情報に基づいて所定の暗号化／復号化アルゴリズムが作り出されるように構成されているので、マスター通信装置とスレーブ通信装置のそれぞれには暗号化／復号化のためのデータを暗号化／復号化の処理を専用装置にて行なうため、マスター、スレーブの各装置自体はアルゴリズムを把握しておく必要がなく構成の簡略化が図れる。   The encryption processing communication system according to the present invention is configured to perform encryption processing and decryption processing of data transmitted / received between a master communication device and a slave communication device, in each of the master communication device and the slave communication device. And basic data conversion of each of the first encryption block circuit and the second encryption block circuit, and a predetermined encryption / decoding based on circuit information sent prior to data transmission / reception. Since the decryption algorithm is created, the master communication device and the slave communication device each perform encryption / decryption processing on the dedicated device for encryption / decryption data. The master and slave devices themselves do not need to know the algorithm, and the configuration can be simplified.

暗号化／復号化に必要なアルゴリズムの情報はデータ送受信の都度にマスター通信装置からスレーブ通信装置の側に供給されるため、スレーブ通信装置の側には常駐させる必要がなく、データの一元管理、即ちマスター通信装置の側で暗号化／復号化に必要なアルゴリズムの管理を行なうことができる。   Information on the algorithm necessary for encryption / decryption is supplied from the master communication device to the slave communication device every time data is transmitted / received, so there is no need to reside on the slave communication device side, centralized data management, That is, the master communication apparatus can manage algorithms necessary for encryption / decryption.

また、マスター通信装置の側で管理されている回路情報のデータと、暗号化ブロック回路と復号化ブロック回路（専用ハードウェア）の２種が満たされないと所定の暗号化／復号化が行なえないので、通信中のデータの漏洩に対し、セキュリティを著しく高めることができる。   In addition, since the circuit information data managed on the master communication device side and the encryption block circuit and the decryption block circuit (dedicated hardware) are not satisfied, predetermined encryption / decryption cannot be performed. , Security can be remarkably enhanced against data leakage during communication.

従って、データ通信のセキュリティ強化を強力に行なうことができると共に、通信に先立って行なわれる暗号化／復号化アルゴリズムの変更を構成を複雑化することなく、暗号化／復号化の処理速度を低減させることのない暗号処理通信システムを提供することができる。   Accordingly, the security of data communication can be strengthened strongly, and the encryption / decryption processing speed can be reduced without complicating the configuration of the encryption / decryption algorithm change prior to communication. It is possible to provide a cryptographic processing communication system without any problems.

本発明による暗号処理通信システムの実施の形態の一例を［実施例１］として図１乃至図５を用いて詳細に説明する。   An example of an embodiment of a cryptographic processing communication system according to the present invention will be described in detail as [Example 1] with reference to FIGS.

暗号処理通信システムは、図１に示すブロック回路図のようにマスター通信装置１とスレーブ通信装置２との間で図示しない公衆回線やＬＡＮ回線等の通信回線を介して有線または無線によってデータの送受信を行なうもので、マスター通信装置１は、マスター装置１１と暗号化／復号化制御部１２で構成され、スレーブ通信装置２は、スレーブ装置２１と暗号化／復号化制御部２２で構成されている。   As shown in the block circuit diagram of FIG. 1, the cryptographic processing communication system transmits / receives data between a master communication device 1 and a slave communication device 2 via a communication line (not shown) such as a public line or a LAN line by wire or wirelessly. The master communication device 1 is composed of a master device 11 and an encryption / decryption control unit 12, and the slave communication device 2 is composed of a slave device 21 and an encryption / decryption control unit 22. .

マスター通信装置１の有するマスター装置１１は、送信データ（暗号化されていないデータ）を、暗号化／復号化制御部１２の有する暗号化ブロック１２ａに入力され、暗号化ブロック１２ａを用いて所定の暗号化アルゴリズムに基づく暗号化データに変換してスレーブ通信装置２側に送信する。   The master device 11 included in the master communication device 1 inputs transmission data (unencrypted data) to an encryption block 12a included in the encryption / decryption control unit 12, and uses the encryption block 12a to perform a predetermined process. The data is converted into encrypted data based on the encryption algorithm and transmitted to the slave communication device 2 side.

マスター通信装置１に入力された暗号化データは暗号化／復号化制御部１２に入力され、復号化ブロック１２ｂを用いて所定の復号化アルゴリズムに基づいて変換されて復号化データ（受信データ）としてマスター装置１１に入力される。   The encrypted data input to the master communication device 1 is input to the encryption / decryption control unit 12, converted based on a predetermined decryption algorithm using the decryption block 12b, and decrypted data (received data). Input to the master device 11.

マスター通信装置１は、マスター装置１１と暗号化／復号化制御部１２（第１の暗号化／復号化制御部）で構成され、スレーブ通信装置２は、スレーブ装置２１と暗号化／復号化制御部２２（第２の暗号化／復号化制御部）で構成され、この暗号化／復号化制御部１２は暗号化ブロック１２ａと復号化ブロック１２ｂを有し、スレーブ通信装置２の側の暗号化／復号化制御部２２も、暗号化ブロック１２ａで暗号化されたデータを復号化する復号化ブロック２２ｂとスレーブ装置２１から出力される送信データを暗号化する暗号化ブロック２２ａを有している。   The master communication device 1 includes a master device 11 and an encryption / decryption control unit 12 (first encryption / decryption control unit), and the slave communication device 2 includes a slave device 21 and encryption / decryption control. Unit 22 (second encryption / decryption control unit). This encryption / decryption control unit 12 includes an encryption block 12a and a decryption block 12b, and encryption on the slave communication device 2 side. The / decryption control unit 22 also has a decryption block 22b for decrypting data encrypted by the encryption block 12a and an encryption block 22a for encrypting transmission data output from the slave device 21.

暗号化ブロック２２ａと復号化ブロック２２ｂは、マスター装置１１とスレーブ装置２１の間で行われる暗号化データの送受信に先立ち、マスター通信装置１から出力される暗号化／復号化の設定要求信号によって、その都度（送受信の都度）に所定のプロトコルに初期設定される。   Prior to transmission / reception of encrypted data performed between the master device 11 and the slave device 21, the encryption block 22 a and the decryption block 22 b are set according to an encryption / decryption setting request signal output from the master communication device 1. Each time (every transmission / reception), an initial setting is made to a predetermined protocol.

暗号化／復号化制御部１２は、例えば、ＦＰＧＡ（フィールド・プログラム・ゲート・アレイ）等のプログラマブルデバイスで構成され、暗号化／復号化制御部２２も同様に所定の電子回路ユニットとしてスレーブ装置２１に対して電気接続し得るように、例えばＦＰＧＡで構成される。   The encryption / decryption control unit 12 is configured by a programmable device such as an FPGA (Field Program Gate Array), and the encryption / decryption control unit 22 is similarly a predetermined electronic circuit unit as a slave device 21. For example, it is composed of an FPGA so as to be electrically connected.

図１中に示す暗号化／復号化制御装置１２は、図２に示すような機能ブロックで構成され、暗号化／復号化制御装置２２も同様に構成されている。   The encryption / decryption control device 12 shown in FIG. 1 is composed of functional blocks as shown in FIG. 2, and the encryption / decryption control device 22 is similarly constructed.

図２に示す、暗号化／復号化制御装置１２には、その全体を制御すると共にマスタ通信装置１（図１参照）に対しても複合的に制御するためのＣＰＵ３を有し、これにＦＰＧＡ（フィールド・プログラム・ゲート・アレイ）６が接続されると共に、メモリ４と回路情報メモリ５が接続されている。   The encryption / decryption control device 12 shown in FIG. 2 has a CPU 3 for controlling the whole and also for controlling the master communication device 1 (see FIG. 1) in combination. A (field program gate array) 6 is connected, and a memory 4 and a circuit information memory 5 are connected.

メモリ４は、ＣＰＵ３を複合的に制御するためのプログラムとコンフィグレーション用の初期データが固定的に格納されるＲＯＭ領域と、各種動作実行のために一時的に使用されるＲＡＭ領域を有して構成され、回路情報メモリ５は、ＦＰＧＡ６のコンフィグレーション用初期データが書き換え可能なＥＥＰＲＯＭ素子で構成され、マスタ通信装置１からのデータをダウンロードして書き換えが可能とされるように構成される。   The memory 4 has a ROM area in which a program for controlling the CPU 3 in combination and initial data for configuration are fixedly stored, and a RAM area that is temporarily used for executing various operations. The circuit information memory 5 is configured by an EEPROM element in which the initial data for configuration of the FPGA 6 can be rewritten, and is configured to be able to download and rewrite data from the master communication device 1.

ＦＰＧＡ６は、ＣＰＵ３から制御指令が与えられることによって、その内部回路がプログラマブルで書き換え可能なデバイスである。   The FPGA 6 is a device whose internal circuit is programmable and rewritable when a control command is given from the CPU 3.

ＦＰＧＡ６の有する暗号化エンコード回路６ａと復号化デコード回路６ｂは、ＦＰＧＡ６によって暗号化と復号化を実行するための内部モジュールであり、マスタ通信装置１とスレーブ通信装置２の間で行われる通信時にマスタ通信装置１から供給される回路データにより機能が指定される。   The encryption / encoding circuit 6a and the decryption / decoding circuit 6b of the FPGA 6 are internal modules for executing encryption and decryption by the FPGA 6, and are used as a master during communication between the master communication device 1 and the slave communication device 2. A function is specified by circuit data supplied from the communication device 1.

ＦＰＧＡ６に接続される主通信用Ｉ／Ｆ回路７は、マスタ通信装置１とスレーブ通信装置２間でデータ送受信を適正に行わせるためのインターフェイスである。   The main communication I / F circuit 7 connected to the FPGA 6 is an interface for appropriately transmitting and receiving data between the master communication device 1 and the slave communication device 2.

ＦＰＧＡ６の内部構成は、図３に機能ブロックとして示すように、コンフィグレーション用Ｉ／Ｆ回路６１とＣＰＵ用Ｉ／Ｆ回路６２とローカル通信用Ｉ／Ｆ回路６８の３種のＩ／Ｆ回路を有し、コンフィグレーション用Ｉ／Ｆ回路６１は、ＦＰＧＡ６の有するコンフィグレーションを制御するためのもので、デバイス固有の回路であり通常は書き換え不可能な固定回路として扱われる。   As shown in FIG. 3 as functional blocks, the internal configuration of the FPGA 6 includes three types of I / F circuits: a configuration I / F circuit 61, a CPU I / F circuit 62, and a local communication I / F circuit 68. The configuration I / F circuit 61 is for controlling the configuration of the FPGA 6 and is a circuit unique to the device and is normally handled as a fixed circuit that cannot be rewritten.

ＣＰＵ用Ｉ／Ｆ回路６２は、ＦＰＧＡ６をＣＰＵ３に接続させて複合的な制御を行うためのアドレスデータやバスコントローラ等で構成される。なお、本ブロックは基本的に書き換え動作による機能の変更が行われないものと定義する。   The CPU I / F circuit 62 is configured with address data, a bus controller, and the like for connecting the FPGA 6 to the CPU 3 and performing complex control. This block is basically defined as a function that is not changed by a rewrite operation.

ＣＰＵ用Ｉ／Ｆ回路６２に接続されるレジスタ群６３は、ＦＰＧＡ６を動作させるに必要なコントロールレジスタ等を搭載するモジュールであり、割り込みコントローラや各種ステータスレジスタ等が存在する。なお、本ブロックは、規定回路として扱い、基本的に書き換え動作による機能の変更はないものと定義する。   The register group 63 connected to the CPU I / F circuit 62 is a module on which a control register necessary for operating the FPGA 6 is mounted, and includes an interrupt controller and various status registers. Note that this block is treated as a prescribed circuit and is basically defined as having no function change due to a rewrite operation.

ＣＰＵ用Ｉ／Ｆ回路６２に接続された送信データバッファ６４は、ＦＰＧＡ６から主通信用Ｉ／Ｆ回路７ヘデータ送信する際のデータバッファであり、ＦＩＦＯ等のメモリ素子によって構成されていて、本ブロックは、基本的に書き換え動作による機能の変更はないものと定義する。   The transmission data buffer 64 connected to the CPU I / F circuit 62 is a data buffer used when data is transmitted from the FPGA 6 to the main communication I / F circuit 7 and is constituted by a memory element such as a FIFO. Is basically defined as having no function change due to rewrite operation.

ＣＰＵ用Ｉ／Ｆ回路６２に接続された受信データバッファ６５は、主通信用Ｉ／Ｆ回路７を介してＦＰＧＡ６でデータ受信する際のデータバッファであり、ＦＩＦＯ等のメモリ素子によって構成されていて、本ブロックは、基本的に書き換え動作による機能の変更はないものと定義する。   The reception data buffer 65 connected to the CPU I / F circuit 62 is a data buffer used when receiving data by the FPGA 6 via the main communication I / F circuit 7 and is constituted by a memory element such as a FIFO. This block is defined as basically having no function change due to a rewrite operation.

なお、ＦＰＧＡ６によって行われる暗号化および復号化のアルゴリズムに関しては多種多様な周知の方式が存在していて、これらのいずれを用いるかは全くの任意であり、また、スレーブ通信装置２に設けられている暗号化／復号化制御装置２２も暗号化／復号化制御装置１２と同様に構成されている。   Note that there are a wide variety of well-known methods for the encryption and decryption algorithms performed by the FPGA 6, which one is used is completely arbitrary, and is provided in the slave communication device 2. The encryption / decryption control device 22 is configured similarly to the encryption / decryption control device 12.

暗号化エンコード回路６６は、暗号化するための演算を実行するモジュールであり、本モジュールが書き換え時においてその機能が変更される対象ブロックである。   The encryption encoding circuit 66 is a module that executes an operation for encryption, and is a target block whose function is changed when the module is rewritten.

復号化エンコード回路６７は、復号化するための演算を実行するためのモジュールであり、本モジュールも、書き換え時においてその機能が変更される対象ブロックである。   The decoding / encoding circuit 67 is a module for executing an operation for decoding, and this module is also a target block whose function is changed at the time of rewriting.

また、暗号化エンコード回路６６のデータ入力端に送信データバッファ６４の出力データが供給され、復号化エンコード回路６７の出力データが受信データバッファ６５のデータ入力端に接続されている。   The output data of the transmission data buffer 64 is supplied to the data input terminal of the encryption encoding circuit 66, and the output data of the decryption encoding circuit 67 is connected to the data input terminal of the reception data buffer 65.

暗号化エンコード回路６６と復号化エンコード回路６７の両回路は、レジスタ群６３と送信データバッファ６４と受信データバッファ６５のそれぞれに接続された制御ラインが接続されている。   Both the encryption encoding circuit 66 and the decryption encoding circuit 67 are connected to control lines connected to the register group 63, the transmission data buffer 64, and the reception data buffer 65, respectively.

暗号化エンコード回路６６の出力データと復号化エンコード回路６７の入力データのラインが接続されたローカル通信用Ｉ／Ｆ回路６８は、ＦＰＧＡ６から主通信用Ｉ／Ｆ回路７に対してデータ送受を行う際の整合を取るための回路ブロックで規定回路として扱われ、基本的に書き換え動作による機能の変更はないものと定義する。   The local communication I / F circuit 68 to which the output data line of the encryption encoding circuit 66 and the input data line of the decryption encoding circuit 67 are connected transmits and receives data from the FPGA 6 to the main communication I / F circuit 7. It is defined that it is handled as a prescribed circuit in a circuit block for matching at the time, and basically has no function change due to a rewrite operation.

図１乃至図３に示す暗号化／復号化制御装置１２は、次の第１乃至第４のような４つの基本的な動作状態を有する。   The encryption / decryption control device 12 shown in FIG. 1 to FIG. 3 has the following four basic operation states: first to fourth.

第１の動作状態は、通信開始前の安定状態（アイドル状態）であり、ＣＰＵ３がメモリ４に格納されているプログラムを読み込むことによって起動を開始するもので、そのときの初期化動作として、ＣＰＵ３は、回路情報メモリ５の中からＦＰＧＡ６の初期状態の回路データを読み込み、コンフィグレーション用Ｉ／Ｆ回路６１を介してＦＰＧＡ６の初期状態の回路データを読み込み、コンフィグレーション用Ｉ／Ｆ回路６１を介してＦＰＧＡ６への回路情報書き込みを実行し、ＦＰＧＡ６は初期状態の回路で動作を開始するものである。   The first operation state is a stable state (idle state) before the start of communication, and the CPU 3 starts activation by reading a program stored in the memory 4. As an initialization operation at that time, the CPU 3 Reads circuit data in the initial state of the FPGA 6 from the circuit information memory 5, reads circuit data in the initial state of the FPGA 6 through the configuration I / F circuit 61, and passes through the configuration I / F circuit 61. The circuit information is written to the FPGA 6, and the FPGA 6 starts operation with the circuit in the initial state.

第２の動作状態は、通信開始時のネゴシエーション動作（通信準備）状態であり、通信開始の要求が発生することを機にこの状態に遷移し、通信開始のネゴシエーションを開始するもので、この時点では、通信はＦＰＧＡ６の初期状態回路にあり、ＣＰＵ３からの指令によってＦＰＧＡ６の暗号化エンコード回路６ａと復号化デコード回路６ｂと主通信用Ｉ／Ｆ回路７を通じてスレーブ通信装置２との通信が行われ、コンフィグレーション用Ｉ／Ｆ回路６１を通じてマスタ通信装置１は、スレーブ通信装置２に対して通信時に使用する暗号化と復号化の回路情報を含めた回路データの転送を行なうものである。   The second operation state is a negotiation operation (communication preparation) state at the start of communication. When a request to start communication occurs, the state is changed to this state, and negotiation of communication start is started. Then, the communication is in the initial state circuit of the FPGA 6, and the communication with the slave communication device 2 is performed through the encryption / encoding circuit 6 a, the decryption / decoding circuit 6 b, and the main communication I / F circuit 7 of the FPGA 6 according to a command from the CPU 3. The master communication device 1 transfers circuit data including circuit information for encryption and decryption used during communication to the slave communication device 2 through the configuration I / F circuit 61.

第３の動作状態は、データ通信中であり、ＣＰＵ３は、前述の第２の動作状態（通信開始時のネゴシエーション動作）であり、マスタ通信装置１とスレーブ通信装置２の暗号化／復号化制御装置１２，２２のネゴシエーションによって得られた回路データをＣＰＵ３を通じてメモリ４に記憶しておき、これをＦＰＧＡ６ヘコンフィグレーション用Ｉ／Ｆ回路６１を使用して再書き込みを行ない、同様にマスタ通信装置１とスレーブ通信装置２の側でも同様の再書き込み（書き換え）を行ない、暗号化／復号化制御装置１２の暗号化ブロック１２ａと復号化ブロック１２ｂの両者の回路情報が書き換えられた後に、目的とするデータ通信を開始するものである。   The third operation state is data communication, and the CPU 3 is the above-described second operation state (negotiation operation at the start of communication), and encryption / decryption control of the master communication device 1 and the slave communication device 2 is performed. The circuit data obtained by the negotiation of the devices 12 and 22 is stored in the memory 4 through the CPU 3 and is rewritten to the FPGA 6 using the configuration I / F circuit 61. Similarly, the master communication device 1 On the slave communication device 2 side, the same rewriting (rewriting) is performed, and the circuit information of both the encryption block 12a and the decryption block 12b of the encryption / decryption control device 12 is rewritten, and then the object is obtained. Data communication is started.

第４の動作状態は、通信終了動作（アイドル状態への移行動作）の状態であり、前記第３の動作状態による実データの通信が終了した後、マスタ通信装置１とスレーブ通信装置２の間でデータ通信終了の手続きを行い、ＣＰＵ３は再度、回路情報メモリ５に格納されている回路初期データを取り出し、ＦＰＧＡ６を初期状態回路に復帰させ前記第１の動作状態に遷移するものである。   The fourth operation state is a communication end operation (transition operation to the idle state), and after the communication of actual data in the third operation state ends, the master communication device 1 and the slave communication device 2 are connected. The CPU 3 performs a procedure for ending the data communication, and again the CPU 3 takes out the circuit initial data stored in the circuit information memory 5, returns the FPGA 6 to the initial state circuit, and makes a transition to the first operation state.

従って、マスター通信装置１のマスター装置１１から出力される送信データ（暗号化されていない通常データ）をスレーブ通信装置２に送信する場合には、該データの送信に先立ち、暗号化／復号化制御部１２に設定されている暗号化／復号化のプロトコルデータをスレーブ通信装置２の暗号化／復号化制御部２２に送信し、該暗号化ブロック２２ａと復号化ブロック２２ｂのプロトコルが初期設定される。   Therefore, when transmitting transmission data (normal data that is not encrypted) output from the master device 11 of the master communication device 1 to the slave communication device 2, encryption / decryption control is performed prior to transmission of the data. The encryption / decryption protocol data set in the unit 12 is transmitted to the encryption / decryption control unit 22 of the slave communication device 2, and the protocols of the encryption block 22a and the decryption block 22b are initialized. .

しかる後に、マスター装置１１からの送信データを暗号化ブロック１２ａで暗号化した送信データをスレーブ通信装置２に送信し、この暗号化された送信データを受信した暗号化／復号化制御部２２は、復号化ブロック２２ｂによって復号化し、マスター装置１１から出力される送信データと同等の内容に戻した受信データがスレーブ装置２１に出力される。   Thereafter, the transmission data from the master device 11 encrypted by the encryption block 12a is transmitted to the slave communication device 2, and the encryption / decryption control unit 22 that has received the encrypted transmission data, The reception data decoded by the decoding block 22 b and returned to the same content as the transmission data output from the master device 11 is output to the slave device 21.

逆に、スレーブ装置２１から出力される送信データ（暗号化されていない通常データ）をマスター通信装置１にデータ送信する場合には、該データの送信に先立ち、暗号化／復号化制御部２２に設定されている暗号化／復号化のプロトコルデータをマスター通信装置１の暗号化／復号化制御部１２に送信し、該暗号化ブロック１２ａと復号化ブロック１２ｂのプロトコルが初期設定される。   Conversely, when transmitting transmission data (normal data that has not been encrypted) output from the slave device 21 to the master communication device 1, prior to transmission of the data, the encryption / decryption control unit 22 The set encryption / decryption protocol data is transmitted to the encryption / decryption control unit 12 of the master communication device 1, and the protocols of the encryption block 12a and the decryption block 12b are initialized.

しかる後に、スレーブ装置２１からの送信データを暗号化ブロック２２ａで暗号化した送信データをマスター通信装置１に送信し、この暗号化された送信データを受信した暗号化／復号化制御部１２は、復号化ブロック１２ｂによって復号化し、スレーブ装置２１から出力される送信データと同等の内容に戻した受信データがマスター装置１１に出力される。   After that, the encryption / decryption control unit 12 that transmits the transmission data obtained by encrypting the transmission data from the slave device 21 by the encryption block 22a to the master communication device 1 and receives the encrypted transmission data, The reception data decoded by the decoding block 12 b and returned to the same content as the transmission data output from the slave device 21 is output to the master device 11.

このような基本動作を行う［実施例１］の暗号処理通信システムの詳細動作を、図４と図５に２分割して示す動作図を用いて説明する。なお、両図における符号（ａ）（ｂ）（ｃ）（ｄ）は、図面作成の都合上で生じた中継点である。   The detailed operation of the cryptographic processing communication system according to [Embodiment 1] that performs such a basic operation will be described with reference to an operation diagram shown in FIG. 4 and FIG. Note that reference numerals (a), (b), (c), and (d) in both figures are relay points generated for the convenience of drawing.

マスタ装置１１とスレーブ装置２１がアイドル状態となっておりマスタースレーブ間でデータの送受信が可能となっている状態において、マスタ装置１１から送信データが発生すると、マスタ装置１１からスレーブ装置２１に対してネゴシエーションが取られ、暗号化／復号化のプロトコルを初期設定するためにステップＳ１としてマスタ装置１１から回路データ転送要求のデータをスレーブ装置２１に送信する。   In the state where the master device 11 and the slave device 21 are in an idle state and data can be transmitted and received between the master and slave, when transmission data is generated from the master device 11, the master device 11 transmits to the slave device 21. The negotiation is taken, and the circuit device data transfer request data is transmitted from the master device 11 to the slave device 21 as step S1 in order to initialize the encryption / decryption protocol.

このデータを受信したスレーブ装置２１は、ステップＳ２として回路データ転送許可のデータをマスター装置１１に送信し、このデータを受けたマスター装置１１は、ステップＳ３として暗号化／復号化回路データをスレーブ装置２１に転送し、これを受けたスレーブ装置２１で全て受信したときに、ステップＳ４として回路データ受信完了通知をマスター装置１１に送信する。   The slave device 21 that has received this data transmits circuit data transfer permission data to the master device 11 in step S2, and the master device 11 that has received this data sends the encryption / decryption circuit data to the slave device in step S3. When the slave device 21 that has received this data has received all of the data, a circuit data reception completion notification is transmitted to the master device 11 as step S4.

このステップＳ４による回路データ受信完了通知を受けたマスター装置１１は、ステップＳ５として回路データ書き換え要求をスレーブ装置２１に送信し、これを受けたスレーブ装置２１は、ステップＳ６として回路データ書き換え許可のデータをマスター装置１１に送信し、これを受けたマスター装置１１は、ステップＳ８として回路データ書き換え処理、即ち、暗号化ブロック１２ａと復号化ブロック１２ｂが先程にスレーブ装置２１に送信済みの回路データでもって暗号化／復号化を行う動作が開始される。   The master device 11 that has received the circuit data reception completion notification in step S4 transmits a circuit data rewrite request to the slave device 21 in step S5, and the slave device 21 that has received this receives the circuit data rewrite permission data in step S6. The master device 11 that has received this signal receives the circuit data rewrite process in step S8, that is, the circuit data that has been transmitted to the slave device 21 by the encryption block 12a and the decryption block 12b earlier. The operation of performing encryption / decryption is started.

スレーブ装置２１からステップＳ６による回路データ書き換え許可のデータがマスター装置１１に送信されると同時的に、ステップＳ７による回路データ書き換え処理を実行させるためのデータが暗号化／復号化制御部２２の暗号化ブロック２２ａと復号化ブロック２２ｂに送信され、先程にステップＳ３にてスレーブ装置２１で受信済みの回路データと同等の回路データでもって暗号化／復号化を行う動作が開始される。   At the same time that the circuit data rewrite permission data in step S6 is transmitted from the slave device 21 to the master device 11, the data for executing the circuit data rewrite processing in step S7 is encrypted by the encryption / decryption control unit 22. The encryption / decryption operation is started with the circuit data equivalent to the circuit data that has been transmitted to the encryption block 22a and the decryption block 22b and received by the slave device 21 in step S3.

ステップＳ７とステップＳ８によって暗号化／復号化制御部１２と暗号化／復号化制御部２２が初期設定されると、その通知がステップＳ９による回路データ書き換え完了通知がスレーブ装置２１から暗号化／復号化制御部２２に対してステップＳ９として送信され、これと同時的に暗号化／復号化制御部２２から暗号化／復号化制御部１２に対しても行われ、さらにマスター装置１１に対しても行われる。   When the encryption / decryption control unit 12 and the encryption / decryption control unit 22 are initially set in step S7 and step S8, the notification of the circuit data rewrite completion notification in step S9 is encrypted / decrypted from the slave device 21. Is transmitted to the encryption control unit 22 as step S9, and simultaneously performed from the encryption / decryption control unit 22 to the encryption / decryption control unit 12, and also to the master device 11. Done.

暗号化／復号化制御部１２と暗号化／復号化制御部２２が共に所定の初期設定状態にされると、マスター装置１１から暗号化／復号化制御部１２に対しステップＳ１０としてデータ送受信要求のデータが送信され、この要求は同時的に暗号化／復号化制御部１２と暗号化／復号化制御部２２とスレーブ装置２１に対しても順次に行われ、当該要求がスレーブ装置２１で確認されると、スレーブ装置２１からステップＳ１１としてデータ送受信許可のデータが暗号化／復号化制御部２２に送信され、これと同時的に暗号化／復号化制御部２２と暗号化／復号化制御部１２とマスター装置１１に対しても順次に行われる。   When both the encryption / decryption control unit 12 and the encryption / decryption control unit 22 are in a predetermined initial setting state, the master device 11 sends a data transmission / reception request to the encryption / decryption control unit 12 in step S10. Data is transmitted, and this request is simultaneously made to the encryption / decryption control unit 12, the encryption / decryption control unit 22, and the slave device 21, and the request is confirmed by the slave device 21. Then, the data transmission / reception permission data is transmitted from the slave device 21 to the encryption / decryption control unit 22 as step S11, and at the same time, the encryption / decryption control unit 22 and the encryption / decryption control unit 12 are transmitted. And the master device 11 are sequentially performed.

従って、暗号化／復号化制御部１２と暗号化／復号化制御部２２のそれぞれの暗号化／復号化の制御を同じ状態にした初期設定状態でステップＳ１２によりマスター装置１１とスレーブ装置２１のそれぞれに設定されたプロトコルに基づく暗号化と復号化によるデータ送受信が開始される。   Accordingly, in the initial setting state in which the encryption / decryption control unit 12 and the encryption / decryption control unit 22 have the same encryption / decryption control, the master device 11 and the slave device 21 are respectively set in step S12. Data transmission / reception is started by encryption and decryption based on the protocol set in.

このデータ送受信、即ちデータ通信が完了したことがマスター装置１１で検知検出されるとマスター装置１１から暗号化／復号化制御部１２に対してステップＳ１３としてデータ送受信終了通知のデータが送信され、さらに暗号化／復号化制御部２２とスレーブ装置２１に対しても順次に行われる。   When the master device 11 detects and detects that the data transmission / reception, that is, the data communication is completed, the master device 11 transmits data transmission / reception end notification data to the encryption / decryption control unit 12 in step S13. This is also performed sequentially for the encryption / decryption control unit 22 and the slave device 21.

スレーブ装置２１でデータ送受信終了通知が受信されると、スレーブ装置２１からステップＳ１４としてデータ送受信終了許可のデータが暗号化／復号化制御部２２に送信され、これと共に暗号化／復号化制御部１２とマスター装置１１に対しても順次に送信される。   When the slave device 21 receives the data transmission / reception end notification, the slave device 21 transmits the data transmission / reception end permission data to the encryption / decryption control unit 22 in step S14, and together with this, the encryption / decryption control unit 12 To the master device 11 sequentially.

スレーブ装置２１からステップＳ１４にてデータ送受信終了の許可のデータが出力されると、これが暗号化／復号化制御部２２に送信され暗号化／復号化制御部１２とマスター装置１１に順次に送信される。   When data indicating the end of data transmission / reception is output from the slave device 21 in step S14, the data is transmitted to the encryption / decryption control unit 22 and sequentially transmitted to the encryption / decryption control unit 12 and the master device 11. The

マスター装置１１からステップＳ１５にて回路データの書き換え要求のデータが暗号化／復号化制御部１２に出力され、暗号化／復号化制御部２２とスレーブ装置２１にも順次に送信され、これを受けたスレーブ装置２１からステップＳ１６にて回路データの書き換え許可のデータが暗号化／復号化制御部２２に出力され暗号化／復号化制御部１２とマスター装置１１にも順次に送信される。   In step S15, the master device 11 outputs circuit data rewrite request data to the encryption / decryption control unit 12, and sequentially transmits the data to the encryption / decryption control unit 22 and the slave device 21. In step S16, the slave device 21 outputs the circuit data rewrite permission data to the encryption / decryption control unit 22 and sequentially transmits it to the encryption / decryption control unit 12 and the master device 11.

スレーブ装置２１からステップＳ１６として回路データの書き換え許可のデータが暗号化／復号化制御部２２に出力されると同時的に、ステップＳ１７として回路データ書き換え処理の指令が暗号化／復号化制御部２２に出力され暗号化ブロック２２ａと復号化ブロック２２ｂのそれぞれのプロトコル内容を書き換えて既知の暗号化、及び復号化動作が実行できる状態（初期設定状態）にされる。   At the same time as the circuit data rewrite permission data is output from the slave device 21 to the encryption / decryption control unit 22 in step S16, a circuit data rewrite processing command is transmitted to the encryption / decryption control unit 22 in step S17. And the protocol contents of the encryption block 22a and the decryption block 22b are rewritten, and a known encryption and decryption operation can be executed (initial setting state).

一方、スレーブ装置２１からステップＳ１６として回路データの書き換え許可のデータがマスター装置１１に出力されると同時的に、ステップＳ１８として回路データ書き換え処理の指令が暗号化／復号化制御部１２に出力され、暗号化ブロック１２ａと復号化ブロック１２ｂのそれぞれのプロトコル内容を書き換えて既知の暗号化、及び復号化動作が実行できる状態（初期設定状態）にされる。   On the other hand, when the circuit device data rewrite permission data is output from the slave device 21 to the master device 11 in step S16, a circuit data rewrite processing command is output to the encryption / decryption control unit 12 in step S18. Then, the respective protocol contents of the encryption block 12a and the decryption block 12b are rewritten so that a known encryption and decryption operation can be executed (initial setting state).

このようにデータの送受信が終了された後に、暗号化／復号化制御部１２と暗号化／復号化制御部２２のそれぞれの暗号化ブロック１２ａ，２２ａと復号化ブロック１２ｂ，２２ｂが共に初期状態に戻されて一連動作が終了とされ通信開始前の状態に戻され、新たな送受信開始要求の待機状態となる。   After the transmission / reception of data is thus completed, the encryption blocks 12a and 22a and the decryption blocks 12b and 22b of the encryption / decryption control unit 12 and the encryption / decryption control unit 22 are both in the initial state. It is returned to end the series of operations, and returns to the state before the start of communication, and enters a standby state for a new transmission / reception start request.

前述の［実施例１］は、データ送受信の開始要求、即ち、暗号化／復号化制御の回路データ転送の要求（ステップＳ１参照）がマスター通信装置１のマスター装置１１からスレーブ通信装置２のスレーブ装置２１に対して行なわれるようになっているが、スレーブ通信装置２のスレーブ装置２１からマスター通信装置１に対して行なうようにしても良く、マスター通信装置１とスレーブ通信装置２のいずれからもデータ送受信の開始要求を出しても良いことは勿論である。   In the above-described first embodiment, a request for starting data transmission / reception, that is, a request for circuit data transfer for encryption / decryption control (see step S1) is sent from the master device 11 of the master communication device 1 to the slave of the slave communication device 2. Although it is performed on the device 21, it may be performed on the master communication device 1 from the slave device 21 of the slave communication device 2, either from the master communication device 1 or the slave communication device 2. Of course, a request to start data transmission / reception may be issued.

［実施例１］は、マスター通信装置１の暗号化／復号化制御部１２が、暗号化アルゴリズムを設定する暗号化ブロック１２ａと、復号化アルゴリズムを設定する復号化ブロック１２ｂの２つの回路ブロックで構成されているが、暗号化と復号化の動作を協働して行なう１つの回路ブロックで構成するようにしても良く、同様に、スレーブ通信装置２においても暗号化ブロック２２ａ復号化ブロック２２ｂの２つの回路ブロックを暗号化と復号化の動作を協働して行なう１つの回路ブロックで構成するようにしても良い。   [Embodiment 1] is an example in which the encryption / decryption control unit 12 of the master communication apparatus 1 includes two circuit blocks, an encryption block 12a for setting an encryption algorithm and a decryption block 12b for setting a decryption algorithm. Although it is configured, it may be configured by one circuit block that performs the operation of encryption and decryption in cooperation. Similarly, in the slave communication device 2, the encryption block 22a and the decryption block 22b The two circuit blocks may be configured by one circuit block that performs the encryption and decryption operations in cooperation.

また、［実施例１］は、マスター通信装置１の暗号化／復号化制御部１２が、暗号化アルゴリズムを設定する暗号化ブロック１２ａと、復号化アルゴリズムを設定する復号化ブロック１２ｂの２つの回路ブロックで構成されているが、第１の暗号化ブロック１２ａを、第１の復号化ブロック１２ｂと復号して構成したり、暗号化ブロック２２ａを、復号化ブロック２２ｂと復号して構成してもよい。   In the first embodiment, the encryption / decryption control unit 12 of the master communication apparatus 1 has two circuits, an encryption block 12a for setting an encryption algorithm and a decryption block 12b for setting a decryption algorithm. Although the block is configured, the first encryption block 12a may be configured by decrypting with the first decryption block 12b, or the encryption block 22a may be configured by decrypting with the decryption block 22b. Good.

さらに、マスター通信装置１とスレーブ通信装置２の間で行なわれる送受信は、無線ＬＡＮ等の無線回線を用いる他に公衆回線等の有線回線を用いても良く、１つのマスター通信装置１に対して複数のスレーブ通信装置２が設けられ、それぞれのスレーブ側に対して送受信を行なうように構成しても良い。   Further, transmission / reception performed between the master communication device 1 and the slave communication device 2 may use a wired line such as a public line in addition to using a wireless line such as a wireless LAN. A plurality of slave communication devices 2 may be provided, and transmission / reception may be performed with respect to each slave side.

本発明による暗号処理通信システムの実施例１の構成を表わすブロック回路図である。It is a block circuit diagram showing the structure of Example 1 of the encryption processing communication system by this invention. 図１中に示される暗号化／復号化制御装置の詳細構成を表わすブロック回路図である。It is a block circuit diagram showing the detailed structure of the encryption / decryption control apparatus shown in FIG. 図２中に示されるＦＰＧＡの詳細構成を表わすブロック回路図である。FIG. 3 is a block circuit diagram showing a detailed configuration of the FPGA shown in FIG. 2. 図１乃至図３に示される暗号処理通信システムの詳細動作の前半部分を説明するための動作図である。FIG. 4 is an operation diagram for explaining the first half of the detailed operation of the cryptographic processing communication system shown in FIGS. 1 to 3; 図１乃至図３に示される暗号処理通信システムの詳細動作の後半部分を説明するための動作図である。FIG. 4 is an operation diagram for explaining the latter half of the detailed operation of the cryptographic processing communication system shown in FIGS. 1 to 3;

符号の説明Explanation of symbols

１ マスター通信装置
２ スレーブ通信装置
３ ＣＰＵ
４ メモリ
５ 回路情報メモリ
６ ＦＰＧＡ
６ａ 暗号化エンコード回路
６ｂ 復号化デコード回路
７ 主通信用Ｉ／Ｆ回路
１１ マスター装置
１２ 暗号化／復号化制御部
１２ａ 暗号化ブロック
１２ｂ 復号化ブロック
２１ スレーブ装置
２２ 暗号化／復号化制御部
２２ａ 暗号化ブロック
２２ｂ 復号化ブロック
６１ コンフィグレーション用Ｉ／Ｆ回路
６２ ＣＰＵ用Ｉ／Ｆ回路
６３ レジスタ群
６４ 送信データバッファ
６５ 受信データバッファ
６６ 暗号化エンコード回路
６７ 復号化エンコード回路
６８ ローカル通信用Ｉ／Ｆ回路
1 Master communication device 2 Slave communication device 3 CPU
4 memory 5 circuit information memory 6 FPGA
6a Encryption Encoding Circuit 6b Decoding Decoding Circuit 7 Main Communication I / F Circuit 11 Master Device 12 Encryption / Decryption Control Unit 12a Encryption Block 12b Decryption Block 21 Slave Device 22 Encryption / Decryption Control Unit 22a Encryption Encoding block 22b Decoding block 61 Configuration I / F circuit 62 CPU I / F circuit 63 Register group 64 Transmission data buffer 65 Reception data buffer 66 Encryption encoding circuit 67 Decoding encoding circuit 68 Local communication I / F circuit

Claims (6)

マスター通信装置とスレーブ通信装置の間で、暗号化／復号化アルゴリズムに基づいてデータ送受信を行なう暗号処理通信システムにおいて、
前記マスター通信装置にハードウエアで形成される第１の暗号化ブロック回路と第１の復号化ブロック回路を設け、
前記スレーブ通信装置にハードウエアで形成される第２の暗号化ブロック回路と第２の復号化ブロック回路を設け、
前記マスター通信装置と前記スレーブ通信装置との間のデータ通信の開始に先立ち、前記マスター通信装置の側から前記第１及び第２の暗号化ブロック回路と、前記第１及び第２の復号化ブロック回路とのそれぞれに対して回路情報を出力し、該回路情報に基づく暗号化／復号化アルゴリズムでデータ送受信を実行するように構成することを特徴とする暗号処理通信システム。 In a cryptographic processing communication system that performs data transmission / reception based on an encryption / decryption algorithm between a master communication device and a slave communication device,
The master communication device is provided with a first encryption block circuit and a first decryption block circuit formed by hardware,
A second encryption block circuit and a second decryption block circuit formed by hardware in the slave communication device;
Prior to the start of data communication between the master communication device and the slave communication device, the first and second encryption block circuits and the first and second decryption blocks from the master communication device side. A cryptographic processing communication system configured to output circuit information to each circuit and execute data transmission / reception with an encryption / decryption algorithm based on the circuit information. 前記スレーブ通信装置が複数設けられ、それぞれに前記第２の暗号化ブロック回路と前記第２の復号化ブロック回路を設けることを特徴とする請求項１に記載の暗号処理通信システム。   The cryptographic processing communication system according to claim 1, wherein a plurality of the slave communication devices are provided, and each of the second encryption block circuit and the second decryption block circuit is provided. 前記マスター通信装置とスレーブ通信装置の間で行なわれるデータ送受信は、無線回線を用いて行なうように構成することを特徴とする請求項１に記載の暗号処理通信システム。   2. The cryptographic processing communication system according to claim 1, wherein data transmission / reception performed between the master communication device and the slave communication device is performed using a wireless line. 前記マスター通信装置とスレーブ通信装置の間で行なわれるデータ送受信は、有線回線を用いて行なうように構成することを特徴とする請求項１に記載の暗号処理通信システム。   The cryptographic processing communication system according to claim 1, wherein data transmission / reception performed between the master communication device and the slave communication device is performed using a wired line. 前記第１または第２の暗号化ブロック回路は、ＦＰＧＡ（フィールド・プログラム・ゲートアレイ）で構成することを特徴とする請求項１に記載の暗号処理通信システム。   2. The cryptographic processing communication system according to claim 1, wherein the first or second encryption block circuit is configured by an FPGA (Field Program Gate Array). 前記第１または第２の復号化ブロック回路は、ＦＰＧＡ（フィールド・プログラム・ゲートアレイ）で構成することを特徴とする請求項１に記載の暗号処理通信システム。
2. The cryptographic processing communication system according to claim 1, wherein the first or second decryption block circuit is configured by an FPGA (Field Program Gate Array).
JP2004078119A 2004-03-18 2004-03-18 Cipher processing communication system Pending JP2005269187A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004078119A JP2005269187A (en) 2004-03-18 2004-03-18 Cipher processing communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004078119A JP2005269187A (en) 2004-03-18 2004-03-18 Cipher processing communication system

Publications (1)

Publication Number Publication Date
JP2005269187A true JP2005269187A (en) 2005-09-29

Family

ID=35093262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004078119A Pending JP2005269187A (en) 2004-03-18 2004-03-18 Cipher processing communication system

Country Status (1)

Country Link
JP (1) JP2005269187A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234001A (en) * 2006-01-31 2007-09-13 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2007145220A1 (en) * 2006-06-14 2007-12-21 Panasonic Corporation Device provided with rewritable circuit, updating system, updating method, updating program and integrated circuit
JP2011151541A (en) * 2010-01-20 2011-08-04 Nec Infrontia Corp Security method switching system, security method switching method, and program thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234001A (en) * 2006-01-31 2007-09-13 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2007145220A1 (en) * 2006-06-14 2007-12-21 Panasonic Corporation Device provided with rewritable circuit, updating system, updating method, updating program and integrated circuit
US8074284B2 (en) 2006-06-14 2011-12-06 Panasonic Corporation Device provided with rewritable circuit, updating system, updating method, updating program and integrated circuit
JP2011151541A (en) * 2010-01-20 2011-08-04 Nec Infrontia Corp Security method switching system, security method switching method, and program thereof

Similar Documents

Publication Publication Date Title
CN107231627B (en) Bluetooth network and network distribution method
US9003202B2 (en) Memory control device, semiconductor memory device, memory system, and memory control method
JP5815294B2 (en) Secure field programmable gate array (FPGA) architecture
JP2004015667A (en) Inter ic card encryption communication method, inter ic card encryption communication in electronic ticket distribution system, and ic card
RU2636109C2 (en) Using general key networking device and its configuration
CN107945350A (en) Door lock communication system and method based on safety chip
JP2005210193A (en) Common secret key generating device
JP7397859B2 (en) Protection of data stored in memory of IoT devices in low power mode
JPS63278438A (en) Cryptographic system by secret cryptograph procedure
JP2008154103A (en) Communication relay device
CN115336230A (en) System and method for secure data transmission using air gap system hardware protocol
JP2005269187A (en) Cipher processing communication system
JP5500923B2 (en) Information processing device
WO2024001037A1 (en) Message transmission method and apparatus, electronic device and storage medium
JP4408648B2 (en) Encryption / authentication processing apparatus, data communication apparatus, and encryption / authentication processing method
CN113206815A (en) Method for encryption and decryption, programmable switch and computer program product
US9438429B2 (en) Method for authentication and electronic device for performing the authentication
JP2004343626A (en) On-vehicle communication system, on-vehicle apparatus, and encryption method
WO2022091544A1 (en) Information verification device, electronic control device, and information verification method
JP4953078B2 (en) Wireless LAN terminal and communication method thereof
US20230289424A1 (en) Security Chip-Based Security Authentication Method and System, Security Chip, and Readable Storage Medium
JP2004328359A (en) Packet processor
JP2003198530A (en) Packet communication device and encryption algorithm setting method
JP2004088768A (en) Packet data repeating device and its method
CN110929297A (en) FPGA asynchronous encryption and decryption system and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080125