JP2005262793A - Interface circuit and image forming apparatus - Google Patents
Interface circuit and image forming apparatus Download PDFInfo
- Publication number
- JP2005262793A JP2005262793A JP2004081997A JP2004081997A JP2005262793A JP 2005262793 A JP2005262793 A JP 2005262793A JP 2004081997 A JP2004081997 A JP 2004081997A JP 2004081997 A JP2004081997 A JP 2004081997A JP 2005262793 A JP2005262793 A JP 2005262793A
- Authority
- JP
- Japan
- Prior art keywords
- interface circuit
- setting
- signal
- invalid
- valid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
- Communication Control (AREA)
Abstract
Description
本発明は省電力モードを有する画像形成装置に搭載されるインターフェイス回路およびこのインターフェイス回路を備えた画像形成装置に関する。 The present invention relates to an interface circuit mounted on an image forming apparatus having a power saving mode and an image forming apparatus provided with the interface circuit.
近年、地球環境問題への意識の向上に伴い、複写機に代表される画像形成装置においても、消費電力量の低減が大きな関心事になっている。このため多くの画像形成装置が、例えば印刷要求が一定時間受信されなかったことなどを条件として省電力モードに移行し、ヒータを用いる定着部への電力供給を停止して、ヒータ分の電力低減を図ったり、制御用のCPU及びCPUが利用するメモリへの電源供給を停止させたりしている。 In recent years, with an increase in awareness of global environmental problems, reduction of power consumption has become a major concern in image forming apparatuses represented by copying machines. For this reason, many image forming apparatuses, for example, shift to a power saving mode on the condition that a print request has not been received for a certain period of time, stop power supply to the fixing unit using the heater, and reduce power for the heater. The power supply to the control CPU and the memory used by the CPU is stopped.
特許文献1では、通常動作モードから省電力モードに移行するときに、CPUがプログラムメモリ内の復帰用プログラムを画像メモリ内に格納し、制御回路及びインターフェイス回路を通常動作状態に維持し、少なくともCPUとプログラムメモリとバンドメモリとを省電力状態にしている。また外部からの割り込みにより復帰したCPUは、復帰用プログラムを使用してプログラムメモリとバンドメモリとを通常状態に復帰させている。
In
しかしながら特許文献1では、通常状態に復帰させる時に復帰用プログラムによって所定の処理動作を行うため、通常状態に復帰するまでに時間がかかるという問題がある。例えば、CPUがスリープモードや電源OFFになっていると、動作を開始するまでにブート処理やスリープ復帰処理を行わなければならず、かなりの時間がかかる。
However, in
そこで、省電力モードから通常動作モードへの復帰時間を短縮させるために、CPUの制御を介さずに、ハードウェアで制御する方法も提案されている。例えば、操作部やネットワークを介して復帰要求信号が入力されると、この信号を電源の供給を制御する電源制御部で受信して、画像入力ユニットや画像出力ユニット等のハードウェアへの電源供給を再開させる。また、これらのハードウェアと、CPUを搭載したコントローラ基板との物理的な接続を電源制御部で復帰させる。 Therefore, in order to shorten the return time from the power saving mode to the normal operation mode, a method of controlling by hardware without using the control of the CPU has been proposed. For example, when a return request signal is input via an operation unit or a network, the signal is received by a power control unit that controls power supply, and power is supplied to hardware such as an image input unit or an image output unit. To resume. Also, the physical connection between these hardware and the controller board on which the CPU is mounted is restored by the power supply control unit.
しかしながら、近年、画像形成装置のコントローラ基板と、画像入力ユニット、画像出力ユニットや外部機器とのインターフェイス回路となる入出力用ASICでは、接続端子数の物理的な制限によって、1つの接続端子を仕様の異なる複数の機器で共用している。例えば、画像入力ユニットとIEEE1284で接続したPCとで接続端子を共用する場合がある。共用端子をIEEE1284対応機器との接続に使用した場合には、省電力モード時でも共用端子を有効にしておく必要がある。また、共用端子を画像入力ユニットとの接続に使用した場合には、画像入力ユニットは省電力モード時には電源がOFFになるので、共用端子を無効にする必要がある。 However, in recent years, a controller board of an image forming apparatus and an input / output ASIC serving as an interface circuit between an image input unit, an image output unit, and an external device have a specification of one connection terminal due to physical restrictions on the number of connection terminals. Shared by multiple devices with different For example, the connection terminal may be shared by the image input unit and the PC connected by IEEE 1284. When the shared terminal is used for connection with an IEEE 1284 compatible device, it is necessary to enable the shared terminal even in the power saving mode. In addition, when the shared terminal is used for connection with the image input unit, the image input unit is turned off in the power saving mode, so it is necessary to invalidate the shared terminal.
このように1つの接続端子を接続仕様の異なる複数の機器で共用する場合、画像形成装置が省電力モードへ移行した時の接続仕様や、省電力モードへの移行および省電力モードからの復帰時に接続先との接続を遮断または回復するのに許容された処理時間とによって、接続端子の接続切り替えの方法を変更する必要がある。しかしながら、上述したハードウェアによる制御方法では、単一の切り替えしかできない。 When one connection terminal is shared by a plurality of devices having different connection specifications in this way, the connection specifications when the image forming apparatus shifts to the power saving mode, the transition to the power saving mode, and the return from the power saving mode. It is necessary to change the connection switching method of the connection terminals according to the processing time allowed to block or recover the connection with the connection destination. However, the above-described hardware control method can perform only a single switching.
本発明は上記事情に鑑みてなされたものであり、接続端子の有効と無効との切り替え方法を、接続先に応じて変更することができるインターフェイス回路および画像形成装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide an interface circuit and an image forming apparatus that can change a method for switching connection terminals between valid and invalid according to a connection destination. .
かかる目的を達成するために請求項1記載のインターフェイス回路は、外部とのデータの入出力を制御するインターフェイス回路であって、前記インターフェイス回路が備える接続端子の有効/無効を、プログラムによる設定と外部信号とに基づき設定する接続端子有効/無効設定手段を有することを特徴としている。従って、例えば接続端子に接続される外部機器が高速動作を必要とする場合には、比較的低速なプログラム設定ではなく外部信号によって接続端子の有効/無効を高速に設定することができ、接続端子の使用状況に応じた接続端子の有効/無効を実現することができる。
In order to achieve the above object, an interface circuit according to
前記接続端子有効/無効設定手段は、前記外部信号と前記プログラムによる設定に応じた信号とを論理演算し、その結果に応じて前記インターフェイス回路が備えるデータ入力及び/又は出力用のゲート回路を制御する演算手段を有する構成とすることができる。 The connection terminal valid / invalid setting means logically operates the external signal and a signal according to the setting by the program, and controls a data input and / or output gate circuit included in the interface circuit according to the result It can be set as the structure which has the calculating means to do.
また、前記接続端子有効/無効設定手段は、前記外部信号の有効/無効を設定する回路を有する構成とすることができる。外部信号の設定が必要ない場合には、外部信号の無効を設定することで、プログラムに応じた接続端子の有効/無効を設定することができる。 The connection terminal valid / invalid setting means may include a circuit for setting valid / invalid of the external signal. When the setting of the external signal is not necessary, the validity / invalidity of the connection terminal according to the program can be set by setting the invalidity of the external signal.
更に、前記接続端子有効/無効設定手段は、前記外部信号を有効に設定するのか無効に設定するのかを設定する回路と、該回路の出力信号と前記外部信号とを論理演算し、その結果に応じて前記インターフェイス回路が備えるデータ入力及び/又は出力用のゲート回路を制御する演算手段とを備える設定手段を有することを特徴としている。前記外部信号を有効に設定するのか無効に設定するのかを設定する回路と、該回路の出力信号と前記外部信号とを論理演算し、その結果に応じて前記インターフェイス回路が備えるデータ入力及び/又は出力用のゲート回路を制御する演算手段を有する構成とすることができる。 Further, the connection terminal valid / invalid setting means performs a logical operation on a circuit for setting whether to enable or disable the external signal, and an output signal of the circuit and the external signal. Accordingly, there is provided a setting means including a calculation means for controlling a data input and / or output gate circuit provided in the interface circuit. A circuit for setting whether the external signal is set to be valid or invalid, a logical operation of the output signal of the circuit and the external signal, and data input and / or provided in the interface circuit according to the result An arithmetic means for controlling the output gate circuit can be provided.
また、前記接続端子有効/無効設定手段は、省電力モード移行時又は復帰時の前記外部信号と前記プログラムによる設定に応じた信号とに基づき、前記接続端子の有効/無効を選択的に設定する構成とすることができる。省電力モード移行時又は復帰時に接続端子を高速に設定することが要求されている場合には、比較的低速なプログラムによる設定ではなく、外部信号に応じて接続端子の有効/無効を設定することができる。 The connection terminal valid / invalid setting means selectively sets validity / invalidity of the connection terminal based on the external signal at the time of shifting to power saving mode or at the return and a signal according to the setting by the program. It can be configured. When it is required to set the connection terminal at a high speed when entering or returning from the power saving mode, enable / disable the connection terminal according to the external signal, not the setting by a relatively low-speed program. Can do.
また、前記接続端子有効/無効設定手段は、前記プログラムによる設定に応じた前記信号と前記外部信号とのいずれか一方がアクティブになると、前記接続端子を有効又は無効に設定する構成とすることができる。 Further, the connection terminal valid / invalid setting means may be configured to set the connection terminal to valid or invalid when one of the signal and the external signal according to the setting by the program becomes active. it can.
前記外部信号は、インターフェイス回路に電力を供給する電源回路から供給される信号とすることができる。 The external signal may be a signal supplied from a power supply circuit that supplies power to the interface circuit.
また、前記接続端子有効/無効設定手段は、外部装置の状態の変化を受けて生成される前記外部信号に応じて前記接続端子の有効/無効を設定する構成とすることができる。外部装置とは例えば電源装置であって、省電力モード移行時又は復帰時に電源装置が生成する信号を前記外部信号とすることができる。 The connection terminal valid / invalid setting means may be configured to set valid / invalid of the connection terminal in accordance with the external signal generated in response to a change in the state of the external device. The external device is, for example, a power supply device, and a signal generated by the power supply device at the time of shifting to the power saving mode or returning can be used as the external signal.
本発明はまた、画像処理部と、該画像処理部とのインターフェイスを形成するインターフェイス回路とを備える画像形成装置であって、前記インターフェイス回路は請求項1から8のいずれか一項記載のインターフェイス回路であることを特徴とする画像形成装置である。この画像形成装置は前記プログラムによる設定を行うコントローラを備える構成とすることができる。また、前記画像形成装置は前記プログラムによる設定、及び前記外部信号の有効/無効を設定する回路に当該設定を指示する信号を出力するコントローラを備える構成とすることができる。
The present invention also provides an image forming apparatus comprising an image processing unit and an interface circuit that forms an interface with the image processing unit, wherein the interface circuit is any one of
本発明によれば、インターフェイス回路が備える接続端子の有効/無効を、プログラムのみならず外部信号を用いても設定することができ、接続端子の使用状況に応じた接続端子の有効/無効を実現することができるインターフェイス回路および画像形成装置を提供することができる。 According to the present invention, the validity / invalidity of the connection terminal included in the interface circuit can be set using not only a program but also an external signal, and the validity / invalidity of the connection terminal according to the use status of the connection terminal is realized. An interface circuit and an image forming apparatus can be provided.
次に、添付図面を参照しながら本発明の最良の実施例を説明する。 Next, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
まず、図1を参照しながら本実施例の構成を説明する。図1に示すように本実施例は、画像形成装置を制御するコントローラ基板1と、電源を供給する電源ユニット10と、電源ユニット10から電源の供給を受けて動作する画像出力ユニット21や画像入力ユニット22とを有している。また、この画像形成装置には、PC等の外部機器群23やネットワークが接続されている。
First, the configuration of the present embodiment will be described with reference to FIG. As shown in FIG. 1, this embodiment includes a
コントローラ基板1上には、画像形成装置の動作を制御するCPU2と、制御プログラムを格納したプログラムROM3と、画像データを一時的に格納したりCPU2のワークエリアとして使用されるシステムRAM4と、CPU2とI/Oバス7との間のデータ転送の中継や、メモリバス6のコントロール機能を備えたバスブリッジ回路5と、I/Oバス7に接続され、画像出力ユニット21、画像入力ユニット22、外部機器群23やネットワーク接続のインターフェイスを実現する入出力用ASIC(Application Specific Integrated Circuit)(インターフェイス回路)8とが形成されている。
On the
CPU2は、機器と接続すると、初期設定時にこの機器の省電力モード時の接続設定の情報を取得する。CPU2は、取得した接続設定情報により、この機器と接続した接続端子の設定を変更する。具体的には、接続機器の省電力モード時の接続仕様と、電力モードへの移行および省電力モードからの復帰時に接続機器との接続を遮断または回復するのに許容された処理時間とによって、接続端子の設定を変更する。またCPU2は、例えば復帰プログラムなどを実行し、後述する入出力用ASIC(インターフェイス回路)8内の内部レジスタ(設定手段)81を介してハードウェアに対して割り込み信号を入力する。
When the
電源ユニット10は、電源の供給を制御する電源制御部11を有する。この電源制御部11は、入出力用ASIC8と、画像出力ユニット21、画像入力ユニット22や外部機器群23とを接続する接続端子の有効と無効とを制御することが可能な端子遮断信号を生成して、入出力用ASIC8に出力する。また電源制御部11は、画像形成装置が省電力モードに移行すると、画像出力ユニット21や画像入力ユニット22への電源供給を端子遮断信号によって遮断する。また、画像形成装置の図示しない操作部から通常モードへの復帰要求信号や、ネットワークを介して接続先の機器から復帰要求信号を入力すると、電源制御部11はこの信号をトリガとして画像出力ユニット21や画像入力ユニット22への電源の供給を再開する。
The
次に、入出力用ASIC(インターフェイス回路)8の構成と、この入出力用ASIC(インターフェイス回路)8の備える接続端子について図2及び図3を参照しながら説明する。入出力用ASIC(インターフェイス回路)8は、画像出力ユニット21、画像入力ユニット22、外部機器23等の機器とコントローラ基板1とを接続するための複数の接続端子と、これら接続端子の接続状態を制御する内部レジスタ(設定手段)81とを有している。
Next, the configuration of the input / output ASIC (interface circuit) 8 and the connection terminals included in the input / output ASIC (interface circuit) 8 will be described with reference to FIGS. The input / output ASIC (interface circuit) 8 includes a plurality of connection terminals for connecting devices such as the
入出力用ASIC(インターフェイス回路)8は、ビデオインターフェイス端子82、UART(Universal Asynchronous Receiver/Transmitter)端子83、イーサネット(R)と接続するイーサネット(R)用端子84、IEEE1284対応の機器(例えばPC)と画像入力ユニット22とで共用する共用端子85、画像出力ユニット21が専用で使用する画像出力ユニット専用端子86などを備えている。
The input / output ASIC (interface circuit) 8 includes a
図2に示す接続例では、ビデオインターフェイス端子82とUART端子83とは画像出力ユニット21との接続に使用される。図3に示すように画像出力ユニット専用端子86とビデオインターフェイス端子82とを用いて画像出力ユニット21と接続する構成もある。ビデオインターフェイス端子82は、コントローラ基板1によって画像処理された画像信号を画像出力ユニット21側に出力する端子である。またUART端子83と画像出力ユニット専用端子86は、コントローラ基板1と画像出力ユニット21との間で制御信号を送受信する端子である。なお、UART端子83は汎用的に使用される端子であり、例えば、ソフトウェアのダウンロードやデバッグシリアルによって内部状態を表示する時にも使用される。
In the connection example shown in FIG. 2, the
イーサネット(R)と接続したイーサネット(R)用端子84は、省電力モード時にも接続を維持し、ネットワークからの割り込み信号を入力する。省電力モード時に割り込み信号を入力すると、この信号は電源制御部11にも出力される。電源制御部11は、割り込み信号を入力すると、省電力モードにある機器への電源の供給を再開させる。また、この省電力モードにある機器とコントローラ基板1とを接続する接続端子を信号入出力可能な有効な状態に復帰させる。
The Ethernet (R) terminal 84 connected to the Ethernet (R) maintains the connection even in the power saving mode, and inputs an interrupt signal from the network. When an interrupt signal is input in the power saving mode, this signal is also output to the power
共用端子85も図2に示すIEEE1284対応の機器(例えばPC)と接続した場合には、省電力モード時でも接続を維持する。また画像入力ユニット22と共用端子85とを接続した場合には、画像入力ユニット22は省電力モード時の電源の供給を遮断する機器なので、省電力モード時には、この共用端子85が信号入出力できない無効な状態にする。
When the shared terminal 85 is connected to an IEEE 1284 compatible device (for example, a PC) shown in FIG. 2, the connection is maintained even in the power saving mode. Further, when the
次に、電源制御部11から供給される端子遮断信号について説明する。この端子遮断信号は、入出力用ASIC(インターフェイス回路)8に用意された各接続端子への信号入出力を遮断する信号である。この端子遮断信号をハイレベルに遷移させることで、接続機器の電源をOFFに設定し、接続端子が信号の入出力をできない無効状態にする。入出力用ASIC(インターフェイス回路)8に用意された全ての接続端子は、接続端子の有効と無効とを内部レジスタ(設定手段)81により設定できるようになっている。
Next, the terminal cutoff signal supplied from the power
図4を参照しながら接続端子の有効と無効とを設定する接続端子有効/無効設定部(接続端子有効/無効設定手段)100の構成について説明する。すなわち内部レジスタ(設定手段)81の構成と、内部レジスタ(設定手段)81による接続端子の有効/無効の制御について説明する。図4に示すように接続端子の出力バッファ95には、イネーブル信号が入力される。このイネーブル信号によって、出力バッファ95が信号入出力できない無効状態(ハイインピーダンス)と信号入出力可能な有効状態とを制御する。このイネーブル信号の論理を、図4に示す内部レジスタ(設定手段)81と、端子遮断信号と、第1NANDゲート93と、第2NANDゲート94とによって生成する。
A configuration of a connection terminal valid / invalid setting unit (connection terminal valid / invalid setting means) 100 that sets validity and invalidity of a connection terminal will be described with reference to FIG. That is, the configuration of the internal register (setting unit) 81 and the control of validity / invalidity of the connection terminal by the internal register (setting unit) 81 will be described. As shown in FIG. 4, the enable signal is input to the
内部レジスタ(設定手段)81内には、図4に示すように有効/無効設定レジスタ(第1の切り替え手段)91とソフトウェア設定レジスタ(第2の切り替え手段)92とが設けられている。有効/無効設定レジスタ(第1の切り替え手段)91は、端子遮断信号を有効にするのか、無効にするのかを設定する設定値を保存したレジスタである。接続端子により機器と接続すると、初期設定時にこの機器の省電力モード時の接続設定の情報が入力される。CPU2は、入力した接続設定情報により、この機器と接続した接続端子の設定を書き換える。すなわち、省電力モードから通常モードへ移行する時に、高速性が要求される機器やCPU2の制御とは独立して動作する必要がある機器の場合には、端子遮断信号が有効になるように設定する。CPUの制御を介さずに電源制御部11からの端子遮断信号によって復帰動作が行われるため、高速に通常動作モードに復帰することができる。また、省電力モード時でも常に接続しておく機器や端子遮断信号に同期させることができない機器の場合には、プログラム制御による接続処理を行うために端子遮断信号を無効に設定する。
In the internal register (setting means) 81, as shown in FIG. 4, a valid / invalid setting register (first switching means) 91 and a software setting register (second switching means) 92 are provided. The valid / invalid setting register (first switching means) 91 is a register that stores a setting value for setting whether to enable or disable the terminal cutoff signal. When connected to a device via the connection terminal, connection setting information for the power saving mode of this device is input during initial setting. The
ソフトウェア設定レジスタ(第2の切り替え手段)92は、CPU2からの割り込み信号により設定された接続端子の有効/無効を制御する。CPU2は省電力モードから復帰して復帰プログラムを実行すると、割り込み信号をソフトウェア設定レジスタ(第2の切り替え手段)92に出力する。ソフトウェア設定レジスタ(第2の切り替え手段)92は、CPU2からの割り込み信号により接続端子を信号入出力可能な有効状態に切り替える。
The software setting register (second switching means) 92 controls the validity / invalidity of the connection terminal set by the interrupt signal from the
また図4に示すように各出力バッファと内部レジスタ(設定手段)81との間には、端子遮断信号と有効/無効設定レジスタ(第1の切り替え手段)91の出力を入力する第1NANDゲート93と、第1NANDゲートの出力とソフトウェア設定レジスタ(第2の切り替え手段)92の出力とを入力する第2NANDゲート94とが設けられている。第2NANDゲート94の出力がイネーブル信号として出力バッファ95に出力される。
Further, as shown in FIG. 4, between each output buffer and the internal register (setting means) 81, a first NAND gate 93 for inputting the terminal cutoff signal and the output of the valid / invalid setting register (first switching means) 91 is input. And a
有効/無効設定レジスタ(第1の切り替え手段)91の出力をハイレベルにして端子遮断信号を有効に設定し、ソフトウェア設定レジスタ(第2の切り替え手段)92の出力をハイレベルにしてプログラム設定を無効に設定すると、出力バッファ95には、端子遮断信号の状態がそのまま入力されることになる。従って、出力バッファ95が信号入出力可能な有効状態と信号の入出力をできない無効状態(ハイインピーダンス)とを、端子遮断信号の論理で制御することができる。また、有効/無効設定レジスタ(第1の切り替え手段)91の出力をローレベルにして端子遮断信号を無効に設定すると、ソフトウェア設定レジスタ(第2の切り替え手段)92の出力によって出力バッファ95が信号の入出力をできない無効状態(ハイインピーダンス)と可能な有効状態とを制御することができる。
The output of the valid / invalid setting register (first switching means) 91 is set to high level to set the terminal cutoff signal to valid, and the output of the software setting register (second switching means) 92 is set to high level to set the program. When set to invalid, the state of the terminal cutoff signal is input to the
上記構成を備えた本実施例は、接続した機器の省電力モード時の動作状態と、通常動作モードへの復帰にかかる許容時間によって、この機器とコントローラ基板1とを接続する接続端子の接続制御を変更する。すなわち、省電力モードへの移行処理と、省電力モードからの復帰処理を短時間で行わなければならない機器や、省電力モードからの復帰処理にCPU2による制御とは独立して動作する必要のある機器に対しては、電源制御部11からの端子遮断信号により省電力への移行と省電力モードからの復帰とを行う。具体的には、有効/無効設定レジスタ(第1の切り替え手段)91がCPU2の設定により端子遮断信号を有効にするのか、無効にするのかを接続端子ごとに設定する。端子遮断信号を有効に設定すると、図4に示す接続端子の接続を制御するイネーブル信号が端子遮断信号によって制御できるようになる。従って、省電力モードからの復帰時には端子遮断信号によって短時間で接続端子を信号入出力可能な有効状態に設定することができる。
In the present embodiment having the above-described configuration, the connection control of the connection terminal for connecting the device and the
また、省電力モード時には常に電源OFFで動作しない機器や、省電力モードからの復帰に処理時間がかかってもかまわない機器に対しては、CPU2の復帰プログラム実行によって省電力モードへの移行と省電力モードからの復帰とを行う。この場合、有効/無効設定レジスタ(第1の切り替え手段)91が端子遮断信号を無効に設定するので、該当する接続端子の接続状態はソフトウェア設定レジスタ(第2の切り替え手段)92の設定によって決められる。ソフトウェア設定レジスタ(第2の切り替え手段)92は、CPU2の復帰プログラム実行によってCPU2から割り込み信号を入力すると、端子遮断信号を無効に設定された接続端子の接続状態を切り替える。
For devices that do not always operate with the power turned off in the power saving mode, or devices that may take a long time to recover from the power saving mode, the
従って、1つの接続端子を仕様の異なる複数の機器で共用する場合であっても、接続した機器の省電力モード時の動作状態に応じて接続端子の接続制御を切り替えることが可能となる。 Therefore, even when one connection terminal is shared by a plurality of devices having different specifications, connection control of the connection terminal can be switched according to the operating state of the connected device in the power saving mode.
図2及び図3に示す接続端子の接続例を例に挙げて説明する。例えば共用端子85は、図2に示すようにIEEE1284対応の機器(例えばPC)との接続に使用した場合、省電力モード時でもコントローラ基板1との接続を維持する。イーサネット(R)用端子84も同様である。このような場合には電源制御部11から供給される端子遮断信号は、無効となるように有効/無効設定レジスタ(第1の切り替え手段)91により設定される。また、共用端子85を図3に示すような画像入力ユニット22との接続に使用した場合、画像入力ユニット22は省電力モード時には接続を絶ち、画像入力ユニット22への電源の供給を停止する。このため、共有端子85の遮断(ハイインピーダンス:無効)状態と信号入出力可能な有効状態との切り替えは、端子遮断信号により行う。端子遮断信号を用いて共有端子85の遮断(ハイインピーダンス:無効)状態と信号入出力可能な有効状態との切り替えを行うことで、省電力モードから通常モードへの移行時に、高速に状態を切り替えることができる。
A connection example of the connection terminals shown in FIGS. 2 and 3 will be described as an example. For example, when the shared terminal 85 is used for connection with an IEEE1284-compatible device (for example, a PC) as shown in FIG. 2, the connection with the
また、図2に示す接続例では、ビデオインターフェイス端子82とUART端子83は画像出力ユニット21との接続に使用している。画像出力ユニット21は、省電力モード時には電源OFFされるため、これらの接続端子も接続しない状態にする必要がある。接続端子の接続遮断処理は、CPU2の制御によるソフトウェア設定レジスタ(第2の切り替え手段)92の設定でも可能であるが、時間のかかるプログラム処理なので画像出力ユニット21を破損する恐れがある。このため即座に接続を遮断することができる端子遮断信号を有効に設定しておく。また省電力モードから復帰する時にも高速性が要求される。これは画像出力ユニット21は電源が供給されるとすぐに立ち上げ動作に入るが、その時にはUART端子83で通信を行いながら立ち上げ動作を行う。このためUART端子83も信号入出力できない状態を早急に解除する必要がある。CPU2の制御によるソフトウェア設定レジスタ(第2の切り替え手段)92の復帰処理では、CPU2が電源OFF、あるいはスリープモードに入っていると動き出すまでにブート処理やスリープ復帰処理を行わなければならず、復帰までに時間がかかってしまう。
In the connection example shown in FIG. 2, the
また、図3に示す接続例では、画像出力ユニット21の専用端子86を設けて、UART端子83は汎用的に他の用途に使用されている。この場合、UART端子83は、省電力モード時でも外部との接続を維持するので、端子遮断信号を無効に設定し、CPU2制御によるソフトウェア設定レジスタ(第2の切り替え手段)92の設定で接続状態を制御する。
In the connection example shown in FIG. 3, the dedicated terminal 86 of the
なお、上述した実施例は本発明の好適な実施例である。但しこれに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。 The above-described embodiment is a preferred embodiment of the present invention. However, the present invention is not limited to this, and various modifications can be made without departing from the scope of the present invention.
1 コントローラ基板 2 CPU
3 プログラムROM 4 システムRAM
5 バスブリッジ回路 6 メモリバス
7 I/Oバス 8 入出力用ASIC
10 電源ユニット 11 電源制御部
21 画像出力ユニット 22 画像入力ユニット
23 外部機器群 81 内部レジスタ
82 ビデオインターフェイス端子 83 UART端子
84 イーサネット(R)用端子 85 共用端子
86 画像出力ユニット専用端子 91 有効/無効設定レジスタ
92 ソフトウェア設定レジスタ 93 第1NANDゲート
94 第2NANDゲート 95 出力バッファ
100 接続端子有効/無効設定部
1
3 Program ROM 4 System RAM
5 Bus Bridge Circuit 6 Memory Bus 7 I /
DESCRIPTION OF
Claims (11)
前記インターフェイス回路が備える接続端子の有効/無効を、プログラムによる設定と外部信号とに基づき設定する接続端子有効/無効設定手段を有することを特徴とするインターフェイス回路。 An interface circuit that controls input / output of data to / from the outside,
An interface circuit comprising connection terminal valid / invalid setting means for setting validity / invalidity of a connection terminal included in the interface circuit based on a setting by a program and an external signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004081997A JP4479295B2 (en) | 2004-03-22 | 2004-03-22 | Interface circuit and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004081997A JP4479295B2 (en) | 2004-03-22 | 2004-03-22 | Interface circuit and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005262793A true JP2005262793A (en) | 2005-09-29 |
JP4479295B2 JP4479295B2 (en) | 2010-06-09 |
Family
ID=35087824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004081997A Expired - Fee Related JP4479295B2 (en) | 2004-03-22 | 2004-03-22 | Interface circuit and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4479295B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013146867A (en) * | 2012-01-17 | 2013-08-01 | Fuji Xerox Co Ltd | Image processing apparatus, device, image processing system, image processing program, and device program |
-
2004
- 2004-03-22 JP JP2004081997A patent/JP4479295B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013146867A (en) * | 2012-01-17 | 2013-08-01 | Fuji Xerox Co Ltd | Image processing apparatus, device, image processing system, image processing program, and device program |
Also Published As
Publication number | Publication date |
---|---|
JP4479295B2 (en) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060023633A1 (en) | Method and apparatus for managing power consumption relating to a differential serial communication link | |
JP5397739B2 (en) | Image processing apparatus, image processing method, and image processing program | |
US20050204189A1 (en) | Network apparatus, method for controlling the same, and program for the same | |
CN110785327B (en) | Vehicle control device | |
JP4711410B2 (en) | Semiconductor integrated circuit | |
JP2002244833A (en) | System, device and method for controlling printer | |
JP2005086692A (en) | Gateway apparatus | |
JP3342507B2 (en) | LAN control method | |
JP4479295B2 (en) | Interface circuit and image forming apparatus | |
JP2008283492A (en) | Gateway device, and on-vehicle communication system | |
KR100790747B1 (en) | Plc system and method of controlling communication thereof | |
JP7271973B2 (en) | VEHICLE CONTROL DEVICE AND OPERATING CLOCK SWITCHING METHOD | |
US10460772B2 (en) | Semiconductor device | |
JP2016111447A (en) | Function control device, information processing device, image processing device, and communication establishing method | |
JP6906369B2 (en) | Computer systems, their control methods, and programs | |
JP2005266314A (en) | Multifunction machine and control method therefor | |
JP5353273B2 (en) | Processor peripheral circuit | |
JP2003005871A (en) | Method and device for backing up data of data processor | |
JP2658853B2 (en) | Communication control device | |
JP7215262B2 (en) | Information processing device and program | |
JP3310482B2 (en) | Microcomputer | |
JP2004362282A (en) | Network equipment and network system | |
JP2005297669A (en) | Control device for vehicle | |
JP2003122600A (en) | Watch dog timer device | |
JP2003285504A (en) | Imaging apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4479295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |