JP2005254888A - Device and method for failure diagnosis of power steering device - Google Patents

Device and method for failure diagnosis of power steering device Download PDF

Info

Publication number
JP2005254888A
JP2005254888A JP2004066490A JP2004066490A JP2005254888A JP 2005254888 A JP2005254888 A JP 2005254888A JP 2004066490 A JP2004066490 A JP 2004066490A JP 2004066490 A JP2004066490 A JP 2004066490A JP 2005254888 A JP2005254888 A JP 2005254888A
Authority
JP
Japan
Prior art keywords
failure
time
power steering
abnormality
time stamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004066490A
Other languages
Japanese (ja)
Inventor
Nobuhiro Kubo
信広 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSK Ltd
NSK Steering Systems Co Ltd
Original Assignee
NSK Ltd
NSK Steering Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NSK Ltd, NSK Steering Systems Co Ltd filed Critical NSK Ltd
Priority to JP2004066490A priority Critical patent/JP2005254888A/en
Publication of JP2005254888A publication Critical patent/JP2005254888A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To effectively utilize a memory in a failure diagnosis device of an electric power steering device, and to easily change the design thereof. <P>SOLUTION: A failure diagnosis unit 140 monitors the torque signal, the power supply voltage, or the like, starts the clocking when an abnormality is detected, and determines whether or not the predetermined failure detection time and failure determination time are elapsed. If the failure detection time and failure determination time are elapsed, each time stamp is recorded in a storage unit 160. The failure diagnosis unit 140 diagnoses a failure of an EPS based on these time stamps. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、タイムスタンプを用いてパワーステアリング装置の事象を記憶することにより故障の診断を行う、パワーステアリング装置の故障診断装置、方法、およびプログラムに関する。   The present invention relates to a failure diagnosis device, a method, and a program for a power steering device that diagnoses a failure by storing an event of the power steering device using a time stamp.

自動車用の補助操舵装置として、電動モータのトルクを用いた電動パワーステアリング装置(EPS)が利用されている。この電動パワーステアリング装置は、ドライバによるハンドルの操作および車の動きを検出するトルクセンサと、トルクセンサからの検出信号に基づき補助操舵力を演算する電動パワーステアリング制御ユニット(ECU)と、ECUからの出力信号に基づき回転トルクを発生する電動モータと、回転トルクをステアリング機構に伝える減速ギア等を備えて構成されている。   As an auxiliary steering device for automobiles, an electric power steering device (EPS) using the torque of an electric motor is used. This electric power steering apparatus includes a torque sensor that detects a steering operation and a vehicle movement by a driver, an electric power steering control unit (ECU) that calculates an auxiliary steering force based on a detection signal from the torque sensor, and an ECU An electric motor that generates rotational torque based on the output signal, a reduction gear that transmits the rotational torque to the steering mechanism, and the like are provided.

かかる電動パワーステアリング装置において、トルクセンサ、電源等の異常は生命等に直接の危険を及ぼすことから、故障診断装置がECUに組み込まれている。この故障診断装置は、例えばトルクセンサ、電源等の電圧異常を検出することにより所定の動作または警告を行うものである。トルクセンサの電圧にはノイズが混入することがあるため、電圧異常が所定時間継続した時点において、故障と判断される。すなわち、図に示されたように、トルクセンサの出力電圧が低下してから故障が検出され、さらに所定時間が経過した時点において故障が確定的に判断される。 In such an electric power steering apparatus, an abnormality in the torque sensor, the power source, etc. directly poses a danger to life and the like, and thus a failure diagnosis apparatus is incorporated in the ECU. This failure diagnosis apparatus performs a predetermined operation or warning by detecting a voltage abnormality such as a torque sensor or a power supply. Since noise may be mixed in the voltage of the torque sensor, it is determined as a failure when the voltage abnormality continues for a predetermined time. That is, as shown in FIG. 6 , the failure is detected after the output voltage of the torque sensor is lowered, and the failure is deterministically determined when a predetermined time has passed.

従来の故障診断装置の動作は、例えば図12のフローチャートのように実行されていた。このフローチャートは故障診断プログラムモジュールを表しており、メインルーチンの一部として所定時間(例えば、5msec)ごとに実行されるものである。先ず、トルクセンサから検出された電圧がA/D変換され(ステップS1001)、当該検出電圧が異常値(例えば、接地電位)であるかどうかが判断される(ステップS1002)。正常電圧であると判断された場合(ステップS1002でNO)には、カウンタがクリアされ(ステップS1007)、処理はメインルーチンに戻る。一方、検出電圧が異常値であると判断された場合には(ステップS1002でYES)、カウンタがインクリメントされ、検出結果がメモリに保存される(ステップS1003)。さらに、ステップS1005において、故障が確定的に生じたか否か、すなわち異常電圧が所定時間継続したか否かが判断される。最初に電圧異常が検出された場合には、未だ故障が確定的に生じたとは判断されず、処理はメインルーチンに戻る。   The operation of the conventional failure diagnosis apparatus has been executed as shown in the flowchart of FIG. 12, for example. This flowchart represents a failure diagnosis program module, and is executed every predetermined time (for example, 5 msec) as a part of the main routine. First, the voltage detected from the torque sensor is A / D converted (step S1001), and it is determined whether or not the detected voltage is an abnormal value (for example, ground potential) (step S1002). If it is determined that the voltage is normal (NO in step S1002), the counter is cleared (step S1007), and the process returns to the main routine. On the other hand, if it is determined that the detected voltage is an abnormal value (YES in step S1002), the counter is incremented and the detection result is stored in the memory (step S1003). Further, in step S1005, it is determined whether or not a failure has definitely occurred, that is, whether or not the abnormal voltage has continued for a predetermined time. When a voltage abnormality is first detected, it is not determined that a failure has occurred deterministically, and the process returns to the main routine.

異常電圧が予め定められた時間(例えば、500msec)継続して検出されたかどうかを判断し(ステップS1004)、異常電圧が所定時間継続して検出された場合には、所定のフェールセーフ処理を実行する(ステップS1005)。   It is determined whether or not the abnormal voltage is continuously detected for a predetermined time (for example, 500 msec) (step S1004), and when the abnormal voltage is continuously detected for a predetermined time, a predetermined fail-safe process is executed. (Step S1005).

最初に、電圧異常が検出された時点においては、ステップS1004〜1005においてフェールセーフ処理は実行されず、処理はメインルーチンに戻る。その後、故障診断処理プログラムモジュールが所定時間毎に実行され、異常電圧が継続して検出された場合には、当該検出結果がメモリに順に記録される(ステップS1004)。さらに、異常電圧が予め定められた時間を越えて検出された場合には、故障であると確定的に判断され、所定のフェールセーフ処理が実行される(ステップS1005)。また、パワーステアリング装置が故障状態から復帰した場合には、診断装置は故障復帰処理を実行する(ステップS1006)。   First, when a voltage abnormality is detected, fail-safe processing is not executed in steps S1004 to S005, and the processing returns to the main routine. Thereafter, the failure diagnosis processing program module is executed every predetermined time, and when the abnormal voltage is continuously detected, the detection results are sequentially recorded in the memory (step S1004). Further, when the abnormal voltage is detected exceeding a predetermined time, it is definitely determined that there is a failure, and a predetermined fail-safe process is executed (step S1005). Further, when the power steering device returns from the failure state, the diagnostic device executes failure return processing (step S1006).

以上のように、従来の診断装置においては、電圧異常が検出された後は、所定時間毎の事象をメモリに記録し続けなければならない。このため、メモリの必要容量が増大し、メモリの利用効率が悪化するという問題が生じていた。   As described above, in the conventional diagnostic apparatus, after a voltage abnormality is detected, an event every predetermined time must be continuously recorded in the memory. For this reason, there has been a problem that the required capacity of the memory is increased and the utilization efficiency of the memory is degraded.

また、故障診断、故障確定の判定に際してカウンタ値に基づき時間を計測していたので、設計変更により検出周期を変更してしまうとカウンタ値も変更せざるを得ず、設計の柔軟性に欠けていた。すなわち、故障確定等の時間は、検出周期によりインクリメントされるカウンタ値により定められるので、検出周期を例えば10msecから20msecに変更すると、カウンタ値の周期も変更せざるを得ない。この結果、故障検出のための時間は、故障検出周期の影響を受けるため、設計変更に多大な労力を必要としていた。さらに、従来の方法によれば、処理の過負荷により検出処理を実行できなかった場合、カウンタ値がずれてしまい、正確な時間計測を行うことができなくなるという問題も生じていた。   In addition, since the time was measured based on the counter value when diagnosing and determining failure, the counter value had to be changed if the detection period was changed due to a design change, and the design flexibility was lacking. It was. That is, since the time for failure confirmation or the like is determined by the counter value incremented by the detection cycle, for example, if the detection cycle is changed from 10 msec to 20 msec, the cycle of the counter value must be changed. As a result, the time for failure detection is affected by the failure detection cycle, and thus a great amount of labor is required for the design change. Furthermore, according to the conventional method, when the detection process cannot be executed due to an overload of the process, there is a problem that the counter value is shifted and accurate time measurement cannot be performed.

なお、一般的な組み込みソフトにおけるタイマ処理方法として、特開2001−337840号公報に記載の方法が考案されている。この方法は、起動要求がなされた複数のタイマの中から最小のカウンタ値を有数タイマを使用するものにすぎず、本願発明のようにEPSの故障の事象をタイムスタンプにより計測するものではない。
また、特開昭61−5294号公報には、マルチプログラミングにおけるディスパッチング方式が開示されているが、タイムスタンプに関する発明は示唆されていない。
特開2001−337840号公報 特開昭61−52494号公報
As a timer processing method in general embedded software, a method described in Japanese Patent Laid-Open No. 2001-337840 has been devised. This method merely uses a timer with a minimum counter value among a plurality of timers requested to be activated, and does not measure an EPS failure event by a time stamp as in the present invention.
Japanese Patent Application Laid-Open No. 61-5294 discloses a dispatching method in multiprogramming, but does not suggest an invention related to a time stamp.
JP 2001-337840 A JP-A 61-52494

本発明は上述の問題に鑑みてなされたものであり、本発明の解決しようとする課題は、EPSの故障検出をタイムスタンプを用いて行うことにより、メモリの有効利用、設計の容易化等の目的を実現することを目的としている。   The present invention has been made in view of the above-mentioned problems, and the problem to be solved by the present invention is that the failure detection of the EPS is performed using the time stamp, thereby making it possible to effectively use the memory and facilitate the design. It aims to realize the purpose.

上述の課題を解決するために、本発明は、パワーステアリング装置の異常を所定周期で検出する検出手段と、タイムスタンプを生成するタイムスタンプ生成手段と、前記異常が検出された時点、および前記異常が所定時間継続した時点のタイムスタンプを記憶する記憶手段と、前記タイムスタンプに基づき前記パワーステアリング装置の故障を判断する判断手段とを備える。   In order to solve the above-described problem, the present invention provides a detection unit that detects an abnormality of a power steering device at a predetermined period, a time stamp generation unit that generates a time stamp, a time point when the abnormality is detected, and the abnormality Comprises a storage means for storing a time stamp at the time when the power steering apparatus has continued for a predetermined time, and a determination means for determining a failure of the power steering device based on the time stamp.

また、本発明は、前記異常が第1の時間経過した場合にパワーステアリング装置の故障を暫定的に判断し、さらに第2の時間経過した場合にパワーステアリング装置の故障を確定的に判断することを特徴とする。
さらに、前記タイムスタンプ生成手段はフリーランタイマから構成される。
また、前記記憶手段は、前記第1の時間が経過した場合にセットされる故障検出フラグと、前記第2の時間が経過した場合にセットされる故障確定フラグとを記憶し、前記判断手段は故障検出フラグおよび故障確定フラグがセットされた場合に故障を確定的に判断する。
Further, the present invention tentatively determines a failure of the power steering device when the abnormality has elapsed for a first time, and deterministically determines a failure of the power steering device when the second time has elapsed. It is characterized by.
Further, the time stamp generating means is composed of a free-run timer.
The storage means stores a failure detection flag that is set when the first time has elapsed and a failure confirmation flag that is set when the second time has elapsed, and the determination means When the failure detection flag and the failure confirmation flag are set, the failure is definitely determined.

以下に、図面を参照しながら本発明の最良の実施の形態を説明する。
図1は、本発明に係る電動パワーステアリング装置の概略図である。この図において、ハンドル9の軸9aの端部はユニバーサルジョイント6a、6bを介してラック&ピニオン6に連結されている。また、ラック&ピニオン6には車輪のタイロッド6cが設けられており、ハンドル9の回転運動はタイロッド6cの軸方向の運動に変換される構造となっている。
The best mode for carrying out the present invention will be described below with reference to the drawings.
FIG. 1 is a schematic view of an electric power steering apparatus according to the present invention. In this figure, the end of the shaft 9a of the handle 9 is connected to the rack and pinion 6 via universal joints 6a and 6b. The rack and pinion 6 is provided with a wheel tie rod 6c so that the rotational movement of the handle 9 is converted into the axial movement of the tie rod 6c.

ハンドル9のシャフト9aにはトルクセンサ4が設けられており、このトルクセンサ4はハンドル9の操舵トルクを電気信号として出力するものである。さらに、シャフト9aには減速ギア8およびモータ3が取り付けられており、モータ3の回転トルクが減速ギア8を介してシャフト9aに伝達される。   A torque sensor 4 is provided on the shaft 9a of the handle 9, and this torque sensor 4 outputs the steering torque of the handle 9 as an electric signal. Further, a reduction gear 8 and a motor 3 are attached to the shaft 9a, and the rotational torque of the motor 3 is transmitted to the shaft 9a via the reduction gear 8.

ECU1は上述のようにトルクセンサ4からの検出信号、車速センサ2からの車速信号に基づき補助操舵トルクを算出し、この算出結果に基づく駆動信号をモータ3に送出するものである。ECU1にはイグニッションキー5aを介して電源5が接続されており、イグニッションキー5aをオンにすることによりECU1に電流が供給される構成となっている。   The ECU 1 calculates the auxiliary steering torque based on the detection signal from the torque sensor 4 and the vehicle speed signal from the vehicle speed sensor 2 as described above, and sends a drive signal based on the calculation result to the motor 3. A power supply 5 is connected to the ECU 1 via an ignition key 5a, and a current is supplied to the ECU 1 by turning on the ignition key 5a.

図2はECU1のハードウェア構成を現すブロック図である。ECU1は、A/Dコンバータ110,I/Oインタフェース111,タイマ112,CPU113,ROM114,RAM115、フラッシュROM116,PWM117,A/Dコンバータ118,モータ駆動回路118、モータ電流検出回路120、バス121により構成されている。   FIG. 2 is a block diagram showing the hardware configuration of the ECU 1. The ECU 1 includes an A / D converter 110, an I / O interface 111, a timer 112, a CPU 113, a ROM 114, a RAM 115, a flash ROM 116, a PWM 117, an A / D converter 118, a motor drive circuit 118, a motor current detection circuit 120, and a bus 121. Has been.

A/Dコンバータ110は、トルクセンサ4から出力された検出信号および電源5の電圧をディジタル信号に変換するものであり、I/Oインタフェース111は車速センサ2からの車速パルスをカウントしディジタル信号に変換するものである。   The A / D converter 110 converts the detection signal output from the torque sensor 4 and the voltage of the power source 5 into a digital signal. The I / O interface 111 counts the vehicle speed pulse from the vehicle speed sensor 2 and converts it into a digital signal. To convert.

タイマ112はタイムスタンプとして用いられる時刻を計時するためのものであり、EPSの故障の事象が検出された際に、当該事象の発生時刻をCPU113に送出するものである。このタイマ112は、図7に示されるように0000h〜FFFFhまで繰り返しカウントアップするフリーランカウンタにより構成されている。カウントアップの周期は任意に定めることができ、例えば1msecに設定した場合には65536msec(約1分)周期のタイムスタンプを生成することができる。また、カウントアップの周期を2msecとした場合には、約2分周期のタイムスタンプを生成することができる。このようにして生成されたタイムスタンプはカウンタ値として記録される。   The timer 112 is for measuring the time used as a time stamp, and when an EPS failure event is detected, the occurrence time of the event is sent to the CPU 113. As shown in FIG. 7, the timer 112 is composed of a free-run counter that repeatedly counts up from 0000h to FFFFh. The count-up cycle can be arbitrarily determined. For example, when it is set to 1 msec, a time stamp having a cycle of 65536 msec (about 1 minute) can be generated. When the count-up cycle is 2 msec, a time stamp having a cycle of about 2 minutes can be generated. The time stamp generated in this way is recorded as a counter value.

ROM114はモータ3の制御プログラムおよびフェールセーフ機能のプログラムを記憶すうためのメモリとして使用され、RAM115は当該プログラムを動作させるためのワークメモリとして使用される。フラッシュROM116は電源遮断後においても記憶内容を保持可能なメモリであり、故障診断結果等が書き込まれる。   The ROM 114 is used as a memory for storing a control program for the motor 3 and a fail safe function program, and the RAM 115 is used as a work memory for operating the program. The flash ROM 116 is a memory that can retain the stored contents even after the power is shut off, and a failure diagnosis result or the like is written therein.

PWMコントローラ117はモータ3のトルクを表す信号をパルス幅変調された信号に変換するためのものである。モータ駆動回路119はインバータ回路により構成され、PWMコントローラ117から出力された信号に基づき駆動電力を発生させるためのものである。モータ電流検出回路120はモータ3において発生した逆起電圧を検出するためのものであり、この逆起電圧はA/Dコンバータ118によってディジタル信号に変換された後にCPU113に送出される構成となっている。   The PWM controller 117 is for converting a signal representing the torque of the motor 3 into a pulse width modulated signal. The motor drive circuit 119 is composed of an inverter circuit, and is for generating drive power based on a signal output from the PWM controller 117. The motor current detection circuit 120 is for detecting a counter electromotive voltage generated in the motor 3, and the counter electromotive voltage is converted into a digital signal by the A / D converter 118 and then sent to the CPU 113. Yes.

図3はECU1の機能ブロック図を表している。この図に示された補助トルク演算部130,状態遷移制御部170、故障診断処理部140、計時部150、記憶部160の各機能はCPU113によって実現されるものである。補助トルク演算部130はトルクセンサ4からのトルク信号および車速センサ2からの車速信号に基づき補助トルクを算出する機能を有している。   FIG. 3 shows a functional block diagram of the ECU 1. The functions of the auxiliary torque calculation unit 130, the state transition control unit 170, the failure diagnosis processing unit 140, the timing unit 150, and the storage unit 160 shown in this figure are realized by the CPU 113. The auxiliary torque calculation unit 130 has a function of calculating auxiliary torque based on the torque signal from the torque sensor 4 and the vehicle speed signal from the vehicle speed sensor 2.

故障診断処理部140は、トルク信号、電源電圧等を監視し、異常が検出された際に故障診断処理、故障復帰処理等を実行するためのものである。電圧異常としては、電圧低下(8V以下)、電圧上昇(16V以上)、瞬断(5msec程度)等が挙げられる。所定の閾値を予め設定することにより、電圧異常の判断が行うことが可能である。   The failure diagnosis processing unit 140 is for monitoring a torque signal, a power supply voltage, and the like, and executing failure diagnosis processing, failure recovery processing, and the like when an abnormality is detected. Examples of the voltage abnormality include voltage drop (8 V or less), voltage increase (16 V or more), instantaneous interruption (about 5 msec), and the like. By setting a predetermined threshold value in advance, it is possible to determine voltage abnormality.

計時部150はカウンタによりタイムスタンプを生成し、故障診断処理部140に与える機能を有しており、記憶部160は故障診断処理部140においてトルク信号等の異常が検出された場合に当該事象をタイムスタンプとともに記憶するためのメモリである。状態遷移制御部170は、故障診断処理部140による診断結果に基づき補助トルクを制御するためのものである。すなわち、状態遷移制御部170は、EPSの故障が診断された場合には、補助トルクの漸減処理等の指示を補助トルク演算部130に与え、故障復帰時においては補助トルクの発生を再度許可する等の指示を補助トルク演算部130に与える。このようにして、EPS故障時におけるフェールセーフが実行される構成となっている。   The timer unit 150 has a function of generating a time stamp by a counter and giving it to the failure diagnosis processing unit 140. The storage unit 160 displays the event when an abnormality such as a torque signal is detected in the failure diagnosis processing unit 140. A memory for storing together with a time stamp. The state transition control unit 170 is for controlling the auxiliary torque based on the diagnosis result by the failure diagnosis processing unit 140. That is, when the EPS failure is diagnosed, the state transition control unit 170 gives an instruction such as a gradual reduction process of the auxiliary torque to the auxiliary torque calculation unit 130, and again permits the generation of the auxiliary torque when the failure is recovered. And the like are given to the auxiliary torque calculator 130. In this way, the fail safe at the time of EPS failure is executed.

図4はECU1の補助トルク演算部130の機能ブロック図である。この補助速度演算部130は、いわゆるPID制御に基づく伝達関数を表している。トルクセンサ4によって検出された操舵トルクTは位相補償器131に入力されている。位相補償器131は操舵トルクTの位相のずれを補償することにより制御を安定に行うためのものもである。操舵補助指令値演算器132は位相補償された操舵トルクTAおよび車速センサ2からの車速Vに基づいてモータ3に供給するための電流の制御目標値である操舵補助指令値Iを決定する。   FIG. 4 is a functional block diagram of the auxiliary torque calculator 130 of the ECU 1. The auxiliary speed calculation unit 130 represents a transfer function based on so-called PID control. The steering torque T detected by the torque sensor 4 is input to the phase compensator 131. The phase compensator 131 is also for performing control stably by compensating for the phase shift of the steering torque T. The steering assist command value calculator 132 determines a steering assist command value I that is a control target value of a current to be supplied to the motor 3 based on the phase compensated steering torque TA and the vehicle speed V from the vehicle speed sensor 2.

操舵補助指令値Iは減算器108に入力されるとともに、微分補償器133に入力される。微分補償器133は制御の応答速度を改善するために設けられている。減算器138の偏差(I−i)は比例演算器104に入力され、偏差(I−i)と所定の比例係数との乗算値が比例演算器134から出力される。さらに、偏差(I−i)は積分演算器105に入力され、偏差(I−i)の時間軸で積分値が算出される。   The steering assist command value I is input to the subtractor 108 and to the differential compensator 133. The differential compensator 133 is provided to improve the response speed of the control. The deviation (Ii) of the subtractor 138 is input to the proportional calculator 104, and a product of the deviation (Ii) and a predetermined proportional coefficient is output from the proportional calculator 134. Further, the deviation (I-i) is input to the integration calculator 105, and an integral value is calculated on the time axis of the deviation (I-i).

加算器139は微分補償器133,比例演算器134、積分演算器135からの各算出値の加算を行うことにより電流制御値Eを出力する。モータ駆動回路136は電流制御値Eに基づく駆動電流をモータ7に印加することにより、モータ3は所定のトルクを発生する。モータ電流検出回路137はモータ電流値iを検出し、減算器138にフィードバックするためのものである。このようにして、モータ電流値iが電流制御値Eと一致するような制御が行われる。   The adder 139 outputs the current control value E by adding the calculated values from the differential compensator 133, the proportional calculator 134, and the integral calculator 135. The motor drive circuit 136 applies a drive current based on the current control value E to the motor 7 so that the motor 3 generates a predetermined torque. The motor current detection circuit 137 detects the motor current value i and feeds it back to the subtracter 138. In this way, control is performed such that the motor current value i matches the current control value E.

ECU1には、上述の伝達関数の他、ハンドル戻り補償、モータ最大電流制御、自己診断機能、通信機能等を有している。例えば、ハンドル戻り補償は、ハンドル9を中立位置に復元させるための制御を行うものである。一般に、電動パワーステアリング装置においては、減速ギア8等の影響によりセルフアライニングトルクが弱くなり易く、このためにハンドルが中立位置に戻り難くなってしまう。そこで、セルフアライニングトルクの作用によってモータ3が回転させられる際のモータの端子間電圧およびモータ電流を検出することによりモータ角速度を検出し、ハンドルを中立位置に復元させるための補償電流値を算出している。   In addition to the transfer function described above, the ECU 1 has handle return compensation, motor maximum current control, a self-diagnosis function, a communication function, and the like. For example, the steering wheel return compensation performs control for restoring the steering wheel 9 to the neutral position. In general, in the electric power steering apparatus, the self-aligning torque is likely to be weak due to the influence of the reduction gear 8 and the like, and thus the handle is difficult to return to the neutral position. Therefore, the motor angular velocity is detected by detecting the voltage between the motor terminals and the motor current when the motor 3 is rotated by the action of the self-aligning torque, and the compensation current value for restoring the handle to the neutral position is calculated. doing.

図5は、本実施形態に係る故障フラグおよび故障管理データの構成を説明するための図である。これらのフラグおよびデータはRAM115若しくはフラッシュROM116からなる記憶部160に書き込まれるものである。   FIG. 5 is a diagram for explaining a configuration of a failure flag and failure management data according to the present embodiment. These flags and data are written in the storage unit 160 including the RAM 115 or the flash ROM 116.

故障フラグは、判定補助フラグ、故障検出フラグ、故障確定フラグ、故障記録フラグ、故障マスクフラグ、初期診断フラグ等を備えている。判定補助フラグは、前回の判定結果を表しており、故障検出、確定を判定するために補助的に用いられるフラグである。故障検出フラグは、故障が検出されたことを表すフラグである。故障の検出はトルク信号、電源電圧等が閾値の範囲外となってから所定時間が経過した際に判断されるものである。このように、電圧異常が所定時間経過した場合に、故障状態であると判断することにより、ノイズによる誤検出を防ぐことが可能となる。故障確定フラグは故障検出されてから更に所定時間が経過した場合にセットされるフラグである。故障確定と判断された場合には、故障診断処理部140によって故障時のフェールセーフ処理が実行される。   The failure flag includes a determination assistance flag, a failure detection flag, a failure confirmation flag, a failure record flag, a failure mask flag, an initial diagnosis flag, and the like. The determination auxiliary flag represents the previous determination result, and is an auxiliary flag used for determining failure detection and determination. The failure detection flag is a flag indicating that a failure has been detected. The failure detection is judged when a predetermined time has elapsed after the torque signal, the power supply voltage, etc. are out of the threshold range. In this way, it is possible to prevent erroneous detection due to noise by determining that a failure occurs when a voltage abnormality has passed for a predetermined time. The failure confirmation flag is a flag that is set when a predetermined time has elapsed since the failure was detected. When it is determined that the failure has been confirmed, the failure diagnosis processing unit 140 executes fail-safe processing at the time of failure.

故障記録フラグは、確定した故障を記録するためのフラグである。この故障記録フラグはECU1の電源オフの後も保持され、故障記録フラグを消去するためには手動でオールクリア機能を実行する必要がある。故障マスクフラグは故障を無効にするためのフラグである。すなわち、何らかの理由により故障の検出、確定、記録等の処理を実行する必要がない場合には、この故障マスクフラグをセットすれば良い。初期診断フラグは初期診断が完了したことを表すフラグである。初期診断項目については初期処理でセットされ、各々の初期診断が終了すると初期診断フラグがリセットされる。   The failure record flag is a flag for recording a confirmed failure. This failure record flag is retained even after the ECU 1 is powered off, and it is necessary to manually execute the all clear function in order to erase the failure record flag. The failure mask flag is a flag for invalidating the failure. That is, when there is no need to execute processing such as detection, determination, and recording of a failure for some reason, this failure mask flag may be set. The initial diagnosis flag is a flag indicating that the initial diagnosis is completed. The initial diagnosis items are set in the initial process, and the initial diagnosis flag is reset when each initial diagnosis is completed.

計測開始時刻は異常電圧を検出した時点におけるタイムスタンプを表している。計測開始時刻のタイムスタンプを基準として、故障検出および故障確定の判断がなされることになる。タイムスタンプへのアドレスは、計測開始時の時刻を格納するRAM115上の領域を示している。CPU113はこのアドレスを参照することにより計測開始時刻を取得することが可能となる。故障検出時間は故障を検出するまでの時間(msec)を表している。例えば、故障検出時間を50msecと設定した場合には、トルクセンサ信号の異常が検出されてから50msec経過した後に故障が検出されたと判断されることになる。故障確定時間は故障が検出されてから故障の確定を判断するまでの時間を表している。例えば、この故障確定時間を500msecとした場合には、故障検出されてから500msec経過語に故障が確定的に判断される。故障復帰時間は、EPSが正常動作を再開してから故障復帰と判断するまでの時間を表している。故障フラグインデックスは上述の各種フラグを指し示すための名称であり、故障フラグポジションは各種フラグのビット位置を表している。CPU113は故障フラグインデックスおよび故障フラグポジションを参照することにより、EPSの状態を判断することが可能となる。
続いて、図8〜図11のフローチャートを参照しながら本実施形態に係る故障診断装置の動作を説明する。
The measurement start time represents a time stamp when an abnormal voltage is detected. Based on the time stamp of the measurement start time, determination of failure detection and failure determination is made. The address to the time stamp indicates an area on the RAM 115 in which the time at the start of measurement is stored. The CPU 113 can acquire the measurement start time by referring to this address. The failure detection time represents the time (msec) until a failure is detected. For example, when the failure detection time is set to 50 msec, it is determined that a failure has been detected after 50 msec has elapsed since the abnormality of the torque sensor signal was detected. The failure confirmation time represents the time from when a failure is detected until the failure is determined. For example, when the failure confirmation time is set to 500 msec, the failure is definitely determined based on the passage of 500 msec after the failure is detected. The failure recovery time represents the time from when the EPS resumes normal operation until it is determined that the failure is recovered. The failure flag index is a name for indicating the various flags described above, and the failure flag position represents the bit position of the various flags. The CPU 113 can determine the state of the EPS by referring to the failure flag index and the failure flag position.
Subsequently, the operation of the failure diagnosis apparatus according to the present embodiment will be described with reference to the flowcharts of FIGS.

<全体処理>
図8は故障診断装置の全体処理を表すフローチャートである。先ず、CPU113はRAM115上のフラグおよび変数を初期値に設定し(ステップS601)、トルク信号および電源電圧をA/D変換した信号を取得する(ステップS602)。さらに、CPU113は車速センサ2からの信号等を入力するとともに、モータ3に対して所定の電力を出力する(ステップS603)。CPU113は入力されたトルク信号等に基づき、補助トルクの演算処理を実行する(ステップS605)。診断周期の経過後(ステップS605でYES)、CPU113は故障診断処理を実行するS606)。すなわち、CPU113は上述のステップS601〜S606の処理を繰り返しながら、予め定められた診断周期毎に故障診断処理を実行する。
<Overall processing>
FIG. 8 is a flowchart showing the overall processing of the failure diagnosis apparatus. First, the CPU 113 sets flags and variables on the RAM 115 to initial values (step S601), and acquires a torque signal and a signal obtained by A / D converting the power supply voltage (step S602). Further, the CPU 113 inputs a signal from the vehicle speed sensor 2 and outputs predetermined power to the motor 3 (step S603). The CPU 113 executes an auxiliary torque calculation process based on the input torque signal or the like (step S605). After the diagnosis cycle has elapsed (YES in step S605), the CPU 113 executes failure diagnosis processing (S606). That is, the CPU 113 executes a failure diagnosis process for each predetermined diagnosis cycle while repeating the processes of steps S601 to S606 described above.

図9は、上述のステップS606で示された故障診断処理の概要を表すフローチャートである。先ず、診断時期等の実施診断条件が満たされた場合(ステップS701でYES)には、CPU113は検出電圧が4.5Vを越えたか否か、すなわちトルクセンサ4が電源電位に短絡したか否かを判断する。判断の結果がYESであれば、CPU13はフォルトステップアップ処理を実行(ステップS703)し、そうでなければフォルトステップダウン処理を実行する(ステップS704)。フォルトステップアップ、フォルトステップダウン処理の詳細は後述するが、これらの処理は後述するように故障診断、故障確定、故障復帰等の詳細な処理を実行するためのものである。同様に、CPU113はステップS705において検出電圧が0.5Vより低くなったか否か、すなわちトルクセンサ4が接地電位に短絡したか否かを判断する。判断の結果がYESであれば、CPU113はフォルトステップアップ処理を実行し(ステップS706)、そうでなければフォルトステップダウン処理を実行する(S707)。続いて、図9の故障診断処理の詳細を時系列に従って説明する。   FIG. 9 is a flowchart showing an overview of the failure diagnosis process shown in step S606 described above. First, when an execution diagnosis condition such as a diagnosis time is satisfied (YES in step S701), the CPU 113 determines whether the detected voltage exceeds 4.5V, that is, whether the torque sensor 4 is short-circuited to the power supply potential. Judging. If the determination result is YES, the CPU 13 executes a fault step-up process (step S703), otherwise executes a fault step-down process (step S704). Details of the fault step-up and fault step-down processes will be described later. These processes are for executing detailed processes such as failure diagnosis, failure determination, and failure recovery as described later. Similarly, the CPU 113 determines whether or not the detected voltage has become lower than 0.5 V in step S705, that is, whether or not the torque sensor 4 is short-circuited to the ground potential. If the determination result is YES, the CPU 113 executes a fault step-up process (step S706), otherwise executes a fault step-down process (S707). Next, details of the failure diagnosis process of FIG. 9 will be described in time series.

<正常動作時(t<T0)>
図9のフローチャートにおいて、CPU113は検出されたトルク信号、電源電圧等が閾値の範囲内である場合(図6の現在時刻t<T0)には、ステップS702およびステップS705の判断結果がNOとなり、ステップS704およびステップS707のフォルトステップダウン処理が実行される。すなわち、CPU113は、各種フラグ、現在時刻、タイムスタンプ等のデータを引数として、フォルトステップダウンの処理を実行する。このフォルトステップダウン処理の詳細を図11に示す。CPU113は各種フラグ、時間、タイムスタンプを取得し(ステップS91)、判定補助フラグがセット(ON)されているか否かを判断する(ステップS902)。初期状態においては、判定補助フラグはリセット(OFF)されているので、ステップS903〜S904の処理が実行されることなく、ステップS905以降の処理が実行される。また、故障確定フラグおよび故障検出フラグはともにリセットされているため(ステップS905でNO、ステップS906でNO)、ステップS907以降の処理を実行することなく、図9のフローチャートに戻る。
<Normal operation (t <T0)>
In the flowchart of FIG. 9, when the detected torque signal, power supply voltage, and the like are within the threshold range (current time t <T0 in FIG. 6), the determination results in steps S702 and S705 are NO, The fault step down process of step S704 and step S707 is executed. That is, the CPU 113 executes a fault step-down process using data such as various flags, current time, and time stamp as arguments. Details of this fault step-down process are shown in FIG. The CPU 113 acquires various flags, time, and time stamp (step S91), and determines whether or not the auxiliary determination flag is set (ON) (step S902). In the initial state, the determination assisting flag is reset (OFF), so that the processes in steps S905 and after are executed without executing the processes in steps S903 to S904. Since both the failure confirmation flag and the failure detection flag have been reset (NO in step S905, NO in step S906), the process returns to the flowchart of FIG. 9 without executing the processing from step S907.

<故障発生時(t=T0))>
トルクセンサの故障等により、トルク信号が異常電圧になった場合(ステップS702またはS705でYES)には、CPU113は天絡パラメータまたは地絡パラメータを引数としてフォルトステップアップ処理を実行する。先ず、CPU113は、各種フラグ、現在時刻、タイムスタンプ等の情報を取得し(ステップS801)、判定補助フラグがリセット(OFF)になっているか否かを判断する(ステップS802)。初めて、異常電圧が検出された場合には判定補助フラグはリセットされたままなので、判断結果はNOとなり、CPU113は判定補助フラグをセット(ON)にするとともに(ステップS803)、タイマ値を取得する(ステップS804)。
<When a failure occurs (t = T0)>
When the torque signal becomes an abnormal voltage due to a failure of the torque sensor or the like (YES in step S702 or S705), the CPU 113 executes a fault step-up process using the power fault parameter or the ground fault parameter as an argument. First, the CPU 113 acquires information such as various flags, the current time, and a time stamp (step S801), and determines whether or not the auxiliary determination flag is reset (OFF) (step S802). When an abnormal voltage is detected for the first time, the determination auxiliary flag remains reset, so the determination result is NO and the CPU 113 sets (ON) the determination auxiliary flag (step S803) and acquires a timer value. (Step S804).

さらに、このときには、故障確定フラグはリセット(OFF)されているので、ステップS805の判断結果はNOとなり、ステップS806以降の処理が実行される。ステップS806においては、故障検出フラグも同様にリセットされているので判断の結果がNOとなり、CPU113はステップS807の判断を行う。すなわち、現在時刻tが故障検出時間T1を越えたか否かを判断し、判断の結果がYESであれば故障検出フラグをセットする。一方、現在時刻tが故障検出時間T1に満たない場合(ステップS807でNO)には、故障検出フラグをセットせずに、ステップS809以降の処理を実行する。ステップS809において、CPU113は、現在時刻tが故障確定時間T2を越えたか否かを判断する。このときには、現在時刻tは故障確定時間T2に達していないので、ステップS810〜S811の処理を実行することなく、図9のフローチャートに戻る。   Further, at this time, since the failure confirmation flag is reset (OFF), the determination result of step S805 is NO, and the processing after step S806 is executed. In step S806, since the failure detection flag is reset as well, the result of the determination is NO, and the CPU 113 performs the determination in step S807. That is, it is determined whether or not the current time t has exceeded the failure detection time T1, and if the determination result is YES, a failure detection flag is set. On the other hand, if the current time t is less than the failure detection time T1 (NO in step S807), the processing after step S809 is executed without setting the failure detection flag. In step S809, the CPU 113 determines whether or not the current time t has exceeded the failure confirmation time T2. At this time, since the current time t has not reached the failure confirmation time T2, the process returns to the flowchart of FIG. 9 without executing the processing of steps S810 to S811.

<故障発生から故障検出まで(T0<t<T1)>
タイマ値tが故障発生時間T0から故障検出時間T1の間にある場合には、既に判定補助フラグがセットされているため(ステップS702でYES)、CPU113はステップS705においてタイマ値tが故障検出時刻T1に達しているか否かの判断を行う。未だタイマ値tが故障検出時間に達していなければ(ステップS705でYES)、故障検出との判断はなされずに処理はメインルーチンに戻る。
<From failure occurrence to failure detection (T0 <t <T1)>
If the timer value t is between the failure occurrence time T0 and the failure detection time T1, the determination auxiliary flag has already been set (YES in step S702), so the CPU 113 sets the timer value t to the failure detection time in step S705. It is determined whether or not T1 has been reached. If the timer value t has not yet reached the failure detection time (YES in step S705), the process returns to the main routine without being determined as having detected the failure.

<故障検出から故障確定まで(T1<t<T2)>
タイマ値tが初めて故障検出時間T1を越えた場合には、故障検出フラグはリセット(OFF)されたままなので(ステップS806でNO)、ステップS807以降の処理が実行される。ステップS807においては、現在時刻は故障検出時間T1を越えているので、判断結果がYESとなり、CPU113は故障検出フラグをセットする(ステップS808)。また、このときには現在事項は故障確定時間T2に達していないので(ステップS809でNO)、CPU113はステップS810以降の処理を実行することなく、図9のフローチャートに戻る。
<From failure detection to failure confirmation (T1 <t <T2)>
When the timer value t exceeds the failure detection time T1 for the first time, the failure detection flag remains reset (OFF) (NO in step S806), so the processing from step S807 is executed. In step S807, since the current time exceeds the failure detection time T1, the determination result is YES and the CPU 113 sets a failure detection flag (step S808). At this time, since the current matter has not reached the failure confirmation time T2 (NO in step S809), the CPU 113 returns to the flowchart of FIG. 9 without executing the processing in step S810 and subsequent steps.

<故障確定時(t>T2)>
タイマ値tがカウントアップすることにより故障確定時間T2に達した場合には、故障が確定的に判断される。すなわち、ステップS809の判断結果がYESとなり、CPU113は故障確定フラグおよび故障検出フラグをセットするとともに(ステップS810〜S811)、現在時刻をタイムスタンプとして記録する。さらに、CPU113は補助トルクの漸減処理等の所定のフェールセーフ処理を実行する。
<When failure is confirmed (t>T2)>
When the failure determination time T2 is reached by counting up the timer value t, the failure is definitely determined. That is, the determination result in step S809 is YES, and the CPU 113 sets a failure confirmation flag and a failure detection flag (steps S810 to S811) and records the current time as a time stamp. Further, the CPU 113 executes predetermined fail-safe processing such as gradual reduction processing of auxiliary torque.

<故障復帰>
故障確定と判断されてから、EPSが故障状態から復帰した場合には、トルク信号等の電圧が正常値になり(ステップS702,S705でNO)、フォルトステップダウン処理が実行される(ステップS704,S707)。故障確定と判断された後に初めてフォルトステップダウン処理が実行される場合には、判定補助フラグはセットされているので(ステップS902でYES)、CPU113は判定補助フラグをリセットするとともに(ステップS903)、タイマ値を取得する(ステップS904)。また、予め定められた故障復帰時間を越えた場合(ステップS907でYES)には、CPU113は故障検出フラグをリセットし(ステップS908)、図9のフローチャートに戻る。
<Failure recovery>
When the EPS returns from the failure state after it is determined that the failure has been confirmed, the voltage such as the torque signal becomes a normal value (NO in steps S702 and S705), and the fault step down process is executed (step S704). S707). When the fault step-down process is executed for the first time after it is determined that the failure has been determined, the determination auxiliary flag is set (YES in step S902), so the CPU 113 resets the determination auxiliary flag (step S903), A timer value is acquired (step S904). If the predetermined failure recovery time is exceeded (YES in step S907), the CPU 113 resets the failure detection flag (step S908) and returns to the flowchart of FIG.

以上述べたように、本実施形態に係る故障診断装置によれば、EPSの故障検出時、故障確定時等の各事象におけるタイムスタンプが記録されるため、メモリを有効に利用することが可能となる。すなわち、従来技術と異なり、検出周期毎のすべての事象をメモリに記録する必要がないため、メモリの使用量を最小限に抑えることができる。また、故障検出時間T1、故障確定時間T2は検出周期とは独立して自由に設定可能であるため、従来技術に比べて設計変更を容易に行うことが可能となる。   As described above, according to the failure diagnosis apparatus according to the present embodiment, the time stamp at each event such as when an EPS failure is detected or when a failure is confirmed is recorded, so that the memory can be used effectively. Become. That is, unlike the prior art, since it is not necessary to record all events for each detection cycle in the memory, the amount of memory used can be minimized. Moreover, since the failure detection time T1 and the failure confirmation time T2 can be freely set independently of the detection cycle, it is possible to easily change the design as compared with the prior art.

以上、本実施形態を説明したが、本発明は上述の構成に拘泥されることなく、本発明の趣旨を逸脱しない範囲で変更可能である、例えば、電動パワーステアリング装置はコラムタイプ、ラックタイプを問わず、また、油圧式パワーステアリング装置にも適用可能である。さらに、プログラムの形態は上述のフローチャートに限定されず、同様の機能を実現できるものであれば変更可能である。   Although the present embodiment has been described above, the present invention is not limited to the above-described configuration and can be changed without departing from the gist of the present invention. For example, the electric power steering device is a column type or a rack type. Regardless, it is also applicable to a hydraulic power steering device. Further, the form of the program is not limited to the above-described flowchart, and can be changed as long as the same function can be realized.

本発明に係る電動パワーステアリング装置の概略図である。1 is a schematic view of an electric power steering apparatus according to the present invention. 本発明に係るEPSのブロック図である。It is a block diagram of EPS concerning this invention. 本発明に係るEPSの機能ブロック図である。It is a functional block diagram of EPS concerning the present invention. 本発明に係る補助トルク演算部の機能ブロック図である。It is a functional block diagram of the auxiliary torque calculating part which concerns on this invention. 本発明に係る各種フラグおよび変数を説明するための図である。It is a figure for demonstrating the various flags and variables which concern on this invention. 本発明に係る故障診断装置のタイマを説明するための図である。It is a figure for demonstrating the timer of the failure diagnosis apparatus based on this invention. 本発明に係る故障診断処理を説明するためのタイミングチャートである。6 is a timing chart for explaining a failure diagnosis process according to the present invention. 本発明に係るEPSの動作を表すメインフローチャートである。It is a main flowchart showing operation | movement of EPS which concerns on this invention. 本発明に係る故障診断処理を表すフローチャートである。It is a flowchart showing the failure diagnosis process based on this invention. 本発明に係るフォルトステップアップ処理を表すフローチャートである。It is a flowchart showing the fault step-up process which concerns on this invention. 本発明に係るフォルトステップダウン処理を表すフローチャートである。It is a flowchart showing the fault step-down process which concerns on this invention. 従来の故障診断装置の動作を表すフローチャートである。It is a flowchart showing operation | movement of the conventional failure diagnosis apparatus.

符号の説明Explanation of symbols

112 タイマ(タイムスタンプ生成手段)
113 CPU(判断手段)
115 RAM(記憶手段)
140 故障診断記憶部
150 計時部
160 記憶部
112 timer (time stamp generation means)
113 CPU (determination means)
115 RAM (storage means)
140 Fault diagnosis storage unit 150 Timing unit 160 Storage unit

Claims (8)

パワーステアリング装置の異常を所定周期で検出する検出手段と、
タイムスタンプを生成するタイムスタンプ生成手段と、
前記異常が検出された時点および前記異常が所定時間継続した時点のタイムスタンプを記憶する記憶手段と、
前記タイムスタンプに基づき前記パワーステアリング装置の故障を判断する判断手段とを備えたパワーステアリング装置の故障診断装置。
Detecting means for detecting an abnormality of the power steering device at a predetermined period;
A time stamp generating means for generating a time stamp;
Storage means for storing a time stamp when the abnormality is detected and when the abnormality has continued for a predetermined time;
A failure diagnosis apparatus for a power steering apparatus, comprising: a determination unit that determines a failure of the power steering apparatus based on the time stamp.
前記判断手段は、前記異常が第1の時間経過した場合にパワーステアリング装置の故障を暫定的に判断し、さらに第2の時間経過した場合にパワーステアリング装置の故障を確定的に判断することを特徴とする請求項1記載のパワーステアリング装置の故障診断装置。   The determination means tentatively determines a failure of the power steering device when the abnormality has elapsed for a first time, and deterministically determines a failure of the power steering device when the second time has elapsed. The failure diagnosis apparatus for a power steering apparatus according to claim 1, wherein: 前記タイムスタンプ生成手段はフリーランタイマから構成されることを特徴とする請求項1記載のパワーステアリング装置の故障診断装置。   2. The failure diagnosis apparatus for a power steering apparatus according to claim 1, wherein the time stamp generating means comprises a free-run timer. 前記記憶手段は、前記第1の時間が経過した場合にセットされる故障検出フラグと、前記第2の時間が経過した場合にセットされる故障確定フラグとを記憶し、前記判断手段は故障検出フラグおよび故障確定フラグがセットされた場合に故障を確定的に判断することを特徴とする請求項2に記載のパワーステアリング装置の故障診断装置。   The storage means stores a failure detection flag that is set when the first time has elapsed, and a failure confirmation flag that is set when the second time has elapsed, and the determination means detects failure The failure diagnosis device for a power steering device according to claim 2, wherein the failure is determined deterministically when the flag and the failure confirmation flag are set. パワーステアリング装置の異常を所定周期で検出する検出ステップと、
タイムスタンプを生成する生成ステップと、
前記異常が検出された時点、および前記異常が所定時間継続した時点のタイムスタンプを記憶する記憶ステップと、
前記タイムスタンプに基づき前記パワーステアリング装置の故障を判断する判断ステップとを備えたパワーステアリング装置の故障診断方法。
A detection step of detecting an abnormality of the power steering device at a predetermined period;
A generation step for generating a time stamp;
A storage step of storing a time stamp when the abnormality is detected and a time stamp when the abnormality continues for a predetermined time;
A power steering apparatus failure diagnosis method comprising: a determination step of determining a failure of the power steering apparatus based on the time stamp.
前記判断ステップは、前記異常が第1の時間経過した場合にパワーステアリング装置の故障を検出し、さらに第2の時間経過した場合にパワーステアリング装置の故障を確定的に判断することを特徴とする請求項1記載のパワーステアリング装置の故障診断方法。   In the determining step, a failure of the power steering device is detected when the abnormality has passed for a first time, and a failure of the power steering device is definitely determined when the second time has passed. The power steering apparatus failure diagnosis method according to claim 1. 前記記憶ステップは、前記第1の時間が経過した場合にセットされる故障検出フラグと、前記第2の時間が経過した場合にセットされる故障確定フラグとを記憶し、前記判断ステップは故障検出フラグおよび故障確定フラグがセットされた場合に故障を確定的に判断することを特徴とする請求項2に記載のパワーステアリング装置の故障診断方法。   The storing step stores a failure detection flag that is set when the first time has elapsed and a failure confirmation flag that is set when the second time has elapsed, and the determination step is a failure detection The failure diagnosis method for a power steering apparatus according to claim 2, wherein the failure is deterministically determined when the flag and the failure confirmation flag are set. パワーステアリング装置の異常を所定周期で検出するステップと、
タイムスタンプを生成する生成ステップと、
前記異常が検出された時点、および前記異常が所定時間継続した時点のタイムスタンプを記憶する記憶ステップと、
前記タイムスタンプに基づき前記パワーステアリング装置の故障を判断する判断ステップとを備えたパワーステアリング装置の故障診断プログラム
Detecting an abnormality of the power steering device at a predetermined cycle;
A generation step for generating a time stamp;
A storage step of storing a time stamp when the abnormality is detected and a time stamp when the abnormality continues for a predetermined time;
A power steering apparatus failure diagnosis program comprising: a determination step of determining a failure of the power steering apparatus based on the time stamp
JP2004066490A 2004-03-10 2004-03-10 Device and method for failure diagnosis of power steering device Pending JP2005254888A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004066490A JP2005254888A (en) 2004-03-10 2004-03-10 Device and method for failure diagnosis of power steering device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004066490A JP2005254888A (en) 2004-03-10 2004-03-10 Device and method for failure diagnosis of power steering device

Publications (1)

Publication Number Publication Date
JP2005254888A true JP2005254888A (en) 2005-09-22

Family

ID=35081057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004066490A Pending JP2005254888A (en) 2004-03-10 2004-03-10 Device and method for failure diagnosis of power steering device

Country Status (1)

Country Link
JP (1) JP2005254888A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008142936A1 (en) * 2007-05-23 2008-11-27 Nsk Ltd. Electric power steering device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008142936A1 (en) * 2007-05-23 2008-11-27 Nsk Ltd. Electric power steering device
JP2008290524A (en) * 2007-05-23 2008-12-04 Nsk Ltd Electric power steering device

Similar Documents

Publication Publication Date Title
JP6709326B2 (en) Vehicle control device
JP4806941B2 (en) Power steering control device
JP5406377B2 (en) Control system and electric power steering control device
US7363136B2 (en) Controller of electric power steering apparatus
JP5267186B2 (en) Electric power steering device
JP2007230472A (en) Steering controller for vehicle
JP2009113618A (en) Electric power steering device
JP2009029172A (en) Electric power steering system
US7676308B2 (en) Method for operating a steering system of a motor vehicle
JP2006331086A (en) Memory diagnostic method and electric power steering device with the function
JP2010036806A (en) Electric power steering device
JP5182101B2 (en) Electric power steering device
JP2005254888A (en) Device and method for failure diagnosis of power steering device
JP5332213B2 (en) Steer-by-wire system diagnosis apparatus and steer-by-wire system diagnosis method
JP2005153709A (en) Electric power steering device
JP5169410B2 (en) Electric power steering device
JP2007283916A (en) Electric power steering control device and method
JP5338060B2 (en) Electric power steering device
JP2008117129A (en) Data collection device for abnormality analysis and on-vehicle controller using the same
JP5397273B2 (en) Electric power steering device
JP5310009B2 (en) Electric power steering device
JP2010184609A (en) Electric power steering device
JP5293764B2 (en) Control device for electric power steering device
JP5310590B2 (en) Electric power steering device
JP5035744B2 (en) Electric power steering control device and method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100106