JP2005253117A - Adaptive peak limiter, lsi for baseband signal processing, and radio transmitter - Google Patents

Adaptive peak limiter, lsi for baseband signal processing, and radio transmitter Download PDF

Info

Publication number
JP2005253117A
JP2005253117A JP2005143234A JP2005143234A JP2005253117A JP 2005253117 A JP2005253117 A JP 2005253117A JP 2005143234 A JP2005143234 A JP 2005143234A JP 2005143234 A JP2005143234 A JP 2005143234A JP 2005253117 A JP2005253117 A JP 2005253117A
Authority
JP
Japan
Prior art keywords
signal
peak
adaptive
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005143234A
Other languages
Japanese (ja)
Other versions
JP4019090B2 (en
Inventor
Hiroshi Itahara
弘 板原
Yuichi Hagiwara
雄一 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005143234A priority Critical patent/JP4019090B2/en
Publication of JP2005253117A publication Critical patent/JP2005253117A/en
Application granted granted Critical
Publication of JP4019090B2 publication Critical patent/JP4019090B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y02B60/50

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To satisfy both electric power efficiency and transmitting signal quality of a high-frequency amplifier for a radio transmission system, in the next-generation mobile communication which supports high-speed data packet transmission. <P>SOLUTION: An adaptive peak limiter 400 performs adaptive hard limit processing for a baseband signal, in each frequency channel through user multiplexing sections 200a-200d. Subsequently, a multi-carrier signal generating circuit 500 with peak suppression feature performs peak limiting processings for the signal, after multi-carriers composition. In addition, a hybrid distortion compensating circuit 700 corrects nonlinear distortion of the high-frequency amplifier 32 and transmit a multi-carrier signal from an antenna (ANT). <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、マルチキャリア送信信号のピーク抑圧方法、ピーク抑圧機能をもつマルチキャリア送信信号生成回路、適応ピークリミッタ、ベースバンド信号処理用LSIおよび無線送信装置に関する。   The present invention relates to a multicarrier transmission signal peak suppression method, a multicarrier transmission signal generation circuit having a peak suppression function, an adaptive peak limiter, a baseband signal processing LSI, and a radio transmission apparatus.

移動通信の分野では、例えば、W−CDMA方式の技術仕様に関して、3GPPによって標準化が進んでいる。この技術仕様では、CDMAの特徴を生かした基本受信技術(RAKE合成等)の他に、さらに高速な10Mbpsのダウンリンク高速パケット伝送(High Speed Downlink Packet Access:以下、単に、HSPDAということもある)の標準化も行われている。   In the field of mobile communication, for example, standardization is progressing by 3GPP regarding the technical specifications of the W-CDMA system. In this technical specification, in addition to basic reception technology (RAKE combining, etc.) that makes use of the features of CDMA, even higher speed 10 Mbps downlink high-speed packet transmission (High Speed Downlink Packet Access: hereinafter sometimes simply referred to as HSPDA) Is also being standardized.

HSDPAは、ダウンリンクパケット伝送を行う複数のユーザーが下り回線を共有し、各ユーザーの無線回線品質をチェックしつつ、最も適切な基地局から各ユーザーに信号を送信することで、伝送効率を向上させる技術である。この技術を用いると、5MHzの周波数帯域を用いて、10Mbpsの伝送レートを実現できる。   HSDPA improves the transmission efficiency by transmitting signals from the most appropriate base station to each user while checking the wireless channel quality of each user by sharing the downlink with multiple users performing downlink packet transmission Technology. Using this technology, a transmission rate of 10 Mbps can be realized using a frequency band of 5 MHz.

HSDPAにおいて使用される具体的な技術としては、適応変調(伝搬環境に応じて変調方式や符号化方式を変更する方式であり、16QAMや64QAMなどの大容量伝送に適した多値変調が使用される)、再送信号を合成して受信品質を向上させるHARQ、複数の基地局からの効率良いパケット伝送を実現するFCSがある。   As a specific technique used in HSDPA, adaptive modulation (a method in which a modulation method or a coding method is changed according to a propagation environment, and multi-level modulation suitable for large-capacity transmission such as 16QAM or 64QAM is used. HARQ that combines retransmission signals to improve reception quality, and FCS that realizes efficient packet transmission from a plurality of base stations.

適応変調に関して、基地局は、移動局の受信品質が良いときには、16QAMや64QAMなどの多値変調と符号化率3/4などの高レート符号化を組み合わせて送信を行い、移動局の受信品質が悪いときには、QPSKと符号化率R=1/4などの低レート符号化を組み合わせて送信を行う。   With regard to adaptive modulation, when the reception quality of the mobile station is good, the base station performs transmission by combining multi-level modulation such as 16QAM and 64QAM and high rate coding such as a coding rate of 3/4, and the reception quality of the mobile station When the transmission rate is poor, transmission is performed by combining QPSK and low-rate coding such as coding rate R = 1/4.

HSDPAでは、変調方式としてQAMを用いるため、帯域内信号品質(ピークコードドメインエラー(PCDE)、エラーベクトルマグニチュード(EVM))について、通常の第3世代基地局装置の性能規格(TS25.141 Rel.99)よりも、より厳しい性能規格(TS25.141 Rel.5)の遵守が義務付けられる。   Since HSDPA uses QAM as a modulation method, the performance standard (TS25.141 Rel. 3) of the normal third generation base station apparatus is used for in-band signal quality (peak code domain error (PCDE), error vector magnitude (EVM)). Strict performance standards (TS25.141 Rel.5) are required to comply with (99).

一方、CDMA方式は、ユーザー多重による同時通信を実現できることが大きな特徴である。例えば基地局の設置を許可された一つの会社に割り当てられた周波数帯域に4つのチャネル(各チャネルのキャリア周波数はf1〜f4)が含まれたとする。   On the other hand, the CDMA system is characterized in that simultaneous communication by user multiplexing can be realized. For example, it is assumed that four channels (carrier frequencies of each channel are f1 to f4) are included in a frequency band allocated to one company permitted to install a base station.

この場合には、一つのチャネルに多数のユーザーのデータが多重され、そして、各チャネルの信号が、共通のアンテナから同時に送信される。つまり、4つのキャリアf1〜f4が同時に送出される(マルチキャリア送信)。   In this case, data of a large number of users are multiplexed on one channel, and signals of each channel are transmitted simultaneously from a common antenna. That is, four carriers f1 to f4 are transmitted simultaneously (multicarrier transmission).

マルチキャリア送信する場合、送信機の最終段に設けられる共通の高周波アンプの負担は重くなり、高周波アンプには、広帯域に渡るリニアリティの確保が要求される。   In the case of multicarrier transmission, the burden on the common high-frequency amplifier provided at the final stage of the transmitter becomes heavy, and the high-frequency amplifier is required to ensure linearity over a wide band.

高周波アンプの負担を軽減するために、マルチキャリア送信されるベースバンド信号に対して、ピークリミッタを用いて、瞬時ピークを抑圧する処理を行う。   In order to reduce the burden on the high-frequency amplifier, processing for suppressing instantaneous peaks is performed on the baseband signal transmitted by multicarrier using a peak limiter.

ピークリミッタについては、例えば、特許文献1、特許文献2に記載されている。
特開2002−164799号公報 特開2002−44054号公報
The peak limiter is described in, for example, Patent Document 1 and Patent Document 2.
JP 2002-164799 A JP 2002-44054 A

従来のピークリミッタ関連技術では、ダウンリンク高速パケット伝送(HSDPA)については全く考慮されていない。   The conventional peak limiter-related technology does not consider downlink high-speed packet transmission (HSDPA) at all.

HSDPAは、理論上はともかく、現実に実施するためには、かなりの困難を伴う高度な技術である。   HSDPA is an advanced technology with considerable difficulty to implement in practice, regardless of theory.

しかも、上述のとおり、HSDPAでは、変調方式としてQAMを用いるため、帯域内信号品質(ピークコードドメインエラー(PCDE)、エラーベクトルマグニチュード(EVM))について、通常の第3世代基地局装置の性能規格(TS25.141 Rel.99)よりも、より厳しい性能規格(TS25.141 Rel.5)を満足させねばならない。   In addition, as described above, since HSDPA uses QAM as a modulation method, the performance standard of a normal third-generation base station apparatus with respect to in-band signal quality (peak code domain error (PCDE), error vector magnitude (EVM)) Stricter performance standards (TS25.141 Rel.5) must be satisfied than (TS25.141 Rel.99).

携帯電話等の移動体通信機器では常に、低コスト化、小型化かつ低消費電力化の面で厳しい要求がある。   Mobile communication devices such as mobile phones always have strict requirements in terms of cost reduction, miniaturization and low power consumption.

従来の技術では、移動体通信機器に課される種々の制約の下で、HSDPAを実用化することは困難である。   With the conventional technology, it is difficult to put HSDPA into practical use under various restrictions imposed on mobile communication devices.

例えば、HSDPAでは、回線品質に適応させて変調方式を変化させる。この場合、ピークリミッタの特性を、例えば、条件が一番厳しい64QAMの場合を基準とし、ピーク抑圧を緩くすると(ピーク抑圧を強化すれば、信号の欠損により信号品質が低下してしまう)、瞬時ピークの抑圧が不十分となるから、結果的に後段の高周波アンプの負担が増大し、高周波アンプの電力効率の悪化は避けられない。   For example, in HSDPA, the modulation method is changed in accordance with the channel quality. In this case, the peak limiter characteristics are based on, for example, the most severe condition of 64QAM, and when peak suppression is relaxed (if peak suppression is strengthened, signal quality is reduced due to signal loss), instantaneous Since peak suppression becomes insufficient, as a result, the burden on the high-frequency amplifier in the subsequent stage increases, and the power efficiency of the high-frequency amplifier cannot be avoided.

この問題を解決するためには、極めて広い帯域に渡って直線性が確保される高性能なアンプを使用する必要があるが、このような高周波アンプは高価であり、コスト面で大きな障害となる。   In order to solve this problem, it is necessary to use a high-performance amplifier that ensures linearity over a very wide band, but such a high-frequency amplifier is expensive and becomes a major obstacle in terms of cost. .

以上、W−CDMA方式の通信を例にとって問題点を説明したが、同様の問題は、例えば、高速なパケット伝送を行う他の通信方式(他のCDMA方式など)の場合でも生じる可能性がある。   The problem has been described above by taking the W-CDMA communication as an example, but the same problem may occur even in the case of other communication methods (such as other CDMA methods) that perform high-speed packet transmission. .

本発明の目的は、送信信号のピークリミット技術や歪補償技術に関して現実的な対策を施し、移動体通信機に課される厳しい制約をクリアしつつ、送信信号の所望の特性を実現することにある。   An object of the present invention is to implement realistic countermeasures regarding the peak limit technology and distortion compensation technology of a transmission signal, and to achieve desired characteristics of the transmission signal while clearing severe restrictions imposed on the mobile communication device. is there.

本発明のマルチキャリア送信信号のピーク抑圧方法では、正規の信号経路における処理と同じ処理を、同じ条件で実行することにより得られるシングルキャリア信号を合成して、正規のマルチキャリア送信信号と同じマルチキャリア信号を得て、これを基礎として補正値を算出し、この補正値により、各周波数チャネルのベースバンド信号の振幅値を補正する。   In the peak suppression method for a multicarrier transmission signal according to the present invention, a single carrier signal obtained by executing the same processing as that in the normal signal path under the same conditions is synthesized, and the same multicarrier transmission signal as in the normal multicarrier transmission signal is synthesized. A carrier signal is obtained, a correction value is calculated based on this, and the amplitude value of the baseband signal of each frequency channel is corrected by this correction value.

このことは、シングルキャリアを合成したならば現実に生じるであろう瞬時ピークを正確に予測し、その瞬時ピークを所望のレベル内に収めるようにベースバンド信号の振幅を事前に補正していることと等価である。これにより、従来にない、きわめて信頼性の高いピーク抑圧処理を行うことができる。   This means that if a single carrier is synthesized, the instantaneous peak that will actually occur is accurately predicted, and the amplitude of the baseband signal is corrected in advance so that the instantaneous peak is within the desired level. Is equivalent to As a result, it is possible to perform peak suppression processing with extremely high reliability, which has never been achieved before.

また、本発明のマルチキャリア送信信号のピーク抑圧方法の一つの態様では、ベースバンド信号のピークが連続的に減少している場合でも、所定の回数分は、減少に転じる前の高いピーク値を用いて補正値を算出し、より厳しいピーク制限を課すことが可能である。   Further, in one aspect of the peak suppression method for a multicarrier transmission signal of the present invention, even when the peak of the baseband signal continuously decreases, a high peak value before starting to decrease is increased for a predetermined number of times. It can be used to calculate correction values and impose stricter peak limits.

これにより、単なる適応制御ではなく、信号品質よりもピーク抑圧をより重視した適応制御を行える。すなわち、どのような場合でも、マルチキャリア信号(送信用シングルキャリアを合成した信号)の振幅値を、所定レベル以下に抑圧することができる。よって、後段の高周波アンプの負担が常に軽減されることになる。   This makes it possible to perform adaptive control that places more emphasis on peak suppression than signal quality, rather than simple adaptive control. That is, in any case, the amplitude value of a multicarrier signal (a signal obtained by combining a single carrier for transmission) can be suppressed to a predetermined level or less. Therefore, the burden on the subsequent high-frequency amplifier is always reduced.

また、本発明のピーク抑圧機能をもつマルチキャリア送信信号生成回路の一つの態様では、正規のマルチキャリア合成ルートと、まったく同じ条件のルートを経て合成したマルチキャリア信号に基づき瞬時ピークを検出し、ピーク抑圧のための補正値を算出するため、きわめて正確なキャリア抑圧補正を行うことができる。   Further, in one aspect of the multicarrier transmission signal generation circuit having the peak suppression function of the present invention, an instantaneous peak is detected based on a multicarrier signal synthesized through a normal multicarrier synthesis route and a route under exactly the same conditions, Since a correction value for peak suppression is calculated, highly accurate carrier suppression correction can be performed.

また、本発明の適応ピークリミッタは、例えば、3.5世代移動体通信がサポートする高速ダウンリンクパケット伝送(HSDPA)の実現の寄与する新規なピークリミッタである。   The adaptive peak limiter of the present invention is a novel peak limiter that contributes to the realization of high-speed downlink packet transmission (HSDPA) supported by, for example, 3.5 generation mobile communication.

本発明のピークリミッタは、各周波数チャネル毎に設けられた、リミット値が適応的に更新される複数のハードリミッタをもつ。「ハードリミッタ」は、信号のピーク値を、所定値で厳密にクランプする能力をもつリミッタである。   The peak limiter of the present invention has a plurality of hard limiters provided for each frequency channel, in which limit values are adaptively updated. The “hard limiter” is a limiter having an ability to clamp a peak value of a signal strictly at a predetermined value.

本発明の適応ハードリミッタは、マルチキャリア送信される各周波数チャネルに対応したベースバンド信号のチップ単位で、上位レイヤー(例えば、基地局制御部のベースバンド処理ボード)から通知される、各周波数チャネル自体の使用/不使用を示すオン/オフ情報や、各周波数チャネルのチップデータに関するHSDPAの適用/不適用を示すオン/オフ情報をアドレス情報として利用して、リミット値テーブルにアクセスし、リミット値を適応的に出力させ、これにより、ハードリミッタのクランプ値をチップ単位で微調整する。   The adaptive hard limiter according to the present invention provides each frequency channel notified from an upper layer (for example, a baseband processing board of a base station controller) in units of chips of a baseband signal corresponding to each frequency channel transmitted in multicarrier. The limit value table is accessed by using on / off information indicating use / non-use of itself and on / off information indicating application / non-application of HSDPA related to chip data of each frequency channel as address information. Is output adaptively, thereby finely adjusting the clamp value of the hard limiter on a chip basis.

すなわち、複数の周波数チャネルの信号を同時に送信するといっても、すべての周波数チャネルが常に使用されるとは限らないし、また、一つの周波数チャネルの送信信号のチップがHSDPAを運用するチップデータ(変調方式としてQAMが採用される)であったとしても、同時送信される他の周波数チャネルのチップデータがHSDPAを運用するとは限らない(つまり、変調方式としてQPSKが利用される場合もあり得る)。   That is, even if signals of a plurality of frequency channels are transmitted at the same time, not all frequency channels are always used, and a chip of a transmission signal of one frequency channel uses chip data (modulation) that operates HSDPA. Even if QAM is adopted as a method, chip data of other frequency channels transmitted at the same time does not always operate HSDPA (that is, QPSK may be used as a modulation method).

本発明ではこの点に着目し、周波数チャネルがオンでかつ16QAM等の復調条件が厳しい変調方式が採用されるチップについては、振幅値の抑圧を緩くして信号品質を重視した適応制御を行い、一方、周波数チャネルがオフの場合や、HSDPAが非運用のチップについては、振幅値の抑圧を強化してピーク制限を重視した適応制御を行う。   In the present invention, focusing on this point, for a chip adopting a modulation scheme in which the frequency channel is on and strict demodulation conditions such as 16QAM are adopted, adaptive control is performed with an emphasis on signal quality by loosening suppression of the amplitude value, On the other hand, when the frequency channel is off, or for chips that do not operate HSDPA, adaptive control is performed with emphasis on peak restriction by strengthening suppression of amplitude values.

これにより、各周波数チャネルの状況に応じて、振幅抑圧を重視するべきチップデータと信号品質を重視すべきチップデータを区別し、後者のチップデータに、より多くのエネルギーを与えるように適応的な微調整を行うことができる。よって、マルチキャリア送信されるデータの中に、HSDPAを運用する送信データが含まれる場合であっても、3GPPの仕様書により規定される所望の信号品質を確保することが可能となる。   As a result, according to the situation of each frequency channel, the chip data that emphasizes amplitude suppression is distinguished from the chip data that emphasizes signal quality, and the latter chip data is adaptive so as to give more energy. Fine adjustments can be made. Therefore, it is possible to ensure the desired signal quality defined by the 3GPP specifications even when transmission data that operates HSDPA is included in the data transmitted by multicarrier.

また、本発明のベースバンド信号処理用LSIでは、本発明の適応ピークリミッタと、本発明のピーク抑圧機能をもつマルチキャリア送信信号生成回路とを、組み合わせて使用する。   In the baseband signal processing LSI of the present invention, the adaptive peak limiter of the present invention and the multicarrier transmission signal generation circuit having the peak suppression function of the present invention are used in combination.

すなわち、本発明のピーク抑圧機能をもつマルチキャリア送信信号生成回路により、マルチキャリア信号のPAR(Peak to Average Ratio)値およびCCDF(Complementary Cumulative Distribution Function)(相補累積分布関数)が、所望の許容範囲内に必ず収まるようにピークリミット処理を行い(これで送信信号のトータルのエネルギーは必ず所定範囲内となることが保証される)、その一方で、適応ピークリミッタを用いた各周波数チャネル毎にリミット値を適応制御し、各周波数チャネルの状況に応じて送信エネルギーの分配の微調整を行う。   That is, the multicarrier transmission signal generation circuit having the peak suppression function of the present invention allows the PAR (Peak to Average Ratio) value and the CCDF (Complementary Cumulative Distribution Function) of the multicarrier signal to be within a desired allowable range. Peak limit processing is performed so that it always falls within the range (this guarantees that the total energy of the transmitted signal is always within the specified range), while it is limited for each frequency channel using an adaptive peak limiter. The value is adaptively controlled, and the transmission energy distribution is finely adjusted according to the situation of each frequency channel.

これによりマルチキャリア信号の全体と、個別の周波数チャネルの状況の双方に配慮したきわめて効率的(合理的)な適応ピークリミット処理が実現される。つまり、IMT2000に準拠した高速データパケット伝送方式(HSDPA)が適用される通信データを含む可能性がある複数の周波数チャネルに関して、マルチキャリア送信信号のPAR(Peak to Average Ratio)値およびCCDF(Complementary Cumulative Distribution Function)(相補累積分布関数)が所望の許容範囲内に収まるように、確実に効果的なピーク抑圧を実現して後段の高周波アンプの負担を軽減しつつ、その一方で、各周波数チャネルに対しては、個別に、可能な限りの適応的なピーク制御を行い、信号品質の低下を防止することができる。   As a result, highly efficient (reasonable) adaptive peak limit processing is realized in consideration of both the entire multicarrier signal and the situation of individual frequency channels. That is, the PAR (Peak to Average Ratio) value of the multicarrier transmission signal and the CCDF (Complementary Cumulative) for a plurality of frequency channels that may include communication data to which the high-speed data packet transmission method (HSDPA) compliant with IMT2000 is applied. The distribution function (complementary cumulative distribution function) falls within the desired tolerance range, ensuring effective peak suppression and reducing the burden on the subsequent high-frequency amplifier, On the other hand, adaptive peak control as much as possible can be performed individually to prevent signal quality from being deteriorated.

本発明により、最新の移動体通信を実現することができる。例えば、HSDPA方式をサポートする3.5世代移動体通信に対応した、W−CDMA方式の無線送信機を実現することができる。   According to the present invention, the latest mobile communication can be realized. For example, a W-CDMA wireless transmitter compatible with 3.5 generation mobile communication supporting the HSDPA method can be realized.

以上説明したように、本発明によれば、マルチキャリア送信信号のピーク抑圧技術によって、マルチキャリア送信信号全体で見た瞬時ピークを、どのような場合でも規格内に抑えることができ、これによって、後段の高周波パワーアンプの電力利得の低下を防ぐことができる。   As described above, according to the present invention, the peak suppression technique of the multicarrier transmission signal can suppress the instantaneous peak seen in the entire multicarrier transmission signal within the standard in any case. It is possible to prevent the power gain of the subsequent high-frequency power amplifier from being lowered.

また、適応ピークリミッタ技術により、W−CDMAにおけるHSDPAを運用する場合(すなわち、変調方式が適応的に切り換わるため、より厳しい制御が求められる場合)であっても、ピークリミットと信号品質とを両立させることが可能となる。さらに、ハイブリッド歪補償回路により高精度な歪補償を行うことで、送信信号の所望の水準の品質を確保することができる。   Moreover, even when HSDPA in W-CDMA is operated by the adaptive peak limiter technology (that is, when stricter control is required because the modulation method is adaptively switched), the peak limit and the signal quality are reduced. It is possible to achieve both. Furthermore, a desired level of quality of the transmission signal can be ensured by performing highly accurate distortion compensation by the hybrid distortion compensation circuit.

これにより、3GPPの規格を遵守した、次世代の移動体通信を実現することが可能となる。   This makes it possible to realize next-generation mobile communication that complies with 3GPP standards.

このように、本発明では、CDMA方式(W−CDMA方式を含む)の送信系回路において不可欠の技術であるピークリミット技術や歪補償技術に関して、高速データパケット伝送等の実現を考慮した現実的な対策を施すことにより、移動体通信機に課される厳しい制約をクリアしつつ、例えば、W−CDMA方式におけるダウンリンク高速パケット伝送(HSDPA)を実現することができる。   As described above, according to the present invention, with regard to the peak limit technique and distortion compensation technique, which are indispensable techniques in the transmission system circuit of the CDMA system (including the W-CDMA system), it is realistic considering the realization of high-speed data packet transmission. By taking measures, it is possible to realize, for example, downlink high-speed packet transmission (HSDPA) in the W-CDMA system while clearing severe restrictions imposed on the mobile communication device.

次に、本発明の実施の形態について、図面を参照して説明する。   Next, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の適応ピークリミッタと、ピーク抑圧機能をもつマルチキャリア信号生成回路とを併用し、さらに、高精度な歪補償を行うハイブリッド歪補償回路を組み合わせたW−CDMA方式の無線送信装置(無線基地局装置)の全体構成を示すブロック図である。   FIG. 1 shows W-CDMA wireless transmission in which an adaptive peak limiter of the present invention and a multicarrier signal generation circuit having a peak suppression function are used in combination, and a hybrid distortion compensation circuit that performs highly accurate distortion compensation is combined. It is a block diagram which shows the whole structure of an apparatus (radio base station apparatus).

図中、ベースバンド信号処理部(ベースバンド信号処理用LSI)600は、一点鎖線で囲まれて示されている。   In the figure, a baseband signal processing unit (baseband signal processing LSI) 600 is surrounded by a one-dot chain line.

また、適応ピークリミッタ400、ピーク抑圧機能をもつマルチキャリア信号生成回路500は共に、太い点線で囲まれて示されている。   The adaptive peak limiter 400 and the multicarrier signal generation circuit 500 having a peak suppression function are both shown surrounded by a thick dotted line.

また、ハイブリッド歪補償回路700は、図示されるように、適応プリディストーション歪補償部14と、フィードフォワード歪補償部30とを組み合わせた構成を有する(その他、構成要素として、D/A変換器20、A/D変換器28、スイッチ回路SW、高周波アンプ32を具備する)。   Further, as shown in the figure, the hybrid distortion compensation circuit 700 has a configuration in which the adaptive predistortion distortion compensation unit 14 and the feedforward distortion compensation unit 30 are combined (the D / A converter 20 as another component). , A / D converter 28, switch circuit SW, and high-frequency amplifier 32).

以下、アンテナから4つの周波数チャネルを同時に送信できるものとして、説明する。   In the following description, it is assumed that four frequency channels can be transmitted simultaneously from the antenna.

図1の左上に記載されるように、周波数チャネルCH1には、送信データd1〜d3が多重され、同様に、周波数チャネルCH2〜CH4にはそれぞれ、送信データd4〜d6、d7〜d9、d10〜d12が多重される。   As described in the upper left of FIG. 1, transmission data d1 to d3 are multiplexed on the frequency channel CH1, and similarly, the transmission data d4 to d6, d7 to d9, and d10 to the frequency channels CH2 to CH4, respectively. d12 is multiplexed.

ユーザー信号の多重部200a〜200dは、各周波数チャネルに対応して設けられており、図示されるように、複数の拡散部2と、拡散後の各ユーザー信号を多重する多重回路4とを具備する。   The user signal multiplexing units 200a to 200d are provided corresponding to the respective frequency channels, and include a plurality of spreading units 2 and a multiplexing circuit 4 for multiplexing the user signals after spreading, as shown in the figure. To do.

適応ピークリミッタ400は、各周波数チャネル毎に設けられているハードリミッタ300と、リミット値出力回路350(アドレス変換回路352と、リミット値テーブル(ROM)354とを具備する)。   The adaptive peak limiter 400 includes a hard limiter 300 provided for each frequency channel, and a limit value output circuit 350 (including an address conversion circuit 352 and a limit value table (ROM) 354).

アドレス変換回路は、チップ単位で、上位レイヤー(例えば、基地局制御部のベースバンド処理ボード)から通知される、各周波数チャネル自体の使用/不使用を示すオン/オフ情報(F1〜F4)や、各周波数チャネルのチップデータに関するHSDPAの適用/不適用を示すオン/オフ情報(DP1〜DP4)をROM参照用のアドレスに変換し、リミット値テーブル(ROM)354にアクセスして、適応リミット値LIMを出力させる。   The address conversion circuit is in units of chips, and is notified from an upper layer (for example, a baseband processing board of the base station control unit) on / off information (F1 to F4) indicating use / nonuse of each frequency channel itself, , On / off information (DP1 to DP4) indicating application / non-application of HSDPA relating to chip data of each frequency channel is converted into an address for ROM reference, and a limit value table (ROM) 354 is accessed, and an adaptive limit value LIM is output.

適応ピークリミッタ400については、図13〜図17を用いて、後に具体的に説明する。   The adaptive peak limiter 400 will be specifically described later with reference to FIGS.

ピーク抑圧機能をもつマルチキャリア信号生成回路500は、4つの周波数チャネルCH1〜CH4に対して、n倍補間(nは2以上の整数)ならびに直交変調(直交キャリアe1〜e4の乗算によるシングルキャリア信号化)を行い、各シングルキャリア信号を合成してマルチキャリア送信信号を生成すると共に、マルチキャリア送信信号とまったく同じマルチキャリア信号を正規の信号処理ルートとは別のルートで生成し、そのマルチキャリア信号に基づいて瞬時ピークを補正するための補正値を算出し、その補正値を正規の信号処理ルートに戻して、各周波数チャネルのベースバンド信号にピーク抑圧処理を施す、という動作を行う。   A multi-carrier signal generation circuit 500 having a peak suppression function performs n-fold interpolation (n is an integer of 2 or more) and quadrature modulation (multiplication of orthogonal carriers e1 to e4) for four frequency channels CH1 to CH4. To generate a multicarrier transmission signal by synthesizing each single carrier signal, and generating a multicarrier signal that is exactly the same as the multicarrier transmission signal in a route different from the regular signal processing route, A correction value for correcting the instantaneous peak is calculated based on the signal, the correction value is returned to the normal signal processing route, and a peak suppression process is performed on the baseband signal of each frequency channel.

なお、各周波数チャネルCH1〜CH4のベースバンド信号は、I相(同相)、Q相(直交)の2つの信号からなるが、図面作成の便宜のため、図中、1つの信号線にて示している。   The baseband signal of each frequency channel CH1 to CH4 is composed of two signals of I phase (in-phase) and Q phase (orthogonal), but for convenience of drawing, it is shown by one signal line in the figure. ing.

n倍補間ならびに直交変調を行う部分の回路構成は、どの周波数チャネルについても同じであるため、ここでは、周波数チャネルCH1について説明を行う。   Since the circuit configuration of the portion that performs n-fold interpolation and orthogonal modulation is the same for any frequency channel, the frequency channel CH1 will be described here.

n倍補間ならびに直交変調を行う部分の回路は、正規の信号処理ルート(図中、太い矢印で示される)の他に、ピーク補正値を算出するための基礎となるマルチキャリア信号を合成し、これに基づいて補正値を算出して、正規の信号ルートに戻すルートをもつ。   In addition to the normal signal processing route (indicated by a thick arrow in the figure), the circuit of the part that performs n-fold interpolation and quadrature modulation synthesizes a multicarrier signal that is the basis for calculating the peak correction value, Based on this, a correction value is calculated, and a route for returning to a normal signal route is provided.

正規の信号処理ルート(図中、太い矢印で示される信号経路)は、第1の遅延回路508(補正値算出に要する時間およびLPF504の郡遅延分だけ信号を遅延させる働きをする)と、補正値を乗算するための乗算器512と、n倍補間回路514(所定の広い周波数帯域の信号処理を行えるようにするため、クロックの周波数を増大させる必要から補間を行う)と、信号の帯域を制限するためのローパスフィルタ(LPF)516と、直交変調用の乗算器518と、乗算器518を通過した各シングルキャリア信号を合成する合成器590と、を有する。   The normal signal processing route (the signal route indicated by a thick arrow in the figure) is corrected with the first delay circuit 508 (which functions to delay the signal by the time required for calculating the correction value and the group delay of the LPF 504) and the correction. A multiplier 512 for multiplying the value, an n-times interpolation circuit 514 (in order to perform signal processing in a predetermined wide frequency band, interpolation is performed from the necessity of increasing the clock frequency), and the signal band A low pass filter (LPF) 516 for limiting, a multiplier 518 for quadrature modulation, and a combiner 590 that combines the single carrier signals that have passed through the multiplier 518 are included.

直交変調は、各チャネルのI,Qの各信号に、キャリアe1(〜e4)を乗算することで実現される。   Quadrature modulation is realized by multiplying the I and Q signals of each channel by the carrier e1 (to e4).

例えば、直交変調は、使用する周波数チャネルがCH1(キャリア周波数f1)とCH2(キャリア周波数f2)で、ある場合、周波数シフトする周波数をfcとした場合、キャリア周波数f1で送信する信号については、f1−fcのキャリアを乗算し、キャリア周波数f2で送信する信号については、f2−fcのキャリアを乗算して直交変調する。   For example, in the orthogonal modulation, the frequency channels to be used are CH1 (carrier frequency f1) and CH2 (carrier frequency f2), and in some cases, when the frequency to be frequency shifted is fc, the signal transmitted at the carrier frequency f1 is f1. A signal that is multiplied by the carrier of −fc and transmitted at the carrier frequency f2 is orthogonally modulated by multiplying the carrier of f2−fc.

キャリアe1(〜e4)の乗算は、補正値算出のための信号処理経路でも同様に行う必要がある。よって、図1の回路では、補正値算出のための信号処理経路にてキャリアe1(〜e4)を乗算した後、第2の遅延回路510にて、補正値算出に要する時間およびローパスフィルタ(LPF)516の群遅延分だけそのキャリアを遅延させた後、正規の信号処理経路における直交変調を行うようにしている。   The multiplication of the carriers e1 (to e4) needs to be performed similarly in the signal processing path for calculating the correction value. Therefore, in the circuit of FIG. 1, after multiplying the carrier e1 (to e4) in the signal processing path for calculating the correction value, the second delay circuit 510 uses the time required for calculating the correction value and the low-pass filter (LPF). ) After delaying the carrier by the group delay of 516, quadrature modulation in the normal signal processing path is performed.

一方、図1の回路では、補正値算出の基礎となるマルチキャリア信号を合成する信号経路が、正規の信号処理ルートとは別に設けられている。この信号経路の構成(n倍補間回路502、ローパスフィルタ(LPF)504、乗算器506、合成器550をもつ)や、その経路における信号処理タイミング等の条件は、正規の信号処理ルートとまったく同じである。   On the other hand, in the circuit of FIG. 1, a signal path for synthesizing a multicarrier signal that is a basis for correction value calculation is provided separately from a regular signal processing route. The signal path configuration (having an n-fold interpolation circuit 502, a low-pass filter (LPF) 504, a multiplier 506, and a combiner 550) and signal processing timing and other conditions in the path are exactly the same as those of a normal signal processing route. It is.

また、合成されたマルチキャリア信号に基づいてピーク補正値を算出する補正値算出部570は、ピーク検出部572と、相対比較/判定部574と、補正値算出部576と、を有する。   The correction value calculation unit 570 that calculates the peak correction value based on the synthesized multicarrier signal includes a peak detection unit 572, a relative comparison / determination unit 574, and a correction value calculation unit 576.

相対比較/判定部574には、ピーク抑圧制御パラメータが外部から与えられ、これにより、信号品質ならびにピーク抑圧のそれぞれの相対的な重要度に応じて、ピーク抑圧性能を微調整できる。   The relative suppression / determination unit 574 is provided with a peak suppression control parameter from the outside, whereby the peak suppression performance can be finely adjusted according to the relative importance of each of the signal quality and peak suppression.

また、補正値算出部576には、外部からピークリミット値が与えられる。   The correction value calculation unit 576 is given a peak limit value from the outside.

補正値算出部576から出力される補正値は、正規の信号処理ルートの乗算器512にて、ベースバンド信号に乗算されて振幅の補正が行われる。   The correction value output from the correction value calculation unit 576 is multiplied by the baseband signal in the multiplier 512 of the normal signal processing route to correct the amplitude.

このようにして生成されたマルチキャリア信号は、ハイブリッド歪補償回路700にて歪補償された後、基地局装置のアンテナ(ATN)を介して多数の移動端末(不図示)に向けて送信される。   The multicarrier signal generated in this way is subjected to distortion compensation in the hybrid distortion compensation circuit 700 and then transmitted to a large number of mobile terminals (not shown) via the antenna (ATN) of the base station apparatus. .

3GPP TS 25.104で規定されるスペクトラムエミッションマスクの帯域は、送信信号の帯域を中心として、その上側および下側に約1GHzまでカバーする極めて広い帯域となっている。このような広い帯域において発生する高次の歪成分を取り除くことは、通常のプリディストーション回路ではまったく不可能のであるが、ハイブリッド歪補償回路700を用いることにより、このような厳しい仕様にも応えることができるようになる。   The spectrum emission mask band defined in 3GPP TS 25.104 is an extremely wide band covering up to about 1 GHz on the upper and lower sides of the transmission signal band. It is impossible to remove high-order distortion components generated in such a wide band with a normal predistortion circuit, but the hybrid distortion compensation circuit 700 can be used to meet such strict specifications. Will be able to.

これにより、HSDPAをサポートした3.5世代のW−CDMA方式の移動体通信が実現される。   As a result, 3.5 generation W-CDMA mobile communication supporting HSDPA is realized.

以下、ピーク抑圧機能をもつマルチキャリア信号生成回路と、適応ピークリミッタと、ハイブリッド歪補償回路について、より具体的に、順次、説明する。   Hereinafter, the multicarrier signal generation circuit having the peak suppression function, the adaptive peak limiter, and the hybrid distortion compensation circuit will be described more specifically and sequentially.

図2は、ピーク抑圧機能をもつマルチキャリア信号生成回路の構成を示すブロック図である(図1に示される回路と同じ構成である)。   FIG. 2 is a block diagram showing a configuration of a multicarrier signal generation circuit having a peak suppression function (the same configuration as the circuit shown in FIG. 1).

図2において、参照符号530a〜530dはそれぞれ、振幅補正後のベースバンド信号を直交変調してシングルキャリア信号とする部分の回路である。   In FIG. 2, reference numerals 530 a to 530 d are circuits of parts that orthogonally modulate the baseband signal after amplitude correction to form a single carrier signal.

補正値算出部570は、正規の信号処理経路とまったく同じ処理を経て合成されるマルチキャリア信号に基づき、補正値を算出する。   The correction value calculation unit 570 calculates a correction value based on a multicarrier signal synthesized through exactly the same processing as the normal signal processing path.

シングルキャリア信号を実際に合成し、実際のマルチキャリア信号の瞬時ピークを検出して(ピーク検出部572)、そのピークを所望レベル内に抑える補正値を算出するため、確実に、マルチキャリア信号のピークを、所望のレベルに抑えることができる。   A single carrier signal is actually combined, an instantaneous peak of the actual multicarrier signal is detected (peak detection unit 572), and a correction value for suppressing the peak within a desired level is calculated. The peak can be suppressed to a desired level.

図3は、図2のピーク抑圧機能をもつマルチキャリア信号生成回路により生成されたマルチキャリア送信信号のピークパワーと平均値パワーの比(横軸)と、確率(縦軸)との関係を示すCCDFの図である。   FIG. 3 shows the relationship between the ratio (horizontal axis) of the peak power and average power of the multicarrier transmission signal generated by the multicarrier signal generation circuit having the peak suppression function of FIG. 2 and the probability (vertical axis). It is a figure of CCDF.

図中、実線で示される特性線A(ピーク抑圧制御パラメータ(hold-num)=2の場合である)のように、かなり急峻なピークリミットが可能であることがわかる。   In the figure, it can be seen that a considerably steep peak limit is possible, as indicated by a characteristic line A indicated by a solid line (when peak suppression control parameter (hold-num) = 2).

図中、特性線Bは、ピーク抑圧制御パラメータ(hold-num)が0の場合であり、特性線Cは、ピーク抑圧制御パラメータ(hold-num)=3の場合である。   In the figure, the characteristic line B is when the peak suppression control parameter (hold-num) is 0, and the characteristic line C is when the peak suppression control parameter (hold-num) = 3.

相対比較/判定部574に、外部から与えられるピーク抑圧制御パラメータ(hold-num)により、ピーク抑圧特性を調整することができることがわかる。   It can be seen that the peak suppression characteristic can be adjusted by the relative comparison / determination unit 574 by the peak suppression control parameter (hold-num) given from the outside.

図4は、図2のピーク抑圧機能をもつマルチキャリア信号生成回路における、マルチキャリア合成前における各シングルキャリア信号の特性を示す図である。   FIG. 4 is a diagram illustrating the characteristics of each single carrier signal before multicarrier synthesis in the multicarrier signal generation circuit having the peak suppression function of FIG.

ここで、図7(b)は、図7(a)に示される、シングルキャリア信号のピーク抑圧を行う従来の回路におけるピーク抑圧後の信号の特性を示す図であるが、図4を、図7(b)と比較することにより、図2の回路では、シングルキャリア信号に関しては、それほど極端なキャリア抑圧が行われていないことがわかる。   Here, FIG. 7B is a diagram showing the characteristics of the signal after peak suppression in the conventional circuit that performs peak suppression of the single carrier signal shown in FIG. 7A, and FIG. By comparing with 7 (b), it can be seen that the circuit of FIG. 2 does not perform so much carrier suppression for the single carrier signal.

つまり、図2の回路では、図3のように、マルチキャリア信号ではかなりのピークリミットを行う(これにより、どのような状況でも、マルチキャリアの瞬時ピークは所定の範囲内に収まることが保証される)が、その一方で、シングルキャリア信号で見た場合には、過度なピークリミットは行われず、よって、送信信号の品質にそれほど影響を与えないことがわかる。   That is, in the circuit of FIG. 2, as shown in FIG. 3, the multicarrier signal performs a considerable peak limit (this guarantees that the instantaneous peak of the multicarrier falls within a predetermined range in any situation. On the other hand, when viewed with a single carrier signal, it is understood that excessive peak limiting is not performed, and therefore the transmission signal quality is not significantly affected.

図5(a)に示されるように、位相平面上で異なる位相,振幅をとる各シングルキャリア信号X、Y、Zについて、各シングルキャリア信号毎にピークリミットを行うと、図示されるように、リミット値の円からはみ出る部分は、すべてクランプされてしまうが、マルチキャリア信号についてピークリミットを行う場合には、各シングルキャリア信号X、Y、Zを合成して得られるベクトルR(各シングルキャリア信号のベクトル成分同士が相殺されて、振幅自体は小さくなっている)を基準としてピークリミット処理を行えばよいから、各シングルキャリア信号について見れば、過度の振幅リミットがなされないことになる。   As shown in FIG. 5A, when the peak limit is performed for each single carrier signal for each single carrier signal X, Y, Z having different phases and amplitudes on the phase plane, All the portions of the limit value that protrude from the circle are clamped. However, when peak limiting is performed on the multicarrier signal, the vector R (each single carrier signal) obtained by combining the single carrier signals X, Y, and Z is used. Since the peak limit processing may be performed on the basis of the vector components of (1) and (2), the amplitude itself is small), an excessive amplitude limit will not be made if each single carrier signal is viewed.

そして、図2の回路では、マルチキャリア信号を実際に合成し、その瞬時ピークを検出して、その瞬時ピークを抑えるように補正値を算出するため、確実に瞬時ピークの抑圧が可能となる。このような、極めて信頼性の高いマルチキャリアのピークリミットが行われるので、HSDPA方式の適用時のように、厳しい条件が課される場合でも、所定の規格を満足させることができる。   In the circuit of FIG. 2, the multicarrier signals are actually synthesized, the instantaneous peak is detected, and the correction value is calculated so as to suppress the instantaneous peak, so that the instantaneous peak can be surely suppressed. Since such a highly reliable multi-carrier peak limit is performed, a predetermined standard can be satisfied even when severe conditions are imposed, such as when the HSDPA method is applied.

さらに、本発明では、キャリア抑圧制御パラメータ(hold-num)の設定により、ピーク抑圧特性を微調整することができる。   Furthermore, in the present invention, the peak suppression characteristic can be finely adjusted by setting the carrier suppression control parameter (hold-num).

なお、図6(a)は、シングルキャリアS1についてリミット処理を行う従来のピークリミット回路を示しており、図6(b)は、シングルキャリア信号S1につての特性を示す図である。   FIG. 6 (a) shows a conventional peak limit circuit that performs a limit process on the single carrier S1, and FIG. 6 (b) shows the characteristics of the single carrier signal S1.

また、図7(a)は、図6(a)と同じ従来のピークリミット回路を示しており、図7(b)は、ピーク抑圧後、ローパスフィルタ(LPF)203を通過した信号の特性を示している。   FIG. 7A shows the same conventional peak limit circuit as in FIG. 6A, and FIG. 7B shows the characteristics of the signal that has passed through the low-pass filter (LPF) 203 after peak suppression. Show.

シングルキャリア信号の段階でピークを抑圧しても、ローパスフィルタを通すことで、再びピークが発生し、ピーク抑圧の度合は、図3に示される本発明の回路におけるピーク抑圧特性に比べて、かなり悪いことがわかる。   Even if the peak is suppressed at the single carrier signal stage, the peak is generated again by passing through the low-pass filter, and the degree of peak suppression is considerably higher than the peak suppression characteristic in the circuit of the present invention shown in FIG. I know it ’s bad.

また、図8(a)は、図6(a)の従来のピークリミット回路を並列に用いてマルチキャリア信号を合成する従来の回路を示しており、図8(b)は、図8(a)の回路から出力されるマルチキャリア信号S3の特性を示す図である。   FIG. 8A shows a conventional circuit for synthesizing a multicarrier signal using the conventional peak limit circuit of FIG. 6A in parallel, and FIG. 8B shows the circuit shown in FIG. It is a figure which shows the characteristic of multicarrier signal S3 output from the circuit of ().

次に、図2の下側に示される、補正値算出部570における、ピーク検出部572、相対比較/判定部574、補正値算出部576の各部の動作を、図9〜図12を用いて、説明する。   Next, the operations of the peak detection unit 572, relative comparison / determination unit 574, and correction value calculation unit 576 in the correction value calculation unit 570 shown on the lower side of FIG. 2 will be described with reference to FIGS. ,explain.

ピーク検出部572は、図9に示すように、16チップ毎に(16チップ分のベースバンド信号を、便宜上、A(n+1)〜A(n+2)とする)、ベースバンド信号の振幅のピーク値(M(n)〜M(n+2))を検出する。   As shown in FIG. 9, the peak detector 572 sets the peak value of the amplitude of the baseband signal every 16 chips (the baseband signals for 16 chips are referred to as A (n + 1) to A (n + 2) for convenience). (M (n) to M (n + 2)) are detected.

相対比較/判定部574および補正値算出部576は、図10に示されるフローに基づき動作する。   The relative comparison / determination unit 574 and the correction value calculation unit 576 operate based on the flow shown in FIG.

すなわち、ピーク検出部572により検出された、今回測定のベースバンド信号の振幅のピーク値M(n)に関して(ステップ800)、相対比較/判定部574が、現在のピーク値よりも小さいか、および、ピーク抑圧制御パラメータ(hold-iter=0)が、設定値(hold-numであり、ここでは2とする)と等しくないかを判定する(ステップ802)。   That is, regarding the peak value M (n) of the amplitude of the baseband signal measured this time detected by the peak detection unit 572 (step 800), whether the relative comparison / determination unit 574 is smaller than the current peak value, and Then, it is determined whether the peak suppression control parameter (hold-iter = 0) is not equal to the set value (hold-num, which is 2 here) (step 802).

ステップ802の判定結果がイエスならば(この場合は、今回のピーク値が現在のピーク値よりも下降しており、その連続下降回数が1回目であることを意味する)、ピーク抑圧制御パラメータ(hold-iter)をインクリメントして更新し(ステップ806)、そうでなければ(この場合は、今回のピーク値が現在のピーク値よりも上昇しているか、あるいは、連続して2回下降していることを意味する)、今回の検出ピーク値を現在値とし、かつ、ピーク抑圧制御パラメータ(hold-iter)を初期化してゼロに戻す。   If the determination result in step 802 is yes (in this case, it means that the current peak value is lower than the current peak value and the number of times of continuous decrease is the first), the peak suppression control parameter ( (hold-iter) is incremented and updated (step 806), otherwise (in this case, the current peak value is higher than the current peak value, or it is continuously decreased twice) The detected peak value of this time is set as the current value, and the peak suppression control parameter (hold-iter) is initialized to zero.

続いて、補正値算出部576が、リミット値(limit-value)と現在のピーク値を比較し(ステップ808)、現在のピーク値の方が大きい場合には、ピーク抑圧のための補正値を、現在のピーク値を利用して算出し(ステップ810)、現在のピーク値の方が小さい場合には、ピーク抑圧の必要がないから、補正値を“1”とする(ステップ812)。   Subsequently, the correction value calculation unit 576 compares the limit value (limit-value) with the current peak value (step 808), and if the current peak value is larger, the correction value for peak suppression is obtained. Then, the current peak value is calculated (step 810). If the current peak value is smaller, the peak value need not be suppressed, so the correction value is set to “1” (step 812).

そして、ベースバンド信号に補正値を乗算し(ステップ814)、次のステップに進む(ステップ816)。   Then, the baseband signal is multiplied by the correction value (step 814), and the process proceeds to the next step (step 816).

図11に、具体的な補正値の算出例を示す。   FIG. 11 shows a specific calculation example of the correction value.

図示されるように、時刻t(n−1)からt(n+1)までピーク値が上昇し、その後、連続的に下降に転じ、時刻t(n+5)において、リミット値(limit-value)を切ることになる。   As shown in the figure, the peak value rises from time t (n−1) to t (n + 1), then continuously decreases, and at time t (n + 5), the limit value (limit-value) is cut. It will be.

このような場合、各時刻において、図示されるような処理がなされる。ここで注目すべきは、時刻t(n+2)、t(n+3)において、ピーク値が減少しているにもかかわらず、ピーク値が減少に転じる直前の大きなピーク値に基づく補正値(つまり、補正値(n+1))がそのまま使用されており、この部分では、ピークの抑圧を重視した適応制御がなされている。   In such a case, the processing as illustrated is performed at each time. What should be noted here is that a correction value (that is, a correction value) based on a large peak value immediately before the peak value starts to decrease despite the peak value decreasing at time t (n + 2) and t (n + 3). The value (n + 1)) is used as it is, and in this part, adaptive control is performed with emphasis on peak suppression.

次に、時刻t(n+4)になると、ピーク抑圧制御パラメータの設定値(hold-num=2)を超えて連続的にピークが下降する(3回連続)ため、信号品質の低下を防止するために、現在のピーク値を用いて緩やかな補正値(つまり、補正値(n+4))を用いたピーク制限を行う。   Next, at time t (n + 4), since the peak continuously falls over the set value (hold-num = 2) of the peak suppression control parameter (continuous three times), the signal quality is prevented from deteriorating. In addition, peak restriction using a gentle correction value (that is, correction value (n + 4)) is performed using the current peak value.

そして、時刻t(n+5)では、ピーク制限の必要がないから、補正値は1となる。
ピーク抑圧制御パラメータの設定値(hold-num)を大きくすれば、図3に示すように、ピーク抑圧を重視した適応制御となり、微調整が可能である。
At time t (n + 5), there is no need for peak restriction, so the correction value is 1.
If the set value (hold-num) of the peak suppression control parameter is increased, adaptive control emphasizing peak suppression is achieved as shown in FIG. 3, and fine adjustment is possible.

図12に、ピーク抑圧制御パラメータの設定値(hold-num)が“0”の場合と“2”の場合の、ベースバンド信号の振幅抑圧の程度の変化を示す。図中、実線で囲まれる部分A,Bを見れば明らかなように、ピーク抑圧制御パラメータの設定値(hold-num)が“2”の方が、ピーク抑圧の効果が大きいことがわかる。   FIG. 12 shows changes in the degree of amplitude suppression of the baseband signal when the set value (hold-num) of the peak suppression control parameter is “0” and “2”. As apparent from the portions A and B surrounded by the solid line in the figure, it can be seen that the peak suppression effect is greater when the set value (hold-num) of the peak suppression control parameter is “2”.

ピーク抑圧制御パラメータの設定値(hold-num)を適切に設定すれば、どのような場合でも、マルチキャリア信号のピークを所望のレベル内に抑えることが可能となる。これにより、厳格な規格でも、確実に満足できるようになる。   If the set value (hold-num) of the peak suppression control parameter is appropriately set, the peak of the multicarrier signal can be suppressed within a desired level in any case. This ensures that even strict standards can be satisfied.

次に、図13〜図17を用いて、適応ピークリミッタについて説明する。   Next, the adaptive peak limiter will be described with reference to FIGS.

図13は、適応ピークリミッタの構成を示すブロック図である。   FIG. 13 is a block diagram showing the configuration of the adaptive peak limiter.

上述したとおり、リミット値出力回路350は、チップ単位で、基地局(BTS)制御部900のベースバンド制御ボード910から通知される、各周波数チャネル自体の使用/不使用を示すオン/オフ情報(F1〜F4)や、各周波数チャネルのチップデータに関するHSDPAの適用/不適用を示すオン/オフ情報(DP1〜DP4)に基づき、リミット値テーブル(ルックアップテーブル)を参照して、リミット値LIMを出力させる。   As described above, the limit value output circuit 350 has on / off information (not shown) indicating use / non-use of each frequency channel itself notified from the baseband control board 910 of the base station (BTS) control unit 900 in units of chips. F1-F4) and on / off information (DP1-DP4) indicating application / non-application of HSDPA related to the chip data of each frequency channel, the limit value LIM is determined by referring to the limit value table (lookup table). Output.

ハードリミッタ300は、I、Qの各入力信号についての振幅Xnを算出する振幅算出部310と、算出された振幅とリミット値LIMとを比較する比較部320と、I、Qの各入力信号と、振幅Xnと、リミット値LIMとから補正値を算出する補正値算出部330と、スイッチ回路SWT1、SWT2と、を有する。   The hard limiter 300 includes an amplitude calculation unit 310 that calculates the amplitude Xn for each of the I and Q input signals, a comparison unit 320 that compares the calculated amplitude and the limit value LIM, and each of the I and Q input signals. , A correction value calculation unit 330 that calculates a correction value from the amplitude Xn and the limit value LIM, and switch circuits SWT1 and SWT2.

スイッチSWT1、SWT2は、比較部320の比較結果に応じてスイッチングされ、入力信号の振幅がリミット値LIMを超える場合には、a端子側に切り替えられ、入力信号の振幅がリミット値LIM未満の場合には、b端子側に切り替えられる。スイッチSWT1、SWT2がb端子側に切り替えられている場合には、入力信号が、補正されることなく、そのまま出力されることになる。   The switches SWT1 and SWT2 are switched according to the comparison result of the comparison unit 320. When the amplitude of the input signal exceeds the limit value LIM, the switches SWT1 and SWT2 are switched to the a terminal side, and the amplitude of the input signal is less than the limit value LIM. Is switched to the b terminal side. When the switches SWT1 and SWT2 are switched to the b terminal side, the input signal is output as it is without being corrected.

図14(a)は、リミット値をP0、P1、P2とした場合の、ハードリミッタの出力信号の特性を示す図であり、(b)は、リミット値と送信信号の品質の相対的な関係を示す図である。   FIG. 14A is a diagram showing the characteristics of the output signal of the hard limiter when the limit values are P0, P1, and P2, and FIG. 14B is the relative relationship between the limit value and the quality of the transmission signal. FIG.

次に、リミット値出力回路350における、アドレス変換回路352の動作と、リミット値テーブル(ROM)354の構成について、図15、図16を用いて、具体的に説明する。   Next, the operation of the address conversion circuit 352 and the configuration of the limit value table (ROM) 354 in the limit value output circuit 350 will be specifically described with reference to FIGS. 15 and 16.

図15は、4つの周波数チャネルCH1〜CH4(各チャネルにはI、Qの2系統の信号が含まれるため、合計で8系統の入力があることになる)のベースバンド信号の状態と、基地局(BTS)制御部900のベースバンド制御ボード910からチップ単位で通知される、各周波数チャネル自体の使用/不使用を示すオン/オフ情報(F1〜F4)、および、各周波数チャネルのチップデータに関するHSDPAの適用/不適用を示すオン/オフ情報(DP1〜DP4)の状態とを関連付けて示すタイミング図である。   FIG. 15 shows the state of baseband signals of four frequency channels CH1 to CH4 (each channel includes two systems of I and Q, so that there are eight systems in total), On / off information (F1 to F4) indicating use / non-use of each frequency channel and chip data of each frequency channel notified from the baseband control board 910 of the station (BTS) control unit 900 in units of chips. It is a timing diagram which shows in association with the state of on / off information (DP1 to DP4) indicating application / non-application of HSDPA for

図15では、便宜上、周波数チャネルCH2、CH3のデータは記載していない。また、図中、斜線を施したチップが、HSDPAを運用するチップである。   In FIG. 15, the data of the frequency channels CH2 and CH3 are not shown for convenience. In the figure, the hatched chips are chips that operate HSDPA.

図示されるように、HSDPAが運用されるチップについては、HSDPA運用オン/オフ情報(DP1〜DP4)がハイレベルとなり、同様に、周波数チャネルが使用される場合には、周波数オン/オフ情報(F1〜F4)がハイレベルとなる。   As shown in the figure, for a chip in which HSDPA is operated, HSDPA operation on / off information (DP1 to DP4) is at a high level. Similarly, when a frequency channel is used, frequency on / off information ( F1 to F4) become high level.

そして、図16に示すように、HSDPA運用オン/オフ情報(DP1〜DP4)、周波数オン/オフ情報(F1〜F4)をまとめて8ビットのアドレス情報とする。この場合、各情報のオンを“1”に対応させ、オフを“0”に対応させる。   Then, as shown in FIG. 16, the HSDPA operation on / off information (DP1 to DP4) and the frequency on / off information (F1 to F4) are combined into 8-bit address information. In this case, ON of each information is made to correspond to “1”, and OFF is made to correspond to “0”.

このようにすると、全部で256個のパターンが存在する。そして、各インデックス毎に、ROMアドレスとROMデータ(リミット値のデータ)を対応付けしてまとめておき、ROMデータ(リミット値のデータ)をROMに書き込んでルックアップテーブルを作成しておく。   In this way, there are a total of 256 patterns. For each index, a ROM address and ROM data (limit value data) are associated and collected, and the ROM data (limit value data) is written in the ROM to create a lookup table.

図16に記載のように、例えば、1)〜7)のシチュエーションが想定される。   As shown in FIG. 16, for example, situations 1) to 7) are assumed.

各状況を考慮し、HSDPAを運用する周波数チャネルに対しては、運用しない周波数チャネルよりも大きいリミット値を適用し(これにより、信号品質の低下を防ぐ)、また、不使用の周波数チャネルがある場合には、その不使用の周波数チャネルの数が増えるに従って、使用される他の周波数チャネルについてのリミット値が大きくなるようにリミット値を設定する(これにより、信号品質の低下を防ぐ)ようにする。   Considering each situation, a higher limit value is applied to frequency channels that operate HSDPA than non-operating frequency channels (this prevents signal quality from being degraded), and there are unused frequency channels. In such a case, the limit value is set so that the limit value for the other frequency channels used increases as the number of the unused frequency channels increases (this prevents the signal quality from deteriorating). To do.

図16中に示されるように、リミット値L1、L2に関しては、L2>L1の関係がある。また、L3は、周波数オン/オフビットがオンしている周波数チャネルの個数だけ“1”を加算し、この加算した数値を分母とし、分子を4とした分数を求め、これを(1/2)乗したものに、L1を乗算して求められる。同様に、L4は、周波数オン/オフビットがオンしている周波数チャネルの個数だけ“1”を加算し、この加算した数値を分母とし、分子を4とした分数を求め、これを(1/2)乗したものに、L2を乗算して求められる。   As shown in FIG. 16, the limit values L1 and L2 have a relationship of L2> L1. Also, L3 adds “1” by the number of frequency channels for which the frequency on / off bit is on, and obtains a fraction with the numerator as the denominator, and this is (1/2) ) It is obtained by multiplying the multiplied one by L1. Similarly, L4 adds “1” by the number of frequency channels for which the frequency on / off bit is on, and obtains a fraction with the numerator as the denominator, and this is (1 / 2) It is obtained by multiplying the multiplied one by L2.

図17(a)、(b)は、適応ピークリミッタを適用した場合の効果の一例を示す図である。   FIGS. 17A and 17B are diagrams illustrating an example of an effect when the adaptive peak limiter is applied.

図17(a)は、信号品質を評価する指標であるエラーベクトルマグニュチュードを、HSDPAを運用しない場合のサンプル(白丸でプロットされている)と、HSDPAを運用するサンプル(半分が黒く塗りつぶされたひし形でプロットされている)の双方について、測定(シミュレーションによる測定)した結果を示す図である。   FIG. 17A shows an error vector magnitude that is an index for evaluating signal quality, a sample when HSDPA is not operated (plotted by white circles), and a sample that operates HSDPA (half are blacked out). It is a figure which shows the result of having measured (measured by simulation) about both (it is plotted with the rhombus).

図中、基準Aは、HSDPAを運用しない場合の、3GPPのR99による基準(白丸でプロットされているサンプルの評価基準となる)であり、基準Bは、HSDPAを運用する場合の、3GPPのR5による基準(半分が黒く塗りつぶされたひし形でプロットされているサンプルの評価基準となる)である。   In the figure, the standard A is a standard according to R99 of 3GPP when HSDPA is not operated (the evaluation standard of the sample plotted with white circles), and the standard B is R5 of 3GPP when HSDPA is operated. (A standard for evaluating a sample plotted with a diamond half-filled in black).

同様に、図17(b)は、ピークコードドメインエラーについての測定サンプルを示しており、基準Cが、3GPPのR99による基準であり、基準Dが3GPPのR5による基準である。   Similarly, FIG. 17B shows a measurement sample for the peak code domain error, where the reference C is a reference according to 3GPP R99 and the reference D is a reference according to 3GPP R5.

図17(a)、(b)のいずれにおいても、信号品質の規格をクリアしていることがわかる。   17 (a) and 17 (b) that the signal quality standard is cleared.

また、図18(a)、(b)はそれぞれ、3GPPのテストモデル1およびテストモデル3を用いて、図1に示されるベースバンド信号処理LSIから出力されるマルチキャリア送信信号のピーク抑圧の度合を測定した図である。   18A and 18B show the degree of peak suppression of the multicarrier transmission signal output from the baseband signal processing LSI shown in FIG. 1, using the 3GPP test model 1 and test model 3, respectively. FIG.

両図から明らかなように、テストモデルを変更しても、ピーク抑圧特性の特性線の形状はほとんど変化せず、常に、所望のピーク抑圧が実現されていることがわかる。   As can be seen from both figures, even if the test model is changed, the shape of the characteristic line of the peak suppression characteristic hardly changes, and it can be seen that the desired peak suppression is always realized.

したがって、本発明によれば、マルチキャリア送信信号全体の瞬時ピークを、どのような場合でも所望の範囲に抑えつつ、各周波数チャネルの状況に応じて、送信信号の振幅を適応的に微調整して、ピーク抑圧と信号品質の確保とを両立させることができる。   Therefore, according to the present invention, the amplitude of the transmission signal is adaptively fine-tuned according to the situation of each frequency channel while suppressing the instantaneous peak of the entire multicarrier transmission signal to a desired range in any case. Thus, it is possible to achieve both peak suppression and ensuring signal quality.

次に、図19(および図1)に示されるハイブリッド歪補償回路(高周波パワーアンプを含む)について、具体的に説明する。   Next, the hybrid distortion compensation circuit (including the high frequency power amplifier) shown in FIG. 19 (and FIG. 1) will be specifically described.

上述のとおり、CDMA方式のマルチキャリア通信では、他の方式の移動体通信に比較して高周波電力増幅器(パワーアンプ)に対する線形性がより高く要求される。このため、適応プリディストーションなどの歪補償技術により、パワーアンプの線形性を補償しないと電力効率が極端に悪化する。   As described above, CDMA multicarrier communication requires higher linearity with respect to a high frequency power amplifier (power amplifier) than other types of mobile communication. For this reason, unless the linearity of the power amplifier is compensated by distortion compensation techniques such as adaptive predistortion, the power efficiency is extremely deteriorated.

パワーアンプの入力信号は、例えば、15〜20MHzの帯域幅をもつ。よって、歪成分の帯域も、100〜200MHz程度にまで広がる。   The input signal of the power amplifier has a bandwidth of 15 to 20 MHz, for example. Therefore, the distortion component band also extends to about 100 to 200 MHz.

この歪成分を適応プリディストーションだけで補償するためには、プリディストーション処理を施したデジタル信号を、少なくとも歪成分の帯域と同じ100〜200MHz程度のサンプリング周波数でD/A変換する必要がある。   In order to compensate for this distortion component only by adaptive predistortion, it is necessary to D / A convert the digital signal subjected to predistortion processing at least with a sampling frequency of about 100 to 200 MHz which is the same as the band of the distortion component.

また、適応プリディストーション処理を行おうとすると、パワーアンプの出力信号をデジタル信号処理系に帰還させる必要があるため、同様に、少なくとも歪成分の帯域と同じ100〜200MHz程度のサンプリング周波数でA/D変換を行う必要がある。   Further, when the adaptive predistortion processing is performed, it is necessary to feed back the output signal of the power amplifier to the digital signal processing system. Similarly, at the same sampling frequency of at least about 100 to 200 MHz as the distortion component band, A / D Conversion needs to be done.

そして、更に、CDMA通信方式の規格によると、D/A変換器やA/D変換器には、12ビット〜16ビットにも及ぶ分解能が要求される。   Further, according to the standard of the CDMA communication system, the D / A converter and the A / D converter are required to have a resolution of 12 bits to 16 bits.

現在の半導体技術では、高分解能(12〜16ビット)を確保しつつ、100〜200MHzで動作可能なD/A変換器やA/D変換器を製造することは非常に困難である。   In the current semiconductor technology, it is very difficult to manufacture a D / A converter and an A / D converter that can operate at 100 to 200 MHz while ensuring high resolution (12 to 16 bits).

また、仮に、そのようなD/A変換器やA/D変換器が製造できたとしても、動作時の電源消費量は莫大なものとなる。このことは、電力効率を向上させようとする歪補償とは逆行することになる。   Even if such a D / A converter or A / D converter can be manufactured, the power consumption during operation becomes enormous. This is contrary to distortion compensation that attempts to improve power efficiency.

このため、図19のハイブリッド歪補償回路では、適応プリディストーション処理を適用する信号(ベースバンド入力信号)の帯域は、D/A変換器やA/D変換器における12〜16ビットの分解能を達成できる周波数に限定する。   For this reason, in the hybrid distortion compensation circuit of FIG. 19, the band of the signal (baseband input signal) to which the adaptive predistortion processing is applied achieves a resolution of 12 to 16 bits in the D / A converter and the A / D converter. Limit to the frequency that can be.

そして、それ以上の高い周波数の帯域に発生する歪(高次歪)を、デジタル信号処理により正確に特性調整をなされたフィードフォワード歪補償回路によって、効果的に取り除く。   Then, distortion (high-order distortion) generated in a higher frequency band than that is effectively removed by a feedforward distortion compensation circuit whose characteristics are accurately adjusted by digital signal processing.

これにより、既存のLSI技術を用いて、従来不可能であった極めて高精度の歪補償が可能となる。   As a result, it becomes possible to perform distortion compensation with extremely high accuracy, which has been impossible in the past, using existing LSI technology.

以下、具体的に説明する。   This will be specifically described below.

図1に示されるように、このハイブリッド歪補償回路は、適応プリディストーション部(デジタル信号処理部)14と、高周波電力増幅器32と、2つの入力端TA1、TA2をもつフィードフォワード歪補償回路(高周波パワーアナログ回路)30と、このフィードフォワード歪補償回路30の2つの入力信号、出力信号、あるいはフィードフォワードループの信号のいずれかを選択的に取り出すための高周波スイッチ回路(以下、単にスイッチ回路という)SWと、制御・監視部(デジタル信号処理系に属する)と、フィードフォワード歪補償回路30の入力端TA2に与えられる基準信号(歪補償回路自体の入力信号(IN)である)の振幅(利得)・位相・遅延を調整するための振幅・位相・遅延調整器51と、スイッチ回路SWの切替を制御すると共に、各部をシーケンシャルに動作させるために必要な情報(P1、P2)を各部に与えるシーケンサ80と、を主要な構成要素として有する。   As shown in FIG. 1, this hybrid distortion compensation circuit includes an adaptive predistortion unit (digital signal processing unit) 14, a high-frequency power amplifier 32, and a feedforward distortion compensation circuit (high-frequency component having two inputs TA1 and TA2). Power analog circuit) 30 and a high-frequency switch circuit (hereinafter simply referred to as a switch circuit) for selectively extracting one of two input signals, output signals, or feedforward loop signals of the feedforward distortion compensation circuit 30 SW, control / monitoring unit (belonging to digital signal processing system), amplitude of reference signal (input signal (IN) of distortion compensation circuit itself) given to input terminal TA2 of feedforward distortion compensation circuit 30 (gain) Amplitude / phase / delay adjuster 51 for adjusting phase / delay and switch circuit SW Controls the exchange comprises a sequencer 80 which gives to each unit information (P1, P2) required to operate each section sequentially, as main components.

そして、デジタル信号処理系とアナログ信号処理系との間で信号の授受を行うための信号経路には、D/A変換器20、56と、A/D変換器28と、周波数変換回路(RFキャリア発振器24、ミキサ22、26、58を構成要素とする)が介在している。   A signal path for exchanging signals between the digital signal processing system and the analog signal processing system includes D / A converters 20 and 56, an A / D converter 28, and a frequency conversion circuit (RF The carrier oscillator 24 and the mixers 22, 26, and 58 are used as constituent elements).

フィードフォワード歪補償回路30は、図示されるように、歪成分(プリディストーション歪補償で除去できずに残留している線形歪成分)を含む信号をメインパスに入力するための入力端TA1と、歪を含まない基準信号をフィードフォワードループに入力するための入力端TA2を有する。なお、メインパスとは、入力端TA1と結合器38とを結ぶ線路のことである。   As shown in the figure, the feedforward distortion compensation circuit 30 includes an input terminal TA1 for inputting a signal including a distortion component (a linear distortion component remaining without being removed by predistortion distortion compensation) to the main path; It has an input terminal TA2 for inputting a reference signal not including distortion into the feedforward loop. The main path is a line connecting the input terminal TA1 and the coupler 38.

また、フィードフォワードループは、信号振幅を調整するためのアッテネータ(減衰器)42と、メインパスの信号から歪成分を分離するための結合器46と、歪成分の信号を増幅するエラーアンプ48と、エラーアンプ46の出力信号の位相を反転するための移相器50と、移相器50の出力信号をメインパスに帰還させるための結合器38と、を具備する。   The feedforward loop includes an attenuator (attenuator) 42 for adjusting the signal amplitude, a coupler 46 for separating the distortion component from the main path signal, and an error amplifier 48 for amplifying the distortion component signal. And a phase shifter 50 for inverting the phase of the output signal of the error amplifier 46, and a coupler 38 for feeding back the output signal of the phase shifter 50 to the main path.

本ハイブリッド歪補償装置は、ベースバンドデジタル信号に対して適応プリディストーション処理を行う適応プリディストーション部14と、フィードフォワード歪補償回路30とを複合したハイブリッド構成を有する。   The hybrid distortion compensation apparatus has a hybrid configuration in which an adaptive predistortion unit 14 that performs adaptive predistortion processing on a baseband digital signal and a feedforward distortion compensation circuit 30 are combined.

ただし、これらを単純に組み合わせることは不可能である。   However, it is impossible to simply combine them.

そこで、図19の回路では、フィードフォワード歪補償回路30に、2つの入力端TA1、TA2を設け、各々に、高周波電力増幅器32の出力信号(プリディストーション歪補償では除去することができなかった残留歪成分を含む信号)と、歪を含まない基準信号をそれぞれ独立に入力する新規な構成を採用し、タイプの異なる歪補償回路の複合化を可能とした。   Therefore, in the circuit of FIG. 19, the feedforward distortion compensation circuit 30 is provided with two input terminals TA1 and TA2, and the output signal of the high frequency power amplifier 32 (residual that could not be removed by predistortion distortion compensation) is provided for each of them. A new configuration in which a signal including a distortion component) and a reference signal including no distortion are input independently, and distortion compensation circuits of different types can be combined.

ハイブリッド歪補償方法における歪補償処理は、2つの処理に大別される。   Distortion compensation processing in the hybrid distortion compensation method is roughly divided into two processes.

つまり、フルデジタル制御の適応プリディストーション歪補償にて、D/A変換器20、56やA/D変換器28のサンプリング周波数帯域内の、高レベルの歪成分である高周波電力増幅器の低次の歪成分を高い安定性を持って取り除く。   That is, in the adaptive predistortion distortion compensation of full digital control, the low-order high-frequency power amplifier that is a high-level distortion component within the sampling frequency band of the D / A converters 20 and 56 and the A / D converter 28 is used. Remove distortion components with high stability.

そして、残留する低レベルの高次IM歪成分(サンプリング周波数帯域の外の成分)を、フィードフォワード歪補償処理で取り除く。これにより、従来にない、高精度の広帯域歪補償が実現する。   The remaining low-level high-order IM distortion components (components outside the sampling frequency band) are removed by feedforward distortion compensation processing. Thereby, unprecedented high-accuracy broadband distortion compensation is realized.

ここで、問題となるのは、アナログ回路を用いたフィードフォワード歪補償の精度が高くないと、適応プリディストーション歪補償で取り除くことができなかった低レベルの高次IM歪成分の除去が不十分となり、本発明がめざす、歪除去精度の飛躍的な向上を達成できないことである。   Here, the problem is that if the accuracy of feedforward distortion compensation using an analog circuit is not high, removal of low-level high-order IM distortion components that could not be removed by adaptive predistortion distortion compensation is insufficient. Thus, the dramatic improvement in distortion removal accuracy aimed by the present invention cannot be achieved.

フィードフォワード歪補償回路30における高精度の歪除去は、2つの入力端TA1、TA2に入力される2つの信号の入力レベル(振幅)、位相、遅延が完全に一致していることを前提として実現される。   High-precision distortion removal in the feedforward distortion compensation circuit 30 is realized on the assumption that the input levels (amplitudes), phases, and delays of the two signals input to the two input terminals TA1 and TA2 are completely the same. Is done.

そこで、図19の歪補償回路(ハイブリッド歪補償回路)には、フィードフォワード歪補償回路30に入力される2つの信号の振幅等を完全に一致させるための調整を行う調整機構が設けられており、この点は、本発明の歪補償回路の極めて重要な特徴である。   Accordingly, the distortion compensation circuit (hybrid distortion compensation circuit) of FIG. 19 is provided with an adjustment mechanism that performs adjustment to completely match the amplitudes of the two signals input to the feedforward distortion compensation circuit 30. This is an extremely important feature of the distortion compensation circuit of the present invention.

つまり、図19の歪補償回路では、適応プリディストーション処理においては、フィードバックパス(フィードフォワード歪補償処理後の信号を適応プリディストーション部14に戻すための信号経路)が必須であることに着目し、このフィードバックパスを活用して、フィードフォワード歪補償回路30の2つの入力信号(図19の信号A1、A2)や、フィードフォワードループの信号(図19の信号A3)を、デジタル信号処理系に戻す。   That is, in the distortion compensation circuit of FIG. 19, paying attention to the fact that the feedback path (signal path for returning the signal after the feedforward distortion compensation process to the adaptive predistortion unit 14) is essential in the adaptive predistortion process, Utilizing this feedback path, two input signals (signals A1 and A2 in FIG. 19) of the feedforward distortion compensation circuit 30 and a feedforward loop signal (signal A3 in FIG. 19) are returned to the digital signal processing system. .

そして、制御・監視部60にて、高精度なデジタル信号処理を用いて、フィードフォワード歪補償回路30の2つの入力信号間の、振幅(利得)、初期位相、伝送遅延の差分(少なくとも、いずれかの特性についての差分)を厳密に測定する。   Then, the control / monitoring unit 60 uses high-precision digital signal processing to determine the difference (at least in any case) between the amplitude (gain), initial phase, and transmission delay between the two input signals of the feedforward distortion compensation circuit 30. The difference between these characteristics is strictly measured.

次に、振幅等の調整器51にて、測定された差分がなくなるように、基準信号(歪補償回路の入力信号(IN))の振幅,位相,遅延の少なくとも一つ(実際には、これらの特性すべてを調整するのが好ましい)を調整する。   Next, at least one of the amplitude, phase, and delay of the reference signal (the input signal (IN) of the distortion compensation circuit) so as to eliminate the difference measured by the adjuster 51 such as the amplitude (actually, these It is preferable to adjust all of the characteristics.

これにより、フィードフォワード歪補償回路30の2つの入力信号間の、振幅(利得)、初期位相、伝送遅延といった特性が完全に一致し、高精度のフィードフォワード歪補償を行うための条件が整う。   As a result, the characteristics such as the amplitude (gain), the initial phase, and the transmission delay between the two input signals of the feedforward distortion compensation circuit 30 are completely matched, and the conditions for performing highly accurate feedforward distortion compensation are established.

また、フィードフォワード歪補償回路30に入力される高周波電力増幅器32の出力信号は、プリディストーション歪補償によって高レベルの歪が除去された信号である。   The output signal of the high frequency power amplifier 32 input to the feedforward distortion compensation circuit 30 is a signal from which high level distortion has been removed by predistortion distortion compensation.

したがって、フィードフォワードループ中に介在するエラーアンプ48には、高レベルの歪成分が入力されないことになる。よって、エラーアンプの電力増幅率を低めに設定することができる。このことは、消費電力の低減に貢献する。   Therefore, a high level distortion component is not input to the error amplifier 48 interposed in the feed forward loop. Therefore, the power gain of the error amplifier can be set low. This contributes to reduction of power consumption.

プリディストーション処理およびフィードフォワード歪補償回路30の2つの入力信号の特性調整が終了すると、スイッチ回路SWからは、フィードフォワード歪補償回路30の出力信号(図1の信号A4)が出力され、デジタル信号処理系に戻される。   When the predistortion processing and the characteristic adjustment of the two input signals of the feedforward distortion compensation circuit 30 are completed, the output signal (signal A4 in FIG. 1) of the feedforward distortion compensation circuit 30 is output from the switch circuit SW, and the digital signal Returned to the processing system.

そして、制御・監視部60は、この帰還信号の特性を監視し、所望の歪補償精度が確保できなくなったとき、プリディストーション処理およびフィードフォワード歪補償回路30の2つの入力信号の特性調整を再度、順次、実行する。信号処理の順序は、シーケンサ80により制御される。   Then, the control / monitoring unit 60 monitors the characteristics of the feedback signal, and when the desired distortion compensation accuracy cannot be ensured, the predistortion process and the characteristic adjustment of the two input signals of the feedforward distortion compensation circuit 30 are performed again. Execute sequentially. The sequence of signal processing is controlled by the sequencer 80.

以上の主要な動作(および回路の主要な状態)をまとめると、図20に示すようになる。   The above main operations (and main states of the circuit) are summarized as shown in FIG.

すなわち、まず、スイッチ回路(SW)をd端子側に切り替え、適応プリディストーション処理を行う(状態1、ステップ100)。   That is, first, the switch circuit (SW) is switched to the d terminal side, and adaptive predistortion processing is performed (state 1, step 100).

次に、スイッチ回路(SW)をa端子側に切り替える。   Next, the switch circuit (SW) is switched to the a terminal side.

そして、フィードフォワード歪補償回路における2つの入力信号(メインパスへの入力信号と基準信号)間の利得(振幅)、遅延、位相のインバランスを測定し、そのインバランスを解消するべく、基準信号の特性の調整を行う(状態2、ステップ102)。   Then, the gain (amplitude), delay, and phase imbalance between the two input signals (input signal to the main path and the reference signal) in the feedforward distortion compensation circuit are measured, and the reference signal is removed to eliminate the imbalance. Is adjusted (state 2, step 102).

次に、スイッチ回路(SW)をb端子側に切り替え、状態2における調整の結果をチェックするための状態3に移行する。   Next, the switch circuit (SW) is switched to the b terminal side, and the state shifts to the state 3 for checking the adjustment result in the state 2.

この状態3では、フィードフォワードループにおける歪信号以外の基準信号の成分の電力値(基準信号の漏れ(リーク)量)を測定する(ステップ104)。そして、そのリーク量がしきい値を超えているか否かを判定し、NGならばステップ102に戻り、OKならば、状態4に移行する(ステップ106)。   In this state 3, the power value of the reference signal component other than the distortion signal in the feedforward loop (reference signal leakage) is measured (step 104). Then, it is determined whether or not the leak amount exceeds the threshold value. If it is NG, the process returns to step 102, and if it is OK, the process proceeds to state 4 (step 106).

状態4では、スイッチ回路(SW)はc端子側に切り替えられる。そして、歪補償回路の最終出力信号を周波数スペクトル測定し、所定の基準マスクパターン(スペクトルエミッションマスクパターン)と比較し、周波数軸上での歪の抑圧状態を判定する(ステップ108)。   In state 4, the switch circuit (SW) is switched to the c terminal side. Then, the frequency spectrum of the final output signal of the distortion compensation circuit is measured and compared with a predetermined reference mask pattern (spectrum emission mask pattern) to determine the distortion suppression state on the frequency axis (step 108).

その判定の結果、周波数スペクトルが許容範囲内に抑圧されているならば(ステップ110)、そのまま監視を続行し、そうでなければ(ステップ110)、ステップ100に戻って、上述の処理をシーケンシャルに実行する。   As a result of the determination, if the frequency spectrum is suppressed within the allowable range (step 110), the monitoring is continued as it is. If not (step 110), the process returns to step 100 and the above processing is performed sequentially. Execute.

図21(a)〜(d)はそれぞれ、図19の回路における入力信号(キャリア数3)、プリディストーション信号、フィードフォワード歪補償における基準信号、出力信号の周波数スペクトルを示している。   FIGS. 21A to 21D respectively show the frequency spectrum of the input signal (number of carriers 3), predistortion signal, reference signal in feedforward distortion compensation, and output signal in the circuit of FIG.

この図から明らかなように、本発明によると、広い帯域に渡って、精度の高い歪補償を行うことができる。   As is clear from this figure, according to the present invention, it is possible to perform highly accurate distortion compensation over a wide band.

このように、図19のハイブリッド歪補償回路は、入力デジタル信号に対して、電力増幅器の非線形特性とは逆特性の歪を予め与える適応プリディストーション回路と、この適応プリディストーション回路が歪補償することができない歪成分をフィードフォワードループによって補償するフィードフォワード歪補償回路と、を有し、フィードフォワード歪補償回路には、2つの信号を個別に入力できるような2つの信号入力点が存在して、一方の信号入力点には、前記プリディストーション回路による適応プリディストーション処理を経た信号を入力し、他方の信号入力点には、前記適応プリディストーション回路による適応プリディストーション処理を経る前の前記入力デジタル信号に対応する基準信号を入力するようにして、両回路を、各々の回路の特性を最大限に引き出すことができる形態で接続したものである。   As described above, the hybrid distortion compensation circuit shown in FIG. 19 has an adaptive predistortion circuit that applies in advance a distortion having a characteristic opposite to the nonlinear characteristic of the power amplifier to the input digital signal, and the adaptive predistortion circuit compensates for the distortion. A feedforward distortion compensation circuit that compensates for a distortion component that cannot be performed by a feedforward loop, and the feedforward distortion compensation circuit has two signal input points at which two signals can be individually input, A signal that has undergone adaptive predistortion processing by the predistortion circuit is input to one signal input point, and the input digital signal that has not undergone adaptive predistortion processing by the adaptive predistortion circuit is input to the other signal input point. Input the reference signal corresponding to the 'S circuit characteristics which are connected in a form that can be maximized.

つまり、図19の歪補償回路は、デジタル信号処理回路と高周波パワーアナログ回路をD/A変換器およびA/D変換器を含む信号経路を介して接続した回路構成をもつ、フルデジタル制御方式の新規な歪補償回路である。   That is, the distortion compensation circuit of FIG. 19 is a fully digital control system having a circuit configuration in which a digital signal processing circuit and a high-frequency power analog circuit are connected via a signal path including a D / A converter and an A / D converter. This is a novel distortion compensation circuit.

そして、この歪補償回路は、好ましくは、以下の(1)〜(5)の処理を行い、下記の効果を得る。   The distortion compensation circuit preferably performs the following processes (1) to (5) to obtain the following effects.

(1)適応プリディストーション処理を、デジタル信号処理にて行う。   (1) The adaptive predistortion processing is performed by digital signal processing.

デジタル信号処理によって、プリディストーションを実現するため、アナログ方式のプリディストーションに比べて高い精度の処理が可能である。   Since predistortion is realized by digital signal processing, it is possible to perform processing with higher accuracy than analog predistortion.

(2)フィードフォワード歪補償回路から高周波アナログ信号を取り出し、取り出したアナログ信号をデジタル信号に変換し、周波数スペクトル分析などの高度なデジタル信号処理を用いて、そのデジタル信号の所望の特性を極めて高精度に測定し、その測定結果を全体の回路の制御、監視の基礎とする。   (2) Extracting a high-frequency analog signal from the feedforward distortion compensation circuit, converting the extracted analog signal into a digital signal, and using advanced digital signal processing such as frequency spectrum analysis, the desired characteristics of the digital signal are extremely high. Measure accurately and use the measurement results as the basis for control and monitoring of the entire circuit.

つまり、アナログ信号処理とは比較にならない、高精度なデータを基礎として制御、監視を行うため、適応プリディストーション処理機能およびフィードフォワード歪補償処理機能のそれぞれが格段に向上し、歪補償能力が飛躍的に向上する。   In other words, because control and monitoring are performed based on high-precision data that is not compared with analog signal processing, each of the adaptive predistortion processing function and feedforward distortion compensation processing function has been greatly improved, and distortion compensation capability has jumped. Improve.

(3)歪補償処理を複数のステージに分け、各ステージを、シーケンシャルに制御する。   (3) Distortion compensation processing is divided into a plurality of stages, and each stage is controlled sequentially.

通信環境は刻々と変化するものの、短時間でみれば、ある期間内では信号の特性は変化しないと見ることができる。この点に着目し、複数のステージを、所定の手順に従ってシーケンシャルに実行することで、歪補償処理を、デジタル制御によって無理なく行えるようになる。   Although the communication environment changes every moment, in a short time, it can be seen that the signal characteristics do not change within a certain period. By paying attention to this point and executing the plurality of stages sequentially according to a predetermined procedure, the distortion compensation processing can be performed without difficulty by digital control.

(4)複数のステージは、例えば、適応プリディストーション処理を行う第1のステージと、フィードフォワード歪補償回路に独立に入力される2つの信号、すなわち非線形歪を含むメインパスへの入力信号と、非線形歪を含まない基準信号(フィードフォワードループに入力される信号である)の振幅、位相、遅延量といった特性を揃えるべく調整を行う第2のステージと、第2のステージによる調整の成果を確認する第3のステージと、フィードフォワード歪補償後の信号の特性を監視する第4のステージを含む。   (4) The plurality of stages include, for example, a first stage that performs adaptive predistortion processing, two signals that are independently input to the feedforward distortion compensation circuit, that is, an input signal to the main path that includes nonlinear distortion, Confirmation of the second stage for adjusting the characteristics such as the amplitude, phase, and delay amount of the reference signal (which is input to the feed-forward loop) that does not include nonlinear distortion, and the results of adjustment by the second stage And a fourth stage for monitoring the characteristics of the signal after feedforward distortion compensation.

フィードフォワード歪補償回路の2つの独立した入力信号の特性を厳密に揃える調整を必ず実行するため、前段のプリディストーション回路の存在に起因するフィードフォワード歪補償への悪影響を排除することができる。よって、適応プリディストーションとフィードフォワード歪補償の各々の精度が確保され、両処理の相乗効果によって、飛躍的に歪補償性能を向上することが可能となる。   Since the adjustment that strictly aligns the characteristics of the two independent input signals of the feedforward distortion compensation circuit is always executed, the adverse effect on the feedforward distortion compensation due to the presence of the pre-distortion circuit in the previous stage can be eliminated. Therefore, the accuracy of each of adaptive predistortion and feedforward distortion compensation is ensured, and the distortion compensation performance can be drastically improved by the synergistic effect of both processes.

すなわち、デジタル制御の適応プリディストーション歪補償回路は、A/D変換器やD/A変換器のサンプリング周波数の帯域の外に広がる低レベルの高次IM歪成分(相互変調歪成分)については、取り除くことはできない。   In other words, the digitally controlled adaptive predistortion distortion compensation circuit has a low-level high-order IM distortion component (intermodulation distortion component) that spreads outside the sampling frequency band of the A / D converter or D / A converter. It cannot be removed.

しかし、サンプリング周波数の帯域内であれば、高レベルの歪成分である、電力増幅器の低次の歪成分を高い安定性をもって取り除くことができる。そして、残留する低レベルの高次IM歪成分を、高精度のフィードフォワード歪補償処理にて効果的に取り除けば、広帯域の信号についての安定した高精度の歪補償が実現される。   However, within the sampling frequency band, it is possible to remove a high-order distortion component, which is a low-order distortion component of the power amplifier, with high stability. If the remaining low-level high-order IM distortion components are effectively removed by high-precision feedforward distortion compensation processing, stable high-precision distortion compensation for a wideband signal is realized.

また、歪が精度よく抑圧されているため、フィードフォワード歪補償回路内のフィードフォワードループに設けられているエラーアンプの利得を下げることができ、消費電力の低減に役立つ。   In addition, since distortion is accurately suppressed, the gain of an error amplifier provided in the feedforward loop in the feedforward distortion compensation circuit can be reduced, which helps to reduce power consumption.

(5)上述のような第1〜第3のステージを経て、歪補償回路の全体の調整が一通り終了すると、監視ステージ(第4のステージ)に移行するが、歪が所定の範囲に抑圧されている限り、プリディストーション特性の適応的な調整やフィードフォワード歪補償回路の入力信号の特性調整は行われず、この期間では、各回路の特性が固定である。したがって、常時、適応制御を行うアナログ回路と異なり、この点でも、消費電力の削減が可能である。   (5) After completing the overall adjustment of the distortion compensation circuit through the first to third stages as described above, the process proceeds to the monitoring stage (fourth stage), but the distortion is suppressed to a predetermined range. As long as this is done, adaptive adjustment of the predistortion characteristic and characteristic adjustment of the input signal of the feedforward distortion compensation circuit are not performed, and the characteristic of each circuit is fixed during this period. Therefore, unlike an analog circuit that always performs adaptive control, power consumption can be reduced in this respect as well.

(6)また、近年の移動体通信機器が、通常備えているデジタル信号処理機能(相関検出、電力測定といった機能)を利用することができるため、本発明の歪補償方法を実施することは比較的容易であり、実用価値が高い。   (6) Moreover, since the recent mobile communication devices can use digital signal processing functions (functions such as correlation detection and power measurement) that are normally provided, it is comparative to implement the distortion compensation method of the present invention. Easy and practical value is high.

図1に示すように、以上説明した、本発明の各技術を組み合わせることで、従来にない、優れた効果を得ることができる。   As shown in FIG. 1, by combining the techniques of the present invention described above, it is possible to obtain an excellent effect that is not found in the past.

すなわち、マルチキャリア送信信号のピーク抑圧技術によって、マルチキャリア送信信号全体で見た瞬時ピークを、どのような場合でも規格内に抑えることができ、これによって、後段の高周波パワーアンプの電力効率の低下を防ぐことができる。   In other words, multi-carrier transmission signal peak suppression technology can suppress the instantaneous peak seen in the entire multi-carrier transmission signal within the standard in any case, thereby reducing the power efficiency of the subsequent high-frequency power amplifier. Can be prevented.

すなわち、マルチキャリア信号のピーク抑圧が不十分な場合には、大きな余裕を確保する必要から、図22(高周波アンプの入出力特性を示す図)における領域A2付近を動作域(ダイナミックレンジ)とする必要があるが、マルチキャリア信号のピーク抑圧が常に十分であるならば、高周波アンプをA1付近で動作させることができ、これによって、高周波アンプの電力効率の低下を防ぐことができる。   That is, when the peak suppression of the multicarrier signal is insufficient, it is necessary to secure a large margin, and therefore the area A2 and the vicinity thereof in FIG. Although it is necessary, if the peak suppression of the multicarrier signal is always sufficient, the high-frequency amplifier can be operated in the vicinity of A1, thereby preventing a reduction in power efficiency of the high-frequency amplifier.

また、適応ピークリミッタ技術により、W−CDMAにおけるHSDPAを運用する場合(すなわち、変調方式が適応的に切り換わるため、より厳しい制御が求められる場合)であっても、ピークリミットと信号品質とを両立させることが可能となる。さらに、ハイブリッド歪補償回路により高精度な歪補償を行うことで、送信信号の所望の水準の品質を確保することができる。   Moreover, even when HSDPA in W-CDMA is operated by the adaptive peak limiter technology (that is, when stricter control is required because the modulation method is adaptively switched), the peak limit and the signal quality are reduced. It is possible to achieve both. Furthermore, a desired level of quality of the transmission signal can be ensured by performing highly accurate distortion compensation by the hybrid distortion compensation circuit.

これにより、3GPPの規格を遵守した、次世代の移動体通信を実現することが可能となる。   This makes it possible to realize next-generation mobile communication that complies with 3GPP standards.

以上の説明では、W−CDMA方式の通信を例にとって説明したが、本発明は、他の通信方式にも適用可能である。例えば、本発明のピークリミッタは、高速なパケット伝送をサポートする他のCDMA通信方式においても、適用することができる。   In the above description, the W-CDMA communication has been described as an example. However, the present invention can also be applied to other communication methods. For example, the peak limiter of the present invention can be applied to other CDMA communication systems that support high-speed packet transmission.

本発明の無線送信装置の一例の構成を示すブロック図The block diagram which shows the structure of an example of the radio | wireless transmitter of this invention 本発明の、ピーク抑圧機能をもつマルチキャリア信号生成回路の一例の構成を示すブロック図The block diagram which shows the structure of an example of the multicarrier signal generation circuit with a peak suppression function of this invention 図2の回路により生成されたマルチキャリア送信信号のCCDF(相補累積分布関数)を示す図The figure which shows CCDF (complementary cumulative distribution function) of the multicarrier transmission signal produced | generated by the circuit of FIG. 図2の回路における、マルチキャリア合成前の各シングルキャリア信号の特性を示す図The figure which shows the characteristic of each single carrier signal before multicarrier composition in the circuit of Drawing 2 (a)シングルキャリア信号に対してピーク抑圧処理を実施する場合の問題点を説明するための図(b)マルチキャリア信号に対してピーク抑圧処理を実施する場合の利点を説明するための図(A) The figure for demonstrating the problem in the case of implementing the peak suppression process with respect to a single carrier signal. (a)シングルキャリア信号についてリミット処理を行う従来のピークリミット回路の構成を示すブロック図(b)シングルキャリア信号(ローパスフィルタ通過前)のCCDF特性を示す図(A) Block diagram showing the configuration of a conventional peak limit circuit that performs limit processing on a single carrier signal. (B) A diagram showing CCDF characteristics of a single carrier signal (before passing through a low-pass filter). (a)シングルキャリア信号についてリミット処理を行う従来のピークリミット回路の構成を示すブロック図(b)シングルキャリア信号(ピーク抑圧後、ローパスフィルタの通過後)のCCDF特性を示す図(A) Block diagram showing the configuration of a conventional peak limit circuit that performs limit processing on a single carrier signal. (B) A diagram showing CCDF characteristics of a single carrier signal (after peak suppression and after passing through a low-pass filter). (a)図6(a)に示される従来のピークリミット回路を並列に配置した、従来のマルチキャリア信号生成回路の構成を示すブロック図(b)マルチキャリア信号のCCDF特性を示す図(A) Block diagram showing the configuration of a conventional multicarrier signal generation circuit in which the conventional peak limit circuits shown in FIG. 6 (a) are arranged in parallel. (B) Diagram showing CCDF characteristics of a multicarrier signal. 図1のピーク補正値算出部におけるピーク検出動作を説明するための図The figure for demonstrating the peak detection operation | movement in the peak correction value calculation part of FIG. 図1のピーク補正値算出部における主要な動作手順を示すフロー図The flowchart which shows the main operation | movement procedures in the peak correction value calculation part of FIG. 具体的な補正値の算出手順を説明するための図A diagram for explaining a specific correction value calculation procedure ピーク抑圧制御パラメータの設定値変更による効果を説明するための図The figure for explaining the effect by changing the setting value of the peak suppression control parameter 本発明の適応ピークリミッタの一例の構成を示すブロック図The block diagram which shows the structure of an example of the adaptive peak limiter of this invention (a)ハードリミッタの出力特性を示す図(b)ハードリミッタのリミット値と送信信号の品質との相対的な関係を示す図(A) The figure which shows the output characteristic of a hard limiter (b) The figure which shows the relative relationship between the limit value of a hard limiter, and the quality of a transmission signal 周波数チャネルのオン/オフ情報およびHSDPA運用のオン/オフ情報と、ベースバンド信号とを関連付けて示すタイミング図Timing chart showing frequency channel on / off information and HSDPA operation on / off information in association with a baseband signal ROMアドレスとROMデータとの関連を説明するための図The figure for demonstrating the relationship between ROM address and ROM data (a)エラーベクトルマグニチュードの測定結果の一例を示す図(b)ピークコードドメインエラーの測定結果の一例を示す図(A) The figure which shows an example of the measurement result of an error vector magnitude (b) The figure which shows an example of the measurement result of a peak code domain error (a)3GPPのテストモデル1を用いて、マルチキャリア送信信号のCCDF特性を測定した結果の一例を示す図(b)3GPPのテストモデル3を用いて、マルチキャリア送信信号のCCDF特性を測定した結果の一例を示す図(A) Figure showing an example of the result of measuring the CCDF characteristics of a multicarrier transmission signal using 3GPP test model 1 (b) The CCDF characteristics of a multicarrier transmission signal were measured using 3GPP test model 3 Figure showing an example of the results 本発明で使用されるハイブリッド歪補償回路(高周波アンプを含む)の構成を示すブロック図Block diagram showing the configuration of a hybrid distortion compensation circuit (including a high-frequency amplifier) used in the present invention ハイブリッド歪補償回路の主要な動作手順を示すフロー図Flow chart showing the main operation procedure of the hybrid distortion compensation circuit (a)ハイブリッド歪補償回路に入力されるマルチキャリア送信信号の周波数スペクトラムの一例を示す図(b)プリディストーション処理後の信号の周波数スペクトラムの一例を示す図(c)フィードフォワード歪補償回路に入力される基準信号の周波数スペクトラムの一例を示す図(d)ハイブリッド歪補償回路から出力されるマルチキャリア送信信号の周波数スペクトラムの一例を示す図(A) Diagram showing an example of a frequency spectrum of a multicarrier transmission signal input to the hybrid distortion compensation circuit (b) Diagram showing an example of a frequency spectrum of a signal after predistortion processing (c) Input to the feedforward distortion compensation circuit (D) The figure which shows an example of the frequency spectrum of the multicarrier transmission signal output from a hybrid distortion compensation circuit 高周波パワーアンプの電力効率について説明するための図Diagram for explaining the power efficiency of a high-frequency power amplifier

符号の説明Explanation of symbols

200a〜200d ユーザー信号多重部
300 ハードリミッタ
350 リミット値出力回路
352 アドレス変換回路
354 リミット値テーブル
400 適応ピークリミッタ
500 ピーク抑圧機能をもつマルチキャリア信号生成回路
502 n倍補間回路
504 ローパスフィルタ
506、512、518 乗算器
508 第1の遅延回路
510 第2の遅延回路
570 ピーク補正値算出部
572 ピーク検出部
574 相対比較/判定部
576 補正値算出部
590 合成回路
700 ハイブリッド歪補償回路
200a to 200d User signal multiplexing unit 300 Hard limiter 350 Limit value output circuit 352 Address conversion circuit 354 Limit value table 400 Adaptive peak limiter 500 Multicarrier signal generation circuit having peak suppression function 502 n-times interpolation circuit 504 Low-pass filter 506, 512, 518 Multiplier 508 First delay circuit 510 Second delay circuit 570 Peak correction value calculation unit 572 Peak detection unit 574 Relative comparison / determination unit 576 correction value calculation unit 590 synthesis circuit 700 hybrid distortion compensation circuit

Claims (6)

所定のデータパケット伝送方式が適用される通信データを含む可能性がある複数の周波数チャネルの各々毎に設けられ、外部から与えられる適応リミット値を用いて、前記各周波数チャネルのベースバンド信号の振幅値を制限するための複数のハードリミッタと、
各周波数チャネル毎に上位層から報告される、前記所定のデータパケット伝送方式の運用/非運用を示すオン/オフビットの情報、および前記各周波数チャネルの使用/不使用を示す周波数チャネルのオン/オフビットの情報をアドレス変数としてアクセスされ、そのアクセスの結果として適応リミット値を出力し、前記複数のハードリミッタの少なくとも一つに供給するリミット値テーブルと、
を有することを特徴とする適応ピークリミッタ。
The amplitude of the baseband signal of each frequency channel is provided for each of a plurality of frequency channels that may include communication data to which a predetermined data packet transmission method is applied, using an adaptive limit value given from the outside. Multiple hard limiters to limit the value,
On / off bit information indicating operation / non-operation of the predetermined data packet transmission method reported from an upper layer for each frequency channel, and on / off of the frequency channel indicating use / non-use of each frequency channel A limit value table that is accessed as off-bit information as an address variable, outputs an adaptive limit value as a result of the access, and supplies it to at least one of the plurality of hard limiters;
An adaptive peak limiter characterized by comprising:
前記所定のデータパケット伝送方式は、IMT2000に準拠した高速データパケット伝送方式(HSDPA)である、
ことを特徴とする請求項1記載の適応ピークリミッタ。
The predetermined data packet transmission method is a high-speed data packet transmission method (HSDPA) compliant with IMT2000.
The adaptive peak limiter according to claim 1.
HSDPAを運用する周波数チャネルに対しては、運用しない周波数チャネルよりも大きいリミット値を適用し、また、不使用の周波数チャネルがある場合には、その不使用の周波数チャネルの数が増えるに従って、使用される他の周波数チャネルについてのリミット値が大きくなるようにリミット値を設定する、
ことを特徴とする請求項2記載の適応ピークリミッタ。
For frequency channels that operate HSDPA, a larger limit value is applied than for non-operating frequency channels. If there are unused frequency channels, use them as the number of unused frequency channels increases. Set limit values so that the limit values for other frequency channels
The adaptive peak limiter according to claim 2, wherein:
請求項1記載の適応ピークリミッタから出力される各周波数チャネルの信号を、ピーク抑圧機能をもつマルチキャリア送信信号生成回路に入力し、PAR(Peak to Average Ratio)値およびCCDF(Complementary Cumulative Distribution Function)(相補累積分布関数)が、所望の許容範囲内に収まるようにピーク抑圧処理がなされたマルチキャリア送信信号を生成するベースバンド信号処理用LSIであって、
前記ピーク抑圧機能をもつマルチキャリア送信信号生成回路は、
マルチキャリア送信される各周波数チャネルに対応する各ベースバンド信号を2分岐し、一方のベースバンド信号を遅延手段により遅延させた後にピーク抑圧のための補正値を乗算器により乗算し、その補正値の乗算後の信号についてn倍(nは2以上の整数)補間処理を施した後、フィルタによるフィルタリング処理を施し、さらにキャリアを乗算してシングルキャリア信号とし、そして、得られた各シングルキャリア信号を合成してマルチキャリア送信信号を出力する正規の信号処理経路と、
前記2分岐されたベースバンド信号の他方について、前記正規の信号処理経路における前記n倍補間処理、前記フィルタリング処理および前記キャリアを乗算してシングルキャリア信号とする処理と実質的に同じ処理を実質的に同じタイミングで行い、補正値算出用のマルチキャリア信号を得、その補正値算出用のマルチキャリア信号の瞬時ピークを検出し、その検出結果に基づいて前記ピーク抑圧のための補正値を得て、前記正規の信号処理経路の前記乗算器に供給する補正値生成経路と、を有し、
前記正規の信号処理経路における前記キャリアの乗算タイミングは、前記補正値生成経路におけるキャリアの乗算処理のタイミングから、前記補正値を算出するために必要な時間分かつ前記フィルタリングに伴う信号の群遅延の分だけ遅延したタイミングとなるように制御される、
ことを特徴とするベースバンド信号処理用LSI。
A signal of each frequency channel output from the adaptive peak limiter according to claim 1 is input to a multicarrier transmission signal generation circuit having a peak suppression function, and a PAR (Peak to Average Ratio) value and a CCDF (Complementary Cumulative Distribution Function) (Complementary cumulative distribution function) is a baseband signal processing LSI that generates a multicarrier transmission signal that has been subjected to peak suppression processing so as to be within a desired allowable range,
The multicarrier transmission signal generation circuit having the peak suppression function is:
Each baseband signal corresponding to each frequency channel transmitted in multicarrier is branched into two, one baseband signal is delayed by a delay means, and then a correction value for peak suppression is multiplied by a multiplier, and the correction value Is multiplied by n (n is an integer equal to or greater than 2), and then filtered by a filter, further multiplied by a carrier to obtain a single carrier signal, and each obtained single carrier signal And a regular signal processing path that outputs a multicarrier transmission signal by combining
For the other of the two-branched baseband signals, substantially the same processing as the n-fold interpolation processing, the filtering processing, and the carrier multiplication in the regular signal processing path to form a single carrier signal is substantially performed. To obtain a multi-carrier signal for calculating a correction value, detect an instantaneous peak of the multi-carrier signal for calculating the correction value, and obtain a correction value for peak suppression based on the detection result. A correction value generation path to be supplied to the multiplier of the regular signal processing path,
The multiplication timing of the carrier in the regular signal processing path is the amount of time required to calculate the correction value from the timing of carrier multiplication processing in the correction value generation path and the group delay of the signal accompanying the filtering. Is controlled to be delayed timing only,
This is a baseband signal processing LSI.
請求項4記載のベースバンド信号処理用LSIを搭載したCDMA方式の無線送信装置。   A CDMA wireless transmission device on which the baseband signal processing LSI according to claim 4 is mounted. 請求項4記載のベースバンド信号処理用LSIと、プリディストーション処理とフィードフォワード方式の歪キャンセル処理とを併用する、デジタル制御方式のハイブリッド歪補償回路と、を具備するCDMA方式の無線送信置。
5. A CDMA radio transmission apparatus comprising: the baseband signal processing LSI according to claim 4; and a digitally controlled hybrid distortion compensation circuit using both predistortion processing and feedforward distortion cancellation processing.
JP2005143234A 2005-05-16 2005-05-16 Adaptive peak limiter, baseband signal processing LSI, and wireless transmitter Expired - Fee Related JP4019090B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005143234A JP4019090B2 (en) 2005-05-16 2005-05-16 Adaptive peak limiter, baseband signal processing LSI, and wireless transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005143234A JP4019090B2 (en) 2005-05-16 2005-05-16 Adaptive peak limiter, baseband signal processing LSI, and wireless transmitter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002224221A Division JP3796204B2 (en) 2002-07-31 2002-07-31 Multi-carrier transmission signal peak suppression method and multi-carrier transmission signal generation circuit having peak suppression function

Publications (2)

Publication Number Publication Date
JP2005253117A true JP2005253117A (en) 2005-09-15
JP4019090B2 JP4019090B2 (en) 2007-12-05

Family

ID=35033083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005143234A Expired - Fee Related JP4019090B2 (en) 2005-05-16 2005-05-16 Adaptive peak limiter, baseband signal processing LSI, and wireless transmitter

Country Status (1)

Country Link
JP (1) JP4019090B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153937A (en) * 2008-12-23 2010-07-08 Nec Corp Circuit and method for compensating distortion, and communication device
JP2014112090A (en) * 2013-12-17 2014-06-19 Seiko Epson Corp Physical quantity detection device, abnormality diagnostic system for physical quantity detection device, and abnormality diagnostic method for physical quantity detection device
JP2016510551A (en) * 2013-01-29 2016-04-07 ゼットティーイー コーポレイション Power adjustment method and apparatus based on power detection before low delay DPD
JP6056956B2 (en) * 2013-03-15 2017-01-11 日本電気株式会社 Communication apparatus and distortion suppression method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153937A (en) * 2008-12-23 2010-07-08 Nec Corp Circuit and method for compensating distortion, and communication device
JP2016510551A (en) * 2013-01-29 2016-04-07 ゼットティーイー コーポレイション Power adjustment method and apparatus based on power detection before low delay DPD
US9467954B2 (en) 2013-01-29 2016-10-11 Zte Corporation Power adjustment method and apparatus based on low delay power detection before DPD
JP6056956B2 (en) * 2013-03-15 2017-01-11 日本電気株式会社 Communication apparatus and distortion suppression method thereof
JP2014112090A (en) * 2013-12-17 2014-06-19 Seiko Epson Corp Physical quantity detection device, abnormality diagnostic system for physical quantity detection device, and abnormality diagnostic method for physical quantity detection device

Also Published As

Publication number Publication date
JP4019090B2 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
JP3796204B2 (en) Multi-carrier transmission signal peak suppression method and multi-carrier transmission signal generation circuit having peak suppression function
JP4272072B2 (en) Method and apparatus for reducing transmitter peak power consumption using dual matrix
US7839951B2 (en) Dynamic crest factor reduction system
JP4261367B2 (en) Method and apparatus for improving transmitter performance using baseband conversion
JP3580421B2 (en) Peak power regulator and envelope magnitude regulator, and CDMA transmitter using such regulator
US8462035B2 (en) Digital-to-analog conversion arrangement with power range dependent D/A converter selection
CA2452349C (en) System and method for post filtering peak power reduction in multi-carrier communications systems
US7340224B2 (en) Devices for reducing the dynamic range of signals in transmitters of communication systems
JP2005012750A (en) Digital/analog conversion in extended range
JP2005045817A (en) System and method for reducing dynamic range and improving linearity in amplification system
WO2002047287A2 (en) Peak power and envelope magnitude regulators and cdma transmitters featuring such regulators
KR20040104522A (en) System and method for eliminating signal zero crossings in single and multiple channel communication systems
US20110116535A1 (en) Methods and apparatus for reducing the average-to-minimum magnitude ratio of communications signals in communications transmitters
US20060189282A1 (en) Transmitter
US7170952B2 (en) System and method for post filtering peak power reduction in communications systems
JP4019090B2 (en) Adaptive peak limiter, baseband signal processing LSI, and wireless transmitter
US7577183B2 (en) Transmission apparatus and peak reduction method
WO2014141335A1 (en) Communication apparatus and peak suppression method thereof
Brannon et al. Multicarrier CDMA2000 Feasibility
Brannon et al. Multicarrier WCDMA Feasibility
EP1405427A1 (en) System and method for post filtering peak power reduction in communications systems

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070921

R150 Certificate of patent or registration of utility model

Ref document number: 4019090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees