JP2005252345A - High-frequency switch - Google Patents

High-frequency switch Download PDF

Info

Publication number
JP2005252345A
JP2005252345A JP2004056111A JP2004056111A JP2005252345A JP 2005252345 A JP2005252345 A JP 2005252345A JP 2004056111 A JP2004056111 A JP 2004056111A JP 2004056111 A JP2004056111 A JP 2004056111A JP 2005252345 A JP2005252345 A JP 2005252345A
Authority
JP
Japan
Prior art keywords
terminal
hybrid coupler
pair
fet
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004056111A
Other languages
Japanese (ja)
Other versions
JP4063230B2 (en
Inventor
Kunihiro Endo
邦浩 遠藤
Kazuyoshi Inami
和喜 稲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004056111A priority Critical patent/JP4063230B2/en
Publication of JP2005252345A publication Critical patent/JP2005252345A/en
Application granted granted Critical
Publication of JP4063230B2 publication Critical patent/JP4063230B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that an operation at a high frequency is impossible because an FET must be increased in size for high withstand power, and this causes an increase in parasitic capacity at the time of switch-off, resulting in reduction in cutoff frequency, while an FET switch composed of a 1/4 wavelength impedance transformer and a parallel FET (Field Effect Transistor) is given as one example of a conventional high-frequency switch. <P>SOLUTION: One of output terminals of a hybrid circuit is short-circuited or opened, and an FET connected to the other is controlled to be turned on/off, thereby performing reflecting type switching operation. Since input power is distributed by the hybrid circuit and the input power to the FET can be reduced by half, the FET size can be reduced and the operation at a high frequency is enabled. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、高周波スイッチに関するものである。   The present invention relates to a high frequency switch.

現在、高周波スイッチについては、すでに多くの論文、学会で報告されており、その回路構成に関して様々な提案がなされていることは周知のところである。   Currently, high frequency switches have already been reported in many papers and academic societies, and it is well known that various proposals have been made regarding their circuit configurations.

このような高周波スイッチの一例として、1/4波長インピーダンス変成器と並列FET(Field Effect Transistor)で構成されたFETスイッチで、FETに加わる電圧を低減することで、通過信号に対して高耐電力化を図ったものが知られている(例えば、非特許文献1参照)。   As an example of such a high-frequency switch, a FET switch composed of a quarter-wavelength impedance transformer and a parallel FET (Field Effect Transistor), which reduces the voltage applied to the FET, thereby providing high withstand power against passing signals. What has been realized is known (for example, see Non-Patent Document 1).

IEICE Microwave and Millimeterwave Monolithic Circuits Symposium Dijest,pp-42-46,June 1982 "An X-band 10W monolithic transmit-receive GaAs FET switch"(第43頁、第4図)IEICE Microwave and Millimeterwave Monolithic Circuits Symposium Dijest, pp-42-46, June 1982 "An X-band 10W monolithic transmit-receive GaAs FET switch" (page 43, Fig. 4)

然るに、最近のマイクロ波通信やレーダシステムにおいては、送信信号の高周波化、高電力化が望まれている。これらのシステムに用いられるマイクロ波送受信機では、送信機の出力信号が受信機に入力され、低雑音増幅器に高出力電力が入力されるような場合がある。そのため、送信機の出力信号が受信機に回り込まないように、受信機への入力側に高耐電力の高周波スイッチを設ける必要がある。   However, in recent microwave communication and radar systems, it is desired to increase the frequency and power of transmission signals. In the microwave transceiver used in these systems, the output signal of the transmitter may be input to the receiver and high output power may be input to the low noise amplifier. For this reason, it is necessary to provide a high-power high-frequency switch on the input side to the receiver so that the output signal of the transmitter does not enter the receiver.

このためには、高周波スイッチの高周波特性を劣化させずに高耐電力化することが求められるが、現実的には難しい。特に、従来の高耐電力スイッチでは、使用されているFETのピンチオフ時の寄生容量の低減と、高耐圧化という相反する要求を両立させる必要がある。しかしながら、今までのところ高耐電力スイッチとして充分な性能を有するものは実現化されていない。   For this purpose, it is required to increase the power resistance without degrading the high-frequency characteristics of the high-frequency switch, but it is practically difficult. In particular, in the conventional high-power-resistant switch, it is necessary to satisfy both conflicting demands for reducing the parasitic capacitance at the time of pinch-off of the FET being used and increasing the breakdown voltage. However, so far, a high-power switch having sufficient performance has not been realized.

高周波スイッチを高耐電力化させるためには、FETサイズを大きくする必要があり、ピンチオフ時の寄生容量が増加する。これによりカットオフ周波数が低下し、高周波での動作ができないという問題がある。   In order to increase the power resistance of the high-frequency switch, it is necessary to increase the FET size, and the parasitic capacitance at the time of pinch-off increases. As a result, the cutoff frequency is lowered, and there is a problem that the operation at a high frequency cannot be performed.

この発明は、係る課題を解決するために成されたものであり、高周波特性が良く、かつ高耐電力化を実現する高周波スイッチを得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a high-frequency switch that has good high-frequency characteristics and realizes high power durability.

この発明による高周波スイッチは、一対の入力端子と一対の出力端子を有し、一方の出力端子が接地された90°ハイブリッドカプラと、一端子を前記90°ハイブリッドカプラの他方の出力端子に接続し他の端子を短絡もしくは開放とするスイッチング素子とを備えて、スイッチング素子はオン状態のときに等価的に接地状態となり、オフ状態のときに等価的に開放状態となるようにしたものである。   The high-frequency switch according to the present invention has a pair of input terminals and a pair of output terminals, one of which is grounded with a 90 ° hybrid coupler and one terminal connected to the other output terminal of the 90 ° hybrid coupler. And a switching element that short-circuits or opens the other terminal, and the switching element is equivalently grounded when in the on state, and is equivalently open when in the off state.

また、一対の入力端子と一対の出力端子を有し、一方の入力端子が接地抵抗に接続された第1の90°ハイブリッドカプラと、一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第1の90°ハイブリッドカプラの一方の出力端子に接続され、一方の出力端子が接地された第2の90°ハイブリッドカプラと、一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第1の90°ハイブリッドカプラの他方の出力端子に接続され、一方の出力端子が接地された第3の90°ハイブリッドカプラと、一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第2の90°ハイブリッドカプラの他方の出力端子に接続され、他方の入力端子が前記第3の90°ハイブリッドカプラの他方の出力端子に接続されて、一方の出力端子が接地抵抗に接続された第4の90°ハイブリッドカプラと、ドレイン端子が前記第2の90°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地された第1のFETと、ドレイン端子が前記第3の90°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地された第2のFETとを備えても良い。   A first 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, one input terminal of which is connected to a ground resistor, a pair of input terminals and a pair of output terminals, A second 90 ° hybrid coupler having an input terminal connected to one output terminal of the first 90 ° hybrid coupler and one output terminal grounded, a pair of input terminals, and a pair of output terminals; A third 90 ° hybrid coupler having one input terminal connected to the other output terminal of the first 90 ° hybrid coupler and one output terminal grounded, a pair of input terminals, and a pair of output terminals. One input terminal is connected to the other output terminal of the second 90 ° hybrid coupler, and the other input terminal is connected to the other output terminal of the third 90 ° hybrid coupler. A fourth 90 ° hybrid coupler whose terminal is connected to a ground resistor, a first FET whose drain terminal is connected to the other output terminal of the second 90 ° hybrid coupler, and whose source terminal is grounded; And a second FET having a terminal connected to the other output terminal of the third 90 ° hybrid coupler and a source terminal grounded.

この発明によれば、90°ハイブリッドカプラを用いて、入力信号をスイッチング素子に電力分配することにより、スイッチング素子に印加される高周波信号の電力を低減することができる。また、これによって耐電圧の小さな素子を用いることができるため、高周波特性の良いマイクロ波高耐電力スイッチを得ることができる。   According to the present invention, the power of the high-frequency signal applied to the switching element can be reduced by distributing the input signal to the switching element using the 90 ° hybrid coupler. In addition, since an element with a low withstand voltage can be used, a microwave high power withstand switch having good high frequency characteristics can be obtained.

実施の形態1.
以下、図を用いて、この発明に係る高周波スイッチの実施の形態1について説明する。
図1は実施の形態1に係る高周波スイッチを構成する、マイクロ波高耐電力スイッチの回路構成を示す構成図である。
本回路は、ハイブリッド回路5と、スイッチング素子としてのFET6で構成される。ハイブリッド回路5は、高周波信号を入力する一方の入力端子1(以下端子1)と、アイソレーション端子となる他方の入力端子2(以下端子2)と、接地された一方の出力端子3(以下端子3)と、他方の出力端子4(以下端子4)で構成されて、90°ハイブリッドカプラとして動作する。90°ハイブリッドカプラは、Langeカプラやブランチラインカプラなどで構成される(例えば、特開2001−203502号公報参照)。
Embodiment 1 FIG.
Hereinafter, Embodiment 1 of the high frequency switch according to the present invention will be described with reference to the drawings.
FIG. 1 is a configuration diagram showing a circuit configuration of a microwave high power durability switch constituting the high frequency switch according to the first embodiment.
This circuit includes a hybrid circuit 5 and an FET 6 as a switching element. The hybrid circuit 5 includes one input terminal 1 (hereinafter referred to as terminal 1) for inputting a high-frequency signal, the other input terminal 2 (hereinafter referred to as terminal 2) serving as an isolation terminal, and one output terminal 3 (hereinafter referred to as terminal) that is grounded. 3) and the other output terminal 4 (hereinafter referred to as terminal 4), and operates as a 90 ° hybrid coupler. The 90 ° hybrid coupler is composed of a Lange coupler, a branch line coupler, or the like (see, for example, JP-A-2001-203502).

また、FET6のドレイン端子はハイブリッド回路5の出力端子4に接続される。FET6のソース端子は接地される。FET6のゲート端子は、FET6のオンオフ動作を制御するFET制御端子7を構成する。FET制御端子7に約0Vの制御電圧を印加すると、FET6は抵抗素子として動作する。図2はこの状態での本回路の等価回路を示すものであって、FET6をFETオン抵抗8として示している。FETオン抵抗8は小さいため、端子4は等価的に接地された状態とみなすことができる。また、FET制御端子7に対してピンチオフとなる電圧(ピンチオフ電圧よりも小さい負の電圧)を印加すると、FET6は容量性を示す。図3はこの状態での本回路の等価回路を示すものであって、FET6をFETオフ容量9として示している。FETオフ容量9は容量が小さいため、端子4は等価的に開放された状態とみなすことができる。   The drain terminal of the FET 6 is connected to the output terminal 4 of the hybrid circuit 5. The source terminal of the FET 6 is grounded. The gate terminal of the FET 6 constitutes an FET control terminal 7 that controls the on / off operation of the FET 6. When a control voltage of about 0 V is applied to the FET control terminal 7, the FET 6 operates as a resistance element. FIG. 2 shows an equivalent circuit of the present circuit in this state, and shows the FET 6 as the FET on-resistance 8. Since the FET on-resistance 8 is small, the terminal 4 can be regarded as equivalently grounded. Further, when a voltage that becomes pinch-off (a negative voltage smaller than the pinch-off voltage) is applied to the FET control terminal 7, the FET 6 exhibits capacitance. FIG. 3 shows an equivalent circuit of this circuit in this state, and shows the FET 6 as the FET off capacitance 9. Since the FET off capacitor 9 has a small capacitance, the terminal 4 can be regarded as an equivalent open state.

次に、本回路の動作について説明する。
まずはじめに、ハイブリッド回路5の動作について図4を用いて説明する。
図4(a)に示すように端子1から高周波信号(以下、信号)を入力すると、端子3及び端子4に信号が等分配され、端子2へはほとんど信号が現れない。また、端子3に出力された信号に対し、端子4に出力された信号の位相は90°遅れる。端子2、端子3、端子4から入力した場合も同様であり、夫々の状態を図4(b)〜図4(d)に示す。
Next, the operation of this circuit will be described.
First, the operation of the hybrid circuit 5 will be described with reference to FIG.
As shown in FIG. 4A, when a high frequency signal (hereinafter referred to as a signal) is input from the terminal 1, the signal is equally distributed to the terminal 3 and the terminal 4, and the signal hardly appears at the terminal 2. Further, the phase of the signal output to the terminal 4 is delayed by 90 ° with respect to the signal output to the terminal 3. The same applies when input is made from the terminal 2, the terminal 3, and the terminal 4, and the respective states are shown in FIG. 4 (b) to FIG. 4 (d).

次に、マイクロ波高耐電力スイッチのオン時の動作を説明する。
オン時はFET制御端子7に約0Vの電圧を印加する。入力端子1から入力された信号は、端子3及び端子4に等分配される。端子3は接地、端子4は図2に示すように等価的に接地(短絡)となるため全反射してハイブリッド回路5に戻り、それぞれ端子1及び端子2に伝達される。
Next, the operation when the microwave high power durability switch is turned on will be described.
When ON, a voltage of about 0 V is applied to the FET control terminal 7. A signal input from the input terminal 1 is equally distributed to the terminals 3 and 4. Since terminal 3 is grounded and terminal 4 is equivalently grounded (short circuit) as shown in FIG. 2, it is totally reflected back to hybrid circuit 5 and transmitted to terminal 1 and terminal 2, respectively.

端子1へは、端子3及び端子4で反射した信号の位相が180°ずれて伝達されるため、互いに打ち消し合い端子1には信号が現れない。また、端子2へは端子3及び端子4で反射した信号の位相が同位相で伝達されるため、互いに加わり信号が現れる。
従って、端子1に入力された信号は端子2へ伝達され、マイクロ波高耐電力スイッチはオンとなる。
Since the signals reflected by the terminals 3 and 4 are transmitted to the terminal 1 with a phase difference of 180 °, the signals cancel each other and no signal appears at the terminal 1. In addition, since the phases of the signals reflected by the terminals 3 and 4 are transmitted to the terminal 2 in the same phase, the signals are added to each other and appear.
Therefore, the signal input to the terminal 1 is transmitted to the terminal 2, and the microwave high power resistance switch is turned on.

次に、マイクロ波高耐電力スイッチのオフ時の動作を説明する。オフ時はFET制御端子7にピンチオフとなる電圧(例えば、−5V)を印加する。端子1から入力された信号は、端子3及び端子4に等分配される。端子3は接地、端子4は図3に示すように等価的に開放となるため、全反射してハイブリッド回路5に戻り、それぞれ端子1及び端子2に伝達される。このとき、端子4が開放であるため、反射される信号は、端子4が接地されている場合に対して位相が180°ずれる。   Next, the operation when the microwave high power resistance switch is off will be described. When off, a voltage (for example, −5 V) is applied to the FET control terminal 7 so as to pinch off. A signal input from the terminal 1 is equally distributed to the terminals 3 and 4. Since the terminal 3 is grounded and the terminal 4 is equivalently opened as shown in FIG. 3, it is totally reflected back to the hybrid circuit 5 and transmitted to the terminal 1 and the terminal 2, respectively. At this time, since the terminal 4 is open, the reflected signal is 180 degrees out of phase with respect to the case where the terminal 4 is grounded.

端子1へは、端子3及び端子4で反射した信号が同位相で伝達され、また、端子2へは端子3及び端子4で反射した信号の位相が180°ずれて伝達されるため、互いに打ち消し合って、端子2には信号が現れない。   The signals reflected at the terminals 3 and 4 are transmitted to the terminal 1 in the same phase, and the signals reflected at the terminals 3 and 4 are transmitted to the terminal 2 with a phase difference of 180 °, so that they cancel each other. Accordingly, no signal appears at the terminal 2.

従って、端子1に入力された信号は端子2へ伝達されず、マイクロ波高耐電力スイッチはオフとなる。   Therefore, the signal input to the terminal 1 is not transmitted to the terminal 2, and the microwave high power resistance switch is turned off.

また、FET6に印加される高周波信号の電力は、ハイブリッド回路5により分配されて端子1に入力された信号の1/2となる。これによって、耐電圧の小さな素子を用いることができるので、高周波特性の良いマイクロ波高耐電力スイッチを得ることができる。なお、端子2に信号を入力した場合も、同様に端子1へ出力される信号をオン、オフすることができる。   Further, the power of the high-frequency signal applied to the FET 6 is half that of the signal distributed by the hybrid circuit 5 and input to the terminal 1. Accordingly, an element with a low withstand voltage can be used, and therefore a microwave high power withstand switch having good high frequency characteristics can be obtained. Note that when a signal is input to the terminal 2, the signal output to the terminal 1 can be turned on and off in the same manner.

さらに、FET6に印加されるされる電力が1/2倍になることから、FET6がオンの場合は、印加電流が2の平方根の逆数倍になるので、FET6のゲート幅を同じ比率で小さくすることができ、FETサイズも小型化することが可能となる。これによってスイッチオフ時の寄生容量を小さくできるので、カットオフ周波数をより高くすることができ、高周波特性が向上する。   Furthermore, since the power applied to the FET 6 is halved, when the FET 6 is on, the applied current is the reciprocal of the square root of 2, so the gate width of the FET 6 is reduced by the same ratio. It is possible to reduce the FET size. As a result, the parasitic capacitance at the time of switch-off can be reduced, so that the cutoff frequency can be further increased and the high-frequency characteristics are improved.

なお、図1では、端子3を接地した例について説明したが、端子3を開放端子としても良い。この場合は、端子1から入力された信号は、FET6がピンチオフ状態(FET制御端子7にピンチオフとなる電圧を与える)のときに、端子2から出力される。FET6がオン状態(FET制御端子7に約0Vの制御電圧を与える)のときに、端子1から出力される。
勿論、図1の例において、FET6の代わりにPINダイオードのような他のスイッチング素子を用いても良いことは言うまでもない。
In addition, although the example which earth | grounded the terminal 3 was demonstrated in FIG. 1, the terminal 3 is good also as an open terminal. In this case, the signal input from the terminal 1 is output from the terminal 2 when the FET 6 is in a pinch-off state (a voltage for pinching off is applied to the FET control terminal 7). When the FET 6 is in an ON state (applying a control voltage of about 0 V to the FET control terminal 7), the signal is output from the terminal 1.
Of course, in the example of FIG. 1, it goes without saying that another switching element such as a PIN diode may be used instead of the FET 6.

実施の形態2.
以下、この発明に係る実施の形態2について説明する。
図5は実施の形態2によるマイクロ波高耐電力スイッチの回路構成図であり、実施の形態1のマイクロ波高耐電力スイッチにおいて、端子4とFET6のドレイン端子との間に1/4波長伝送線路10を挿入接続して回路を構成する。
Embodiment 2. FIG.
The second embodiment according to the present invention will be described below.
FIG. 5 is a circuit configuration diagram of the microwave high power resistance switch according to the second embodiment. In the microwave high power resistance switch according to the first embodiment, a quarter wavelength transmission line 10 is provided between the terminal 4 and the drain terminal of the FET 6. Are connected to form a circuit.

図5において、FET6がオン状態のとき、1/4波長伝送線路10のインピーダンス反転作用により、端子4は開放とみなせ、マイクロ波高耐電力スイッチはオフとなる。また、FET6がオフ状態のときは端子4は短絡とみなせ、マイクロ波高耐電力スイッチはオンとなる。従って、実施の形態1で示した動作に対し、FETのオン・オフとマイクロ波高耐電力スイッチのオン・オフが反転した動作となる。   In FIG. 5, when the FET 6 is in the ON state, the terminal 4 can be regarded as open due to the impedance reversal action of the quarter wavelength transmission line 10, and the microwave high power withstand switch is turned off. When the FET 6 is in the off state, the terminal 4 can be regarded as a short circuit, and the microwave high power withstand switch is turned on. Therefore, in contrast to the operation shown in the first embodiment, the on / off state of the FET and the on / off state of the microwave high withstand voltage switch are reversed.

このとき、1/4波長伝送線路10はFET6の物理的な大きさに起因する寄生成分を含めて1/4波長となるように調整することにより、FET6の寄生成分に影響せず、高周波特性の良好なマイクロ波高耐電力スイッチを得ることができる。   At this time, the ¼ wavelength transmission line 10 is adjusted so as to have a ¼ wavelength including the parasitic component due to the physical size of the FET 6, so that the parasitic component of the FET 6 is not affected, and the high frequency characteristic is obtained. Can be obtained.

実施の形態3.
以下、この発明に係る実施の形態3について説明する。
図6は、2つのマイクロ波高耐電力スイッチ23,24と、ハイブリッド回路15、ハイブリッド回路20、終端回路21、22で構成されたマイクロ波高耐電力スイッチである。マイクロ波高耐電力スイッチ23、24はそれぞれ実施の形態1と同様なマイクロ波高耐電力スイッチであるので、図ではハイブリッド回路とFETを便宜的に同一の符号で図示している。ハイブリッド回路15、20はぞれぞれ90°ハイブリッドカプラで構成される。
ハイブリッド回路15は、端子11が高周波信号の信号入力端子、端子12がアイソレーション端子を構成して、一対の入力端子を成している。ハイブリッド回路15の端子13、14は、一対の出力端子を構成する。ハイブリッド回路20の端子16、17は一対の入力端子を構成する。ハイブリッド回路20の端子18、19は、一対の出力端子を構成する。終端回路21、22はそれぞれ一端が接地された終端抵抗を構成する。終端回路21の他端はハイブリッド回路15の端子12に接続される。終端回路22の他端はハイブリッド回路20の端子22に接続される。
Embodiment 3 FIG.
Embodiment 3 according to the present invention will be described below.
FIG. 6 shows a microwave high power resistance switch including two microwave high power resistance switches 23 and 24, a hybrid circuit 15, a hybrid circuit 20, and termination circuits 21 and 22. Since the microwave high power resistance switches 23 and 24 are the same microwave high power resistance switches as in the first embodiment, the hybrid circuit and the FET are indicated by the same reference numerals for convenience. The hybrid circuits 15 and 20 are each composed of a 90 ° hybrid coupler.
In the hybrid circuit 15, the terminal 11 constitutes a signal input terminal for high-frequency signals, and the terminal 12 constitutes an isolation terminal, forming a pair of input terminals. The terminals 13 and 14 of the hybrid circuit 15 constitute a pair of output terminals. The terminals 16 and 17 of the hybrid circuit 20 constitute a pair of input terminals. The terminals 18 and 19 of the hybrid circuit 20 constitute a pair of output terminals. Each of the termination circuits 21 and 22 constitutes a termination resistor whose one end is grounded. The other end of the termination circuit 21 is connected to the terminal 12 of the hybrid circuit 15. The other end of the termination circuit 22 is connected to the terminal 22 of the hybrid circuit 20.

マイクロ波高耐電力スイッチ23を構成するハイブリッド回路5の端子1は、ハイブリッド回路15の端子13に接続される。マイクロ波高耐電力スイッチ23を構成するハイブリッド回路5の端子2は、ハイブリッド回路20の端子16に接続される。マイクロ波高耐電力スイッチ23を構成するハイブリッド回路5の端子3、4は、実施の形態1と同様に一方は接地され、他方はFET6のドレイン端子に接続される。当該FET6のソース端子は接地されている。
マイクロ波高耐電力スイッチ24を構成するハイブリッド回路5の端子1は、ハイブリッド回路15の端子14に接続される。マイクロ波高耐電力スイッチ24を構成するハイブリッド回路5の端子2は、ハイブリッド回路20の端子17に接続される。マイクロ波高耐電力スイッチ23を構成するハイブリッド回路5の端子3、4は、実施の形態1と同様に一方は接地され、他方はFET6のドレイン端子に接続される。当該FET6のソース端子は接地されている。
端子11から入力された高周波信号(以下、信号)は、ハイブリッド回路15により、端子13及び端子14に分配され、それぞれマイクロ波高耐電力スイッチ23、24に出力される。
The terminal 1 of the hybrid circuit 5 that constitutes the microwave high power durability switch 23 is connected to the terminal 13 of the hybrid circuit 15. The terminal 2 of the hybrid circuit 5 constituting the microwave high power durability switch 23 is connected to the terminal 16 of the hybrid circuit 20. One of the terminals 3 and 4 of the hybrid circuit 5 constituting the microwave high power resistance switch 23 is grounded as in the first embodiment, and the other is connected to the drain terminal of the FET 6. The source terminal of the FET 6 is grounded.
Terminal 1 of hybrid circuit 5 constituting microwave high power resistance switch 24 is connected to terminal 14 of hybrid circuit 15. The terminal 2 of the hybrid circuit 5 that constitutes the microwave high power durability switch 24 is connected to the terminal 17 of the hybrid circuit 20. One of the terminals 3 and 4 of the hybrid circuit 5 constituting the microwave high power resistance switch 23 is grounded as in the first embodiment, and the other is connected to the drain terminal of the FET 6. The source terminal of the FET 6 is grounded.
A high frequency signal (hereinafter referred to as a signal) input from the terminal 11 is distributed to the terminal 13 and the terminal 14 by the hybrid circuit 15 and output to the microwave high power resistance switches 23 and 24, respectively.

マイクロ波高耐電力スイッチ23、24がそれぞれオフ状態のときは、実施の形態1で述べたように端子1に信号が戻るため、ハイブリッド回路15の端子13及び端子14へ戻り、分配されて端子11及び端子12に伝達される。このとき、端子11に伝達される信号の位相は180°ずれており、従って、端子11には信号は現れない。また、アイソレーション端子12に伝達される信号は同位相であるため端子12には足し合わされた信号が現れる。端子12へ出力された信号は終端回路21に吸収される。   When the microwave high power resistance switches 23 and 24 are in the OFF state, the signal returns to the terminal 1 as described in the first embodiment, so that the signal returns to the terminal 13 and the terminal 14 of the hybrid circuit 15 and is distributed to the terminal 11. And transmitted to the terminal 12. At this time, the phase of the signal transmitted to the terminal 11 is shifted by 180 °, and therefore no signal appears at the terminal 11. Further, since the signals transmitted to the isolation terminal 12 have the same phase, the added signal appears at the terminal 12. The signal output to the terminal 12 is absorbed by the termination circuit 21.

マイクロ波高耐電力スイッチ23、24がオン状態のときは、それぞれのマイクロ波高耐電力スイッチを通った信号は端子16、17に伝達され、ハイブリッド回路20を通して端子18、19に伝達される。このとき、端子19に伝達される信号は同位相であるため足し合わされる。なお、端子19に信号を入力した場合も、上記と同様に端子11への信号をオン、オフすることができる。   When the microwave high power resistance switches 23 and 24 are in the ON state, the signals that have passed through the microwave high power resistance switches are transmitted to the terminals 16 and 17 and are transmitted to the terminals 18 and 19 through the hybrid circuit 20. At this time, the signals transmitted to the terminal 19 are added because they have the same phase. Even when a signal is input to the terminal 19, the signal to the terminal 11 can be turned on and off in the same manner as described above.

このように、マイクロ波高耐電力スイッチのオン、オフによらず端子11には信号が戻らないため、実施の形態1に比して、さらに反射特性の良いマイクロ波高耐電力スイッチを得ることができる。   As described above, since the signal does not return to the terminal 11 regardless of whether the microwave high power withstand switch is on or off, a microwave high power withstand switch having better reflection characteristics than the first embodiment can be obtained. .

勿論、図6の例において、各FETの代わりにPINダイオードのような他のスイッチング素子を用いても良いことは言うまでもない。   Of course, in the example of FIG. 6, it goes without saying that another switching element such as a PIN diode may be used instead of each FET.

この発明の実施の形態1のマイクロ波高耐電力スイッチを説明するための図である。It is a figure for demonstrating the microwave high electric power tolerance switch of Embodiment 1 of this invention. この発明の実施の形態1のマイクロ波高耐電力スイッチのオン時の等価回路を説明するための図である。It is a figure for demonstrating the equivalent circuit at the time of ON of the microwave high electric power tolerance switch of Embodiment 1 of this invention. この発明の実施の形態1のマイクロ波高耐電力スイッチのオフ時の等価回路を説明するための図である。It is a figure for demonstrating the equivalent circuit at the time of OFF of the microwave high electric power tolerance switch of Embodiment 1 of this invention. この発明の実施の形態1のマイクロ波高耐電力スイッチのハイブリッド回路5の動作を説明するための図である。It is a figure for demonstrating operation | movement of the hybrid circuit 5 of the microwave high electric power tolerance switch of Embodiment 1 of this invention. この発明の実施の形態2のマイクロ波高耐電力スイッチを説明するための図である。It is a figure for demonstrating the microwave high electric power tolerance switch of Embodiment 2 of this invention. この発明の実施の形態3のマイクロ波高耐電力スイッチを説明するための図である。It is a figure for demonstrating the microwave high electric power tolerance switch of Embodiment 3 of this invention.

符号の説明Explanation of symbols

1〜4 端子、5 ハイブリッド回路、6 FET、7 FET制御端子、8 FETオン抵抗、9 FETオフ容量、10 1/4波長伝送線路、11〜14 端子、15 ハイブリッド回路、16〜19 端子、20 電力合成回路、21、22 終端回路、23、24 マイクロ波高耐電力スイッチ。   1 to 4 terminals, 5 hybrid circuit, 6 FET, 7 FET control terminal, 8 FET on resistance, 9 FET off capacity, 10 1/4 wavelength transmission line, 11 to 14 terminal, 15 hybrid circuit, 16 to 19 terminal, 20 Power synthesis circuit, 21, 22 Termination circuit, 23, 24 Microwave high power durability switch.

Claims (7)

一対の入力端子と一対の出力端子を有し、一方の出力端子が接地された90°ハイブリッドカプラと、
一端子が前記90°ハイブリッドカプラの他方の出力端子に接続され、他の端子が接地されて、オン状態のときに等価的に接地状態となり、オフ状態のときに等価的に開放状態となるスイッチング素子と、
を備えた高周波スイッチ。
A 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, with one output terminal grounded;
Switching in which one terminal is connected to the other output terminal of the 90 ° hybrid coupler, and the other terminal is grounded, which is equivalently grounded when in the on state and equivalently open when in the off state Elements,
High frequency switch with
一対の入力端子と一対の出力端子を有し、一方の出力端子が開放端に接続された90°ハイブリッドカプラと、
一端子が前記90°ハイブリッドカプラの他方の出力端子に接続され、他の端子が接地されて、オン状態のときに等価的に接地状態となり、オフ状態のときに等価的に開放状態となるスイッチング素子と、
を備えた高周波スイッチ。
A 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, with one output terminal connected to the open end;
Switching in which one terminal is connected to the other output terminal of the 90 ° hybrid coupler, and the other terminal is grounded, which is equivalently grounded when in the on state and equivalently open when in the off state Elements,
High frequency switch with
前記90°ハイブリッドカプラの他方の出力端子と前記スイッチング素子の間に、4分の1波長の伝送線路を接続したことを特徴とする請求項1もしくは請求項2記載のスイッチング素子。 The switching element according to claim 1, wherein a transmission line having a quarter wavelength is connected between the other output terminal of the 90 ° hybrid coupler and the switching element. 一対の入力端子と一対の出力端子を有し、一方の入力端子が接地抵抗に接続された第1の90°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第1の90°ハイブリッドカプラの一方の出力端子に接続され、一方の出力端子が接地された第2の90°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第1の90°ハイブリッドカプラの他方の出力端子に接続され、一方の出力端子が接地された第3の90°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第2の90°ハイブリッドカプラの他方の入力端子に接続され、他方の入力端子が前記第3の90°ハイブリッドカプラの他方の入力端子に接続されて、一方の出力端子が接地抵抗に接続された第4の90°ハイブリッドカプラと、
一端子が前記第2の90°ハイブリッドカプラの他方の出力端子に接続され、他の端子が接地されて、オン状態のときに等価的に接地状態となり、オフ状態のときに等価的に開放状態となる第1のスイッチング素子と、
一端子が前記第3の90°ハイブリッドカプラの他方の出力端子に接続され、他の端子が接地されて、オン状態のときに等価的に接地状態となり、オフ状態のときに等価的に開放状態となる第2のスイッチング素子と、
を備えた高周波スイッチ。
A first 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, with one input terminal connected to a ground resistor;
A second 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, one input terminal connected to one output terminal of the first 90 ° hybrid coupler, and one output terminal grounded When,
A third 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, one input terminal connected to the other output terminal of the first 90 ° hybrid coupler, and one output terminal grounded When,
A pair of input terminals and a pair of output terminals, one input terminal being connected to the other input terminal of the second 90 ° hybrid coupler and the other input terminal being the other of the third 90 ° hybrid coupler; A fourth 90 ° hybrid coupler having one output terminal connected to a ground resistor,
One terminal is connected to the other output terminal of the second 90 ° hybrid coupler, the other terminal is grounded, and is equivalently grounded in the on state, and is equivalently opened in the off state. A first switching element
One terminal is connected to the other output terminal of the third 90 ° hybrid coupler, the other terminal is grounded, and is equivalently grounded when in the on state, and is equivalently open when in the off state A second switching element
High frequency switch with
一対の入力端子と一対の出力端子を有し、一方の出力端子が接地された90°ハイブリッドカプラと、
ドレイン端子が前記90°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地されて、ゲート端子の印加電圧を、ピンチオフ電圧とピンチオフ電圧よりも高い電圧とで切換えて制御するFETと、
を備えた高周波スイッチ。
A 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, with one output terminal grounded;
FET whose drain terminal is connected to the other output terminal of the 90 ° hybrid coupler, the source terminal is grounded, and the voltage applied to the gate terminal is switched and controlled between a pinch-off voltage and a voltage higher than the pinch-off voltage, and
High frequency switch with
一対の入力端子と一対の出力端子を有し、一方の出力端子が開放端に接続された90°ハイブリッドカプラと、
ドレイン端子が前記90°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地されて、ゲート端子の印加電圧を、ピンチオフ電圧とピンチオフ電圧よりも高い電圧とで切換えて制御するFETと、
を備えた高周波スイッチ。
A 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, with one output terminal connected to the open end;
FET whose drain terminal is connected to the other output terminal of the 90 ° hybrid coupler, the source terminal is grounded, and the voltage applied to the gate terminal is switched and controlled between a pinch-off voltage and a voltage higher than the pinch-off voltage, and
High frequency switch with
一対の入力端子と一対の出力端子を有し、一方の入力端子が接地抵抗に接続された第1の90°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第1の90°ハイブリッドカプラの一方の出力端子に接続され、一方の出力端子が接地された第2の90°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第1の90°ハイブリッドカプラの他方の出力端子に接続され、一方の出力端子が接地された第3の90°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第2の90°ハイブリッドカプラの他方の入力端子に接続され、他方の入力端子が前記第3の90°ハイブリッドカプラの他方の入力端子に接続されて、一方の出力端子が接地抵抗に接続された第4の90°ハイブリッドカプラと、
ドレイン端子が前記第2の90°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地された第1のFETと、
ドレイン端子が前記第3の90°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地された第2のFETと、
を備えた高周波スイッチ。
A first 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, with one input terminal connected to a ground resistor;
A second 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, one input terminal connected to one output terminal of the first 90 ° hybrid coupler, and one output terminal grounded When,
A third 90 ° hybrid coupler having a pair of input terminals and a pair of output terminals, one input terminal connected to the other output terminal of the first 90 ° hybrid coupler, and one output terminal grounded When,
A pair of input terminals and a pair of output terminals, one input terminal being connected to the other input terminal of the second 90 ° hybrid coupler and the other input terminal being the other of the third 90 ° hybrid coupler; A fourth 90 ° hybrid coupler having one output terminal connected to a ground resistor,
A first FET having a drain terminal connected to the other output terminal of the second 90 ° hybrid coupler and a source terminal grounded;
A second FET having a drain terminal connected to the other output terminal of the third 90 ° hybrid coupler and a source terminal grounded;
High frequency switch with
JP2004056111A 2004-03-01 2004-03-01 High frequency switch Expired - Fee Related JP4063230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004056111A JP4063230B2 (en) 2004-03-01 2004-03-01 High frequency switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004056111A JP4063230B2 (en) 2004-03-01 2004-03-01 High frequency switch

Publications (2)

Publication Number Publication Date
JP2005252345A true JP2005252345A (en) 2005-09-15
JP4063230B2 JP4063230B2 (en) 2008-03-19

Family

ID=35032470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004056111A Expired - Fee Related JP4063230B2 (en) 2004-03-01 2004-03-01 High frequency switch

Country Status (1)

Country Link
JP (1) JP4063230B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217388A1 (en) * 2019-04-25 2020-10-29 三菱電機株式会社 Phase-synchronizing circuit
CN114400423A (en) * 2022-01-21 2022-04-26 苏州悉芯射频微电子有限公司 Millimeter wave switch based on coupler structure and design method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217388A1 (en) * 2019-04-25 2020-10-29 三菱電機株式会社 Phase-synchronizing circuit
CN113692710A (en) * 2019-04-25 2021-11-23 三菱电机株式会社 Phase synchronization circuit
CN113692710B (en) * 2019-04-25 2023-01-17 三菱电机株式会社 Phase synchronization Circuit arrangement
CN114400423A (en) * 2022-01-21 2022-04-26 苏州悉芯射频微电子有限公司 Millimeter wave switch based on coupler structure and design method

Also Published As

Publication number Publication date
JP4063230B2 (en) 2008-03-19

Similar Documents

Publication Publication Date Title
US7391283B2 (en) RF switch
US8416032B2 (en) Semiconductor switch, transceiver, transmitter, and receiver
US20100097119A1 (en) Gallium nitride switch methodology
KR101946187B1 (en) 3-Way Sequential Power Amplifier
JP2008187661A (en) Phase shifter, and bit phase shifter
US7633357B2 (en) SPST switch, SPDT switch and MPMT switch
CN114497928B (en) Millimeter wave single-pole single-throw switch
JP2010521830A (en) RF switch and device comprising RF switch
JPH11195960A (en) Semiconductor phase shifter
JP5094515B2 (en) Millimeter wave switch
KR101263927B1 (en) Phase shifter using switch-line type reflective load
JP4063230B2 (en) High frequency switch
JP2007166596A (en) High-frequency switch
JP3634223B2 (en) Phase shifter
US7167064B2 (en) Phase shift circuit and phase shifter
JP2009239818A (en) High-frequency switch
JP2007318223A (en) Switch circuit
WO2018190034A1 (en) High frequency switch
JP6373543B2 (en) High frequency switch
JP4277808B2 (en) Reflective phase shifter
JP4595850B2 (en) Phase shifter
CN110572143A (en) single Pole Double Throw (SPDT) switch and transmit-receive circuit with high linearity
JP7442740B2 (en) high frequency switch
KR100983119B1 (en) High frequency switching circuit
JP2003198344A (en) High frequency switching circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060526

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Effective date: 20070903

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20071211

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20071224

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees