JP2005250050A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2005250050A JP2005250050A JP2004059491A JP2004059491A JP2005250050A JP 2005250050 A JP2005250050 A JP 2005250050A JP 2004059491 A JP2004059491 A JP 2004059491A JP 2004059491 A JP2004059491 A JP 2004059491A JP 2005250050 A JP2005250050 A JP 2005250050A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- pixel
- image signal
- signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、画素毎にスイッチング素子を備えたアクティブマトリクス型の液晶表示装置に関する。 The present invention relates to an active matrix liquid crystal display device provided with a switching element for each pixel.
近年、水平方向に配線された複数の走査線と、垂直方向に配線された複数の信号線との各交差部に画素を配置し、画素毎にスイッチング素子、画素電極を備えるようにしたアクティブマトリクス型の液晶表示装置が普及しつつある(例えば特許文献1参照)。 In recent years, an active matrix in which a pixel is arranged at each intersection of a plurality of scanning lines wired in the horizontal direction and a plurality of signal lines wired in the vertical direction, and a switching element and a pixel electrode are provided for each pixel. Type liquid crystal display devices are becoming widespread (see, for example, Patent Document 1).
信号線は、画像信号が供給される画像信号線に接続される。従来、信号線と画像信号線とは1対1で対応していたが、近年は、配線領域を削減して小型化を図るため、画像信号線の数を削減し、一水平走査期間内に画像信号線1本に対して複数本の信号線を切り換えて接続することが検討されている。一方で、液晶表示装置では、一般に、一定行数分の走査線上における各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における一定行数分の走査線上における各画素電極に信号線を通じて黒表示のための信号を書き込むようになっている。
ところが、黒表示を行った直後の一水平走査期間における切換対象の最初の信号線上では、電位が黒表示のための電位から画像信号の電位へと大幅に変動することになり、このときの画像信号が当該信号線に接続された画素電極に書き込まれる。そして、当該信号線が隣接の信号線に切り替えられると、当該画素電極は、画像信号が供給されなくなり、いわゆるフローティング状態となって電位変動の影響を受け易くなる。一方、新たに切り換えられた隣接の信号線上では、やはり電位が黒表示のための電位から画像信号の電位へと大幅に変動する。このときの電位変動が、フローティング状態にある画素電極に電位を変動させる影響を与えることになる。この結果、表示画面上には、一定行数毎に横スジが生じるという問題がある。 However, on the first signal line to be switched in one horizontal scanning period immediately after black display, the potential changes greatly from the potential for black display to the potential of the image signal. A signal is written into the pixel electrode connected to the signal line. When the signal line is switched to an adjacent signal line, the pixel electrode is not supplied with an image signal, and is in a so-called floating state, and is easily affected by potential fluctuations. On the other hand, on the newly switched adjacent signal line, the potential also greatly varies from the potential for black display to the potential of the image signal. The potential fluctuation at this time affects the pixel electrode in the floating state. As a result, there is a problem that a horizontal streak occurs on the display screen every fixed number of lines.
本発明は、上記に鑑みてなされたものであり、その目的とするところは、一水平走査期間内に複数の信号線を切り換え、かつ一定行数分の画素電極に画像信号を書き込んだ後に黒表示を行う場合に、一定行数毎に発生する横スジを低減し得る液晶表示装置を提供することにある。 The present invention has been made in view of the above, and an object of the present invention is to switch a plurality of signal lines within one horizontal scanning period and to write a black signal after writing an image signal to a certain number of pixel electrodes. An object of the present invention is to provide a liquid crystal display device capable of reducing horizontal streaks that occur every fixed number of lines when performing display.
第1の本発明に係る液晶表示装置は、水平方向に配線された複数の走査線と垂直方向に配線された複数の信号線との各交差部に配置した画素電極と、画像信号が供給される画像信号線1本毎に複数の信号線を一水平走査期間内に切り替えて接続する接続回路と、所定本数分の走査線上の各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における所定本数分の走査線上の各画素電極に信号線を通じて黒表示のための信号を書き込む駆動回路と、黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極と当該画素電極に対して垂直方向において下に位置する画素電極との間に接続されたカップリング容量と、を有することを特徴とする。 The liquid crystal display device according to the first aspect of the present invention is supplied with a pixel electrode arranged at each intersection of a plurality of scanning lines wired in the horizontal direction and a plurality of signal lines wired in the vertical direction, and an image signal. A connection circuit that switches and connects a plurality of signal lines for each image signal line within one horizontal scanning period, and after writing an image signal through the signal line to each pixel electrode on a predetermined number of scanning lines, A driving circuit for writing a signal for black display to each pixel electrode on a predetermined number of scanning lines through a signal line, a pixel electrode to which an image signal is written at the first timing in one horizontal scanning period immediately after black display, and And a coupling capacitor connected to a pixel electrode positioned below in the vertical direction with respect to the pixel electrode.
本発明にあっては、黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極と当該画素電極に対して垂直方向において下に位置する画素電極との間にカップリング容量を接続したことで、当該画素電極が隣接の信号線から受けた当該信号線における黒表示の電位から画像信号の電位への電位変動の影響を、当該画素電極の下に位置する画素電極に画像信号が書き込まれたときに、キャンセルするようにしている。 In the present invention, coupling is performed between a pixel electrode to which an image signal is written at the first timing in one horizontal scanning period immediately after black display and a pixel electrode positioned below in the vertical direction with respect to the pixel electrode. By connecting the capacitor, the influence of the potential fluctuation from the black display potential on the signal line received from the adjacent signal line to the potential of the image signal is applied to the pixel electrode located below the pixel electrode. When an image signal is written, it is canceled.
第2の本発明に係る液晶表示装置は、水平方向に配線された複数の走査線と垂直方向に配線された複数の信号線との各交差部に配置した画素電極と、画像信号が供給される画像信号線1本毎に複数の信号線を一水平走査期間内に切り替えて接続する接続回路と、所定本数分の走査線上の各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における所定本数分の走査線上の各画素電極に信号線を通じて黒表示のための信号を書き込む駆動回路とを備え、黒表示直後の1回目の水平走査期間で画像信号が書き込まれた各画素電極に対して、黒表示直後の2回目の水平走査期間に1回目と同一の画像信号をそれぞれ書き込むことを特徴とする。 The liquid crystal display device according to the second aspect of the present invention is supplied with a pixel electrode arranged at each intersection of a plurality of scanning lines wired in the horizontal direction and a plurality of signal lines wired in the vertical direction, and an image signal. A connection circuit that switches and connects a plurality of signal lines for each image signal line within one horizontal scanning period, and after writing an image signal through the signal line to each pixel electrode on a predetermined number of scanning lines, And a driving circuit for writing a signal for black display to each pixel electrode on a predetermined number of scanning lines through a signal line, and each pixel electrode to which an image signal is written in the first horizontal scanning period immediately after black display is provided. On the other hand, the same image signal as the first image is written in the second horizontal scanning period immediately after black display.
本発明にあっては、黒表示直後の1回目の水平走査期間内で画像信号が書き込まれた各画素電極に対して、黒表示直後の2回目の水平走査期間に1回目と同一の画像信号をそれぞれ書き込むことで、1回目の水平走査期間で黒表示の電位から画像信号の電位への電位変動の影響を受けた画素電極に対して、2回目の水平走査期間で同一の画像信号を書き込むことによりその電位変動をキャンセルするとともに、当該画素電極がフローティング状態となった後でも、隣接の信号線上で電位が変動しないようにして、当該画素電極が電位変動の影響を受けないようにしている。 In the present invention, for each pixel electrode to which an image signal has been written in the first horizontal scanning period immediately after black display, the same image signal as in the first time in the second horizontal scanning period immediately after black display. Are written in the second horizontal scanning period to the pixel electrode affected by the potential fluctuation from the black display potential to the image signal potential in the first horizontal scanning period. This cancels the potential fluctuation and prevents the pixel electrode from being affected by the potential fluctuation by preventing the potential from fluctuating on the adjacent signal line even after the pixel electrode enters the floating state. .
本発明に係る液晶表示装置によれば、画素電極が受けた電位変動の影響が、当該画素電極の下に位置する画素電極に画像信号が書き込まれたときにキャンセルされ、一定行数毎に発生する横スジを低減することができる。 According to the liquid crystal display device of the present invention, the influence of the potential fluctuation received by the pixel electrode is canceled when the image signal is written to the pixel electrode located below the pixel electrode, and is generated at every fixed number of rows. It is possible to reduce horizontal stripes.
以下、本発明の実施の形態について図面を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[第1の実施の形態]
図1は、本実施の形態における液晶表示装置の概略的な構成を示す組立斜視図である。同図に示すように、本液晶表示装置は、アレイ基板100と対向基板200とが枠構造のシール材400を挟んだ状態でこれを保持するように対向配置され、シール材400の注入口から液晶材料が注入される構成である。
[First Embodiment]
FIG. 1 is an assembled perspective view showing a schematic configuration of the liquid crystal display device according to the present embodiment. As shown in the figure, in the present liquid crystal display device, the array substrate 100 and the counter substrate 200 are arranged to face each other so as to hold the frame structure sealing material 400 in between, and from the inlet of the sealing material 400 The liquid crystal material is injected.
図2は、本液晶表示装置の構成を示す平面図である。アレイ基板100上には、水平方向に複数の走査線が配線され、垂直方向に複数の信号線が配線され、各走査線と各信号線との各交差部毎に画素を備えた画素エリア196と、走査線を駆動する走査線駆動回路198と、信号線を駆動する信号線駆動回路199と、外部から映像信号が供給される画像信号線を本液晶表示装置に取り込むためのアウターリードボンディング(OLB)パッド197と、OLBパッド197における画像信号線が画素エリア196における信号線に接続されるように画像信号線を配線した配線部195とが配置される。走査線駆動回路198は、画素エリア196の両端部に配置され、信号線駆動回路199は画素エリア196の下部に配置される。各画素は、後述するように薄膜トランジスタと画素電極を備える。 FIG. 2 is a plan view showing the configuration of the present liquid crystal display device. On the array substrate 100, a plurality of scanning lines are wired in the horizontal direction, a plurality of signal lines are wired in the vertical direction, and a pixel area 196 having a pixel at each intersection of each scanning line and each signal line. A scanning line driving circuit 198 for driving the scanning lines, a signal line driving circuit 199 for driving the signal lines, and outer lead bonding for taking in an image signal line to which a video signal is supplied from the outside into the liquid crystal display device ( OLB) pads 197 and wiring portions 195 in which the image signal lines are wired so that the image signal lines in the OLB pad 197 are connected to the signal lines in the pixel area 196 are arranged. The scanning line driving circuit 198 is disposed at both ends of the pixel area 196, and the signal line driving circuit 199 is disposed below the pixel area 196. Each pixel includes a thin film transistor and a pixel electrode as will be described later.
図3,4は、画素エリア196で表示する画面状態の一例をそれぞれ示す図である。これらの図において、1フレームは1つの完成画像を示すものであり、n(nは整数)番目のフレーム(nフレームという)とn−1フレームとの間には、垂直方向に一定画素数分、水平方向に全画素数分の黒表示部分が挿入される。 3 and 4 are diagrams showing examples of screen states displayed in the pixel area 196, respectively. In these figures, one frame shows one complete image, and a certain number of pixels are vertically arranged between the nth (n is an integer) frame (referred to as n frame) and the n−1 frame. A black display portion corresponding to the total number of pixels is inserted in the horizontal direction.
例えば、図3においては、n−1フレームの画像が表示された後、nフレームの画像が表示される前に、垂直方向へ4画素分、水平方向へ全画素分の黒表示部分が挿入された状態を示す。この黒表示部分は、n−1フレームの画像に対して、同図の上から下への走査方向に移動していき、この黒表示が通過した部分から順にnフレームの画像が表示されていく。すなわち、同図の黒表示部分の垂直方向の幅を示すb1は一定であり、この黒表示部分が画素エリアの上から下へ移動するに伴って、n−1フレームの垂直方向の幅を示すa2は短くなり、一方でnフレームの垂直方向の幅を示すa1は長くなっていく。 For example, in FIG. 3, after the n-1 frame image is displayed, before the n frame image is displayed, a black display portion of 4 pixels in the vertical direction and all pixels in the horizontal direction is inserted. Indicates the state. The black display portion moves in the scanning direction from the top to the bottom of the image with respect to the n-1 frame image, and the n frame image is displayed in order from the portion through which the black display has passed. . That is, b1 indicating the vertical width of the black display portion in the figure is constant, and indicates the vertical width of the n-1 frame as the black display portion moves from the top to the bottom of the pixel area. a2 becomes shorter, while a1 indicating the vertical width of n frames becomes longer.
図4は、このようにしてnフレームの画像が完全に表示された状態を示している。同図では、n+1フレームを表示する前に、画素エリアの下部ではn−1フレームとnフレームとの間の黒表示部分の一部が見えなくなってその幅がb2となり、上部ではnフレームとn+1フレームとの間に、別の黒表示部分が挿入され、その垂直方向の幅がb3だけ見えた状態を示している。同図のb2+b3の幅は図3のb1の幅に一致する。 FIG. 4 shows a state in which an image of n frames is completely displayed in this way. In the figure, before displaying the (n + 1) th frame, a part of the black display portion between the (n-1) th frame and the nth frame becomes invisible at the lower part of the pixel area and its width becomes b2, and at the upper part, the nth frame and the (n + 1) th frame are displayed. This shows a state in which another black display portion is inserted between the frame and its vertical width is visible by b3. The width of b2 + b3 in the figure matches the width of b1 in FIG.
図5は、信号線駆動回路199と各画素との概略的な接続構成を示す回路図である。同図に示す+、−の記号は、各画素の画素電極における電位の極性を示している。同図では、一例として複数の画素が8列に並列に配置された状態を示しており、各列では、各画素が垂直方向に配線されたそれぞれの信号線に接続されている。垂直方向については、l(lは整数。図5においてはl=4)画素ずつ交互に極性が反転するように各画素電極の電位が制御されるとともに、水平方向については、隣合う画素で極性が反転するように各画素電極の電位が制御される。 FIG. 5 is a circuit diagram showing a schematic connection configuration between the signal line driver circuit 199 and each pixel. The symbols “+” and “−” shown in the figure indicate the polarity of the potential at the pixel electrode of each pixel. In the drawing, a state in which a plurality of pixels are arranged in parallel in 8 columns is shown as an example, and in each column, each pixel is connected to a respective signal line wired in the vertical direction. In the vertical direction, the potential of each pixel electrode is controlled so that the polarity is alternately inverted by l (l is an integer; l = 4 in FIG. 5) pixels, and in the horizontal direction, the polarity is determined by adjacent pixels. The potential of each pixel electrode is controlled so that is inverted.
各信号線は、信号線駆動回路199において複数のスイッチ素子300からなる接続回路を介して画像信号線に接続される。本実施の形態では、一水平走査期間内に画像信号線1本に対して複数の信号線を切り換えて接続するように信号線駆動回路199、接続回路が動作する。これにより、画像信号線の数を半減し、OLBパッド197や配線部195の小型化を図る。 Each signal line is connected to the image signal line through a connection circuit including a plurality of switch elements 300 in the signal line driving circuit 199. In this embodiment, the signal line driver circuit 199 and the connection circuit operate so as to switch and connect a plurality of signal lines to one image signal line within one horizontal scanning period. As a result, the number of image signal lines is halved, and the OLB pad 197 and the wiring part 195 are reduced in size.
ここでは、一例として画像信号線1本につき2本の信号線を切り換えて接続するものとする。具体的には、画像信号kが供給される画像信号線は、スイッチ素子300aを介して信号線Sに接続されるとともに、スイッチ素子300cを介して信号線S+2に接続される。また、画像信号k+1が供給される画像信号線は、スイッチ素子300bを介して信号線S+1に接続されるとともに、スイッチ素子300dを介して信号線S+3に接続される。 Here, as an example, it is assumed that two signal lines are switched and connected per image signal line. Specifically, the image signal line to which the image signal k is supplied is connected to the signal line S through the switch element 300a and to the signal line S + 2 through the switch element 300c. The image signal line to which the image signal k + 1 is supplied is connected to the signal line S + 1 through the switch element 300b and to the signal line S + 3 through the switch element 300d.
スイッチ素子300a,300dには一水平走査期間における前半にオンするように前半書き込み制御信号が供給され、スイッチ素子300b,300cには一水平走査期間における後半にオンするように後半書き込み制御信号が供給される。 The first half writing control signal is supplied to the switch elements 300a and 300d so as to be turned on in the first half in one horizontal scanning period, and the second half writing control signal is supplied to the switching elements 300b and 300c so as to be turned on in the second half in one horizontal scanning period. Is done.
この構成により、一水平走査期間における前半では、スイッチ素子300a,300dがオンし、信号線S、S+3に画像信号が供給される。これらの信号線S、S+3に接続された各画素のうち、走査線駆動回路からの走査信号によってオンした画素に画像信号が供給される。一水平走査期間における後半では、スイッチ素子300a,300dはオフし、スイッチ素子300b,300cがオンする。これにより、信号線S、S+3に接続された各画素画素は、画像信号が供給されなくなり、いわゆるフローティング状態となってそのときの電位を保持する。そして、信号線S+1、S+2に接続された各画素のうち、走査線駆動回路からの走査信号によってオンした画素に画像信号が供給される。 With this configuration, in the first half of one horizontal scanning period, the switch elements 300a and 300d are turned on, and an image signal is supplied to the signal lines S and S + 3. Of each pixel connected to these signal lines S and S + 3, an image signal is supplied to the pixel turned on by the scanning signal from the scanning line driving circuit. In the latter half of one horizontal scanning period, the switch elements 300a and 300d are turned off and the switch elements 300b and 300c are turned on. As a result, each pixel pixel connected to the signal lines S and S + 3 is not supplied with an image signal, and is in a so-called floating state and holds the potential at that time. Then, among the pixels connected to the signal lines S + 1 and S + 2, an image signal is supplied to the pixel turned on by the scanning signal from the scanning line driving circuit.
次に、各画素の概略的な構成について説明する。ここでは、説明の便宜上、本実施の形態の画素を説明する前に、比較例の画素の構成について説明する。 Next, a schematic configuration of each pixel will be described. Here, for convenience of explanation, the structure of the pixel of the comparative example will be described before describing the pixel of this embodiment.
図6は、比較例における一画素の概略的な構成を示す図である。走査線Yと信号線Sとにより四方を囲まれた領域に画素電極120を備える。走査線Yに平行に補助容量線Cが配線される。画素電極120は、薄膜トランジスタ(以下「画素TFT」という)110を介して信号線Sに接続される。この画素TFT110の制御電極は走査線Yに接続される。画素TFT110は、走査線Yを通じて走査信号が供給されるとオンする。このとき、信号線Sにおける画像信号が画素TFT110を通じて画素電極120に書き込まれる。 FIG. 6 is a diagram illustrating a schematic configuration of one pixel in the comparative example. A pixel electrode 120 is provided in a region surrounded on all sides by the scanning line Y and the signal line S. An auxiliary capacitance line C is wired in parallel with the scanning line Y. The pixel electrode 120 is connected to the signal line S via a thin film transistor (hereinafter referred to as “pixel TFT”) 110. The control electrode of the pixel TFT 110 is connected to the scanning line Y. The pixel TFT 110 is turned on when a scanning signal is supplied through the scanning line Y. At this time, the image signal in the signal line S is written to the pixel electrode 120 through the pixel TFT 110.
この画素電極120は、カップリング容量Csを介して信号線Sに接続され、カップリング容量Cs+1を介して信号線S+1に接続され、カップリング容量Clを介して対向基板200に接続され、カップリング容量Ccを介して補助容量線Cに接続される。 The pixel electrode 120 is connected to the signal line S through a coupling capacitor Cs, connected to the signal line S + 1 through a coupling capacitor Cs + 1, and connected to the counter substrate 200 through a coupling capacitor Cl. The storage capacitor line C is connected via the capacitor Cc.
図7は、各画素に映像信号を書き込むときの様子を時系列に分解して示す図である。同図において、tは書き込み時間であり、mは整数である。同図の左側には、縦4列分の画素エリアが示されており、+、−の記号は画素電極における電位の極性を示している。縦4列の画素は、一水平走査期間の前半に外側2つの画素がオンし、一水平走査期間の後半に内側2つの画素がオンするものとする。 FIG. 7 is a diagram showing a state in which a video signal is written to each pixel in a time-series manner. In the figure, t is a writing time, and m is an integer. On the left side of the figure, pixel areas for four vertical columns are shown, and the symbols + and − indicate the polarity of the potential at the pixel electrode. In the four vertical columns of pixels, the two outer pixels are turned on in the first half of one horizontal scanning period, and the two inner pixels are turned on in the second half of one horizontal scanning period.
本実施の形態では、l(lは整数)本分の走査線上の各画素における画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における一定本数分の走査線上の各画素電極に黒表示のための信号を信号線を通じて書き込む制御を走査線駆動回路198と信号線駆動回路199により行う。同図では、一例として、4行分の走査線上の各画素電極に画像信号を書き込んだ後に、所定位置における4行分の走査線上の各画素電極に黒表示のための信号を書き込むことを想定する。 In this embodiment, after writing an image signal through a signal line to a pixel electrode in each pixel on l (l is an integer) scanning lines, black display is performed on each pixel electrode on a certain number of scanning lines at a predetermined position. The scanning line driving circuit 198 and the signal line driving circuit 199 perform a control for writing a signal for use through the signal line. In the figure, as an example, it is assumed that an image signal is written to each pixel electrode on the four rows of scanning lines and then a black display signal is written to each pixel electrode on the four rows of scanning lines at a predetermined position. To do.
まず、t=mのタイミングでは、第1行目における4つの画素電極のうち、外側2つの画素電極に正極性、負極性の画像信号がそれぞれ書き込まれる。t=m+1では、スイッチ素子300によって信号線が切り換わり、外側2つの画素電極は、画像信号が供給されなくなるためフローティング状態となって電位を保持し、内側2つの画素電極に負極性、正極性の画像信号がそれぞれ書き込まれる。 First, at the timing of t = m, positive and negative image signals are respectively written to the outer two pixel electrodes among the four pixel electrodes in the first row. At t = m + 1, the signal line is switched by the switch element 300, and the outer two pixel electrodes are not supplied with an image signal, so that they are in a floating state and hold a potential, and the inner two pixel electrodes have a negative polarity and a positive polarity. Are written respectively.
同様にして、t=m+2,m+3では第2行目の各画素電極に画像信号が書き込まれ、t=m+4、m+5では第3行目の各画素電極に画像信号が書き込まれ、t=m+6、m+7では第4行目の各画素電極に画像信号が書き込まれる。 Similarly, at t = m + 2, m + 3, an image signal is written to each pixel electrode in the second row, and at t = m + 4, m + 5, an image signal is written to each pixel electrode in the third row, t = m + 6, At m + 7, an image signal is written to each pixel electrode in the fourth row.
t=m+8では、黒表示のための電位が所定位置における4行分の走査線上における各画素電極に同時に書き込まれる。 At t = m + 8, the potential for black display is simultaneously written to each pixel electrode on the four rows of scanning lines at a predetermined position.
続いて、t=m+9では、第5行目における4つの画素電極のうち、外側2つの画素電極に負極性、正極性の画像信号がそれぞれ書き込まれる。これら外側2つの画素電極に接続されている各信号線の電位は、黒表示のための電位から画像信号の電位へと変動する(同図a)。 Subsequently, at t = m + 9, among the four pixel electrodes in the fifth row, negative and positive image signals are respectively written to the two outer pixel electrodes. The potential of each signal line connected to these two outer pixel electrodes varies from the potential for black display to the potential of the image signal (a in FIG. 4).
t=m+10では、外側2つの画素電極はフローティング状態となって電位を保持するので、電位変動の影響を受け易くなる。内側2つの画素電極には正極性、負極性の画像信号がそれぞれ書き込まれる。これら内側2つの画素電極に接続されている各信号線の電位は、黒表示のための電位から画像信号の電位へ変動する(同図a)。 At t = m + 10, the outer two pixel electrodes are in a floating state and hold the potential, and therefore are easily affected by potential fluctuations. Positive and negative image signals are written to the two inner pixel electrodes, respectively. The potential of each signal line connected to the two inner pixel electrodes varies from the potential for black display to the potential of the image signal (a in FIG. 4).
外側2つの画素電極は、カップリング容量Csを通じてこの信号線に接続されているため、この信号線における電位変動の影響を受けることになり、外側2つの画素電極がそれぞれ保持している電位が変動する(同図b)。 Since the outer two pixel electrodes are connected to this signal line through the coupling capacitor Cs, they are affected by potential fluctuations in the signal lines, and the potentials held by the outer two pixel electrodes vary. (B in the figure).
図8は、上記のような信号線上の電位変動の影響を受けて画素電極の電位が変動した画面状態を示す図である。本実施の形態では、4行分の走査線上の画素電極に画像信号を書き込むたびに所定位置に黒表示を行うため、同図に示すように、4行分の走査線ごとに横スジが現れることになる。 FIG. 8 is a diagram illustrating a screen state in which the potential of the pixel electrode varies due to the influence of the potential variation on the signal line as described above. In this embodiment, every time an image signal is written to the pixel electrodes on the four rows of scanning lines, black display is performed at a predetermined position. Therefore, as shown in the figure, a horizontal stripe appears for every four rows of scanning lines. It will be.
次に、このような横スジを低減するための本実施の形態における画素の構成について説明する。 Next, the configuration of the pixel in this embodiment for reducing such horizontal stripes will be described.
本実施の形態では、黒表示直後における一水平走査期間内の最初のタイミングで画像信号が書き込まれる画素電極と、この画素電極に対して垂直方向において下に位置する画素電極との間にカップリング容量を接続した構成とする。 In the present embodiment, coupling is performed between a pixel electrode into which an image signal is written at the first timing within one horizontal scanning period immediately after black display and a pixel electrode positioned below in the vertical direction with respect to this pixel electrode. The capacity is connected.
図9は、図8において電位が変動した画素を丸印で示した図である。この丸印に位置する画素は、黒表示直後の一水平走査期間内における前半に画像信号が込まれる画素である。 FIG. 9 is a diagram in which pixels whose potential has changed in FIG. 8 are indicated by circles. The pixel located in the circle is a pixel into which an image signal is inserted in the first half in one horizontal scanning period immediately after black display.
図10は、この丸印で示した画素の本実施形態における概略的な構成を示す図である。同図に示すように、この画素における画素電極120と、その下に位置する画素電極130との間にカップリング容量Cpを接続した構成である。その他、図10において図6と同一物には同一の符号を付すものとし、ここでは重複した説明は省略する。 FIG. 10 is a diagram showing a schematic configuration in the present embodiment of the pixels indicated by the circles. As shown in the figure, a coupling capacitor Cp is connected between a pixel electrode 120 in this pixel and a pixel electrode 130 located therebelow. In addition, in FIG. 10, the same thing as FIG. 6 shall be attached | subjected, and the overlapping description is abbreviate | omitted here.
このような構成とすることで、図11に示すように、t=m+11で、第6行目における外側2つの画素電極に負極性、正極性の電位がそれぞれ書き込まれたときに、カップリング容量Cpによって、これらの画素電極の上に位置する、t=m+10のタイミングで電位変動の影響を受けた2つの画素電極に対して、その電位変動をキャンセルする方向に影響を与えるようになる(同図c)。 With such a configuration, as shown in FIG. 11, when t = m + 11 and negative potentials and positive potentials are respectively written to the two outer pixel electrodes in the sixth row, the coupling capacitance Cp affects the two pixel electrodes positioned on these pixel electrodes and affected by the potential fluctuation at the timing t = m + 10 in the direction of canceling the potential fluctuation (same as above). FIG. C).
したがって、本実施の形態によれば、黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極120と当該画素電極120に対して垂直方向において下に位置する画素電極130との間にカップリング容量Cpを接続したことで、画素電極120が隣接の信号線から受けた当該信号線における黒表示の電位から画像信号の電位への電位変動の影響が画素電極130に画像信号が書き込まれたときにキャンセルされるので、一定行数毎に発生する横スジを低減することができる。 Therefore, according to the present embodiment, the pixel electrode 120 to which an image signal is written at the first timing within one horizontal scanning period immediately after black display, and the pixel electrode 130 positioned below the pixel electrode 120 in the vertical direction. Since the coupling capacitor Cp is connected between the pixel electrode 130 and the pixel electrode 120, the influence of the potential fluctuation from the black display potential to the potential of the image signal in the signal line received by the pixel electrode 120 from the adjacent signal line is applied to the pixel electrode 130. Since the signal is canceled when the signal is written, the horizontal stripe generated every fixed number of rows can be reduced.
[第2の実施の形態]
本実施の形態においては、第1の実施の形態で画素電極120と当該画素電極120の下に位置する画素電極130との間に接続したカップリング容量Cpを用いることなく、画像信号の書き込み制御を変更することで、課題を解決するようにした液晶表示装置について説明する。なお、本実施の形態における液晶表示装置の基本的な構成は、第1の実施の形態のものと同様であり、カップリング容量Cpを用いずに画像信号の書き込み制御を変更した点だけが相違するので、ここでは、重複した説明は省略することとし、この相違点についてだけ説明する。
[Second Embodiment]
In the present embodiment, image signal writing control is performed without using the coupling capacitor Cp connected between the pixel electrode 120 and the pixel electrode 130 positioned below the pixel electrode 120 in the first embodiment. A liquid crystal display device that solves the problem by changing the above will be described. The basic configuration of the liquid crystal display device according to the present embodiment is the same as that of the first embodiment, except that the image signal writing control is changed without using the coupling capacitor Cp. Therefore, here, redundant description will be omitted, and only this difference will be described.
図12は、本実施の形態における各画素電極に画像信号を書き込むときの様子を時系列に分解して示す図である。t=m〜m+10の期間における動作は、図11と同様である。 FIG. 12 is a diagram showing a state in which an image signal is written to each pixel electrode in the present embodiment in a time-series manner. The operation in the period t = m to m + 10 is the same as that in FIG.
すなわち、t=m+8で黒表示を行った後、t=m+9では、第5行目における4つの画素電極のうち、外側2つの画素電極に負極性、正極性の画像信号がそれぞれ書き込まれる。t=m+10では、外側2つの画素電極はフローティング状態で電位を保持し、内側2つの画素電極に正極性、負極性の画像信号がそれぞれ書き込まれる。これら内側2つの画素電極に接続されている各信号線の電位は、黒表示のための電位から画像信号の電位へ変動する。この電位変動の影響で、フローティング状態にある外側2つの画素電極では保持している電位が変動する。 That is, after black display is performed at t = m + 8, at t = m + 9, among the four pixel electrodes in the fifth row, negative and positive image signals are respectively written to the two outer pixel electrodes. At t = m + 10, the outer two pixel electrodes hold a potential in a floating state, and positive and negative image signals are written to the inner two pixel electrodes, respectively. The potential of each signal line connected to the two inner pixel electrodes varies from the potential for black display to the potential of the image signal. Due to the influence of this potential fluctuation, the potential held in the two outer pixel electrodes in the floating state varies.
本実施の形態においては、黒表示直後の1回目の水平走査期間(t=m+9、m+10)に画像信号が書き込まれた各画素電極に対して、黒表示直後の2回目の水平走査期間、すなわち、t=m+11、m+12の期間に、1回目と同一の画像信号をそれぞれ書き込むように走査線駆動回路198、信号線駆動回路199が動作する。 In the present embodiment, for each pixel electrode in which an image signal is written in the first horizontal scanning period (t = m + 9, m + 10) immediately after black display, the second horizontal scanning period immediately after black display, that is, , T = m + 11, m + 12, the scanning line driving circuit 198 and the signal line driving circuit 199 operate so as to write the same image signal as the first time.
同図に示すように、t=m+11では、第5行目における外側2つの画素電極に負極性、正極性の画像信号がそれぞれ書き込まれる。これらの画像信号は、1回目の書き込みに用いられたものと同一の画像信号であるので、これら外側2つの画素電極がt=m+10のタイミングで受けた電位変動の影響がキャンセルされる。 As shown in the figure, at t = m + 11, negative and positive image signals are respectively written to the two outer pixel electrodes in the fifth row. Since these image signals are the same as those used for the first writing, the influence of the potential fluctuation received at the timing of t = m + 10 by these two outer pixel electrodes is cancelled.
t=m+12では、スイッチ素子300により信号線が切り換わり、第5行目における外側2つ画素電極はフローティング状態となり、内側2つの画素電極には正極性、負極性の画像信号がそれぞれ書き込まれる。これらの画像信号は、1回目の書き込みに用いられたものと同一の画像信号であり、これら内側2つの画素電極に接続された信号線上で電位が変動しないので、フローティング状態にある外側2つの画素電極は電位変動の影響を受けない(同図d)。 At t = m + 12, the signal line is switched by the switch element 300, the two outer pixel electrodes in the fifth row are in a floating state, and positive and negative image signals are written to the inner two pixel electrodes, respectively. These image signals are the same image signals used for the first writing, and the potential does not fluctuate on the signal lines connected to the two inner pixel electrodes. Therefore, the two outer pixels in the floating state are used. The electrodes are not affected by potential fluctuations (d in the figure).
したがって、本実施の形態によれば、黒表示直後の1回目の水平走査期間で画像信号が書き込まれた各画素電極に対して、黒表示直後の2回目の水平走査期間に1回目と同一の画像信号をそれぞれ書き込むことで、黒表示直後の1回目の水平走査期間で黒表示の電位から画像信号の電位への電位変動の影響を受けた画素電極に対して、2回目の水平走査期間で同一画像信号を書き込むことによりその電位変動をキャンセルするとともに、当該画素電極がフローティング状態となった後でも、隣接の信号線上で電位が変動せず、当該画素電極が電位変動の影響を受けることはないので、一定行数毎に発生する横スジを低減することができる。 Therefore, according to the present embodiment, for each pixel electrode to which an image signal is written in the first horizontal scanning period immediately after black display, the same as the first time in the second horizontal scanning period immediately after black display. By writing each image signal, the pixel electrode affected by the potential fluctuation from the black display potential to the image signal potential in the first horizontal scanning period immediately after black display is applied in the second horizontal scanning period. It is possible to cancel the potential fluctuation by writing the same image signal, and even after the pixel electrode is in a floating state, the potential does not fluctuate on the adjacent signal line, and the pixel electrode is affected by the potential fluctuation. Therefore, the horizontal streak that occurs every fixed number of rows can be reduced.
Cc,Cp,Cs,Cl…カップリング容量
C…補助容量線
S…信号線,Y…走査線
110…画素TFT,100…アレイ基板
120,130…画素電極,195…配線部
196…画素エリア,197…OLBパッド
198…走査線駆動回路
199…信号線駆動回路
200…対向基板,400…シール材
300,300a〜300d…スイッチ素子
Cc, Cp, Cs, Cl ... coupling capacitance C ... auxiliary capacitance line S ... signal line, Y ... scanning line 110 ... pixel TFT, 100 ... array substrate 120, 130 ... pixel electrode, 195 ... wiring section 196 ... pixel area, 197 ... OLB pad 198 ... scanning line driving circuit 199 ... signal line driving circuit 200 ... counter substrate, 400 ... sealing material 300, 300a to 300d ... switch element
Claims (2)
画像信号が供給される画像信号線1本毎に複数の信号線を一水平走査期間内に切り替えて接続する接続回路と、
所定本数分の走査線上の各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における所定本数分の走査線上の各画素電極に信号線を通じて黒表示のための信号を書き込む駆動回路と、
黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極と当該画素電極に対して垂直方向において下に位置する画素電極との間に接続されたカップリング容量と、
を有することを特徴とする液晶表示装置。 A pixel electrode disposed at each intersection of a plurality of scanning lines wired in the horizontal direction and a plurality of signal lines wired in the vertical direction;
A connection circuit for switching and connecting a plurality of signal lines within one horizontal scanning period for each image signal line supplied with an image signal;
A drive circuit for writing a signal for black display through a signal line to each pixel electrode on a predetermined number of scanning lines at a predetermined position after writing an image signal to each pixel electrode on the predetermined number of scanning lines on the scanning line;
A coupling capacitor connected between a pixel electrode to which an image signal is written at the first timing in one horizontal scanning period immediately after black display and a pixel electrode positioned below in the vertical direction with respect to the pixel electrode;
A liquid crystal display device comprising:
画像信号が供給される画像信号線1本毎に複数の信号線を一水平走査期間内に切り替えて接続する接続回路と、
所定本数分の走査線上の各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における所定本数分の走査線上の各画素電極に信号線を通じて黒表示のための信号を書き込む駆動回路とを備え、
黒表示直後の1回目の水平走査期間で画像信号が書き込まれた各画素電極に対して、黒表示直後の2回目の水平走査期間に1回目と同一の画像信号をそれぞれ書き込むことを特徴とする液晶表示装置。
A pixel electrode disposed at each intersection of a plurality of scanning lines wired in the horizontal direction and a plurality of signal lines wired in the vertical direction;
A connection circuit for switching and connecting a plurality of signal lines within one horizontal scanning period for each image signal line supplied with an image signal;
A drive circuit for writing a signal for black display through a signal line to each pixel electrode on a predetermined number of scanning lines at a predetermined position after writing an image signal to each pixel electrode on the predetermined number of scanning lines on the signal line; Prepared,
The same image signal as that in the first time is written in each pixel electrode in which the image signal is written in the first horizontal scanning period immediately after black display in the second horizontal scanning period immediately after black display. Liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004059491A JP2005250050A (en) | 2004-03-03 | 2004-03-03 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004059491A JP2005250050A (en) | 2004-03-03 | 2004-03-03 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005250050A true JP2005250050A (en) | 2005-09-15 |
Family
ID=35030593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004059491A Pending JP2005250050A (en) | 2004-03-03 | 2004-03-03 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005250050A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100389357C (en) * | 2006-04-21 | 2008-05-21 | 友达光电股份有限公司 | LCD device |
JP5572213B2 (en) * | 2010-06-30 | 2014-08-13 | シャープ株式会社 | Display device, liquid crystal display device, television receiver |
US8912991B2 (en) | 2011-03-14 | 2014-12-16 | Samsung Display Co., Ltd. | Liquid crystal display and driving method thereof |
-
2004
- 2004-03-03 JP JP2004059491A patent/JP2005250050A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100389357C (en) * | 2006-04-21 | 2008-05-21 | 友达光电股份有限公司 | LCD device |
JP5572213B2 (en) * | 2010-06-30 | 2014-08-13 | シャープ株式会社 | Display device, liquid crystal display device, television receiver |
US8848121B2 (en) | 2010-06-30 | 2014-09-30 | Sharp Kabushiki Kaisha | Display apparatus, liquid crystal display apparatus and television receiver |
US8912991B2 (en) | 2011-03-14 | 2014-12-16 | Samsung Display Co., Ltd. | Liquid crystal display and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100668544B1 (en) | Liquid crystal display device | |
JP4006304B2 (en) | Image display device | |
US10627688B2 (en) | Active matrix substrate and display panel | |
EP3217266B1 (en) | Embedded touch screen, display apparatus and touch drive method | |
US10809581B2 (en) | Active matrix substrate, and display panel | |
KR20090016394A (en) | Display device | |
US8916879B2 (en) | Pixel unit and pixel array | |
JP2011141519A (en) | Touch display substrate | |
JP5056702B2 (en) | Liquid crystal display element and liquid crystal display device | |
TWI423231B (en) | Display device | |
CN110648636B (en) | Display control method, display device, storage medium, and computer apparatus | |
JP4163611B2 (en) | Liquid crystal display | |
US20200064669A1 (en) | Liquid crystal display device | |
WO2012063788A1 (en) | Display device | |
JP4637868B2 (en) | Image display device | |
JP2009244287A (en) | Liquid crystal display and method of driving liquid crystal display | |
US9140942B2 (en) | Liquid crystal display device and multi-display system | |
JP2005250050A (en) | Liquid crystal display device | |
US10838548B2 (en) | Display device with touch panel | |
JP2008139610A (en) | Liquid crystal display device and method of driving liquid crystal display device | |
WO2012063787A1 (en) | Display device | |
JP2010139776A (en) | Liquid crystal display | |
JPH05289054A (en) | Active matrix type liquid crystal display device | |
JP2011232443A (en) | Liquid crystal display device | |
US10747352B2 (en) | Display including touch panel |