JP2005243992A - Tuning circuit employing tunnel junction element - Google Patents

Tuning circuit employing tunnel junction element Download PDF

Info

Publication number
JP2005243992A
JP2005243992A JP2004052971A JP2004052971A JP2005243992A JP 2005243992 A JP2005243992 A JP 2005243992A JP 2004052971 A JP2004052971 A JP 2004052971A JP 2004052971 A JP2004052971 A JP 2004052971A JP 2005243992 A JP2005243992 A JP 2005243992A
Authority
JP
Japan
Prior art keywords
junction
tuning circuit
sis
tunnel junction
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004052971A
Other languages
Japanese (ja)
Other versions
JP4081549B2 (en
Inventor
Keitoku Uzawa
佳徳 鵜澤
Masanori Takeda
正典 武田
Akira Kawakami
彰 川上
Yasu O
鎮 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Original Assignee
National Institute of Information and Communications Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology filed Critical National Institute of Information and Communications Technology
Priority to JP2004052971A priority Critical patent/JP4081549B2/en
Publication of JP2005243992A publication Critical patent/JP2005243992A/en
Application granted granted Critical
Publication of JP4081549B2 publication Critical patent/JP4081549B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a tuning circuit for employing two 1-wavelength tunnel junction elements and a microstrip line with a half wavelength interconnecting the elements. <P>SOLUTION: The tuning circuit employing the tunnel junction elements comprises the two 1-wavelength tunnel junction elements each of which comprises upper and lower electrodes made of a superconducting material and a tunnel junction formed between them and wherein no overhang exists in the upper electrode at least in the widthwise direction of the junction; and the half wavelength microstrip line interconnecting the elements. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、トンネル接合素子を用いた同調回路に関し、特に、2個の1波長のトンネル接合素子を用いた同調回路に関する。   The present invention relates to a tuning circuit using tunnel junction elements, and more particularly to a tuning circuit using two one-wavelength tunnel junction elements.

超伝導体−絶縁体−超伝導体のサンドイッチ構造(SIS構造)を有するトンネル接合(SIS接合)は、構造上大きな静電容量を持ち、単体では高周波信号を短絡してしまう。従って、入力信号をSIS接合に効率よく結合させるためには、接合サイズを小さくし、更に接合容量を除去するための同調回路を集積化する必要がある。このような同調回路では、原理的に、同調できる比帯域幅Δf/f0 がSIS接合の1/ωCJ N で制限される。ここで、ωは角周波数、CJ はSIS接合の静電容量、RN は正常抵抗である。従って、比帯域として20%を確保するためには、その中心周波数f0 においてωCJ N 積の値が5程度であることが必要になる。ωCJ N 積はSIS接合の臨界電流密度JC に強く依存しており、JC =ωCS C N /(ωCJ N )で関係付けられる。ここで、CS はSIS接合の単位面積当たりの静電容量、IC は臨界電流である。例えば、単位面積当たりの接合容量を100fF/μm2 と仮定すると、ALMA(アタカマ大型ミリ波サブミリ波干渉計)の最も高い周波数帯であるBand10(789〜950GHz)では、Nb接合を用いると約20kA/cm2 、NbN接合を用いると約40kA/cm2 の高臨界電流密度が必要になる。 A tunnel junction (SIS junction) having a superconductor-insulator-superconductor sandwich structure (SIS structure) has a large capacitance in structure and short-circuits a high-frequency signal by itself. Therefore, in order to efficiently couple the input signal to the SIS junction, it is necessary to reduce the junction size and further integrate a tuning circuit for removing the junction capacitance. In such a tuning circuit, in principle, the tuning can be fractional bandwidth Delta] f / f 0 is limited by 1 / ωC J R N of SIS junction. Here, omega is the angular frequency, the capacitance of C J is SIS junction, R N is normal resistance. Therefore, in order to ensure 20% as a ratio band, the value of .omega.C J R N product at the center frequency f 0 is needed to be about 5. .omega.C J R N product is strongly dependent on the critical current density J C of SIS junction, are related by J C = ωC S I C R N / (ωC J R N). Here, C S is a capacitance per unit area of the SIS junction, and I C is a critical current. For example, assuming that the junction capacitance per unit area is 100 fF / μm 2 , Band10 (789 to 950 GHz), which is the highest frequency band of ALMA (Atacama Large Millimeter-Wave Submillimeter Wave Interferometer), uses approximately 20 kA when using an Nb junction. / cm 2, a high critical current density of NbN using bonding when about 40 kA / cm 2 is required.

現在のSIS接合製作技術では、接合の臨界電流密度が高くなるほど、接合の電気的特性が劣化する傾向にあり、サブギャップリーク電流などにより雑音温度の増大をもたらす原因となる。更に、Band10のような波長が極端に短い超高周波領域では同調回路も短くなり、従来のままの設計手法によるスケールダウンは困難になり、接合サイズもサブμm2 程度にする必要があるため、低雑音かつ広帯域特性を有するSIS接合素子を用いたミクサの実現は困難であった。 In the current SIS junction fabrication technology, the higher the critical current density of the junction, the more the electrical characteristics of the junction tend to deteriorate, which causes an increase in noise temperature due to subgap leakage current and the like. Furthermore, in the ultra-high frequency region where the wavelength is extremely short, such as Band 10, the tuning circuit is also shortened, it becomes difficult to scale down by the conventional design method, and the junction size needs to be about sub μm 2. It has been difficult to realize a mixer using a SIS junction element having noise and broadband characteristics.

そこで、本発明者は、テラヘルツ帯において比較的大きなSIS接合を用いた同調回路として、SIS接合を分布定数回路として扱い、細長い接合で共振器を構成することによって、接合自身で容易に接合容量を同調できるSISミクサを提案している。しかし、本発明者の検討によれば、このようなSISミクサにおいて、動作帯域は従来と同様にほぼ1/ωCJ N で制限され、広帯域動作には依然として高臨界電流密度のSIS接合が必要であった。そこで、本発明者は、更に、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって、1/ωCJ N よりも広い比帯域を得ることができるSISミクサを提案している(例えば、特許文献1参照)。
特開2003−218415号公報
Therefore, the present inventor treats the SIS junction as a distributed constant circuit as a tuning circuit using a relatively large SIS junction in the terahertz band, and configures a resonator with an elongated junction, so that the junction capacitance can be easily increased by the junction itself. A SIS mixer that can be tuned is proposed. However, according to studies of the present inventors, in such a SIS mixer, operating band is limited by conventional manner approximately 1 / ωC J R N, is still necessary SIS junction of the high critical current density in a broadband operation Met. The present inventors have further focused on the nature of the distributed constant type tunnel junction, by using a plurality of resonant circuits, it proposes a SIS mixer that can obtain a wide band ratio than 1 / ωC J R N (For example, refer to Patent Document 1).
JP 2003-218415 A

前述のように、本発明者は、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって1/ωCJ N よりも広い比帯域を得ることができるSISミクサについて提案している。しかし、本発明者の検討によれば、このようなSISミクサの設計は、設計者の経験に依っているために、設計結果が最適な設計値(最適解)となっているとは限らなかった。そこで、本発明者は、低雑音かつ広帯域特性について最適化された同調回路を設計することができる設計装置について検討した。この設計装置は、処理対象である同調回路の構成を、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路と言う限られた構成とすることにより、信号源における反射損失と比帯域とを入力するのみで、当該入力性能を実現できる最適な回路パラメータを得るものである。 As described above, the present inventors focused on the nature of the distributed constant type tunnel junction, and proposed SIS mixer capable of obtaining a wide band ratio than 1 / ωC J R N by using a plurality of resonant circuits ing. However, according to the study of the present inventor, the design of such a SIS mixer depends on the experience of the designer, and therefore the design result is not always the optimum design value (optimum solution). It was. Therefore, the present inventor has studied a design apparatus that can design a tuning circuit optimized for low noise and wideband characteristics. In this design apparatus, the configuration of the tuning circuit to be processed is limited to two half-wavelength tunnel junction elements and a half-wavelength microstrip line connecting between the two half-wavelength tunnel junction elements. An optimum circuit parameter that can realize the input performance is obtained only by inputting the loss and the specific band.

しかし、この設計装置についての検討の過程で、本発明者は、以下のような問題を見出した。   However, in the course of studying this design apparatus, the present inventor has found the following problems.

即ち、前述のような分布定数型SIS接合とその間を接続するマイクロストリップ線路とで構成する同調回路の広帯域動作のためには、SIS接合の特性インピーダンスZJ とマイクロストリップ線路の特性インピーダンスZm との比ZJ :Zm を大きくする必要がある。通常、Zm の値の上限は30Ω程度であるので、ZJ を極めて小さく(例えば1.3〜1.4Ω程度に)しなければ、広帯域動作を実現することができない。ところで、SIS接合の上下の超伝導体(S)としては、Nb(ニオブ)よりもNbN(窒化ニオブ)の方がその臨界温度が高いので好ましい。しかし、NbNは、そのインダクタンス成分が大きいため特性インピーダンスが大きいので、このZJ の値を実現できない。そこで、上下の電極102、105’としてNbNを用いる場合、図14(a)に示すように、その上部電極105’がSIS接合の幅方向においてオーバーハングするように形成している。即ち、接合幅WJ よりも上部電極幅Ws ’を広く形成する。これにより、オーバーハング部分の寄生キャパシタンスの働きによって、SIS接合の特性インピーダンスを前述のような小さな値(例えば、1Ω程度)としている(図14(b)の点線a参照)。なお、図14(a)において、絶縁体基板は省略しており、103は層間絶縁膜、104はトンネル絶縁膜である(図1等参照)。 That is, for the broadband operation of the tuning circuit composed of the distributed constant type SIS junction and the microstrip line connecting between them, the characteristic impedance Z J of the SIS junction and the characteristic impedance Z m of the microstrip line are The ratio Z J : Z m needs to be increased. Usually, the upper limit of the value of Z m is about 30Ω, and therefore, wide band operation cannot be realized unless Z J is made extremely small (for example, about 1.3 to 1.4Ω). By the way, as the superconductors (S) above and below the SIS junction, NbN (niobium nitride) is preferable because it has a higher critical temperature than Nb (niobium). However, since NbN has a large inductance component and a large characteristic impedance, the value of Z J cannot be realized. Therefore, when NbN is used as the upper and lower electrodes 102 and 105 ′, as shown in FIG. 14A, the upper electrode 105 ′ is formed to overhang in the width direction of the SIS junction. That is, the upper electrode width W s ′ is formed wider than the junction width W J. Thereby, the characteristic impedance of the SIS junction is set to a small value as described above (for example, about 1Ω) by the action of the parasitic capacitance in the overhang portion (see the dotted line a in FIG. 14B). In FIG. 14A, the insulating substrate is omitted, 103 is an interlayer insulating film, and 104 is a tunnel insulating film (see FIG. 1 and the like).

ところが、このようなオーバーハングが存在する場合、図14(b)の実線aに示すように、SIS接合の幅に依存して位相速度が変化してしまうことが判った。なお、図中の矢印は当該曲線の縦軸を示す。従って、2個の半波長のSIS接合素子を設計しても、前述の理由で意図的に形成したオーバーハングによって半波長を製造時に保てなくなり、最適設計ではなくなる可能性があることが判った。一方、オーバーハングが存在しない場合、図14(b)の実線bに示すように、SIS接合の幅に依存して位相速度が変化することはないことが判った。しかし、オーバーハングが無ければ、上下の電極としてNbNを用いた場合、特性インピーダンスが大きい(図14(b)の点線b)ので必要なZJ の値を実現できず、結果として、臨界温度の高いNbNを用いることが極めて難しい。そこで、本発明者は、SIS接合の接合長を半波長の2倍(又は、整数倍)の1波長とすることにより、当該SIS接合の特性インピーダンスを、同じ接合幅を有するSIS接合の半分の特性インピーダンスにでき、かつ、そのままの回路パラメータで低雑音かつ広帯域特性を維持できるのではないかと考えた。 However, it has been found that when such an overhang exists, the phase velocity changes depending on the width of the SIS junction as indicated by the solid line a in FIG. In addition, the arrow in a figure shows the vertical axis | shaft of the said curve. Therefore, it has been found that even if two half-wavelength SIS junction elements are designed, the half-wavelength may not be maintained at the time of manufacture due to the intentionally formed overhang for the above-described reason, and the optimum design may not be achieved. . On the other hand, it was found that when no overhang exists, the phase velocity does not change depending on the width of the SIS junction, as indicated by the solid line b in FIG. However, if there is no overhang, when NbN is used as the upper and lower electrodes, the characteristic impedance is large (dotted line b in FIG. 14 (b)), so that the necessary Z J value cannot be realized. It is extremely difficult to use high NbN. Therefore, the present inventor makes the characteristic impedance of the SIS junction half that of the SIS junction having the same junction width by setting the junction length of the SIS junction to one wavelength that is twice (or an integer multiple) of the half wavelength. We thought that it would be possible to achieve characteristic impedance and maintain low noise and broadband characteristics with the same circuit parameters.

本発明は、2個の1波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とを用いた同調回路を提供することを目的とする。   An object of the present invention is to provide a tuning circuit using two one-wavelength tunnel junction elements and a half-wavelength microstrip line connecting between them.

本発明のトンネル接合素子を用いた同調回路は、2個の1波長のトンネル接合素子であって、超電導体からなる上部電極及び下部電極とこれらの間に形成されるトンネル接合とからなり、少なくとも当該接合の幅方向における上部電極のオーバーハングが無いトンネル接合素子と、これらの間を接続する半波長のマイクロストリップ線路とからなる。   The tuning circuit using the tunnel junction element of the present invention is two one-wavelength tunnel junction elements, comprising an upper electrode and a lower electrode made of a superconductor, and a tunnel junction formed between them. The tunnel junction element has no overhang of the upper electrode in the width direction of the junction, and a half-wavelength microstrip line connecting between them.

本発明のトンネル接合素子を用いた同調回路によれば、2個の1波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる構成を採用する。これにより、上部電極がSIS接合の幅方向においてオーバーハングしない形状として(接合幅WJ と上部電極幅Ws とを実質的に等しくして、図2参照)接合幅に依存して位相速度が変化することを防止し、かつ、オーバーハングが無くともSIS接合の特性インピーダンスZJ を極めて小さく(例えば1.3〜1.4Ω程度に)する。これにより、ZJ とマイクロストリップ線路の特性インピーダンスZm との比ZJ :Zm を大きくして、低雑音かつ広帯域特性について最適化された同調回路を得ることができる。また、そのような同調回路において、SIS接合の上下の超伝導体として、インダクタンス成分が大きいため特性インピーダンスが大きいにもかかわらず、臨界温度が高いNbNを使用することができる。また、そのような同調回路について、信号源における反射損失と比帯域とに基づいて、当該入力性能を実現できる最適な回路パラメータを得ることができる。 According to the tuning circuit using the tunnel junction element of the present invention, a configuration including two one-wavelength tunnel junction elements and a half-wavelength microstrip line connecting between them is adopted. As a result, the upper electrode has a shape that does not overhang in the width direction of the SIS junction (the junction width W J and the upper electrode width W s are substantially equal, see FIG. 2), and the phase velocity depends on the junction width. The characteristic impedance Z J of the SIS junction is made extremely small (for example, about 1.3 to 1.4Ω) even when there is no overhang. Thus, Z J and microstrip line characteristic impedance Z m and the ratio Z J: Increase the Z m, it is possible to obtain an optimized tuning circuit for low-noise and broadband characteristics. In such a tuning circuit, NbN having a high critical temperature can be used as superconductors above and below the SIS junction because the inductance component is large and the characteristic impedance is large. Further, for such a tuning circuit, an optimum circuit parameter capable of realizing the input performance can be obtained based on the reflection loss and the specific band in the signal source.

(同調回路の構成)
本発明の同調回路は、図1に示す2個の1波長(dJ )のSIS接合素子J1、J2とこの間を接続する半波長(dm )のマイクロストリップ線路Mとからなる。図1(a)は同調回路の平面図であり、図1(b)は同調回路の断面図であり、図1(a)における3b−3b切断線に沿う断面を示す。図1(a)は後述する図5(a)に対応する。また、図2(a)はSIS接合素子J1(及びJ2)の3b−3b切断線に直交する切断面を併せて示す斜視図であり、図2(b)はマイクロストリップ線路Mの3b−3b切断線に直交する切断面を併せて示す斜視図である。
(Configuration of tuning circuit)
The tuning circuit of the present invention is composed of two one-wavelength (d J ) SIS junction elements J1 and J2 shown in FIG. 1 and a half-wavelength (d m ) microstrip line M connecting between them. FIG. 1A is a plan view of the tuning circuit, FIG. 1B is a cross-sectional view of the tuning circuit, and shows a cross section taken along the 3b-3b cutting line in FIG. FIG. 1A corresponds to FIG. 5A described later. 2A is a perspective view showing a cut surface perpendicular to the 3b-3b cutting line of the SIS junction element J1 (and J2), and FIG. 2B is a 3b-3b of the microstrip line M. It is a perspective view which shows collectively the cut surface orthogonal to a cutting line.

2個のSIS接合J1、J2を用いる理由は以下の通りである。即ち、前述のように、複数のSIS接合を用いることによって1/ωCJ N よりも広い十分な比帯域を得ることができる。しかし、一方で、3個以上のSIS接合素子を用いると、同調には不要なジョセフソン電流を磁場を印加して消去する場合に、SIS接合素子の間で相互に打ち消し合うことができない。2個であれば、同一形状のSIS接合を用いることにより、確実にジョセフソン電流を相互に打ち消し合うことができる。従って、本発明の2個のSIS接合素子J1、J2は同一形状である。 The reason for using the two SIS junctions J1 and J2 is as follows. That can be obtained as described above, a wide enough bandwidth ratio than 1 / ωC J R N by using multiple SIS junction. However, on the other hand, when three or more SIS junction elements are used, when the Josephson current unnecessary for tuning is erased by applying a magnetic field, the SIS junction elements cannot cancel each other. If two are used, the Josephson currents can be canceled with each other by using SIS junctions having the same shape. Therefore, the two SIS junction elements J1 and J2 of the present invention have the same shape.

SIS接合J1、J2を1波長とする理由は、半波長となる周波数付近において、後述する(4)式を利用するために半波長とした上で、接合長を2倍(又は、整数倍)として、信号源に近いSIS接合J1の純抵抗部を信号源側(Zs 側)に移動する近似を利用した上で、その特性インピーダンスを小さくする(半分とする)ためである。マイクロストリップ線路Mを半波長とする理由は、半波長となる周波数付近において、後述する(4)式を利用して、信号源に近いSIS接合J1の純抵抗部を信号源側(Zs 側)に移動する近似を利用するためである。 The reason why the SIS junctions J1 and J2 are set to one wavelength is that the junction length is doubled (or an integer multiple) in the vicinity of a half-wavelength frequency, in order to use the formula (4) described later. This is because the characteristic impedance is reduced (halved) after using the approximation of moving the pure resistance portion of the SIS junction J1 close to the signal source to the signal source side (Z s side). The reason why the microstrip line M has a half-wavelength is that the pure resistance portion of the SIS junction J1 close to the signal source is placed on the signal source side (Z s side) using the equation (4) described below in the vicinity of the half-wavelength frequency. This is because the approximation moving to () is used.

2個のSIS接合素子J1、J2は、前述のように準粒子トンネル電流による損失を有する伝送線路として扱うために、かつ、1/ωCJ N よりも広い十分な比帯域を得るために、細長い形状とされる。ここで、細長いとは、単一の伝搬モードを維持しうる形状であることを意味する。この例における伝搬モードはTEMモードであるので、他の伝搬モードが生じないように、SIS接合素子J1、J2の長さ(接合長)dJ が1波長であるのに対して、その幅(接合幅:dJ に直交する方向の寸法)が例えば1/6波長以下とされる。 Two SIS junction elements J1, J2, to treat as a transmission line having a loss due to quasiparticle tunneling current as described above, and, in order to obtain a wide enough bandwidth ratio than 1 / ωC J R N, The shape is elongated. Here, elongate means that the shape can maintain a single propagation mode. Since the propagation mode in this example is the TEM mode, the length (junction length) d J of the SIS junction elements J1 and J2 is one wavelength so that other propagation modes do not occur. The bonding width (dimension in the direction orthogonal to d J ) is, for example, 1/6 wavelength or less.

SIS接合素子(トンネル接合素子)J1、J2は、図1(b)に示すように、超電導体からなる上部電極(S)及び下部電極(S)と、これらの間に形成される絶縁膜(I)とからなるトンネル接合からなる。マイクロストリップ線路Mは、上部線路と下部線路(及びその層間絶縁膜)とからなる。そして、SIS接合素子の上部電極及び下部電極と、マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる。   As shown in FIG. 1B, the SIS junction elements (tunnel junction elements) J1 and J2 include an upper electrode (S) and a lower electrode (S) made of a superconductor, and an insulating film ( I) and a tunnel junction. The microstrip line M includes an upper line and a lower line (and its interlayer insulating film). The upper electrode and the lower electrode of the SIS junction element and the upper line and the lower line of the microstrip line are made of the same layer.

この例では、SIS接合素子J1、J2の下部電極とマイクロストリップ線路Mの下部線路は、超伝導体である第1NbN(窒化ニオブ)層102からなる。第1NbN層102は、絶縁体である単結晶MgO基板101上にエピタキシャル成長により200nmの厚さに形成されたグランド電極(グランドプレーン)である。グランド電極102の幅は、図1(a)に示すように、SIS接合素子J1、J2及びマイクロストリップ線路Mの幅に比べて十分に(5〜10倍程度)広くされる。従って、マイクロストリップ線路Mはコプレナー導波路となる。第1NbN層102の上には、エピタキシャル成長により200nmの厚さに形成した層間絶縁膜であるMgO膜103が形成される。MgO膜103にトンネル部分の開口を形成した後、露出した第1NbN層102の上に、MgO膜からなるトンネル絶縁膜104がエピタキシャル成長により極めて薄く(例えば、1nm)形成される。SIS接合素子J1、J2の上部電極とマイクロストリップ線路Mの上部線路は、超伝導体である第2NbN層105からなる。第2NbN層105は、MgO層間膜103上にエピタキシャル成長により400nmの厚さに形成した配線及び電極である。SIS接合(トンネル接合)J1、J2はNbN/MgO/NbNからなる。従って、全NbN同調回路である。   In this example, the lower electrodes of the SIS junction elements J1 and J2 and the lower line of the microstrip line M are composed of a first NbN (niobium nitride) layer 102 which is a superconductor. The first NbN layer 102 is a ground electrode (ground plane) formed to a thickness of 200 nm by epitaxial growth on the single crystal MgO substrate 101 which is an insulator. As shown in FIG. 1A, the width of the ground electrode 102 is sufficiently wide (about 5 to 10 times) wider than the widths of the SIS junction elements J1 and J2 and the microstrip line M. Therefore, the microstrip line M becomes a coplanar waveguide. On the first NbN layer 102, an MgO film 103, which is an interlayer insulating film formed to a thickness of 200 nm by epitaxial growth, is formed. After the opening of the tunnel portion is formed in the MgO film 103, the tunnel insulating film 104 made of the MgO film is formed extremely thin (for example, 1 nm) on the exposed first NbN layer 102 by epitaxial growth. The upper electrodes of the SIS junction elements J1 and J2 and the upper line of the microstrip line M are composed of the second NbN layer 105 which is a superconductor. The second NbN layer 105 is a wiring and an electrode formed to a thickness of 400 nm by epitaxial growth on the MgO interlayer film 103. The SIS junctions (tunnel junctions) J1 and J2 are made of NbN / MgO / NbN. Therefore, it is an all NbN tuning circuit.

この例において、SIS接合素子J1、J2の上部電極105は、図2(a)に示すように、その接合幅の方向に、オーバーハングの無い形状とされる。即ち、接合幅WJ と上部電極幅Ws とを実質的に等しくなるように形成する。これは、接合幅に依存して位相速度が変化することを防止するためである。接合長方向においては、SIS接合素子J1、J2の上部電極105は、オーバーハングの無い形状とされるが、オーバーハングが形成されいても良い。一方、マイクロストリップ線路Mの上部線路105は、図2(b)に示すように、幅WM (≠Ws )で形成される。なお、図2においては、絶縁体である基板101を省略している。 In this example, as shown in FIG. 2A, the upper electrodes 105 of the SIS junction elements J1 and J2 have a shape with no overhang in the direction of the junction width. That is, the junction width W J and the upper electrode width W s are formed to be substantially equal. This is to prevent the phase velocity from changing depending on the junction width. In the junction length direction, the upper electrodes 105 of the SIS junction elements J1 and J2 have a shape without an overhang, but an overhang may be formed. On the other hand, the upper line 105 of the microstrip line M is formed with a width W M (≠ W s ) as shown in FIG. In FIG. 2, the substrate 101 which is an insulator is omitted.

(設計原理)
次に、本発明のトンネル接合素子を用いた同調回路の設計において用いられる原理について、図3乃至図5を参照して説明する。
(Design principle)
Next, the principle used in the design of a tuning circuit using the tunnel junction element of the present invention will be described with reference to FIGS.

この設計原理に従うために、最初に、図3に示すように、同調回路の構成を一旦置き換える。即ち、本発明の同調回路は、前述のように、2個の1波長のSIS接合素子J1、J2とこの間を接続する半波長のマイクロストリップ線路Mとからなる。これは図3(a)のように図示することができる。一方、最適な回路パラメータを得るための設計原理を適用可能な同調回路は、2個の半波長のSIS接合素子J1、J2とこの間を接続する半波長のマイクロストリップ線路Mとからなる。これは図3(b)のように図示することができる。そこで、図3(a)の同調回路を一旦図3(b)の同調回路に置き換えて、回路パラメータを得た後に、図3(a)の同調回路に再度置き換える(戻す)。置き換えることができる理由については後述する。図3(b)のSIS接合素子J1’の特性インピーダンスをZJ (J1’)とすると、図3(a)のSIS接合素子J1(及びJ2)の特性インピーダンスZJ (J1)は、波長を半波長から1波長へ2倍にしたので、ZJ (J1’)/2となる。SIS接合素子J2’及びJ2についても同様である。半波長のマイクロストリップ線路Mの特性インピーダンスはZm で、図3(a)と図3(b)とで変化がない。 In order to follow this design principle, first, the configuration of the tuning circuit is once replaced as shown in FIG. That is, the tuning circuit of the present invention is composed of the two one-wavelength SIS junction elements J1 and J2 and the half-wavelength microstrip line M connecting between them as described above. This can be illustrated as in FIG. On the other hand, a tuning circuit to which a design principle for obtaining an optimum circuit parameter can be applied includes two half-wavelength SIS junction elements J1 and J2 and a half-wavelength microstrip line M connecting between them. This can be illustrated as in FIG. Therefore, the tuning circuit in FIG. 3A is temporarily replaced with the tuning circuit in FIG. 3B to obtain circuit parameters, and then replaced (returned) with the tuning circuit in FIG. The reason why it can be replaced will be described later. 3 'a characteristic impedance of Z J (J1' SIS junction element J1 of (b) When), 3 SIS characteristic impedance Z J (J1) of the junction element J1 (and J2) of (a) is a wavelength Since it is doubled from one half wavelength to one wavelength, Z J (J1 ′) / 2. The same applies to the SIS junction elements J2 ′ and J2. The characteristic impedance of the microstrip line M of the half-wave is Z m, there is no change de 3 (a) and FIG. 3 (b).

以上のように、同調回路の構成を一旦置き換えた上で、以下のようにして同調回路を設計する。即ち、トンネル接合素子の中で特に細長い構造を持つSIS接合は、図4(a)に示すように、伝送線路パラメータを用いて表すことができる。これは、細長い構造を持つSIS接合は、マイクロストリップ線路を構成するため、周知のように、準粒子トンネル電流による損失を有する伝送線路として扱うことができるためである。図4(a)において、SIS接合の特性インピーダンスをZJ 、長さ(接合長)をdJ 、伝搬定数をγJ =αJ +jβJ とする。αJ は前記損失による減衰定数、βJ は位相定数である。 As described above, after the configuration of the tuning circuit is temporarily replaced, the tuning circuit is designed as follows. That is, a SIS junction having a particularly elongated structure among tunnel junction elements can be expressed using transmission line parameters as shown in FIG. This is because the SIS junction having an elongated structure constitutes a microstrip line and can be handled as a transmission line having a loss due to a quasiparticle tunnel current, as is well known. In FIG. 4A, the characteristic impedance of the SIS junction is Z J , the length (junction length) is d J , and the propagation constant is γ J = α J + jβ J. α J is an attenuation constant due to the loss, and β J is a phase constant.

この伝送線路が開放端であるとすると、その入力インピーダンスZinは、
in=ZJ coth(γJ J ) ・・(1)式
となる。もし、この伝送線路が、
sin(αJ J )≒αJ J ・・(2)式
を満たすような低損失な線路であるならば、(1)式は、
in=ZJ ×(ZJ /αJ J ・cos(βJ J )+jZJ ・sin(βJ J ))/(ZJ ・cos(βJ J )+jZJ /αJ J ・sin(βJ J ))・・(3)式
のように、書き直すことができる。
When the transmission line is assumed to be an open end, the input impedance Z in is
Z in = Z J coth (γ J d J ) (1) If this transmission line is
sin (α J d J ) ≈α J d J ... If the line satisfies the equation (2), the equation (1) is
Z in = Z J × (Z J / α J d J · cos (β J d J) + jZ J · sin (β J d J)) / (Z J · cos (β J d J) + jZ J / α J d J · sin (β J d J )) ··· (3) can be rewritten.

この(3)式は、図4(b)に示す回路の入力インピーダンスを表す。従って、前述の条件の下では、図4(a)に示す開放端の分布定数型SIS接合は、図4(b)に示す無損失伝送線路(即ち、αJ =0の線路)の終端に純抵抗負荷ZJ /αJ J を持つ回路と等価であると言える。以上から、分布定数型SIS接合のリアクタンス周波数変動成分は、単純に純抵抗に接続された無損失伝送線路によるものであると考えて良い。 This equation (3) represents the input impedance of the circuit shown in FIG. Therefore, under the conditions described above, the open-ended distributed constant type SIS junction shown in FIG. 4A is at the end of the lossless transmission line shown in FIG. 4B (that is, the line with α J = 0). It can be said that it is equivalent to a circuit having a pure resistance load Z J / α J d J. From the above, it can be considered that the reactance frequency fluctuation component of the distributed constant SIS junction is simply due to the lossless transmission line connected to the pure resistance.

このようなリアクタンス周波数変動成分を効率よく同調する方法としては、半波長バンドパスフィルター構造の利用が考えられる。そして、通常、半波長バンドパスフィルターは、低インピーダンス線路と高インピーダンス線路で構成される。そこで、低インピーダンス線路にはSIS接合を割り当て、高インピーダンス線路にはマイクロストリップ線路を割り当てる。そして、このようなフィルターの設計には、周知のフィルター設計理論、例えばチェビシェフ理論を採用することができる。チェビシェフ理論は広帯域インピーダンス整合回路と同様であるため、周知のように、フィルター回路構造によって広帯域にインピーダンス特性を制御することができ、本発明のフィルター構造に適している(R. E. Collin: Foundations for Microwave Engineering (McGrow-Hill, New York, 1992) 2nd ed.,Chap. 5, p.303. )。   As a method for efficiently tuning such reactance frequency fluctuation components, use of a half-wave bandpass filter structure can be considered. In general, the half-wave bandpass filter is composed of a low impedance line and a high impedance line. Therefore, a SIS junction is assigned to the low impedance line, and a microstrip line is assigned to the high impedance line. In designing such a filter, a well-known filter design theory such as Chebyshev theory can be employed. Since Chebyshev theory is similar to a broadband impedance matching circuit, as is well known, the impedance characteristics can be controlled in a wide band by the filter circuit structure, which is suitable for the filter structure of the present invention (RE Collin: Foundations for Microwave Engineering (McGrow-Hill, New York, 1992) 2nd ed., Chap. 5, p.303.).

(設計方法)
同調回路の設計において、フィルター回路構造として、図5(a)にその素子構造を示すように、2個の半波長(長さdJ )のSIS接合素子(トンネル接合素子)とこの間を接続する半波長(長さdm 、dJ ≠dm )のマイクロストリップ線路とからなる、最も単純な3段のバンドパスフィルター構造の同調回路を設定する。この同調回路の設計において、通常のバンドパスフィルターの設計と異なるのは、フィルター構造を構成する伝送線路の一部に損失があること、及び、それに伴って入出力インピーダンスを同一にしないことである。そこで、本発明の設計装置及び方法においては、終端負荷抵抗と異なる信号源インピーダンスZs を想定し、これと同調回路との最大反射損失とその比帯域とを設計条件として入力し、その時のSIS接合における臨界電流密度を最小にするような最適解を求める。この最適解が3段のバンドパスフィルター構造における各々のフィルター、即ち、SIS接合及びマイクロストリップ線路の特性インピーダンス(の比)である。
(Design method)
In the design of the tuning circuit, as a filter circuit structure, two SIS junction elements (tunnel junction elements) having a half wavelength (length d J ) are connected as shown in FIG. A tuning circuit having a simplest three-stage band-pass filter structure including a microstrip line having a half wavelength (length d m , d J ≠ d m ) is set. In this tuning circuit design, what is different from the design of a normal bandpass filter is that there is a loss in a part of the transmission line constituting the filter structure, and the input / output impedance is not made the same accordingly. . Therefore, in the design apparatus and method of the present invention, a signal source impedance Z s different from the termination load resistance is assumed, and the maximum reflection loss and its ratio band between this and the tuning circuit are input as design conditions, and the SIS at that time is input. Find the optimal solution that minimizes the critical current density at the junction. This optimum solution is the characteristic impedance of each filter in the three-stage bandpass filter structure, that is, the SIS junction and the microstrip line.

なお、この時、このような同調回路には、1/4波長インピーダンス整合回路(T)を付加することによって、信号源インピーダンスを自由に制御することができる。従って、信号源インピーダンスZs の値は制限を受けない。これにより、上記最適解は自由に信号源インピーダンスZs を選択して求めることができる。 At this time, the signal source impedance can be freely controlled by adding a ¼ wavelength impedance matching circuit (T) to such a tuning circuit. Therefore, the value of the signal source impedance Z s is not limited. Thereby, the optimal solution can be obtained by freely selecting the signal source impedance Z s .

前述のように、このような同調回路の一部は損失を含んでいるので、等価回路を用いて回路を簡易化すると、(2)式により、当該同調回路における分布定数型SIS接合を純抵抗と無損失伝送線路で記述する。更に、SIS接合の位相βJ J がπ付近、即ち、分布定数型SIS接合が半波長となる周波数(中心周波数)付近において、
αJ J tan(βJ J )<<1 ・・(4)式
を満たす条件下では、信号源に近いSIS接合の純抵抗部を信号源側(Zs 側)に移動することができる。即ち、図5(a)の素子構造におけるSIS接合を図4(b)の簡易等価回路で置換すると、a−a’間に接続されるはずの信号源に近いSIS接合の純抵抗部を、信号源側(Zs 側)に移動することができる。従って、図5(a)に示す回路を図5(b)に示す回路に書き直すことができる。
As described above, a part of such a tuning circuit includes a loss. Therefore, when the circuit is simplified by using an equivalent circuit, the distributed constant SIS junction in the tuning circuit is expressed as a pure resistance by the equation (2). And a lossless transmission line. Furthermore, the phase β J d J of the SIS junction is in the vicinity of π, that is, in the vicinity of the frequency (central frequency) at which the distributed constant SIS junction has a half wavelength.
α J d J tan (β J d J ) << 1 (1) The pure resistance part of the SIS junction close to the signal source may be moved to the signal source side (Z s side) under the condition satisfying the equation (4). it can. That is, when the SIS junction in the element structure of FIG. 5A is replaced with the simplified equivalent circuit of FIG. 4B, the pure resistance portion of the SIS junction close to the signal source that should be connected between aa ′ is obtained. It can be moved to the signal source side (Z s side). Therefore, the circuit shown in FIG. 5A can be rewritten to the circuit shown in FIG.

次に、終端負荷抵抗RL で回路定数を規格化し、図5(c)のように回路を3つに分割して考える。この図5(c)の回路を簡易回路モデルと言うこととする。簡易回路モデルにおいて、a−a’から負荷側は無損失伝送線路から成る通常の3段バンドパスフィルター構造となる。このフィルター部分はチェビシェフ理論を適用して設計するが、SIS接合の臨界電流密度を最小にする条件に従う必要がある。 Next, the circuit constant is normalized by the termination load resistance R L , and the circuit is divided into three as shown in FIG. The circuit of FIG. 5C is referred to as a simple circuit model. In the simple circuit model, the load side from aa ′ has a normal three-stage bandpass filter structure including a lossless transmission line. This filter part is designed by applying Chebyshev theory, but it is necessary to follow conditions that minimize the critical current density of the SIS junction.

即ち、終端負荷抵抗RL 及びa−a’に接続している半波長線路の規格化した特性インピーダンスはαJ J となる。αJ は減衰定数であるため、SIS接合の臨界電流密度が低いほど規格化した特性インピーダンスは低い値をとる。当該線路が(2)式を満たす場合、αJ J <<1であるので、従って、SIS接合の臨界電流密度が低い伝送線路ほど1Ωである規格化終端負荷抵抗との比が大きくなる。フィルター理論に依れば、周知のように、この比が大きくなるほどフィルター特性の最大反射係数として大きな値をとる(前述のR. E. Collinの論文)。従ってフィルター部分(a−a’から負荷側(右側)の回路)に対する信号源インピーダンスを1Ωとした場合の回路の反射係数をρと置いたとき、このρが与えられた条件下で最大の値を取るようにすれば、最小臨界電流密度を得る条件となる。 That is, the standardized characteristic impedance of the half-wave line connected to the terminating load resistors R L and aa ′ is α J d J. Since α J is an attenuation constant, the lower the critical current density of the SIS junction, the lower the normalized characteristic impedance. When the line satisfies the equation (2), α J d J << 1, so that the transmission line having a lower critical current density of the SIS junction has a higher ratio with the normalized termination load resistance of 1Ω. According to the filter theory, as is well known, the larger the ratio, the larger the maximum reflection coefficient of the filter characteristics (the above-mentioned RE Collin paper). Accordingly, when the reflection coefficient of the circuit when the signal source impedance for the filter portion (a-a ′ to the load side (right side) circuit) is 1Ω is set to ρ, the maximum value is obtained under the condition where ρ is given. If this is taken, the condition for obtaining the minimum critical current density is obtained.

この解を求めるために、まずρを用いて同調回路のインピーダンスを記述する。a−a’から負荷側の入力インピーダンスをZf とすると、ρとの関係式は周知のように、
ρ=|(1−Zf )/(1+Zf )| ・・(5)式
となる。これからZf はρを用いて表すと、
f =(1+ρ)/(1−ρ)又はZf =(1−ρ)/(1+ρ) ・・(6)式
となる。同調回路の入力インピーダンスZinは、図5に示すように、Zf に1Ωが並列に接続されているので、
in=(1±ρ)/2 ・・(7)式
となる。いま、信号源と同調回路との反射係数をあるρs の値以下にするよう設計することを考えると、RL で規格化した信号源インピーダンスZs ’を用いてその関係式を記述すると、
ρs ≦|(Zs ’−Zin)/(Zs ’+Zin)| ・・(8)式
が得られる。従って、ρはZs ’の関数となり、ρを最大にするようなZs ’が求まることになる。
To find this solution, the impedance of the tuning circuit is first described using ρ. Assuming that the input impedance on the load side from aa ′ is Z f , the relational expression with ρ is well known,
ρ = | (1−Z f ) / (1 + Z f ) | (5) From now on, Z f can be expressed using ρ.
Z f = (1 + ρ) / (1-ρ) or Z f = (1-ρ) / (1 + ρ) (6) Input impedance Z in of the tuning circuit, as shown in FIG. 5, since 1Ω to Z f are connected in parallel,
Z in = (1 ± ρ) / 2 (7) Now, considering that the reflection coefficient between the signal source and the tuning circuit is less than a certain value of ρ s , the relational expression is described using the signal source impedance Z s ′ normalized by R L :
ρ s ≦ | (Z s ′ −Z in ) / (Z s ′ + Z in ) | (8) is obtained. Thus, [rho is 'a function of, Z s that maximizes the [rho' Z s so that is obtained.

(同調回路の設計)
同調回路に対する信号源インピーダンスとの反射損失が−10dB以下でその比帯域が20%という条件を満たす同調回路を設計した。即ち、「反射損失−10dB」及び「比帯域20%」が、設計条件である。
(Tuning circuit design)
A tuning circuit was designed that satisfies the condition that the reflection loss with respect to the signal source impedance with respect to the tuning circuit is -10 dB or less and the ratio band is 20%. That is, “reflection loss−10 dB” and “specific bandwidth 20%” are design conditions.

反射損失−10dBからρs =0.314が求まるので、(7)式及び(8)式をグラフ化すると図6のようになる。網かけを施した領域が反射係数ρの条件を満たす。ρが最大値となるのは、Zs ’=0.409のときであり、その最大値は0.575となる。この反射係数の最大値「0.575」が求まる。 Since ρ s = 0.314 is obtained from the reflection loss of −10 dB, the equations (7) and (8) are graphed as shown in FIG. The shaded area satisfies the condition of the reflection coefficient ρ. The maximum value of ρ is when Z s ′ = 0.409, and the maximum value is 0.575. The maximum value “0.575” of this reflection coefficient is obtained.

従って、終端負荷抵抗RL で回路定数を規格化した同調回路の信号源インピーダンスZs ’=0.409とすれば、同調回路との反射係数ρs =0.314以下を達成しながら、図5(c)のa−a’から負荷側のフィルター回路構造における反射係数ρを最大値0.575とすることができる。この結果から、フィルター部分の設計においてチェビシェフ理論を適用するに当たり、反射係数ρ=0.575、比帯域Δf/f0 =20%の条件でフィルター設計を行えば同調回路の最適解が得られる。即ち、「反射係数ρ=0.575」「比帯域Δf/f0 =20%」と言う設計条件が得られる。 Therefore, if the signal source impedance Z s ′ = 0.409 of the tuning circuit with the circuit constant normalized by the termination load resistance R L , while achieving a reflection coefficient ρ s = 0.314 or less with respect to the tuning circuit, FIG. 5 (c), the reflection coefficient ρ in the filter circuit structure on the load side can be set to a maximum value of 0.575. From this result, in applying the Chebyshev theory in the design of the filter portion, the optimum solution of the tuning circuit can be obtained if the filter design is performed under the conditions of the reflection coefficient ρ = 0.575 and the relative bandwidth Δf / f 0 = 20%. That is, the design conditions of “reflection coefficient ρ = 0.575” and “specific band Δf / f 0 = 20%” are obtained.

そこで、周知の広帯域チェビシェフ特性を有する半波長フィルターの設計原理(前述のR. E. Collinの論文)を適用して、回路パラメータを算出する。通常、フィルター特性は位相θと反射係数ρの関係で記述される。基本的な3段半波長チェビシェフフィルター特性は中心周波数(位相ではπ)とその前後の周波数の合計3点において反射係数が0となるように設計される。図7(a)は、最大反射係数が0.575となるようなフィルターの代表的特性を表すρ−θ特性を示す。図7(b)は、当該フィルターの回路パラメータを示す。フィルター設計は広帯域1/4波長インピーダンス整合回路の設計を基本にしており、中心の位相をπ/2として記述しているため、比帯域が40%となっている。フィルターでの位相は2θとなるため、比帯域は20%となる。   Therefore, the circuit parameters are calculated by applying the design principle of the half-wave filter having the well-known broadband Chebyshev characteristic (the aforementioned R. E. Collin paper). Usually, the filter characteristic is described by the relationship between the phase θ and the reflection coefficient ρ. The basic three-stage half-wave Chebyshev filter characteristics are designed so that the reflection coefficient becomes zero at a total of three points of the center frequency (π in phase) and the frequencies before and after that. FIG. 7A shows ρ-θ characteristics representing typical characteristics of a filter having a maximum reflection coefficient of 0.575. FIG. 7B shows circuit parameters of the filter. The filter design is based on the design of a broadband 1/4 wavelength impedance matching circuit, and the center phase is described as π / 2, so the specific band is 40%. Since the phase at the filter is 2θ, the specific band is 20%.

従って、図5(a)に示す同調回路の回路パラメータとして、図7(b)に示すように、RL :ZJ :Zm :Zs =1:0.12:2.69:0.41が得られる。これが図3(b)の同調回路の回路パラメータ(フィルター部分のインピーダンス比)である。 Therefore, as circuit parameters of the tuning circuit shown in FIG. 5A, as shown in FIG. 7B, R L : Z J : Z m : Z s = 1: 0.12: 2.69: 0. 41 is obtained. This is a circuit parameter (impedance ratio of the filter portion) of the tuning circuit of FIG.

この同調回路の周波数特性を計算すると、図8(a)に示すインピーダンス特性と、図8(b)に示す反射損失が得られる。周波数は中心周波数で規格化してある。図8から、設計通りに、信号源インピーダンスと同調回路の反射損失−10dB以下で、比帯域20%を達成しているのが判る。図8(a)のスミスチャートから判るように、信号源インピーダンスを低めに選ぶことによって、通常のチェビシェフ特性(インピーダンス軌跡の交点がチャートの中心を通る、つまり3点の周波数で反射係数が0)からはずし、その結果、図5(c)におけるρの最大値を得ていることが判る。これから、最小臨界電流密度が求まり、αJ J =0.12を満たす。しかし、実際には、SIS接合材料に依存する磁場侵入長や単位面積あたりの静電容量などにより線路内波長が異なるため、最小臨界電流密度は、実際のデバイス設計で、以下のように求めた。 When the frequency characteristic of the tuning circuit is calculated, the impedance characteristic shown in FIG. 8A and the reflection loss shown in FIG. 8B are obtained. The frequency is standardized at the center frequency. From FIG. 8, it can be seen that the specific band of 20% is achieved with the signal source impedance and the reflection loss of the tuning circuit of -10 dB or less as designed. As can be seen from the Smith chart of FIG. 8A, by selecting a low signal source impedance, the normal Chebyshev characteristic (the intersection of the impedance trajectory passes through the center of the chart, that is, the reflection coefficient is 0 at the frequency of three points). As a result, it can be seen that the maximum value of ρ in FIG. 5C is obtained. From this, the minimum critical current density is obtained and α J d J = 0.12. However, in practice, the in-line wavelength differs depending on the magnetic field penetration length depending on the SIS junction material and the capacitance per unit area. Therefore, the minimum critical current density was obtained as follows in the actual device design. .

(ミクサの設計)
分布定数型の2個のSIS接合からなる同調回路を有するミクサとして、入力光学系に無反射層付きMgo超半球レンズとツインスロットアンテナから成る準光学型ミクサを設計する。従って、図1は当該ミクサチップの同調回路を示す。ツインスロットアンテナ(図示せず)の給電点Pはコプレナー導波路を用いて中心に配置する(図1参照)。中心周波数を870GHzとして設計し、その付近でのアンテナインピーダンスは約65Ωとなる(例えば、J. Zmuidzinas, N. G. Ugras, D. Miller, M. Gaidis, H. G. LeDuc,“Low-noise slot antenna SIS mixers,” IEEE Trans. Appl. Supercond., vol. 5, pp. 3053-3056, 1995. /又は、M. Gaidis, H. G. LeDuc, M. Bin, D. Miller, J. A. Stern and J. Zmuidzinas, “Characterization of low-noise quasi-optical SIS mixers for the submillimeter band,” IEEE Trans. Microwave Theory Tech., vol. 44, pp.1130-1139, 1996. )。同調回路は一方のコプレナー導波路の中心導体をグランドプレーンとして集積化される。同調回路には、アンテナインピーダンスと整合させるための1/4波長インピーダンストランスフォーマーTが付加される。ミクサは、前述のように、単結晶MgO基板を用いたエピタキシャルNbN/MgO/NbN技術で作製することとし、同調回路はNbN/MgO/NbNトンネル接合とNbN/MgO/NbNマイクロストリップ線路で構成される(例えば、A. Kawakami, Z. Wang, and S. Miki,“Low-loss epitaxial NbN/MgO/NbN trilayers for THz applications,” IEEE. Trans. Appl. Supercond., vol. 11, pp. 80-83, 2001. /又は、A. Kawakami, Z. Wang, and S. Miki,“Fabrication and characterization of epitaxial NbN/MgO/NbN Josephson tunnel junctions, ” J. Appl. Phys., vol. 90, pp. 4796-4799, 2001.)。
(Mixer design)
As a mixer having a tuning circuit composed of two distributed constant SIS junctions, a quasi-optical mixer composed of a non-reflective layered MGO super hemisphere lens and a twin slot antenna is designed as an input optical system. Therefore, FIG. 1 shows the tuning circuit of the mixer chip. A feeding point P of a twin slot antenna (not shown) is arranged at the center using a coplanar waveguide (see FIG. 1). The center frequency is designed to be 870 GHz, and the antenna impedance in the vicinity is about 65Ω (for example, J. Zmuidzinas, NG Ugras, D. Miller, M. Gaidis, HG LeDuc, “Low-noise slot antenna SIS mixers,” IEEE Trans. Appl. Supercond., Vol. 5, pp. 3053-3056, 1995. / or M. Gaidis, HG LeDuc, M. Bin, D. Miller, JA Stern and J. Zmuidzinas, “Characterization of low- noise quasi-optical SIS mixers for the submillimeter band, "IEEE Trans. Microwave Theory Tech., vol. 44, pp. 1130-1139, 1996.). The tuning circuit is integrated with the central conductor of one coplanar waveguide as a ground plane. A ¼ wavelength impedance transformer T for matching with the antenna impedance is added to the tuning circuit. As described above, the mixer is manufactured by the epitaxial NbN / MgO / NbN technology using the single crystal MgO substrate, and the tuning circuit is composed of the NbN / MgO / NbN tunnel junction and the NbN / MgO / NbN microstrip line. (For example, A. Kawakami, Z. Wang, and S. Miki, “Low-loss epitaxial NbN / MgO / NbN trilayers for THz applications,” IEEE. Trans. Appl. Supercond., Vol. 11, pp. 80- 83, 2001. / or A. Kawakami, Z. Wang, and S. Miki, “Fabrication and characterization of epitaxial NbN / MgO / NbN Josephson tunnel junctions,” J. Appl. Phys., Vol. 90, pp. 4796 -4799, 2001.).

同調回路の設計は、簡易回路モデルでの解析結果を利用し、中心周波数に対して比帯域20%(174GHz)、反射損失−10dB以下で行った。設計で用いた設計パラメータを図9に示す。なお、これらの設計パラメータの値は主に実測値に基づいているが、エピタキシャルNbN/MgO/NbN接合の単位面積あたりの静電容量に関してはエピタキシャル成長のNbN/AlN/NbN接合と同じと仮定した(Z. Wang, Y. Uzawa, and A. Kawakami, “High current density NbN/AlN/NbN tunnel junctions for submillimeter wave SIS mixers,” IEEE Trans. Appl. Supercond., vol. 7, pp. 2797-2800, 1997. )。同調回路の設計に必要な超伝導マイクロストリップ線路及びSIS接合伝送線路の特性インピーダンスと伝搬定数の計算は、本発明者等による文献Y. Uzawa and Z. Wang, Studies of High Temperature Superconductor, ed. A. V. Narliker (Nova Science, Hauppauge, NY, 2002) Vol. 43, Chap. 9, p. 255.により周知であるので、これに従う。   The tuning circuit was designed using the analysis result of the simple circuit model, with a relative bandwidth of 20% (174 GHz) and a reflection loss of −10 dB or less with respect to the center frequency. FIG. 9 shows design parameters used in the design. Although the values of these design parameters are mainly based on actually measured values, the capacitance per unit area of the epitaxial NbN / MgO / NbN junction is assumed to be the same as that of the epitaxially grown NbN / AlN / NbN junction ( Z. Wang, Y. Uzawa, and A. Kawakami, “High current density NbN / AlN / NbN tunnel junctions for submillimeter wave SIS mixers,” IEEE Trans. Appl. Supercond., Vol. 7, pp. 2797-2800, 1997 .) The calculation of the characteristic impedance and propagation constant of the superconducting microstrip line and SIS junction transmission line necessary for the design of the tuning circuit is described by the present inventors in the literature Y. Uzawa and Z. Wang, Studies of High Temperature Superconductor, ed. AV. Narliker (Nova Science, Hauppauge, NY, 2002) Vol. 43, Chap. 9, p. 255.

まず、設計条件を満たすために必要なSIS接合の最低臨界電流密度の値を、前述のようにして求める。計算例として図10に示すように、中心周波数870GHzにおいて幅1μmを持つSIS伝送線路のαJ J =0.12の値を臨界電流密度に対してプロットした。この図から、αJ J =0.12を満たす臨界電流密度として約16kA/cm2 (CS =110fF/μm2 )が得られる。従来の設計手法による値40kA/cm2 と比較すると、半分以下とすることができる。 First, the value of the minimum critical current density of the SIS junction necessary for satisfying the design condition is obtained as described above. As a calculation example, as shown in FIG. 10, the value of α J d J = 0.12 of a SIS transmission line having a width of 1 μm at a center frequency of 870 GHz was plotted against the critical current density. From this figure, a critical current density satisfying α J d J = 0.12 is obtained as about 16 kA / cm 2 (C S = 110 fF / μm 2 ). Compared with the value of 40 kA / cm 2 according to the conventional design method, it can be reduced to half or less.

この後、図3(b)から図3(a)への置換を行う。即ち、前述のようにして求めた回路パラメータを利用しつつ、低い特性インピーダンスを実現する。半波長のSIS接合素子について、図4(a)に示すように、その特性インピーダンスをZJ 、長さ(接合長)をdJ 、伝搬定数をγJ =αJ +jβJ とする。この半波長のSIS接合素子と接合長のみが異なる(1波長である)SIS接合素子を考える。この1波長のSIS接合素子の特性インピーダンスはZJ 、接合長は2dJ 、伝搬定数はγJ =αJ +jβJ となる。そして、αJ J <<1,βJ J ≒πの場合、この1波長のSIS接合素子の入力インピーダンスZinはZin=ZJ coth(2γJ J )≒ZJ /2・coth(γJ J )となる。 Thereafter, the replacement from FIG. 3B to FIG. 3A is performed. That is, a low characteristic impedance is realized using the circuit parameters obtained as described above. For a half-wave SIS junction element, as shown in FIG. 4A, the characteristic impedance is Z J , the length (junction length) is d J , and the propagation constant is γ J = α J + jβ J. Consider a SIS junction element that is different from the half-wave SIS junction element only in the junction length (one wavelength). The characteristic impedance of this one-wavelength SIS junction element is Z J , the junction length is 2d J , and the propagation constant is γ J = α J + jβ J. Then, α J d J << 1, the case of β J d J ≒ π, the input impedance Z in of the SIS junction element of the one wavelength Z in = Z J coth (2γ J d J) ≒ Z J / 2 · coth (γ J d J ).

図11は、当該条件下でのSIS接合素子の特性インピーダンスを示す。図11から、このような1波長のSIS接合素子の入力インピーダンスの実部a及び虚部bは、各々、半波長のSIS接合素子の入力インピーダンスの実部c及び虚部dと等しいことが判る。従って、αJ J <<1,βJ J ≒πが成立する場合、半波長のSIS接合素子は、これと接合長のみが異なる1波長のSIS接合素子と等価であると言うことができる。そして、このような1波長のSIS接合素子の入力インピーダンスはZJ /2・coth(γJ J )であるから、(1)式との比較から、当該半波長のSIS接合素子のそれの1/2であることが判る。このことから、回路パラメータの算出に利用した図3(b)の半波長のSIS接合素子は、接合長のみが異なる図3(a)の1波長のSIS接合素子に置き換えることができる。 FIG. 11 shows the characteristic impedance of the SIS junction element under this condition. From FIG. 11, it can be seen that the real part a and the imaginary part b of the input impedance of such a one-wavelength SIS junction element are equal to the real part c and the imaginary part d of the input impedance of the half-wave SIS junction element, respectively. . Therefore, when α J d J << 1, β J d J ≈π holds, it can be said that a half-wave SIS junction element is equivalent to a one-wavelength SIS junction element that differs only in the junction length. it can. And, since the input impedance of such a one-wavelength SIS junction element is Z J / 2 · coth (γ J d J ), it is shown in comparison with the formula (1) that of the half-wave SIS junction element. It turns out that it is 1/2. Therefore, the half-wavelength SIS junction element shown in FIG. 3B used for calculating the circuit parameters can be replaced with the one-wavelength SIS junction element shown in FIG.

以上により求めた回路パラメータ(特性インピーダンス比)に近くなるように設計した同調回路の概略を図12に示す。図12(a)は、オーバーハングの無い2個の1波長のSIS接合素子J1、J2と半波長のマイクロストリップ線路Mとからなる同調回路を示す。即ち、本発明(図3(a))の同調回路の一例である。図12(b)は、比較のために、オーバーハングの有る2個の半波長のSIS接合素子J1’、J2’と半波長のマイクロストリップ線路Mとからなる同調回路を示す。即ち、図3(b)の同調回路の一例である。   FIG. 12 shows an outline of a tuning circuit designed to be close to the circuit parameter (characteristic impedance ratio) obtained as described above. FIG. 12A shows a tuning circuit composed of two one-wavelength SIS junction elements J1 and J2 and a half-wavelength microstrip line M without overhang. That is, it is an example of the tuning circuit of the present invention (FIG. 3A). FIG. 12B shows a tuning circuit composed of two half-wavelength SIS junction elements J1 'and J2' having an overhang and a half-wavelength microstrip line M for comparison. That is, it is an example of the tuning circuit of FIG.

図12(a)において、SIS接合素子J1、J2の接合長は4.2μmであり、接合幅は0.9μmであり、上部電極幅WS も同様の0.90μmである(図2(a)参照)。なお、この例では、接合長の方向においても、オーバーハングは形成されていない。マイクロストリップ線路Mの線路長は35.2μmであり、線幅は1.0μmである。図12(b)において、SIS接合素子J1、J2の接合長は2.9μmであり、接合幅WJ は1.3μmであり、上部電極幅WS ’は3.0μmである(図14(a)参照)。マイクロストリップ線路Mの線路長は35.2μmであり、線幅は1.0μmである。即ち、変化は無く、半波長のマイクロストリップ線路のままである。 12A, the junction length of the SIS junction elements J1 and J2 is 4.2 μm, the junction width is 0.9 μm, and the upper electrode width W S is also 0.90 μm (FIG. 2A). )reference). In this example, no overhang is formed even in the direction of the junction length. The microstrip line M has a line length of 35.2 μm and a line width of 1.0 μm. 12B, the junction length of the SIS junction elements J1 and J2 is 2.9 μm, the junction width W J is 1.3 μm, and the upper electrode width W S ′ is 3.0 μm (FIG. 14 ( a)). The microstrip line M has a line length of 35.2 μm and a line width of 1.0 μm. That is, there is no change and the microstrip line has a half wavelength.

図13(a)において、曲線a及びbは、各々、図12(a)及び図12(b)の同調回路の同調回路の入力側から負荷側を見たときのインピーダンス軌跡を示す。図13(b)において、曲線a及びbは、各々、図12(a)及び図12(b)の同調回路のアンテナインピーダンスを一定値の65Ωとしたときの反射損失特性を示す。これらは65Ωで規格化されている。これらから、前述の設計原理の通りに、終端に置かれた半波長接合の周波数依存性をもつリアクタンス成分を、同調回路によって良く補償していることが判る。なお、同調回路に1/4波長インピーダンストランスフォーマーT(図1において同じ)を付加したことにより、比帯域は設計値20%以上の値が得られた。更に、半波長のSIS接合をオーバーハングの無い1波長のSIS接合を置換した場合でも、接合の反射損失特性は、図13(a)に示すように、比帯域を広く保つことができることが判る。   In FIG. 13A, curves a and b indicate impedance loci when the load side is viewed from the input side of the tuning circuit of the tuning circuit of FIGS. 12A and 12B, respectively. In FIG. 13 (b), curves a and b show the reflection loss characteristics when the antenna impedance of the tuning circuit of FIGS. 12 (a) and 12 (b) is a constant value of 65Ω. These are standardized at 65Ω. From these, it can be seen that the reactance component having the frequency dependence of the half-wavelength junction placed at the terminal is well compensated by the tuning circuit as described in the above design principle. In addition, by adding a ¼ wavelength impedance transformer T (same as in FIG. 1) to the tuning circuit, a ratio band of 20% or more was obtained. Further, even when the half-wavelength SIS junction is replaced with a one-wavelength SIS junction without overhang, the reflection loss characteristic of the junction can be kept wide as shown in FIG. .

以上説明したように、本発明によれば、トンネル接合素子を用いた同調回路によれば、2個の1波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる構成を採用することにより、上部電極がSIS接合の幅方向においてオーバーハングしない形状として(接合幅WJ と上部電極幅Ws とを実質的に等しくして)接合幅に依存して位相速度が変化することを防止し、かつ、オーバーハングが無くともSIS接合の特性インピーダンスZJ を極めて小さくすることにより、ZJ とマイクロストリップ線路の特性インピーダンスZm との比ZJ :Zm を大きくして、低雑音かつ広帯域特性について最適化された同調回路を得ることができ、SIS接合の上下の超伝導体として、インダクタンス成分が大きいため特性インピーダンスが大きいにもかかわらず、臨界温度が高いNbNを使用することができ、信号源における反射損失と比帯域とに基づいて、当該入力性能を実現できる最適な回路パラメータを得ることができる。 As described above, according to the present invention, according to the tuning circuit using a tunnel junction element, a configuration comprising two one-wavelength tunnel junction elements and a half-wavelength microstrip line connecting between them is adopted. As a result, the phase velocity changes depending on the junction width so that the upper electrode does not overhang in the width direction of the SIS junction (with the junction width W J and the upper electrode width W s substantially equal). preventing, and even without overhang by very small characteristic impedance Z J of SIS junction, Z J and microstrip line characteristic impedance Z m and the ratio of Z J: increase the Z m, low It is possible to obtain a tuning circuit optimized for noise and broadband characteristics, and since the inductance component is large as superconductors above and below the SIS junction, Despite impedance is large, it is possible to use the critical temperature is high NbN, based on and the reflection loss fractional bandwidth of the signal source, it is possible to obtain an optimum circuit parameters that can realize the input performance.

トンネル接合素子を用いた同調回路を示す平面図及び断面図である。It is the top view and sectional drawing which show the tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路を示す斜視図である。It is a perspective view which shows the tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路を示す回路構成図である。It is a circuit block diagram which shows the tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の設計原理説明図である。It is a design principle explanatory view of a tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の設計原理説明図である。It is a design principle explanatory view of a tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の設計例を示す図である。It is a figure which shows the example of a design of the tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の設計例を示す図である。It is a figure which shows the example of a design of the tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の設計例を示す図である。It is a figure which shows the example of a design of the tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の設計パラメータを示す図である。It is a figure which shows the design parameter of the tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の設計例を示す図である。It is a figure which shows the example of a design of the tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の置換説明図である。It is a substitution explanatory view of a tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の置換説明図である。It is a substitution explanatory view of a tuning circuit using a tunnel junction element. トンネル接合素子を用いた同調回路の設計例を示す図である。It is a figure which shows the example of a design of the tuning circuit using a tunnel junction element. 本発明の背景を示す図である。It is a figure which shows the background of this invention.

符号の説明Explanation of symbols

101 単結晶MgO基板
102 第1NbN層
103 MgO膜
104 トンネル絶縁膜
105 第2NbN層
J1、J2 SIS接合素子
M マイクロストリップ線路
T インピーダンストランスフォーマー(インピーダンス整合回路)
DESCRIPTION OF SYMBOLS 101 Single crystal MgO substrate 102 1st NbN layer 103 MgO film 104 Tunnel insulating film 105 2nd NbN layer J1, J2 SIS junction element M Microstrip line T Impedance transformer (impedance matching circuit)

Claims (4)

2個の1波長のトンネル接合素子であって、超電導体からなる上部電極及び下部電極とこれらの間に形成されるトンネル接合とからなり、少なくとも当該接合の幅方向における前記上部電極のオーバーハングが無いトンネル接合素子と、
これらの間を接続する半波長のマイクロストリップ線路とからなる
ことを特徴とするトンネル接合素子を用いた同調回路。
Two one-wavelength tunnel junction elements comprising an upper electrode and a lower electrode made of a superconductor and a tunnel junction formed therebetween, and at least an overhang of the upper electrode in the width direction of the junction No tunnel junction element,
A tuning circuit using a tunnel junction element, characterized by comprising a half-wavelength microstrip line connecting between them.
前記マイクロストリップ線路は、上部線路と下部線路とからなり、
前記トンネル接合素子の上部電極及び下部電極と、前記マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる
ことを特徴とする請求項1記載のトンネル接合素子を用いた同調回路。
The microstrip line consists of an upper line and a lower line,
The tuning circuit using a tunnel junction element according to claim 1, wherein the upper electrode and the lower electrode of the tunnel junction element and the upper line and the lower line of the microstrip line are each made of the same layer. .
前記トンネル接合素子の上部電極及び下部電極と前記マイクロストリップ線路の上部線路及び下部線路とは、NbN層からなる
ことを特徴とする請求項2記載のトンネル接合素子を用いた同調回路。
The tuning circuit using a tunnel junction element according to claim 2, wherein the upper and lower electrodes of the tunnel junction element and the upper and lower lines of the microstrip line are formed of an NbN layer.
前記信号源と前記信号源に近いトンネル接合素子との間を、インピーダンス整合回路として働く1/4波長のマイクロストリップ線路で接続することにより、前記信号源のインピーダンスを調整する
ことを特徴とする請求項1記載のトンネル接合素子を用いた同調回路。
The impedance of the signal source is adjusted by connecting the signal source and a tunnel junction element close to the signal source with a ¼ wavelength microstrip line serving as an impedance matching circuit. A tuning circuit using the tunnel junction element according to Item 1.
JP2004052971A 2004-02-27 2004-02-27 Tuning circuit using tunnel junction elements Expired - Lifetime JP4081549B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004052971A JP4081549B2 (en) 2004-02-27 2004-02-27 Tuning circuit using tunnel junction elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004052971A JP4081549B2 (en) 2004-02-27 2004-02-27 Tuning circuit using tunnel junction elements

Publications (2)

Publication Number Publication Date
JP2005243992A true JP2005243992A (en) 2005-09-08
JP4081549B2 JP4081549B2 (en) 2008-04-30

Family

ID=35025394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052971A Expired - Lifetime JP4081549B2 (en) 2004-02-27 2004-02-27 Tuning circuit using tunnel junction elements

Country Status (1)

Country Link
JP (1) JP4081549B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177835A (en) * 2007-01-18 2008-07-31 National Institute Of Advanced Industrial & Technology Superconducting tunnel type mixer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177835A (en) * 2007-01-18 2008-07-31 National Institute Of Advanced Industrial & Technology Superconducting tunnel type mixer
JP4665176B2 (en) * 2007-01-18 2011-04-06 独立行政法人産業技術総合研究所 Superconducting tunnel mixer

Also Published As

Publication number Publication date
JP4081549B2 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
US4563773A (en) Monolithic planar doped barrier subharmonic mixer
KR100907358B1 (en) A tunable ferroelectric resonator arrangement
US7274263B2 (en) Microstrip stabilized quantum well resonance-tunneling generator for millimeter and submillimeter wavelength range
US20220311400A1 (en) Parametric amplifier for qubits
US7904129B2 (en) Superconducting device with a disk shape resonator pattern that is adjustable in bandwidth
JP2009272923A (en) Cubic filter and tunable filter device
Abdelaal et al. Compact RGW differential phase shifter for millimeter-wave applications
JP4707650B2 (en) Superconducting filter device
JPH05299712A (en) Microwave part
JPH04247701A (en) Superconductive variable phase shifter
JP4081549B2 (en) Tuning circuit using tunnel junction elements
Kooi et al. 180–425 GHz low noise SIS waveguide receivers employing tuned Nb/AIO x/Nb tunnel junctions
US7734319B2 (en) Dual-mode superconductive filter having an opening pattern in a ground plane
Tan et al. A 220 GHz finline mixer with ultra-wide instantaneous bandwidth
JPH0449810B2 (en)
JP3994165B2 (en) Tuning circuit design apparatus and method using tunnel junction elements
Kuroda et al. Design and Fabrication of Compact HTS Duplexers Using a CQ Structure With a High $ Q_ {u} $ Resonator
US3760302A (en) Slot line
KR19980086834A (en) High frequency circuit elements
JP2003218415A (en) Tuning circuit using tunnel junction device and superconductive integrated circuit
US20080242549A1 (en) Superconducting filter device
Chung HTS microstrip bipin antenna array for broadband satellite communication
Uzawa et al. A submillimetre-wave SIS mixer using NbN/MgO/NbN trilayers grown epitaxially on an MgO substrate
Ikeuchi et al. A Low-Loss Compact X-Band Superconducting Phase Shifter
JP5449764B2 (en) Superconducting material for high frequency, high frequency transmission line

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350