JP2005229322A - Master slave synchronous communication system - Google Patents
Master slave synchronous communication system Download PDFInfo
- Publication number
- JP2005229322A JP2005229322A JP2004035863A JP2004035863A JP2005229322A JP 2005229322 A JP2005229322 A JP 2005229322A JP 2004035863 A JP2004035863 A JP 2004035863A JP 2004035863 A JP2004035863 A JP 2004035863A JP 2005229322 A JP2005229322 A JP 2005229322A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- address
- slave
- master
- registration table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、伝送路上に接続された１局のマスタとＮ局のスレーブ間で、マスタが定周期で送信する同期フレームにスレーブが同期しながら、指令データと応答データを交換するマスタスレーブ同期通信システムに関する。 The present invention is a master-slave synchronous communication in which command data and response data are exchanged between a master of one station and a slave of N stations connected on a transmission line while the slave synchronizes with a synchronous frame transmitted by the master at a fixed cycle. About the system.
１局のマスタとＮ局のスレーブが同じ伝送路に接続されているとき、マスタが定周期でスレーブに指令データを送信してスレーブから応答データを受信する従来の通信システムについて説明する（例えば、特許文献１参照）。その従来の通信システムというのは、マスタと複数台のスレーブが同期フレームで同期を取りながら、任意に指定した固有フレームで制御データを交換している。その特許文献１では、マスタが軸軍管理器、スレーブが数値制御装置、同期フレームがスレーブの全てを指定した共通フレームとなっている。
一般に１局のマスタから複数局のスレーブへデータを転送する場合、ハイレベル・データ・リンク（JLS C-6363）形式が使用されるが、同期フレームのアドレス部には全スレーブが共通して受信するブロードキャストアドレス（グローバルアドレス）を指定し、スレーブ別固有フレームのアドレス部には当該スレーブの局アドレスを指定していた。このことを図を用いて説明する。
A conventional communication system in which when a master of one station and a slave of N station are connected to the same transmission path, the master transmits command data to the slave at a fixed period and receives response data from the slave (for example, Patent Document 1). In the conventional communication system, a master and a plurality of slaves exchange control data with an arbitrarily designated unique frame while synchronizing with a synchronization frame. In Patent Document 1, a master is an axis army controller, a slave is a numerical control device, and a synchronization frame is a common frame designating all slaves.
Generally, when transferring data from one master station to multiple slave stations, the high-level data link (JLS C-6363) format is used, but all slaves receive the same in the address part of the synchronization frame. The broadcast address (global address) to be specified is specified, and the slave station address is specified in the address portion of the slave specific frame. This will be described with reference to the drawings.
図５は、従来のマスタの内部構成を示すブロック図である。
図５において、マスタ５０は伝送制御部５１を介して伝送路３０に接続されている。伝送制御部５１には、制御指令データをスレーブ毎に格納するためのスレーブ別送信バッファ１５と、受信した制御応答データをスレーブ別に格納するスレーブ別受信バッファ１６と、同期フレームを格納する同期フレーム送信バッファ１３を具えている。
伝送制御部５１はＣＰＵ１２と内部バスで接続されており、受信データと送信データの交換を行う。ＣＰＵ１２が作成した同期フレームデータは、内部バスを経由して伝送制御部５１の同期フレーム送信バッファ１３へ格納され、スレーブ別の指令データは、内部バス経由でスレーブ別送信バッファ１５に格納される。
伝送制御部５１は、伝送周期毎に同期フレーム送信バッファ１３を読み出し、伝送路３０に同期フレームを送信する。この時、同期フレームのアドレス部にはブロードキャストアドレスが格納されている。続いて伝送制御部５１は、次の同期フレーム送信タイミングまでにスレーブ別送信バッファ１５の格納データをスレーブ単位に読み出して伝送路３０へ送信すると共に、伝送路３０を介してスレーブから受信したデータをスレーブ別受信バッファ１６に格納する。
FIG. 5 is a block diagram showing an internal configuration of a conventional master.
In FIG. 5, the master 50 is connected to the transmission line 30 via the transmission control unit 51. The transmission control unit 51 includes a slave-specific transmission buffer 15 for storing control command data for each slave, a slave-specific reception buffer 16 for storing received control response data for each slave, and a synchronous frame transmission for storing a synchronization frame. A buffer 13 is provided.
The transmission control unit 51 is connected to the
The transmission control unit 51 reads the synchronization frame transmission buffer 13 every transmission cycle and transmits the synchronization frame to the transmission path 30. At this time, the broadcast address is stored in the address portion of the synchronization frame. Subsequently, the transmission control unit 51 reads the data stored in the slave-specific transmission buffer 15 in units of slaves and transmits the data to the transmission line 30 until the next synchronization frame transmission timing, and the data received from the slave via the transmission line 30. The data is stored in the slave-specific reception buffer 16.
図６は、従来のスレーブの構成を示すブロック図である。
図６において、スレーブ１の伝送制御部４１は伝送路３０に接続されている。伝送制御部４１には、制御指令データを受信するための受信バッファ２６と送信する制御応答データを格納する送信バッファ２７と、受信データのアドレスを判定して同期フレームと制御指令データの何れであるかを判定するアドレス判定部２５と、登録された自局アドレスを格納する自局アドレス登録エリア２３を具えている。
伝送制御部４１はＣＰＵ２２と内部バスで接続されており、受信データと送信データの交換を行う。また、伝送制御部 ４１とＣＰＵ２２の同期には、伝送制御部４１の割り込み出力信号が使用される。
伝送路３０を介してマスタの情報を受信すると、アドレス判定部２５によって受信フレームのアドレスが判定される。伝送制御部４１は、アドレスが自局アドレス登録エリア２３の内容と一致すれば、その受信データを制御指令データとして受信バッファ２６に格納する。伝送制御部４１は、アドレスが全スレーブを示すブロードキャストアドレスの場合、受信データを同期フレームとして判断し、ＣＰＵ２２の割り込み信号を出力する。伝送制御部４１の割り込みを入力したＣＰＵ２２は、その割り込みに同期して受信バッファ２６に格納された制御指令データを読み出す。
In FIG. 6, the transmission control unit 41 of the slave 1 is connected to the transmission path 30. The transmission control unit 41 includes a reception buffer 26 for receiving control command data, a transmission buffer 27 for storing control response data to be transmitted, and a synchronization frame and control command data by determining the address of the received data. An address determination unit 25 for determining whether or not and a local station address registration area 23 for storing the registered local station address.
The transmission control unit 41 is connected to the
When the master information is received via the transmission line 30, the address determination unit 25 determines the address of the received frame. If the address matches the contents of the local station address registration area 23, the transmission control unit 41 stores the received data in the reception buffer 26 as control command data. When the address is a broadcast address indicating all slaves, the transmission control unit 41 determines the received data as a synchronization frame and outputs an interrupt signal from the
しかしながら、従来のマスタは同期フレームをブロードキャストアドレス（グローバルアドレス）で全スレーブ宛てに一斉同報するため、伝送路に接続された全てのスレーブが同じ周期で同期処理をしていた。コントローラやサーボ、Ｉ／Ｏが伝送路で接続された制御システムでは、伝送速度の高速化に伴って伝送周期を短縮し制御性能を上げる傾向にあるが、Ｉ／Ｏのようにサーボに比べて遅い制御周期で十分な機器が混在した場合でも、同じ短い伝送周期で同期処理されることになり、ＣＰＵにとって大きな負荷となっていた。
本発明はこのような問題点に鑑みてなされたものであり、スレーブ機器に応じた周期で同期処理させ、ＣＰＵの負荷を削減することを目的とする。
However, since a conventional master broadcasts a synchronization frame to all slaves using a broadcast address (global address), all slaves connected to the transmission path perform synchronization processing in the same cycle. In control systems where controllers, servos, and I / O are connected via transmission lines, there is a tendency to shorten the transmission cycle and increase control performance as the transmission speed increases, but compared to servos like I / O. Even when sufficient devices are mixed in a slow control cycle, synchronization processing is performed in the same short transmission cycle, which is a heavy load on the CPU.
The present invention has been made in view of such problems, and an object of the present invention is to reduce the load on the CPU by performing synchronous processing at a period corresponding to a slave device.
上記問題を解決するため、本発明は、次のようにしたのである。
請求項１に記載の発明は、伝送制御部を備えた１局のマスタとＮ局のスレーブが同じ伝送路に接続されて前記マスタと前記スレーブが定周期同期伝送をする同期通信システムに於いて、前記マスタは、前記伝送制御部に同期フレーム送信先アドレス登録テーブルを具え、伝送周期毎に同期フレームの送信先を前記同期フレーム送信先アドレス登録テーブルの内容に切替えて送信し、前記スレーブは、前記伝送制御部に複数のアドレスを格納する同期アドレス登録テーブルを具え、受信データが前記同期アドレス登録テーブルに登録されたいずれかのアドレスと一致する場合に同期処理を開始することを特徴としている。
また請求項２に記載の発明は、前記同期フレーム送信先アドレス登録テーブルは、ブロードキャストアドレスまたは個別のスレーブアドレスと複数のスレーブを指定するマルチキャストアドレスとが伝送開始の前に予め登録されており、伝送を開始すれば前記同期フレーム送信先アドレス登録テーブルに登録されたアドレスへ伝送周期毎に１つづつ送信するという動作を繰り返すことを特徴としている。
また請求項３に記載の発明は、前記同期アドレス登録テーブルは、ブロードキャストアドレスと自局アドレスと複数スレーブを指定するマルチキャストアドレスとが伝送開始前に予め登録されており、伝送路上のデータを検出する時は送信先アドレスと前記同期アドレス登録テーブルに登録されたアドレスを比較し、登録された何れかのアドレスと一致する場合は同期処理を開始するとともに、自局アドレスと一致した場合は指令として受信バッファに格納することを特徴としている。
また請求項４に記載の発明は、前記同期アドレス登録テーブルは、スレーブのＣＰＵによって伝送開始前に予め設定されていることを特徴としている。
また請求項５に記載の発明は、前記同期アドレス登録テーブルは、伝送路に接続されたマスタまたはエンジニアリング機器によって伝送開始前に予め設定されていることを特徴としている。
In order to solve the above problem, the present invention is as follows.
The invention according to claim 1 is a synchronous communication system in which a master of one station and a slave of N stations provided with a transmission control unit are connected to the same transmission path, and the master and the slave perform synchronous transmission in a fixed cycle. The master includes a synchronization frame transmission destination address registration table in the transmission control unit, and switches and transmits the transmission destination of the synchronization frame to the contents of the synchronization frame transmission destination address registration table every transmission cycle. The transmission control unit includes a synchronization address registration table for storing a plurality of addresses, and the synchronization processing is started when received data matches any address registered in the synchronization address registration table.
In the synchronization frame transmission destination address registration table, a broadcast address or individual slave addresses and a multicast address designating a plurality of slaves are registered in advance before transmission starts, Is started, the operation of transmitting one by one every transmission period to the address registered in the synchronization frame transmission destination address registration table is characterized.
According to a third aspect of the present invention, in the synchronization address registration table, a broadcast address, a local station address, and a multicast address designating a plurality of slaves are registered in advance before transmission starts, and data on the transmission path is detected. When the destination address is compared with the address registered in the synchronization address registration table, if it matches any of the registered addresses, the synchronization process is started, and if it matches the local address, it is received as a command. It is characterized by being stored in a buffer.
The invention according to claim 4 is characterized in that the synchronous address registration table is set in advance by the slave CPU before the transmission is started.
The invention according to claim 5 is characterized in that the synchronous address registration table is set in advance by a master or an engineering device connected to a transmission path before starting transmission.
本発明によれば、スレーブ機器に応じた周期で同期処理してＣＰＵの負荷を削減することができるため、スレーブに低速のＣＰＵを採用できてコストダウンすることができるという効果がある。
また、スレーブが同期するアドレスの登録にはネットワークを経由してマスタから指定できるため、スレーブでの登録作業を不要とし、システムのスタートアップ作業を軽減することができるという効果がある。
According to the present invention, it is possible to reduce the CPU load by performing synchronous processing in a cycle corresponding to the slave device, so that there is an effect that a low-speed CPU can be adopted as the slave and the cost can be reduced.
In addition, since registration of the address to be synchronized by the slave can be specified from the master via the network, there is an effect that the registration work at the slave is unnecessary and the system start-up work can be reduced.
以下、本発明の具体的実施例について、図に基づいて説明する。
図３は、本発明を適用した制御通信システムの接続図であり、１局のマスタ１０とＮ局のスレーブ１〜ｎが同じ伝送路３０に接続されている。
図１は、本発明のマスタのブロック図である。
図１において、マスタ１０の伝送制御部１１は伝送路３０に接続されている。伝送制御部１１には、制御指令データをスレーブ別に格納するためのスレーブ別送信バッファ１５と、受信した制御応答データをスレーブ別に格納するスレーブ別受信バッファ１６と、同期フレームを格納する同期フレーム送信バッファ１３と、同期フレーム送信先アドレス登録テーブル１４を具えている。
伝送制御部１１はＣＰＵ１２と内部バスで接続されており、受信データと送信データを交換する。ＣＰＵ１２が作成した同期フレームデータは、内部バス経由で伝送制御部１１の同期フレーム送信バッファ１３に格納され、スレーブ別の指令データは、内部バス経由でスレーブ別送信バッファ１５に格納される。ＣＰＵ１２が作成した同期フレーム送信先は、内部バス経由で同期フレーム送信先アドレス登録テーブル１４に格納される。
伝送制御部１１は、伝送周期毎に同期フレーム送信バッファ１３を読み出し、伝送路３０に同期フレームを送信する。この時、伝送制御部１１は、同期フレーム送信先アドレス登録テーブル１４の内容に従って、同期フレームのアドレス部を作成する。続いて伝送制御部１１が、次の同期フレーム送信タイミングまでにスレーブ別送信バッファ１５の格納データをスレーブ単位に読み出して伝送路３０へ送信すると共に、伝送路３０を介してスレーブから受信したデータをスレーブ別の受信バッファ１６に格納する。
Hereinafter, specific examples of the present invention will be described with reference to the drawings.
FIG. 3 is a connection diagram of a control communication system to which the present invention is applied. One station master 10 and N stations slaves 1 to n are connected to the same transmission path 30.
FIG. 1 is a block diagram of the master of the present invention.
In FIG. 1, the transmission control unit 11 of the master 10 is connected to a transmission line 30. The transmission controller 11 includes a slave-specific transmission buffer 15 for storing control command data for each slave, a slave-specific reception buffer 16 for storing received control response data for each slave, and a synchronization frame transmission buffer for storing synchronization frames. 13 and a synchronization frame transmission destination address registration table 14.
The transmission control unit 11 is connected to the
The transmission control unit 11 reads the synchronization frame transmission buffer 13 every transmission cycle, and transmits the synchronization frame to the transmission path 30. At this time, the transmission control unit 11 creates an address part of the synchronization frame according to the contents of the synchronization frame transmission destination address registration table 14. Subsequently, the transmission control unit 11 reads the data stored in the slave-specific transmission buffer 15 in units of slaves and transmits the data to the transmission line 30 by the next synchronization frame transmission timing, and the data received from the slave via the transmission line 30. The data is stored in the reception buffer 16 for each slave.
図４は同期フレーム送信先アドレス登録テーブル１４の具体例である。
同期フレーム送信先アドレス登録テーブル１４は、送信先アドレス・テーブル６４とその格納先を示す送信先アドレス・テーブル・ポインタ６１、送信先アドレス・テーブル６４に登録されたアドレスの個数を格納する登録個数６２、伝送周期毎に更新され次の伝送周期で更新された同期フレーム送信先アドレスの格納先を指す次回送信先インデックス６３から構成される。
図４では、送信先アドレス・テーブル６４の先頭にブロードキャストアドレスのＦＦｈ、続いてマルチキャストアドレスのＦＥｈが３個、合計４個のアドレスが登録されている。従って、伝送周期が125μsであれば送信先アドレス・テーブルの各要素は500μs毎に読み出され、同期フレームのアドレス部に格納される。すなわち、マスタは500μs毎にアドレスＦＦｈの同期フレームを送信し、続いて125μs毎にアドレスＦＥｈの同期フレームの送信を３回繰り返す。例えば伝送路に３局のスレーブが接続されたシステムにおいて、スレーブ１、２の同期アドレス登録テーブルにはＦＦｈとＦＥｈ、スレーブ３の同期アドレス登録テーブルにはＦＦｈのみが登録されていた場合は、スレーブ１、２は125μs毎に同期処理を起動し、スレーブ３は500μs周期で同期処理を起動することができるのである。
FIG. 4 is a specific example of the synchronization frame transmission destination address registration table 14.
The synchronization frame transmission destination address registration table 14 includes a transmission destination address table 64, a transmission destination address table pointer 61 indicating the storage destination, and a registration number 62 for storing the number of addresses registered in the transmission destination address table 64. The next transmission destination index 63 indicating the storage destination of the synchronous frame transmission destination address updated every transmission cycle and updated in the next transmission cycle.
In FIG. 4, a total of four addresses are registered at the head of the transmission destination address table 64, ie, FFh of the broadcast address and then three FEh of the multicast address. Accordingly, if the transmission cycle is 125 μs, each element of the destination address table is read every 500 μs and stored in the address portion of the synchronization frame. That is, the master transmits a synchronization frame with an address FFh every 500 μs, and then repeats transmission of a synchronization frame with an address FEh every 125 μs three times. For example, in a system in which three slave stations are connected to the transmission path, if only FFh and FEh are registered in the synchronous address registration table of slaves 1 and 2 and only FFh is registered in the synchronous address registration table of slave 3, 1 and 2 can start the synchronization process every 125 μs, and the slave 3 can start the synchronization process at a cycle of 500 μs.
図２は、本発明の実施例に係るスレーブのブロック図である。
図２において、スレーブ１の伝送制御部２１は伝送路３０に接続されている。伝送制御部２１には、制御指令データを受信するための受信バッファ２６と、送信する制御応答データを格納する送信バッファ２７と、受信データのアドレスを判定して同期フレームと制御指令データのいずれであるかを判定するアドレス判定部２５と、登録された自局アドレスを格納する自局アドレス登録エリア２３と、同期フレームと見なされたアドレスを格納する同期アドレス登録テーブル２４を具えている。
伝送制御部２１はＣＰＵ２２と内部バスで接続されており、受信データと送信データを交換する。伝送制御部２１とＣＰＵ２２の同期には、伝送制御部２１の割り込み出力信号が使用される。
FIG. 2 is a block diagram of the slave according to the embodiment of the present invention.
In FIG. 2, the transmission control unit 21 of the slave 1 is connected to the transmission path 30. The transmission control unit 21 includes a reception buffer 26 for receiving control command data, a transmission buffer 27 for storing control response data to be transmitted, an address of the received data, and a synchronization frame or control command data. An address determination unit 25 for determining whether there is a local station address registration area 23 for storing the registered local station address, and a synchronization address registration table 24 for storing an address regarded as a synchronization frame.
The transmission control unit 21 is connected to the
伝送路３０を介してマスタの受信フレームを検出したときは、アドレス判定部２５によって受信フレームのアドレスが判定される。伝送制御部２１は、アドレスが自局アドレス登録エリア２３の内容と一致すれば、受信データを制御指令データとして受信バッファ２６に格納する。同時に、伝送制御部２１は、アドレスが同期アドレス登録テーブル２４の内容と比較し、登録されたいずれかのアドレスと一致すれば受信データを同期フレームとして判断し、ＣＰＵ２２へ割り込み信号を出力する。伝送制御部２１の割り込み信号を入力したＣＰＵ２２は、同期処理として、受信バッファ２６に格納された制御指令データを読み出し処理する。
同期アドレス登録テーブル２４には、ブロードキャストアドレスと、スレーブアドレスと、マルチキャストアドレスを登録することができ、それぞれ、全スレーブ一斉、スレーブ個別、複数スレーブ一斉の同期処理をするときに指定される。
同期アドレス登録テーブル２４は、制御伝送開始前に事前に設定される。スレーブ自身のＣＰＵ２２によって設定するときは、スレーブ機器に実装されたスイッチの設定値をＣＰＵ２２が読み出して設定する方法と、スレーブ機器個別に接続されたエンジニアリングツールによって入力された入力データをＣＰＵ２２が設定するという２つの方法がある。
また、同期アドレス登録テーブル２４へ登録する他の方法として、伝送路に接続されたマスタまたはエンジニアリング機器から伝送路を介して設定する方法があり、この場合はメッセージ伝送などの制御通信とは別の手順がとられる。
When a master reception frame is detected via the transmission line 30, the address determination unit 25 determines the address of the reception frame. If the address matches the contents of the local station address registration area 23, the transmission control unit 21 stores the received data in the reception buffer 26 as control command data. At the same time, the transmission control unit 21 compares the address with the contents of the synchronization address registration table 24, and if the address matches one of the registered addresses, determines the received data as a synchronization frame and outputs an interrupt signal to the
A broadcast address, a slave address, and a multicast address can be registered in the synchronization address registration table 24, which are designated when performing synchronization processing for all slaves, individual slaves, and multiple slaves, respectively.
The synchronous address registration table 24 is set in advance before the start of control transmission. When setting by the
In addition, as another method of registering in the synchronous address registration table 24, there is a method of setting via a transmission line from a master or engineering device connected to the transmission line. In this case, it is different from control communication such as message transmission. Procedure is taken.
１０、５０ マスタ、 ３０ 伝送路、
１１、５１、２１、４１ 伝送制御部、 １２、２２ ＣＰＵ、
１５ スレーブ別送信バッファ、 １６ スレーブ別受信バッファ、
１３ 同期フレーム送信バッファ、
１４ 同期フレーム送信先アドレス登録テーブル、
２５ アドレス判定部、 ２３ 自局アドレス登録エリア、
２４ 同期アドレス登録テーブル、 ２６ 受信バッファ、
２７ 送信バッファ、
６１ 送信先アドレス・テーブル・ポインタ、 ６２ 送信先アドレスの登録個数、
６３ 次回送信先インデックス、 ６４ 送信先アドレス・テーブル
10, 50 master, 30 transmission line,
11, 51, 21, 41 Transmission control unit, 12, 22 CPU,
15 Send buffer for each slave, 16 Receive buffer for each slave,
13 Sync frame transmission buffer,
14 synchronization frame transmission destination address registration table,
25 Address determination section, 23 Local address registration area,
24 synchronization address registration table, 26 receive buffer,
27 send buffer,
61 destination address table pointer, 62 number of registered destination addresses,
63 Next Destination Index, 64 Destination Address Table
Claims (5)
前記マスタは、前記伝送制御部に同期フレーム送信先アドレス登録テーブルを具え、伝送周期毎に同期フレームの送信先を前記同期フレーム送信先アドレス登録テーブルの内容に切替えて送信し、
前記スレーブは、前記伝送制御部に複数のアドレスを格納する同期アドレス登録テーブルを具え、受信データが前記同期アドレス登録テーブルに登録されたいずれかのアドレスと一致する場合に同期処理を開始する
ことを特徴とするマスタスレーブ同期通信システム。 In a synchronous communication system in which a master of one station and a slave of N station provided with a transmission control unit are connected to the same transmission line, and the master and the slave perform periodic synchronous transmission,
The master comprises a synchronization frame transmission destination address registration table in the transmission control unit, and switches the transmission destination of the synchronization frame to the content of the synchronization frame transmission destination address registration table every transmission cycle,
The slave includes a synchronous address registration table for storing a plurality of addresses in the transmission control unit, and starts a synchronization process when received data matches any address registered in the synchronous address registration table. A master-slave synchronous communication system.
ブロードキャストアドレスまたは個別のスレーブアドレスと複数のスレーブを指定するマルチキャストアドレスとが伝送開始の前に予め登録されており、
伝送を開始すれば前記同期フレーム送信先アドレス登録テーブルに登録されたアドレスへ伝送周期毎に１つづつ送信するという動作を繰り返す
ことを特徴とする請求項１に記載のマスタスレーブ同期通信システム。 The synchronization frame transmission destination address registration table is:
A broadcast address or an individual slave address and a multicast address designating a plurality of slaves are registered in advance before starting transmission,
2. The master-slave synchronous communication system according to claim 1, wherein when the transmission is started, the operation of transmitting one by one every transmission cycle to the address registered in the synchronization frame transmission destination address registration table is repeated.
ブロードキャストアドレスと自局アドレスと複数スレーブを指定するマルチキャストアドレスとが伝送開始前に予め登録されており、
伝送路上のデータを検出する時は送信先アドレスと前記同期アドレス登録テーブルに登録されたアドレスを比較し、
登録された何れかのアドレスと一致する場合は同期処理を開始するとともに、自局アドレスと一致した場合は指令として受信バッファに格納する
ことを特徴とする請求項１に記載のマスタスレーブ同期通信システム。 The synchronous address registration table is
A broadcast address, a local address, and a multicast address that designates a plurality of slaves are registered in advance before starting transmission,
When detecting data on the transmission path, compare the destination address and the address registered in the synchronous address registration table,
2. The master-slave synchronous communication system according to claim 1, wherein when the address matches any of the registered addresses, the synchronization processing is started, and when the address matches the address of the own station, the master-slave synchronous communication system is stored in the reception buffer as a command. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004035863A JP2005229322A (en) | 2004-02-13 | 2004-02-13 | Master slave synchronous communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004035863A JP2005229322A (en) | 2004-02-13 | 2004-02-13 | Master slave synchronous communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005229322A true JP2005229322A (en) | 2005-08-25 |
Family
ID=35003699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004035863A Pending JP2005229322A (en) | 2004-02-13 | 2004-02-13 | Master slave synchronous communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005229322A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100785239B1 (en) | 2006-08-08 | 2007-12-11 | 에스케이 텔레콤주식회사 | System for synchronization of mobile terminals, synchronization server and method using the same |
| US20100211190A1 (en) * | 2007-11-16 | 2010-08-19 | Fujitsu Limited | Control system, control method, master device, and control device |
| KR101192896B1 (en) * | 2010-04-14 | 2012-10-18 | 성균관대학교산학협력단 | Distributed synchronization method and apparatus for fault tolerance |
| KR101590272B1 (en) * | 2014-12-31 | 2016-01-29 | 엘에스산전 주식회사 | Message processing unit of PLC System |
| CN116599589A (en) * | 2023-07-18 | 2023-08-15 | 通达电磁能股份有限公司 | Signal synchronization method, device, equipment and medium |
| US11770235B2 (en) | 2021-02-26 | 2023-09-26 | Kabushiki Kaisha Yaskawa Denki | Time synchronization of controller |
-
2004
- 2004-02-13 JP JP2004035863A patent/JP2005229322A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100785239B1 (en) | 2006-08-08 | 2007-12-11 | 에스케이 텔레콤주식회사 | System for synchronization of mobile terminals, synchronization server and method using the same |
| US20100211190A1 (en) * | 2007-11-16 | 2010-08-19 | Fujitsu Limited | Control system, control method, master device, and control device |
| US8295949B2 (en) * | 2007-11-16 | 2012-10-23 | Fujitsu Limited | Control system, control method, master device, and control device |
| KR101192896B1 (en) * | 2010-04-14 | 2012-10-18 | 성균관대학교산학협력단 | Distributed synchronization method and apparatus for fault tolerance |
| KR101590272B1 (en) * | 2014-12-31 | 2016-01-29 | 엘에스산전 주식회사 | Message processing unit of PLC System |
| US9871867B2 (en) | 2014-12-31 | 2018-01-16 | Lsis Co., Ltd. | Message processing unit of PLC system |
| US11770235B2 (en) | 2021-02-26 | 2023-09-26 | Kabushiki Kaisha Yaskawa Denki | Time synchronization of controller |
| CN116599589A (en) * | 2023-07-18 | 2023-08-15 | 通达电磁能股份有限公司 | Signal synchronization method, device, equipment and medium |
| CN116599589B (en) * | 2023-07-18 | 2023-10-20 | 通达电磁能股份有限公司 | Signal synchronization method, device, equipment and medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107707447B (en) | Slave station system based on EtherCAT and control method | |
| US10802999B2 (en) | Industrial device communication system, communication method, and industrial device | |
| US9906320B2 (en) | Industrial network apparatus and data communication method | |
| EP3261296B1 (en) | Method for managing configuration of industrial internet field broadband bus | |
| CN101009546A (en) | Time synchronization method for network segment utilizing different time synchronization protocol | |
| JP2005229322A (en) | Master slave synchronous communication system | |
| JP5372699B2 (en) | In-vehicle network device | |
| CN103227708A (en) | Method and device for transmitting clock synchronization messages in E1 link | |
| JPH11259184A (en) | External interface circuit | |
| JP6762546B1 (en) | Serial communication method and serial communication system | |
| JP2014099677A (en) | Communication system and terminal apparatus | |
| JP2018082278A (en) | Network system | |
| JP2004242031A (en) | Communication system | |
| JP2006171833A (en) | Plc data exchange system and method for controlling it | |
| JP2008077265A (en) | Program update method for programmable controller | |
| JP2004080132A (en) | Synchronization-detecting method for communication | |
| JP2000227803A (en) | Method and system for controlling transmission in data link system of programmable controller | |
| JP2003335470A (en) | Elevator control transmitting system | |
| US11489697B2 (en) | Transmission of data on a local bus | |
| JP2000224205A (en) | Hdlc transmission system | |
| JP2010258811A (en) | Communication system | |
| JP2012244469A (en) | Communication system and superposition module | |
| JP5113453B2 (en) | Serial communication device | |
| JPH10210108A (en) | Communication controlling method and device | |
| JP2004157631A (en) | I/o transmission master device |