JP2005222182A - Position inputting device - Google Patents

Position inputting device Download PDF

Info

Publication number
JP2005222182A
JP2005222182A JP2004027435A JP2004027435A JP2005222182A JP 2005222182 A JP2005222182 A JP 2005222182A JP 2004027435 A JP2004027435 A JP 2004027435A JP 2004027435 A JP2004027435 A JP 2004027435A JP 2005222182 A JP2005222182 A JP 2005222182A
Authority
JP
Japan
Prior art keywords
analog
digital
resistor
strip
shaped transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004027435A
Other languages
Japanese (ja)
Other versions
JP4336592B2 (en
Inventor
Tsuneharu Kasai
恒春 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2004027435A priority Critical patent/JP4336592B2/en
Publication of JP2005222182A publication Critical patent/JP2005222182A/en
Application granted granted Critical
Publication of JP4336592B2 publication Critical patent/JP4336592B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a position inputting device has the number of channels of an A/D converting means for searching switches for control and the positions, and that it is difficult to load this position inputting device on compact portable equipment, in the position inputting device equipped with electrodes at the both ends of the longitudinal direction of a band-shaped transparent resistive film. <P>SOLUTION: This position inputting device is provided with a lower substrate and an upper substrate having band-shaped transparent resistors on one surface of a transparent insulator, and the lower substrate and the upper substrate are arranged so that the band-shaped transparent resistors having electrodes at the both ends in a width direction are opposed and arranged orthogonal to each other. This position inputting device is provided with a switching means for controlling the connection and disconnection of the adjacent electrodes, an analog/digital switching means, an analog mode control means, a digital mode control means, an A/D converting means and an arithmetic processing means for controlling them. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、位置入力装置に関し、特に透明抵抗体を用いた位置入力装置に関する。   The present invention relates to a position input device, and more particularly to a position input device using a transparent resistor.

透明抵抗体を用いた位置入力装置には、一般的にアナログ方式とデジタル方式とがある。
デジタル方式の位置入力装置は、透明絶縁体の表面に帯状透明抵抗体を複数平行に配置し、２枚の透明絶縁体を帯状透明抵抗体が対向し、かつ帯状透明抵抗体を直交させる方向で微少な間隔をもって重ね合わせることにより構成されている。
一方の透明絶縁体の上の帯状透明抵抗体に順次にスキャン信号が印加されており、押下指示されることにより指示位置で上下の帯状透明抵抗体が接触し、他方の帯状透明抵抗体にスキャン信号が出力され、それを受け取ることにより位置を割り出すものである。 A position input device using a transparent resistor generally includes an analog method and a digital method.
In the digital position input device, a plurality of strip-shaped transparent resistors are arranged in parallel on the surface of the transparent insulator, the two transparent insulators are opposed to each other, and the strip-shaped transparent resistors are orthogonal to each other. It is configured by superimposing at a minute interval.
Scan signals are sequentially applied to the strip-shaped transparent resistor on one transparent insulator, and when pressed, the upper and lower strip-shaped transparent resistors come into contact at the indicated position, and the other strip-shaped transparent resistor is scanned. A signal is output and the position is determined by receiving it.

一方、アナログ方式の位置入力装置は、透明絶縁体一面に透明抵抗体を形成し、透明抵抗体の両端に電圧印加可能な電極を設け、その２枚の透明絶縁体を透明抵抗体が対向し、かつ電極を直交させる方向で微少間隔をもって重ね合わせることで構成される。
一方の透明抵抗体に電圧を印加しておき、押下指示されることにより指示位置で上下の透明抵抗体が接触し、もう一方の透明抵抗体より検出される電圧により位置を割り出すものである。 On the other hand, in the analog position input device, a transparent resistor is formed on one surface of the transparent insulator, electrodes capable of applying a voltage are provided at both ends of the transparent resistor, and the two transparent insulators face each other. In addition, the electrodes are overlapped with a small interval in a direction orthogonal to each other.
A voltage is applied to one transparent resistor, the upper and lower transparent resistors are brought into contact with each other at an indicated position when an instruction is given to press down, and the position is determined by a voltage detected from the other transparent resistor.

アナログ方式の位置入力装置は、高精度の位置検出が可能であるが、位置を検出する信号として１つの電圧値のみを使用することから、複数の押下点を検出することは困難である。逆にデジタル方式の位置入力装置は、複数の点の検出は可能であるが高精度の位置検出を行うためには非常に多数の帯状透明抵抗膜を形成し、さらにそれらを制御する必要があるため、アナログ方式と同程度の検出精度を持つことは困難であった。   The analog position input device can detect a position with high accuracy, but uses only one voltage value as a signal for detecting the position, and therefore it is difficult to detect a plurality of pressed points. On the other hand, the digital position input device can detect a plurality of points, but in order to perform highly accurate position detection, it is necessary to form a very large number of strip-shaped transparent resistance films and to control them. Therefore, it has been difficult to have detection accuracy comparable to that of the analog method.

近年、小型情報端末などに位置入力装置が採用されはじめている。小型情報端末の場合は、その形状や容積などからくる制限により多くのボタンやキーボードを搭載することが難しいために、表示装置上に位置入力装置を載置する場合がある。このような場合であっても、位置入力装置は表示装置の大きさや形状に制限されるため、検出精度の向上と複数の押下点の検出などの操作性向上とが要求される。   In recent years, position input devices have begun to be employed in small information terminals and the like. In the case of a small information terminal, it is difficult to mount a large number of buttons and a keyboard due to limitations due to the shape and volume thereof, so that a position input device may be placed on the display device. Even in such a case, since the position input device is limited to the size and shape of the display device, it is required to improve detection accuracy and operability such as detection of a plurality of pressing points.

アナログ方式の位置入力装置の問題を解決する方法は、多く提案されているところである。特許文献１に示した従来技術では、複数の押下を検出できる高精度なアナログ方式の位置入力装置を示している。図６を用いて説明する。   Many methods for solving the problems of the analog position input device have been proposed. The prior art disclosed in Patent Document 1 shows a highly accurate analog position input device that can detect a plurality of presses. This will be described with reference to FIG.

６１１は上側透明絶縁体に形成された帯状透明抵抗体である。６１２は上側の帯状透明抵抗体６１１の長手方向の両端に電圧を印加するための電極である。６１３は電極を備えた上側透明絶縁体に形成された帯状透明抵抗体である（以下、上抵抗体という）。
６０１は下側透明絶縁体に形成された帯状透明抵抗体である。６０２は下側の帯状透明抵抗体６０１の長手方向の両端に電圧を印加するための電極である。６０３は電極を備えた下側透明絶縁体に形成された帯状透明抵抗体である（以下、下抵抗体という）。
６２１、６２２、６２３、６２４は上抵抗体または下抵抗体を高電位（以下、ＶＣＣという）または低電位（以下、ＧＮＤという）に接続するスイッチである。６２５はＶＣＣの接続先を選択するスイッチである。６３１、６３２は検出された分圧値をデジタル値に変換するＡＤ変換手段である。６４１はスイッチ６２１、６２２、６２３、６２４、６２５、ＡＤ変換手段６３１、６３２を制御する制御部である。 Reference numeral 611 denotes a strip-shaped transparent resistor formed on the upper transparent insulator. Reference numeral 612 denotes an electrode for applying a voltage to both ends in the longitudinal direction of the upper strip-shaped transparent resistor 611. Reference numeral 613 denotes a strip-shaped transparent resistor formed on the upper transparent insulator having electrodes (hereinafter referred to as an upper resistor).
Reference numeral 601 denotes a strip-shaped transparent resistor formed on the lower transparent insulator. Reference numeral 602 denotes an electrode for applying a voltage to both ends in the longitudinal direction of the lower strip-shaped transparent resistor 601. Reference numeral 603 denotes a strip-shaped transparent resistor formed on a lower transparent insulator having electrodes (hereinafter referred to as a lower resistor).
Reference numerals 621, 622, 623, and 624 denote switches that connect the upper resistor or the lower resistor to a high potential (hereinafter referred to as VCC) or a low potential (hereinafter referred to as GND). Reference numeral 625 denotes a switch for selecting a connection destination of VCC. Reference numerals 631 and 632 denote AD conversion means for converting the detected partial pressure value into a digital value. A control unit 641 controls the switches 621, 622, 623, 624, 625, and AD conversion means 631, 632.

特許文献１に示した従来技術では、全ての帯状透明抵抗体６１１、６０１の長手方向の両端に電圧を印加するための電極６１２、６０２を設けた上抵抗体６１３および下抵抗体６０３を複数、平行に配置している。
上抵抗体６１３の電極６１２の一方にはＶＣＣに接続可能なスイッチ６２２が接続され、他方にはにはＧＮＤに接続可能なスイッチ６２１が接続されている。同様に下抵抗体６０３についてもスイッチ６２３、６２４が接続されている。さらに、上抵抗体６１３および下抵抗体６０３の電極６１２、６０２の一方は全てＡＤ変換手段６３２、６３１に接続されている。 In the prior art disclosed in Patent Document 1, a plurality of upper resistors 613 and lower resistors 603 provided with electrodes 612 and 602 for applying a voltage to both ends in the longitudinal direction of all the strip-shaped transparent resistors 611 and 601 are provided. They are arranged in parallel.
One of the electrodes 612 of the upper resistor 613 is connected to a switch 622 that can be connected to VCC, and the other is connected to a switch 621 that can be connected to GND. Similarly, switches 623 and 624 are connected to the lower resistor 603. Further, one of the electrodes 612 and 602 of the upper resistor 613 and the lower resistor 603 is all connected to the AD conversion means 632 and 631.

ここで、上の透明絶縁体上のある一点を押下指示すると、上抵抗体６１３と、下抵抗体６０３とが両者の交差部分でこれらが接触する。このとき、制御部６４１がスイッチ６２５をスイッチ６２２にＶＣＣを接続する方向に切り換えておき、スイッチ６２２および６２１内の個々のスイッチを順次選択的に接続してゆくことにより、上抵抗体６１３のうち指示位置部が選択されたタイミングで下抵抗体６０３の指示位置部に、上抵抗体６１３のＶＣＣ側電極６１２とＧＮＤ側電極６１２との電位差の分圧値が検出される。この値をＡＤ変換手段６３１で取り込むことにより横方向の位置を割り出すことができる。次にスイッチ６２５をスイッチ６２４にＶＣＣを接続する方向に切り換え、同様の処理を行うことにより縦方向の位置を割り出すことができる。   When a certain point on the upper transparent insulator is instructed to be pressed, the upper resistor 613 and the lower resistor 603 come into contact with each other at the intersection of the two. At this time, the control unit 641 switches the switch 625 in the direction in which VCC is connected to the switch 622, and the individual switches in the switches 622 and 621 are sequentially selectively connected, so that the upper resistor 613 At the timing when the designated position portion is selected, the divided voltage value of the potential difference between the VCC side electrode 612 and the GND side electrode 612 of the upper resistor 613 is detected at the designated position portion of the lower resistor 603. By taking this value by the AD conversion means 631, the position in the horizontal direction can be determined. Next, the switch 625 is switched to the direction in which VCC is connected to the switch 624, and the vertical position can be determined by performing the same processing.

特開２０００−１１２６４２号公報（第２−４頁、第２図）Japanese Unexamined Patent Publication No. 2000-112642 (page 2-4, FIG. 2)

特許文献１に示した従来技術では、設けられた帯状透明抵抗体おのおのを独立に制御するためのスイッチが帯状透明抵抗体の長手方向端部に設けた電極の２倍の数だけ必要であった。さらに、ＡＤ変換手段のチャンネルも帯状透明抵抗体と同数必要となり、回路構成および制御が煩雑になるといった問題があった。また、一般的なアナログ方式の位置入力装置は、位置検出精度を向上させることができるものの、複数の押下点を検出することはできない。したがって、従来技術の位置入力装置は、そのサイズや形状に制限のある小型情報端末に搭載する際の要求を満足することはできないという問題があった。   In the prior art shown in Patent Document 1, the number of switches for independently controlling each provided strip-shaped transparent resistor is twice as many as the number of electrodes provided at the longitudinal ends of the strip-shaped transparent resistor. . Furthermore, the same number of channels of AD conversion means as the number of strip-shaped transparent resistors are required, and there is a problem that the circuit configuration and control become complicated. A general analog position input device can improve position detection accuracy but cannot detect a plurality of pressed points. Therefore, there has been a problem that the position input device of the prior art cannot satisfy the requirement when it is mounted on a small information terminal whose size and shape are limited.

この問題を解決するために、本発明の目的は、複数の押下を検出できる高精度な位置入力を提供することにある。   In order to solve this problem, an object of the present invention is to provide a highly accurate position input capable of detecting a plurality of presses.

上記目的を達成するため、本発明の位置入力装置は、下記に示す構造を採用する。   In order to achieve the above object, the position input device of the present invention employs the following structure.

透明絶縁体の一方の面に帯状透明抵抗体を有する下側基板と上側基板とを備え、帯状透明抵抗体が対向し、かつ直交するように下側基板と上側基板とを配置した位置入力装置において、
帯状透明抵抗体は、短手方向両端に電極を設けると共に透明絶縁体に複数並列に設け、隣接する電極同士を接続状態もしくは切断状態とする切換手段を設けたことを特徴とする。 A position input device comprising a lower substrate and an upper substrate having a strip-shaped transparent resistor on one surface of a transparent insulator, wherein the lower substrate and the upper substrate are arranged so that the strip-shaped transparent resistors face each other and are orthogonal to each other In
The strip-shaped transparent resistor is characterized in that electrodes are provided at both ends in the short side direction and a plurality of parallel insulators are provided in parallel, and switching means is provided for connecting or disconnecting adjacent electrodes.

アナログモードとデジタルモードとを切り換えるアナログデジタル切換手段を有し、アナログデジタル切換手段は、切換手段を制御して電極同士の接続状態と切断状態とを切り換えることを特徴とする。   An analog-digital switching unit that switches between an analog mode and a digital mode is provided, and the analog-digital switching unit controls the switching unit to switch between a connected state and a disconnected state between electrodes.

透明絶縁体の一方の面に帯状透明抵抗体を有する第１基板と第２基板とを備え、帯状透
明抵抗体が対向し、かつ直交するように第１基板と前記第２基板とを配置した位置入力装置において、
帯状透明抵抗体は、短手方向両端に電極を設けると共に透明絶縁体に複数並列に設け、隣接する電極同士を接続状態もしくは切断状態とする切換手段を設け、
アナログモードとデジタルモードとを切換手段を制御して切り換えるアナログデジタル切換手段を設け、
アナログデジタル切換手段は、切換手段を接続状態とすることでアナログモードとし、アナログデジタル切換手段は、切換手段を切断状態とすることでデジタルモードとすることを特徴とする。 A first substrate having a strip-shaped transparent resistor and a second substrate are provided on one surface of the transparent insulator, and the first substrate and the second substrate are arranged so that the strip-shaped transparent resistors face each other and are orthogonal to each other. In the position input device,
The strip-shaped transparent resistor is provided with electrodes at both ends in the short direction and provided in parallel with a plurality of transparent insulators, and is provided with switching means for connecting or disconnecting adjacent electrodes,
An analog / digital switching means is provided for switching between the analog mode and the digital mode by controlling the switching means,
The analog / digital switching means is set to the analog mode by setting the switching means to the connected state, and the analog / digital switching means is set to the digital mode by setting the switching means to the disconnected state.

帯状透明抵抗体と電源とを接続するスイッチ手段と、アナログモード制御手段と、デジタルモード制御手段と、ＡＤ変換手段と、アナログデジタル切換手段とアナログモード制御手段とデジタルモード制御手段とＡＤ変換手段とを制御する演算処理手段とを備え、
アナログモード制御手段は、演算処理手段の命令に基づいてスイッチ手段を制御し、ＡＤ変換手段は、アナログモードであるとき、演算処理手段の命令に基づいて帯状透明抵抗体より得られる電圧をデジタル変換し、
デジタルモード制御手段は、演算処理手段の命令に基づいて第１の基板に備えた帯状透明抵抗体に入力信号を印加し、
デジタルモード制御手段は、デジタルモードであるとき、演算処理手段の命令に基づいて第２の基板に備えた帯状透明抵抗体より得られる出力信号を受信することを特徴とする。 Switch means for connecting the strip-shaped transparent resistor and the power source, analog mode control means, digital mode control means, AD conversion means, analog / digital switching means, analog mode control means, digital mode control means, and AD conversion means, Arithmetic processing means for controlling
The analog mode control means controls the switch means based on the instruction of the arithmetic processing means, and the AD conversion means digitally converts the voltage obtained from the strip-shaped transparent resistor based on the instruction of the arithmetic processing means when in the analog mode. And
The digital mode control means applies an input signal to the strip-shaped transparent resistor provided on the first substrate based on a command from the arithmetic processing means,
The digital mode control means receives an output signal obtained from a strip-shaped transparent resistor provided on the second substrate based on a command from the arithmetic processing means when in the digital mode.

本発明では、複数の押下を検出できる高精度な位置入力を、アナログ方式とデジタル方式とを切り換えることで実現した。本発明では、帯状透明抵抗体に設ける電極を工夫することで、回路構成部品を減らし、より簡単な制御で動作可能なアナログ方式とデジタル方式とを兼用することができる位置入力装置を構成することができた。
本発明により、従来技術に比べ帯状透明抵抗体に電圧を印加するための切換手段数および、ＡＤ変換手段のチャンネル数を削減でき、部品点数を大幅に削減することができた。したがって、高精度な位置検出と複数の押下点の検出とを両立し小型で省スペースな位置入力装置を実現できることから、小型情報端末に搭載することが可能になり、さらに小型情報端末そのものをコストダウンすることができる。
また、演算処理手段による制御が簡単になるため、位置検出のサンプリング周波数を高くすることが可能となる。言い換えれば、同じサンプリング周波数を維持する場合は、演算処理手段の動作を遅くすることができ、システム全体の消費電力を低減するといった効果もある。 In the present invention, highly accurate position input capable of detecting a plurality of presses is realized by switching between an analog method and a digital method. In the present invention, by devising the electrode provided on the strip-shaped transparent resistor, the position input device that can be used for both the analog method and the digital method that can operate with simpler control by reducing circuit components is configured. I was able to.
According to the present invention, it is possible to reduce the number of switching means for applying a voltage to the strip-shaped transparent resistor and the number of channels of the AD conversion means as compared with the prior art, and the number of parts can be greatly reduced. Therefore, since it is possible to realize a small and space-saving position input device that achieves both high-accuracy position detection and detection of a plurality of pressing points, it can be mounted on a small information terminal, and the small information terminal itself is cost-effective. Can be down.
Further, since the control by the arithmetic processing means is simplified, it is possible to increase the sampling frequency for position detection. In other words, when the same sampling frequency is maintained, the operation of the arithmetic processing means can be slowed, and there is an effect that the power consumption of the entire system is reduced.

本発明の位置入力装置は、透明絶縁体表面に帯状透明抵抗体を形成する位置入力装置において、帯状透明抵抗体の短手方向両端に電圧を印加するための電極を設け、隣接した電極同士を接続状態、切断状態にする切換手段を設けることにより、アナログ方式とデジタル方式とを兼用することができる。これによって、位置入力装置を安価に提供することを可能になる。   The position input device of the present invention is a position input device in which a strip-shaped transparent resistor is formed on the surface of a transparent insulator, provided with electrodes for applying a voltage to both ends of the strip-shaped transparent resistor in the short direction, and adjacent electrodes are By providing switching means for connecting and disconnecting, the analog method and the digital method can be used together. As a result, the position input device can be provided at low cost.

以下、本発明の位置入力装置に関し、図面をもとに説明する。図１は、本発明による位置入力装置の詳細な構成を示すブロック図である。図２は、本発明によるアナログデジタル切換手段の一例を示す回路図である。図３は、本発明によるアナログモード制御手段の一例を示す回路図である。図４は、本発明によるデジタルモード制御手段の一例を示す回路図である。図５は、本発明によるデジタルモード制御手段から出力される、スキャン信号の一例を示す波形図である。   Hereinafter, the position input device of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a detailed configuration of a position input device according to the present invention. FIG. 2 is a circuit diagram showing an example of the analog / digital switching means according to the present invention. FIG. 3 is a circuit diagram showing an example of the analog mode control means according to the present invention. FIG. 4 is a circuit diagram showing an example of the digital mode control means according to the present invention. FIG. 5 is a waveform diagram showing an example of a scan signal output from the digital mode control means according to the present invention.

[構造、回路図の説明：図１]
まず図１を用いて本発明による位置入力装置の詳細な動作を説明する。図１において、１０１は、下側の透明絶縁体に形成された帯状透明抵抗体１１１は、上側の透明絶縁体に形成された帯状透明抵抗体である。１０２は、下側の帯状透明抵抗体１０１に電圧を印加するための電極であり、帯状透明抵抗体の短手方向の両端に設けている。１１２は、上側の帯状透明抵抗体１１１に電圧を印加するための電極であり、１０２と同様に帯状透明抵抗体の短手方向の両端に設けている。
１０３は、下側の帯状透明抵抗体１０１の短手方向両端に電極１０２を付けた下抵抗体である。１１３は、上側の帯状透明抵抗体１１１の短手方向両端に電極１１２を付けた上抵抗体である。
下抵抗体１０３と上抵抗体１１３とは、それぞれ透明絶縁体からなる第１基板（下基板）と第２基板（上基板）とに設けているが、図１ではその透明絶縁体を省略している。 [Description of structure and circuit diagram: Fig. 1]
First, the detailed operation of the position input device according to the present invention will be described with reference to FIG. In FIG. 1, 101 is a strip-shaped transparent resistor 111 formed on the lower transparent insulator, and 101 is a strip-shaped transparent resistor formed on the upper transparent insulator. Reference numeral 102 denotes an electrode for applying a voltage to the lower strip-shaped transparent resistor 101, which is provided at both ends of the strip-shaped transparent resistor in the short direction. Reference numeral 112 denotes an electrode for applying a voltage to the upper strip-shaped transparent resistor 111, and is provided at both ends of the strip-shaped transparent resistor in the short direction as in the case of 102.
Reference numeral 103 denotes a lower resistor in which electrodes 102 are attached to both ends in the short direction of the lower strip-shaped transparent resistor 101. Reference numeral 113 denotes an upper resistor in which electrodes 112 are attached to both ends of the upper strip-shaped transparent resistor 111 in the short direction.
The lower resistor 103 and the upper resistor 113 are provided on a first substrate (lower substrate) and a second substrate (upper substrate) respectively made of a transparent insulator, but the transparent insulator is omitted in FIG. ing.

１２４は、下抵抗体１０３の電極１０２を高電位（以下ＶＣＣという）に接続可能なスイッチである。本発明ではＰチャンネル電界効果トランジスタ（以下ＦＥＴという）を用いている。１２５は、下抵抗体１０３の電極１０２を低電位（以下ＧＮＤという）に接続可能なスイッチである。本発明ではＮチャンネルＦＥＴを用いている。
１２２は、上抵抗体１１３の電極１１２をＶＣＣに接続可能なスイッチである。本発明では、ＰチャンネルＦＥＴを用いている。１２３は、上抵抗体１１３の電極１１２をＧＮＤに接続可能なスイッチである。本発明では、ＮチャンネルＦＥＴを用いている。 A switch 124 can connect the electrode 102 of the lower resistor 103 to a high potential (hereinafter referred to as VCC). In the present invention, a P-channel field effect transistor (hereinafter referred to as FET) is used. A switch 125 can connect the electrode 102 of the lower resistor 103 to a low potential (hereinafter referred to as GND). In the present invention, an N-channel FET is used.
Reference numeral 122 denotes a switch that can connect the electrode 112 of the upper resistor 113 to VCC. In the present invention, a P-channel FET is used. A switch 123 can connect the electrode 112 of the upper resistor 113 to GND. In the present invention, an N-channel FET is used.

１２６は、下抵抗体１０３の電極１０２からの信号を接続および切断するスイッチである。本発明では、状態を制御する信号（以下、検出制御信号Ｓ１０６という）がＶＣＣレベルで接続状態、ＧＮＤレベルで切断状態となるような一般的なアナログスイッチを用いている。
１２１は、上抵抗体１１３および下抵抗体１０３の隣接した電極１１２、１０２同士を切断状態および接続状態にする切換手段である。本発明では、状態を制御する信号（以下、切換信号Ｓ１０１という）がＶＣＣレベルで接続状態、ＧＮＤレベルで切断状態となる一般的なアナログスイッチを用いることとする。 A switch 126 connects and disconnects a signal from the electrode 102 of the lower resistor 103. In the present invention, a general analog switch is used in which a signal for controlling the state (hereinafter referred to as a detection control signal S106) is connected at the VCC level and disconnected at the GND level.
Reference numeral 121 denotes switching means for bringing the adjacent electrodes 112 and 102 of the upper resistor 113 and the lower resistor 103 into a disconnected state and a connected state. In the present invention, a general analog switch is used in which a signal for controlling the state (hereinafter referred to as switching signal S101) is in a connected state at the VCC level and disconnected in a GND level.

１３１は、切換手段１２１を制御するアナログデジタル切換手段である。
１３２は、切換手段１２１が切断状態にあるとき、上抵抗体１１３または下抵抗体１０３の一方の電極に電圧を順次印加し、他方の電極からの出力を受け取るデジタルモード制御手段である。
１３３は、切換手段１２１が接続状態にあるとき上抵抗体１１３または下抵抗体１０３を通して出力される分圧をデジタル値に変換するＡＤ変換手段である。
１３４は、切換手段１２１が接続状態にあるときスイッチ１２２、１２３、１２４、１２５、１２６の接続、切断を制御するアナログモード制御手段である。
１３５は、アナログデジタル切換手段１３１とデジタルモード制御手段１３２とＡＤ変換手段１３３とアナログモード制御手段１３４とに書き込み読み出しの指示を出す演算処理手段である。本発明では、８ｂｉｔのＣＰＵを想定している。
１３６はスイッチ１２６が切断状態にあるとき、信号をＧＮＤレベルに固定するための抵抗である。 Reference numeral 131 denotes analog / digital switching means for controlling the switching means 121.
Reference numeral 132 denotes digital mode control means for sequentially applying a voltage to one electrode of the upper resistor 113 or the lower resistor 103 and receiving an output from the other electrode when the switching means 121 is in a disconnected state.
Reference numeral 133 denotes AD conversion means for converting the divided voltage output through the upper resistor 113 or the lower resistor 103 into a digital value when the switching means 121 is in the connected state.
An analog mode control unit 134 controls connection / disconnection of the switches 122, 123, 124, 125, 126 when the switching unit 121 is in the connected state.
Reference numeral 135 denotes arithmetic processing means for instructing writing / reading to the analog / digital switching means 131, the digital mode control means 132, the AD conversion means 133, and the analog mode control means 134. In the present invention, an 8-bit CPU is assumed.
Reference numeral 136 denotes a resistor for fixing the signal to the GND level when the switch 126 is in a disconnected state.

上抵抗体１１３の電極１１２は、隣接する電極１１２同士が切換手段１２１に接続されている。そして、隣接する電極１１２がない端部の電極１１２は、スイッチ１２２とスイッチ１２３を介してそれぞれＶＣＣとＧＮＤへ接続されている。また、スイッチ１２３へ接続される電極１１２はＡＤ変換手段１３３へも接続されている。   The electrodes 112 of the upper resistor 113 are connected to the switching means 121 between the adjacent electrodes 112. The end electrode 112 without the adjacent electrode 112 is connected to VCC and GND via the switch 122 and the switch 123, respectively. Further, the electrode 112 connected to the switch 123 is also connected to the AD conversion means 133.

さらに、各々の上抵抗体１１３に設けられた２つの電極のうち一方のみデジタルモード制御手段１３２に接続されている。下抵抗体１０３も同様に切換手段１２１とスイッチ１２４、１２５、ＡＤ変換手段１３３およびデジタルモード制御手段１３２に接続されている。また、下抵抗体１０３のスイッチ１２５に接続されている電極のみ、スイッチ１２６を介して演算処理手段１３５に接続されている。スイッチ１２６からの押下検出信号Ｓ１０７とＧＮＤ間に抵抗１３６が接続されている。
演算処理手段１３５は、アナログデジタル切換回路１３１、デジタルモード制御回路１３２、ＡＤ変換手段１３３、アナログモード制御手段１３４に接続されている。 Furthermore, only one of the two electrodes provided on each upper resistor 113 is connected to the digital mode control means 132. Similarly, the lower resistor 103 is connected to the switching means 121, switches 124 and 125, AD conversion means 133, and digital mode control means 132. In addition, only the electrode connected to the switch 125 of the lower resistor 103 is connected to the arithmetic processing means 135 via the switch 126. A resistor 136 is connected between the press detection signal S107 from the switch 126 and GND.
The arithmetic processing unit 135 is connected to the analog / digital switching circuit 131, the digital mode control circuit 132, the AD conversion unit 133, and the analog mode control unit 134.

[全体動作の説明：図１]
次に、図１を用いて本発明の動作を説明する。デジタル方式に切り換える場合、演算処理手段１３５は、指示信号Ｓ１１０を使いアナログデジタル切換手段１３１に切換信号Ｓ１０１をＧＮＤレベルにするように指示を送る。これにより、切換手段１２１は、切断状態となる。同時に、アナログモード制御手段１３４に後述する方法で指示を送ることによりスイッチ１２２、１２４を制御するＡＮ信号１Ｓ１０２およびＡＮ信号３Ｓ１０４をＶＣＣレベル、スイッチ１２３、１２５１２６を制御するＡＮ信号２Ｓ１０３、ＡＮ信号４Ｓ１０５および押下制御信号Ｓ１０６をＧＮＤレベルにする。これにより、スイッチ１２２、１２３、１２４、１２５、１２６は全て切断状態になり、その結果、上抵抗体１１３と下抵抗体１０３は電気的に全て独立したものになる。 [Description of overall operation: Fig. 1]
Next, the operation of the present invention will be described with reference to FIG. When switching to the digital system, the arithmetic processing unit 135 sends an instruction to the analog / digital switching unit 131 to set the switching signal S101 to the GND level using the instruction signal S110. Thereby, the switching means 121 will be in a disconnection state. At the same time, the AN signal 1S102 and the AN signal 3S104 for controlling the switches 122 and 124 are sent to the VCC level by sending an instruction to the analog mode control means 134 in the manner described later, and the AN signal 2S103 and the AN signal 4S105 for controlling the switches 123 and 125126 and The pressing control signal S106 is set to the GND level. As a result, the switches 122, 123, 124, 125, 126 are all disconnected, and as a result, the upper resistor 113 and the lower resistor 103 are all electrically independent.

本発明では仮に、４枚の下抵抗体１０３を検出信号Ｓ１０８用、４枚の上抵抗体１１３をスキャン信号Ｓ１０９用とする。演算処理手段１３５は、上抵抗体１１３に順次デューティー２５％のパルスを出力するようにデジタルモード制御手段１３２に指示を出す。また、演算処理手段１３５は、常にデジタルモード制御手段に指示を出し、検出信号Ｓ１０８の状態の読み出しを行っている。   In the present invention, it is assumed that the four lower resistors 103 are used for the detection signal S108 and the four upper resistors 113 are used for the scan signal S109. The arithmetic processing means 135 instructs the digital mode control means 132 to sequentially output pulses with a duty of 25% to the upper resistor 113. The arithmetic processing unit 135 always issues an instruction to the digital mode control unit, and reads the state of the detection signal S108.

押下指示があった場合、指示が行われた位置の上抵抗体１１３と下抵抗体１０３とが接触し、指示位置の上抵抗体１１３がスキャン信号で選択された時間に指示位置の下抵抗体１０３に検出信号が出力される。これを読み取ることにより、演算処理手段１３５は、指示位置を割り出すことが可能となる。   When there is an instruction to press, the upper resistor 113 and the lower resistor 103 at the position where the instruction is given come into contact with each other, and the lower resistor at the indicated position is at the time selected by the scan signal. A detection signal is output to 103. By reading this, the arithmetic processing means 135 can determine the designated position.

アナログ方式に切り換える場合、演算処理手段１３５は、指示信号Ｓ１１０を使いアナログデジタル切換手段１３１に対し、切換信号Ｓ１０１をＶＣＣレベルにするように指示を送る。これにより、全ての切換手段１２１は接続状態となる。同時に、デジタルモード制御手段に後述する方法で指示を出し、スキャン信号Ｓ１０９出力を停止する。その結果、４枚の上抵抗体および４枚の下抵抗体は電気的に接続され、それぞれ一枚の透明抵抗体と同等に扱うことが可能となる。   When switching to the analog system, the arithmetic processing means 135 sends an instruction to the analog / digital switching means 131 to set the switching signal S101 to the VCC level using the instruction signal S110. Thereby, all the switching means 121 will be in a connection state. At the same time, an instruction is given to the digital mode control means by a method described later, and output of the scan signal S109 is stopped. As a result, the four upper resistors and the four lower resistors are electrically connected to each other and can be handled in the same manner as one transparent resistor.

次に押下指示を待つ状態に移行する。具体的には演算処理手段１３５がアナログモード制御手段に指示を出し、押下制御信号Ｓ１０６をＶＣＣレベル、ＡＮ信号１Ｓ１０２をＧＮＤレベル、ＡＮ信号２Ｓ１０３をＧＮＤレベル、ＡＮ信号３Ｓ１０４をＶＣＣレベル、ＡＮ信号４Ｓ１０５をＧＮＤレベルにする。これにより、スイッチ１２２が接続状態となり、上抵抗体１１３がＶＣＣレベルに接続される。また、スイッチ１２６も接続状態となる。このとき押下検出信号Ｓ１０７は抵抗１３６によりＧＮＤレベルに固定されている。   Next, the process proceeds to a state of waiting for a pressing instruction. Specifically, the arithmetic processing means 135 issues an instruction to the analog mode control means, the pressing control signal S106 is at the VCC level, the AN signal 1S102 is at the GND level, the AN signal 2S103 is at the GND level, the AN signal 3S104 is at the VCC level, and the AN signal 4S105. To GND level. As a result, the switch 122 is connected and the upper resistor 113 is connected to the VCC level. In addition, the switch 126 is also connected. At this time, the press detection signal S107 is fixed to the GND level by the resistor 136.

押下指示があると、指示位置で上抵抗体１１３と下抵抗体１０３とが接触する。スイッチ１２２がＶＣＣに接続されているため、押下検出信号Ｓ１０７はＶＣＣレベルを出力し、演算処理手段１３５は押下指示を検出することができる。次に、演算処理手段１３５は、アナログモード制御手段に指示を出し、スイッチ１２４、１２５、１２６を切断、スイッチ１２２、１２３を接続する。これにより下抵抗体１０３のスイッチ１２５に接続され
ている電極１０２に指示位置に対応した分圧値が出力される。これをＡＤ変換することにより演算処理手段１３５は縦方向の位置を割り出すことができる。
続いて、スイッチ１２２、１２３、１２６を切断、スイッチ１２４、１２５を接続することにより、上抵抗体１１３のスイッチ１２３に接続されている電極１１２に指示位置に対応した分圧値が出力される。これをＡＤ変換することにより演算処理手段１３５は横方向の位置を割り出すことができる。 When a pressing instruction is given, the upper resistor 113 and the lower resistor 103 come into contact with each other at the indicated position. Since the switch 122 is connected to the VCC, the press detection signal S107 outputs the VCC level, and the arithmetic processing means 135 can detect the press instruction. Next, the arithmetic processing unit 135 issues an instruction to the analog mode control unit, disconnects the switches 124, 125, and 126, and connects the switches 122 and 123. As a result, a divided voltage value corresponding to the indicated position is output to the electrode 102 connected to the switch 125 of the lower resistor 103. By AD converting this, the arithmetic processing means 135 can determine the position in the vertical direction.
Subsequently, by disconnecting the switches 122, 123, and 126 and connecting the switches 124 and 125, a divided voltage value corresponding to the indicated position is output to the electrode 112 connected to the switch 123 of the upper resistor 113. By performing AD conversion on this, the arithmetic processing means 135 can determine the position in the horizontal direction.

以上が全体の動作説明であるが、引き続きアナログデジタル切換手段１３１、デジタルモード制御手段１３２、アナログモード制御手段１３４について本発明における回路例および動作について説明する。   The above is a description of the overall operation. The circuit examples and operations of the analog / digital switching means 131, the digital mode control means 132, and the analog mode control means 134 will be described.

[アナログデジタル切換手段の説明：図２]
図２は、アナログデジタル切換手段１３１の回路例である。ここで、２０１はＤ型フリップフロップ（以下、ＤＦＦという）である。ＤＦＦは、ＣＫ端子信号の立ち上がりでＤ端子信号のレベルを取り込み、次にＣＫ端子の立ち上がりが来るまでＱ端子から取り込んだレベルを出力する働きがある。
２１１は、５入力ＮＡＮＤゲート（以下、ＮＡＮＤという）である。Ｄ０、Ａ０からＡ３およびＸＷＥは演算処理手段１３５の指示信号Ｓ１１０である。
Ｄ０は、演算処理手段１３５のデータ信号のビット０である。Ａ０からＡ３は、演算処理手段１３５のアドレス信号のビット０から３である。ＸＷＥは、演算処理手段１３５のライトストローブ信号である。ＸＷＥは、通常ＶＣＣレベルであり、書き込み動作を行うときにＧＮＤレベルに変化し、一定時間後ＶＣＣレベルに戻る。 [Description of analog-digital switching means: Fig. 2]
FIG. 2 is a circuit example of the analog / digital switching means 131. Here, 201 is a D-type flip-flop (hereinafter referred to as DFF). The DFF functions to capture the level of the D terminal signal at the rising edge of the CK terminal signal and output the level captured from the Q terminal until the next rising edge of the CK terminal comes.
211 is a 5-input NAND gate (hereinafter referred to as NAND). D0, A0 to A3, and XWE are instruction signals S110 of the arithmetic processing means 135.
D0 is bit 0 of the data signal of the arithmetic processing means 135. A0 to A3 are bits 0 to 3 of the address signal of the arithmetic processing means 135. XWE is a write strobe signal of the arithmetic processing means 135. XWE is normally at the VCC level, changes to the GND level when performing a write operation, and returns to the VCC level after a certain time.

５入力ＮＡＮＤ２１１は、Ａ０がＶＣＣレベルでＡ１、Ａ２、Ａ３、ＸＷＥの全てがＧＮＤレベルの時のみＧＮＤレベルを出力する。したがって、本回路の場合、アドレス信号が０００１（二進数）で書き込みが行われると、ＸＷＥ信号の立ち上がりでＤ０のレベルがＤＦＦ２０１から切換信号として出力される。Ｄ０がＶＣＣレベルで書き込みが行われると切換信号Ｓ１０１はＶＣＣレベルとなり、図１の切換手段１２１が接続状態となり、アナログ方式が選択される。逆に、Ｄ０がＧＮＤレベルで書き込みが行われると切換信号Ｓ１０１はＧＮＤレベルとなり、図１の切換手段１２１が切断状態となり、デジタル方式が選択される。   The 5-input NAND 211 outputs the GND level only when A0 is at the VCC level and all of A1, A2, A3, and XWE are at the GND level. Therefore, in the case of this circuit, when writing is performed with the address signal being 0001 (binary number), the level of D0 is output from the DFF 201 as a switching signal at the rise of the XWE signal. When writing is performed when D0 is at the VCC level, the switching signal S101 becomes the VCC level, the switching means 121 in FIG. 1 is connected, and the analog method is selected. On the other hand, when D0 is written at the GND level, the switching signal S101 is at the GND level, the switching means 121 in FIG. 1 is disconnected, and the digital method is selected.

[アナログモード制御手段の説明：図３]
図３はアナログモード制御手段１３４の回路例である。３０１から３０５はＤＦＦである。３１１は５入力ＮＡＮＤである。図２と同様にＤ０からＤ４、Ａ０からＡ３およびＸＷＥは演算処理手段１３５の指示信号Ｓ１１０である。ＡＮ信号１から５はそれぞれ図１におけるＳ１０２からＳ１０６に対応している。 [Description of analog mode control means: FIG. 3]
FIG. 3 is a circuit example of the analog mode control means 134. Reference numerals 301 to 305 denote DFFs. Reference numeral 311 denotes a 5-input NAND. As in FIG. 2, D0 to D4, A0 to A3, and XWE are instruction signals S110 of the arithmetic processing means 135. The AN signals 1 to 5 correspond to S102 to S106 in FIG.

５入力ＮＡＮＤ３１１は、Ａ１がＶＣＣレベル、かつＡ０、Ａ２、Ａ３、ＸＷＥの全てがＧＮＤレベルの時のみＧＮＤレベルを出力する。したがって、本回路の場合、アドレス信号が００１０（二進数）で書き込みが行われると、ＸＷＥ信号の立ち上がり時のＤ０からＤ４のレベルがそれぞれＤＦＦ３０１から３０５の出力にＡＮ信号１から５として出力される。これにより図１におけるスイッチ１２２から１２６の接続状態、切断状態を制御することが可能となる。   The 5-input NAND 311 outputs the GND level only when A1 is at the VCC level and all of A0, A2, A3, and XWE are at the GND level. Therefore, in the case of this circuit, when writing is performed with the address signal being 0010 (binary number), the levels of D0 to D4 at the rising edge of the XWE signal are output to the outputs of DFFs 301 to 305 as AN signals 1 to 5, respectively. . This makes it possible to control the connection state and disconnection state of the switches 122 to 126 in FIG.

[デジタルモード制御手段の説明：図４、図５]
図４はデジタルモード制御手段１３２の回路例である。４０１から４０５はＤＦＦである。４１１、４１２は５入力ＮＡＮＤである。４２１から４２８は３ステートバッファ（以下、ＢＵＦという）である。これは、コントロール信号Ｓ４０１およびＳ４０２がＧＮＤレベル時、入力のレベルをそのまま出力し、ＶＣＣの時は出力をハイインピーダンスに
する働きがある。
Ｄ０からＤ４、Ａ０からＡ３およびＸＷＥは、図２と同様に演算処理手段１３５の指示信号Ｓ１１０である。ＸＲＥは演算処理手段１３５のリードストローブ信号である。ＸＲＥは、通常ＶＣＣレベルであり、演算処理手段１３５は、データ信号Ｄ０からＤ４のレベルを読み込む時に、ＸＲＥをＧＮＤレベルにし、一定時間後ＶＣＣレベルに戻す。これにより、演算処理手段１３５はＸＲＥの立ち上がりでＤ０からＤ４に出力されている信号レベルを取り込むことができる。ＤＧ出力１から４はスキャン信号であり、本発明では、図１におけるＳ１０９である。ＤＧ入力１から４は図１における検出信号Ｓ１０８である。 [Description of digital mode control means: FIGS. 4 and 5]
FIG. 4 is a circuit example of the digital mode control means 132. 401 to 405 are DFFs. Reference numerals 411 and 412 denote 5-input NANDs. Reference numerals 421 to 428 denote 3-state buffers (hereinafter referred to as BUFs). This has the function of outputting the input level as it is when the control signals S401 and S402 are at the GND level, and setting the output to high impedance when the control signals are at the VCC level.
D0 to D4, A0 to A3, and XWE are instruction signals S110 of the arithmetic processing means 135 as in FIG. XRE is a read strobe signal of the arithmetic processing means 135. XRE is the normal VCC level, and the arithmetic processing means 135 sets XRE to the GND level when reading the levels of the data signals D0 to D4, and returns it to the VCC level after a certain time. Thereby, the arithmetic processing means 135 can take in the signal level output from D0 to D4 at the rise of XRE. The DG outputs 1 to 4 are scan signals. In the present invention, this is S109 in FIG. The DG inputs 1 to 4 are the detection signal S108 in FIG.

図５は本発明におけるＤＧ出力１から４の出力波形例である。５入力ＮＡＮＤ４１２は、Ａ２がＶＣＣレベルでＡ０、Ａ１、Ａ３、ＸＷＥの全てがＧＮＤレベルの時のみＧＮＤレベルを出力する。したがって、本回路の場合、アドレス信号が０１００（二進数）で書き込みが行われると、ＸＷＥ信号の立ち上がり時のＤ０からＤ４のレベルがそれぞれＤＦＦ４０１から４０５のＱ端子に出力される。さらに、Ｄ４がＧＮＤレベルの場合は、コントロール信号Ｓ４０２がＧＮＤレベルとなり、ＢＵＦ４２５から４２８の出力にＤＧ出力１から４として出力される。Ｄ４がＶＣＣレベルで書き込みが行われて場合はＢＵＦ４２５から４２８の出力はハイインピーダンスとなる。   FIG. 5 is an example of output waveforms of DG outputs 1 to 4 in the present invention. The 5-input NAND 412 outputs the GND level only when A2 is at the VCC level and all of A0, A1, A3, and XWE are at the GND level. Therefore, in the case of this circuit, when writing is performed with the address signal being 0100 (binary number), the levels of D0 to D4 at the rise of the XWE signal are output to the Q terminals of DFF 401 to 405, respectively. Further, when D4 is at the GND level, the control signal S402 becomes the GND level and is output as DG outputs 1 to 4 to the outputs of the BUFs 425 to 428. When D4 is written at the VCC level, the outputs from BUF425 to 428 are high impedance.

デジタル方式選択時は、ＤＦＦ４０５にＧＮＤレベルを書き込み、ＢＵＦ４２５から４２８を出力状態としておく。さらに、ＤＦＦ４０１から４０４に対し、一定時間ごとに書き込みを行うことにより、ＤＧ出力１から４に図５のような波形を出力させることができる。
アナログ方式選択時は、ＤＦＦ４０５にはＶＣＣレベルを書き込み、ＢＵＦ４２５から４２８をハイインピーダンスにする。 When the digital method is selected, the GND level is written to the DFF 405, and the BUFs 425 to 428 are set in the output state. Further, by writing to the DFFs 401 to 404 at regular intervals, the DG outputs 1 to 4 can output the waveforms as shown in FIG.
When the analog method is selected, the VCC level is written to the DFF 405 and the BUFs 425 to 428 are set to high impedance.

また、デジタル方式選択時は、演算処理手段１３５はアドレス０１００からの読み込みを常に行っている。押下指示があった場合に、指示位置の検出信号Ｓ１０８に指示位置のスキャン信号Ｓ１０９がＶＣＣレベルである時間ＶＣＣレベルが出力される。そして、ＸＲＥがＧＮＤレベルの間コントロール信号Ｓ４０１がＧＮＤレベルとなり、ＢＵＦ４２１から４２４が出力状態となる。これにより、スキャン信号Ｓ１０８がＤ０からＤ３に出力され、演算処理手段１３５は指示位置を読み込むことができる。   When the digital method is selected, the arithmetic processing unit 135 always reads from the address 0100. When a pressing instruction is given, the VCC level is output for the time when the scan signal S109 at the indicated position is at the VCC level as the detection signal S108 at the indicated position. Then, while XRE is at the GND level, the control signal S401 is at the GND level, and the BUFs 421 to 424 are in the output state. Accordingly, the scan signal S108 is output from D0 to D3, and the arithmetic processing unit 135 can read the designated position.

以上の説明で明らかなように、本発明は、アナログ方式とデジタル方式とを切り換えることができる。これにより、高精度な位置検出と複数の押下点の検出とを実現することができた。
アナログ方式とデジタル方式との切り替えにおいては、帯状透明抵抗体の短手方向に電極を設ける構成とすることにより実現することができた。すなわち、複数の帯状透明抵抗体数を切換手段により接続し、あたかも一体の透明抵抗体として扱うことができたからである。これにより、従来のアナログ方式と同様な制御方法で高精度に押下した位置を検出することができる。 As is apparent from the above description, the present invention can switch between an analog system and a digital system. As a result, highly accurate position detection and detection of a plurality of pressed points could be realized.
The switching between the analog method and the digital method can be realized by adopting a configuration in which an electrode is provided in the short direction of the strip-shaped transparent resistor. That is, a plurality of strip-like transparent resistors are connected by the switching means, and can be handled as an integrated transparent resistor. As a result, it is possible to detect the pressed position with high accuracy by a control method similar to the conventional analog method.

本発明の特徴的な部分はまさにこの点である。操作上、入力精度が要求される場合は、複数の帯状透明抵抗体を切換手段により接続しアナログ方式として動作させ、複数の押下点の検出が必要とされる場合は、切換手段により複数の帯状透明抵抗体を切り離し、デジタル方式として動作させるのである。   This is the characteristic part of the present invention. When input accuracy is required for operation, a plurality of strip-shaped transparent resistors are connected by switching means to operate as an analog system, and when detection of a plurality of pressing points is required, a plurality of strip-shaped transparent resistors are required by switching means. The transparent resistor is separated and operated as a digital system.

本発明の説明では、アナログ方式とデジタル方式との切り換えは自在にできるように説明した。もちろん、本発明を搭載した機器の動作に関連して、アナログ方式とデジタル方式とのどちらかを継続的に使用することもできるのは、言うまでもない。   In the description of the present invention, it has been described that the switching between the analog method and the digital method can be performed freely. Of course, it goes without saying that either the analog method or the digital method can be used continuously in connection with the operation of the device equipped with the present invention.

本発明においては、切換手段の数は、帯状透明抵抗体数マイナス２個、ＡＤ変換手段に必要とされるチャンネル数は、一般的なアナログ方式と同じ２個である。これは、従来技術と比べ少なくて済む。したがって、アナログ方式とデジタル方式を兼用する位置入力装置をより簡易な構成で実現することが可能となる。
回路構成が少なくて済むため、本発明の位置入力装置は、省スペースを要求される小型機器に搭載することが可能となる。 In the present invention, the number of switching means is minus two strip-shaped transparent resistors, and the number of channels required for the AD conversion means is two, which is the same as that in a general analog system. This is less than the prior art. Therefore, it is possible to realize a position input device that uses both an analog method and a digital method with a simpler configuration.
Since the circuit configuration is small, the position input device of the present invention can be mounted on a small device that requires space saving.

本発明による位置入力装置の詳細な構成を示すブロック図である。It is a block diagram which shows the detailed structure of the position input device by this invention. 本発明によるアナログデジタル切換手段の一例を示す回路図である。It is a circuit diagram which shows an example of the analog digital switching means by this invention. 本発明によるアナログモード制御手段の一例を示す回路図である。It is a circuit diagram which shows an example of the analog mode control means by this invention. 本発明によるデジタルモード制御手段の一例を示す回路図である。It is a circuit diagram which shows an example of the digital mode control means by this invention. 本発明によるデジタルモード制御手段から出力される、スキャン信号の一例を示す波形図である。It is a wave form diagram which shows an example of the scan signal output from the digital mode control means by this invention. 従来技術による位置入力装置の詳細な構成を示すブロック図である。It is a block diagram which shows the detailed structure of the position input device by a prior art.

符号の説明Explanation of symbols

１０１ 帯状透明抵抗体
１０２ 電極
１０３ 下抵抗体
１１１ 帯状透明抵抗体
１１２ 電極
１１３ 上抵抗体
１２１ 切換手段
１２２ スイッチ
１２３ スイッチ
１２４ スイッチ
１２５ スイッチ
１２６ スイッチ
１３１ アナログデジタル切換手段
１３２ デジタルモード制御手段
１３３ ＡＤ変換手段
１３４ アナログモード制御手段
１３５ 演算処理手段
１３６ 抵抗 DESCRIPTION OF SYMBOLS 101 Band-shaped transparent resistor 102 Electrode 103 Lower resistor 111 Band-shaped transparent resistor 112 Electrode 113 Upper resistor 121 Switching means 122 Switch 123 Switch 124 Switch 125 Switch 126 Switch 131 Analog digital switching means 132 Digital mode control means 133 AD conversion means 134 Analog mode control means 135 Arithmetic processing means 136 Resistance

Claims (4)

透明絶縁体の一方の面に帯状透明抵抗体を有する下側基板と上側基板とを備え、該帯状透明抵抗体が対向し、かつ直交するように前記下側基板と前記上側基板とを配置した位置入力装置において、
前記帯状透明抵抗体は、短手方向両端に電極を設けると共に前記透明絶縁体に複数並列に設け、隣接する前記電極同士を接続状態もしくは切断状態とする切換手段を設けたことを特徴とする位置入力装置。 A lower substrate having a strip-shaped transparent resistor and an upper substrate are provided on one surface of the transparent insulator, and the lower substrate and the upper substrate are arranged so that the strip-shaped transparent resistors face each other and are orthogonal to each other. In the position input device,
The strip-shaped transparent resistor is provided with electrodes at both ends in the short direction and a plurality of parallel arrangements on the transparent insulator, and a switching means for connecting the adjacent electrodes to each other in a connected state or a disconnected state. Input device. アナログモードとデジタルモードとを切り換えるアナログデジタル切換手段を有し、前記アナログデジタル切換手段は、前記切換手段を制御して前記電極同士の接続状態と切断状態とを切り換えることを特徴とする請求項１に記載の位置入力装置。   2. An analog-digital switching unit that switches between an analog mode and a digital mode, wherein the analog-digital switching unit controls the switching unit to switch between a connected state and a disconnected state of the electrodes. The position input device described in 1. 透明絶縁体の一方の面に帯状透明抵抗体を有する第１基板と第２基板とを備え、該帯状透明抵抗体が対向し、かつ直交するように前記第１基板と前記第２基板とを配置した位置入力装置において、
前記帯状透明抵抗体は、短手方向両端に電極を設けると共に前記透明絶縁体に複数並列に設け、隣接する前記電極同士を接続状態もしくは切断状態とする切換手段を設け、
アナログモードとデジタルモードとを前記切換手段を制御して切り換えるアナログデジタル切換手段を設け、
前記アナログデジタル切換手段は、前記切換手段を接続状態とすることでアナログモードとし、前記アナログデジタル切換手段は、前記切換手段を切断状態とすることでデジタルモードとすることを特徴とする位置入力装置。 A first substrate having a strip-shaped transparent resistor and a second substrate are provided on one surface of the transparent insulator, and the first substrate and the second substrate are arranged so that the strip-shaped transparent resistor is opposed and orthogonal to each other. In the arranged position input device,
The strip-shaped transparent resistor is provided with electrodes at both ends in the short direction and provided in parallel with the transparent insulator, and is provided with switching means for connecting or disconnecting the adjacent electrodes.
An analog / digital switching means for switching the analog mode and the digital mode by controlling the switching means is provided,
The analog / digital switching means is in an analog mode by setting the switching means in a connected state, and the analog / digital switching means is in a digital mode by setting the switching means in a disconnected state. . 前記帯状透明抵抗体と電源とを接続するスイッチ手段と、アナログモード制御手段と、デジタルモード制御手段と、ＡＤ変換手段と、前記アナログデジタル切換手段と前記アナログモード制御手段と前記デジタルモード制御手段と前記ＡＤ変換手段とを制御する演算処理手段とを備え、
前記アナログモード制御手段は、前記演算処理手段の命令に基づいて前記スイッチ手段を制御し、
前記ＡＤ変換手段は、前記アナログモードであるとき、前記演算処理手段の命令に基づいて前期帯状透明抵抗体より得られる電圧をデジタル変換し、
前記デジタルモード制御手段は、前記演算処理手段の命令に基づいて前記第１の基板に備えた前期帯状透明抵抗体に入力信号を印加し、
前記デジタルモード制御手段は、デジタルモードであるとき、前記演算処理手段の命令に基づいて前記第２の基板に備えた前期帯状透明抵抗体より得られる出力信号を受信することを特徴とする請求項３に記載の位置入力装置。 Switch means for connecting the strip-shaped transparent resistor and the power source, analog mode control means, digital mode control means, AD conversion means, analog-digital switching means, analog mode control means, and digital mode control means, Arithmetic processing means for controlling the AD conversion means,
The analog mode control means controls the switch means based on a command from the arithmetic processing means,
The AD conversion means, when in the analog mode, digitally converts the voltage obtained from the strip-shaped transparent resistor based on the command of the arithmetic processing means,
The digital mode control means applies an input signal to the previous belt-shaped transparent resistor provided on the first substrate based on an instruction of the arithmetic processing means,
The digital mode control means, when in the digital mode, receives an output signal obtained from a previous strip-shaped transparent resistor provided on the second substrate based on a command of the arithmetic processing means. 4. The position input device according to 3.
JP2004027435A 2004-02-04 2004-02-04 Position input device Expired - Fee Related JP4336592B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004027435A JP4336592B2 (en) 2004-02-04 2004-02-04 Position input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004027435A JP4336592B2 (en) 2004-02-04 2004-02-04 Position input device

Publications (2)

Publication Number Publication Date
JP2005222182A true JP2005222182A (en) 2005-08-18
JP4336592B2 JP4336592B2 (en) 2009-09-30

Family

ID=34997774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004027435A Expired - Fee Related JP4336592B2 (en) 2004-02-04 2004-02-04 Position input device

Country Status (1)

Country Link
JP (1) JP4336592B2 (en)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151783A (en) * 2007-12-21 2009-07-09 Qinghua Univ Touch panel and display using the same
US8105126B2 (en) 2008-07-04 2012-01-31 Tsinghua University Method for fabricating touch panel
US8111245B2 (en) 2007-12-21 2012-02-07 Tsinghua University Touch panel and display device using the same
US8115742B2 (en) 2007-12-12 2012-02-14 Tsinghua University Touch panel and display device using the same
US8125878B2 (en) 2007-12-27 2012-02-28 Tsinghua University Touch panel and display device using the same
US8199119B2 (en) 2007-12-12 2012-06-12 Beijing Funate Innovation Technology Co., Ltd. Touch panel and display device using the same
US8237672B2 (en) 2007-12-14 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237669B2 (en) 2007-12-27 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237674B2 (en) 2007-12-12 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237671B2 (en) 2007-12-12 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237668B2 (en) 2007-12-27 2012-08-07 Tsinghua University Touch control device
US8237670B2 (en) 2007-12-12 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237675B2 (en) 2007-12-27 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237673B2 (en) 2007-12-14 2012-08-07 Tsinghua University Touch panel and display device using the same
US8243030B2 (en) 2007-12-21 2012-08-14 Tsinghua University Touch panel and display device using the same
US8243029B2 (en) 2007-12-14 2012-08-14 Tsinghua University Touch panel and display device using the same
US8248379B2 (en) 2007-12-14 2012-08-21 Tsinghua University Touch panel, method for making the same, and display device adopting the same
US8248377B2 (en) 2007-10-23 2012-08-21 Tsinghua University Touch panel
US8248381B2 (en) 2007-12-12 2012-08-21 Tsinghua University Touch panel and display device using the same
US8248380B2 (en) 2007-12-14 2012-08-21 Tsinghua University Touch panel and display device using the same
US8248378B2 (en) 2007-12-21 2012-08-21 Tsinghua University Touch panel and display device using the same
US8253701B2 (en) 2007-12-14 2012-08-28 Tsinghua University Touch panel, method for making the same, and display device adopting the same
US8253700B2 (en) 2007-12-14 2012-08-28 Tsinghua University Touch panel and display device using the same
US8260378B2 (en) 2008-08-22 2012-09-04 Tsinghua University Mobile phone
JP2012216018A (en) * 2011-03-31 2012-11-08 Nec Embedded Products Ltd Touch panel
US8325145B2 (en) 2007-12-27 2012-12-04 Tsinghua University Touch panel and display device using the same
US8325585B2 (en) 2007-12-12 2012-12-04 Tsinghua University Touch panel and display device using the same
US8346316B2 (en) 2008-08-22 2013-01-01 Tsinghua University Personal digital assistant
US8390580B2 (en) 2008-07-09 2013-03-05 Tsinghua University Touch panel, liquid crystal display screen using the same, and methods for making the touch panel and the liquid crystal display screen
US8411044B2 (en) 2007-12-14 2013-04-02 Tsinghua University Touch panel, method for making the same, and display device adopting the same
US8502786B2 (en) 2007-10-23 2013-08-06 Tsinghua University Touch panel
US8542212B2 (en) 2007-12-12 2013-09-24 Tsinghua University Touch panel, method for making the same, and display device adopting the same
US8574393B2 (en) 2007-12-21 2013-11-05 Tsinghua University Method for making touch panel
US8585855B2 (en) 2007-12-21 2013-11-19 Tsinghua University Method for making touch panel
US9040159B2 (en) 2007-12-12 2015-05-26 Tsinghua University Electronic element having carbon nanotubes
US9077793B2 (en) 2009-06-12 2015-07-07 Tsinghua University Carbon nanotube based flexible mobile phone

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248377B2 (en) 2007-10-23 2012-08-21 Tsinghua University Touch panel
US8502786B2 (en) 2007-10-23 2013-08-06 Tsinghua University Touch panel
US8237674B2 (en) 2007-12-12 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237671B2 (en) 2007-12-12 2012-08-07 Tsinghua University Touch panel and display device using the same
US8325585B2 (en) 2007-12-12 2012-12-04 Tsinghua University Touch panel and display device using the same
US9040159B2 (en) 2007-12-12 2015-05-26 Tsinghua University Electronic element having carbon nanotubes
US8199119B2 (en) 2007-12-12 2012-06-12 Beijing Funate Innovation Technology Co., Ltd. Touch panel and display device using the same
US8248381B2 (en) 2007-12-12 2012-08-21 Tsinghua University Touch panel and display device using the same
US8542212B2 (en) 2007-12-12 2013-09-24 Tsinghua University Touch panel, method for making the same, and display device adopting the same
US8237670B2 (en) 2007-12-12 2012-08-07 Tsinghua University Touch panel and display device using the same
US8115742B2 (en) 2007-12-12 2012-02-14 Tsinghua University Touch panel and display device using the same
US8248380B2 (en) 2007-12-14 2012-08-21 Tsinghua University Touch panel and display device using the same
US8411044B2 (en) 2007-12-14 2013-04-02 Tsinghua University Touch panel, method for making the same, and display device adopting the same
US8253701B2 (en) 2007-12-14 2012-08-28 Tsinghua University Touch panel, method for making the same, and display device adopting the same
US8253700B2 (en) 2007-12-14 2012-08-28 Tsinghua University Touch panel and display device using the same
US8248379B2 (en) 2007-12-14 2012-08-21 Tsinghua University Touch panel, method for making the same, and display device adopting the same
US8237673B2 (en) 2007-12-14 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237672B2 (en) 2007-12-14 2012-08-07 Tsinghua University Touch panel and display device using the same
US8243029B2 (en) 2007-12-14 2012-08-14 Tsinghua University Touch panel and display device using the same
JP2009151783A (en) * 2007-12-21 2009-07-09 Qinghua Univ Touch panel and display using the same
US8243030B2 (en) 2007-12-21 2012-08-14 Tsinghua University Touch panel and display device using the same
US8574393B2 (en) 2007-12-21 2013-11-05 Tsinghua University Method for making touch panel
US8248378B2 (en) 2007-12-21 2012-08-21 Tsinghua University Touch panel and display device using the same
US8111245B2 (en) 2007-12-21 2012-02-07 Tsinghua University Touch panel and display device using the same
US8585855B2 (en) 2007-12-21 2013-11-19 Tsinghua University Method for making touch panel
US8325146B2 (en) 2007-12-21 2012-12-04 Tsinghua University Touch panel and display device using the same
US8237675B2 (en) 2007-12-27 2012-08-07 Tsinghua University Touch panel and display device using the same
US8237668B2 (en) 2007-12-27 2012-08-07 Tsinghua University Touch control device
US8237669B2 (en) 2007-12-27 2012-08-07 Tsinghua University Touch panel and display device using the same
US8325145B2 (en) 2007-12-27 2012-12-04 Tsinghua University Touch panel and display device using the same
US8125878B2 (en) 2007-12-27 2012-02-28 Tsinghua University Touch panel and display device using the same
US8237679B2 (en) 2008-07-04 2012-08-07 Tsinghua University Liquid crystal display screen
US8105126B2 (en) 2008-07-04 2012-01-31 Tsinghua University Method for fabricating touch panel
US8228308B2 (en) 2008-07-04 2012-07-24 Tsinghua University Method for making liquid crystal display adopting touch panel
US8199123B2 (en) 2008-07-04 2012-06-12 Tsinghua University Method for making liquid crystal display screen
US8390580B2 (en) 2008-07-09 2013-03-05 Tsinghua University Touch panel, liquid crystal display screen using the same, and methods for making the touch panel and the liquid crystal display screen
US8411052B2 (en) 2008-07-09 2013-04-02 Tsinghua University Touch panel, liquid crystal display screen using the same, and methods for making the touch panel and the liquid crystal display screen
US8411051B2 (en) 2008-07-09 2013-04-02 Tsinghua University Liquid crystal display screen
US8346316B2 (en) 2008-08-22 2013-01-01 Tsinghua University Personal digital assistant
US8260378B2 (en) 2008-08-22 2012-09-04 Tsinghua University Mobile phone
US9077793B2 (en) 2009-06-12 2015-07-07 Tsinghua University Carbon nanotube based flexible mobile phone
JP2012216018A (en) * 2011-03-31 2012-11-08 Nec Embedded Products Ltd Touch panel

Also Published As

Publication number Publication date
JP4336592B2 (en) 2009-09-30

Similar Documents

Publication Publication Date Title
JP4336592B2 (en) Position input device
US8619057B2 (en) Signal processing circuit for electrostatic capacitor type touch sensor
US7961895B2 (en) Audio interface device and method
JP3201874B2 (en) Method and apparatus for detecting coordinates of resistance pressure-sensitive tablet
US8390557B2 (en) Display panel driver for reducing heat generation within a data line driver circuit which drives the display panel driver by dot inversion
JP2501746B2 (en) Disk drive
CN109976574B (en) Integrator, touch display device and driving method thereof
WO2009142345A1 (en) Touch sensor device and the method of switching operation mode thereof
KR20160062691A (en) Display device and touch detection method
JPH08146381A (en) Tablet integrated with active matrix type liquid crystal display and its driving method
EP2030326A2 (en) Two-wire connection to a key matrix in a mobile device
US20040013262A1 (en) Keypad device
US20070139390A1 (en) Touch screen measurement circuit and method
US7646381B2 (en) Integrated circuit device mountable on both sides of a substrate and electronic apparatus
US20060218330A1 (en) Semiconductor device and method of connecting the same
US7002377B2 (en) Clock signal detection circuit and semiconductor integrated circuit using the same
JP3201873B2 (en) Method and apparatus for detecting coordinates of resistance pressure-sensitive tablet
TW201234225A (en) Touch sensing apparatus
US5425094A (en) Cross point switch with power failure mode
WO2001096891A1 (en) Device and method for inspecting circuit board
JP4488338B2 (en) Pressure detection device
JP4321858B2 (en) Position pressure detector
US20180059860A1 (en) Control circuit for resistive film touch panel
TW200623007A (en) Driving circuit, driving method of electro-optical device, electro-optical device, and electronic apparatus
US20240241532A1 (en) Multi-port driving and sensing circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140703

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees