JP2005210848A

JP2005210848A - Direct-current voltage converter

Info

Publication number: JP2005210848A
Application number: JP2004015883A
Authority: JP
Inventors: Tomohiko Isogawa; 智彦五十川
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2004-01-23
Filing date: 2004-01-23
Publication date: 2005-08-04

Abstract

<P>PROBLEM TO BE SOLVED: To provide a direct-current voltage converter capable of driving a switching element requiring a driving voltage higher than an output voltage based on the output voltage in such an environment that a battery is connected to output terminals. <P>SOLUTION: The direct-current voltage converter is provided with a boosting circuit 4 that boosts the output voltage of a low-voltage battery 7 connected to the output of a chopper circuit 1. A potential based on its boosted voltage is supplied to a drive circuit 2 through a charge pump circuit 6 to obtain a driving voltage. An n-channel FET 12 is driven at the driving voltage. Thus, even if the low-voltage battery 7 is connected to output terminals T3 and T4 and the n-channel FET 12 requiring a driving voltage higher than an output voltage is used as a switching element, the driving of the chopper circuit 1 can be started based on the output voltage of the low-voltage battery 7. The converter is provided with a boosting stop circuit 5, and after the first time of switching, the operation of the boosting circuit 4 is stopped. Thus, energy efficiency is enhanced as compared with the case that a boosting circuit is constantly used while a DC/DC converter is driven. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、入力された直流電圧を異なる電圧に変換して出力する直流電圧変換装置に係わり、特に、非絶縁降圧チョッパ型の直流電圧変換装置に関する。 The present invention relates to a DC voltage converter that converts an input DC voltage into a different voltage and outputs the voltage, and more particularly to a non-insulated step-down chopper type DC voltage converter.

従来より、直流電圧変換装置（以下、ＤＣ−ＤＣコンバータという。）の一種として、非絶縁でダウンチョッパ型のＤＣ−ＤＣコンバータが用いられている。この種のＤＣ−ＤＣコンバータでは、トランスを用いないので一次側（入力側）と二次側（出力側）との間が絶縁されておらず、また、入力直流電圧をスイッチング素子によって断続（オンオフ駆動）してパルス電圧を作り出し、これを整流し平滑化することにより低圧の直流電圧を得るようになっている。 Conventionally, a non-insulated, down chopper type DC-DC converter has been used as a type of DC voltage converter (hereinafter referred to as a DC-DC converter). Since this type of DC-DC converter does not use a transformer, the primary side (input side) and the secondary side (output side) are not insulated, and the input DC voltage is intermittently turned on and off by a switching element. Drive) to generate a pulse voltage, which is rectified and smoothed to obtain a low-voltage DC voltage.

この種のＤＣ−ＤＣコンバータにおけるスイッチング素子としては、制御が比較的容易なＰチャネルＦＥＴ（電界効果トランジスタ）が用いられることが多い。一方、ソース−ドレイン間の耐圧を考慮すると、より高い耐圧のＮチャネルＦＥＴが有利である。そのようなＮチャネルＦＥＴをスイッチング素子として使用したＤＣ−ＤＣコンバータについては、例えば下記の特許文献１に記載がある。
特開平２００１−１２８３６９号公報 As a switching element in this type of DC-DC converter, a P-channel FET (field effect transistor) that is relatively easy to control is often used. On the other hand, considering the breakdown voltage between the source and drain, an N-channel FET having a higher breakdown voltage is advantageous. A DC-DC converter using such an N-channel FET as a switching element is described in Patent Document 1 below, for example.
JP-A-2001-128369

ところで、例えば車載用途やモバイル機器用途等においては、ＤＣ−ＤＣコンバータの出力側に低圧バッテリが接続されることが多い。このため、ＤＣ−ＤＣコンバータの起動前においても、ＤＣ−ＤＣコンバータの出力端子にはバッテリ電圧が印加されており、したがって、ＮチャネルＦＥＴのソース電位はバッテリ電圧とほぼ等しくなっている。このため、ＤＣ−ＤＣコンバータの出力電圧をそのまま利用してゲートに印加し、ＮチャネルＦＥＴのオンオフ駆動を開始しようとしても、ＮチャネルＦＥＴのソース−ゲート間電圧がほぼ等しいことから、駆動を開始することができない。ＮチャネルＦＥＴの駆動には、ソース電位よりもゲート電位を高くすることが必要だからである。 By the way, a low voltage battery is often connected to the output side of the DC-DC converter in, for example, an in-vehicle application or a mobile device application. Therefore, even before the DC-DC converter is started, the battery voltage is applied to the output terminal of the DC-DC converter, and therefore the source potential of the N-channel FET is substantially equal to the battery voltage. For this reason, even if the output voltage of the DC-DC converter is applied to the gate as it is and the on-off drive of the N-channel FET is started, the drive is started because the source-gate voltage of the N-channel FET is almost equal. Can not do it. This is because driving the N-channel FET requires the gate potential to be higher than the source potential.

このような観点から、ＤＣ−ＤＣコンバータのスイッチング素子としてＮチャネルＦＥＴを用いる場合には、これを駆動するスイッチング駆動回路として、パルストランスを用いることが考えられる。このパルストランスを用いた場合には、ＮチャネルＦＥＴの駆動電圧を自由に設定することができるので、ソース電位よりも高いゲート電位を印加することが容易であることが予想される。 From such a viewpoint, when an N-channel FET is used as a switching element of a DC-DC converter, it is conceivable to use a pulse transformer as a switching drive circuit for driving the FET. When this pulse transformer is used, the driving voltage of the N-channel FET can be set freely, so that it is expected that it is easy to apply a gate potential higher than the source potential.

しかしながら、パルストランスには、飽和によるデューティ比（オン電圧期間とオフ電圧期間との比）の制限があるので、これを使用する場合には設計上の制約を受ける場合が多く、注意が必要である。具体的には、入力電圧と出力電圧との間に大きな差が見られないときには、デューティ比が１に近くなって、パルストランスが飽和する可能性があるからである。 However, pulse transformers have limitations on duty ratio (ratio between on-voltage period and off-voltage period) due to saturation, so there are many cases where design restrictions are imposed when using this, so care must be taken. is there. Specifically, when there is no significant difference between the input voltage and the output voltage, the duty ratio is close to 1, and the pulse transformer may be saturated.

これに対し、いわゆるハイサイドドライバと呼ばれる回路を用い、その出力パルスに基づいてスイッチング駆動回路を動作させるという方法も考えられる。このハイサイドドライバは、バイアス入力が所定のレベルになったことを条件として、入力パルスと同じデューティ比を保持しつつベースレベルや波高値が変換されたパルス（以下、ハイサイドパルスという。）を出力する回路である。このハイサイドドライバには、上記したデューティ比に関する制限がなく、この点でパルストランスよりも有利である。 On the other hand, a method of using a so-called high-side driver and operating the switching drive circuit based on the output pulse is also conceivable. This high-side driver is a pulse whose base level and peak value are converted while maintaining the same duty ratio as the input pulse on condition that the bias input has reached a predetermined level (hereinafter referred to as a high-side pulse). It is a circuit to output. This high side driver has no limitation on the duty ratio described above, and is advantageous over the pulse transformer in this respect.

ところが、スイッチング駆動回路の駆動にハイサイドドライバを利用する場合には、ＮチャネルＦＥＴのソース−ゲート間電圧に関して、上記したような注意が必要である。すなわち、ＤＣ−ＤＣコンバータの出力端子にバッテリが接続されるような環境下においてＤＣ−ＤＣコンバータの出力電圧を利用してＮチャネルＦＥＴを駆動することを前提とした場合には、ソース電位よりも高いゲート電位をどのようにして得るか、という点が問題になると考えられる。しかしながら、上記した特許文献１では、上記のような前提についての考察がなされておらず、また、ソース電位よりも高いゲート電位を得る方法についても明らかにされていない。さらには、上記のような前提に適合するエネルギー効率のよい回路構成についてもなんら開示がなされていない。 However, when a high-side driver is used for driving the switching drive circuit, the above-mentioned attention is necessary with respect to the source-gate voltage of the N-channel FET. That is, when it is assumed that the N-channel FET is driven using the output voltage of the DC-DC converter in an environment where a battery is connected to the output terminal of the DC-DC converter, How to obtain a high gate potential is considered to be a problem. However, in the above-described Patent Document 1, no consideration is given to the premise as described above, and a method for obtaining a gate potential higher than the source potential is not clarified. Furthermore, there is no disclosure of an energy efficient circuit configuration that meets the above assumptions.

本発明はかかる問題に鑑みてなされたもので、その第１の目的は、出力端子にバッテリが接続されるような環境下において、ＮチャネルＦＥＴのように出力電圧よりも高い駆動電圧を必要とするスイッチング素子の駆動を出力電圧に基づいて行うことを可能とする直流電圧変換装置を提供することにある。 The present invention has been made in view of such problems, and a first object thereof is to require a drive voltage higher than the output voltage like an N-channel FET in an environment where a battery is connected to the output terminal. It is an object of the present invention to provide a DC voltage converter that can drive a switching element based on an output voltage.

本発明の第２の目的は、上記のような前提の下でも、高効率での駆動を行うことができる直流電圧変換装置を提供することにある。 A second object of the present invention is to provide a DC voltage converter capable of being driven with high efficiency even under the above premise.

本発明の直流電圧変換装置は、高圧の直流電圧源からの直流電圧をスイッチングすることによりパルス電圧を生成するスイッチング素子と、スイッチング素子によって生成されたパルス電圧を整流し平滑化することにより低圧の直流電圧を生成して低圧バッテリに供給する整流平滑回路と、スイッチング素子を駆動する駆動電圧を出力するスイッチング駆動回路と、スイッチング素子の駆動開始前において低圧バッテリの出力電圧を昇圧しより高い昇圧電圧を生成する昇圧回路と、スイッチング素子の駆動開始前において昇圧回路により生成された昇圧電圧に基づく電位を保持してスイッチング駆動回路に供給すると共に、スイッチング素子の駆動開始後において整流平滑回路により生成された直流電圧に基づく電位を保持してスイッチング駆動回路に供給するチャージポンプ回路とを備え、スイッチング駆動回路が、昇圧電圧に基づく電位または直流電圧に基づく電位を駆動電圧としてスイッチング素子に印加するように構成したものである。 The DC voltage converter of the present invention includes a switching element that generates a pulse voltage by switching a DC voltage from a high-voltage DC voltage source, and a low-voltage by rectifying and smoothing the pulse voltage generated by the switching element. A rectifying / smoothing circuit that generates a DC voltage and supplies it to a low-voltage battery, a switching drive circuit that outputs a drive voltage for driving the switching element, and a higher boosted voltage by boosting the output voltage of the low-voltage battery before driving the switching element And a voltage based on the boosted voltage generated by the booster circuit before the switching element starts to be driven and supplied to the switching driver circuit, and generated by the rectifying and smoothing circuit after the switching element starts driving. Switching with holding potential based on DC voltage And a charge pump circuit for supplying the dynamic circuit, the switching drive circuit, which is constituted to apply to the switching element the potential based on the potential or a DC voltage based on the boosted voltage as the drive voltage.

ここで、「出力電圧」とは、直流電圧変換装置自身の直流出力電圧を意味し、「駆動電圧」とは、スイッチング素子にスイッチング動作をさせるためのパルス電圧を意味する。「高圧」とは、出力電圧に比べて高い電圧という意味であり、「低圧」とは、入力電圧に比べて低い電圧という意味である。「直流電圧源」は、直流電圧を出力するものであれば種類を問わず、例えば、高圧バッテリでもよいし、交流発電機と整流回路との組み合わせであってもよい。さらに、それらの両者を備えたものでもよい。「昇圧電圧に基づく電位を保持」とは、昇圧電圧に基づいて蓄積された電荷エネルギーを保持することを意味し、より具体的には、この電位がスイッチング素子に与えられた場合にこのスイッチング素子を駆動可能な程度のレベルに保持するという意味である。スイッチング素子としては、例えばＮチャネル電界効果トランジスタが用いられる。 Here, “output voltage” means a DC output voltage of the DC voltage converter itself, and “drive voltage” means a pulse voltage for causing the switching element to perform a switching operation. “High voltage” means a voltage higher than the output voltage, and “low voltage” means a voltage lower than the input voltage. The “DC voltage source” may be of any type as long as it outputs a DC voltage, and may be, for example, a high-voltage battery or a combination of an AC generator and a rectifier circuit. Furthermore, you may have both of them. “Holding the potential based on the boosted voltage” means holding the stored charge energy based on the boosted voltage. More specifically, when this potential is applied to the switching element, the switching element Is held at a level that can be driven. For example, an N-channel field effect transistor is used as the switching element.

本発明の直流電圧変換装置では、スイッチング素子の駆動開始前においては、昇圧回路によって低圧バッテリの出力電圧から、より高い昇圧電圧が生成され、この昇圧電圧に基づく電位が、スイッチング駆動回路に供給される。スイッチング駆動回路からは、昇圧電圧に基づく電位が駆動電圧として出力され、スイッチング素子の駆動に用いられる。一方、スイッチング素子の駆動開始後においては、整流平滑回路により生成された直流電圧に基づく電位がチャージポンプ回路によって保持され、スイッチング駆動回路に供給される。これ以降、スイッチング駆動回路からは、この直流電圧に基づく電位が駆動電圧として出力され、スイッチング素子の駆動に用いられる。 In the DC voltage converter of the present invention, before the switching element starts to be driven, a higher boosted voltage is generated from the output voltage of the low-voltage battery by the booster circuit, and a potential based on the boosted voltage is supplied to the switching drive circuit. The From the switching drive circuit, a potential based on the boosted voltage is output as a drive voltage and used for driving the switching element. On the other hand, after starting to drive the switching element, a potential based on the DC voltage generated by the rectifying and smoothing circuit is held by the charge pump circuit and supplied to the switching drive circuit. Thereafter, the switching drive circuit outputs a potential based on the DC voltage as a drive voltage and is used for driving the switching element.

本発明の直流電圧変換装置では、昇圧電圧に基づく電位が所定の昇圧しきい値電圧を越えたとき、昇圧回路の昇圧動作を停止させる昇圧停止回路をさらに備えるのが好ましい。 The DC voltage converter according to the present invention preferably further includes a boost stop circuit that stops the boost operation of the boost circuit when the potential based on the boost voltage exceeds a predetermined boost threshold voltage.

本発明の直流電圧変換装置では、昇圧電圧に基づく電位がバイアスとして印加されるバイアス端子と、スイッチング素子の出力側電圧が印加される基準電位端子とを有し、バイアス端子と基準電位端子との間の電位差が所定のバイアスしきい値電圧を越えたときに、入力された制御パルスに同期して、基準電位端子の電位をベースレベルとした駆動パルスをスイッチング駆動回路に供給するハイサイドドライバをさらに備えるようにし、スイッチング駆動回路が、駆動パルスに同期して、バイアス端子に印加されている電位（すなわち、昇圧電圧に基づく電位）を、駆動電圧として出力するように構成することが可能である。なお、「バイアスしきい値電圧」は、通常、上記の「昇圧しきい値電圧」と一致させるのが好ましいが、異なる電圧値としてもよい。 The DC voltage converter of the present invention has a bias terminal to which a potential based on the boosted voltage is applied as a bias, and a reference potential terminal to which the output side voltage of the switching element is applied. A high-side driver that supplies a drive pulse with a reference potential terminal potential as a base level to the switching drive circuit in synchronization with the input control pulse when the potential difference between them exceeds a predetermined bias threshold voltage. In addition, the switching drive circuit can be configured to output the potential applied to the bias terminal (that is, the potential based on the boosted voltage) as the drive voltage in synchronization with the drive pulse. . In general, the “bias threshold voltage” is preferably matched with the “boost threshold voltage”, but may be a different voltage value.

また、昇圧回路が、一端が整流平滑回路の出力側電源線に接続され他端がバイアス端子に導かれるように設けられた昇圧コイルと、昇圧コイルの他端と接地との間に設けられた昇圧制御スイッチとを含むようにし、昇圧制御スイッチを制御パルスに同期して駆動するように構成することが可能である。 Further, the booster circuit is provided between the booster coil provided so that one end is connected to the output side power supply line of the rectifying and smoothing circuit and the other end is led to the bias terminal, and the other end of the booster coil and the ground. It is possible to include a boost control switch and to drive the boost control switch in synchronization with the control pulse.

また、チャージポンプ回路が、バイアス端子と基準電位端子との間に設けられたコンデンサと、バイアス端子と整流平滑回路の出力側電源線との間を接続する充電路とを含むようにすると共に、スイッチング駆動回路が、バイアス端子と基準電位端子との間に直列に設けられた互いに異なる導電型の１対のトランジスタを含むように構成し、１対のトランジスタを駆動パルスによって選択的に駆動することにより、バイアス端子に印加されている電位（すなわち、昇圧電圧に基づく電位）を駆動電圧として出力するように構成することが可能である。ここで、「互いに異なる導電型の１対のトランジスタ」は、例えばバイポーラトランジスタであれば、ＮＰＮトランジスタおよびＰＮＰトランジスタの対が該当する。 In addition, the charge pump circuit includes a capacitor provided between the bias terminal and the reference potential terminal, and a charging path that connects between the bias terminal and the output side power supply line of the rectifying and smoothing circuit, The switching drive circuit is configured to include a pair of transistors of different conductivity types provided in series between a bias terminal and a reference potential terminal, and the pair of transistors is selectively driven by a drive pulse. Thus, the potential applied to the bias terminal (that is, the potential based on the boosted voltage) can be output as the drive voltage. Here, “a pair of transistors of different conductivity types” corresponds to a pair of an NPN transistor and a PNP transistor, for example, in the case of a bipolar transistor.

本発明の直流電圧変換装置によれば、昇圧回路によって、低圧バッテリの出力電圧を昇圧してより高い昇圧電圧を得ると共にこの昇圧電圧に基づく電位をスイッチング駆動回路に供給し、さらにスイッチング駆動回路から、昇圧電圧に基づく電位を駆動電圧としてスイッチング素子を駆動するようにしたので、出力端子にバッテリが接続されるような環境下において、出力電圧よりも高い駆動電圧を必要とするスイッチング素子を用いた場合であっても、チョッパ回路を出力電圧に基づいて駆動することが可能である。 According to the DC voltage converter of the present invention, the booster circuit boosts the output voltage of the low-voltage battery to obtain a higher boosted voltage, and supplies a potential based on the boosted voltage to the switching drive circuit. Since the switching element is driven using the potential based on the boosted voltage as the driving voltage, a switching element that requires a driving voltage higher than the output voltage is used in an environment where a battery is connected to the output terminal. Even in this case, it is possible to drive the chopper circuit based on the output voltage.

特に、昇圧停止回路を設け、初回のスイッチングの後に昇圧回路の動作を停止し、それ以降はチャージポンプ回路によってスイッチングするようにした場合には、直流電圧変換装置の駆動中、常に昇圧回路を用いるようにした場合と比べて、直流電圧変換装置としてのエネルギー効率が向上する。 In particular, when a boost stop circuit is provided, the operation of the boost circuit is stopped after the first switching, and thereafter the switching is performed by the charge pump circuit, the boost circuit is always used during driving of the DC voltage converter. Compared with the case where it does in this way, the energy efficiency as a DC voltage converter improves.

以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。 Hereinafter, the best mode for carrying out the present invention (hereinafter simply referred to as an embodiment) will be described in detail with reference to the drawings.

［第１の実施の形態］
図１は本発明の一実施の形態に係る直流電圧変換装置としてのＤＣ−ＤＣコンバータの回路構成を表すものである。このＤＣ−ＤＣコンバータは、図示しない高圧側電圧源から供給される高圧の直流入力電圧Ｖinを、トランスを用いずにチョッピング処理によって降圧して低圧の直流出力電圧Ｖout を得るためのもので、実際にチョッピング処理を行うチョッパ回路１と、チョッパ回路を駆動する駆動回路２と、この駆動回路２に駆動パルスＰ２を供給するハイサイドドライバ３と、出力電圧を昇圧する昇圧回路４と、この昇圧回路４の昇圧動作を停止させる昇圧停止回路５と、低圧直流電圧Ｖout による電力を蓄積するチャージポンプ回路６とを備えている。なお、上記の高圧側電圧源は、高圧バッテリであってもよいし、あるいは交流発電機と整流回路との組み合わせであってもよいし、さらに、それらの組み合わせであってもよい。 [First Embodiment]
FIG. 1 shows a circuit configuration of a DC-DC converter as a DC voltage converter according to an embodiment of the present invention. This DC-DC converter is for stepping down a high-voltage DC input voltage Vin supplied from a high-voltage side voltage source (not shown) by a chopping process without using a transformer to obtain a low-voltage DC output voltage Vout. A chopper circuit 1 that performs chopping processing, a drive circuit 2 that drives the chopper circuit, a high-side driver 3 that supplies a drive pulse P2 to the drive circuit 2, a booster circuit 4 that boosts the output voltage, and the booster circuit 4 is provided with a boost stop circuit 5 for stopping the boost operation and a charge pump circuit 6 for accumulating power by the low-voltage DC voltage Vout. The high-voltage side voltage source may be a high-voltage battery, a combination of an AC generator and a rectifier circuit, or a combination thereof.

チョッパ回路１は、直流入力電圧Ｖinが印加される一対の入力端子Ｔ１，Ｔ２と、直流出力電圧Ｖout が出力される一対の出力端子Ｔ３，Ｔ４との間をそれぞれ接続する電源線ＬＨおよび接地線ＬＧと、入力端子Ｔ１，Ｔ２間に接続された入力平滑コンデンサ１１と、平滑コンデンサ１１の出力側（入力端子Ｔ１，Ｔ２とは反対側）の電源線ＬＨに挿入配置されたＮチャネルＦＥＴ１２とを備えている。ＮチャネルＦＥＴ１２は、そのドレインＤが入力端子Ｔ１側に接続され、ソースＳが出力端子Ｔ３側となるように配置される。ＮチャネルＦＥＴ１２のゲートＧは、駆動回路２に接続されている。入力平滑コンデンサ１１は、入力された直流入力電圧Ｖinを平滑化するためのものであり、ＮチャネルＦＥＴ１２は、直流入力電圧Ｖinを断続してほぼ矩形波状のパルス電圧を生成するスイッチング素子として機能するものである。 The chopper circuit 1 includes a power line LH and a ground line that connect between a pair of input terminals T1 and T2 to which a DC input voltage Vin is applied and a pair of output terminals T3 and T4 to which a DC output voltage Vout is output. LG, an input smoothing capacitor 11 connected between the input terminals T1 and T2, and an N-channel FET 12 inserted and disposed in the power line LH on the output side of the smoothing capacitor 11 (the side opposite to the input terminals T1 and T2). I have. The N-channel FET 12 is arranged such that its drain D is connected to the input terminal T1 side and the source S is on the output terminal T3 side. The gate G of the N-channel FET 12 is connected to the drive circuit 2. The input smoothing capacitor 11 is for smoothing the input DC input voltage Vin, and the N-channel FET 12 functions as a switching element that generates a substantially rectangular wave pulse voltage by intermittently connecting the DC input voltage Vin. Is.

チョッパ回路１はまた、ＮチャネルＦＥＴ１２のソース側の電源線ＬＨにカソードが接続され、接地線ＬＧにアノードが接続された整流ダイオード１３と、この整流ダイオード１３のカソードよりも出力端子Ｔ３側の電源線ＬＨに挿入配置されたチョークコイル１４と、このチョークコイル１４よりも出力側の電源線ＬＨと接地線ＬＧとの間（すなわち、出力端子Ｔ３，Ｔ４間）に接続された出力平滑コンデンサ１５とを備えている。整流ダイオード１３は、ＮチャネルＦＥＴ１２によって生成されたパルス電圧を整流するものであり、チョークコイル１４および出力平滑コンデンサ１５は、整流された電圧波形を平滑化するためのものである。出力端子Ｔ３，Ｔ４には、低圧バッテリ７および負荷８が接続されるようになっている。 The chopper circuit 1 also has a rectifier diode 13 having a cathode connected to the power supply line LH on the source side of the N-channel FET 12 and an anode connected to the ground line LG, and a power supply on the output terminal T3 side from the cathode of the rectifier diode 13. A choke coil 14 inserted in the line LH and an output smoothing capacitor 15 connected between the power line LH and the ground line LG on the output side of the choke coil 14 (that is, between the output terminals T3 and T4); It has. The rectifier diode 13 rectifies the pulse voltage generated by the N-channel FET 12, and the choke coil 14 and the output smoothing capacitor 15 are for smoothing the rectified voltage waveform. A low voltage battery 7 and a load 8 are connected to the output terminals T3 and T4.

駆動回路２は、ＮＰＮトランジスタ２１と、ＰＮＰトランジスタ２２とを備えている。ＮＰＮトランジスタ２１のエミッタとＰＮＰトランジスタ２２のエミッタとは、相互に接続されると共に、チョッパ回路１のＮチャネルＦＥＴ１２のゲートＧに接続されている。ＮＰＮトランジスタ２１のコレクタはハイサイドドライバ３のバイアス端子ＨＢに接続され、ＰＮＰトランジスタ２２のコレクタはハイサイドドライバ３の基準電位端子ＨＳに接続されている。ＮＰＮトランジスタ２１およびＰＮＰトランジスタ２２のベース同士は共通接続され、さらに抵抗器２３を介してハイサイドドライバ３のパルス出力端子ＨＯに接続されている。 The drive circuit 2 includes an NPN transistor 21 and a PNP transistor 22. The emitter of the NPN transistor 21 and the emitter of the PNP transistor 22 are connected to each other and to the gate G of the N-channel FET 12 of the chopper circuit 1. The collector of the NPN transistor 21 is connected to the bias terminal HB of the high side driver 3, and the collector of the PNP transistor 22 is connected to the reference potential terminal HS of the high side driver 3. The bases of the NPN transistor 21 and the PNP transistor 22 are connected in common, and further connected to the pulse output terminal HO of the high-side driver 3 via a resistor 23.

ハイサイドドライバ３は、上記したバイアス端子ＨＢ、基準電位端子ＨＳおよびパルス出力端子ＨＯに加え、パルス出力端子ＨＩを備えている。パルス入力端子ＨＩには、制御ＩＣ（集積回路）９から、図示しないバッファを介して、制御パルスＰ１が入力されるようになっている。なお、制御ＩＣ９は、低圧バッテリ７からスイッチＳＷ１を介して電力供給を受けて動作するようになっており、このスイッチＳＷ１を閉じることにより、制御パルスＰ１を出力する。バイアス端子ＨＢと基準電位端子ＨＳとの間には、バイアス電圧が印加されるようになっており、このバイアス電圧が所定のしきい値を越えると、パルス入力端子ＨＩへの制御パルスＰ１の入力に同期して、パルス出力端子ＨＯから駆動パルスＰ２が出力されるようになっている。この駆動パルスＰ２は、抵抗器２３を介して駆動回路２のＮＰＮトランジスタ２１およびＰＮＰトランジスタ２２のベースに入力されるようになっている。ハイサイドドライバ３の詳細な回路構成、および、制御パルスＰ１と駆動パルスＰ２との関係については、後に詳述する（図２）。 The high side driver 3 includes a pulse output terminal HI in addition to the bias terminal HB, the reference potential terminal HS, and the pulse output terminal HO. A control pulse P1 is input to the pulse input terminal HI from a control IC (integrated circuit) 9 via a buffer (not shown). The control IC 9 operates by receiving power supply from the low-voltage battery 7 via the switch SW1, and outputs a control pulse P1 by closing the switch SW1. A bias voltage is applied between the bias terminal HB and the reference potential terminal HS. When the bias voltage exceeds a predetermined threshold value, the control pulse P1 is input to the pulse input terminal HI. The drive pulse P2 is output from the pulse output terminal HO in synchronization with the above. The drive pulse P2 is input to the bases of the NPN transistor 21 and the PNP transistor 22 of the drive circuit 2 through the resistor 23. The detailed circuit configuration of the high-side driver 3 and the relationship between the control pulse P1 and the drive pulse P2 will be described in detail later (FIG. 2).

チャージポンプ回路６は、ハイサイドドライバ３のバイアス端子ＨＢと基準電位端子ＨＳとの間に接続されたコンデンサ６１と、一端がバイアス端子ＨＢに接続された抵抗器６２と、この抵抗器６２の他端にカソードが接続されアノードが出力端子Ｔ３に接続されたダイオード６３とを備えている。 The charge pump circuit 6 includes a capacitor 61 connected between the bias terminal HB and the reference potential terminal HS of the high side driver 3, a resistor 62 having one end connected to the bias terminal HB, and other resistors 62. And a diode 63 having a cathode connected to the end and an anode connected to the output terminal T3.

昇圧回路４は、一端がチョッパ回路１の出力端子Ｔ３に接続された昇圧コイル４１と、この昇圧コイル４１の他端と接地との間に挿入配置された昇圧スイッチとしてのＮチャネルＦＥＴ４２と、昇圧コイル４１の他端にアノードが接続されカソードがチャージポンプ回路６の抵抗器６２の他端（およびダイオード６２のカソード）に接続されたダイオード４３とを備えている。ＮチャネルＦＥＴ４２は、そのドレインが昇圧コイル４１の他端に接続され、ソースが接地側に接続されている。ＮチャネルＦＥＴ４２のゲートには、制御ＩＣ９から制御パルスＰ１が入力されるようになっている。 The booster circuit 4 includes a booster coil 41 having one end connected to the output terminal T3 of the chopper circuit 1, an N-channel FET 42 as a booster switch disposed between the other end of the booster coil 41 and the ground, and a booster An anode is connected to the other end of the coil 41, and a cathode 43 is connected to the other end of the resistor 62 of the charge pump circuit 6 (and the cathode of the diode 62). The N-channel FET 42 has a drain connected to the other end of the booster coil 41 and a source connected to the ground side. A control pulse P 1 is input from the control IC 9 to the gate of the N-channel FET 42.

昇圧停止回路５は、ハイサイドドライバ３のバイアス端子ＨＢにカソードが接続されたツェナーダイオード５１と、このツェナーダイオード５１のアノードとハイサイドドライバ３の基準電位端子ＨＳとの間に直列に接続された抵抗器５２Ａ，５２Ｂと、抵抗器５２Ａ，５２Ｂの接続点にベースが接続されエミッタがハイサイドドライバ３の基準電圧端子ＨＳに接続されたＮＰＮトランジスタ５３と、ＮＰＮトランジスタ５３のコレクタとハイサイドドライバ３のバイアス端子ＨＢとの間に挿入接続された抵抗器５４とを備えている。昇圧停止回路５はまた、抵抗器５４とＮＰＮトランジスタ５３のコレクタとの接続点にゲートが接続されドレインがハイサイドドライバ３のバイアス端子ＨＢに接続されたＰチャネルＦＥＴ５５と、ＰチャネルＦＥＴ５５のソースに一端が接続された抵抗器５６と、この抵抗器５６の他端にゲートが接続されソースが接地側に接続されたＮチャネルＦＥＴ５７とを備えている。ＮチャネルＦＥＴ５７のソースとゲートとの間には、抵抗器５８およびツェナーダイオード５９が並列に接続されている。ＮチャネルＦＥＴ５７のコレクタは、昇圧回路４のＮチャネルＦＥＴ４２のゲートに接続されている。 The boost stop circuit 5 is connected in series between a Zener diode 51 whose cathode is connected to the bias terminal HB of the high side driver 3, and the anode of the Zener diode 51 and the reference potential terminal HS of the high side driver 3. Resistors 52A, 52B, an NPN transistor 53 whose base is connected to the connection point of the resistors 52A, 52B and whose emitter is connected to the reference voltage terminal HS of the high side driver 3, the collector of the NPN transistor 53, and the high side driver 3 And a resistor 54 inserted and connected to the bias terminal HB. The boost stop circuit 5 also has a P-channel FET 55 whose gate is connected to the connection point between the resistor 54 and the collector of the NPN transistor 53 and whose drain is connected to the bias terminal HB of the high-side driver 3, and to the source of the P-channel FET 55. A resistor 56 having one end connected thereto and an N-channel FET 57 having a gate connected to the other end of the resistor 56 and a source connected to the ground side are provided. A resistor 58 and a Zener diode 59 are connected in parallel between the source and gate of the N-channel FET 57. The collector of the N channel FET 57 is connected to the gate of the N channel FET 42 of the booster circuit 4.

図２は、ハイサイドドライバ３の構成を表すものである。このハイサイドドライバ３は、外部端子として、上記したバイアス端子ＨＢ、基準電位端子ＨＳ、パルス出力端子ＨＯおよびパルス出力端子ＨＩに加え、電源端子ＶDDと接地端子Ｇとを備えている。電源端子ＶDDは、ツェナーダイオード３１を介してバイアス端子ＨＢに接続されている。ハイサイドドライバ３はまた、バイアス端子ＨＢと基準電圧端子ＨＳとの間に接続された電圧検出回路３２およびレベルシフト回路３３と、電源端子ＶDDと接地端子Ｇとの間に接続された電圧検出回路３４と、アンド回路３５，３６と、入力アンプ３７と、出力アンプ３８とを備えている。 FIG. 2 shows the configuration of the high-side driver 3. The high side driver 3 includes a power supply terminal VDD and a ground terminal G in addition to the bias terminal HB, the reference potential terminal HS, the pulse output terminal HO, and the pulse output terminal HI as external terminals. The power supply terminal VDD is connected to the bias terminal HB via the Zener diode 31. The high-side driver 3 also includes a voltage detection circuit 32 and a level shift circuit 33 connected between the bias terminal HB and the reference voltage terminal HS, and a voltage detection circuit connected between the power supply terminal VDD and the ground terminal G. 34, AND circuits 35 and 36, an input amplifier 37, and an output amplifier 38.

アンド回路３５の一方の入力端には電圧検出回路３２から負論理の電圧検出信号が入力され、他方の入力端にはレベルシフト回路３３から正論理のレベルシフト信号が入力されるようになっている。アンド回路３５の出力端は、出力アンプ３８を介してパルス出力端子ＨＯに導かれている。アンド回路３６の一方の入力端にはパルス入力端子ＨＩから入力アンプ３７を介して正論理の制御パルスＰ１が入力され、他方の入力端には電圧検出回路３４から負論理の電圧検出信号が入力されるようになっている。アンド回路３５の出力端は、レベルシフト回路３３に接続されている。 A negative logic voltage detection signal is input from the voltage detection circuit 32 to one input terminal of the AND circuit 35, and a positive logic level shift signal is input from the level shift circuit 33 to the other input terminal. Yes. An output terminal of the AND circuit 35 is led to a pulse output terminal HO via an output amplifier 38. A positive logic control pulse P1 is input from the pulse input terminal HI via the input amplifier 37 to one input terminal of the AND circuit 36, and a negative logic voltage detection signal is input from the voltage detection circuit 34 to the other input terminal. It has come to be. An output terminal of the AND circuit 35 is connected to the level shift circuit 33.

このような構成のハイサイドドライバ３は、次のように機能するものである。パルス入力端子ＨＩから入力された制御パルスＰ１は、入力アンプ３７を介してアンド回路３６の一方の入力端に入力される。このアンド回路３６の他方の入力端には、電圧検出回路３４によって負論理アクティブの検出信号が入力されているので、制御パルスＰ１はアンド回路３６をそのまま通過して、レベルシフト回路３３に入力される。レベルシフト回路３３は、バイアス端子ＨＢと基準電位端子ＨＳとの間の電位差を検出し、この電位差に応じて、制御パルスＰ１のレベルシフトを行う。具体的には、基準電位端子ＨＳの電位をベースレベルとし制御パルスＰ１と同一の位相およびデューティ比をもつパルスを生成する。このパルスは、出力アンプ３８によって、バイアス端子ＨＢと基準電位端子ＨＳとの間の電位差に応じて増幅され、パルス出力端子ＨＯから出力される。なお、図２に示したハイサイドドライバ３の構成および機能は、あくまでもハイサイドドライバＩＣの一例にすぎず、これには限定されず、他の構成および機能を有するＩＣによっても実現することが可能である。 The high side driver 3 having such a configuration functions as follows. The control pulse P1 input from the pulse input terminal HI is input to one input terminal of the AND circuit 36 via the input amplifier 37. Since a negative logic active detection signal is input to the other input terminal of the AND circuit 36 by the voltage detection circuit 34, the control pulse P1 passes through the AND circuit 36 as it is and is input to the level shift circuit 33. The The level shift circuit 33 detects a potential difference between the bias terminal HB and the reference potential terminal HS, and performs a level shift of the control pulse P1 according to the potential difference. Specifically, a pulse having the same phase and duty ratio as the control pulse P1 is generated with the potential of the reference potential terminal HS as the base level. This pulse is amplified by the output amplifier 38 in accordance with the potential difference between the bias terminal HB and the reference potential terminal HS, and is output from the pulse output terminal HO. Note that the configuration and function of the high-side driver 3 shown in FIG. 2 are merely examples of the high-side driver IC, and are not limited to this, and can be realized by an IC having another configuration and function. It is.

次に、図３を参照して、以上のような構成のＤＣ−ＤＣコンバータの動作を説明する。ここで、図３は、ＤＣ−ＤＣコンバータの各部の電圧波形を表すもので、（Ａ）は直流入力電圧Ｖinを示し、（Ｂ）は直流出力電圧Ｖout を示し、（Ｃ）は制御パルスＰ１を示し、（Ｄ）はソース電位Ｖ２から見た場合の駆動パルスＰ２の波形を示す。また、（Ｅ）は、接地から見たバイアス端子ＨＢの電位であるバイアス電位Ｖ１（昇圧電圧）を示し、（Ｆ）は、接地から見たＮチャネルＦＥＴ１２のソース電位Ｖ２を示し、（Ｇ）および（Ｈ）は、接地から見たＮチャネルＦＥＴ１２のゲート電位Ｖ３を示し、（Ｉ）は、ＮチャネルＦＥＴ１２のソース・ゲート間電圧Ｖ４（＝Ｖ３−Ｖ２）を示す。ここに示した例では、直流入力電圧Ｖin＝４２Ｖ、直流出力電圧Ｖout ＝１２Ｖ〜１４Ｖとし、制御パルスＰ１の波高値＝５Ｖとする。但し、Ｖout （１２Ｖ）は、低圧バッテリ７の出力電圧であり、ＤＣ−ＤＣコンバータが駆動していない状態の出力電圧である。Ｖout （１４Ｖ）は、ＤＣ−ＤＣコンバータが駆動している状態の出力電圧である。 Next, the operation of the DC-DC converter having the above configuration will be described with reference to FIG. Here, FIG. 3 shows the voltage waveform of each part of the DC-DC converter. (A) shows the DC input voltage Vin, (B) shows the DC output voltage Vout, and (C) shows the control pulse P1. (D) shows the waveform of the drive pulse P2 when viewed from the source potential V2. (E) shows a bias potential V1 (boosted voltage) that is the potential of the bias terminal HB as seen from the ground, (F) shows the source potential V2 of the N-channel FET 12 as seen from the ground, and (G). And (H) shows the gate potential V3 of the N-channel FET 12 as viewed from the ground, and (I) shows the source-gate voltage V4 (= V3-V2) of the N-channel FET 12. In the example shown here, the DC input voltage Vin = 42V, the DC output voltage Vout = 12V to 14V, and the peak value of the control pulse P1 = 5V. However, Vout (12V) is an output voltage of the low-voltage battery 7 and is an output voltage in a state where the DC-DC converter is not driven. Vout (14V) is an output voltage when the DC-DC converter is driven.

図３（Ｃ）に示したように、スイッチＳＷ１（図１）を閉じると、制御ＩＣ９は、低圧バッテリ７からの電力に基づき、ベースレベルが接地レベルである所定のデューティ比の制御パルスＰ１を出力する。この制御パルスＰ１は、図示しないバッファを介して、昇圧回路４のＮチャネルＦＥＴ４２のゲートに印加されると共に、ハイサイドドライバ３のパルス入力端子ＨＩに入力される。 As shown in FIG. 3C, when the switch SW1 (FIG. 1) is closed, the control IC 9 generates a control pulse P1 with a predetermined duty ratio whose base level is the ground level based on the power from the low voltage battery 7. Output. The control pulse P1 is applied to the gate of the N-channel FET 42 of the booster circuit 4 through a buffer (not shown) and is input to the pulse input terminal HI of the high side driver 3.

昇圧回路４のＮチャネルＦＥＴ４２は、制御パルスＰ１がハイレベルの間、オンするので、低圧バッテリ７から昇圧コイル４１に電流が流れ込む。この結果、昇圧コイル４１にエネルギーが蓄積されて、その電位が低圧バッテリ７の電圧１２Ｖよりもαだけ上昇し、（１２＋α）Ｖとなる。この昇圧電圧（１２＋α）Ｖにより、昇圧コイル４１からダイオード４３を介して電流が流れ出し、チャージポンプ回路６の抵抗器６２を介してコンデンサ６１に流れ込み、コンデンサ６１の電位を上昇させる。つまり、チャージポンプ回路６が、昇圧回路からの昇圧電圧に基づく電位を保持するのである。これにより、バイアス電位Ｖ１が、図３（Ｅ）に示したように微増する。この動作は、制御パルスＰ１の出力ごとに繰り返し行われ、その結果、バイアス電位Ｖ１は緩やかな階段状に漸増していく。 Since the N-channel FET 42 of the booster circuit 4 is turned on while the control pulse P1 is at the high level, a current flows from the low voltage battery 7 to the booster coil 41. As a result, energy is accumulated in the booster coil 41, and the potential thereof rises by α from the voltage 12V of the low voltage battery 7 to (12 + α) V. Due to this boosted voltage (12 + α) V, a current flows out from the booster coil 41 through the diode 43 and flows into the capacitor 61 through the resistor 62 of the charge pump circuit 6 to raise the potential of the capacitor 61. That is, the charge pump circuit 6 holds a potential based on the boosted voltage from the booster circuit. As a result, the bias potential V1 slightly increases as shown in FIG. This operation is repeated for each output of the control pulse P1, and as a result, the bias potential V1 gradually increases in a gentle step shape.

タイミングｔ１において、バイアス電位Ｖ１の昇圧分が、予め設定されたバイアスしきい値電圧Ｖthに達し、Ｖ１＝（１２＋Ｖth）Ｖになると（図３（Ｅ））、図３（Ｄ）に示したように、ハイサイドドライバ３は、制御パルスＰ１の入力に同期して駆動パルスＰ２の出力を開始し、駆動回路２に供給する。この駆動パルスＰ２は、ベースレベルが基準電位端子ＨＳの電位に等しく、かつ制御パルスＰ１と同じデューティ比および位相を有するパルスである。但し、その波高値ＶＤ（＝Ｖ２＋ΔＶ）は、バイアスしきい値電圧Ｖthに依存する。 At timing t1, when the bias voltage V1 increases to a preset bias threshold voltage Vth and becomes V1 = (12 + Vth) V (FIG. 3 (E)), as shown in FIG. 3 (D). The high side driver 3 starts outputting the drive pulse P2 in synchronization with the input of the control pulse P1 and supplies it to the drive circuit 2. The drive pulse P2 is a pulse whose base level is equal to the potential of the reference potential terminal HS and has the same duty ratio and phase as the control pulse P1. However, the peak value VD (= V2 + ΔV) depends on the bias threshold voltage Vth.

駆動パルスＰ２は、駆動回路２のＮＰＮトランジスタ２１およびＰＮＰトランジスタ２２の各ベースに印加され、ＮＰＮトランジスタ２１をオンさせ、ＰＮＰトランジスタ２２をオフさせる。これにより、バイアス端子ＨＢのバイアス電位Ｖ１＝（１２＋Ｖth）ＶがＮＰＮトランジスタ２１を介してチョッパ回路１のＮチャネルＦＥＴ１２のゲートに印加される。 The drive pulse P2 is applied to the bases of the NPN transistor 21 and the PNP transistor 22 of the drive circuit 2, turning on the NPN transistor 21 and turning off the PNP transistor 22. As a result, the bias potential V1 = (12 + Vth) V of the bias terminal HB is applied to the gate of the N-channel FET 12 of the chopper circuit 1 via the NPN transistor 21.

ここで、チョッパ回路１のＮチャネルＦＥＴ１２のソース電位Ｖ２は、当初より、低圧バッテリ７の出力電圧である１２Ｖになっているが（図３（Ｆ））、ＮチャネルＦＥＴ１２のゲート電位Ｖ３は、上記のようにバイアス電位Ｖ１＝（１２＋Ｖth）Ｖとなるので（図３（Ｇ））、この瞬間においては、ソース・ゲート間電圧Ｖ４（Ｖ３−Ｖ２）がＶthとなる（図３（Ｉ））。なお、図３（Ｈ）から、ソース電位Ｖ２にバイアスしきい値電圧Ｖth（図中の斜線部分）を加えたものがゲート電位Ｖ３になっていることがわかる。 Here, the source potential V2 of the N-channel FET 12 of the chopper circuit 1 is initially 12V, which is the output voltage of the low-voltage battery 7 (FIG. 3F), but the gate potential V3 of the N-channel FET 12 is Since the bias potential V1 = (12 + Vth) V as described above (FIG. 3G), the source-gate voltage V4 (V3-V2) becomes Vth at this moment (FIG. 3I). . Note that FIG. 3H shows that the gate potential V3 is obtained by adding the bias threshold voltage Vth (shaded portion in the drawing) to the source potential V2.

上記のように、ソース・ゲート間電圧Ｖ４（Ｖ３−Ｖ２）がバイアスしきい値電圧Ｖthと等しくなることから、この電圧Ｖthの大きさが十分なものであれば、ＮチャネルＦＥＴ１２がオン駆動される。但し、ＮチャネルＦＥＴ１２がオンするのは、駆動パルスＰ２の立ち上がりのタイミングｔ１から時間Δｔ経過後のタイミングｔ２である（図３（Ｆ））。この時間Δｔは、主として、駆動回路２のＮＰＮトランジスタ２１のオン遅延と、チョッパ回路１のＮチャネルＦＥＴ１２のオン遅延とから生ずるものである。タイミングｔ２でＮチャネルＦＥＴ１２がオンすると、ソース電位Ｖ２は直ちに１２Ｖから直流入力電圧Ｖin（＝４２Ｖ）まで上昇する。これにより、チョッパ回路１が起動する。すなわち、出力側に低圧バッテリ７が繋がっていてＮチャネルＦＥＴ１２のソース電位Ｖ２が高くなっていても、チョッパ回路１がチョッピング動作を開始することができる。 Since the source-gate voltage V4 (V3-V2) is equal to the bias threshold voltage Vth as described above, the N-channel FET 12 is turned on if the voltage Vth is sufficient. The However, the N-channel FET 12 is turned on at timing t2 after the elapse of time Δt from the timing t1 at which the drive pulse P2 rises (FIG. 3 (F)). This time Δt is mainly caused by the ON delay of the NPN transistor 21 of the drive circuit 2 and the ON delay of the N-channel FET 12 of the chopper circuit 1. When the N-channel FET 12 is turned on at timing t2, the source potential V2 immediately rises from 12V to the DC input voltage Vin (= 42V). As a result, the chopper circuit 1 is activated. That is, even when the low voltage battery 7 is connected to the output side and the source potential V2 of the N-channel FET 12 is high, the chopper circuit 1 can start the chopping operation.

その後、タイミングｔ３において駆動パルスＰ２が立ち下がると（図３（Ｄ））、駆動回路２のＮＰＮトランジスタ２１がオフする。このとき、図１に示したように、チョッパ回路１には、チョークコイル１４から出力平滑コンデンサ１５を経て整流ダイオード１３を通るフライホイール電流Ｉ１が流れる。このため、ＮチャネルＦＥＴ１２のソース電位Ｖ２は、ほぼ接地電位（０Ｖ）まで低下する（図３（Ｆ））。 Thereafter, when the drive pulse P2 falls at timing t3 (FIG. 3D), the NPN transistor 21 of the drive circuit 2 is turned off. At this time, as shown in FIG. 1, the flywheel current I1 that flows from the choke coil 14 through the output smoothing capacitor 15 to the rectifier diode 13 flows through the chopper circuit 1. For this reason, the source potential V2 of the N-channel FET 12 is lowered to almost the ground potential (0 V) (FIG. 3F).

一方、チョッパ回路１の出力端子Ｔ３には、整流ダイオード１３、チョークコイル１４および出力平滑コンデンサ１５からなる整流平滑回路の整流平滑作用によって、直流出力電圧Ｖout （１４Ｖ）が現れるので、出力端子Ｔ３からダイオード６３および抵抗器６２を通ってチャージポンプ回路６のコンデンサ６１に電流が流れ込む。この結果、ハイサイドドライバ３のバイアス端子ＨＢの電位( バイアス電位Ｖ１) が、直流出力電圧Ｖout （１４Ｖ）とほぼ等しく保たれる（図３（Ｅ））。したがって、タイミングｔ４において、制御パルスＰ１に同期して駆動パルスＰ２が立ち上がり、ＮＰＮトランジスタ２１がオンすると、直流出力電圧Ｖout （１４Ｖ）に等しいバイアス電位Ｖ１がＮチャネルＦＥＴ１２のゲートに印加される（図３（Ｇ））。 On the other hand, since the DC output voltage Vout (14V) appears at the output terminal T3 of the chopper circuit 1 due to the rectifying / smoothing action of the rectifying / smoothing circuit including the rectifying diode 13, the choke coil 14 and the output smoothing capacitor 15, the output terminal T3 A current flows into the capacitor 61 of the charge pump circuit 6 through the diode 63 and the resistor 62. As a result, the potential (bias potential V1) of the bias terminal HB of the high side driver 3 is kept substantially equal to the DC output voltage Vout (14V) (FIG. 3 (E)). Therefore, at timing t4, when the drive pulse P2 rises in synchronization with the control pulse P1 and the NPN transistor 21 is turned on, a bias potential V1 equal to the DC output voltage Vout (14V) is applied to the gate of the N-channel FET 12 (FIG. 3 (G)).

ところが、このとき、上記のようにＮチャネルＦＥＴ１２のソース電位Ｖ２はほぼ接地電位になっているので、ＮチャネルＦＥＴ１２のソース・ゲート間電圧Ｖ４は、ほぼ直流出力電圧Ｖout （＝１４Ｖ）となり（図３（Ｉ））、その時点から時間Δｔが経過したタイミングｔ５において、ＮチャネルＦＥＴ１２が再びオン駆動される。 However, at this time, since the source potential V2 of the N-channel FET 12 is substantially the ground potential as described above, the source-gate voltage V4 of the N-channel FET 12 is substantially the DC output voltage Vout (= 14V) (FIG. 3 (I)), the N-channel FET 12 is turned on again at the timing t5 when the time Δt has elapsed since that time.

これ以降の動作は、初回のオンからオフへの変化時と同様である。すなわち、タイミングｔ６において駆動パルスＰ２が立ち下がると、駆動回路２のＮＰＮトランジスタ２１がオフするが、このときもチョッパ回路１にフライホイール電流Ｉ１が流れるため、ＮチャネルＦＥＴ１２のソース電位Ｖ２は、ほぼ接地電位（０Ｖ）まで低下する（図３（Ｆ））。なお、ＮチャネルＦＥＴ１２の３回目以降のオンオフ動作は、第２回目のオンオフ動作の場合と同様であり、説明を省略する。 The subsequent operation is the same as the first change from ON to OFF. That is, when the drive pulse P2 falls at the timing t6, the NPN transistor 21 of the drive circuit 2 is turned off. At this time also, the flywheel current I1 flows through the chopper circuit 1, so that the source potential V2 of the N-channel FET 12 is almost equal to The voltage drops to the ground potential (0 V) (FIG. 3F). Note that the third and subsequent on / off operations of the N-channel FET 12 are the same as in the second on / off operation, and a description thereof will be omitted.

ところで、ハイサイドドライバ３のバイアス端子ＨＢのバイアス電位Ｖ１は、昇圧停止回路５によって常時監視されている。そして、バイアス端子ＨＢとパルス出力端子ＨＯとの間の電位差（以下、ＨＢ−ＨＯ間電圧という。）が、上記したバイアスしきい値電圧Ｖthを越えると、昇圧停止回路５のツェナーダイオード５１および抵抗器５２Ａ，５２Ｂを介して、バイアス端子ＨＢから基準電位端子ＨＳへと電流が流れ、抵抗器５２Ａ，５２Ｂの接続点に正の分圧が生じるので、ＮＰＮトランジスタ５３がオンする。すると、バイアス端子ＨＢから抵抗器５４およびＮＰＮトランジスタ５３を通って基準電位端子ＨＳに電流が流れ、抵抗器５４とＮＰＮトランジスタ５３との接続点の電位が降下するので、ＰチャネルＦＥＴ５５がオンする。すると、バイアス端子ＨＢからＰチャネルＦＥＴ５５および抵抗器５６，５８を介して接地に電流が流れ、抵抗器５６，５８に正の分圧が生ずるので、ＮチャネルＦＥＴ５７がオンする。これにより、昇圧回路４のＮチャネルＦＥＴ４２は、ゲート電位が接地レベルとなる。このため、それ以降、制御ＩＣ９から制御パルスＰ１が入力されたとしても、ＮチャネルＦＥＴ４２はオフ状態を保ち続け、昇圧回路４は動作しない。 Meanwhile, the bias potential V1 of the bias terminal HB of the high side driver 3 is constantly monitored by the boost stop circuit 5. When the potential difference between the bias terminal HB and the pulse output terminal HO (hereinafter referred to as HB-HO voltage) exceeds the above-described bias threshold voltage Vth, the zener diode 51 and the resistance of the boost stop circuit 5 Current flows from the bias terminal HB to the reference potential terminal HS via the resistors 52A and 52B, and a positive voltage is generated at the connection point of the resistors 52A and 52B, so that the NPN transistor 53 is turned on. Then, a current flows from the bias terminal HB through the resistor 54 and the NPN transistor 53 to the reference potential terminal HS, and the potential at the connection point between the resistor 54 and the NPN transistor 53 drops, so that the P-channel FET 55 is turned on. Then, a current flows from the bias terminal HB to the ground via the P-channel FET 55 and the resistors 56 and 58, and a positive voltage is generated in the resistors 56 and 58, so that the N-channel FET 57 is turned on. As a result, the gate potential of the N-channel FET 42 of the booster circuit 4 becomes the ground level. Therefore, after that, even if the control pulse P1 is input from the control IC 9, the N-channel FET 42 continues to be kept off and the booster circuit 4 does not operate.

すなわち、昇圧回路４は、ＮチャネルＦＥＴ１２の初回のオン駆動時のみ動作し、それ以降は、昇圧停止回路５からの制御によって、動作を停止する。このため、チョッパ回路１の出力端子Ｔ３（または低圧バッテリ７）から昇圧回路４の昇圧コイル４１を通って接地側に電流が流れるのは初回のみであり、２回目以降はそのような電流が流れないので、電力利用効率が向上する。 That is, the booster circuit 4 operates only when the N-channel FET 12 is turned on for the first time, and thereafter stops operating under the control of the booster stop circuit 5. For this reason, the current flows from the output terminal T3 (or the low voltage battery 7) of the chopper circuit 1 through the booster coil 41 of the booster circuit 4 to the ground side only for the first time, and such current flows after the second time. As a result, the power utilization efficiency is improved.

このように、本実施の形態のＤＣ−ＤＣコンバータによれば、低圧バッテリの出力電圧を上昇させる昇圧回路を設けて、その昇圧された電圧に基づく電位を駆動回路に与え、これにより得られた駆動電圧によってスイッチング素子の駆動を行うようにしたので、出力端子にバッテリが接続されるような環境下において、出力電圧よりも高い駆動電圧を必要とするＮチャネルＦＥＴをスイッチング素子として用いた場合であっても、チョッパ回路の駆動を低圧バッテリの出力電圧に基づいて開始することが可能である。 As described above, according to the DC-DC converter of the present embodiment, a booster circuit that raises the output voltage of the low-voltage battery is provided, and a potential based on the boosted voltage is applied to the drive circuit. Since the switching element is driven by the driving voltage, an N-channel FET that requires a driving voltage higher than the output voltage is used as the switching element in an environment where a battery is connected to the output terminal. Even in this case, it is possible to start driving the chopper circuit based on the output voltage of the low-voltage battery.

また、昇圧停止回路を設け、初回のスイッチング以降は昇圧回路の動作を停止するようにしたので、ＤＣ−ＤＣコンバータの駆動中、常に昇圧回路を用いるようにした場合と比べて、ＤＣ−ＤＣコンバータとしてのエネルギー効率が向上する。 Further, since the boosting stop circuit is provided and the operation of the boosting circuit is stopped after the first switching, the DC-DC converter is compared with the case where the boosting circuit is always used during the driving of the DC-DC converter. As a result, energy efficiency is improved.

［第２の実施の形態］
図４は本発明の第２の実施の形態に係る直流電圧変換装置としてのＤＣ−ＤＣコンバータの回路構成を表すものである。この図で、上記第１の実施の形態（図１）と同一の光線要素には同一符号を付し、適宜、説明を省略する。 [Second Embodiment]
FIG. 4 shows a circuit configuration of a DC-DC converter as a DC voltage converter according to the second embodiment of the present invention. In this figure, the same light elements as those in the first embodiment (FIG. 1) are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

本実施の形態のＤＣ−ＤＣコンバータは、上記第１の実施の形態のＤＣ−ＤＣコンバータから昇圧停止回路５を取り除き、昇圧回路４の昇圧動作を停止しないようにしたものである。その他の構成は、図１の場合と同様である。 The DC-DC converter according to the present embodiment is obtained by removing the boost stop circuit 5 from the DC-DC converter according to the first embodiment so that the boost operation of the boost circuit 4 is not stopped. Other configurations are the same as those in FIG.

本実施の形態のＤＣ−ＤＣコンバータでは、起動前のみならず、起動後においても、制御パルスＰ１が入力されるごとに昇圧回路４が昇圧動作を行う。このため、チャージポンプ回路６のコンデンサ６１の電荷蓄積量が次第に増加し、ハイサイドドライバ３のバイアス端子ＨＢのバイアス電位Ｖ１が、ＮチャネルＦＥＴ１２のオン動作ごとに上昇していくことも考えられる。仮に、これを放置すると、バイアス電位Ｖ１がついにはハイサイドドライバ３の耐圧を越え、これにダメージを与えるおそれもある。但し、駆動回路２のＮＰＮトランジスタ２１、ＰＮＰトランジスタ２２および抵抗器２３として適切な消費電力のものを用いるようにすれば、コンデンサ６１の電荷蓄積量の増加分と駆動回路２での消費電力とが相殺し合い、バイアス電位Ｖ１の漸増が抑制されるようにすることも可能である。 In the DC-DC converter according to the present embodiment, the booster circuit 4 performs the boosting operation every time the control pulse P1 is input not only before starting but also after starting. For this reason, it is conceivable that the amount of charge accumulated in the capacitor 61 of the charge pump circuit 6 gradually increases, and the bias potential V1 of the bias terminal HB of the high side driver 3 increases every time the N-channel FET 12 is turned on. If this is left as it is, the bias potential V1 eventually exceeds the breakdown voltage of the high-side driver 3, and there is a risk of damaging it. However, if the NPN transistor 21, the PNP transistor 22, and the resistor 23 of the drive circuit 2 have appropriate power consumption, the increase in the amount of charge accumulated in the capacitor 61 and the power consumption in the drive circuit 2 are reduced. It is also possible to cancel each other and suppress the gradual increase of the bias potential V1.

このように、本実施の形態によれば、昇圧停止回路を省くようにしたので、回路構成が簡単になり、コスト上有利である。また、駆動回路の消費電力が比較的大きくて、昇圧回路による昇圧が無限に続かないようにバランスがとれるようであれば、昇圧停止を行わなくとも、過度の昇圧に起因するハイサイドドライバのダメージを防止することができる。 Thus, according to the present embodiment, since the boost stop circuit is omitted, the circuit configuration is simplified, which is advantageous in terms of cost. Also, if the power consumption of the drive circuit is relatively large and it is balanced so that the boosting by the boosting circuit does not continue indefinitely, the high side driver damage caused by excessive boosting can be performed without stopping the boosting. Can be prevented.

以上、実施の形態を挙げて本発明を説明したが、本発明は各実施の形態に限定されず、種々の変形が可能である。例えば、上記各実施の形態では、チョッパ回路１のスイッチング素子としてＮチャネルＦＥＴを使用する場合について説明したが、より一般的に、制御電圧を出力電圧よりも大きくしなければオンオフ駆動ができないスイッチング素子（例えば、ＮＰＮ型のバイポーラトランジスタ等）にも有効に適用される。 Although the present invention has been described with reference to the embodiments, the present invention is not limited to the embodiments and various modifications can be made. For example, in each of the above embodiments, the case where an N-channel FET is used as the switching element of the chopper circuit 1 has been described. More generally, a switching element that cannot be turned on / off unless the control voltage is made larger than the output voltage. The present invention is also effectively applied to (for example, an NPN bipolar transistor).

また、上記第１の実施の形態では、昇圧回路４を停止させるときの電圧（昇圧しきい値電圧）が、ハイサイドドライバ３のバイアスしきい値電圧Ｖthと等しくなるようにしたが、これには限定されず、異ならせるようにしてもよい。 In the first embodiment, the voltage when the booster circuit 4 is stopped (boost threshold voltage) is made equal to the bias threshold voltage Vth of the high-side driver 3. Is not limited and may be different.

本発明の一実施の形態に係る直流電圧変換装置としてのＤＣ−ＤＣコンバータを表す回路図である。It is a circuit diagram showing the DC-DC converter as a DC voltage converter concerning one embodiment of the present invention. 図１に示したハイサイドドライバの回路構成を表すブロック図である。FIG. 2 is a block diagram illustrating a circuit configuration of a high side driver illustrated in FIG. 1. 図１に示したＤＣ−ＤＣコンバータの動作を説明するタイミング図である。FIG. 2 is a timing chart for explaining the operation of the DC-DC converter shown in FIG. 1. 本発明の他の実施の形態に係る直流電圧変換装置としてのＤＣ−ＤＣコンバータを表す回路図である。It is a circuit diagram showing the DC-DC converter as a DC voltage converter which concerns on other embodiment of this invention.

Explanation of symbols

１…チョッパ回路、２…駆動回路、３…ハイサイドドライバ、４…昇圧回路、５…昇圧停止回路、６…チャージポンプ回路、７…低圧バッテリ、８…負荷、９…制御ＩＣ、１１…入力平滑コンデンサ、１２，４２，５７…ＮチャネルＦＥＴ、１３…整流ダイオード、１４…チョークコイル、１５…出力平滑コンデンサ、２１，５３…ＮＰＮトランジスタ、２２…ＰＮＰトランジスタ、４１…昇圧コイル、５１…ツェナーダイオード、５２Ａ，５２Ｂ，５４，５６，５８，６２…抵抗器、５５…ＰチャネルＦＥＴ、６１…コンデンサ、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、ＬＨ…電源線、ＬＧ…接地線、ＨＢ…バイアス端子、ＨＳ…基準電位端子、ＨＩ…パルス入力端子、ＨＯ…パルス出力端子。 DESCRIPTION OF SYMBOLS 1 ... Chopper circuit, 2 ... Drive circuit, 3 ... High side driver, 4 ... Boost circuit, 5 ... Boost stop circuit, 6 ... Charge pump circuit, 7 ... Low voltage battery, 8 ... Load, 9 ... Control IC, 11 ... Input Smoothing capacitor, 12, 42, 57 ... N-channel FET, 13 ... Rectifier diode, 14 ... Choke coil, 15 ... Output smoothing capacitor, 21, 53 ... NPN transistor, 22 ... PNP transistor, 41 ... Boosting coil, 51 ... Zener diode 52A, 52B, 54, 56, 58, 62 ... resistors, 55 ... P-channel FET, 61 ... capacitor, T1, T2 ... input terminal, T3, T4 ... output terminal, LH ... power line, LG ... ground line, HB: bias terminal, HS: reference potential terminal, HI: pulse input terminal, HO: pulse output terminal.

Claims

A switching element that generates a pulse voltage by switching a DC voltage from a high-voltage DC voltage source;
A rectifying / smoothing circuit that generates a low-voltage DC voltage by rectifying and smoothing the pulse voltage generated by the switching element and supplying the low-voltage battery;
A switching drive circuit for outputting a drive voltage for driving the switching element;
A boosting circuit that boosts the output voltage of the low-voltage battery and generates a higher boosted voltage before starting to drive the switching element;
The potential based on the boosted voltage generated by the booster circuit before the driving of the switching element is held and supplied to the switching driver circuit, and the rectifying and smoothing circuit generated by the rectifying and smoothing circuit after the driving of the switching element is started. A charge pump circuit that holds a potential based on a DC voltage and supplies the potential to the switching drive circuit,
The switching drive circuit applies a potential based on the boosted voltage or a potential based on the DC voltage as the drive voltage to the switching element.

The boost stop circuit for stopping the boosting operation of the booster circuit when the potential based on the boosted voltage of the charge pump circuit exceeds a predetermined boost threshold voltage. DC voltage converter.

A bias terminal to which a potential based on the boosted voltage is applied as a bias; and a reference potential terminal to which an output-side voltage of the switching element is applied; and a potential difference between the bias terminal and the reference potential terminal is predetermined. A high-side driver that supplies a driving pulse having the potential of the reference potential terminal as a base level to the switching drive circuit in synchronization with the input control pulse when the bias threshold voltage is exceeded.
3. The switching drive circuit outputs a potential based on the boosted voltage applied to the bias terminal as the drive voltage in synchronization with the drive pulse. DC voltage converter.

The booster circuit has a booster coil provided so that one end is connected to the output-side power line of the rectifying and smoothing circuit and the other end is led to the bias terminal, and between the other end of the booster coil and the ground Including a boost control switch provided,
The DC voltage converter according to claim 3, wherein the step-up control switch is driven in synchronization with the control pulse.

The charge pump circuit includes a capacitor provided between the bias terminal and a reference potential terminal, and a charging path that connects between the bias terminal and the output side power line of the rectifying and smoothing circuit,
The switching drive circuit includes a pair of transistors of different conductivity types provided in series between the bias terminal and a reference potential terminal,
The potential based on the boosted voltage applied to the bias terminal is output as the drive voltage by selectively driving the pair of transistors with the drive pulse. The direct-current voltage converter according to claim 4.

The DC voltage converter according to any one of claims 1 to 5, wherein the switching element is an N-channel field effect transistor.