JP2005210605A - Ofdm circuit - Google Patents
Ofdm circuit Download PDFInfo
- Publication number
- JP2005210605A JP2005210605A JP2004017175A JP2004017175A JP2005210605A JP 2005210605 A JP2005210605 A JP 2005210605A JP 2004017175 A JP2004017175 A JP 2004017175A JP 2004017175 A JP2004017175 A JP 2004017175A JP 2005210605 A JP2005210605 A JP 2005210605A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- fourier transform
- outputs
- inverse fourier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、OFDM(Orthogonal Frequency Division Multiplexing)回路に関するものである。 The present invention relates to an OFDM (Orthogonal Frequency Division Multiplexing) circuit.
図5に従来のOFDM回路を示す。送信データはエンコード回路1内のスクランブル回路2に入力される。スクランブル回路2でスクランブルされたデータは畳み込み回路3に入力される。畳み込み回路3で畳み込み処理されたデータはインタリーブ回路4に入力される。インタリーブ回路4で並び替え処理されたデータはマッピング回路5に入力される。マッピング回路5で周波数領域データにマッピングされた送信データは逆フーリエ変換回路6に入力される。逆フーリエ変換回路6は入力された周波数領域のデータを逆フーリエ変換してOFDM信号を生成する。
OFDM信号は複数のキャリアデータを逆フーリエ変換して生成させる。キャリアデータが同一または近似したビット列の場合、各キャリアの最大振幅値が重なりピーク振幅を生成する確率が高くなる。OFDM信号の最大振幅値と平均振幅値の差が大きいとOFDM受信機のオペアンプのダイナミックレンジを大きくとる必要があり、オペアンプの消費電力が大きくなる。よってOFDM信号の最大振幅値と平均振幅値の差を小さくすることが課題である。 An OFDM signal is generated by inverse Fourier transform of a plurality of carrier data. When the carrier data is the same or approximate bit string, the maximum amplitude value of each carrier overlaps and the probability of generating a peak amplitude increases. If the difference between the maximum amplitude value and the average amplitude value of the OFDM signal is large, it is necessary to increase the dynamic range of the operational amplifier of the OFDM receiver, and the power consumption of the operational amplifier increases. Therefore, it is a problem to reduce the difference between the maximum amplitude value and the average amplitude value of the OFDM signal.
本発明の目的は、OFDM信号の最大振幅値と平均振幅値の差を小さくすることができ、OFDM受信機のオペアンプのダイナミックレンジを小さくとることが可能となり、オペアンプの消費電力を低減することができるOFDM回路を提供することである。 An object of the present invention is to reduce the difference between the maximum amplitude value and the average amplitude value of the OFDM signal, to reduce the dynamic range of the operational amplifier of the OFDM receiver, and to reduce the power consumption of the operational amplifier. An OFDM circuit that can be used is provided.
この課題を解決するために、本発明では、複数のキャリアデータが同一または近似したビット列になる確率を下げるためにデータの並び替え方式を複数持つインタリーブ回路を用いる。 In order to solve this problem, the present invention uses an interleave circuit having a plurality of data rearrangement methods in order to reduce the probability that a plurality of carrier data become the same or approximate bit strings.
本発明の第1のOFDM回路は、送信データに対してスクランブル処理を行い出力するスクランブル回路と、スクランブル回路の出力データに対して畳み込み処理を行い出力する畳み込み回路と、畳み込み回路の出力データに対して複数の並び替え方式のうちから1つの並び替え方式を用いて並び替え処理を行い出力するインタリーブ回路と、インタリーブ回路の出力データに対して周波数領域へのマッピング処理を行い出力するマッピング回路と、マッピング回路の出力データを逆フーリエ変換処理してOFDM信号を生成する逆フーリエ変換回路と、インタリーブ回路で用いる並び替え方式を切り替える並び替え方式切り替え回路と、並び替え方式切り替え回路による切り替えタイミングを生成する送信コントロール回路とを備えている。 A first OFDM circuit according to the present invention includes a scramble circuit that scrambles and outputs transmission data, a convolution circuit that performs convolution processing on output data of the scramble circuit, and outputs the output data of the convolution circuit. An interleaving circuit that performs rearrangement processing using one rearrangement method among a plurality of rearrangement methods, and a mapping circuit that performs mapping processing on the output data of the interleave circuit to the frequency domain and outputs the data, Generates an inverse Fourier transform circuit that generates an OFDM signal by performing an inverse Fourier transform process on the output data of the mapping circuit, a rearrangement method switching circuit that switches a rearrangement method used in the interleave circuit, and a switching timing by the rearrangement method switching circuit. With transmission control circuit
この第1のOFDM回路の構成によれば、データの並び替え方式を複数持つインタリーブ回路を用い、インタリーブ回路で用いる並び替え方式を切り替えることで、OFDM信号の最大振幅値と平均振幅値の差を小さくなるようにすることが可能になる。 According to the configuration of the first OFDM circuit, the difference between the maximum amplitude value and the average amplitude value of the OFDM signal is obtained by using an interleave circuit having a plurality of data rearrangement methods and switching the rearrangement method used in the interleave circuit. It becomes possible to make it smaller.
本発明の第2のOFDM回路は、送信データに対してスクランブル処理を行い出力するスクランブル回路と、スクランブル回路の出力データに対して畳み込み処理を行い出力する畳み込み回路と、畳み込み回路の出力データに対して複数の並び替え方式でデータの並び替え処理を行い各々の並び替え処理によるデータを出力するインタリーブ回路と、インタリーブ回路から出力される複数の並び替え処理後のデータのうちから同一ビットパターンの少ないデータを選択し出力するインタリーブ出力選択回路と、インタリーブ出力選択回路の出力データに対して周波数領域へのマッピング処理を行うことにより周波数領域データとして出力するマッピング回路と、マッピング回路から出力される周波数領域データとインタリーブ出力選択回路で選択したデータの並び替え方式の識別情報とを入力として逆フーリエ変換処理してOFDM信号を生成する逆フーリエ変換回路とを備えている。 The second OFDM circuit of the present invention includes a scramble circuit that scrambles and outputs transmission data, a convolution circuit that performs convolution processing and outputs the output data of the scramble circuit, and outputs data from the convolution circuit. The interleave circuit that performs the data rearrangement process using a plurality of rearrangement methods and outputs the data of each rearrangement process, and the data after the rearrangement process that is output from the interleave circuit has less of the same bit pattern An interleave output selection circuit that selects and outputs data, a mapping circuit that outputs frequency domain data by performing mapping processing on the output data of the interleave output selection circuit to the frequency domain, and a frequency domain that is output from the mapping circuit With data and interleave output selection circuit And a inverse Fourier transform circuit for generating an OFDM signal by inverse Fourier transform processing and the identification information of the rearrangement scheme-option data as input.
この第2のOFDM回路の構成によれば、データの並び替え方式を複数持つインタリーブ回路を用い、複数の並び替え処理後のデータのうちから同一ビットパターンの少ないデータを選択してマッピング回路へ入力することで、OFDM信号の最大振幅値と平均振幅値の差を小さくなるようにすることが可能になる。また、インタリーブ出力選択回路からの並び替え方式の識別情報をも逆フーリエ変換回路で逆フーリエ変換処理することにより、受信側では受信したデータをフーリエ変換することで、送信時にどの並び替え方式を使用したかという情報を得ることができ、その情報に基づいて逆インタリーブ処理を行い送信された基のデータに戻すことが容易になる。 According to the configuration of the second OFDM circuit, an interleave circuit having a plurality of data rearrangement methods is used, and data having a small bit pattern is selected from the plurality of rearranged data and input to the mapping circuit. By doing so, it becomes possible to reduce the difference between the maximum amplitude value and the average amplitude value of the OFDM signal. In addition, the identification information of the rearrangement method from the interleave output selection circuit is also subjected to inverse Fourier transform processing by the inverse Fourier transform circuit, and the receiving side performs Fourier transform on the received data, which rearrangement method is used during transmission. Information can be obtained, and it becomes easy to perform deinterleaving processing based on the information and return to the transmitted original data.
本発明の第3のOFDM回路は、送信データに対してスクランブル処理を行い出力するスクランブル回路と、スクランブル回路の出力データに対して畳み込み処理を行い出力する畳み込み回路と、畳み込み回路の出力データに対して複数の並び替え方式のうちから1つの並び替え方式を用いて並び替え処理を行い出力するインタリーブ回路と、インタリーブ回路の出力データに対して周波数領域へのマッピング処理を行い出力するマッピング回路と、マッピング回路の出力データを逆フーリエ変換処理してOFDM信号を生成する逆フーリエ変換回路と、最大振幅超過検出信号の入力に応答してインタリーブ回路で用いる並び替え方式を切り替える並び替え方式切り替え回路と、逆フーリエ変換回路で生成したOFDM信号の最大振幅値が所定値を超えたときに最大振幅超過検出信号を並び替え方式切り替え回路へ出力する最大振幅検出回路とを備えている。 A third OFDM circuit of the present invention includes a scramble circuit that scrambles and outputs transmission data, a convolution circuit that performs convolution processing on output data of the scramble circuit, and outputs the output data of the convolution circuit. An interleaving circuit that performs rearrangement processing using one rearrangement method among a plurality of rearrangement methods, and a mapping circuit that performs mapping processing on the output data of the interleave circuit to the frequency domain and outputs the data, An inverse Fourier transform circuit that generates an OFDM signal by performing an inverse Fourier transform process on the output data of the mapping circuit; a rearrangement method switching circuit that switches a rearrangement method used in the interleave circuit in response to an input of the maximum amplitude excess detection signal; The maximum amplitude value of the OFDM signal generated by the inverse Fourier transform circuit is And a maximum amplitude detection circuit that outputs to the sorting method switch circuit the maximum amplitude excess detection signal when the value is exceeded.
この第3のOFDM回路の構成によれば、データの並び替え方式を複数持つインタリーブ回路を用い、OFDM信号の最大振幅値が所定値を超えたときにインタリーブ回路で用いる並び替え方式を切り替えることで、OFDM信号の最大振幅値と平均振幅値の差を小さくなるようにすることが可能になる。 According to the configuration of the third OFDM circuit, an interleave circuit having a plurality of data rearrangement methods is used, and the rearrangement method used in the interleave circuit is switched when the maximum amplitude value of the OFDM signal exceeds a predetermined value. The difference between the maximum amplitude value and the average amplitude value of the OFDM signal can be reduced.
本発明の第4のOFDM回路は、第3のOFDM回路において、最大振幅検出回路が逆フーリエ変換回路で生成したOFDM信号の最大振幅値が所定値を超えたことを検出したときに、OFDM信号の最大振幅値が所定値となるようにOFDM信号を変換した変換OFDM信号を生成出力するとともに、OFDM信号の最大振幅値と所定値との差分データを逆フーリエ変換回路に出力する振幅調整回路を設け、逆フーリエ変換回路では振幅調整回路からの差分データとマッピング回路からの出力データとを逆フーリエ変換処理することを特徴とする。 In the fourth OFDM circuit of the present invention, when the maximum amplitude detection circuit detects that the maximum amplitude value of the OFDM signal generated by the inverse Fourier transform circuit exceeds a predetermined value in the third OFDM circuit, the OFDM signal An amplitude adjustment circuit that generates and outputs a converted OFDM signal obtained by converting the OFDM signal so that the maximum amplitude value of the signal becomes a predetermined value, and outputs difference data between the maximum amplitude value of the OFDM signal and the predetermined value to the inverse Fourier transform circuit. The inverse Fourier transform circuit is characterized in that the difference data from the amplitude adjustment circuit and the output data from the mapping circuit are subjected to inverse Fourier transform processing.
この第4のOFDM回路の構成によれば、第3の構成と同様の効果に加え、OFDM信号の最大振幅値が所定値を超えたときに、振幅調整回路によりそのOFDM信号の最大振幅値を小さくしてOFDM信号を出力できる(変換OFDM信号)。また、振幅調整回路からの差分データをも逆フーリエ変換回路で逆フーリエ変換処理することにより、受信側では受信データのフーリエ変換を行い、差分データに基づいて、所定値を超えた最大値をもつOFDM信号を復元できる。 According to the configuration of the fourth OFDM circuit, in addition to the same effects as those of the third configuration, when the maximum amplitude value of the OFDM signal exceeds a predetermined value, the amplitude adjustment circuit sets the maximum amplitude value of the OFDM signal. The OFDM signal can be output with a smaller size (converted OFDM signal). Also, the difference data from the amplitude adjustment circuit is also subjected to inverse Fourier transform processing by the inverse Fourier transform circuit, so that the reception side performs Fourier transform of the received data and has a maximum value exceeding a predetermined value based on the difference data. An OFDM signal can be restored.
本発明によれば、データの並び替え方式を複数持つインタリーブ回路を用い、複数の並び替え方式の中から選択された並び替え方式によって処理されたデータをマッピング回路に入力することができるため、送信するOFDM信号の最大振幅値と平均振幅値の差を小さくなるようにすることが可能になる。その結果、受信機のオペアンプのダイナミックレンジを小さくとることが可能となり、オペアンプの消費電力を減らすことができる。したがって受信機全体の消費電力を軽減する効果がある。 According to the present invention, an interleave circuit having a plurality of data rearrangement methods is used, and data processed by the rearrangement method selected from the plurality of rearrangement methods can be input to the mapping circuit. It is possible to reduce the difference between the maximum amplitude value and the average amplitude value of the OFDM signal. As a result, the dynamic range of the operational amplifier of the receiver can be reduced, and the power consumption of the operational amplifier can be reduced. Therefore, there is an effect of reducing the power consumption of the entire receiver.
(実施形態1)
本発明の実施形態1について、図1を参照しながら説明する。図1は実施形態1のOFDM回路の構成を示すブロック図であり、101はシリアル−パラレル変換回路、102はスクランブル回路、103は畳み込み回路、104はインタリーブ1〜Nの複数の並び替え方式をもつインタリーブ回路、105はマッピング回路、106はインタリーブ方式選択回路、107は送信コントロール回路、108は逆フーリエ変換回路である。
(Embodiment 1)
Embodiment 1 of the present invention will be described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration of an OFDM circuit according to the first embodiment. 101 is a serial-parallel conversion circuit, 102 is a scramble circuit, 103 is a convolution circuit, and 104 has a plurality of rearrangement methods of interleaves 1 to N. An interleaving circuit, 105 is a mapping circuit, 106 is an interleaving method selection circuit, 107 is a transmission control circuit, and 108 is an inverse Fourier transform circuit.
実施形態1のOFDM回路の動作について、図1を用いて説明する。 The operation of the OFDM circuit of Embodiment 1 will be described with reference to FIG.
送信データはスクランブル回路102に入力される。スクランブル回路102でスクランブルされたデータは畳み込み回路103に入力される。畳み込み回路103で畳み込み処理されたデータはインタリーブ回路104に入力される。インタリーブ回路104において、インタリーブ方式選択回路106によって選択されたインタリーブ方式(並び替え方式)で並び替え処理されたデータはマッピング回路105に入力される。マッピング回路105で周波数領域データにマッピングされた送信データは逆フーリエ変換回路108に入力される。逆フーリエ変換回路108は入力された周波数領域データを逆フーリエ変換してOFDM信号を生成する。
The transmission data is input to the
この構成の場合、インタリーブ方式選択回路106は送信コントロール回路107から与えられるシンボル同期タイミングでインタリーブ回路104で用いられるインタリーブ方式(並び替え方式)を切り替える。詳しく説明すると、送信コントロール回路107は、送信予定の送信データを送信完了した後、次の送信データが入力されるまでの間に、切り替え信号をインタリーブ方式選択回路106へ送る。インタリーブ方式選択回路106はインタリーブ回路104内のインタリーブ1〜Nのうち1つのインタリーブのみが有効となるように、それ以外の無効なインタリーブの出力信号をマスクするマスク信号をインタリーブ回路104へ送り、インタリーブ方式選択回路106から切り替え信号を入力するたびに、インタリーブ回路104内の有効となるインタリーブが予め決められた順番に切り替わるようにマスク信号を出力する。インタリーブ回路104では、有効なインタリーブとして最初は1つのインタリーブ、例えばインタリーブ1が選択されており、送信コントロール回路107から切り替え信号がインタリーブ方式選択回路106へ入力されるたびに、インタリーブ方式選択回路106のマスク信号が切り替わり、例えばインタリーブ1からインタリーブNの順番に有効となるように制御される。
In the case of this configuration, the interleaving
この実施形態1によれば、データの並び替え方式を複数持つインタリーブ回路104を用い、インタリーブ回路104で用いる並び替え方式を切り替えることで、OFDM信号の最大振幅値と平均振幅値の差を小さくなるようにすることが可能になる。すなわち、送信コントロール回路107により並び替え方式を切り替えてOFDM信号の最大振幅値と平均振幅値の差が小さくなる並び替え方式を選択することができる。その結果、受信機のオペアンプのダイナミックレンジを小さくとることが可能となり、オペアンプの消費電力を減らすことができる。したがって受信機全体の消費電力を軽減する効果がある。
According to the first embodiment, the difference between the maximum amplitude value and the average amplitude value of the OFDM signal is reduced by using the
(実施形態2)
本発明の実施形態2について、図2を参照しながら説明する。図2は実施形態2のOFDM回路の構成を示すブロック図であり、201はシリアル−パラレル変換回路、202はスクランブル回路、203は畳み込み回路、204はインタリーブ1〜Nの複数の並び替え方式をもつインタリーブ回路、205はインタリーブ出力選択回路、206はマッピング回路、207は逆フーリエ変換回路である。
(Embodiment 2)
A second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a block diagram showing a configuration of an OFDM circuit according to the second embodiment, in which 201 is a serial-parallel conversion circuit, 202 is a scramble circuit, 203 is a convolution circuit, and 204 has a plurality of rearrangement methods of interleaves 1 to N. An interleave circuit, 205 is an interleave output selection circuit, 206 is a mapping circuit, and 207 is an inverse Fourier transform circuit.
本発明の実施形態2のOFDM回路動作について、図2を用いて説明する。 The operation of the OFDM circuit according to the second embodiment of the present invention will be described with reference to FIG.
送信データはスクランブル回路202に入力される。スクランブル回路202でスクランブルされたデータは畳み込み回路203に入力される。畳み込み回路203で畳み込み処理されたデータはインタリーブ回路204に入力される。インタリーブ回路204で複数の並び替え方式で並び替え処理されたデータはそれぞれインタリーブ出力選択回路205に入力される。インタリーブ出力選択回路205では入力されたインタリーブ出力の中から同一のビット列の数が少ないものを選択し、マッピング回路206へ出力される。ここでインタリーブ出力選択回路205は、各インタリーブ毎に、出力されるビット列でもっとも多く出力されたビット列のカウント値を記憶し、その記憶した値をすべて比較して最小のインタリーブの出力を選択してマッピング回路206へ出力するようにしている。マッピング回路206で周波数領域データにマッピングされた送信データは逆フーリエ変換回路207に入力される。また、インタリーブ出力選択回路205から、どの並び替え方式によるデータを使用したかという識別情報も逆フーリエ変換回路207に入力される。逆フーリエ変換回路207は、マッピング回路206からの入力データ用に使用するキャリアとは別の空きキャリアにインタリーブ出力選択回路205からの識別情報を入力して逆フーリエ変換処理を行い、OFDM信号を生成する。
The transmission data is input to the
この実施形態2によれば、データの並び替え方式を複数持つインタリーブ回路204を用い、複数の並び替え処理後のデータのうちから同一のビット列の数が少ないデータを選択してマッピング回路206へ入力することで、OFDM信号の最大振幅値と平均振幅値の差を小さくなるようにすることが可能になる。その結果、受信機のオペアンプのダイナミックレンジを小さくとることが可能となり、オペアンプの消費電力を減らすことができる。したがって受信機全体の消費電力を軽減する効果がある。また、インタリーブ出力選択回路205からの識別情報をも逆フーリエ変換回路207で逆フーリエ変換してOFDM信号を生成することにより、受信側では受信したデータをフーリエ変換することで、送信時にどのインタリーブを使用したかという情報を得ることができ、その情報に基づいて逆インタリーブ処理を行い送信された基のデータに戻すことができる。
According to the second embodiment, the
(実施形態3)
本発明の実施形態3について、図3を参照しながら説明する。図3は実施形態3のOFDM回路の構成を示すブロック図であり、301はシリアル−パラレル変換回路、302はスクランブル回路、303は畳み込み回路、304はインタリーブ1〜Nの複数の並び替え方式をもつインタリーブ回路、305はマッピング回路、306は逆フーリエ変換回路、307は最大振幅検出器、308はインタリーブ方式選択回路である。
(Embodiment 3)
本発明の実施形態3のOFDM回路動作について、図3を用いて説明する。 The operation of the OFDM circuit according to the third embodiment of the present invention will be described with reference to FIG.
送信データはスクランブル回路302に入力される。スクランブル回路302でスクランブルされたデータは畳み込み回路303に入力される。畳み込み回路303で畳み込み処理されたデータはインタリーブ回路304に入力される。インタリーブ回路304では複数あるインタリーブ方式の中からインタリーブ方式選択回路308によって選択された方式によりインタリーブ処理を行い、マッピング回路305に入力される。マッピング回路305でマッピング処理されたデータは、逆フーリエ変換回路306に入力される。逆フーリエ変換回路306で逆フーリエ変換処理され生成されたOFDM信号は最大振幅検出器307に入力される。最大振幅検出器307において入力されたOFDM信号の最大振幅値が設定された閾値より大きい場合、インタリーブ方式変更信号がインタリーブ方式選択回路308に入力される。インタリーブ方式選択回路308では、入力されたインタリーブ方式変更信号に従ってインタリーブ回路304のインタリーブ方式を選択されていない方式に変更する。このインタリーブ方式選択回路308とインタリーブ回路304は、実施形態1のインタリーブ方式選択回路106とインタリーブ回路104と同様のものであり、ここでは、最大振幅検出器307からインタリーブ方式変更信号がインタリーブ方式選択回路308に入力されるたびに、インタリーブ方式選択回路308のマスク信号が切り替わり、例えばインタリーブ1からインタリーブNの順番に有効となるように制御される。
The transmission data is input to the
この実施形態3によれば、データの並び替え方式を複数持つインタリーブ回路304を用い、OFDM信号の最大振幅値が閾値を超えたときにインタリーブ回路304で用いる並び替え方式を切り替えることで、OFDM信号の最大振幅値と平均振幅値の差を小さくなるようにすることが可能になる。その結果、受信機のオペアンプのダイナミックレンジを小さくとることが可能となり、オペアンプの消費電力を減らすことができる。したがって受信機全体の消費電力を軽減する効果がある。
According to the third embodiment, the
(実施形態4)
本発明の実施形態4について、図4を参照しながら説明する。図4は実施形態4のOFDM回路の構成を示すブロック図であり、401はシリアル−パラレル変換回路、402はスクランブル回路、403は畳み込み回路、404はインタリーブ1〜Nの複数の並び替え方式をもつインタリーブ回路、405はマッピング回路、406は逆フーリエ変換回路、407は最大振幅検出器、408はインタリーブ方式選択回路、409は振幅調整回路である。
(Embodiment 4)
本発明の実施形態4のOFDM回路動作について、図4を用いて説明する。 The operation of the OFDM circuit according to the fourth embodiment of the present invention will be described with reference to FIG.
送信データはスクランブル回路402に入力される。スクランブル回路402でスクランブルされたデータは畳み込み回路403に入力される。畳み込み回路403で畳み込み処理されたデータはインタリーブ回路404に入力される。インタリーブ回路404では複数あるインタリーブ方式の中からインタリーブ方式選択回路408によって選択された方式によりインタリーブ処理を行い、マッピング回路405に入力される。マッピング回路405でマッピング処理されたデータは、逆フーリエ変換回路406に入力される。逆フーリエ変換回路406で逆フーリエ変換処理され生成されたOFDM信号は最大振幅検出器407に入力される。最大振幅検出器407において入力されたOFDM信号の最大振幅値が設定された閾値より大きい場合、インタリーブ方式変更信号がインタリーブ方式選択回路408に入力される。インタリーブ方式選択回路408では入力されたインタリーブ方式変更信号に従ってインタリーブ回路404のインタリーブ方式を選択されていない方式に変更する。このインタリーブ方式選択回路408とインタリーブ回路404は、実施形態3と同じく実施形態1のインタリーブ方式選択回路106とインタリーブ回路104と同様のものである。
The transmission data is input to the
最大振幅検出器407からの出力は、振幅調整回路409に入力される。振幅調整回路409ではOFDM信号の最大振幅値が設定された閾値よりも大きい場合、その最大振幅値を閾値に置き換える。その最大振幅値と閾値の差分データを逆フーリエ変換回路406に入力する。逆フーリエ変換回路406は、マッピング回路405からの入力データ用に使用するキャリアとは異なるキャリアに振幅調整回路409からの情報(差分データ)を入力して逆フーリエ変換処理を行う。
The output from the
この実施形態4によれば、実施形態3と同様の効果に加え、振幅調整回路409を設けたことにより、OFDM信号の最大振幅値が閾値を超えたときに、振幅調整回路409でそのOFDM信号の最大振幅値が閾値となるように変換したOFDM信号を生成して出力できる。また、振幅調整回路409からの情報(差分データ)をも逆フーリエ変換回路406で逆フーリエ変換してOFDM信号を生成することにより、受信側では受信データのフーリエ変換を行い、差分情報に基づいて、閾値を越えた最大値をもつOFDM信号を復元できる。
According to the fourth embodiment, in addition to the same effects as those of the third embodiment, when the
本発明にかかるOFDM回路は、無線機等に有用である。 The OFDM circuit according to the present invention is useful for a wireless device or the like.
101 エンコード回路
102 スクランブル回路
103 畳み込み回路
104 インタリーブ回路
105 マッピング回路
106 インタリーブ方式選択回路
107 送信コントロール回路
108 逆フーリエ変換回路
201 エンコード回路
202 スクランブル回路
203 畳み込み回路
204 インタリーブ回路
205 インタリーブ出力選択回路
206 マッピング回路
207 逆フーリエ変換回路
301 エンコード回路
302 スクランブル回路
303 畳み込み回路
304 インタリーブ回路
305 マッピング回路
306 逆フーリエ変換回路
307 最大振幅検出器
308 インタリーブ方式選択回路
401 エンコード回路
402 スクランブル回路
403 畳み込み回路
404 インタリーブ回路
405 マッピング回路
406 逆フーリエ変換回路
407 最大振幅検出器
408 インタリーブ方式選択回路
409 振幅調整回路
DESCRIPTION OF
Claims (4)
前記逆フーリエ変換回路では前記振幅調整回路からの差分データと前記マッピング回路からの出力データとを逆フーリエ変換処理することを特徴とする請求項3記載のOFDM回路。 When the maximum amplitude detection circuit detects that the maximum amplitude value of the OFDM signal generated by the inverse Fourier transform circuit exceeds a predetermined value, the OFDM signal is set so that the maximum amplitude value of the OFDM signal becomes the predetermined value. An amplitude adjustment circuit that generates and outputs a converted OFDM signal obtained by converting the signal and outputs difference data between the maximum amplitude value of the OFDM signal and the predetermined value to the inverse Fourier transform circuit is provided.
4. The OFDM circuit according to claim 3, wherein the inverse Fourier transform circuit performs an inverse Fourier transform process on the difference data from the amplitude adjustment circuit and the output data from the mapping circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017175A JP2005210605A (en) | 2004-01-26 | 2004-01-26 | Ofdm circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017175A JP2005210605A (en) | 2004-01-26 | 2004-01-26 | Ofdm circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005210605A true JP2005210605A (en) | 2005-08-04 |
Family
ID=34902097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004017175A Pending JP2005210605A (en) | 2004-01-26 | 2004-01-26 | Ofdm circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005210605A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009518914A (en) * | 2005-12-07 | 2009-05-07 | フランス テレコム | Method and apparatus for dynamic interleaving |
JP2009522834A (en) * | 2005-12-30 | 2009-06-11 | フランス テレコム | Method and device for dynamically selecting orthogonal functions of an orthogonal transmission system |
-
2004
- 2004-01-26 JP JP2004017175A patent/JP2005210605A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009518914A (en) * | 2005-12-07 | 2009-05-07 | フランス テレコム | Method and apparatus for dynamic interleaving |
JP2009522834A (en) * | 2005-12-30 | 2009-06-11 | フランス テレコム | Method and device for dynamically selecting orthogonal functions of an orthogonal transmission system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4669026B2 (en) | Digital signal transmission by orthogonal frequency division multiplexing | |
RU2309538C2 (en) | Device and method for generating and decoding codes with direct correction of errors, having alternating speed of transmission in high speed wireless data transmission system | |
JP4391703B2 (en) | Interleaving method and apparatus for orthogonal transmit diversity and multi-carrier CDMA communication systems | |
RU2378771C2 (en) | Methods and devices for flexible channel switching in multiple access communication network | |
US8144802B2 (en) | Digital data encoding and decoding method and system | |
JP2008295057A5 (en) | ||
EP2717478A1 (en) | Interleaving apparatus and wireless communication system | |
US8199867B2 (en) | Interference suppression in bit-serial data streams | |
KR100531387B1 (en) | Multi-carrier transmission interleaving device and method | |
WO2018196765A1 (en) | Polar code transmission method and device | |
US20070162807A1 (en) | High-speed serial transfer device test method, program, and device | |
WO2019237624A1 (en) | Scrambling method and device, and readable storage medium | |
KR20060093224A (en) | Mb-ofdm transmitter and receiver and signal processing method thereof | |
US20200351019A1 (en) | Methods and computing device for facilitating multiple access in a wireless communication network | |
WO2013155785A1 (en) | Scrambling code generation method, apparatus and scrambling code processing apparatus | |
JP2005210605A (en) | Ofdm circuit | |
KR20100028171A (en) | Apparatus and method for scrambling in a wireless communication system | |
KR20010011874A (en) | Generation Apparatus for memory address and Wireless telephone using the same | |
KR101078198B1 (en) | Method for early decoding of control channel information | |
JP2007158463A (en) | Interleave method, interleave device and deinterleave device | |
JP2987367B1 (en) | Data transmission method and its transmission / reception device | |
JP2006295756A (en) | Digital modulator and its method, digital demodulator and its method | |
JP6320643B1 (en) | Wireless communication apparatus and wireless communication method | |
JP2008258759A (en) | Data transmitter, data receiver, and ofdm communication system | |
JP3764957B2 (en) | Spread spectrum transmitter and receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060524 |