JP2005210262A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2005210262A JP2005210262A JP2004012703A JP2004012703A JP2005210262A JP 2005210262 A JP2005210262 A JP 2005210262A JP 2004012703 A JP2004012703 A JP 2004012703A JP 2004012703 A JP2004012703 A JP 2004012703A JP 2005210262 A JP2005210262 A JP 2005210262A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- transfer
- image
- circuit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Color Television Image Signal Generators (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
【課題】 1フレームに要する撮影から絵作り処理までの時間を短縮することが可能な画像処理装置を提供する。
【解決手段】 1フレームの画面を2フィールドに分割してカラー画像データを出力する撮像回路1と、該撮像回路からカラー画像データをフィールド毎に順次フレームメモリ4に転送するDMA(1)5と、前記フレームメモリに記憶されたカラー画像データを読み出してγ処理のための画面の明るさの平均値を演算する平均値演算回路10と、あるフィールドの転送終了後、次のフィールドの転送開始までの期間に、前記平均値演算回路を動作させるように制御するフロー制御回路3とを備えて画像処理装置を構成する。
【選択図】 図 1
【解決手段】 1フレームの画面を2フィールドに分割してカラー画像データを出力する撮像回路1と、該撮像回路からカラー画像データをフィールド毎に順次フレームメモリ4に転送するDMA(1)5と、前記フレームメモリに記憶されたカラー画像データを読み出してγ処理のための画面の明るさの平均値を演算する平均値演算回路10と、あるフィールドの転送終了後、次のフィールドの転送開始までの期間に、前記平均値演算回路を動作させるように制御するフロー制御回路3とを備えて画像処理装置を構成する。
【選択図】 図 1
Description
この発明は、カラー画像信号を入力して高画質且つ高速な画像処理が必要とされる画像入力機器における画像処理装置に関するものである。
CCD等の撮像素子を用いた画像入力機器において、より高画質な画像をより高速な処理で実現するために、撮像素子より得られた画像情報を量子化し、これに以下に示す様々なデジタル処理を加えて、所望の画像を得る手段が用いられている。
CCD等のオンチップカラーフィルタを通して得られるカラー画像情報は、例えばベイヤー配列のR,G,B値である。これらの画像情報に対して、ホワイトバランス処理、RGBの単板化処理、色マトリクス処理、エッジ強調処理、γ変換処理等の画像処理(以下絵作り処理という)を実施することで高画質な画像を得ている。こうした絵作り処理は、より高品質な画像を得るために複雑且つ大規模化しており、製品における品質(画質、処理速度等)及びコストパフォーマンスを両立するため、システムLSIによる1チップ化にて実現されている。
かかるシステムLSIの構成例を、図9に示す。図9において、101 は撮像素子及び該素子より得られた各画素情報を所定の量子化幅にてアナログ・デジタル変換して画像データを得る撮像回路である。102 は画像データ用のバスである。103 は撮像された画像データを複数フレーム分保存する記憶手段(以下フレームメモリという)であり、一般的にはSDRAM等により構成される。104 は撮像素子101 より得られた画像データを前記フレームメモリ103 に転送する画像信号入力手段〔以下DMA(1) という〕である。105 及び106 は前記フレームメモリ103 内の画像データを用いて絵作り処理するために必要な転送手段〔以下DMA(2) 及びDMA(3) という〕である。107 は絵作り処理回路であり、前記ホワイトバランス処理、RGBの単板化処理、色マトリクス処理、エッジ強調処理、γ変換処理等が、ここで実施される。108 は、前記絵作り処理回路107 に必要な絵作り処理用のパラメータであり、例えばγ処理に必要なγテーブル等である。システムLSIは、チップ及びパッケージの小型化によるローコストと低消費電力を考慮して、撮像回路101 ,フレームメモリ103 ,絵作り処理回路107 の各機能ユニットをバス102 に接続している。図8に示した構成例においては、DMA(1)104及び絵作り処理回路107 はフレームメモリ103 を共有しているので、それぞれの動作は排他的に実施される。例えば、DMA(1)104を用いた画像データをフレームメモリ103 に転送する間は(少なくとも1フレーム分)、絵作り処理回路107 は動作できない。
近年、更なる高画質化を実現するために、特に前記絵作り処理演算用のパラメータを撮影データに応じて適応的に用意するといった要求が高まっている。こうした要求を解決すべく、例えば特開2000−132155号公報では、動画像処理において、垂直ブランキング期間内に特定エリアの画像データの平均値を求め、この結果に応じてカラーパレットすなわちγカーブを選択し、このγカーブにて次フレームの絵作り処理を実施することで、輝度信号のダイナミックレンジを確保し、より見やすい画像を提供するようにした画像処理方式を開示している。
一方、デジタルカメラに代表されるスチル画像においては、適応的に該パラメータを反映した絵作り処理を施す場合、撮像したフレームそのものの絵作り処理演算パラメータをまず求め、該結果が得られた後に該フレームの絵作り処理を実行しなければならない。
前記システムLSIの構成例と合わせて、絵作り処理用パラメータの一例としてγ演算を実施する例を、図10に基づいて説明する。図10において、109 はγカーブを求めるための演算回路である。該演算回路109 は、以降特開2000−132155号公報開示の手法を参考に、特定エリアの画像データの平均値を求め、これに応じてγテーブルを切り替えるものとする。110 は複数のγテーブルを有しているγテーブル格納部で、Xは輝度平均値が明るいときのテーブル、Yは輝度平均値が暗いときのテーブルとする。これ以外の各ブロックは、図9に示したものと同じである。この様なシステムLSI構成において、画像処理を実施する場合のタイミングを、図11に示す。
図11の各タイミングa,b,cにおいて、それぞれ次の動作を行う。
(a):撮像した画像データをフレームメモリ103 に転送する。
(b):フレームメモリ103 内の画像データを用いて演算回路109 で輝度平均値を求める。
(c):(b)の演算結果に基づき、γテーブル格納部110 のγテーブルを更新する。
なお、この例では、明るさの平均値毎に、γテーブルを複数種類保持していることを前提としている。適応的な絵作り処理を実施する場合、従来のシステムLSI構成においては、上記(a)〜(c)の各タイミングの動作をシリーズに実施せざるを得ず、その結果1フレームに要する撮影〜絵作り処理までの時間が長くなり、特にデジタルカメラシステムにおいて、その連写性能を落とすといった問題がある。
特開2000−132155号公報
(a):撮像した画像データをフレームメモリ103 に転送する。
(b):フレームメモリ103 内の画像データを用いて演算回路109 で輝度平均値を求める。
(c):(b)の演算結果に基づき、γテーブル格納部110 のγテーブルを更新する。
なお、この例では、明るさの平均値毎に、γテーブルを複数種類保持していることを前提としている。適応的な絵作り処理を実施する場合、従来のシステムLSI構成においては、上記(a)〜(c)の各タイミングの動作をシリーズに実施せざるを得ず、その結果1フレームに要する撮影〜絵作り処理までの時間が長くなり、特にデジタルカメラシステムにおいて、その連写性能を落とすといった問題がある。
従来の画像処理方式は、機能的に問題はなく、所望の動作を実現可能なものであり、広く使用されている。しかしながら、上記画像処理手法の更なる特性向上を実現するには、1フレームに要する撮影から絵作り処理までの時間を短縮し、システムの処理性能を向上させる必要がある。特に、γ処理演算に必要なテーブルに代表される絵作り処理用パラメータは、絵作り処理前に高速に演算しなければならない。また、前記処理系をより安価に構成する必要がある。
本発明は、上記課題を解決するためになされたもので、1フレームに要する撮影〜絵作り処理までの時間を短縮可能な画像処理装置を提供することを目的とする。
上記課題を解決するため、本発明の請求項1に係る発明は、受光面にカラーフィルタが貼付されたイメージャにより生成された1フレームのカラー画像信号を、複数のフィールドに区分してフィールド毎に順次、記憶手段に転送する画像信号転送手段と、前記記憶手段に記憶されたカラー画像信号を読み出して画像処理用のパラメータを演算するパラメータ演算手段と、前記パラメータを基に、カラー画像信号に対して所定の画像処理を実行する画像処理演算手段と、あるフィールドの転送終了後、次のフィールドの転送開始までの期間に、前記パラメータ演算手段を動作させるように制御するフロー制御手段とを備えて画像処理装置を構成するものであり、その実施例には、実施例1が対応する。
請求項2に係る発明は、請求項1に係る画像処理装置において、前記記憶手段、前記画像信号転送手段、前記パラメータ演算手段、及び前記フロー制御手段は、同一の処理バスに接続されていることを特徴とするものであり、その実施例には、実施例1及び2が対応する。
請求項3に係る発明は、請求項1に係る画像処理装置において、前記フロー制御手段は、先頭のフィールドのカラー画像信号の転送終了後、以降の水平又は垂直帰線期間の少なくとも一方の期間に、前記パラメータ演算手段を動作させるように制御することを特徴とするものであり、その実施例には、実施例1が対応する。
請求項4に係る発明は、請求項1に係る画像処理装置において、前記イメージャからのカラー画像信号を一時的に保持するn(nは2以上の整数)ワードのバッファメモリを更に有し、前記画像信号転送手段は、前記バッファメモリから、m(mはm<nの整数)ワード単位で前記記憶手段に転送すると共に、前記フロー制御手段は、前記バッファメモリよりmワード単位の転送終了後、次のmワードの転送開始までの期間に、前記パラメータ演算手段を動作させるように制御することを特徴とするものであり、その実施例には、実施例2が対応する。
請求項5に係る発明は、請求項1〜4のいずれか1項に係る画像処理装置において、前記パラメータ演算手段は、γ補正処理におけるγテーブルを演算することを特徴とするものであり、その実施例には、実施例1及び2が対応する。
請求項1に係る発明によれば、画像信号の転送と画像処理用パラメータ演算を並行して実施することができ、それにより1 フレームに要する撮影〜絵作り処理までの時間を短縮することができる。請求項2に係る発明によれば、画像処理関連のユニットを同一バス上に接続しているので、画像処理装置を安価に実現することができる。請求項3に係る発明によれば、画像信号の転送と画像処理用パラメータ演算を並行して実施される。これにより、1フレームに要する撮影〜絵作り処理までの時間を短縮することができる。請求項4に係る発明によれば、画像信号の転送と画像処理用パラメータ演算を並行して実施される。これにより、1フレームに要する撮影〜絵作り処理までの時間を短縮することができる。請求項5に係る発明によれば、適応的にγ演算が実施され、高画質な画像を生成することが可能となる。
次に、発明を実施するための最良の形態について説明する。
まず、図1に基づいて、本発明に係る画像処理装置の実施例1について説明する。図1において、1は受光面にカラーフィルタが貼付された撮像素子及び該素子より得られた各画素情報を所定の量子化幅にてアナログ・デジタル変換して画像データを得るアナログ・デジタル変換回路とからなる撮像回路である。該撮像回路1は、量子化された画像データとH及びVブランキング信号を発生する。本実施例における撮像回路1は、1フレームの画面をインターレースにて2フィールドに分割して出力するものとする。なお、画像データを扱う信号線は、図中の太線で示している。2は画像データ用のデータバスである。3は、次に述べるDMA(1)5もしくはDMA(2)6及びDMA(3)7のバス使用権を制御するフロー制御回路である。該フロー制御回路3は、撮像回路1より得られるHもしくはVブランキング信号Aに基づき、DMA(1)5もしくはDMA(2)6及びDMA(3)7のバス使用権を指示するバス切替えフラグBと、DMA(2)6での画像データの選択を指示するパラメータ演算フラグCを出力する。4は、撮像回路1より得られた画像データを複数フレーム分保存可能なフレームメモリであり、SDRAM等により構成される。5は、撮像回路1より得られた画像データを、前記フレームメモリ4に転送するDMA(1) である。6及び7は、前記フレームメモリ4内の画像データを用いて絵作り処理を実施するために必要なDMA(2) 及びDMA(3) である。なお、図1では図示を省略しているが、DMA(1)5,DMA(2)6,DMA(3)7は、フレームメモリ4に対する所望のアドレス値を発生するようになっている。
DMA(2)6は、フロー制御回路3よりのパラメータ演算フラグCを用いて、画像データを次に述べる平均値演算回路10あるいは絵作り処理回路8に振り分ける。8は絵作り処理回路であり、前記ホワイトバランス処理、RGBの単板化処理、色マトリクス処理、エッジ強調処理、γ変換処理等はここで実施される。なお、絵作り処理の内容自体の詳細は割愛する。9は、前記絵作り処理回路8に必要な絵作り処理用のパラメータを格納しているパラメータ格納部であり、本実施例においては、γ処理に必要なγテーブルを格納しているγテーブル格納部である。なお、この絵作り処理用のパラメータは、特にγテーブルに限るものではない。本実施例では、γテーブル格納部9は、複数のテーブルを有している。Xテーブルは低輝度側に階調を割り当てたときのテーブル、Yテーブルは高輝度側に階調を割り当てたときのテーブルである。X及びYテーブルの一例を図2の(A),(B)に示す。
10は、DMA(2)6を通してフレームメモリ4内の画像データから画面の明るさの平均値を演算する平均値演算回路である。該平均値のレベルにより、前記γテーブル格納部9より前記XもしくはYのγテーブルを選択する信号Dを出力する。絵作り処理回路8は、選択されたγテーブルに従った輝度信号のγ変換処理を実施し、画面全体の明暗に関わらず、より見やすい画像を作り上げる。
図3は、本発明の実施例2を示すブロック構成図である。図3において、21は、撮像素子及び該素子より得られた各画素情報を所定の量子化幅にてアナログ・デジタル変換して画像データを得るアナログ・デジタル変換回路からなる撮像回路である。該撮像回路21は量子化された画像データとH及びVブランキング信号を発生する。本実施例における撮像回路21は、1フレームの画面をインターレースにて2フィールドに分割して出力するものとする。なお、図3においても画像データを扱う信号線は太線で示している。22は画像データ用のデータバスである。23は、後述のDMA(1)25 もしくはDMA(2)26 及びDMA(3)27 のバス使用権を制御するフロー制御回路23である。該フロー制御回路23は、撮像回路21より得られるHもしくはVブランキング信号A及びDMA(1)25 より得られる転送ステータス信号Eに基づき、DMA(1)25 もしくはDMA(2)26 及びDMA(3)27 のバス使用権を指示するバス切替えフラグBと、DMA(2)26 での画像データの選択を指示するパラメータ演算フラグCを出力する。24は撮像回路21より得られた画像データを複数フレーム分保存可能なフレームメモリであり、SDRAM等により構成される。
25は、撮像回路21より得られた画像データを前記フレームメモリ24に転送するDMA(1) である。26及び27は、前記フレームメモリ24内の画像データを用いて絵作り処理を実施するために必要なDMA(2) 及びDMA(3) である。なお、図3では図示を省略しているが、DMA(1)25 ,DMA(2)26 ,DMA(3)27 は、フレームメモリ24に対する所望のアドレス値を発生するようになっている。DMA(2)26 は、フロー制御回路23よりのパラメータ演算フラグCを用いて、画像データを次に述べる平均値演算回路30あるいは絵作り処理回路28に振り分ける。28は絵作り処理回路であり、前記ホワイトバランス処理、RGBの単板化処理、色マトリクス処理、エッジ強調処理、γ変換処理等はここで実施される。なお、絵作り処理の内容自体の詳細は割愛する。29は、前記絵作り処理回路28に必要な絵作り処理用のパラメータを格納しているパラメータ格納部であり、本実施例においては、γ処理に必要なγテーブルを格納しているγテーブル格納部である。なお、この絵作り処理用のパラメータは、特にγテーブルに限るものではない。本実施例では、γテーブル格納部29は、複数のテーブルを有している。Xテーブルは低輝度側に階調を割り当てたときのテーブル、Yテーブルは高輝度側に階調を割り当てたときのテーブルである。30は、DMA(2)26 を通してフレームメモリ24内の画像データから画面の明るさの平均値を演算する平均値演算回路である。該平均値のレベルにより、前記γテーブル格納部29より前記XもしくはYのγテーブルを選択する信号Dを出力する。絵作り処理回路28は、選択されたγテーブルに従った輝度信号のγ変換処理を実施し、画面全体の明暗に関わらずより見やすい画像を作り上げる。
図4は、図1もしくは図3に示した実施例1又は2を用いた場合の、スチル画像の撮影から画像処理完了までの動作を示すタイミングチャートである。本実施例1又は2を用いれば、画像データのフレームメモリ4,24への書き込みとγカーブ演算を、ほぼ同時に実施することにより、全体の処理時間を短縮可能である。画像データのフレームメモリ4,24への書き込み処理内容(イ)は、図1もしくは図3において、撮像回路1,21からDMA(1)5,25及びデータバス2,22を経由し、フレームメモリ4,24に画像データを書き込む行為である。γカーブ演算処理内容(ロ)は、図1もしくは図3において、フレームメモリ4,24からデータバス2,22,及びDMA(2)6,26を経由し、平均値演算回路10,30にて、γテーブル格納部9,29のXもしくはYテーブルを選択する信号Dを出力する行為である。画像処理演算の内容(ハ)は、選択されたγテーブルを用いた絵作り処理回路8,28による絵作り処理である。
図5は、図1に示した実施例1における、フロー制御回路3の構成例を示すブロック図である。図5において、3-1はVブランキング信号Aの両エッジをカウントするカウンタである。 撮影開始時に0にクリアされ、該カウンタ3-1が1のときにパラメータ演算フラグCのHレベルを出力し、該カウンタ3-1が4のときにパラメータ演算フラグCのLレベルを出力する。3-2はANDとORによる組み合わせ回路である。パラメータ演算フラグCがHレベルになった後、HもしくはVブランキングがLレベルになれば、バス切り替えフラグBはLレベルになるように構成されている。
図6は、図1に示した実施例1におけるフロー制御回路3のタイミングを処理内容に合わせて詳細に説明するタイミングチャートである。V,Hブランキング信号Aのブランキング期間は、図中のLレベルである。本実施例では、2フィールドにて1フレームの画像を得る撮像回路を前提としている。したがって、Vブランキング信号Aのブランキング期間は2回存在する。撮影開始時には、パラメータ演算フラグC及びバス切替えフラグBは、それぞれ、L,Hレベルである。バス切替えフラグBのHレベル状態は、DMA(1)5にデータバス2の使用許諾権があること意味する。すなわち、撮像回路1より得られた画像データをDMA(1)5とデータバス2によりフレームメモリ4に書き込む処理が実施される。これは、図6中の処理内容(イ)に相当する。
第1フィールドの書き込みが終了し、Vブランキング期間になると共に、バス切替えフラグBはLレベルになり、且つパラメータ演算フラグCはHレベルになる。この状態は、DMA(2)6にデータバス2の使用許諾権があること意味する。すなわち、フレームメモリ4の画像データを用いてデータバス2とDMA(2)6と平均値演算回路10により、画像の輝度平均を演算する処理が実施される。これは、図6中の処理内容(ロ)に相当する。第2フィールドの書き込みが終了し、2 回目のVブランキング期間が終了した時点にて、γテーブル格納部9のXもしくはYテーブルの選択が完了する。パラメータ演算フラグCはLレベルに戻る。そして、同時にDMA(2)6,DMA(3)7と絵作り処理回路8とγテーブル格納部9のγテーブルを用いた絵作り処理が実行される。これは、図6中の処理内容(ハ)に相当する。
パラメータ演算フラグCがHレベルの期間において、DMA(2)6は平均値演算回路10に画像データを転送し、画像の輝度平均を実施する。図6中のバス切替えフラグBのハッチング部分は、処理内容(イ)及び(ロ)が交互に繰り返される期間である。この期間を拡大した様子は、図6の下部に示されている。 この期間はHブランキング期間中は処理内容(ロ)が実施され、Hブランキング期間以外は、処理内容(イ)の実行に当てられる。
図7は、図3に示した実施例2におけるフロー制御回路23のタイミングを処理内容に合わせて詳細に説明するタイミングチャートである。なお、図1に示した実施例1にて述べたHもしくはVブランキング信号Aのブランキング期間による処理内容(イ),(ロ)は変わらないので説明を省略する。図7は、図3におけるDMA(1)25 を用いたフレームメモリ24への画像転送期間の空き時間を利用した処理内容(ロ)の実施の様子を示している。
図7に示した動作の説明に先立ち、まず、DMA(1)25 の構成例をフロー制御回路23の構成例と共に図8に基づいて説明する。図8において、25-1は、所定の画像データを一時保管するバッファメモリであり、デュアルポートメモリ等で構成されている。本実施例のバッファメモリ25-1は、画像データ2Nワード(2Nは請求項4におけるnに対応する。つまり2N=n)、すなわち画素2Nピクセルに相当する保持領域を持ち、1 回の転送(請求項4におけるmに対応する)をNワード単位にする。これはあくまで一例であり、バッファメモリサイズnワードと転送サイズmワードの関係n>m(nは2以上の整数、mはm<nの整数)が成立していれば、どのようなサイズでも構わない。バッファメモリ25-1のA1は、図3における撮像回路21からの画像データの書き込みアドレスを示す。バッファメモリ25-1のD1は、図3における撮像回路21からの画像データのデータ入力を示す。バッファメモリ25-1の画像クロックは、図3における撮像回路21から送出される1画素分のデータに対応したクロックである。バッファメモリ25-1のA2は、後述の読み出しアドレス発生用カウンタ25-3から入力される画像データの読み出しアドレスを示す。バッファメモリ25-1のD2は、データバス22へのデータ出力を示す。
図8に図示していないが、データバス22に送られた画像データは、図3におけるフレームメモリ24へ書き込まれる。バッファメモリ25-1の演算クロックは、図3における絵作り処理回路28で使う内部クロックである。該演算クロックの周波数は、前記画像クロックより高い。25-2は、バッファメモリ25-1の書き込みアドレス発生用のカウンタである(以下ライトポインタという)。該カウンタ25-2はH及びVブランキング信号のブランキング期間以外、すなわち図3における撮像回路21の画像データの出力有効期間のみインクリメントされる。ライトポインタ25-2は1から2Nまでインクリメントし、再び1に戻る。該インクリメントは、1画素分のデータに対応した画像クロックが、図3における撮像回路21から送出される毎(画像クロック毎)に、1インクリメントされる。25-3は、バッファメモリ25-1の読み出しアドレス発生用のカウンタである(以下リードポインタという)。該カウンタ(リードポインタ)25-3は、図3における絵作り処理回路28にて用いられる演算クロックにてインクリメントされる。リードポインタ25-3は1からNもしくはNから2Nまでインクリメントし、それぞれNもしくは2Nでアドレス値を保持する。
更に、リードポインタ25-3は、ライトポインタ25-2のアドレスがNすなわちN画素分の画像データがバッファメモリ25-1に保存された時点で、デコード回路25-4により1にクリアされる。25-5は、フレームメモリ24への画像転送期間の空き時間を示す信号(前記転送ステータス信号)を発生する回路で、該回路25-5は、JKフリップフロップ等で構成されている。JKフリッププロップで構成される回路25-5は、撮影開始時にリセットされ、出力XQはHレベルになる。Nワード分の画像データのデータバス22への出力が終了したことを、デコード回路25-6にて検出し、JKフリップフロップからなる回路25-5をセットし、XQをLレベルにする。図3における撮像回路21からの画像データNワード分の書き込みが終了したことを、デコード回路25-7にて検出し、JKフリップフロップからなる回路25-5をリセットし、XQをHレベルにする。JKフリップフロップからなる回路25-5の出力XQは、次に述べるフロー制御回路23の組み合わせ回路23-2に入るようになっている。
次に、図8の上部に示すフロー制御回路23の構成例について説明する。23-1は、図5に示したカウンタ3-1に等しいものであり、23-2は図5に示した組み合わせ回路3-2と等しい機能を持つものである。
図8に示したDMA(1)25 とフロー制御回路23は、図7に示したタイミングにて動作する。図7のA1,D1はライトポインタ25-2側のアドレス及びデータである。D1群からD4群まで、それぞれNワードの画像データが図8におけるバッファメモリ25-1に書き込まれる。図7のA2,D2は、リードポインタ25-3側のアドレス及びデータである。D2の最初はダミー転送である。D1群からD4群まで、それぞれNワードの画像データが、図8におけるデータバス22に読み出される。D2におけるD1群からD4群は、D1におけるD1群からD4群の内容に等しい。また、A2は転送開始時(Hブランキング期間の後)Nにセットされ、以降2Nまでのカウントを繰り返す。図8に示されるように、図3における撮像回路21からの画像データを書き込む期間T1と、図8におけるデータバス22への画像データの出力期間T2には、T1>T2の関係にあるため、この期間を処理内容(ロ)に当てることが可能となる。
1,21 撮像回路
2,22 データバス
3,23 フロー制御回路
3-1 カウンタ
3-2 組み合わせ回路
4,24 フレームメモリ
5,25 DMA(1)
6,26 DMA(2)
7,27 DMA(3)
8,28 絵作り処理回路
9 パラメータ格納部
10,30 平均値演算回路
29 γテーブル格納部
25-1 バッファメモリ
25-2 カウンタ(ライトポインタ)
25-3 カウンタ(リードポインタ)
25-4 デコード回路
25-5 転送ステータス信号発生回路(JKフリップフロップ)
25-6 デコード回路
25-7 デコード回路
2,22 データバス
3,23 フロー制御回路
3-1 カウンタ
3-2 組み合わせ回路
4,24 フレームメモリ
5,25 DMA(1)
6,26 DMA(2)
7,27 DMA(3)
8,28 絵作り処理回路
9 パラメータ格納部
10,30 平均値演算回路
29 γテーブル格納部
25-1 バッファメモリ
25-2 カウンタ(ライトポインタ)
25-3 カウンタ(リードポインタ)
25-4 デコード回路
25-5 転送ステータス信号発生回路(JKフリップフロップ)
25-6 デコード回路
25-7 デコード回路
Claims (5)
- 受光面にカラーフィルタが貼付されたイメージャにより生成された1フレームのカラー画像信号を、複数のフィールドに区分してフィールド毎に順次、記憶手段に転送する画像信号転送手段と、前記記憶手段に記憶されたカラー画像信号を読み出して画像処理用のパラメータを演算するパラメータ演算手段と、前記パラメータを基に、カラー画像信号に対して所定の画像処理を実行する画像処理演算手段と、あるフィールドの転送終了後、次のフィールドの転送開始までの期間に、前記パラメータ演算手段を動作させるように制御するフロー制御手段とを有することを特徴とする画像処理装置。
- 前記記憶手段、前記画像信号転送手段、前記パラメータ演算手段、及び前記フロー制御手段は、同一の処理バスに接続されていることを特徴とする請求項1に係る画像処理装置。
- 前記フロー制御手段は、先頭のフィールドのカラー画像信号の転送終了後、以降の水平又は垂直帰線期間の少なくとも一方の期間に、前記パラメータ演算手段を動作させるように制御することを特徴とする請求項1に係る画像処理装置。
- 前記イメージャからのカラー画像信号を一時的に保持するn(nは2以上の整数)ワードのバッファメモリを更に有し、前記画像信号転送手段は、前記バッファメモリから、m(mはm<nの整数)ワード単位で前記記憶手段に転送すると共に、前記フロー制御手段は、前記バッファメモリよりmワード単位の転送終了後、次のmワードの転送開始までの期間に、前記パラメータ演算手段を動作させるように制御することを特徴とする請求項1に係る画像処理装置。
- 前記パラメータ演算手段は、γ補正処理におけるγテーブルを演算することを特徴とする請求項1〜4のいずれか1項に係る画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012703A JP2005210262A (ja) | 2004-01-21 | 2004-01-21 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012703A JP2005210262A (ja) | 2004-01-21 | 2004-01-21 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005210262A true JP2005210262A (ja) | 2005-08-04 |
Family
ID=34899003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012703A Withdrawn JP2005210262A (ja) | 2004-01-21 | 2004-01-21 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005210262A (ja) |
-
2004
- 2004-01-21 JP JP2004012703A patent/JP2005210262A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7583851B2 (en) | Apparatus and method for processing an image | |
US9262314B2 (en) | Data transfer device | |
US6944358B2 (en) | Image processor | |
US8798386B2 (en) | Method and system for processing image data on a per tile basis in an image sensor pipeline | |
US9569703B2 (en) | Data transfer apparatus and method thereof | |
US8928782B2 (en) | Image processing device and image capture device | |
JP2004040260A (ja) | 画素ブロックデータ生成装置および画素ブロックデータ生成方法 | |
JP2013146080A (ja) | 小さな画像又は大きな画像を処理する小さなラインバッファを容易に用いる技術 | |
US11381714B2 (en) | Image processing device and image processing system | |
JP2004304387A (ja) | 画像処理装置 | |
JP4189252B2 (ja) | 画像処理装置及びカメラ | |
JP2006191362A (ja) | 画像データ処理装置及び画像データ処理方法 | |
WO2010064374A1 (ja) | 画像処理装置 | |
CN107710274B (zh) | 图像处理装置和图像处理方法 | |
JP2005210262A (ja) | 画像処理装置 | |
EP1353510A2 (en) | Image processing apparatus and image processing method | |
CN103051904A (zh) | 一种基于浮动像素的数字半调视频处理系统及其方法 | |
JP5738639B2 (ja) | データ処理装置およびデータ処理方法 | |
US8913164B2 (en) | Image processor, electronic device including image processor, and image processing method for performing stepped tone correction on images | |
JP6415086B2 (ja) | 画像処理装置、画像処理方法、及びプログラム | |
JP2016136660A (ja) | 集積回路および集積回路による画像処理方法 | |
JP2006013701A (ja) | 表示コントローラ、電子機器及び画像データ供給方法 | |
JP2010263394A (ja) | 映像信号処理装置 | |
JP2008148296A (ja) | 画像処理回路、半導体装置、画像処理装置 | |
JP2006303693A (ja) | 縮小画像の生成機能を備える電子カメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |