JP2005210099A - 半導体回路装置の設計方法、半導体回路の設計方法及び半導体回路装置 - Google Patents
半導体回路装置の設計方法、半導体回路の設計方法及び半導体回路装置 Download PDFInfo
- Publication number
- JP2005210099A JP2005210099A JP2004371186A JP2004371186A JP2005210099A JP 2005210099 A JP2005210099 A JP 2005210099A JP 2004371186 A JP2004371186 A JP 2004371186A JP 2004371186 A JP2004371186 A JP 2004371186A JP 2005210099 A JP2005210099 A JP 2005210099A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- voltage
- threshold voltage
- temperature dependence
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】半導体回路チップの温度依存性を小さくする。
【解決手段】単体のMOSFETにおいて、ZTCポイントは、温度に応じた閾値電圧の変化によって誘起されるドレイン電流の変化と、温度に応じた移動度の変化によるドレイン電流の変化との合成で決定される。一方、多くの回路から構成されるチップは、MOSFETの主たる動作領域が異なる回路を含んでいる。CMOS回路において、MOSFETは飽和領域で動作する。一方、センス・アンプやバンドギャップ回路のように、アナログ動作を行う回路において、MOSFETは線形領域で動作する。チップ設計における温度依存性の制御において、MOSFETの動作領域によって、動作領域の異なるMOSFET毎に、独立に異なるモデルによる設計を行う。
【選択図】 図1
【解決手段】単体のMOSFETにおいて、ZTCポイントは、温度に応じた閾値電圧の変化によって誘起されるドレイン電流の変化と、温度に応じた移動度の変化によるドレイン電流の変化との合成で決定される。一方、多くの回路から構成されるチップは、MOSFETの主たる動作領域が異なる回路を含んでいる。CMOS回路において、MOSFETは飽和領域で動作する。一方、センス・アンプやバンドギャップ回路のように、アナログ動作を行う回路において、MOSFETは線形領域で動作する。チップ設計における温度依存性の制御において、MOSFETの動作領域によって、動作領域の異なるMOSFET毎に、独立に異なるモデルによる設計を行う。
【選択図】 図1
Description
本発明は半導体回路装置の設計方法及び半導体回路装置に関し、特に、所定特性の温度依存性を効果的に制御する半導体回路装置の設計方法及び半導体回路装置に関する。
半導体集積回路において、その温度特性は重要な設計要素の一つである。半導体回路において、所定特性が温度に依存しない回路が知られている。例えば、CMOSにおいて温度に依存しない基準電圧源が必要な場合、バンド・ギャップ・リファレンス回路と呼ばれる回路が利用される。バイアス電流を一定に保つ場合のpn接合の電位は絶対温度に対して負の線形依存性をもち、異なる電流密度でバイアスされた2つのpn接合の電位差は絶対温度に対し比例であることを利用することにより、バンド・ギャップ・リファレンス回路は温度無依存の基準電位を得ることができる。
上記のような回路の他に、MOSFETにおけるZTC(Zero Temperature Coefficient)を利用して、温度に依存しない回路を設計することが知られている。MOSFETにおいて、特定のバイアス条件において、ドレイン電流が温度に依存しない現象が知られている。このバイアス点は、一般にZTCバイアス点と呼ばれている。例えば、このZTCを利用することによって、インバータ回路の遅延時間の温度依存性をなくすように設計する方法(非特許文献1を参照)、あるいは、定電圧発生回路においてZTC効果を応用すること(非特許文献2を参照)などが提案されている。
実際の製品の温度特性を調べた例として、非特許文献3には、CPUとSRAMの動作速度が温度依存性を示さない電源電圧が存在し、この電源電圧はCPUではNMOSFETのZTC点となる電圧(ドレイン電圧=ゲート電圧でのZTC)に一致し、同様にSRAMではPMOSFETのZTC点に一致することが示されている。非特許文献4には、アナログ回路とデジタル回路のZTCについて解析式を示している。デジタル回路については非特許文献3を参照して論じている。また、MOSFETのZTCバイアス点は、MOSFETのゲート長依存性を持つことや、インバータ回路のZTC条件の実測結果が非特許文献5に開示されている。
IEEE Tran. Circuits and Systems pp415-417, 1998 A. Bellaour et al. 'Supply Voltage Scaling for Temperature Insesitive CMOS Circuit Operation '
IEEE Transactions Circuits and Systems-1:Fundamental Theory and Application, vol.48 pp876-884, 2001 I.M. Filanovsky et al. 'Mutual Compensation of Mobility and Threshold Voltage Temperature Effects with Application in CMOS Circuits'
1995 International Electron Devices Meeting TECHNICAL DIGEST pp71-74 C. Park et. al. 'Reversal of Temperature Dependence of Integrated Circuits Operating at Very Low Voltages'
Circuit and System, 2002, MWCAS-2002, The 2002 45th Midwest Symposium on, Vol.1 Aug 4-7, pp271-274, 2002 I.M. Filanovsky et al. 'Zeroing ON a Zero-Temperature Coefficient Point'
Design Automation Conference, 2003, Proceedings of the ASP-DAC 2003, Asia and South Pacific, 21-24 Jan. ,pp179-183, 2003 K. Hisamitsu et. al. 'Temperature-Independence-Point Properties for 0.1 um-Scale Pocket-Implant Technologies and the Impact on Circuit Design'
上記のように、MOSFET単体について、あるいは特定回路においてZTCを利用することによって、温度依存係数を実質的にゼロにすることが知られている。また、製品の動作速度の温度依存性が無くなる電源電圧が存在することが知られている。しかし、チップ・レベルでの温度依存性の制御については、設計段階から製品の完成まで具体的な検討がなされていない。異なる種類の多くの回路によって構成されるチップ・レベルでの温度依存性の設計において、上記従来技術に示された一部の要素のみに限定されたZTCの利用によって、必要な回路特性を有する半導体回路装置の設計を行うことはできない。
特に、温度依存係数が正負異なる機能回路の信号を複数取り込む回路は、動作マージンの見積もりが難しいことや、出力の温度依存性がどうのようになるかの予測も困難である。同様のことが、一つのシステム・ボード上でもいえる。例えば、高速動作するシステムにおいて、温度特性がスペックを満足しないことが起こりやすくなる。従来の技術において、このような問題に対応することはできない。
本発明は、上記記載を背景としてなされたものであって、半導体回路装置あるいはその設計において、温度依存係数を効果的に制御することを一つの目的とする。本発明の他の目的は、機能回路単位やチップ一つ全体における温度依存性を小さくすることである。本発明の他の目的は、回路設計にしたがって、温度依存係数の正負やその値を効果的に制御することである。
本発明の第1の態様は、半導体回路装置の設計方法であって、前記半導体回路装置に含まれるMOSFETであって、主たる動作領域が線形領域において動作するMOSFETを決定するステップと、前記半導体回路装置に含まれるMOSFETであって、主たる動作領域が飽和領域において動作するMOSFETを決定するステップと、前記線形領域において動作するMOSFETの温度依存性を制御するために、前記線形領域において動作するMOSFETの閾値電圧を、第1のルールに従って決定するステップと、前記飽和領域において動作するMOSFETの温度依存性を制御するために、前記飽和領域において動作するMOSFETの閾値電圧を、前記第1のルールとは異なる第2のルールに従って決定するステップと、を有する。
前記線形領域において動作するMOSFETと前記飽和領域において動作するMOSFETとは、それぞれのドレイン電流の温度依存性が最も小さくなるように閾値電圧が決定されることができる。
前記線形領域において動作するMOSFETと前記飽和領域において動作するMOSFETのそれぞれの閾値電圧は、ゲート長に従って調整されることが好ましい。
前記線形領域において動作するMOSFETと前記飽和領域において動作するMOSFETの閾値電圧は、チャネル基板不純物分布の不均一性を設定することによって調整されることができる。
前記線形領域において動作するMOSFETと前記飽和領域において動作するMOSFETの閾値電圧は、チャネル基板不純物分布の不均一性を設定することによって調整されることができる。
前記半導体回路装置は、NMOSFETとPMOSFETを含み、前記NMOSFETおよびPMOSFETの絶対値での閾値電圧の高い方の上限値は、処理速度に関する動作特性の条件によって規定され、前記NMOSFETおよびPMOSFETの絶対値での閾値電圧の低い方の下限値は、消費電力の条件によって規定される。
本発明の他の態様は、複数の機能回路ブロックを有する半導体回路装置の設計方法であって、第1の機能回路ブロックについて、前記第1の機能回路ブロックの所定動作特性の温度依存係数が所定値を有するように、MOSFETの閾値電圧を設定するステップと、第2の機能回路ブロックについて、前記第1の機能回路ブロックとは独立に、前記第2の機能回路ブロックの所定動作特性の温度依存係数が所定値を有するように、MOSFETの閾値電圧を設定するステップとを有する。
本発明の他の態様は、複数の機能回路ブロックを含む半導体回路装置の設計方法であって、前記複数の機能回路ブロックの一部の機能回路ブロックが、所定動作特性について正の温度依存係数を有するように設計し、前記複数の機能回路ブロックの他の機能回路ブロックが、所定動作特性について負の温度依存係数を有するように設計し、前記複数の機能ブロック全体として実質的に所定動作特性の温度依存性がゼロとなるように、前記複数の機能回路ブロックを設計する。さらに、前記複数の機能ブロック全体として実質的に所定動作特性の温度依存性がゼロとなるように、前記複数の機能回路ブロックのMOSFETの閾値電圧を設定する。
本発明の他の態様は、MOSFETのゲート電圧とドレイン電圧が同一である半導体回路の設計方法であって、(a)所定の閾値電圧の条件においてドレイン電圧/ゲート電圧を変化させ、前記MOSFETのドレイン電流の温度依存性を測定し、ドレイン電流の温度依存係数が実質的に0であるドレイン電圧/ゲート電圧を決定するステップと、(b)前記閾値電圧を変更して、前記ステップ(a)を繰り返すステップと、(c)前記ステップ(a)及び(b)において各閾値電圧について決定されたドレイン電圧/ゲート電圧と予め定められたドレイン電圧/ゲート電圧に基づき、前記MOSFETの閾値電圧を決定するステップと、を有する。
本発明の他の態様は、 MOSFETのゲート電圧とドレイン電圧が一定である半導体回路の設計方法であって、(a)所定の閾値電圧の条件において、MOSFETのドレイン電圧及び/またはゲート電圧を変化させることによって、前記MOSFETのドレイン電流の温度依存係数が実質的に0である条件を決定するステップと、(b)前記閾値電圧を変更して、前記ステップ(a)を繰り返すステップと、(c)前記ステップ(a)及び(b)において各閾値電圧について決定されたドレイン電圧及び/またはゲート電圧と予め定められたドレイン電圧及び/またはゲート電圧に基づき、前記MOSFETの閾値電圧を決定するステップを有する。
本発明の他の態様は、MOSFETのゲート電圧とドレイン電圧が一定である半導体回路の設計方法であって、(a)MOSFETの閾値電圧を決定するステップと、(b)前記閾値電圧の条件においてMOSFETのドレイン電圧及び/またはゲート電圧を変化させることによって、前記MOSFETのドレイン電流の温度依存係数が実質的に0であるドレイン及びゲート電圧の組を決定するステップと、(c)前記MOSFETのドレイン電圧及び/またはゲート電圧を、前記ステップ(b)において決定された組と一致するように、前記MOSFETのゲート・サイズを決定するステップと、を有する。
本発明の他の態様は、NMOSFETとPMOSFETを含む半導体回路装置の設計方法であって、(a)NMOSFETが所定の閾値を有する条件において、PMOSFETの異なる複数の閾値のそれぞれについて、前記半導体集積回路装置の所定の動作特性の温度依存性を測定するステップと、(b)PMOSFETが所定の閾値を有する条件において、NMOSFETの異なる複数の閾値のそれぞれについて、前記半導体集積回路装置の所定の動作特性の温度依存性を測定するステップと、(c)前記ステップ(a)及び(b)の結果に基づいて、所定の動作特性の温度依存性が所定値範囲内であるように前記PMOSFETとNMOSFETの閾値を決定するステップとを有する。前記ステップ(a)は、NMOSFETの異なる複数の閾値について行われることが好ましい。
本発明の他の態様は、PMOSFETとNMOSFETとを含む半導体回路装置の設計方法であって、所定の動作特性の温度依存係数が予め定められた値となるように、NMOSFETの閾値電圧を決定するステップと、前記所定の動作特性の温度依存係数が予め定められた値となるようにPMOSFETの閾値電圧を決定するステップと含み、前記NMOSFET及び前記PMOSFETの内の絶対値での閾値電圧が高い方を決定するステップにおいて、前記閾値電圧の上限値は、処理速度に関する動作特性の条件によって規定され、前記NMOSFET及び前記PMOSFETの内の絶対値での閾値電圧が低い方を決定するステップにおいて、前記閾値電圧の下限値は、消費電力の条件によって規定される。
本発明の他の態様は、半導体回路装置の設計方法であって、(a)MOSFETのドレイン電流及び閾値電圧の温度依存性を測定するステップと、(b)前記ステップ(a)における測定結果に基づいて、回路シミュレータによって、前記MOSFETの所定閾値電圧における、前記半導体回路装置の所定特性の温度依存性を計算するステップと、(c)前記ステップ(b)を、異なる閾値電圧において繰り返すステップと、(d)前記ステップ(b)及び(c)において計算された前記所定特性の温度依存性に基づいて、前記所定特性が予め定めされた温度依存係数を有るように、閾値電圧を決定するステップを有する。前記ステップ(d)の後に、前記所定特性が予め定められた値となるように、前記MOSFETのゲート・サイズを決定するステップをさらに有することが好ましい。
本発明の他の態様に係る半導体回路装置は、複数の機能回路ブロックと、前記複数の機能回路ブロックの内の少なくとも一つの所定動作特性の温度依存性係数を予め定められた値になるように調整する調整回路と、を有する。
前記複数の機能回路ブロックの内の少なくとも一つは、前記機能回路ブロックの機能に寄与する常用回路部を備え、前記調整回路は、前記機能回路ブロックの所定動作特性の温度依存性係数が予め定められた値になるように前記常用回路部へ選択的に接続される予備回路を含む。さらに、前記予備回路は、前記温度依存性係数が実質的に0となるように前記常用回路部へ接続される。
前記複数の機能回路ブロックの内の少なくとも一つは、前記機能回路ブロックの機能に寄与する常用回路部を備え、前記調整回路は、前記機能回路ブロックの所定動作特性の温度依存性係数が予め定められた値になるように前記常用回路部へ選択的に接続される予備回路を含む。さらに、前記予備回路は、前記温度依存性係数が実質的に0となるように前記常用回路部へ接続される。
あるいは、前記調整回路は、前記少なくとも一つの機能回路ブロックの所定動作特性の温度依存係数が予め定められた値になるように、その機能回路ブロックに含まれるMOSFETの閾値電圧を制御する、請求項20に記載の半導体回路装置。さらに、前記調整回路は、前記温度依存性係数が実質的に0となるように前記閾値電圧を制御する。
あるいは、前記調整回路は、外部から供給される外部電圧から、前記複数の機能回路ブロックの第1の機能回路ブロックに供給する内部電圧を生成し、前記第1の機能回路ブロックの所定の動作特性が予め定めされた温度依存係数になるように、前記第1の機能回路ブロックへ供給する内部電圧を制御する。さらに、前記調整回路は、前記第1の機能回路ブロックに供給する内部電圧とは異なる内部電圧を、第2の機能回路ブロックに供給し、前記第2の機能回路ブロックの所定の動作特性が予め定めされた温度依存係数になるように、前記第2の機能回路ブロックへ供給する内部電圧を制御する。もしくは、前記調整回路は、前記第1の機能回路ブロックの所定の動作特性の温度依存係数が実質的に0となるように、前記第1の機能回路ブロックへ供給する内部電圧を制御する。もしくは、前記調整回路は温度を検知する温度検知部を備え、前記温度検知部に検知された温度に基づいて、生成する内部電圧を制御する。
本発明によれば、半導体回路装置における温度依存性を効果的に制御することができる。
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
本形態におけるチップもしくは半導体回路装置の設計において、あるいは、その設計に従って製造された半導体回路装置において、半導体回路装置の温度依存性を効果的に設定もしくは制御するために、MOSFETにおけるゼロ温度効果(zero temperature effect)が利用される。MOSFETの動作において、ドレイン電流の温度依存性が実質的に見られないポイントが存在する。この点は、一般に、ZTC(zero temperature coefficient)ポイントとして知られている。まず、以下において、このZTCポイントについて説明する。
図1は、MOSFETにおける、ゲート電圧(Vgs)とドレイン電流(Ids)との関係を示すグラフである。図1において、X軸はゲート電圧(Vgs)を表しており、Y軸はドレイン電流(Ids)を表している。ドレイン電流Idsは対数によって表されている。図1において、101と指示された曲線は低温側(例えば室温)におけるゲート電圧Vgsとドレイン電流Idsとの関係を示しており、102と指示された曲線は高温側におけるゲート電圧Vgsとドレイン電流Idsとの関係を示している。また、2つの曲線が交差する点が、ZTCポイントである。
よく知られているように、MOSFETのドレイン電流は、ドリフト電流成分と拡散電流成分とを含んでいる。低ゲート電圧におけるサブ・スレッショルド領域あるいは弱反転領域において、拡散電流成分がドレイン電流に主に寄与する。拡散電流成分は、温度上昇と共に増加する正の温度依存性(正の温度係数)を有しており、温度上昇によって閾値電圧が低下する。線形領域あるいは飽和領域において、ドリフト電流成分がドレイン電流に主に寄与する。ドリフト電流成分は、温度上昇によって減少する負の温度依存性(負の温度係数)を有している。これは、温度上昇に伴ってフォノン散乱が増加し、キャリアの移動度がこれによって低下するからである。このように、MOSFETのドレイン電流Idsは、低ゲート電圧側と高ゲート電圧側で異なる温度依存性を示すため、ドレイン電流Idsの温度依存性が最も小さくなり、温度依存性が見られない点であるZTCポイントが存在する。
ここで、ドレイン電流の温度依存性が見られないZTCポイントが存在する現象について、MOSFETの解析式を利用して説明する。MOSFETのドレイン電流Idsは、次の式によって表すことができる。
ここで、μは移動度、VTは閾値電圧である。これらは、温度の関数となる。αはドレイン電流Idsのゲート電圧(Vgs)依存性を示す指数項の係数である。Nは閾値電圧の温度依存係数の絶対値で、単位[mV/K]を有している。Mは移動度μの温度依存性を示す指数項の係数である。ここでは、これら係数の全てが正の定数であるとして扱う。T0は、室温などの所定温度である。以下本願での数式はこの表記を使用するものとする。ドレイン電流Idsを温度Tによって微分すると、
となる。ドレイン電流Idsが温度依存性を示さない条件は、上式がゼロになることであるので、
の条件を満たす点が、ドレイン電流Idsが温度依存性を最小にする点となる。ここで、T=T0とすると、上式は、
と表すことができる。この条件を満たすことによって、ドレイン電流の温度依存性を実質的になくすことができる。以上が、MOSFETのドレイン電流Idsの温度依存性がゼロとなる現象の解析的説明である。
上述したように、単体のMOSFETにおいて、ZTCポイントは、温度に応じた閾値電圧の変化によって誘起されるドレイン電流の変化と、温度に応じた移動度の変化によるドレイン電流の変化との合成で決定される。一方、多くの回路から構成される半導体回路装置としてのチップは、MOSFETの主たる動作領域が異なる回路を含んでいる。
つまり、半導体回路装置で使用されているCMOS回路において、インバータ回路を構成するMOSFETは飽和領域で動作する。一方、センス・アンプやバンドギャップ回路のように、アナログ動作を行う回路において、MOSFETは線形領域で動作する。従って、チップ設計における温度依存性の制御において、MOSFETの動作領域によって、動作領域の異なるMOSFET毎に、独立に異なるモデルもしくはルールに基づく設計を行うことが重要である。
まず、飽和領域を主たる動作領域とするMOSFETの設計のための手法について、好ましい一例を説明する。設計ルールに従って、MOSFETの代表ディメンジョンと製品チップの電源電圧を決定する。さらに、チップのスペックを決定する。これらに対して、チップのパフォーマンス(動作特性)の温度依存性を制御するために、以下に記載するように、MOSFET単体の条件などを決定する。まず、MOSFET単体に関して、以下に述べる解析式の係数、α、N、Mを決定する。これらは、例えば、TEG(Test Element Group)測定によってNMOSFETとPMOSFETの両トランジスタの温度特性を測定し、以下の式に示すように各MOSFETのパラメータを決定する。VDDは電源電圧である。
一般に、飽和領域において動作する回路は、その多くがデジタル回路内においてインバータ回路によって構成される。NAND回路やNOR回路の動作も、インバータ回路と同じように飽和領域が主たる動作領域である。このことから、インバータ回路の特性が温度依存性を持たない条件を求める。インバータ回路の遅延時間をtdとして、遅延時間tdが温度変化によって変化しない条件を求める。
上記式において、n及びpはそれぞれ、NMOSFET及びPMOSFETの特性項であることを表している。CLは負荷容量である。ここで、
とおくと、Un、Up、Vn、Vpは温度に依存しない項となる。
上記式に従って、インバータ回路の遅延時間tdを温度Tで微分すると、
の関係式を得ることができる。遅延時間tdの温度依存性がない条件は、
である。ここで、NMOSFETとPMOSFETの両トランジスタの項が同時に0になる条件を決定する。これは、インバータのライズ及びフォールの両動作において、温度依存性がないことが要求されるためである。NMOSFETの項が0になる条件は、
である。PMOSFETの項が0になる条件も同様にして導出することができる。
通常の製品において、VDDn=VDDpであり、また、CMOSの動作環境における基準温度は常温であって、T=T0=300Kであることを考慮すると、
数15からVTn(T0)とVTp(T0)の関係を決定し、VDDを、VTn(T0)もしくはVTp(T0)を用いて決定する。あるいは、設計基準に対してパフォーマンスと信頼性の観点から予め決定さているVDDに対して、両MOSFETが上式を満足するように、閾値電圧VTn(T0)、VTp(T0)を決定することができる。NMOSFETとPMOSFETは、各々ZTCの設定を行う。
上記モデルに基づいて、飽和領域で動作するインバータ回路の設計を行うことによって、チップ内の回路における温度依存性を効果的に制御することができる。上記モデルを利用することによって、インバータ回路の温度依存性が最も小さくなる、あるいは、インバータ回路の温度依存性が実質的にない、つまり温度依存係数がゼロであるようにチップ設計を行うことができる。この他、ZTCポイントから値をずらすことによって、動作特性が正もしくは負の温度依存係数を有するようにMOSFETを容易に設計することができる。
尚、MOSFETの閾値電圧は、例えば、イオン注入される基板の均一不純物もしくは不均一不純物を変化させ、基板不純物分布の不均一性を設定することによって制御することができる。また、ZTCポイントはゲート長に従って変化するため、各MOSFETについてゲート長に応じて適切に閾値電圧を設定することが重要である。これらの点は、以下の記載において同様である。
次に、センス・アンプなどのアナログ動作回路のように、線形領域において動作する回路における温度依存性制御のための設計手法について、好ましい一例を説明する。線形領域におけるMOSFETのドレイン電流は、次のように表すことができる。
ここで、aはデバイス構造で決定される定数、Vdsはドレイン電圧である。ドレイン電流Idsに温度依存性がない条件は、次の関係式で表すことができる。
T=T0とすると、
数16において、例えば、動作上の重要なVdsとVgsを予め定め、それらの値に対応する閾値電圧VTを決定することができる。このように、閾値電圧を特定値に設定することによって、線形領域において動作するMOSFETの温度依存性を小さくするようにMOSFET設計を行うことができる。以上のように、上記モデルに基づいて線形領域において動作する回路を設計することによって、チップ内の回路における温度依存性を効果的に制御することができる。温度依存性の制御は、温度依存性をゼロに近づけること、あるいは、チップ設計に応じて正もしくは負の温度依存性を有するように設計することができる。特に、設計初期におけるプロセス条件の決定において、上記モデルに基づく設計手法は有効である。
上記のように、MOSFETの動作領域に従って、MOSFETについてそれぞれ異なるモデルに基づく設計を行うことによって、様々な種類の回路を含むチップにおいて温度依存性に関するMOSFET設計を効果的に行うことができる。しかし、半導体回路チップは、製品によって、その機能や回路構成が異なる。そのため、トランジスタ単体の特性、あるいは、CMOS回路におけるトランジスタ単体の特性のみに着目した設計によっては、回路全体としての動作特性の温度依存性を最適なものに設定できるとは限らない。あるいは、実際のチップにおいては、必ずしもモデル通りの回路を製造できるとは限らない。
そこで、次に、実際のチップ製品設計のための具体的ないくつかの方法について説明する。好ましい一つの方法は、NMOSFETあるいはPMOSFETの一方のMOSFETの製造条件(諸特性)を固定し、他方のMOSFETの製造条件(諸特性)を変化させることによって、チップの温度依存性を求める。この工程を両方のトランジスタのそれぞれについて行うことによって、最終的に両トランジスタの製造条件(諸特性)を適切に決定することができる。
具体的に説明する。本例においては、トランジスタの適切な閾値電圧を設定することによって、製品チップにおける所定特性の温度依存性を適切に設計する手法について説明する。図2を参照して、まず、NMOSFETの特性を固定し、PMOSFETの閾値電圧を変化させた、TEGまたは製品としての複数のチップを用意する(S201)。つまり、各チップの間において、NMOSFETの閾値電圧は同一であり、PMOSFETの閾値電圧はそれぞれ異なる。各閾値電圧は、例えば、常温を基準温度とし、常温における閾値電圧に従って決定することができる。NMOSFETの閾値電圧、あるいは選択されるPMOSFETの複数の異なる閾値電圧は、上記に説明した解析モデルに従って決定することができる。閾値電圧決定に必要とされる各トランジスタ単体の特性係数については、予め測定によって決定される。
次に、チップの予め選択されている所定の動作特性について、用意された複数の各チップの温度依存性を測定する(S202)。動作特性としては、回路構成に応じて適切なものが選択されるが、例えば、プロセッサにおける基本クロックに対する処理能力、メモリにおけるアクセス速度などを挙げることができる。次に、PMOSFETの特性を固定し、NMOSFETの閾値電圧を変化させた複数のTEGまたは製品を用意する(S203)。上記と同様にして、予め選択されているチップの所定特性について、各チップの温度依存性を測定する(S204)。尚、上記処理ステップの順序は、必要に応じて入れ替えることができる。
NMOSFETの閾値電圧を固定してPMOSFETの閾値電圧を変化させた場合におけるチップの動作特性の温度依存性と、PMOSFETの閾値電圧を固定してNMOSFETの閾値電圧を変化させた場合におけるチップの動作特性の温度依存性とから、所定動作特性の温度依存性が所望の設計に従うPMOSFETとNMOSFETの閾値電圧の組み合わせを決定する。例えば、動作特性の温度依存性が最も小さくなる閾値電圧を、NMOSFETとPMOSFETについて決定する(S205)。これによって、製品に応じて、適切な温度依存性に関するチップ設計を行うことができる。尚、測定された閾値電圧の組み合わせにおいて、所望の温度依存係数を満たすものがある場合はその組み合わせを、ない場合は実際の測定された閾値電圧から、計算もしくは予測することによって、最適な閾値電圧の組み合わせを決定することができる。この点は以下の説明において同様である。
上記において、一方のトランジスタの閾値電圧を固定し、もう一方のトランジスタの閾値電圧を変化させることによって、最適な閾値電圧の組み合わせが決定されているが、NMOSFETとPMOSFETの閾値電圧をマトリックス的に組み合わせることによって、最適な閾値電圧の組み合わせを決定することができる。これは、上記において、PMOSFETとNMOSFETの一方もしくはそれぞれについて、固定されている閾値電圧として、複数の閾値電圧を設定することに相当する。
例えば、PMOSFETとNMOSFETのそれぞれについて、複数の閾値電圧を選択する。各閾値電圧の組み合わせを満たすTEGもしくは製品を用意する。各回路装置の所定動作特性の温度依存性を測定し、所定特性が所望の温度依存係数を有するように、最適な閾値電圧の組み合わせを決定することができる。マトリックス的な閾値電圧の組み合わせとしては、例えば、PMOSFETとNMOSFETの閾値電圧のそれぞれにおいて[大中小]の値を選択し、[大中小]×[大中小]の合計9点程度の組み合わせについて測定を行うことが好ましい。
チップ設計においては、上記のようなTEGもしくは製品の測定の他に、回路シミュレータによる設計手法を利用することが好ましい。次に、回路シミュレータを利用した設計の好ましい一態様について、図3のフローチャートを参照して説明する。回路シミュレータを利用するため、まず、PMOSFETとNMOSFETの各々の単体のドレイン電流及び閾値電圧の温度依存性を測定する(S301)。
好ましくは、基準温度における閾値電圧(例えば常温における閾値電圧)が異なる複数のトランジスタについて、ドレイン電流及び閾値電圧の温度依存性を測定するが、測定工数やシミュレーション・モデルへの合わせこみの観点から、適切に選択された一つの閾値電圧について、ドレイン電流及び閾値電圧の温度依存性を測定する構成とすることができる。一つの閾値電圧に関するデータから、シミュレータによって異なる閾値電圧の温度依存性を計算することができる。上記閾値電圧の決定のために、上に説明された解析モデルを利用することができる。
次に、その測定結果を用いて、回路シミュレータで製品としてのチップの所定動作特性の温度依存性を計算する(S302)。さらに、基準温度における閾値電圧を変更して、異なる閾値電圧を有するトランジスタ構成において、回路シミュレータで製品の所定特性の温度依存性を計算する(S303)。S303の処理を異なる閾値電圧において繰り返すことによって、複数の異なる閾値電圧において、所定特性の温度依存性が計算される。
次に、基準温度の閾値電圧を変化させることによって、異なる閾値電圧について得られた動作特性に関する計算結果を比較して、製品の所定特性の温度依存性が最適となる閾値電圧を決定する(S304)。閾値電圧は、所定特性の温度依存係数が最小もしくはゼロとなるように、あるいは、正もしくは負の所望の温度依存係数を有するように設定することができる。最適な閾値電圧は、例えば、複数の閾値電圧について得られた動作特性の温度依存係数の計算結果から、閾値電圧と温度依存性の関係をグラフ化することによって得ることができる。
最後に、S304において決定された最適な閾値電圧において、トランジスタのゲート長やゲート幅などのゲート・サイズを変化させてシミュレーションを実行する(S305)。これによって、チップにおける所望の特性が得られるゲート・サイズを決定する。尚、ゲート・サイズによって回路のZTCが変化するため、必要に応じて、ゲート・サイズを変更した状態で、閾値電圧のシミュレーションを繰り返し行うことが好ましい。尚、ゲート・サイズの設定によって所望の特性を得ることが出来ない場合、閾値電圧の変更によって対応することが考えられる。このようなケースにおいて、回路の所定特性の温度依存が所望の設定となるように、閾値電圧が選択される。尚、上記においてPMOSFETとNMOSFETの双方のトランジスタで構成されている例について説明されているが、一のトランジスタから構成される回路においても、上記設計手法を適用することができる。
トランジスタの閾値電圧の決定において、所定動作特性の温度依存性に加え、所定動作特性の値、消費電力、あるいはその双方を考慮することが好ましい。例えば、所定動作特性の温度依存性が最小となるように閾値電圧を決定する場合において、所定動作特性が最もよくなるように、あるいは、消費電力が最も小さくなるように、あるいは、双方が適正範囲に含まれるようにMOSFETの閾値電圧を回路シミュレータで計算することができる。この点について、特にインバータ回路に関して説明する。
数15を参照して、PMOSFETとNMOSFETの閾値電圧の関係について考察する。現在多く使用されているゲート長0.1um前後のプレーナー型MOSFETでは、モビリティの温度特性は、ホールと電子の間において異なるものであるため、αn/Mnとαp/Mpの大小関係は、αn<αp、Mn>Mpの関係があり、αn/Mn<αp/Mpとなる。NnとNpは実質的に同一の値と考えることができる。従って、数15ではNMOSFETのVTn(T0)が、PMOSFETのVTp(T0)よりも高い値となる必要がある。しかしながら、この閾値の大小関係はMOSFETの構造が今後変われば逆になることも考えられる。
閾値電圧を高くすることは、パフォーマンスを低下させることを意味する。一方、閾値電圧を低くすることによって、リーク電流が増加する。このことから、現在多く使用されているゲート長0.1um前後のプレーナー型MOSFETでは、回路内の動作速度はNMOSFETが支配し、PMOSFETは消費電力に関係すると考えることができる。従って、PMOSFETとNMOSFETの閾値電圧の決定において、これらの点を総合的に考慮することが好ましい。図4は、上記の関係を説明するための図である。解析モデルに示すように、[数15]によって、ZTCにおけるVTnとVTpの関係を表すことができる。また、ドレイン電圧を決定することによって、VTnとVTpは一義的に決定することができる。もちろん、MOSFETの構造によってはNMOSFETとPMOSFETの閾値電圧の大小関係は逆になることも考えられるが、考え方は上記と同じである。
以上のことから、回路設計における閾値電圧の決定において、製品としてのパフォーマンス及び消費電力が要求を満たす範囲にあるように、VTnとVTpを決定することが重要である。設計においては、NMOSFETおよびPMOSFETのどちらか高い方の閾値電圧の上限値はパフォーマンスを規定し、低い方の閾値電圧の下限値は電流スペック(消費電力)の条件によって決定されることが好ましい。以上の点は、シミュレーションを利用した設計に限らず、測定を利用した設計において同様である。
チップ設計において、所定動作特性の温度依存性制御のための他の好ましい設計方法の一つは、チップ全体を構成する機能回路ブロック単位において、動作電圧、MOSFETの閾値電圧、あるいはゲート・サイズなどの設計を行うものである。図5は、メモリを例として、チップ内に形成された機能回路ブロック構成例を示している。メモリ500は、回路を構成するMOSFETの主たる動作領域が線形領域において動作する機能回路ブロック(点線)と、回路を構成するMOSFETの主たる動作領域が飽和領域において動作する機能回路ブロック(実線)とを有している。図5において、線形領域において動作する機能回路ブロックは、Timer回路501、センス・アンプ部502、内部電源発生回路503である。一方、飽和領域において動作する機能回路ブロックとして、アドレス・バッファ504、アドレス・デコーダ505、メモリ・セル・アレイ部506、Write/Read制御部507、出力バッファ部508が示されている。尚、Timer回路501は特にDRAMの場合に使用する回路である。
回路設計において、機能回路ブロック毎に上記に説明した設計手法に従って、MOSFETの特性(製造条件)を決定することができる。選択された機能回路ブロックについて特定の動作特性を選択し、動作特性の温度依存係数が所望の値となるように設計することができる。例えば、その動作特性の温度依存性が実質的にないように、MOSFETの閾値電圧を決定することができる。さらに、各機能回路ブロックの所定特性の温度依存性が実質的にないように設計し、最後にチップ全体で所定の動作特性が温度依存性を実質的に持たないように、必要に応じて所定機能回路ブロック内のMOSFETの閾値を調整することが可能である。
既に説明したように、回路設計において、所定特性の温度依存係数が最も小さくなるように、あるいは、実質的に温度依存性がないようにMOSFETあるいはその動作条件を設計する他、所定の動作特性が所望の正もしくは負の温度依存係数を有するようにMOSFETについて設計することができる。例えば、メモリ500がDRAMの場合、Timer回路501は、温度の上昇に従ってリフレッシュ時間が減少する(短くなる)ように設計する。図6はメモリセルHold時間とTimer回路で制御されるリフレッシュ時間との好ましい関係を示している。図6において、X軸は温度を表し、Y軸は時間を表している。
メモリ・セル・アレイ部506は、その回路特性上、温度上昇によってリーク電流が増加するため、温度に対してホールド時間が減少する負の温度依存性を有している。リフレッシュ時間がホールド時間に対して長いと、メモリ・データを維持することができない。一方、リフレッシュ時間が短いと電流が増加する。このため、リフレッシュ時間が負の温度係数を有することによって、メモリの安定動作に寄与することができる。上記のように、例えば、MOSFETの閾値電圧を変化させることによって動作特性の温度依存性を制御することができる。例えば、ゼロ温度依存の閾値電圧を決定し、その値から閾値電圧を変化させていくことによって、動作特性が所望の温度依存性を示す閾値電圧を決定することができる。
機能回路ブロック毎に所定特性の温度依存性を制御する他の例を説明する。ここでは、ある機能ブロックについては、所定動作特性の温度依存性が正となるように設計し、他の機能ブロックについては、所定動作特性の温度依存性が負となるように設計する。これにより、異なる複数の機能ブロック全体として、所定動作特性の温度依存性が実質的にゼロとなるように設計することができる。温度依存性は、上述のように、例えば閾値電圧を設定することで設計することができる。
前述した例では特性に温度依存性を持たせたが、もう一つの例として、センス・アンプ部502と出力バッファ部508の総合的な出力特性をゼロ温度依存とする回路設計について説明する。センス・アンプ部502はメモリ・セル・アレイ部506のbit線の読み出し信号を増幅する回路である。このメモリ・セル・アレイ部は各セルに書き込まれた情報をセンス・アンプ部502に送信するためのトランスファ・トランジスタを有している。このトランスファ・トランジスタは温度が上昇すると、出力能力が低下する特性を有している。そのため、受信する側のセンス・アンプ部502の活性化タイミングを温度の上昇とともに遅らせる必要がある。つまり、このセンス・アンプ部502の出力の伝播遅延特性は正の温度特性となる。
この時、センス・アンプ部502と接続される出力バッファ部508の出力の伝播遅延特性がゼロ温度依存であった場合、出力バッファ部508の伝播遅延特性の温度特性はセンス・アンプ部502の伝播遅延特性である正の温度特性となる。そこで、すでに説明したように、MOSFETの閾値電圧を変更することによって、出力バッファ部508の出力の伝播遅延特性の温度特性にセンス・アンプ部502の温度係数の逆符号の温度係数を持たせる。正の温度特性と負の温度特性を組み合わせることにより、お互いの温度特性が相殺される。これにより、出力バッファ部508の最終的な出力特性はゼロ温度依存になる。つまり、温度に対して安定した出力スピードとデータホールド時間を維持することができる。
いくつかの特定回路については、MOSFETの設計を他の回路とは別に独立して行うことができる。例えば、ノーマリ・オン・トランジスタなどのゲート電圧とドレイン電圧が同一である回路がその一つである。このような特性を有する回路における好ましい設計方法の一つについて説明する。まず、基準温度(典型的には常温)におけるMOSFETの閾値電圧VTを選択し、ゲート電圧とドレイン電圧が同一である条件Vg=Vdにおいて、単体のMOSFETのドレイン電流Idsを、温度を変化させて測定する。
ドレイン電流Idsの温度依存性がなくなるときの、ドレイン電圧Vd0を決定する。いくつかの異なる閾値電圧VTについて、ドレイン電流Idsの温度依存性がなくなるときのドレイン電圧Vd0を決定する。最後に、所望の電源電圧と等しくなるドレイン電圧Vd0に対応する閾値電圧VT0を決定する。尚、VT0は、必要であれば、ドレイン電圧Vd0と閾値電圧VTのグラフから外挿することによって決定することができる。
バンドギャップ回路におけるトランジスタのように、ドレイン電圧とゲート電圧が変化することなく一定である回路は、MOSFETの設計を他の回路とは別に行うことができる回路の他の一例である。このような回路における好ましい設計方法の一つについて説明する。まず、単体トランジスタに関して、所定の閾値電圧VT、ゲート電圧Vg、ドレイン電圧Vdにおいて、ドレイン電流Idsの温度変化を測定する。ドレイン電圧Vdを変化させることによって、所定の閾値電圧VT、ゲート電圧Vgにおいて、ドレイン電流Idsの温度依存性が最小となる、あるいは実質的にない(温度依存係数が0)ときのドレイン電圧Vd0を求める。
いくつかの異なる閾値電圧VTについて同様の測定を行い、各閾値電圧VTに対するVd0を求める。Vd0が所望の(Vg、Vd)と等しくなるときの閾値電圧VT0を決定する。VT0は、必要であれば、ドレイン電圧Vd0と閾値電圧VTのグラフから外挿することによって決定することができる。トランジスタの閾値電圧の調整は、例えば、決定された閾値電圧VT0となるように閾値電圧調整のためのイオン注入条件を決定することによって行う。
上記において、ゲート電圧Vgを所望の値に固定し、複数の選択された閾値電圧において、ドレイン電圧Vdを変化させることで、ドレイン電流Idsの温度依存性が最小となり、ドレイン電圧Vdが所望の値となる閾値電圧VTを決定している。これに代えて、ドレイン電圧Vdを所望の値に設定し、ゲート電圧Vgを変化させることによって、ゲート電圧Vgが所望の値となる閾値電圧VTを決定することも可能である。あるいは、双方の値を変化させて、ドレイン電圧Vdとゲート電圧Vgが所望の値となる閾値電圧VTを決定することも可能である。
上記において、異なる閾値電圧を設定することによって、温度依存係数が実質的にゼロになるように回路設計が行われているが、閾値電圧を所望の閾値電圧に決定し、その閾値電圧においてドレイン電流の温度特性を測定することによって、ドレイン電流の温度依存係数が実質的にゼロになるように、ドレイン電圧とゲート電圧を決定することができる。ドレイン電圧とゲート電圧の組P(Vg、Vd)を求め、MOSFETの動作バイアス点が上記P(Vg、Vd)と一致するように、トランジスタ・サイズ(例えばゲート幅)を設定し、回路設計を行う。
上記のように、トランジスタ単体レベル、機能回路ブロック・レベル、あるいはチップ・レベルなどにおいて適切に設計を行うことによって、製品チップの動作特性の温度依存性を効果的に設計、制御することができる。しかし、製造プロセスにおいては、製造ばらつきなどのために、必ずしも所望特性の製品を設計通りに製造することができない場合もある。このような点を考慮し、所定の動作特性の温度依存性係数が所望の値となるように調整回路を半導体回路装置内に実装することが好ましい。所定の動作特性の温度依存性係数を調整可能とするため、チップ内に予め予備回路を形成することは、好ましい態様の一つである。例えば、所定の機能回路ブロックの入力側、出力側、途中などに予備回路を予め形成し、温度依存性の調整を可能とすることができる。例えば、予備回路の接続を切替えることによって、温度依存性が実質的になくなるように調整することができる。
図7は、一つの機能回路ブロック内に複数の予備回路が形成された例を示している。図7に示すように、一つの機能回路ブロック内に機能回路ブロックA(701)と機能回路ブロックA´(702)が形成されている。また、入力と機能回路ブロックAとの間に予備回路1(703)が、機能回路ブロックAと機能回路ブロックA´の間に予備回路2(704)が、機能回路ブロックA´と出力との間に予備回路3(705)が、それぞれ形成されている。図7においては、予備回路2(704)が使用されている例が示されている。尚、予備回路は、チップ・サイズに影響を与えない程度の小規模回路であることが好ましい。
予備回路の例としては、機能回路ブロックA、A´とは異なるMOSFETサイズ(ゲート幅Wやゲート長L)あるいは異なる閾値電圧を有するMOSFET、さらには、抵抗、コンデンサなどで回路を構成することができる。回路の切り替えは、上層金属配線を変更することによって行うことができる。配線の変更は、製造プロセスにおけるマスク・レイアウトを変更することによって、あるいは、チップ形成後にレーザや電気的切断トリミングなどによって上層金属配線を変更することによって行うことができる。
接続の切り替え可能な予備回路を形成するほか、図8に示すように、MOSFETの閾値電圧を自動的に補正することができる閾値電圧制御部801をチップ内に形成することは、所望の温度特性を得るために好ましい態様の一つである。閾値電圧制御部801は、例えば、機能回路ブロックA内の特定のトランジスタをモニタし、その閾値電圧の温度依存性が最も小さい値に維持されるように、そのトランジスタを制御する。例えば、リーク電流の変動を検出し、トランジスタへのバックバイアス電圧をリーク電流の変動に応じて変化させることによって、トランジスタの閾値電圧を所望の値に近づくように制御することができる。これによって、例えば、動作特性が実質的に温度依存性をもたないように、効果的に制御することができる。
図9は、特定トランジスタの閾値電圧を制御する回路構成の一例を示している。図9において、トランジスタM4が制御されるトランジスタである。トランジスタM4(901)には、VBBというバックバイアスが与えられており、これを変化させることによって閾値電圧を制御することができる。例えば、リーク電流が増加するとN1の電位が低下する。これによって次段の回路に信号が入力され、最終的に信号NoutがLからHに反転する。HのNout信号がCONTROL部902に入力され、CONTROL部902はVBBを引き下げる。これによって、リーク電流は減少する。このように、バイアスポイントを変化させることで実効的な閾値電圧を変化させることができる。
上記トランジスタ特性に関する説明から理解されるように、トランジスタの閾値電圧を変化させる他、チップ内部の内部電圧を制御することによって、回路の温度依存性(ZTC)を制御することができる。図10は、チップ内に形成された機能回路ブロックA(1001)、B(1002)及びC(1003)と、機能回路ブロックA、Bのそれぞれに内部電圧を供給する内部電圧生成回路1004とを示している。内部電圧生成部1004は外部から供給された電源電圧から、機能回路ブロックA、Bのそれぞれのために異なる内部電圧を生成し、供給することができる。
内部電圧生成部1004は、温度を検出する温度検出部1005と、温度検出部1005によって検出された温度に基づいて内部電圧を変化させる内部電圧制御部1006を備えている。それぞれの具体的回路構成は、すでに広く知られた多くの回路構成から、設計によって適宜、適切なものを構成することができる。内部電圧制御部1006は、各機能回路ブロックの温度依存係数が設計値に維持されるように、供給する電圧値を制御する。例えば、内部電圧制御部1006は、機能回路ブロックA、Bの所定特性の温度依存性が実質的にないように、それぞれの機能回路ブロックのための内部電圧を検出温度に応じて変化させることができる。
以上のように、本形態の設計手法に従うことによって、チップ・レベルでの所定特性の温度依存性を効果的に制御する、特に、チップの所定特性が実質的に温度依存性を持たないようにすることができる。また、チップ内にプロセスばらつきを補正する回路を形成することによって、製品量産に対しても効果的に対応することができる。所定特性が温度依存性を持たないチップを用意することによって、あるいは、所定特性の温度依存性が制御されているチップを用意することによって、複数のチップを使用するシステムの安定動作やシステム設計の容易化に寄与することができる。特に、低電圧化が進んだ世代に製品において、システム上(一つのプリント基板上)での動作速度の温度依存性係数の正負が逆であるチップが実装されることが考えられるため、本発明を利用することによって、温度係数をほぼゼロにすることや、温度係数を正負のどちらかに揃えることによる効果は大きなものとなる。
500 メモリ、501 Timer回路、502 センス・アンプ部、
503 内部電源発生回路、504 アドレス・バッファ、
505 アドレス・デコーダ、506 メモリ・セル・アレイ部、
507 Write/Read制御部、508 出力バッファ部、
701 機能回路ブロックA、702 機能回路ブロックA´、
703 予備回路1、704 予備回路2、705 予備回路3、
801 閾値電圧制御部、901 トランジスタM4、
902 CONTROL部、1001 機能回路ブロックA、
1002 機能回路ブロックB、1003 機能回路ブロックC、
1004 内部電圧生成回路、1005 温度検出部、
1006 内部電圧制御部
503 内部電源発生回路、504 アドレス・バッファ、
505 アドレス・デコーダ、506 メモリ・セル・アレイ部、
507 Write/Read制御部、508 出力バッファ部、
701 機能回路ブロックA、702 機能回路ブロックA´、
703 予備回路1、704 予備回路2、705 予備回路3、
801 閾値電圧制御部、901 トランジスタM4、
902 CONTROL部、1001 機能回路ブロックA、
1002 機能回路ブロックB、1003 機能回路ブロックC、
1004 内部電圧生成回路、1005 温度検出部、
1006 内部電圧制御部
Claims (28)
- 半導体回路装置の設計方法であって、
前記半導体回路装置に含まれるMOSFETであって、主たる動作領域が線形領域において動作するMOSFETを決定するステップと、
前記半導体回路装置に含まれるMOSFETであって、主たる動作領域が飽和領域において動作するMOSFETを決定するステップと、
前記線形領域において動作するMOSFETの温度依存性を制御するために、前記線形領域において動作するMOSFETの閾値電圧を、第1のルールに従って決定するステップと、
前記飽和領域において動作するMOSFETの温度依存性を制御するために、前記飽和領域において動作するMOSFETの閾値電圧を、前記第1のルールとは異なる第2のルールに従って決定するステップと、
を有する半導体回路装置の設計方法。 - 前記線形領域において動作するMOSFETと前記飽和領域において動作するMOSFETとは、それぞれのドレイン電流の温度依存性が最も小さくなるように閾値電圧が決定される、請求項1に記載の半導体回路装置の設計方法。
- 前記線形領域において動作するMOSFETと前記飽和領域において動作するMOSFETのそれぞれの閾値電圧は、ゲート長に従って調整される、請求項2に記載の半導体回路装置の設計方法。
- 前記線形領域において動作するMOSFETと前記飽和領域において動作するMOSFETの閾値電圧は、チャネル基板不純物分布の不均一性を設定することによって調整される、請求項1に記載の半導体回路装置の設計方法。
- 前記半導体回路装置は、NMOSFETとPMOSFETを含み、
前記NMOSFETおよびPMOSFETの絶対値での閾値電圧の高い方の上限値は、処理速度に関する動作特性の条件によって規定され、
前記NMOSFETおよびPMOSFETの絶対値での閾値電圧の低い方の下限値は、消費電力の条件によって規定される、
請求項1に記載の半導体回路装置の設計方法。 - 複数の機能回路ブロックを有する半導体回路装置の設計方法であって、
第1の機能回路ブロックについて、前記第1の機能回路ブロックの所定動作特性の温度依存係数が所定値を有するように、MOSFETの閾値電圧を設定するステップと、
第2の機能回路ブロックについて、前記第1の機能回路ブロックとは別に、前記第2の機能回路ブロックの所定動作特性の温度依存係数が所定値を有するように、MOSFETの閾値電圧を設定するステップと、
を有する半導体回路装置の設計方法。 - 複数の機能回路ブロックを含む半導体回路装置の設計方法であって、
前記複数の機能回路ブロックの一部の機能回路ブロックが、所定動作特性について正の温度依存係数を有するように設計し、
前記複数の機能回路ブロックの他の機能回路ブロックが、所定動作特性について負の温度依存係数を有するように設計し、
前記複数の機能ブロック全体として実質的に所定動作特性の温度依存性がゼロとなるように、前記複数の機能回路ブロックを設計する、
半導体回路装置の設計方法。 - 前記複数の機能ブロック全体として実質的に所定動作特性の温度依存性がゼロとなるように、前記複数の機能回路ブロックのMOSFETの閾値電圧を設定する、請求項9に記載の半導体回路装置の設計方法。
- MOSFETのゲート電圧とドレイン電圧が同一である半導体回路の設計方法であって、
(a)所定の閾値電圧の条件においてドレイン電圧/ゲート電圧を変化させ、前記MOSFETのドレイン電流の温度依存性を測定し、ドレイン電流の温度依存係数が実質的に0であるドレイン電圧/ゲート電圧を決定するステップと、
(b)前記閾値電圧を変更して、前記ステップ(a)を繰り返すステップと、
(c)前記ステップ(a)及び(b)において各閾値電圧について決定されたドレイン電圧/ゲート電圧と予め定められたドレイン電圧/ゲート電圧とに基づき、前記MOSFETの閾値電圧を決定するステップと、
を有する半導体回路の設計方法。 - MOSFETのゲート電圧とドレイン電圧が一定である半導体回路の設計方法であって、
(a)所定の閾値電圧の条件において、MOSFETのドレイン電圧及び/またはゲート電圧を変化させることによって、前記MOSFETのドレイン電流の温度依存係数が実質的に0である条件を決定するステップと、
(b)前記閾値電圧を変更して、前記ステップ(a)を繰り返すステップと、
(c)前記ステップ(a)及び(b)において各閾値電圧について決定されたドレイン電圧及び/またはゲート電圧と予め定められたドレイン電圧及び/またはゲート電圧とに基づき、前記MOSFETの閾値電圧を決定するステップと、
を有する半導体回路の設計方法。 - MOSFETのゲート電圧とドレイン電圧が一定である半導体回路の設計方法であって、
(a)MOSFETの閾値電圧を決定するステップと、
(b)前記閾値電圧の条件においてMOSFETのドレイン電圧及び/またはゲート電圧を変化させることによって、前記MOSFETのドレイン電流の温度依存係数が実質的に0であるドレイン及びゲート電圧の組を決定するステップと、
(c)前記MOSFETのドレイン電圧及び/またはゲート電圧を、前記ステップ(b)において決定された組と一致するように、前記MOSFETのゲート・サイズを決定するステップと、
を有する半導体回路の設計方法。 - NMOSFETとPMOSFETを含む半導体回路装置の設計方法であって、
(a)NMOSFETが所定の閾値を有する条件において、PMOSFETの異なる複数の閾値のそれぞれについて、前記半導体集積回路装置の所定の動作特性の温度依存性を測定するステップと、
(b)PMOSFETが所定の閾値を有する条件において、NMOSFETの異なる複数の閾値のそれぞれについて、前記半導体集積回路装置の所定の動作特性の温度依存性を測定するステップと、
(c)前記ステップ(a)及び(b)の結果に基づいて、所定の動作特性の温度依存性が所定値範囲内であるように前記PMOSFETとNMOSFETの閾値を決定するステップと、
を有する半導体回路装置の設計方法。 - 前記ステップ(a)は、NMOSFETの異なる複数の閾値について行われる、請求項14に記載の半導体回路装置の設計方法。
- PMOSFETとNMOSFETとを含む半導体回路装置の設計方法であって、
所定の動作特性の温度依存係数が予め定められた値となるように、NMOSFETの閾値電圧を決定するステップと、
前記所定の動作特性の温度依存係数が予め定められた値となるように、PMOSFETの閾値電圧を決定するステップと含み、
前記NMOSFET及び前記PMOSFETの内の絶対値での閾値電圧が高い方を決定するステップにおいて、前記閾値電圧の上限値は、処理速度に関する動作特性の条件によって規定され、
前記NMOSFET及び前記PMOSFETの内の絶対値での閾値電圧が低い方を決定するステップにおいて、前記閾値電圧の下限値は、消費電力の条件によって規定される、
半導体回路装置の設計方法。 - 半導体回路装置の設計方法であって、
(a)MOSFETのドレイン電流及び閾値電圧の温度依存性を測定するステップと、
(b)前記ステップ(a)における測定結果に基づいて、回路シミュレータによって、前記MOSFETの所定閾値電圧における、前記半導体回路装置の所定特性の温度依存性を計算するステップと、
(c)前記ステップ(b)を、異なる閾値電圧において繰り返すステップと、
(d)前記ステップ(b)及び(c)において計算された前記所定特性の温度依存性に基づいて、前記所定特性が予め定めされた温度依存係数を有するように、閾値電圧を決定するステップと、
を有する、半導体回路装置の設計方法。 - 前記ステップ(d)の後に、前記所定特性が予め定められた値となるように、前記MOSFETのゲート・サイズを決定するステップをさらに有する、請求項17に記載の半導体回路装置の設計方法。
- 前記請求項1から18に記載の設計方法のいずれか一つによって設計された半導体回路装置。
- 複数の機能回路ブロックと、
前記複数の機能回路ブロックの内の少なくとも一つの所定動作特性の温度依存性係数を予め定められた値になるように調整する調整回路と、
を有する半導体回路装置。 - 前記複数の機能回路ブロックの内の少なくとも一つは、前記機能回路ブロックの機能に寄与する常用回路部を備え、
前記調整回路は、前記機能回路ブロックの所定動作特性の温度依存性係数が予め定められた値になるように前記常用回路部へ選択的に接続される予備回路を含む、
請求項20に記載の半導体回路装置。 - 前記予備回路は、前記温度依存性係数が実質的に0となるように前記常用回路部へ接続される、請求項21に記載の半導体回路装置。
- 前記調整回路は、前記少なくとも一つの機能回路ブロックの所定動作特性の温度依存係数が予め定められた値になるように、その機能回路ブロックに含まれるMOSFETの閾値電圧を制御する、請求項20に記載の半導体回路装置。
- 前記調整回路は、前記温度依存性係数が実質的に0となるように前記閾値電圧を制御する、請求項23に記載の半導体回路装置。
- 前記調整回路は、外部から供給される外部電圧から、前記複数の機能回路ブロックの第1の機能回路ブロックに供給する内部電圧を生成し、前記第1の機能回路ブロックの所定の動作特性が予め定めされた温度依存係数になるように、前記第1の機能回路ブロックへ供給する内部電圧を制御する、請求項20に記載の半導体回路装置。
- 前記調整回路は、前記第1の機能回路ブロックに供給する内部電圧とは異なる内部電圧を、第2の機能回路ブロックに供給し、前記第2の機能回路ブロックの所定の動作特性が予め定めされた温度依存係数になるように、前記第2の機能回路ブロックへ供給する内部電圧を制御する、請求項25に記載の半導体回路装置。
- 前記調整回路は、前記第1の機能回路ブロックの所定の動作特性の温度依存係数が実質的に0となるように、前記第1の機能回路ブロックへ供給する内部電圧を制御する、請求項25に記載の半導体回路装置。
- 前記調整回路は温度を検知する温度検知部を備え、前記温度検知部に検知された温度に基づいて、生成する内部電圧を制御する、請求項25に記載の半導体回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371186A JP2005210099A (ja) | 2003-12-25 | 2004-12-22 | 半導体回路装置の設計方法、半導体回路の設計方法及び半導体回路装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003429340 | 2003-12-25 | ||
JP2004371186A JP2005210099A (ja) | 2003-12-25 | 2004-12-22 | 半導体回路装置の設計方法、半導体回路の設計方法及び半導体回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005210099A true JP2005210099A (ja) | 2005-08-04 |
Family
ID=34914090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004371186A Pending JP2005210099A (ja) | 2003-12-25 | 2004-12-22 | 半導体回路装置の設計方法、半導体回路の設計方法及び半導体回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005210099A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009537103A (ja) * | 2006-06-30 | 2009-10-22 | インテル・コーポレーション | 漏れ電力推定 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02350A (ja) * | 1987-05-22 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
JP2002215258A (ja) * | 2001-01-23 | 2002-07-31 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2004
- 2004-12-22 JP JP2004371186A patent/JP2005210099A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02350A (ja) * | 1987-05-22 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
JP2002215258A (ja) * | 2001-01-23 | 2002-07-31 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009537103A (ja) * | 2006-06-30 | 2009-10-22 | インテル・コーポレーション | 漏れ電力推定 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Croon et al. | Matching properties of deep sub-micron MOS transistors | |
US7276956B2 (en) | Integrated circuit apparatus controlling source voltage of MOSFET based on temperature | |
US7868606B2 (en) | Process variation on-chip sensor | |
US20080186082A1 (en) | Digital Adaptive Voltage Supply | |
US20060253823A1 (en) | Semiconductor integrated circuit and method for designing same | |
US7696811B2 (en) | Methods and circuits to reduce threshold voltage tolerance and skew in multi-threshold voltage applications | |
US20080151673A1 (en) | PG-Gated Data Retention Technique for Reducing Leakage in Memory Cells | |
US20110153055A1 (en) | Wide-range quick tunable transistor model | |
US8225257B2 (en) | Reducing path delay sensitivity to temperature variation in timing-critical paths | |
US20050144576A1 (en) | Design method for semiconductor circuit device, design method for semiconductor circuit, and semiconductor circuit device | |
US6814485B2 (en) | On-die thermal monitoring technique | |
US20060282249A1 (en) | Circuit simulation method and circuit simulation apparatus | |
Chen et al. | A CMOS thermal sensor and its applications in temperature adaptive design | |
JP4894915B2 (ja) | 情報処理装置設計方法、情報処理装置設計プログラム | |
JP2005210099A (ja) | 半導体回路装置の設計方法、半導体回路の設計方法及び半導体回路装置 | |
Stine et al. | Simulating the impact of pattern-dependent poly-CD variation on circuit performance | |
US8862417B2 (en) | Systems and methods for determining adjustable wafer acceptance criteria based on chip characteristics | |
Clark et al. | SRAM cell optimization for low AV T transistors | |
JPWO2007052334A1 (ja) | 論理セルの構成処理方法、及び、プログラム | |
Deng et al. | SOI FinFET nFET-to-pFET tracking variability compact modeling and impact on latch timing | |
Saxena et al. | Test structures and analysis techniques for estimation of the impact of layout on MOSFET performance and variability | |
Golanbari et al. | Achieving energy efficiency for near-threshold circuits through postfabrication calibration and adaptation | |
Mande et al. | Computationally efficient methodology for statistical characterization and yield estimation due to inter-and intra-die process variations | |
JP2006302330A (ja) | Sramにおけるリーク電流測定方法 | |
US8539426B2 (en) | Method and system for extracting compact models for circuit simulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071015 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110506 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110913 |