JP2005209907A - Annealing method and base member with wiring formed using annealing method - Google Patents
Annealing method and base member with wiring formed using annealing method Download PDFInfo
- Publication number
- JP2005209907A JP2005209907A JP2004015275A JP2004015275A JP2005209907A JP 2005209907 A JP2005209907 A JP 2005209907A JP 2004015275 A JP2004015275 A JP 2004015275A JP 2004015275 A JP2004015275 A JP 2004015275A JP 2005209907 A JP2005209907 A JP 2005209907A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistance value
- annealing method
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、基材上に形成された導電性材料を含んでなる薄膜の電気抵抗値を低減するためのアニール方法およびそのアニール方法を用いて電極が形成された基材に関するものである。 The present invention relates to an annealing method for reducing the electrical resistance value of a thin film comprising a conductive material formed on a substrate, and a substrate on which an electrode is formed using the annealing method.
従来より、シリコン基板やガラス基板上にスパッタ法やCVD法で形成された金属薄膜を配線として用いることが半導体やディスプレイ等のデバイスに応用されている。金属薄膜を配線に使用する場合、その電気抵抗値は低い方が好ましい。スパッタ法やCVD法で形成された金属薄膜はその電気抵抗値がその材質のバルク値よりも数倍高い値を示すという課題があり、その電気抵抗値の低減方法が望まれる。また、近年、溶媒に金属粒子を分散させたインクを、インクジェット法やディスペンサ法や各種印刷法により、金属薄膜を成膜する方法も実施されている。この場合の電気抵抗値は、その材質のバルク値よりもかなり高い値となるため、電気抵抗値の低減方法が必須となる。 Conventionally, the use of a metal thin film formed on a silicon substrate or glass substrate by sputtering or CVD as wiring has been applied to devices such as semiconductors and displays. When a metal thin film is used for wiring, it is preferable that the electrical resistance value is low. A metal thin film formed by sputtering or CVD has a problem that its electric resistance value is several times higher than the bulk value of the material, and a method for reducing the electric resistance value is desired. In recent years, a method of forming a metal thin film using an ink in which metal particles are dispersed in a solvent by an ink-jet method, a dispenser method, or various printing methods has been implemented. In this case, since the electric resistance value is considerably higher than the bulk value of the material, a method for reducing the electric resistance value is essential.
電気抵抗値を低減する方法として、基材全体を昇温し長時間保持する長時間アニール方法が良く知られている。このアニール方法では、基材全体を高温に保持する必要があり、これにより、基材の撓み等が発生し、また、基材へのダメージが少ない温度でのアニールを行うと、十分に電気抵抗値の低減を行うことができないという課題がある。 As a method for reducing the electrical resistance value, a long-time annealing method in which the entire substrate is heated and held for a long time is well known. In this annealing method, it is necessary to keep the entire base material at a high temperature. This causes bending of the base material, and if annealing is performed at a temperature with little damage to the base material, sufficient electrical resistance can be obtained. There is a problem that the value cannot be reduced.
この課題を解決するため、特許文献1のような提案がなされている。これは、基板上に形成された金属薄膜にエキシマレーザの光を照射し、金属薄膜を加熱溶融させ、その後冷却し再結晶させることにより、電気抵抗値の低減をはかるというものである。この場合、レーザ光により、基材全体を昇温させるのではなく、金属薄膜の部分だけを選択的に昇温させることができるため、基材へのダメージが少ない状態で金属薄膜の電気抵抗値の低減が可能となる。
しかしながら、前記従来の構成では、金属薄膜に選択的にレーザ光を照射するためにはレーザ光をあるサイズに集光する必要があり、基板上に形成された金属薄膜すべてにその集光したレーザ光を照射するには、非常に時間がかかってしまい効率的ではない。また、金属薄膜にレーザ光を選択的に照射しようとした場合、レーザ光をかなり集光させ、位置合わせを厳密に行ったとしても、基材に対して直接レーザ光が照射される部分は発生し、その部分にはダメージが生じてしまう。 However, in the conventional configuration, in order to selectively irradiate the metal thin film with the laser beam, it is necessary to focus the laser beam to a certain size, and the focused laser beam is applied to all the metal thin films formed on the substrate. Irradiation with light takes much time and is not efficient. In addition, when trying to selectively irradiate a metal thin film with laser light, even if the laser light is considerably condensed and alignment is performed strictly, a portion where the laser light is directly irradiated to the base material is generated. However, damage will occur in that part.
また、近年、基板として、フレキシブル性、低コストの観点から樹脂フィルムを用いる検討が多数実施されているが、樹脂フィルムを用いる場合は、よりレーザによるダメージは大きくなる。 In recent years, many studies have been conducted on using a resin film as a substrate from the viewpoint of flexibility and low cost. However, when a resin film is used, damage caused by a laser becomes larger.
本発明は、前記課題を解決するもので、金属薄膜の部分だけを選択的に、かつ短時間で効率良くアニールし、それにより、金属薄膜の電気抵抗値の低減を行うことのできるアニール方法、及びそのアニール方法を用いて配線を形成した基材を提供することを目的とする。 An object of the present invention is to solve the above-mentioned problems, and selectively anneal only a portion of a metal thin film efficiently in a short time, whereby an annealing method capable of reducing the electric resistance value of the metal thin film, Another object of the present invention is to provide a substrate on which wiring is formed using the annealing method.
前記従来の課題を解決するために、本発明のアニール方法は、基材上に、導電性材料を含んでなる薄膜を形成する工程と、薄膜に電位差のある少なくとも二つの電極を電気的に接続させることにより通電し、通電部分を発熱させ通電部分の電気抵抗値を低減させる工程とを有したものである。 In order to solve the above-described conventional problems, the annealing method of the present invention includes a step of forming a thin film containing a conductive material on a base material and electrically connecting at least two electrodes having a potential difference to the thin film. And a step of reducing the electrical resistance value of the energized portion by generating electricity.
本方法によって、薄膜の部分だけを選択的に発熱させることができ、これにより、基材へのダメージが少ない状態にて、薄膜部分の電気抵抗値の低減が可能となる。また、通電開始後、電気抵抗値が低くなった部分と十分に低くなっていない部分が混在する場合、電気抵抗値が低くなった部分は発熱しにくく、電気抵抗値が十分に低くなっていない部分は、発熱しやすいため、最終的には、全体の電気抵抗値の低減を安定して行うことができる。 By this method, it is possible to selectively generate heat only in the thin film portion, which makes it possible to reduce the electrical resistance value of the thin film portion with little damage to the substrate. In addition, when the part where the electrical resistance value is low and the part where the electrical resistance value is not low are mixed after the start of energization, the part where the electrical resistance value is low is difficult to generate heat and the electrical resistance value is not sufficiently low. Since the portion easily generates heat, the overall electric resistance value can be stably reduced finally.
また、前記アニール方法において、電位差のある少なくとも二つの電極に対する通電は、電流の制限がなされているものである。 In the annealing method, the current is limited for energization of at least two electrodes having a potential difference.
本方法では、通電を行い、薄膜の電気抵抗値が低減していった時、電流を制限しているため、発熱量も同時に低減していき、発熱しすぎるという問題がなくなる。また、部分的に抵抗値の低減が不十分な状態があっても、その部分だけが異常な発熱をすることもなくなるため、電気抵抗値の低減を安定して行うことができる。 In this method, since the current is limited when energization is performed and the electric resistance value of the thin film is reduced, the amount of heat generation is also reduced at the same time, and the problem of excessive heat generation is eliminated. Further, even if there is a state where the resistance value is partially insufficiently reduced, only that part does not generate abnormal heat, so that the electrical resistance value can be stably reduced.
また、前記アニール方法において、導電性材料を含んでなる薄膜は、電気的に複数の薄膜に分離されたものであり、かつ、2つの電極のうち、第1の電極は、少なくとも2つ以上の薄膜と同時に電気的に接続され、第2の電極は、第1の電極により電気的に接続された薄膜のうち、いずれか1つの薄膜に電気的に接続したものである。 In the annealing method, the thin film containing the conductive material is electrically separated into a plurality of thin films, and the first electrode of the two electrodes includes at least two or more. The second electrode is electrically connected simultaneously with the thin film, and the second electrode is electrically connected to any one of the thin films electrically connected by the first electrode.
電気的に分離された複数の薄膜を同一電極により同時に通電した場合は、通電開始後、電気抵抗値が下がってきた側の薄膜に電気が流れやすくなってしまい、もう他の薄膜には電気が流れにくくなり、それにより発熱しなくなり、結果的に、電気抵抗値の低減が十分に行われなくなる。 When a plurality of electrically separated thin films are energized simultaneously with the same electrode, after the start of energization, it becomes easier for electricity to flow to the thin film on the side where the electrical resistance value has decreased, and the other thin film has electricity. It becomes difficult to flow, thereby preventing heat generation, and as a result, the electric resistance value is not sufficiently reduced.
本方法では、電気的に分離された複数の薄膜を同一電極により同時に通電していないため、それぞれの薄膜の電気抵抗値を安定して低減することができる。また、2つの電極のうち第1の電極は、2つ以上の薄膜と同時に接続しているため、各々の薄膜に2つの電極を接続することを容易に実施することができる。 In this method, since a plurality of electrically separated thin films are not energized simultaneously by the same electrode, the electric resistance value of each thin film can be stably reduced. In addition, since the first electrode of the two electrodes is connected simultaneously with two or more thin films, it is possible to easily connect the two electrodes to each thin film.
また、前記アニール方法において、平均粒子径が2〜100nmの導電性材料を分散させた液体を基材に塗布することにより薄膜を形成したものである。 Moreover, in the said annealing method, the thin film was formed by apply | coating to the base material the liquid which disperse | distributed the electroconductive material with an average particle diameter of 2-100 nm.
本方法では、粒子状の導電性材料を液体に分散させたものであり、基材上に形成されただけの薄膜の電気抵抗値は、その導電性材料のバルクの値よりもかなり高いものである。この場合、電気抵抗値を均一に安定して低減することは非常に重要であり、通電開始後、電気抵抗値が十分に低減できていない部分を選択的に発熱させることができるアニール方法は非常に好ましく用いることができる。 In this method, a particulate conductive material is dispersed in a liquid, and the electric resistance value of the thin film formed on the substrate is much higher than the bulk value of the conductive material. is there. In this case, it is very important to reduce the electrical resistance value uniformly and stably, and after the start of energization, there is an annealing method that can selectively generate heat in a portion where the electrical resistance value has not been sufficiently reduced. Can be preferably used.
また、前記アニール方法において、導電性材料を含んでなる薄膜が形成された基材をその基材の耐熱温度以下に一度昇温する工程を、薄膜に通電する工程の前に加えたものである。 Further, in the annealing method, the step of once raising the temperature of the base material on which the thin film containing the conductive material is formed below the heat resistance temperature of the base material is added before the step of energizing the thin film. .
通電前の薄膜の抵抗値が非常に高い場合、例えば、粒子状の導電性材料を溶媒に分散させたものを成膜して形成した薄膜の場合は、通電し発熱させるのが困難である。本方法では、基材にダメージが起きない範囲の温度に一度基材ごと昇温し、電気抵抗値の低減は不十分だが、通電し発熱させるのが可能となる範囲に電気抵抗値を低減する工程を含んでいるため、通電前の薄膜の抵抗値が非常に高い場合においても、電気抵抗値を十分に低減することができる。 When the resistance value of the thin film before energization is very high, for example, in the case of a thin film formed by depositing a particulate conductive material in a solvent, it is difficult to energize and generate heat. In this method, the temperature of the substrate is raised once to a temperature within a range where damage to the substrate does not occur, and the electric resistance value is insufficiently reduced, but the electric resistance value is reduced to a range where heat can be generated by energization. Since the process is included, even when the resistance value of the thin film before energization is very high, the electrical resistance value can be sufficiently reduced.
また、基材は樹脂フィルムとしたものである。 The substrate is a resin film.
本方法では、薄膜自身を発熱させるため、レーザを用いた場合と異なり、薄膜以外へのダメージが少なく、そのため基材が樹脂フィルムであっても好適に用いることができる。 In this method, since the thin film itself generates heat, unlike the case of using a laser, there is little damage to other than the thin film, and therefore it can be suitably used even if the substrate is a resin film.
また、本発明の基材は、前記アニール方法を用いて配線が形成されたものである。 In the base material of the present invention, wiring is formed using the annealing method.
本構成では、薄膜部分だけを発熱させるアニール方法を用いて電気抵抗値を低減した配線が形成された基板であり、ダメージの少ない基板を得ることができる。 In this configuration, a substrate on which wiring having a reduced electric resistance value is formed by using an annealing method in which only a thin film portion generates heat, and a substrate with little damage can be obtained.
本発明によれば、薄膜の部分だけを選択的に発熱させることができ、これにより、基材へのダメージが少ない状態にて、薄膜部分の電気抵抗値の低減が可能となる。また、通電開始後、電気抵抗値が低くなった部分と十分に低くなっていない部分が混在する場合、電気抵抗値が低くなった部分は発熱しにくく、電気抵抗値が十分に低くなっていない部分は、発熱しやすいため、最終的には、全体の電気抵抗値の低減を安定して行うことができる。 According to the present invention, it is possible to selectively generate heat only in the thin film portion, and thereby it is possible to reduce the electric resistance value of the thin film portion with little damage to the base material. In addition, when the part where the electrical resistance value is low and the part where the electrical resistance value is not low are mixed after the start of energization, the part where the electrical resistance value is low is difficult to generate heat and the electrical resistance value is not sufficiently low. Since the portion easily generates heat, the overall electric resistance value can be stably reduced finally.
以下本発明の実施の形態について、図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(実施の形態)
図1は、実施の形態に係るアニール方法を示す概略構成図である。1は、樹脂フィルムからなる基材であり、耐熱性、透明性の観点より、ゼオノアフィルム(日本ゼオン(株)製)を用いている。その基材1のガラス転移温度は163℃であり、また、膜厚は100μmのものを用いている。2は基材1上に形成された導電性の薄膜であり、本実施の形態では、金属粒子を溶剤に分散させた液体をインクジェット法により、基材1に塗布することにより形成している。金属粒子としては、金、銀、銅、白金等が好ましく用いられる。また、金属粒子の平均粒子径は1〜100nmのいわゆるナノ粒子が好ましく用いられる。本実施の形態では平均粒子径が20nmの銀粒子を用いており、その配合量は重量比で30%のものを用いている。また、薄膜2は複数本(図1では11本)の線形状を形成しており、乾燥後の線の長さは100mm、線幅は200μm、膜厚は0.5μmとしている。3は金属からなる第1の電極であり、複数の薄膜に電気的に接続している。4は金属からなる第2の電極であり、一つの薄膜に電気的に接続しており、また、図示なき手段により、矢印の方向に移動可能に支持され、順次他の薄膜に接続していくように構成されている。5は電源であり、接続線6により、第1の電極3、第2の電極4に通電可能に構成している。また、電源5は、第1の電極3と第2の電極4へ流す電流量を制限する制限手段を備えている。
(Embodiment)
FIG. 1 is a schematic configuration diagram showing an annealing method according to an embodiment. 1 is a base material made of a resin film, and uses a ZEONOR film (manufactured by Nippon Zeon Co., Ltd.) from the viewpoint of heat resistance and transparency. The
次に動作を説明する。基板1上に形成された薄膜の第1の電極3と第2の電極4との間の電気抵抗値は100kΩであった。この時の体積抵抗値は、0.01Ω・cmとなる。銀のバルクの体積抵抗値は、1.6μΩ・cmであるため、薄膜2の体積抵抗値は6250倍もの高い値となっている。これに対し、まず、基材1全体を140℃の環境に30分放置する。140℃であれば、基材1は熱のダメージはない。この処理の後、電極間の抵抗値を測定すると、100kΩであったものが、10kΩまで低減することができた。次に、電源5の設定を、電圧を100V、制限電流を0.02アンペアとし、薄膜2に対して通電を行った。第2の電極は1本の薄膜ごとにしか接続していないため、1本ごとに通電が行われる。薄膜2に通電を行った場合の薄膜2の状態変化を図2に示す。分かりやすくするため、基材1と薄膜2との縦横比をかなり変化させて図示化している。図2の(a)は通電前の状態であり、銀粒子が粒子として積み重なった状態である。次に(b)は通電開始、ある時間後の状態である。通電による発熱により、銀粒子が部分的に結合しており、その結合が薄膜の長手方向にばらつきが生じている。特にA部では、銀粒子の結合が他の部分に対してかなり進んでいる。この時、A部の電気抵抗値は他の部分より低くなっている。この状態の時、A部の発熱量は他の部分より少なくなっている。したがって、この状態で通電を継続すると、A部以外のところの発熱が多く、その発熱の多い部分の結合がどんどん進んでいくことになる。そして、最終的には、(c)の様に、全体の結合が進んでいき、抵抗値の低減が図れることとなる。つまり、結合の進んだところは、電気抵抗値が低くなり発熱が抑制され、結合が進んでいないところは、電気抵抗値が相対的に低くなっておらず、その部分はその後、積極的に発熱するという自己制御的動作が行われる。また、電源5には電流制限を行っているため、薄膜2の電極間全体の発熱量は徐々に低下していき、電気抵抗値が十分に下がっていない部分のみが適度の発熱を継続するということになる。この時、電流制限がなく、定電圧制御を行った時は、電気抵抗値の低減に伴い、全体の発熱量がどんどん増加するということになり、所望の制御された発熱が不可能となる。
Next, the operation will be described. The electrical resistance value between the
そして、最終的には、電極間で80Ωまで抵抗値の低減を行うことができた。この時の体積抵抗値は、8μΩ・cmであり、バルク値の5倍という、かなり低い値まで低減できている。また、この時、基材1へのダメージは、薄膜の形成された部分の横方向に2μm、縦方向に6μmまでに収まっており、通常の使用においては問題ないレベルに抑えることができている。
Finally, the resistance value could be reduced to 80Ω between the electrodes. The volume resistance value at this time is 8 μΩ · cm, which can be reduced to a considerably low value of 5 times the bulk value. At this time, the damage to the
そして、第2の電極4を矢印の方向に移動させ、他の薄膜2に通電を繰り返すことにより、基板1の薄膜2のすべての電気抵抗値の低減を行うことができる。
Then, by moving the
かかる方法によれば、薄膜2に第1の電極3と第2の電極4とにより通電し、通電部分だけを発熱させ通電部分の電気抵抗値を低減させる工程を有したことにより、薄膜2の部分だけを選択的に発熱させることができ、これにより、基材1へのダメージが少ない状態にて、薄膜2の電気抵抗値の低減が可能となる。また、通電開始後、電気抵抗値が低くなった部分と十分に低くなっていない部分が混在する場合、電気抵抗値が低くなった部分は発熱しにくく、電気抵抗値が十分に低くなっていない部分は、発熱しやすいため、最終的には、全体の電気抵抗値の低減を安定して行うことができる。
According to this method, the
また、かかる方法によれば、電源に電流の制限を行っているため、通電を行い、薄膜の電気抵抗値が低減していった時、発熱量も同時に低減していき、発熱しすぎるという問題がなくなる。また、部分的に抵抗値の低減が不十分な状態があっても、その部分だけが異常な発熱をすることもなくなるため、電気抵抗値の低減を安定して行うことができる。 In addition, according to such a method, since the current is limited to the power source, when energization is performed and the electric resistance value of the thin film is reduced, the amount of generated heat is also reduced at the same time, and the problem is that the heat is excessively generated. Disappears. Further, even if there is a state where the resistance value is partially insufficiently reduced, only that part does not generate abnormal heat, so that the electrical resistance value can be stably reduced.
また、第1の電極3は、複数の薄膜2と同時に電気的に接続され、第2の電極4は、第1の電極3により電気的に接続された薄膜2のうち、いずれか1つの薄膜2に電気的に接続したものである。電気的に分離された複数の薄膜2を同一電極により同時に通電した場合は、通電開始後、電気抵抗値が下がってきた側の薄膜2に電気が流れやすく、一方、他の薄膜2には電気が流れにくくなる。これにより他の薄膜2は発熱しなくなり、結果的に、電気抵抗値の低減が十分に行われなくなる。かかる方法によれば、電気的に分離された複数の薄膜2を同一電極により同時に通電していないため、それぞれの薄膜2の電気抵抗値を安定して低減することができる。また、2つの電極のうち第1の電極3は、2つ以上の薄膜2と同時に接続しているため、各々の薄膜2に2つの電極を接続することを容易に実施することができる。
The
また、かかる方法によれば、平均粒子径が2〜100nmの導電性材料を分散させた液体を基材1に塗布することにより薄膜2を形成したものであり、基材1上に形成されただけの薄膜2の電気抵抗値は、その導電性材料のバルクの値よりもかなり高いものである。この場合、電気抵抗値を均一に安定して低減することは非常に重要であり、通電開始後、電気抵抗値が十分に低減できていない部分を選択的に発熱させることができる本方法は非常に好ましく用いることができる。
Further, according to this method, the
また、通電前の薄膜2の電気抵抗値が非常に高い場合、例えば、粒子状の導電性材料を溶媒に分散させたものを成膜して形成した薄膜2の場合は、通電し発熱させるのが困難である。かかる方法によれば、基材1にダメージが起きない範囲の温度に一度基材1ごと昇温し、電気抵抗値の低減としては不十分だが、通電し発熱させるのが可能となる範囲に電気抵抗値を低減する工程を含んでいるため、通電前の薄膜2の電気抵抗値が非常に高い場合においても、電気抵抗値を十分に低減することができる。
Further, when the electric resistance value of the
また、かかる方法によれば、基材1は樹脂フィルムを用いており、薄膜2自身を発熱させるためレーザを用いた場合と異なり、薄膜2以外へのダメージが非常に少なく、そのため基材1が樹脂フィルムであっても好適に用いることができる。
Further, according to this method, the
また、かかる構成によれば、薄膜2の部分だけを発熱させるアニール方法を用いて電気抵抗値を低減した配線が形成されたものであるため、ダメージの少ない基板1を得ることができる。
In addition, according to such a configuration, the
また、本実施の形態において、基材1は樹脂フィルムを用いたが、これは、ガラス、シリコン等の基材も好適に用いることができる。
Moreover, in this Embodiment, although the
また、本実施の形態において、インクジェット法により薄膜2を形成したが、これは、各種印刷法やディスペンサ法等により形成したものでも良い。さらには、薄膜2の形成には、金属粒子を分散させた液体を用いたが、これは、スパッタ、CVDにより薄膜2を形成したものでも良い。
Moreover, in this Embodiment, although the
また、本実施の形態において、第1の電極3と第2の電極4とは共に金属からなるが、これは、薄膜2との接触部分に導電性のゴムを備え、薄膜2との接触状態を良好に保つことも好適に用いることができる。
Further, in the present embodiment, both the
また、本実施の形態において、長時間のアニール処理を行ったが、薄膜2形成後の電極間の抵抗値が、例えば10kΩ以下であれば、必ずしもこの処理は不要であることは言うまでもない。
In the present embodiment, a long-time annealing process is performed. Needless to say, this process is not necessarily required if the resistance value between the electrodes after the formation of the
また、本実施の形態において、薄膜2への通電の仕方は特に限定していないが、これは、DCの印加だけでなく、間欠的なパルス印加を行うことも好ましく用いることができる。
In the present embodiment, the way of energizing the
本発明にかかるアニール方法は、基材上に形成された導電性材料を含んでなる薄膜に通電することにより、その薄膜を発熱させるという効果を有し、その薄膜の抵抗値を低減する事だけでなく、薄膜の表面性を高めること、基材との接着力を高めること、その発熱によりその近傍の材質を加熱すること等にも有用である。 The annealing method according to the present invention has the effect of heating the thin film by energizing the thin film containing the conductive material formed on the base material, and only reduces the resistance value of the thin film. In addition, it is useful for enhancing the surface properties of the thin film, increasing the adhesive force with the base material, and heating the material in the vicinity thereof by the heat generation.
1 基材
2 薄膜
3 第1の電極
4 第2の電極
5 電源
6 接続線
DESCRIPTION OF
Claims (7)
前記薄膜に電位差のある少なくとも二つの電極を電気的に接続させることにより通電し、前記通電部分を発熱させ前記通電部分の電気抵抗値を低減させる工程と、
を有するアニール方法。 Forming a thin film comprising a conductive material on a substrate;
Energizing the thin film by electrically connecting at least two electrodes having a potential difference, generating heat in the energized part and reducing the electrical resistance value of the energized part;
An annealing method comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004015275A JP4107242B2 (en) | 2004-01-23 | 2004-01-23 | Annealing method and substrate on which wiring is formed using the annealing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004015275A JP4107242B2 (en) | 2004-01-23 | 2004-01-23 | Annealing method and substrate on which wiring is formed using the annealing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209907A true JP2005209907A (en) | 2005-08-04 |
JP4107242B2 JP4107242B2 (en) | 2008-06-25 |
Family
ID=34900793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004015275A Expired - Fee Related JP4107242B2 (en) | 2004-01-23 | 2004-01-23 | Annealing method and substrate on which wiring is formed using the annealing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4107242B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004482A (en) * | 2007-06-20 | 2009-01-08 | Olympus Corp | Method for manufacturing wiring board |
KR100915708B1 (en) * | 2007-08-31 | 2009-09-04 | 한국기계연구원 | Heating substrate equipped with conductive-thin-film and electrode and manufacturing method of the same |
JP2012156470A (en) * | 2011-01-28 | 2012-08-16 | Nippon Steel Chem Co Ltd | Method of manufacturing flexible circuit board |
JP2014049617A (en) * | 2012-08-31 | 2014-03-17 | Furukawa Co Ltd | Manufacturing method of substrate |
WO2018034488A1 (en) * | 2016-08-19 | 2018-02-22 | 주식회사 히톨로지 | Flexible planar heating element and method for manufacturing same |
-
2004
- 2004-01-23 JP JP2004015275A patent/JP4107242B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004482A (en) * | 2007-06-20 | 2009-01-08 | Olympus Corp | Method for manufacturing wiring board |
KR100915708B1 (en) * | 2007-08-31 | 2009-09-04 | 한국기계연구원 | Heating substrate equipped with conductive-thin-film and electrode and manufacturing method of the same |
US8791394B2 (en) | 2007-08-31 | 2014-07-29 | Korea Institute Of Machinery & Materials | Heating substrate equipped with conductive thin film and electrode, and manufacturing method of the same |
JP2012156470A (en) * | 2011-01-28 | 2012-08-16 | Nippon Steel Chem Co Ltd | Method of manufacturing flexible circuit board |
JP2014049617A (en) * | 2012-08-31 | 2014-03-17 | Furukawa Co Ltd | Manufacturing method of substrate |
WO2018034488A1 (en) * | 2016-08-19 | 2018-02-22 | 주식회사 히톨로지 | Flexible planar heating element and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP4107242B2 (en) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Williams et al. | Silver nanowire inks for direct-write electronic tattoo applications | |
JP4105107B2 (en) | Electronically addressable microencapsulated ink and display thereof | |
Kwon et al. | Low-temperature oxidation-free selective laser sintering of Cu nanoparticle paste on a polymer substrate for the flexible touch panel applications | |
TW201008869A (en) | Treatment of whiskers | |
JP2004165587A (en) | Superfine fluid jet device | |
US8182641B2 (en) | Bonding method and bonded structure | |
JP4107242B2 (en) | Annealing method and substrate on which wiring is formed using the annealing method | |
JP2006175765A (en) | Method of anodic bonding of silicon member, method of manufacturing inkjet head by using the same, inkjet head, and inkjet recorder using the same | |
EP2792490B1 (en) | Method for controlling the temperature of a jetting device | |
JP2016168841A (en) | Element substrate and liquid discharge method | |
US6736490B2 (en) | Ink jet recording head and non-linear electrical element | |
JP2007200659A (en) | Method of manufacturing metal film | |
US10315418B2 (en) | Method, system, and device for supplying electrical energy through electrical conductors adjacent to electrolyte solution environments | |
US20130251887A1 (en) | Nano-patterning apparatus, system having the same, and control method thereof | |
JP2010536604A (en) | Steering fluid jet | |
Sui | A Low-Temperature Printing Technology for Fabricating Electrically Conductive Structures and Devices Using Plasma-Activated Stabilizer-Free Inks | |
JP2005205459A (en) | Method for joining members to be joined | |
JP2016046237A (en) | Heat glass | |
Urbański et al. | Experimental method for low-temperature sintering of nano-Ag inks using electrical excitation | |
JP2008060452A (en) | Manufacturing method of tape circuit board, and the tape circuit board | |
JPH08187858A (en) | Ink jet head and manufacture thereof | |
CN114604003A (en) | Thermal print head, method of manufacturing the same, and thermal printer | |
JP4479525B2 (en) | Electron emitting device, method for manufacturing electron emitting device, electro-optical device, and electronic apparatus | |
JPH021337A (en) | Thermal transfer printer | |
JPH01150580A (en) | Printing recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060801 |
|
RD01 | Notification of change of attorney |
Effective date: 20060913 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A977 | Report on retrieval |
Effective date: 20070626 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Effective date: 20070914 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080311 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080324 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110411 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20130411 |
|
LAPS | Cancellation because of no payment of annual fees |