JP2005203814A - Ridge-type semiconductor laser device manufacturing method - Google Patents

Ridge-type semiconductor laser device manufacturing method Download PDF

Info

Publication number
JP2005203814A
JP2005203814A JP2005101613A JP2005101613A JP2005203814A JP 2005203814 A JP2005203814 A JP 2005203814A JP 2005101613 A JP2005101613 A JP 2005101613A JP 2005101613 A JP2005101613 A JP 2005101613A JP 2005203814 A JP2005203814 A JP 2005203814A
Authority
JP
Japan
Prior art keywords
layer
conductive region
inp
semiconductor laser
ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005101613A
Other languages
Japanese (ja)
Inventor
Tatsuya Kimura
達也 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005101613A priority Critical patent/JP2005203814A/en
Publication of JP2005203814A publication Critical patent/JP2005203814A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ridge-type semiconductor laser device manufacturing method capable of separately controlling a current confining effect and a light-confining effect, and further realizing a low threshold and high efficiency, because the current in a ridge portion can hardly spread out to both sides, so that electrons are efficiently poured into an activity layer, and also the width of a conductive region and the thickness of high resistance regions can be controlled independently, since the high resistance regions are disposed on both sides of the conductive region forming the redge portion. <P>SOLUTION: A ridge-type semiconductor laser device manufacturing method comprises the steps of sequentially growing a cladding layer and an active layer on a substrate; and forming a ridge-shaped layer on the active layer, which consists of a conductive region forming a ridge portion and high-resistance regions, disposed on both sides of the conductive region. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、リッジ型半導体レーザの製造方法に関する。   The present invention relates to a method for manufacturing a ridge type semiconductor laser.

図14に従来のリッジ型の長波長半導体レーザの断面構造とそのプロセスフローを示す。図14において、1はP−InP基板、2はP−InPクラッド層、3は活性層、5はSiOストライプ膜、7はSiO膜、8はn−InPクラッド層である。 FIG. 14 shows a cross-sectional structure of a conventional ridge type long wavelength semiconductor laser and its process flow. In FIG. 14, 1 is a P-InP substrate, 2 is a P-InP clad layer, 3 is an active layer, 5 is a SiO 2 stripe film, 7 is a SiO 2 film, and 8 is an n-InP clad layer.

製造工程について説明すると、まずP−InP基板1上にP−InPクラッド層2(P≒1×1018cm−3,1.5μm)、活性層3(0.1μm)、n−InPクラッド層8(n≒1×1018cm−3,2.0μm)を順次、MOCVD法を用いて成長させる(図14(a))。次にウエハ表面にSiO膜をスパッタで成膜し、写真製版技術を用いてSiOストライプ膜5(幅2.0μm)を形成する(図14(b))。 The manufacturing process will be described. First, a P-InP clad layer 2 (P≈1 × 10 18 cm −3 , 1.5 μm), an active layer 3 (0.1 μm), an n-InP clad layer on a P-InP substrate 1. 8 (n≈1 × 10 18 cm −3 , 2.0 μm) are sequentially grown using the MOCVD method (FIG. 14A). Next, a SiO 2 film is formed on the wafer surface by sputtering, and a SiO 2 stripe film 5 (width 2.0 μm) is formed using a photoengraving technique (FIG. 14B).

そしてSiOストライプ膜5をマスクとしてドライエッチング技術を用いて、n−InPクラッド層8を1.8μmエッチングした後、SiOストライプ膜5をHF溶液を用いて除去する。次に表面にスパッタでSiO膜7を成膜した後、写真製版技術を用いてリッジ部上部のみn−InPクラッド層8を露出させる(図11(c))。最後にCr/AuおよびTi/Pt/AuをそれぞれP型、n型電極(共に図示せず)として形成する。 Then the SiO 2 stripe film 5 by dry etching as a mask, after the n-InP cladding layer 8 was 1.8μm etching, the SiO 2 stripe film 5 is removed by using an HF solution. Next, after a SiO 2 film 7 is formed on the surface by sputtering, the n-InP clad layer 8 is exposed only at the upper portion of the ridge portion by using a photoengraving technique (FIG. 11C). Finally, Cr / Au and Ti / Pt / Au are formed as P-type and n-type electrodes (both not shown), respectively.

次に、レーザ機能について説明する。光の閉じ込めは、活性層3からクラッド層にしみ出す光が、リッジ部下部よりリッジ部両側の方が少ないことを利用している。従ってリッジ部両側のn−InPクラッド層8の残し厚が重要で、光のモード安定のためには、残し厚は0.2μm程度、必要となる。   Next, the laser function will be described. Light confinement takes advantage of the fact that less light oozes out of the active layer 3 into the cladding layer on both sides of the ridge than at the bottom of the ridge. Accordingly, the remaining thickness of the n-InP clad layer 8 on both sides of the ridge is important, and the remaining thickness is required to be about 0.2 μm in order to stabilize the mode of light.

電流の閉じ込めは、リッジ部上部に形成された電極(図示せず)からリッジ部の幅に広がった電流を活性層3に注入して行う。しかしリッジ部両側の残し厚部分に電流が広がり(図2(a)参照)、レーザ発振に寄与しない電流成分が増加し、しきい値電流の増加やスロープ効率の低下がおこり、レーザ初期特性が悪くなる。図15に図14の構造の半導体レ−ザ(LD)の電流の広がりの計算例を示す。横軸がリッジ部側面からの距離L、縦軸が電流密度を示す。これから、リッジ部外側(片側)に2μm程度、電流が広がっていることがわかる。   Current confinement is performed by injecting into the active layer 3 a current spreading from the electrode (not shown) formed on the ridge portion to the width of the ridge portion. However, the current spreads in the remaining thickness on both sides of the ridge (see Fig. 2 (a)), the current component that does not contribute to laser oscillation increases, the threshold current increases and the slope efficiency decreases, and the initial laser characteristics are reduced. Deteriorate. FIG. 15 shows a calculation example of the current spread of the semiconductor laser (LD) having the structure of FIG. The horizontal axis represents the distance L from the side surface of the ridge portion, and the vertical axis represents the current density. From this, it can be seen that the current spreads by about 2 μm on the outside (one side) of the ridge.

なおその他、この種のリッジ型半導体レーザを開示したものとして下記の特許文献1〜3かある。   In addition, the following Patent Documents 1 to 3 disclose such ridge type semiconductor lasers.

特開平02−203583号公報JP 02-203583 A 特開平05−327124号公報JP 05-327124 A 特開平03−053582号公報Japanese Unexamined Patent Publication No. 03-053582

以上のように、従来のリッジ型半導体レーザでは、リッジ部両側の残し厚部分に電流が広がり、レーザ発振に寄与しない電流成分が増加し、しきい値電流の増加やスロープ効率の低下がおこり、レーザ初期特性が悪くなる等の問題点があった。   As described above, in the conventional ridge type semiconductor laser, the current spreads in the remaining thickness portions on both sides of the ridge portion, the current component that does not contribute to the laser oscillation increases, the threshold current increases and the slope efficiency decreases, There were problems such as deterioration of the initial laser characteristics.

この発明は上記のような課題を解決するためになされたもので、電流閉じ込めと、光閉じ込めを別々に制御でき、かつ低しきい値化、高効率化が可能なリッジ型半導体レーザの製造方法を提供することを目的とする。   The present invention has been made to solve the above problems, and a method of manufacturing a ridge type semiconductor laser capable of separately controlling current confinement and optical confinement, and capable of lowering the threshold and increasing the efficiency. The purpose is to provide.

上記の目的に鑑み、この発明は、基板上にクラッド層、活性層を順次成長させる工程と、上記活性層上にリッジ部を構成する導電領域とこの導電領域の両側の高抵抗領域からなるリッジ型層を形成する工程と、からなることを特徴とするリッジ型半導体レーザの製造方法にある。   In view of the above object, the present invention provides a ridge comprising a step of sequentially growing a cladding layer and an active layer on a substrate, a conductive region forming a ridge portion on the active layer, and a high resistance region on both sides of the conductive region. A method of manufacturing a ridge type semiconductor laser, comprising: forming a mold layer.

この発明では、リッジ部の電流が両側に広がらず、効率良く活性層に電子が注入され、また高抵抗領域がリッジ部すなわち導電領域の両側にあるため、導電領域の幅と高抵抗領域の厚みを独立に制御できることから電流閉じ込めと光閉じ込めを別々に制御することができ、低しきい値化および高効率化が可能な半導体レーザの製造方法を提供できる。   In the present invention, the current of the ridge portion does not spread on both sides, electrons are efficiently injected into the active layer, and the high resistance region is on both sides of the ridge portion, that is, the conductive region. Therefore, the current confinement and the optical confinement can be controlled separately, and a semiconductor laser manufacturing method capable of lowering the threshold and increasing the efficiency can be provided.

以下、各実施の形態に従って説明する。
実施の形態1.
図1はこの発明の一実施の形態によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。図において、1は(001)P−InP基板、2はP−InPクラッド層、3は活性層、4はFe−InP層、5および7はSiO膜、6はn−InP層である。なお、Fe−InP層4とn−InP層6がリッジ型層を構成し、Fe−InP層4が高抵抗領域、n−InP層6が導電領域となる。
Hereinafter, description will be given according to each embodiment.
Embodiment 1 FIG.
FIG. 1 is a diagram showing a cross-sectional structure of a ridge type semiconductor laser and a process flow thereof according to an embodiment of the present invention. In the figure, 1 is a (001) P-InP substrate, 2 is a P-InP cladding layer, 3 is an active layer, 4 is an Fe-InP layer, 5 and 7 are SiO 2 films, and 6 is an n-InP layer. Note that the Fe-InP layer 4 and the n-InP layer 6 constitute a ridge type layer, the Fe-InP layer 4 becomes a high resistance region, and the n-InP layer 6 becomes a conductive region.

製造工程に従って説明すると、まず(001)P−InP基板1上にMOCVD法を用いて、P−InPクラッド層2(1.5μm,1×1018cm−3)、活性層3(0.1μm)、Fe−InP層4(2μm,Fe濃度4×1016cm−3)を順次成長させる(図1(a))。次に、表面にスパッタを用いてSiO膜5を成膜し、写真製版技術を用いて幅2μmの窓をあける(図1(b))。窓をあける方向は(110)または(11バー0)のどちらでもよい。 To explain in accordance with the manufacturing process, first, a MOCVD method is used on a (001) P-InP substrate 1 to form a P-InP clad layer 2 (1.5 μm, 1 × 10 18 cm −3 ), an active layer 3 (0.1 μm). ) And an Fe—InP layer 4 (2 μm, Fe concentration of 4 × 10 16 cm −3 ) are grown sequentially (FIG. 1A). Next, a SiO 2 film 5 is formed on the surface by sputtering, and a window having a width of 2 μm is opened by using a photolithography technique (FIG. 1B). The direction to open the window may be either (110) or (11 bar 0).

次に、Siの拡散またはイオン注入を行い窓領域をn−InP層6(1×1018cm−3)にする(図1(c))。この時、Siは活性層3に取り込まれないようにSiのプロファイルを制御する。次にSiO膜5を除去した後、再びSiO膜(図示せず)を成膜し、n−InP層6上のみSiO膜を残し、両側のFe−InP層4のみをドライエッチングでエッチングしてFe−InP層厚を0.2μm残す。 Next, Si is diffused or ion-implanted to make the window region an n-InP layer 6 (1 × 10 18 cm −3 ) (FIG. 1C). At this time, the Si profile is controlled so that Si is not taken into the active layer 3. Next, after removing the SiO 2 film 5, an SiO 2 film (not shown) is formed again, leaving the SiO 2 film only on the n-InP layer 6, and dry etching only the Fe—InP layers 4 on both sides. Etching leaves an Fe-InP layer thickness of 0.2 μm.

次に、再びSiO膜を除去し、もう一度、表面全面にSiO膜を成膜し、今度はn−InP層6上のSiO膜のみ、写真製版技術を用いて除去して図1(d)に示すSiO膜7を有する構造を得る。そして表面にn型電極Ti/Pt/Au、裏面にPn電極Cr/Au(共に図示せず)を形成する。 Next, the SiO 2 film is removed again, and another SiO 2 film is formed on the entire surface. This time, only the SiO 2 film on the n-InP layer 6 is removed by using the photoengraving technique, and FIG. A structure having the SiO 2 film 7 shown in d) is obtained. Then, an n-type electrode Ti / Pt / Au is formed on the front surface, and a Pn electrode Cr / Au (both not shown) is formed on the back surface.

次に、このレーザの動作原理について説明する。Fe−InP層4は電子に対しては高抵抗層としてはたらく。従ってn型電極から注入された電子は図2(b)に示すようにn−InP層6のみに流れ、従来の図2(a)のように広がらず、効率良く活性層3に、電子が注入される。一方、光の閉じ込めは、リッジ部両側に、Fe−InP層4が0.2μm残しているため、従来例と同様に行うことができる。   Next, the operating principle of this laser will be described. The Fe—InP layer 4 serves as a high resistance layer for electrons. Therefore, the electrons injected from the n-type electrode flow only to the n-InP layer 6 as shown in FIG. 2B, and do not spread as in the conventional FIG. Injected. On the other hand, light confinement can be performed in the same manner as in the conventional example because the Fe—InP layer 4 remains at 0.2 μm on both sides of the ridge.

光の閉じ込めに関してもう少し詳しく述べると、リッジ導波路LDでは、リッジサイド部の上クラッド層(Fe−InP層4)をリッジ部よりも薄くすることで低屈折率性の効果を与え、横モードを閉じ込める。よって横方向の実効屈折率差Δneffは、リッジサイド部の上クラッド残し厚によって決まる。 In more detail about the light confinement, in the ridge waveguide LD, the upper cladding layer (Fe-InP layer 4) of the ridge side portion is made thinner than the ridge portion to provide an effect of low refractive index, and the transverse mode is changed. Confine. Therefore, the effective refractive index difference Δn eff in the lateral direction is determined by the remaining thickness of the upper cladding of the ridge side portion.

図3(a)に上クラッド層残し厚と横方向の実効屈折率差Δneffの関係を、図3(b)に上クラッド層残し厚と横高次モードをカットオフするリッジ幅との関係を示す。 FIG. 3A shows the relationship between the remaining thickness of the upper cladding layer and the effective refractive index difference Δn eff in the lateral direction, and FIG. 3B shows the relationship between the remaining thickness of the upper cladding layer and the ridge width for cutting off the lateral higher-order mode. Indicates.

長波リッジLDの高次モードカットオフ条件を計算により求めた、設計においては、屈折率導波型にすることや、空間的ホールバーニングの抑制、光の閉じ込め不足によるしきい値電流密度の上昇、微分効率の劣化を防ぐといった要請により、横方向の実効屈折率差Δneffはあまり小さくできない(Δneff>0.005)。よって上クラッド残し厚<0.3μm、リッジ幅<3.5μmが目標となる。 In the design, the high-order mode cut-off condition of the long wave ridge LD was calculated. In the design, the refractive index guided type, the suppression of spatial hole burning, the increase of the threshold current density due to insufficient light confinement, Due to the requirement to prevent the degradation of differential efficiency, the effective refractive index difference Δn eff in the lateral direction cannot be made very small (Δn eff > 0.005). Therefore, the remaining upper cladding thickness <0.3 μm and ridge width <3.5 μm are targeted.

以上のように、Fe−InP層4がリッジ部両側にあるため、リッジ部の幅(n−InP層6の幅)とFe−InP層4の厚みを独立に制御することにより電流閉じ込めと光閉じ込めを別に制御することができ、低しきい値化や高効率化が可能となり、優れた特性のリッジ型半導体レーザが得られる。   As described above, since the Fe—InP layer 4 is on both sides of the ridge portion, current confinement and light can be controlled by independently controlling the width of the ridge portion (width of the n-InP layer 6) and the thickness of the Fe—InP layer 4. The confinement can be controlled separately, and the threshold value and the efficiency can be reduced, and a ridge type semiconductor laser having excellent characteristics can be obtained.

実施の形態2.
実施の形態1では、P型基板を用いた例について示した。n型基板を用いた場合には、単純に他の層をP/n反転すれば良いというわけではない。なぜなら先に述べたようにホールに対してはFe−InP層は高抵抗層にはならず、図2(a)のように電流は広がってしまう。そこでこの実施の形態では、n型基板を用いた例について示す。基本的なプロセスは実施の形態1と同じである。
Embodiment 2. FIG.
In the first embodiment, an example using a P-type substrate has been described. When an n-type substrate is used, it is not necessary to simply invert other layers by P / n. This is because, as described above, the Fe—InP layer does not become a high-resistance layer for holes, and the current spreads as shown in FIG. Therefore, in this embodiment, an example using an n-type substrate is shown. The basic process is the same as in the first embodiment.

図4はこの実施の形態によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。図において、10はn−InP基板、11はn−InPクラッド層、3は活性層、12はTi−InP層、5はSiO膜、13はP−InP層である。なお、Ti−InP層12とP−InP層13がリッジ型層を形成し、Ti−InP層12が高抵抗領域、P−InP層13が導電領域となる。 FIG. 4 is a view showing a sectional structure of the ridge type semiconductor laser according to this embodiment and a process flow thereof. In the figure, 10 is an n-InP substrate, 11 is an n-InP clad layer, 3 is an active layer, 12 is a Ti-InP layer, 5 is a SiO 2 film, and 13 is a P-InP layer. The Ti—InP layer 12 and the P—InP layer 13 form a ridge type layer, the Ti—InP layer 12 becomes a high resistance region, and the P—InP layer 13 becomes a conductive region.

製造工程に従って説明すると、まずn−InP基板10上にn−InPクラッド層11(1×1018cm−3,1.5μm)、活性層3(0.1μm)、Ti−InP層12(2μm,Ti濃度1×1017cm−3)を順次MOCVD法を用いて成長させる(図4(a))。表面にSiO膜を成膜し、写真製版技術を用いて図4(b)のようなSiO膜5のストライプを形成する。Znをイオン注入もしくは拡散により、Ti−InP層12を部分的にP−InP層13にする(図4(c))。次に、実施の形態1と同じ写真製版技術とドライエッチング技術を用いて図4(d))のリッジ型半導体レーザを作製する。 To explain according to the manufacturing process, first, an n-InP clad layer 11 (1 × 10 18 cm −3 , 1.5 μm), an active layer 3 (0.1 μm), and a Ti—InP layer 12 (2 μm) are formed on an n-InP substrate 10. , Ti concentration 1 × 10 17 cm −3 ) is successively grown by using the MOCVD method (FIG. 4A). A SiO 2 film is formed on the surface, and stripes of the SiO 2 film 5 as shown in FIG. 4B are formed using photolithography. The Ti—InP layer 12 is partially made into a P—InP layer 13 by ion implantation or diffusion of Zn (FIG. 4C). Next, using the same photoengraving technique and dry etching technique as in the first embodiment, the ridge type semiconductor laser of FIG.

動作原理について説明すると、Ti−InP層12は、ホールに対して高抵抗層として機能する。したがって、表面のP型電極から注入されたホールは、リッジ部両側に広がることなく図2(b)のように効率良く活性層3に注入される。光の閉じ込めはTi−InP層12の残し厚で行う。
以上のことにより、図4(d)に示すリッジ型半導体レーザは、低しきい値、電流高効率で動作する。
The operation principle will be described. The Ti—InP layer 12 functions as a high resistance layer against holes. Therefore, holes injected from the P-type electrode on the surface are efficiently injected into the active layer 3 as shown in FIG. 2B without spreading on both sides of the ridge portion. Light confinement is performed with the remaining thickness of the Ti-InP layer 12.
As described above, the ridge semiconductor laser shown in FIG. 4D operates with a low threshold and high current efficiency.

実施の形態3.
上記実施の形態1、2ではInPを高抵抗化するために、Fe,Tiという遷移金属をドーピングしてその不純物が形成する深いトラップ準位を利用している。このため、注入するキャリア(電子、ホール)によって高抵抗にするための不純物を変更する必要がある。
Embodiment 3 FIG.
In the first and second embodiments, in order to increase the resistance of InP, a deep trap level formed by doping impurities of Fe and Ti and using impurities is used. For this reason, it is necessary to change the impurities for increasing the resistance depending on the injected carriers (electrons, holes).

そこでこの実施の形態では、注入するキャリアに依存せず、すなわち使用する基板に関係なく適用できる高抵抗層を用いる。この高抵抗層としてMOCVD法を用いて低温成長(500℃)させたアンドープAlInAs層を用いる。高抵抗化の原理はドナーとアクセプタ不純物量が、ほぼ等しいためにフェルミレベルが、バンドギャップ中央付近にきているためである。従って、ホールおよび電子のどちらに対しても高抵抗層として機能する。   Therefore, in this embodiment, a high resistance layer that can be applied regardless of the substrate to be used is used without depending on the carrier to be injected. As this high resistance layer, an undoped AlInAs layer grown at a low temperature (500 ° C.) using the MOCVD method is used. The principle of high resistance is because the Fermi level is near the center of the band gap because the amounts of donor and acceptor impurities are almost equal. Therefore, it functions as a high resistance layer for both holes and electrons.

図5はこの実施の形態によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。図において、10はn−InP基板、20はn−AlInAsクラッド層、3は活性層、21はアンドープAlInAs層、5はSiO膜、22はP−AlInAs層である。なお、アンドープAlInAs層21とP−AlInAs層22がリッジ型層を形成し、アンドープAlInAs層21が高抵抗領域、P−AlInAs層22が導電領域となる。 FIG. 5 is a view showing a sectional structure of the ridge type semiconductor laser according to this embodiment and a process flow thereof. In the figure, 10 is an n-InP substrate, 20 is an n-AlInAs cladding layer, 3 is an active layer, 21 is an undoped AlInAs layer, 5 is a SiO 2 film, and 22 is a P-AlInAs layer. The undoped AlInAs layer 21 and the P-AlInAs layer 22 form a ridge type layer, the undoped AlInAs layer 21 becomes a high resistance region, and the P-AlInAs layer 22 becomes a conductive region.

製造工程に従って説明すると、まずn−InP基板10上にn−AlInAsクラッド層20(1×1018cm−3,1.5μm)、活性層3(0.1μm)、まで成長温度650℃で成長させ、アンドープAlInAs層21(2.0μm)を成長温度500℃でMOCVD法を用いて、順次成長させる(図5(a))。表面にSiO膜をスパッタで成膜した後、写真製版技術を用いて図5(b)のようなSiO膜5のストライプを形成する。 Explaining according to the manufacturing process, first, an n-AlInAs cladding layer 20 (1 × 10 18 cm −3 , 1.5 μm) and an active layer 3 (0.1 μm) are grown on the n-InP substrate 10 at a growth temperature of 650 ° C. Then, an undoped AlInAs layer 21 (2.0 μm) is sequentially grown using a MOCVD method at a growth temperature of 500 ° C. (FIG. 5A). After a SiO 2 film is formed on the surface by sputtering, stripes of the SiO 2 film 5 as shown in FIG. 5B are formed using photolithography.

次に、Znを活性層3までイオン注入または拡散して図5(c)のようにP−AlInAs層22(1×1018cm−3)を形成する。ドライエッチング技術を用いてアンドープAlInAs層21をエッチングし、図5(d)のようにアンドープAlInAs層21を0.2μm残す。 Next, Zn is ion-implanted or diffused to the active layer 3 to form a P-AlInAs layer 22 (1 × 10 18 cm −3 ) as shown in FIG. The undoped AlInAs layer 21 is etched using a dry etching technique, leaving 0.2 μm of the undoped AlInAs layer 21 as shown in FIG.

これにより、ホールに対してアンドープAlInAs層21は高抵抗層として機能するので、図2(b)に示すように効率よく電流注入ができて特性のすぐれたリッジ型半導体レーザが得られる。なお、このレーザ構造の場合、P−InP基板を用いる場合には、単純にアンドープAlInAs層21と活性層3を除く層の導電型を反転させるだけでよい。   Thereby, since the undoped AlInAs layer 21 functions as a high resistance layer with respect to the holes, a ridge type semiconductor laser with excellent characteristics can be obtained as shown in FIG. In the case of this laser structure, when a P-InP substrate is used, the conductivity types of the layers excluding the undoped AlInAs layer 21 and the active layer 3 may be simply reversed.

実施の形態4.
実施の形態1〜3では、表面から活性層までの約2μmを不純物の拡散または注入により、電流が流れる導電領域(リッジ部分)を形成していた。この場合、活性層直前で不純物を止めるのは、制御性の面で安定性に欠ける。そこで拡散または注入する深さを浅くすることにより、不純物プロファイルの再現性を向上する例について以下に示す。なお、以下に示す実施の形態は実施の形態1の変形例であるが、実施の形態2、3の変形についても同様な技術を用いれば、同じ効果が得られる。
Embodiment 4 FIG.
In the first to third embodiments, a conductive region (ridge portion) through which a current flows is formed by diffusion or implantation of impurities about 2 μm from the surface to the active layer. In this case, stopping impurities immediately before the active layer is not stable in terms of controllability. Accordingly, an example in which the reproducibility of the impurity profile is improved by reducing the diffusion or implantation depth will be described below. The following embodiment is a modification of the first embodiment, but the same effect can be obtained for the modifications of the second and third embodiments by using the same technique.

図6はこの実施の形態によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。図において、図1と同一符号で示す部分は同一または相当部分を示す。   FIG. 6 is a diagram showing a sectional structure of the ridge type semiconductor laser according to this embodiment and a process flow thereof. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts.

製造工程に従って説明すると、P−InP基板1上にP−InP層2(1×1018cm−3、膜厚1.5μm)、活性層3(0.1μm)、Fe−InP層4(Fe濃度4×1016cm−3、膜厚0.2μm)を順次MOCVD法を用いて成長させる(図6(a))。表面に、スパッタによりSiO膜を成膜し、写真製版技術により図6(b)のようなSiO膜5のストライプを形成する。次にSiをイオン注入または拡散してn−InP層6(1×1018cm−3)を形成する(図6(c))。 Explaining in accordance with the manufacturing process, a P-InP layer 2 (1 × 10 18 cm −3 , a film thickness of 1.5 μm), an active layer 3 (0.1 μm), an Fe—InP layer 4 (Fe A concentration of 4 × 10 16 cm −3 and a film thickness of 0.2 μm) is sequentially grown using the MOCVD method (FIG. 6A). A SiO 2 film is formed on the surface by sputtering, and stripes of the SiO 2 film 5 as shown in FIG. 6B are formed by photolithography. Next, Si is ion-implanted or diffused to form an n-InP layer 6 (1 × 10 18 cm −3 ) (FIG. 6C).

次に、SiO膜5をHF溶液で除去した後、n−InP層9(1×1018cm−3)を1.8μm成長させる(図6(d))。そして図6(c)でSiを拡散した領域の上部のみSiO膜(図示せず)を形成して、ドライエッチング技術を用いてFe−InP層4のところ(Fe−InP層4の残し厚0.2μm)までエッチング後、SiO膜を除去する(図6(e))。 Next, after removing the SiO 2 film 5 with an HF solution, an n-InP layer 9 (1 × 10 18 cm −3 ) is grown by 1.8 μm (FIG. 6D). In FIG. 6C, a SiO 2 film (not shown) is formed only on the Si diffused region, and the Fe-InP layer 4 (the remaining thickness of the Fe—InP layer 4) is formed using a dry etching technique. After the etching to 0.2 μm), the SiO 2 film is removed (FIG. 6E).

実施の形態5.
上記実施の形態1〜4では、ドライエッチング技術を用いてリッジ部を形成していたが、この実施の形態では、拡散用SiO膜5のストライプを利用して選択成長技術を用いてリッジ型半導体レーザを形成する。
Embodiment 5 FIG.
In the first to fourth embodiments, the ridge portion is formed using the dry etching technique. However, in this embodiment, the ridge type is formed using the selective growth technique using the stripe of the diffusion SiO 2 film 5. A semiconductor laser is formed.

次に製造工程に従って説明すると、まず図6(a)〜(c)までの工程を施した後、SiO膜5のストライプを除去せずにn−InP層9(1×1018cm−3,1.8μm)を成長させる。SiO膜5のストライプの窓あきの方向が(11バー0)方向の場合は図7(a)、(110)方向の場合は図7(b)のようなリッジ形状が得られる。また、(1)ストライプ方向を(110)方向から45°傾いた方向にする、(2)(11バー0)や(110)方向でも成長条件を選択することにより図6(e)の構造を形成できる。 Next, according to the manufacturing process, first, after performing the steps of FIGS. 6A to 6C, the n-InP layer 9 (1 × 10 18 cm −3) is removed without removing the stripe of the SiO 2 film 5. , 1.8 μm). When the direction of the stripe window of the SiO 2 film 5 is the (11 bar 0) direction, a ridge shape as shown in FIG. 7A is obtained, and when the direction is the (110) direction, a ridge shape as shown in FIG. 7B is obtained. In addition, (1) the stripe direction is inclined by 45 ° from the (110) direction, and (2) the growth conditions are also selected in the (11 bar 0) and (110) directions, whereby the structure of FIG. Can be formed.

この実施の形態では、ドライエッチングやそのマスクパターンプロセスが省略できるためプロセスの簡略化ができる。また、Fe−InP層4の残し厚は、図6(a)における成長時のFe−InP層4の膜厚に自動的に決まるため、設計通りのデバイス構造ができる。
n−InP基板を用いた場合は、Fe−InP層部分をTi−InP層にし、この実施の形態の導電型を反転させた構造になる。
In this embodiment, since the dry etching and its mask pattern process can be omitted, the process can be simplified. Further, since the remaining thickness of the Fe—InP layer 4 is automatically determined by the film thickness of the Fe—InP layer 4 during growth in FIG. 6A, a device structure as designed can be achieved.
When an n-InP substrate is used, the Fe—InP layer portion is a Ti—InP layer and the conductivity type of this embodiment is reversed.

実施の形態6.
次に実施の形態5の選択成長させるものにおいて、基板がn−InP基板の場合を図8に従って説明する。
Embodiment 6 FIG.
Next, in the case of selective growth according to the fifth embodiment, the case where the substrate is an n-InP substrate will be described with reference to FIG.

まず、n−InP基板10上に、n−AlInAsクラッド層20(1.5μm,1×1018cm−3)、活性層3、低温成長アンドープAlInAs高抵抗層21(0.2μm)を順次MOCVD法を用いて成長させる。表面にSiO膜を成膜し写真製版技術を用いて図8(a)のようなSiO膜5のストライプを形成する。次に、Znをイオン注入または拡散によりP−AlInAs層22(1×1018cm−3)を形成する(図8(b))。SiO膜5を除去せず、P−InP層9a(1.8μm,1×1018cm−3)をMOCVD法で成長させる。SiO膜5のストライプの方向が(11バー0)方向の場合は図8(c)、(110)方向の場合は図8(d)のようなリッジ型半導体レーザとなる。 First, an n-AlInAs cladding layer 20 (1.5 μm, 1 × 10 18 cm −3 ), an active layer 3 and a low temperature growth undoped AlInAs high resistance layer 21 (0.2 μm) are sequentially formed on the n-InP substrate 10 by MOCVD. Grow using the method. A SiO 2 film is formed on the surface, and stripes of the SiO 2 film 5 as shown in FIG. 8A are formed using photolithography. Next, a P-AlInAs layer 22 (1 × 10 18 cm −3 ) is formed by ion implantation or diffusion of Zn (FIG. 8B). Without removing the SiO 2 film 5, a P-InP layer 9a (1.8 μm, 1 × 10 18 cm −3 ) is grown by MOCVD. When the stripe direction of the SiO 2 film 5 is the (11 bar 0) direction, the ridge type semiconductor laser is as shown in FIG.

又、AlInAs層は空気にふれると、表面が酸化しやすく、その表面にInP層を成長するのは難しい。そこで、アンドープAlInAs層21形成後に連続してアンドープInP膜(特に図示せず)を100Å程度成長させる。このアンドープInP層形成することにより、図8(c)または図8(d)に示すようなP−InP層9aを成長しても、P−InP層9aの結晶性を悪くすることなく成長させることができる。   Further, when the AlInAs layer is exposed to air, the surface is easily oxidized, and it is difficult to grow the InP layer on the surface. Therefore, after the undoped AlInAs layer 21 is formed, an undoped InP film (not specifically shown) is grown to about 100 mm continuously. By forming this undoped InP layer, even if the P-InP layer 9a as shown in FIG. 8C or FIG. 8D is grown, the P-InP layer 9a is grown without deteriorating the crystallinity. be able to.

実施の形態7.
上記実施の形態4〜6までは、活性層への不純物拡散を制御するために、拡散する層厚をうすくした。この実施の形態ではさらに、活性層への不純物拡散抑制のために、活性層と高抵抗層の間に導電層を薄く挿入することを特徴とする。
Embodiment 7 FIG.
In the above fourth to sixth embodiments, in order to control the impurity diffusion into the active layer, the thickness of the diffused layer is reduced. This embodiment is further characterized in that a conductive layer is thinly inserted between the active layer and the high resistance layer in order to suppress impurity diffusion into the active layer.

図9および図10は、この実施の形態によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。図において、上記実施の形態と同一符号で示した部分は同一もしくは相当部分を示す。30はn−InPクラッド膜(導電膜)である。   FIGS. 9 and 10 are views showing a cross-sectional structure of the ridge type semiconductor laser according to this embodiment and a process flow thereof. In the figure, the parts denoted by the same reference numerals as those in the above embodiment are the same or corresponding parts. Reference numeral 30 denotes an n-InP clad film (conductive film).

製造工程に従って説明すると、P−InP基板1上に、P−InPクラッド層2(1×1018cm−3、1.5μm)、活性層3(0.1μm)、n−InPクラッド膜30(1×1018cm−3、500Å)、Fe−InP層4(0.2μm)を順次MOCVD法を用いて成長させる(図9(a))。SiO膜を成膜したのち、写真製版技術を用いて(110)または(11バー0)方向にSiO膜5のストライプを形成する(図9(b))。次に、Siをイオン注入または拡散によりn−InP層6を形成する(図9(c))。この時のSiの不純物プロファイルの先端は、n−InPクラッド膜30内のどこにあってもよく、活性層3への不純物拡散がさらに抑制される。 To explain in accordance with the manufacturing process, a P-InP clad layer 2 (1 × 10 18 cm −3 , 1.5 μm), an active layer 3 (0.1 μm), an n-InP clad film 30 ( 1 × 10 18 cm −3 , 500 Å) and an Fe—InP layer 4 (0.2 μm) are sequentially grown by MOCVD (FIG. 9A). After the SiO 2 film is formed, stripes of the SiO 2 film 5 are formed in the (110) or (11 bar 0) direction using photolithography (FIG. 9B). Next, an n-InP layer 6 is formed by ion implantation or diffusion of Si (FIG. 9C). The tip of the Si impurity profile at this time may be anywhere in the n-InP clad film 30, and impurity diffusion into the active layer 3 is further suppressed.

次に、SiO膜5のストライプを除去後、MOCVD法でn−InP層9(1×1018cm−3,1.8μm)を成長させ(図8(d))、ドライエッチングおよび写真製版技術を用いて図10(a)に示すリッジ型半導体レーザを形成する。
一方、選択成長を用いる場合には、図9(c)の工程後、MOCVD法を用いてn−InP層9を選択成長させて図10(b)の構造を得る。
Next, after removing the stripes of the SiO 2 film 5, an n-InP layer 9 (1 × 10 18 cm −3 , 1.8 μm) is grown by MOCVD (FIG. 8D), dry etching and photolithography Using the technique, a ridge type semiconductor laser shown in FIG. 10A is formed.
On the other hand, in the case of using selective growth, after the step of FIG. 9C, the n-InP layer 9 is selectively grown using the MOCVD method to obtain the structure of FIG.

以上のようにすることによりこの実施の形態では、活性層への不純物拡散がさらに抑制されるため、より特性のすぐれたリッジ型半導体レーザが得られる。   By doing as described above, in this embodiment, impurity diffusion into the active layer is further suppressed, so that a ridge type semiconductor laser with better characteristics can be obtained.

実施の形態8.
上記各実施の形態では、結晶成長時に高抵抗層を成長させ、イオン注入または拡散により導電層(領域)を形成してきたが、この実施の形態では、レーザの特性劣化をさせないために、不純物をできるだけ活性層内に入れないために、逆に導電層を先に成長させた後、リッジ両側を高抵抗化することを特徴とする。
Embodiment 8 FIG.
In each of the above embodiments, a high resistance layer is grown at the time of crystal growth, and a conductive layer (region) is formed by ion implantation or diffusion.In this embodiment, in order to prevent deterioration of the laser characteristics, impurities are added. In order not to enter the active layer as much as possible, the conductive layer is first grown, and then both sides of the ridge are increased in resistance.

図11はこの実施の形態によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。図において、上記実施の形態と同一符号で示した部分は同一もしくは相当部分を示す。31はP−AlInAsクラッド層である。   FIG. 11 is a diagram showing a sectional structure of a ridge type semiconductor laser according to this embodiment and a process flow thereof. In the figure, the parts denoted by the same reference numerals as those in the above embodiment are the same or corresponding parts. 31 is a P-AlInAs cladding layer.

製造工程に従って説明すると、n−InP基板10上にn−AlInAsクラッドクラッド層20(1×1018cm−3,1.5μm)、活性層3(0.1μm)、P−AlInAsクラッド層31(5×1017cm−3,0.2μm)、P−InPクラッド層9a(1×1018cm−3,1.8μm)を、MOCVD法を用いて順次成長させた後、表面にSiO膜を成膜し、写真製版技術を用いて図11(a)に示すようなSiO膜5のストライプ(幅2.0μm)を形成する。 When described according to the manufacturing process, an n-AlInAs cladding cladding layer 20 (1 × 10 18 cm −3 , 1.5 μm), an active layer 3 (0.1 μm), a P-AlInAs cladding layer 31 ( 5 × 10 17 cm −3 , 0.2 μm) and a P-InP cladding layer 9a (1 × 10 18 cm −3 , 1.8 μm) are sequentially grown by MOCVD, and then a SiO 2 film is formed on the surface. Then, a stripe (width 2.0 μm) of the SiO 2 film 5 as shown in FIG. 11A is formed by using a photoengraving technique.

ドライエッチング技術を用いて、SiO膜5のストライプ両側のP−InPクラッド層9aをエッチングする(図11(b))。次に酸素をイオン注入し、P−AlInAsクラッド層31内に深いレベルを形成してP−AlInAsクラッド層31を高抵抗化し、AlInAs高抵抗層32(高抵抗領域)を形成する。最後にSiO膜5を除去する(図11(c))。酸素を注入する際に、図11(c)に示すように、酸素を活性層3直前に止める必要はなく、活性層3やn−AlInAsクラッド層20まで注入してもかまわない。ただし、P−InPクラッド層9aの膜厚(1.8μm)以上に酸素を深く注入すると、リッジ下部のP−AlInAs層31も高抵抗化するので酸素注入の深さは最大1.8μmである。 The dry etching technique is used to etch the P-InP cladding layer 9a on both sides of the stripe of the SiO 2 film 5 (FIG. 11B). Next, oxygen is ion-implanted, a deep level is formed in the P-AlInAs cladding layer 31, the resistance of the P-AlInAs cladding layer 31 is increased, and an AlInAs high resistance layer 32 (high resistance region) is formed. Finally, the SiO 2 film 5 is removed (FIG. 11C). When injecting oxygen, as shown in FIG. 11 (c), it is not necessary to stop oxygen immediately before the active layer 3, and the active layer 3 and the n-AlInAs cladding layer 20 may be injected. However, if oxygen is implanted deeper than the film thickness (1.8 μm) of the P-InP cladding layer 9a, the resistance of the P-AlInAs layer 31 below the ridge also increases, so that the depth of oxygen implantation is a maximum of 1.8 μm. .

これにより、イオン注入する深さ制御は、P−AlInAsクラッド層31の厚み以上であれば良く、プロセスのマージンは上記実施の形態より格段に向上する。このようにこの実施の形態では、導電性のリッジ型層を形成した後にこれの両側を高抵抗化することにより電流の広がりを抑制し、しきい値(動作)電流の低いレーザ特性が得られるようにした。   Accordingly, the depth control for ion implantation may be more than the thickness of the P-AlInAs cladding layer 31, and the process margin is remarkably improved as compared with the above embodiment. As described above, in this embodiment, after the conductive ridge-type layer is formed, the resistance of both sides thereof is increased to suppress the spread of current, and the laser characteristic with a low threshold (operation) current can be obtained. I did it.

実施の形態9.
上記実施の形態8では、AlInAs系の場合について述べたが、この実施の形態では、InP系の場合について示す。InPに酸素をドーピングしても高抵抗にはならず、またFeやTiをドーピングしてもInPのバックグランドのキャリア濃度が1×1017cm−3を越えると、InPを高抵抗化するのは困難である。従ってInP系の場合には、プロトン注入で高抵抗化を行う。
Embodiment 9 FIG.
In the eighth embodiment, the case of the AlInAs system is described, but in this embodiment, the case of the InP system is shown. Doping oxygen into InP does not increase the resistance, and doping with Fe or Ti increases the resistance of InP if the background carrier concentration of InP exceeds 1 × 10 17 cm −3 . It is difficult. Therefore, in the case of the InP system, the resistance is increased by proton implantation.

図12はこの実施の形態によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。図において、上記実施の形態と同一符号で示した部分は同一もしくは相当部分を示す。33は高抵抗層(高抵抗領域)である。   FIG. 12 is a diagram showing a sectional structure of the ridge type semiconductor laser according to this embodiment and a process flow thereof. In the figure, the parts denoted by the same reference numerals as those in the above embodiment are the same or corresponding parts. Reference numeral 33 denotes a high resistance layer (high resistance region).

製造工程に従って説明すると、n−InP基板10上にn−InPクラッド層11(1×1018cm−3,1.5μm)、活性層3(0.1μm)、P−InPクラッド層9a(1×1018cm−3,2.0μm)をMOCVD法を用いて順次成長させる。SiO膜を成膜し、写真製版技術を用いて、SiO膜5のストライプを形成する(図12(a))。ドライエッチング技術を用いてSiO膜5の両側のP−InP層9aをエッチングしてP−InP層9aを0.2μm残したところでエッチングを止める(図12(b))。 To explain in accordance with the manufacturing process, an n-InP clad layer 11 (1 × 10 18 cm −3 , 1.5 μm), an active layer 3 (0.1 μm), and a P-InP clad layer 9 a (1 × 10 18 cm −3 , 2.0 μm) are sequentially grown using the MOCVD method. A SiO 2 film is formed, and stripes of the SiO 2 film 5 are formed using a photoengraving technique (FIG. 12A). Etching is stopped when the P-InP layer 9a on both sides of the SiO 2 film 5 is etched using dry etching technique and 0.2 μm of the P-InP layer 9a is left (FIG. 12B).

次に、プロトン注入を行い、SiO膜5のストライプを除去する(図12(c))。プロトン注入は活性層3直前に止める必要はなく、n−InPクラッド層11まで達してもかまわない。プロトン注入された領域33は高抵抗層になる。 Next, proton implantation is performed to remove the stripes of the SiO 2 film 5 (FIG. 12C). Proton implantation does not have to be stopped immediately before the active layer 3 and may reach the n-InP cladding layer 11. The proton implanted region 33 becomes a high resistance layer.

以上のようにすることにより、InP系の場合でも、プロトン注入する深さ制御は、P−InPクラッド層9aの厚み以上であれば良く、プロセスのマージンはより格段に向上し、特性のすぐれたリッジ型半導体レーザが製造できる。   By doing as described above, even in the case of the InP system, the depth control for proton implantation may be more than the thickness of the P-InP cladding layer 9a, the process margin is further improved, and the characteristics are excellent. A ridge type semiconductor laser can be manufactured.

なお、上記各実施の形態のAlInAs層は、レーザの特性をそこなわない範囲でAlGaInAs層にしてもよい。また、この発明は上記の実施の形態に限定されず、上記実施の形態の可能な組み合わせも含む。   The AlInAs layer in each of the above embodiments may be an AlGaInAs layer as long as the laser characteristics are not impaired. Moreover, this invention is not limited to said embodiment, The possible combination of the said embodiment is also included.

さらに、リッジ型長波長半導体レーザについて説明したが、短波長帯のリッジ型半導体レーザついても同様にリッジ両側を高抵抗にすることにより、すぐれた特性のデバイスが得られる。
また、選択成長を用いて半導体レーザを製造する場合を除いて、実施例ではリッジの幅と電流が流れる幅は同じである。
Further, although the ridge type long wavelength semiconductor laser has been described, a device with excellent characteristics can be obtained by similarly increasing the resistance of both sides of the ridge for the short wavelength band ridge type semiconductor laser.
In addition, the width of the ridge and the width of current flow are the same in the embodiment except for the case where the semiconductor laser is manufactured using selective growth.

また、図13(a)に示すように高抵抗層40が導電層41の内側まである場合や、図13(b)に示すように導電層41の幅が多少リッジ幅より広くなってもその効果が失われることはない。
また、n型不純物として、Si、P型不純物としてZnを用いて説明したが、その他の不純物で、それぞれの導電型を示すものがあれば、それを用いても上記実施の形態と同様の効果が得られる。
Further, as shown in FIG. 13A, even when the high resistance layer 40 is located to the inside of the conductive layer 41, or even when the width of the conductive layer 41 is slightly larger than the ridge width as shown in FIG. The effect is never lost.
Further, Si has been described as the n-type impurity, and Zn as the P-type impurity. However, if there are other impurities exhibiting the respective conductivity types, the same effects as those of the above embodiment can be obtained even if they are used. Is obtained.

上記のように、第1の特徴では、基板上にクラッド層、活性層を順次成長させる工程と、上記活性層上にリッジ部を構成する導電領域とこの導電領域の両側の高抵抗領域からなるリッジ型層を形成する工程によりリッジ型半導体レーザを製造したので、リッジ部の電流が両側に広がらず、効率良く活性層に電子が注入され、また高抵抗領域がリッジ部すなわち導電領域の両側にあるため、導電領域の幅と高抵抗領域の厚みを独立に制御できることから電流閉じ込めと光閉じ込めを別々に制御することができ、低しきい値化および高効率化が可能な半導体レーザの製造方法を提供できる等の効果が得られる。   As described above, in the first feature, the method includes a step of sequentially growing a clad layer and an active layer on a substrate, a conductive region constituting a ridge portion on the active layer, and high resistance regions on both sides of the conductive region. Since the ridge type semiconductor laser is manufactured by the process of forming the ridge type layer, the current in the ridge portion does not spread on both sides, electrons are efficiently injected into the active layer, and the high resistance region is on both sides of the ridge portion, that is, the conductive region. Therefore, since the width of the conductive region and the thickness of the high-resistance region can be controlled independently, the current confinement and the optical confinement can be controlled separately, and the semiconductor laser manufacturing method capable of lowering the threshold and increasing the efficiency Can be provided.

第2の特徴では、上記リッジ型層を形成する工程が、上記活性層上に高抵抗層を形成するステップと、この高抵抗層に不純物の拡散およびイオン注入のいずれかを施して所望の幅の導電領域を形成するステップと、上記導電領域の両側の高抵抗領域を所望の厚みに削るステップからなるので、リッジ部の電流が両側に広がらず、効率良く活性層に電子が注入され、また高抵抗領域がリッジ部すなわち導電領域の両側にあるため、導電領域の幅と高抵抗領域の厚みを独立に制御できることから電流閉じ込めと光閉じ込めを別々に制御することができ、低しきい値化および高効率化が可能な半導体レーザの製造方法を提供できる等の効果が得られる。   In the second feature, the step of forming the ridge-type layer includes a step of forming a high-resistance layer on the active layer, and performing either impurity diffusion or ion implantation on the high-resistance layer to obtain a desired width. Forming a conductive region and a step of cutting the high resistance regions on both sides of the conductive region to a desired thickness, so that the current in the ridge portion does not spread on both sides, and electrons are efficiently injected into the active layer. Since the high-resistance region is on both sides of the ridge, that is, the conductive region, the width of the conductive region and the thickness of the high-resistance region can be controlled independently, so that current confinement and optical confinement can be controlled separately, resulting in lower thresholds. In addition, it is possible to provide an effect of providing a semiconductor laser manufacturing method capable of increasing efficiency.

第3の特徴では、上記基板がP−InP基板からなり、上記高抵抗層としてFe−InP層を形成し、これに上記活性層の手前までのSiの拡散およびイオン注入のいずれかを施して導電領域を形成するようにしたので、第2の特徴をP−InP基板で実現可能な製造方法を提供できる等の効果が得られる。   In the third feature, the substrate is a P-InP substrate, an Fe-InP layer is formed as the high resistance layer, and either Si diffusion or ion implantation is performed before the active layer. Since the conductive region is formed, it is possible to obtain an effect such as providing a manufacturing method capable of realizing the second feature with the P-InP substrate.

第4の特徴では、上記基板がn−InP基板からなり、上記高抵抗層としてTi−InP層を形成し、これに上記活性層の手前までのZnの拡散およびイオン注入のいずれかを施して導電領域を形成するようにしたので、第2の特徴をn−InP基板で実現可能な製造方法を提供できる等の効果が得られる。   In the fourth feature, the substrate is an n-InP substrate, a Ti-InP layer is formed as the high resistance layer, and Zn diffusion or ion implantation before the active layer is performed on the Ti-InP layer. Since the conductive region is formed, it is possible to obtain an effect such as providing a manufacturing method capable of realizing the second feature with the n-InP substrate.

第5の特徴では、上記基板の導電型にかかわらず、上記高抵抗層として低温成長させたアンドープAlInAs層を形成し、これに上記活性層の手前までの不純物の拡散およびイオン注入のいずれかを施して導電領域を形成するようにしたので、第2の特徴を基板の導電型に無関係に実現可能な製造方法を提供できる等の効果が得られる。   In the fifth feature, regardless of the conductivity type of the substrate, an undoped AlInAs layer grown at a low temperature is formed as the high-resistance layer, and either impurity diffusion or ion implantation before the active layer is formed on the undoped AlInAs layer. Since the conductive region is formed by applying the second method, it is possible to provide a manufacturing method capable of providing the second feature regardless of the conductivity type of the substrate.

第6の特徴では、上記リッジ型層を形成する工程が、上記活性層上に所望の厚みの高抵抗層を形成するステップと、この高抵抗層に不純物の拡散およびイオン注入のいずれかを施して所望の幅の導電領域を形成するステップと、この導電領域を成長させるステップと、からなるようにしたので、不純物の拡散または注入する深さを浅くすることにより、不純物プロファイルの再現性を向上させ、歩留まりを低減させかつ製造精度の高い半導体レーザを製造できる製造方法を提供できる等の効果が得られる。   In the sixth feature, the step of forming the ridge-type layer includes a step of forming a high resistance layer having a desired thickness on the active layer, and performing either impurity diffusion or ion implantation on the high resistance layer. The step of forming a conductive region of a desired width and the step of growing the conductive region are included, so that the impurity profile reproducibility is improved by reducing the depth of impurity diffusion or implantation. Thus, it is possible to provide an effect of providing a manufacturing method capable of manufacturing a semiconductor laser with reduced yield and high manufacturing accuracy.

第7の特徴では、上記基板がP−InP基板からなり、上記高抵抗層としてFe−InP層を形成し、これに上記活性層の手前までのSiの拡散およびイオン注入のいずれかを施して導電領域を形成し、上記導電領域成長ステップにおいて、上記導電領域を含む上記高抵抗層上にn−InP層を成長させ、その後、このn−InP層の上記導電領域の両側の部分を除去するようにしたので、第6の特徴をP−InP基板で実現可能な製造方法を提供できる等の効果が得られる。   In the seventh feature, the substrate is a P-InP substrate, an Fe-InP layer is formed as the high-resistance layer, and Si is diffused or ion-implanted before the active layer. A conductive region is formed, and in the conductive region growth step, an n-InP layer is grown on the high-resistance layer including the conductive region, and then portions of the n-InP layer on both sides of the conductive region are removed. Since it did in this way, effects, such as providing the manufacturing method which can implement | achieve the 6th characteristic with a P-InP board | substrate, are acquired.

第8の特徴では、上記導電領域成長ステップにおいて、上記高抵抗層の導電領域以外の部分をマスクし、上記導電領域を選択成長させるようにしたので、ドライエッチングやそのためのマスクパターンプロセスが省略できるためプロセスの簡略化ができ、また高抵抗領域の残し厚はこれの成長時の膜厚で自動的に決まるため設計通りのデバイス構造ができ、これによりさらにプロセスの簡略化と共に製造精度のより高い半導体レーザを製造できる製造方法を提供できる等の効果が得られる。   In the eighth feature, in the conductive region growing step, portions other than the conductive region of the high-resistance layer are masked and the conductive region is selectively grown, so that dry etching and a mask pattern process therefor can be omitted. Therefore, the process can be simplified, and the remaining thickness of the high-resistance region is automatically determined by the film thickness at the time of growth, so that the device structure as designed can be achieved, which further simplifies the process and increases the manufacturing accuracy. Effects such as providing a manufacturing method capable of manufacturing a semiconductor laser can be obtained.

第9の特徴では、上記基板がP−InP基板からなり、上記高抵抗層としてFe−InP層を形成し、これに上記活性層の手前までのSiの拡散およびイオン注入のいずれかを施して導電領域を形成し、上記導電領域成長ステップにおいて、上記導電領域以外の部分をマスクして導電領域を選択成長させるようにしたので、第8の特徴をP−InP基板で実現可能な製造方法を提供できる等の効果が得られる。   In a ninth feature, the substrate is a P-InP substrate, and an Fe-InP layer is formed as the high-resistance layer, and either Si diffusion or ion implantation before the active layer is performed on the Fe-InP layer. Since the conductive region is formed and the conductive region is selectively grown by masking a portion other than the conductive region in the conductive region growth step, a manufacturing method capable of realizing the eighth feature on the P-InP substrate is provided. The effect that it can provide is acquired.

第10の特徴では、上記基板がn−InP基板からなり、上記高抵抗層として低温成長させたアンドープAlInAs層およびその表面にアンドープInP膜を連続して形成し、これに上記活性層の手前までのZnの拡散およびイオン注入のいずれかを施して導電領域を形成し、上記導電領域成長ステップにおいて、上記導電領域以外の部分をマスクして導電領域を選択成長させるようにしたので、第8の特徴をn−InP基板で実現可能な製造方法を提供できる等の効果が得られる。   In a tenth feature, the substrate is an n-InP substrate, and an undoped AlInAs layer grown at a low temperature as the high-resistance layer and an undoped InP film are continuously formed on the surface thereof, before the active layer. The conductive region is formed by performing either Zn diffusion or ion implantation, and in the conductive region growth step, the conductive region is selectively grown by masking portions other than the conductive region. It is possible to obtain an effect such as providing a manufacturing method whose characteristics can be realized with an n-InP substrate.

第11の特徴では、上記リッジ型層を形成する工程が、上記活性層上に薄い導電膜を形成するステップと、上記導電膜上に所望の厚みの高抵抗層を形成するステップと、この高抵抗層に不純物の拡散およびイオン注入のいずれかを施して所望の幅の導電領域を形成するステップと、この導電領域を成長させるステップと、からなるようにしたので、導電膜により活性層への不純物拡散がさらに抑制されるため、より特性のすぐれた半導体レーザを製造できる製造方法を提供できる等の効果が得られる。   In the eleventh feature, the step of forming the ridge-type layer includes a step of forming a thin conductive film on the active layer, a step of forming a high resistance layer having a desired thickness on the conductive film, Since the conductive layer having a desired width is formed by performing either impurity diffusion or ion implantation on the resistance layer, and the step of growing the conductive region, the conductive layer is applied to the active layer by the conductive film. Since impurity diffusion is further suppressed, effects such as providing a manufacturing method capable of manufacturing a semiconductor laser with better characteristics can be obtained.

第12の特徴では、上記基板がP−InP基板からなり、上記導電膜としてn−InPクラッド膜を形成し、上記高抵抗層としてFe−InP層を形成し、これに上記高抵抗層へのSiの拡散およびイオン注入のいずれかを施して導電領域を形成するようにしたので、第11の特徴をP−InP基板で実現可能な製造方法を提供できる等の効果が得られる。   In a twelfth feature, the substrate is a P-InP substrate, an n-InP clad film is formed as the conductive film, an Fe-InP layer is formed as the high-resistance layer, and the high-resistance layer is formed on the high-resistance layer. Since the conductive region is formed by performing either Si diffusion or ion implantation, effects such as providing a manufacturing method capable of realizing the eleventh feature with the P-InP substrate can be obtained.

第13の特徴では、上記導電領域成長ステップにおいて、上記導電領域を含む上記高抵抗層上にn−InP層を成長させ、その後、このn−InP層の上記導電領域の両側の部分を除去するようにしたので、第12の特徴に第6の特徴を加えた効果が得られる製造方法を提供できる等の効果が得られる。   In a thirteenth feature, in the conductive region growing step, an n-InP layer is grown on the high-resistance layer including the conductive region, and thereafter, portions on both sides of the conductive region of the n-InP layer are removed. Since it did in this way, effects, such as providing the manufacturing method which can obtain the effect which added the 6th characteristic to the 12th characteristic, are acquired.

第14の特徴では、上記導電領域成長ステップにおいて、上記導電領域以外の部分をマスクして導電領域を選択成長させるようにしたので、第12の特徴に第8の特徴を加えた効果が得られる製造方法を提供できる等の効果が得られる。   In the fourteenth feature, since the conductive region is selectively grown in the conductive region growing step by masking portions other than the conductive region, an effect obtained by adding the eighth feature to the twelfth feature is obtained. Effects such as providing a manufacturing method can be obtained.

第15の特徴では、上記リッジ型層を形成する工程が、上記活性層上に導電層を形成するステップと、所望の幅のリッジ部を形成するように上記導電層の両側を削り、かつ所望の厚みになるように削るステップと、この導電層の両側の削られた部分に不純物のイオン注入を施して高抵抗領域を形成するステップと、からなるようにし、逆に導電層を先に成長させた後、リッジ両側を高抵抗化するようにしたので、不純物をできるだけ活性層内に入れないためにレーザの特性劣化をさせないため、さらに特性のすぐれた半導体レーザを製造できる製造方法を提供できる等の効果が得られる。   In the fifteenth feature, the step of forming the ridge-type layer includes a step of forming a conductive layer on the active layer, a step of scraping both sides of the conductive layer so as to form a ridge portion having a desired width, and a desired And a step of forming a high resistance region by ion implantation of impurities into the cut portions on both sides of the conductive layer, and conversely growing the conductive layer first. Since the resistance of both sides of the ridge is increased after the process, impurities are not introduced into the active layer as much as possible, and the laser characteristics are not deteriorated. Therefore, it is possible to provide a manufacturing method capable of manufacturing a semiconductor laser having further excellent characteristics. Etc. are obtained.

第16の特徴では、上記基板がn−InP基板からなり、上記導電層形成ステップにおいて所望の厚みのP−AlInAsクラッド層およびP−InPクラッド層を積層して形成し、上記リッジ部両側を削るステップにおいて上記P−InPクラッド層の部分を削り、上記高抵抗領域形成ステップにおいて上記P−AlInAsクラッド層に酸素をイオン注入するようにしたので、第15の特徴をAlInAs系のデバイスで実現可能な製造方法を提供できる等の効果が得られる。   In a sixteenth feature, the substrate is an n-InP substrate, and is formed by laminating a P-AlInAs cladding layer and a P-InP cladding layer having a desired thickness in the conductive layer forming step, and scraping both sides of the ridge portion. Since the portion of the P-InP clad layer is cut in the step and oxygen is ion-implanted into the P-AlInAs clad layer in the high resistance region forming step, the fifteenth feature can be realized by an AlInAs-based device. Effects such as providing a manufacturing method can be obtained.

第17の特徴では、上記基板がn−InP基板からなり、上記導電層形成ステップにおいてP−InPクラッド層を形成し、上記リッジ部両側を削るステップにおいて上記P−InPクラッド層を所望の厚みに削り、上記高抵抗領域形成ステップにおいて上記P−InPクラッド層にプロトンをイオン注入するようにしたので、第15の特徴をInP系のデバイスで実現可能な製造方法を提供できる等の効果が得られる。   In a seventeenth feature, the substrate is an n-InP substrate, a P-InP clad layer is formed in the conductive layer forming step, and the P-InP clad layer is formed to a desired thickness in the step of scraping both sides of the ridge portion. Since the proton is ion-implanted into the P-InP clad layer in the step of forming the high resistance region, effects such as providing a manufacturing method capable of realizing the fifteenth feature with an InP-based device can be obtained. .

この発明の実施の形態1によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 1 of this invention, and its process flow. 電流の広がりを示す断面図である。It is sectional drawing which shows the spread of an electric current. 上クラッド層残し厚と実効屈折率差およびリッジ幅との関係を示す図である。It is a figure which shows the relationship between upper cladding layer remaining thickness, an effective refractive index difference, and a ridge width. この発明の実施の形態2によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 2 of this invention, and its process flow. この発明の実施の形態3によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 3 of this invention, and its process flow. この発明の実施の形態4および5によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 4 and 5 of this invention, and its process flow. この発明の実施の形態5によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 5 of this invention, and its process flow. この発明の実施の形態6によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 6 of this invention, and its process flow. この発明の実施の形態7によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 7 of this invention, and its process flow. 図9に続く実施の形態7によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。FIG. 10 is a diagram showing a cross-sectional structure of a ridge-type semiconductor laser according to a seventh embodiment following FIG. 9 and a process flow thereof. この発明の実施の形態8によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 8 of this invention, and its process flow. この発明の実施の形態9によるリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the ridge type semiconductor laser by Embodiment 9 of this invention, and its process flow. この発明によるリッジ型半導体レーザの高抵抗層と導電層との関係を示す図である。It is a figure which shows the relationship between the high resistance layer and conductive layer of the ridge type semiconductor laser by this invention. 従来のリッジ型半導体レーザの断面構造とそのプロセスフローを示す図である。It is a figure which shows the cross-section of the conventional ridge type semiconductor laser, and its process flow. 図14の構造のリッジ型半導体レーザの電流の広がりの計算例を示す図である。It is a figure which shows the example of calculation of the spread of the electric current of the ridge type semiconductor laser of the structure of FIG.

符号の説明Explanation of symbols

1 P−InP基板、2 P−InPクラッド層、3 活性層、4 Fe−InP層、5 SiO膜、6 n−InP層、7 SiO膜、9 n−InP層、9a P−InP層、10 n−InP層、11 n−InPクラッド層、12 Ti−InP層、13 P−InP層、20 n−AlInAs層、21 アンドープAlInAs層、22 P−AlInAs層、30 n−InPクラッド層、31 P−AlInAsクラッド層、32 AlInAs高抵抗層、33 高抵抗層、40 高抵抗層、41 導電層。 1 P-InP substrate, 2 P-InP clad layer, 3 active layer, 4 Fe-InP layer, 5 SiO 2 film, 6 n-InP layer, 7 SiO 2 film, 9 n-InP layer, 9a P-InP layer 10 n-InP layer, 11 n-InP cladding layer, 12 Ti-InP layer, 13 P-InP layer, 20 n-AlInAs layer, 21 undoped AlInAs layer, 22 P-AlInAs layer, 30 n-InP cladding layer, 31 P-AlInAs cladding layer, 32 AlInAs high resistance layer, 33 high resistance layer, 40 high resistance layer, 41 conductive layer.

Claims (16)

基板上にクラッド層、活性層を順次成長させる工程と、
上記活性層上にリッジ部を構成する導電領域とこの導電領域の両側の高抵抗領域からなるリッジ型層を形成する工程と、
からなることを特徴とするリッジ型半導体レーザの製造方法。
A step of sequentially growing a cladding layer and an active layer on the substrate;
Forming a ridge-type layer comprising a conductive region forming a ridge on the active layer and a high-resistance region on both sides of the conductive region;
A method for manufacturing a ridge type semiconductor laser comprising:
上記リッジ型層を形成する工程が、
上記活性層上に高抵抗層を形成するステップと、
この高抵抗層に不純物の拡散およびイオン注入のいずれかを施して所望の幅の導電領域を形成するステップと、
上記導電領域の両側の高抵抗領域を所望の厚みに削るステップと、
からなることを特徴とする請求項1に記載のリッジ型半導体レーザの製造方法。
The step of forming the ridge type layer includes
Forming a high resistance layer on the active layer;
Subjecting the high resistance layer to either impurity diffusion or ion implantation to form a conductive region of a desired width;
Scraping the high resistance regions on both sides of the conductive region to a desired thickness;
The ridge type semiconductor laser manufacturing method according to claim 1, comprising:
上記基板がP−InP基板からなり、上記高抵抗層としてFe−InP層を形成し、これに上記活性層の手前までのSiの拡散およびイオン注入のいずれかを施して導電領域を形成することを特徴とする請求項2に記載のリッジ型半導体レーザの製造方法。   The substrate is a P-InP substrate, an Fe-InP layer is formed as the high-resistance layer, and a conductive region is formed by performing either Si diffusion or ion implantation up to the front of the active layer. A method for manufacturing a ridge type semiconductor laser according to claim 2. 上記基板がn−InP基板からなり、上記高抵抗層としてTi−InP層を形成し、これに上記活性層の手前までのZnの拡散およびイオン注入のいずれかを施して導電領域を形成することを特徴とする請求項2に記載のリッジ型半導体レーザの製造方法。   The substrate is an n-InP substrate, a Ti-InP layer is formed as the high-resistance layer, and a conductive region is formed by either Zn diffusion or ion implantation before the active layer. A method for manufacturing a ridge type semiconductor laser according to claim 2. 上記基板の導電型にかかわらず、上記高抵抗層として低温成長させたアンドープAlInAs層を形成し、これに上記活性層の手前までの不純物の拡散およびイオン注入のいずれかを施して導電領域を形成することを特徴とする請求項2に記載のリッジ型半導体レーザの製造方法。   Regardless of the conductivity type of the substrate, an undoped AlInAs layer grown at a low temperature is formed as the high resistance layer, and a conductive region is formed by either impurity diffusion or ion implantation before the active layer. The method of manufacturing a ridge type semiconductor laser according to claim 2, wherein: 上記リッジ型層を形成する工程が、
上記活性層上に所望の厚みの高抵抗層を形成するステップと、
この高抵抗層に不純物の拡散およびイオン注入のいずれかを施して所望の幅の導電領域を形成するステップと、
この導電領域を成長させるステップと、
からなることを特徴とする請求項1に記載のリッジ型半導体レーザの製造方法。
The step of forming the ridge type layer includes
Forming a high resistance layer having a desired thickness on the active layer;
Subjecting the high resistance layer to either impurity diffusion or ion implantation to form a conductive region of a desired width;
Growing the conductive region;
The ridge type semiconductor laser manufacturing method according to claim 1, comprising:
上記基板がP−InP基板からなり、上記高抵抗層としてFe−InP層を形成し、これに上記活性層の手前までのSiの拡散およびイオン注入のいずれかを施して導電領域を形成し、上記導電領域成長ステップにおいて、上記導電領域を含む上記高抵抗層上にn−InP層を成長させ、その後、このn−InP層の上記導電領域の両側の部分を除去することを特徴とする請求項6に記載のリッジ型半導体レーザの製造方法。   The substrate is a P-InP substrate, an Fe-InP layer is formed as the high resistance layer, and a conductive region is formed by performing either Si diffusion or ion implantation up to the front of the active layer. In the conductive region growing step, an n-InP layer is grown on the high resistance layer including the conductive region, and thereafter, portions on both sides of the conductive region of the n-InP layer are removed. Item 7. A method for manufacturing a ridge type semiconductor laser according to Item 6. 上記導電領域成長ステップにおいて、上記高抵抗層の導電領域以外の部分をマスクし、上記導電領域を選択成長させることを特徴とする請求項6に記載のリッジ型半導体レーザの製造方法。   7. The method of manufacturing a ridge type semiconductor laser according to claim 6, wherein, in the conductive region growth step, a portion other than the conductive region of the high resistance layer is masked to selectively grow the conductive region. 上記基板がP−InP基板からなり、上記高抵抗層としてFe−InP層を形成し、これに上記活性層の手前までのSiの拡散およびイオン注入のいずれかを施して導電領域を形成し、上記導電領域成長ステップにおいて、上記導電領域以外の部分をマスクして導電領域を選択成長させたことを特徴とする請求項8に記載のリッジ型半導体レーザの製造方法。   The substrate is a P-InP substrate, an Fe-InP layer is formed as the high resistance layer, and a conductive region is formed by performing either Si diffusion or ion implantation up to the front of the active layer. 9. The method of manufacturing a ridge type semiconductor laser according to claim 8, wherein, in the conductive region growing step, a conductive region is selectively grown by masking a portion other than the conductive region. 上記基板がn−InP基板からなり、上記高抵抗層として低温成長させたアンドープAlInAs層およびその表面にアンドープInP膜を連続して形成し、これに上記活性層の手前までのZnの拡散およびイオン注入のいずれかを施して導電領域を形成し、上記導電領域成長ステップにおいて、上記導電領域以外の部分をマスクして導電領域を選択成長させたことを特徴とする請求項8に記載のリッジ型半導体レーザの製造方法。   The substrate is an n-InP substrate, and an undoped AlInAs layer grown at a low temperature as the high-resistance layer and an undoped InP film are continuously formed on the surface, and Zn diffusion and ions before the active layer are formed on the undoped AlInAs layer. 9. The ridge type according to claim 8, wherein a conductive region is formed by performing any one of implantations, and the conductive region is selectively grown in the conductive region growth step by masking a portion other than the conductive region. Semiconductor laser manufacturing method. 上記リッジ型層を形成する工程が、
上記活性層上に薄い導電膜を形成するステップと、
上記導電膜上に所望の厚みの高抵抗層を形成するステップと、
この高抵抗層に不純物の拡散およびイオン注入のいずれかを施して所望の幅の導電領域を形成するステップと、
この導電領域を成長させるステップと、
からなることを特徴とする請求項1に記載のリッジ型半導体レーザの製造方法。
The step of forming the ridge type layer includes
Forming a thin conductive film on the active layer;
Forming a high resistance layer having a desired thickness on the conductive film;
Subjecting the high resistance layer to either impurity diffusion or ion implantation to form a conductive region of a desired width;
Growing the conductive region;
The ridge type semiconductor laser manufacturing method according to claim 1, comprising:
上記基板がP−InP基板からなり、上記導電膜としてn−InPクラッド膜を形成し、上記高抵抗層としてFe−InP層を形成し、これに上記高抵抗層へのSiの拡散およびイオン注入のいずれかを施して導電領域を形成することを特徴とする請求項11に記載のリッジ型半導体レーザの製造方法。   The substrate is a P-InP substrate, an n-InP clad film is formed as the conductive film, an Fe-InP layer is formed as the high resistance layer, and Si is diffused and ion-implanted into the high resistance layer. 12. The method of manufacturing a ridge type semiconductor laser according to claim 11, wherein the conductive region is formed by performing any of the above. 上記導電領域成長ステップにおいて、上記導電領域を含む上記高抵抗層上にn−InP層を成長させ、その後、このn−InP層の上記導電領域の両側の部分を除去することを特徴とする請求項12に記載のリッジ型半導体レーザの製造方法。   In the conductive region growing step, an n-InP layer is grown on the high resistance layer including the conductive region, and thereafter, portions on both sides of the conductive region of the n-InP layer are removed. Item 13. A method for manufacturing a ridge type semiconductor laser according to Item 12. 上記導電領域成長ステップにおいて、上記導電領域以外の部分をマスクして導電領域を選択成長させたことを特徴とする請求項12に記載のリッジ型半導体レーザの製造方法。   13. The method of manufacturing a ridge type semiconductor laser according to claim 12, wherein, in the conductive region growing step, a conductive region is selectively grown by masking a portion other than the conductive region. 上記リッジ型層を形成する工程が、
上記活性層上に導電層を形成するステップと、
所望の幅のリッジ部を形成するように上記導電層の両側を削り、かつ所望の厚みになるように削るステップと、
この導電層の両側の削られた部分に不純物のイオン注入を施して高抵抗領域を形成するステップと、
からなることを特徴とする請求項1に記載のリッジ型半導体レーザの製造方法。
The step of forming the ridge type layer includes
Forming a conductive layer on the active layer;
Scraping both sides of the conductive layer to form a ridge having a desired width, and cutting to a desired thickness;
Forming a high resistance region by ion implantation of impurities into the shaved portions on both sides of the conductive layer;
The ridge type semiconductor laser manufacturing method according to claim 1, comprising:
上記基板がn−InP基板からなり、上記導電層形成ステップにおいて所望の厚みのP−AlInAsクラッド層およびP−InPクラッド層を積層して形成し、上記リッジ部両側を削るステップにおいて上記P−InPクラッド層の部分を削り、上記高抵抗領域形成ステップにおいて上記P−AlInAsクラッド層に酸素をイオン注入することを特徴とする請求項15に記載のリッジ型半導体レーザの製造方法。   The substrate is an n-InP substrate, and is formed by laminating a P-AlInAs cladding layer and a P-InP cladding layer having a desired thickness in the conductive layer forming step, and the P-InP in the step of scraping both sides of the ridge portion. 16. The method of manufacturing a ridge type semiconductor laser according to claim 15, wherein a portion of the clad layer is shaved and oxygen is ion-implanted into the P-AlInAs clad layer in the high resistance region forming step.
JP2005101613A 2005-03-31 2005-03-31 Ridge-type semiconductor laser device manufacturing method Pending JP2005203814A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005101613A JP2005203814A (en) 2005-03-31 2005-03-31 Ridge-type semiconductor laser device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005101613A JP2005203814A (en) 2005-03-31 2005-03-31 Ridge-type semiconductor laser device manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12494596A Division JPH09307182A (en) 1996-05-20 1996-05-20 Ridge type semiconductor laser and its manufacture

Publications (1)

Publication Number Publication Date
JP2005203814A true JP2005203814A (en) 2005-07-28

Family

ID=34824929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005101613A Pending JP2005203814A (en) 2005-03-31 2005-03-31 Ridge-type semiconductor laser device manufacturing method

Country Status (1)

Country Link
JP (1) JP2005203814A (en)

Similar Documents

Publication Publication Date Title
EP1022827A2 (en) Semiconductor laser device and fabrication method
US20070004072A1 (en) Semiconductor laser element
JPH07176827A (en) Manufacture of semiconductor laser with modulator
JP2016031970A (en) Optical semiconductor device
KR100232993B1 (en) Semiconductor laser device and method of fabricating semiconductor laser device
US8472490B2 (en) Semiconductor optical element and integrated semiconductor optical element
JPH10233556A (en) Ridge-type semiconductor laser diode and its manufacturing method
JP4690515B2 (en) Optical modulator, semiconductor optical device, and manufacturing method thereof
JP4947778B2 (en) Optical semiconductor device and manufacturing method thereof
US6165811A (en) Method of fabricating a high power semiconductor laser with self-aligned ion implantation
JP2005286192A (en) Optically integrated device
JP2001274510A (en) Waveguide type optical element and its manufacturing method
JPH10229246A (en) Ridge semiconductor laser diode and its manufacturing method
JP4599700B2 (en) Distributed feedback laser diode
JP2004119467A (en) Semiconductor laser device
JP2005203814A (en) Ridge-type semiconductor laser device manufacturing method
JPH09307182A (en) Ridge type semiconductor laser and its manufacture
JP7145936B2 (en) Semiconductor laser and manufacturing method thereof
JP2000353849A (en) Optical semiconductor device and its manufacture
JP4904682B2 (en) Broad stripe type semiconductor laser device, broad stripe type semiconductor laser array using the same, and method for producing broad stripe type semiconductor laser device
JP2004109594A (en) Waveguide type semiconductor element
JP2000340887A (en) Semiconductor laser and manufacture thereof
JPH06283801A (en) Semiconductor laser
JP3336981B2 (en) Semiconductor laminated structure
JP2010045066A (en) Semiconductor laser device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20060307

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20060801

Free format text: JAPANESE INTERMEDIATE CODE: A02