JP2005198384A - Electronic transformer - Google Patents
Electronic transformer Download PDFInfo
- Publication number
- JP2005198384A JP2005198384A JP2004000556A JP2004000556A JP2005198384A JP 2005198384 A JP2005198384 A JP 2005198384A JP 2004000556 A JP2004000556 A JP 2004000556A JP 2004000556 A JP2004000556 A JP 2004000556A JP 2005198384 A JP2005198384 A JP 2005198384A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- circuit
- rectifier circuit
- connection point
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
Description
本発明は、交流電源の出力を高周波に変換し、さらに電圧を変換して負荷に与える電子トランスに関するものである。 The present invention relates to an electronic transformer that converts an output of an alternating current power source into a high frequency, further converts a voltage, and applies it to a load.
この種の電子トランスとして、図5に示すように、商用電源のような交流電源ACから電力供給され、高周波出力をたとえば12Vに降圧して負荷としての白熱ランプのようなランプLaに与えることによってランプLaを点灯させるものが提供されている。一般に、美術館や店舗などでは、このような電子トランス1を用いてランプLaを点灯させる照明器具が多数使用されている。
As this type of electronic transformer, as shown in FIG. 5, power is supplied from an AC power source AC such as a commercial power source, and a high frequency output is stepped down to, for example, 12 V and applied to a lamp La such as an incandescent lamp as a load. What turns on the lamp La is provided. In general, a large number of lighting fixtures that use such an
図5に示す電子トランス1は、交流電源ACを全波整流する整流回路DB1と、整流回路DB1の出力端間に接続される自励発振式のインバータ回路2と、インバータ回路2の発振を開始させるトリガ回路3とを備える。
The
インバータ回路2は、ハーフブリッジ形であって、整流回路DB1の出力端間にそれぞれ接続される2個の(インバータ用の)コンデンサC1、C2の直列回路と2個のスイッチング素子Q1、Q2の直列回路とを備え、降圧トランスからなる負荷用トランスT1の1次巻線P2と各スイッチング素子Q1、Q2を自励発振により交互にオンオフさせる帰還トランスCT1の1次巻線P1との直列回路がコンデンサC1、C2の接続点とスイッチング素子Q1、Q2の接続点との間に接続された構成を有する。図示例では各スイッチング素子Q1、Q2にはそれぞれバイポーラトランジスタを用いている。
The
帰還トランスCT1は、一方のスイッチング素子Q2のベースとエミッタとの間に接続された第1の2次巻線S1と、他方のスイッチング素子Q1のベースとエミッタとの間に接続された第2の2次巻線S2とを有している。帰還トランスCT1の両2次巻線S1、S2は、1次巻線n1の一方向に電流を流したときにいずれか一方のスイッチング素子Q1、Q2のみがオンするように、各スイッチング素子Q1、Q2のベースに対してそれぞれ異極の一端が接続されている。負荷用トランスT1の2次巻線S3にはランプLaが接続される。 The feedback transformer CT1 includes a first secondary winding S1 connected between the base and emitter of one switching element Q2, and a second secondary coil connected between the base and emitter of the other switching element Q1. A secondary winding S2. Both the secondary windings S1 and S2 of the feedback transformer CT1 are configured so that only one of the switching elements Q1 and Q2 is turned on when a current flows in one direction of the primary winding n1. One end of a different pole is connected to the base of Q2. A lamp La is connected to the secondary winding S3 of the load transformer T1.
また、トリガ回路3は、両端間の電圧がトリガ電圧に達すると導通するトリガ素子Q3と、整流回路DB1の出力端間に接続されたトリガ用抵抗(以下、単に抵抗と呼ぶ)R1とトリガ用コンデンサ(以下、単にコンデンサと呼ぶ)C3との直列回路からなり整流回路DB1の出力によって抵抗R1を介してコンデンサC3が充電される検出回路30とで構成され、トリガ素子Q3が抵抗R1およびコンデンサC3の接続点と一方のスイッチング素子Q2のベースとの間に接続された構成を有する。トリガ素子Q3は、一旦導通すると、両端間に流れる電流が保持電流を下回るまで導通状態に保持される(たとえば引用文献1参照)。
The
上述した電子トランス1の動作を以下に説明する。交流電源ACが投入されると、整流回路DB1の出力電圧がトリガ回路3に印加され抵抗R1を介してコンデンサC3が充電される。整流回路DB1の出力電圧が上昇し、コンデンサC3の両端電圧がトリガ素子Q3のトリガ電圧に達すると、トリガ素子Q3が導通してスイッチング素子Q2のベースに電流が流れる。スイッチング素子Q2のベースに電流が流れると、スイッチング素子Q2はオフ状態から能動状態(能動領域で動作する状態)に移行するので、コンデンサC3から帰還トランスCT1の1次巻線P1と負荷用トランスT1の1次巻線P2とスイッチング素子Q2とを介して電流が流れる。ここで、帰還トランスCT1の第1の2次巻線S1にスイッチング素子Q2の順バイアス方向の電流が流れることによって、スイッチング素子Q2は急速に完全オン状態(飽和領域におけるオン状態)に移行する。
The operation of the above-described
スイッチング素子Q2が完全オン状態にあると帰還トランスCT1の1次巻線P1を流れる電流の大きさに変化がなくなるので、帰還トランスCT1の第1の2次巻線S1に流れる電流が流れなくなりスイッチング素子Q2がオフ状態に移行する。その結果、帰還トランスCT1の1次巻線P1を流れる電流が遮断され、第2の2次巻線S2に逆起電力による電流が流れることによって他方のスイッチング素子Q1のベースにスイッチング素子Q1の順バイアス方向の電流が流れる。スイッチング素子Q1のベースに電流が流れると、スイッチング素子Q1がオフ状態から能動状態に移行するので、コンデンサC2からスイッチング素子Q1と帰還トランスCT1の1次巻線P1と負荷用トランスT1の1次巻線P2とを介して電流が流れ、スイッチング素子Q2と同様にして、スイッチング素子Q1は急速に完全オン状態に移行する。 When the switching element Q2 is in the fully ON state, the magnitude of the current flowing through the primary winding P1 of the feedback transformer CT1 is not changed, so that the current flowing through the first secondary winding S1 of the feedback transformer CT1 does not flow. Element Q2 transitions to the off state. As a result, the current flowing through the primary winding P1 of the feedback transformer CT1 is interrupted, and the current due to the counter electromotive force flows through the second secondary winding S2, so that the switching element Q1 is forwarded to the base of the other switching element Q1. A current in the bias direction flows. When a current flows through the base of the switching element Q1, the switching element Q1 shifts from the off state to the active state, and therefore the primary winding P1 of the switching element Q1, the feedback transformer CT1, and the primary winding of the load transformer T1 from the capacitor C2. A current flows through the line P2, and the switching element Q1 rapidly shifts to the fully on state in the same manner as the switching element Q2.
電子トランス1は、上述した動作を繰り返すことによりスイッチング素子Q1、Q2を交互にオンオフし、負荷用トランスT1の1次巻線P2に交番電流を流すことによって、負荷用トランスT1の2次巻線S3に接続されるランプLaに高周波出力を与えランプLaを点灯させる。
The
また、交流電源ACの出力電圧のゼロクロス点近傍においては、整流回路DB1の出力電圧が略ゼロになることによって、スイッチング素子Q1、Q2のいずれもオンすることができなくなりインバータ回路2の発振が停止するが、交流電源ACの投入時と同様にトリガ回路3によってスイッチング素子Q2をオンしインバータ回路2の発振を再開させるから高周波出力は継続される。
ところで、上述した電子トランス1は、ランプLaの球切れ等の無負荷状態においては、負荷用トランスT1の1次巻線P2に大きな電流が流れないのでインバータ回路2の発振を継続することができない。インバータ回路2の発振が停止した状態で交流電源ACからの電力供給が継続されると、整流回路DB1の出力電圧はコンデンサC1、C2によって平滑されDC電圧になるので、コンデンサC3を飽和状態に維持しスイッチング素子Q2を完全オン状態に維持し続けることになる。この状態で、球切れしたランプLaを正常なランプLaに交換しても、コンデンサC3が飽和状態に維持されておりスイッチング素子Q2が完全オン状態に維持されているので、インバータ回路2が発振を開始することができない。
By the way, the
すなわち、上述した電子トランス1では、一旦ランプLaの球切れ等の無負荷状態で動作させてしまうと、ランプLaを交換するなどして正常な負荷状態に戻すだけでは、インバータ回路2の発振を再開させることはできない。インバータ回路2の発振を再開するためには、交流電源ACを一旦遮断し再投入する必要がある。
That is, in the
しかし、電子トランス1を用いてランプLaを点灯させる照明器具が多数使用されている場合には、球切れなどによるランプLa交換時に交流電源ACを遮断することによって、球切れしていない正常なランプLaまで消灯してしまうことは望ましくない。そこで、ランプLaの交換時に交流電源ACを再投入することなくランプLaを点灯させることができる電子トランス1が要求されている。
However, when many lighting fixtures that use the
なお、抵抗R1の抵抗値を大きく設定することによって、無負荷状態においてトリガ素子Q3に流れる電流をトリガ素子Q3の保持電流より小さくしスイッチング素子Q2をオフすることが考えられる。しかし、トリガ素子Q3の保持電流は非常に小さくバラツキもあるので、無負荷状態においてトリガ素子Q3に流れる電流をトリガ素子Q3の保持電流より小さくするように抵抗R1の抵抗値を設定すると、トリガ回路3によってスイッチング素子Q2をオンすること自体ができなくなってしまう可能性がある。
It can be considered that by setting the resistance value of the resistor R1 large, the current flowing through the trigger element Q3 in the no-load state is made smaller than the holding current of the trigger element Q3 to turn off the switching element Q2. However, since the holding current of the trigger element Q3 is very small and varies, when the resistance value of the resistor R1 is set so that the current flowing through the trigger element Q3 in the no-load state is smaller than the holding current of the trigger element Q3, the
本発明は上記事由に鑑みて為されたものであって、無負荷状態から正常な負荷状態に戻したときに交流電源を再投入することなく負荷への電力供給を再開できる電子トランスを提供することを目的とする。 The present invention has been made in view of the above-described reasons, and provides an electronic transformer that can resume power supply to a load without re-turning on an AC power supply when returning from a no-load state to a normal load state. For the purpose.
請求項1の発明では、交流電源を全波整流する整流回路と、整流回路の出力端間に2個のインバータ用のコンデンサの直列回路と2個のスイッチング素子の直列回路とが並列に接続され前記コンデンサの接続点と前記スイッチング素子の接続点との間に2次側に負荷が接続される負荷用トランスと各スイッチング素子を自励発振により交互にオンオフさせる帰還トランスとが直列に接続されたインバータ回路と、トリガ用抵抗およびトリガ用コンデンサの直列回路からなり交流電源からの電源供給時にトリガ用抵抗を介してトリガ用コンデンサが充電される検出回路とトリガ用抵抗およびトリガ用コンデンサの接続点と一方のスイッチング素子の制御端子との間に接続され前記接続点の電圧がトリガ電圧に達すると導通して一方のスイッチング素子をオンしインバータ回路の発振を開始させるトリガ素子とを有したトリガ回路と、交流電源の出力電圧のゼロクロス点においてトリガ用抵抗およびトリガ用コンデンサの接続点電位を引き下げることによりトリガ素子に流れる電流をトリガ素子を導通状態に保持する保持電流より小さくするリセット手段とを備えることを特徴とする。 In the first aspect of the present invention, a rectifier circuit for full-wave rectification of an AC power supply, a series circuit of two inverter capacitors, and a series circuit of two switching elements are connected in parallel between the output terminals of the rectifier circuit. Between the connection point of the capacitor and the connection point of the switching element, a load transformer in which a load is connected on the secondary side and a feedback transformer that alternately turns on and off each switching element by self-excited oscillation are connected in series. A detection circuit consisting of an inverter circuit and a series circuit of a trigger resistor and a trigger capacitor, and the trigger capacitor is charged via the trigger resistor when power is supplied from an AC power source, and a connection point between the trigger resistor and the trigger capacitor One switching element is connected to the control terminal of the switching element and becomes conductive when the voltage at the connection point reaches the trigger voltage. A current flowing in the trigger element by lowering the potential at the connection point of the trigger resistor and the trigger capacitor at the zero-cross point of the output voltage of the AC power supply, and a trigger circuit having a trigger element that turns on the element and starts oscillation of the inverter circuit And reset means for making the trigger element smaller than a holding current for holding the trigger element in a conductive state.
この構成によれば、リセット手段が交流電源の出力電圧のゼロクロス点においてトリガ素子をオフするものであって、無負荷状態で動作した後に正常な負荷状態に戻すと、交流電源のゼロクロス点の直後にトリガ素子を導通させることによって一方のスイッチング素子をオンしインバータ回路の発振を再開させることができる。結果的に、無負荷状態で動作した後であっても、交流電源を再投入することなく負荷への電力供給を再開することができる。 According to this configuration, the reset means turns off the trigger element at the zero cross point of the output voltage of the AC power supply, and when it returns to a normal load state after operating in a no-load state, immediately after the zero cross point of the AC power supply. When one of the switching elements is turned on, the oscillation of the inverter circuit can be resumed. As a result, even after operating in a no-load state, the power supply to the load can be resumed without turning on the AC power supply again.
請求項2の発明は、請求項1の発明において、前記リセット手段が、前記交流電源に対して前記整流回路と並列に接続され交流電源を全波整流する補助整流回路からなり、出力端間に前記検出回路が接続されることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the reset unit includes an auxiliary rectifier circuit that is connected in parallel to the rectifier circuit with respect to the AC power source and rectifies the AC power source in a full wave, and is connected between output terminals. The detection circuit is connected.
この構成によれば、従来構成に対して補助整流回路を付加するだけの簡単な回路構成で、請求項1の発明を実現することができる。
According to this configuration, the invention of
請求項3の発明は、請求項1の発明において、前記検出回路が前記整流回路の出力端間に接続され、前記リセット手段が、前記検出回路と前記インバータ回路との間において前記インバータ用のコンデンサから検出回路に向かう電流を阻止する逆流阻止手段からなることを特徴とする。 According to a third aspect of the present invention, in the first aspect of the present invention, the detection circuit is connected between the output terminals of the rectifier circuit, and the reset means is a capacitor for the inverter between the detection circuit and the inverter circuit. It is characterized by comprising reverse flow blocking means for blocking current flowing from to the detection circuit.
この構成によれば、逆流阻止手段が一方向の電流を阻止するものであればよいので、従来構成に対して1個のダイオードを付加するだけの簡単な回路構成で、請求項1の発明を実現することができる。
According to this configuration, since the backflow blocking means only needs to block current in one direction, the invention of
請求項4の発明は、請求項1の発明において、前記検出回路が前記整流回路の出力端間に接続され、前記リセット手段が、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に2個の分圧用抵抗が直列に接続された分圧回路とからなり、分圧用抵抗の接続点が前記トリガ用抵抗および前記トリガ用コンデンサの接続点に接続されることを特徴とする。 According to a fourth aspect of the present invention, in the first aspect of the present invention, the detection circuit is connected between output terminals of the rectifier circuit, and the reset means is connected in parallel to the rectifier circuit with respect to the AC power source. An auxiliary rectifier circuit that performs full-wave rectification and a voltage divider circuit in which two voltage dividing resistors are connected in series between the output terminals of the auxiliary rectifier circuit. The connection point of the voltage dividing resistors is the trigger resistor and the trigger. It is connected to the connection point of the capacitor for use.
この構成によれば、補助整流回路の出力電圧を分圧回路によって引き下げてトリガ素子に印加するので、リセット手段は交流電源のゼロクロス点を確実に検出することができる。 According to this configuration, the output voltage of the auxiliary rectifier circuit is pulled down by the voltage dividing circuit and applied to the trigger element, so that the reset means can reliably detect the zero cross point of the AC power supply.
請求項5の発明は、請求項4の発明において、前記分圧用抵抗の接続点と前記トリガ用抵抗および前記トリガ用コンデンサの接続点との間に分圧用抵抗の接続点に向かって電流が流れるように設けた放電用ダイオードが挿入されること特徴とする。 According to a fifth aspect of the present invention, in the fourth aspect of the invention, a current flows toward the connection point of the voltage dividing resistor between the connection point of the voltage dividing resistor and the connection point of the trigger resistor and the trigger capacitor. A discharge diode provided as described above is inserted.
この構成によれば、分圧回路によって分圧された電圧によってトリガ素子が導通することを防止できる。 According to this configuration, the trigger element can be prevented from conducting due to the voltage divided by the voltage dividing circuit.
請求項6の発明は、請求項1の発明において、前記検出回路が前記整流回路の出力端間に接続され、前記リセット手段が、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に2個の分圧用抵抗が直列に接続された分圧回路と、前記トリガ用コンデンサの両端間にコレクタ―エミッタが接続されベースがベースにアノードを接続した放電用ダイオードを介して分圧用抵抗の接続点に接続されたpnp形トランジスタとからなることを特徴とする。 According to a sixth aspect of the present invention, in the first aspect of the present invention, the detection circuit is connected between output terminals of the rectifier circuit, and the reset means is connected in parallel to the rectifier circuit with respect to the AC power source. An auxiliary rectifier circuit for full-wave rectification, a voltage divider circuit in which two voltage dividing resistors are connected in series between the output terminals of the auxiliary rectifier circuit, a collector-emitter is connected between both ends of the trigger capacitor, and a base is And a pnp-type transistor connected to a connection point of a voltage dividing resistor through a discharge diode having an anode connected to the base.
この構成によれば、トリガ用コンデンサがpnp形トランジスタを介して放電するものであって、トリガ用コンデンサに充電された電荷をpnp形トランジスタによって電流を増幅して放電するので、分圧用抵抗の抵抗値を比較的大きく設定してもトリガ用コンデンサを放電することができ、分圧回路による消費電力を比較的小さくすることができる。 According to this configuration, the trigger capacitor is discharged through the pnp transistor, and the electric charge charged in the trigger capacitor is discharged by amplifying the current by the pnp transistor. Even if the value is set relatively large, the trigger capacitor can be discharged, and the power consumption by the voltage dividing circuit can be made relatively small.
請求項7の発明は、請求項5または請求項6の発明において、前記トリガ用コンデンサから前記分圧用抵抗の接続点に向かって電流が流れる期間におけるトリガ用コンデンサおよび前記トリガ用抵抗の接続点と分圧用抵抗の接続点との間の差電圧以上のツェナー電圧を有するツェナーダイオードをトリガ素子と直列に接続したことを特徴とする。 According to a seventh aspect of the present invention, in the fifth or sixth aspect of the present invention, the trigger capacitor and the connection point of the trigger resistor in a period in which a current flows from the trigger capacitor toward the connection point of the voltage dividing resistor, A Zener diode having a Zener voltage equal to or higher than a voltage difference between the voltage dividing resistor and a connection point is connected in series with a trigger element.
この構成によれば、ツェナーダイオードがオフすることによってトリガ素子を確実にオフすることができる。 According to this configuration, the trigger element can be reliably turned off by turning off the Zener diode.
請求項8の発明は、請求項1の発明において、前記検出回路が前記整流回路の出力端間に接続され、前記リセット手段が、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に2個の分圧用抵抗が直列に接続された分圧回路と、前記トリガ用コンデンサの両端間にドレイン―ソースが接続されゲートが分圧用抵抗の接続点に接続されたデプレッション形MOSFETとからなることを特徴とする。
The invention according to
この構成によれば、両分圧用抵抗の抵抗値を比較的大きく設定してもデプレッション形MOSFETは動作するので、分圧回路による消費電力を比較的小さくすることができる。 According to this configuration, the depletion type MOSFET operates even if the resistance values of both voltage dividing resistors are set to be relatively large, so that the power consumption by the voltage dividing circuit can be made relatively small.
請求項9の発明は、請求項1ないし請求項8のいずれかの発明において、前記トリガ素子が、シリコン双方向スイッチング素子とトリガ・ダイオードとから選択されることを特徴とする。 According to a ninth aspect of the present invention, in any one of the first to eighth aspects, the trigger element is selected from a silicon bidirectional switching element and a trigger diode.
この構成によれば、トリガ素子として一般的で入手しやすいものを用いるので、比較的安価で請求項1ないし請求項8の発明を実現することができる。
According to this configuration, since a general and easily available trigger element is used, the inventions of
本発明は、リセット手段が交流電源の出力電圧のゼロクロス点においてトリガ素子をオフするものであって、無負荷状態で動作した後に正常な負荷状態に戻すと、交流電源のゼロクロス点の直後にトリガ素子を導通させることによって一方のスイッチング素子をオンしインバータ回路の発振を再開させることができる。結果的に、無負荷状態で動作した後であっても、交流電源を再投入することなく負荷への電力供給を再開することができるという利点がある。 According to the present invention, the reset means turns off the trigger element at the zero cross point of the output voltage of the AC power supply. When the reset means returns to a normal load state after operating in the no-load state, the trigger is immediately after the zero cross point of the AC power supply. By making the element conductive, one of the switching elements can be turned on and the oscillation of the inverter circuit can be resumed. As a result, even after operating in a no-load state, there is an advantage that the power supply to the load can be resumed without turning on the AC power supply again.
以下、本発明を実施するための最良の形態を図面を参照して説明する。なお、従来構成と同様の構成については同様の符号を用いて説明を省略する。 The best mode for carrying out the present invention will be described below with reference to the drawings. In addition, about the structure similar to a conventional structure, description is abbreviate | omitted using the same code | symbol.
(実施形態1)
本実施形態の電子トランス1は、図1に示すように、従来構成に対してリセット手段4として交流電源ACの出力電圧を整流回路DB1とは別に全波整流する補助整流回路40を付加し、検出回路30を整流回路DB1の出力端間に代えて補助整流回路40の出力端間に接続した点が従来構成と相違する。トリガ素子Q3には、SBS(シリコン双方向スイッチング素子)またはダイアック(トリガ・ダイオード)を用いる。
(Embodiment 1)
As shown in FIG. 1, the
補助整流回路40は、2個のダイオードD1、D2を備えるものであって、各ダイオードD1、D2のアノードをそれぞれ交流電源ACの各極に接続し、両ダイオードD1、D2のカソード同士を接続して正極の出力端とするとともに整流回路DB1の負極の出力端を負極の出力端として使用する。
The
本実施形態の電子トランス1では、無負荷状態において交流電源ACから電力が供給された場合でも、補助整流回路40の出力電圧は、インバータ用のコンデンサC1、C2によって平滑されるものではなくDC電圧にならないので交流電源ACの出力電圧のゼロクロス点において略ゼロになる。したがって、交流電源ACの出力電圧のゼロクロス点においては、コンデンサC3の両端電圧が低下することによってトリガ素子Q3に流れる電流が保持電流より小さくなり、トリガ素子Q3がオフする。その後、交流電源ACの出力電圧が上昇し補助整流回路40の出力電圧が上昇すると、コンデンサC3の両端電圧がトリガ素子Q3のトリガ電圧に達してトリガ素子Q3が導通するので、スイッチング素子Q2をオンしインバータ回路2の発振が開始するのに十分な大きさのパルス電流をスイッチング素子Q2のゲートに流すことができる。
In the
要するに、上述した電子トランス1は、無負荷状態で動作した後であっても負荷が正常状態になれば、交流電源ACを一旦遮断して再投入することなく、トリガ素子Q3が導通するタイミングで従来構成で説明したものと同様の動作でインバータ回路2の発振を再開することができる。したがって、この電子トランス1を用いた照明器具においては、交流電源ACを遮断せずにランプLaの交換を行っても、交流電源ACを再投入することなくランプLaを点灯させることができる。
In short, even if the
(実施形態2)
本実施形態の電子トランス1は、図2に示すように、実施形態1の電子トランス1における補助整流回路40の出力端間に対して検出回路30に代えて2個の分圧用抵抗(以下、単に抵抗と呼ぶ)R2、R3の直列回路からなる分圧回路41を接続し、補助整流回路40と分圧回路41とでリセット手段4を構成したものである。検出回路30は整流回路DB1の出力端間に接続され、抵抗R1とコンデンサC3との接続点が、カソードを抵抗R2、R3の接続点に接続した放電用ダイオード(以下、単にダイオードと呼ぶ)D3のアノードに接続される。
(Embodiment 2)
As shown in FIG. 2, the
本実施形態の電子トランス1では、交流電源ACのゼロクロス点だけでなく交流電源ACの出力電圧の絶対値が小さい期間において抵抗R2、R3の接続点電位が略ゼロになるので、交流電源ACのゼロクロス点において抵抗R2、R3の接続点電位を確実にゼロに引き下げることができる。ダイオードD3は、抵抗R1およびコンデンサC3の接続点電位と抵抗R2、R3の接続点電位とを比較し、抵抗R1およびコンデンサC3の接続点電位の方が高い期間に抵抗R1およびコンデンサC3の接続点から抵抗R2、R3の接続点に向かって電流を流すように構成されている。すなわち、コンデンサC3が充電された状態で抵抗R2、R3の接続点電位が略ゼロになると、コンデンサC3がダイオードD3を介して放電する。
In the
また、ダイオードD3を介して電流が流れる際にはダイオードD3の両端間において順方向電圧降下によって順方向損失が生じるので、コンデンサC3は、抵抗R2、R3の接続点電位がゼロであってもダイオードD3の順方向損失分を放電することができずにコンデンサC3に電荷が残ることになる。本実施形態では、トリガ素子Q3とスイッチング素子Q2のベースとの間にツェナーダイオードZD1を設けており、このツェナーダイオードZD1のツェナー電圧をダイオードD3の順方向損失より大きく設定することによって、コンデンサC3がダイオードD3を介して放電したときにツェナーダイオードZD1がオフしてトリガ素子Q3をオフするようにしている。 Further, when a current flows through the diode D3, a forward loss occurs due to a forward voltage drop between both ends of the diode D3. Therefore, the capacitor C3 is a diode even if the potential at the connection point between the resistors R2 and R3 is zero. The forward loss of D3 cannot be discharged, and charge remains in the capacitor C3. In the present embodiment, a Zener diode ZD1 is provided between the trigger element Q3 and the base of the switching element Q2. By setting the Zener voltage of the Zener diode ZD1 to be larger than the forward loss of the diode D3, the capacitor C3 When discharged through the diode D3, the Zener diode ZD1 is turned off to turn off the trigger element Q3.
さらに、本実施形態では、抵抗R1と並列に起動加速用のコンデンサC4が接続されている。このコンデンサC4は、外部調光器として一般白熱灯用調光器(図示せず)を接続した場合に必要になるものである。本実施形態の構成によれば、このコンデンサC4を設けても補助整流回路40の出力電圧が平滑されることはなく、交流電源ACの出力電圧のゼロクロス点において補助整流回路40の出力電圧を略ゼロにすることができる。その他の構成および機能は実施形態1と同様である。
Further, in the present embodiment, a startup acceleration capacitor C4 is connected in parallel with the resistor R1. This capacitor C4 is required when a general incandescent lamp dimmer (not shown) is connected as an external dimmer. According to the configuration of the present embodiment, even if this capacitor C4 is provided, the output voltage of the
(実施形態3)
本実施形態の電子トランス1は、図3に示すように、コンデンサC3の両端間に接続されたpnp形トランジスタ(以下、単にトランジスタと呼ぶ)Q4をリセット手段4に付加した点が実施形態2の電子トランス1と相違する。トランジスタQ4は、ベースがダイオードD3のアノードに接続され、エミッタが抵抗R1とコンデンサC3との接続点に接続され、コレクタが整流回路DB1の負極の出力端に接続されている。
(Embodiment 3)
As shown in FIG. 3, the
本実施形態の電子トランス1では、コンデンサC3が充電された状態で抵抗R2、R3の接続点電位が略ゼロになると、コンデンサC3がトランジスタQ4のエミッタとベースとの間およびダイオードD3を介して放電する。
In the
また、本実施形態では、ツェナーダイオードZD1のツェナー電圧をダイオードD3の順方向損失にトランジスタQ4をオンするために必要なベース・エミッタ間電圧を加えた電圧より大きく設定することによって、コンデンサC3がトランジスタQ4およびダイオードD3を介して放電したときにツェナーダイオードZD1がオフしてトリガ素子Q3をオフするようにしている。 In the present embodiment, the Zener voltage of the Zener diode ZD1 is set to be larger than the voltage obtained by adding the base-emitter voltage necessary for turning on the transistor Q4 to the forward loss of the diode D3. When discharging through Q4 and the diode D3, the Zener diode ZD1 is turned off to turn off the trigger element Q3.
さらに、本実施形態では、コンデンサC3の放電によって流れる電流がトランジスタQ4によって増幅されるので、抵抗R3の抵抗値を比較的大きく設定してもコンデンサC3の放電が可能になる。その他の構成および機能は実施形態2と同様である。 Furthermore, in the present embodiment, the current flowing through the discharge of the capacitor C3 is amplified by the transistor Q4, so that the capacitor C3 can be discharged even if the resistance value of the resistor R3 is set relatively large. Other configurations and functions are the same as those of the second embodiment.
(実施形態4)
本実施形態の電子トランス1は、図4に示すように、整流回路DB1の正極の出力端とインバータ回路2との間に挿入されたダイオードD4(逆流阻止手段)と、整流回路DB1の出力端間に接続された分圧回路41と、コンデンサC3の両端間に接続されたデプレッション形MOSFET(以下、単にMOSFETと呼ぶ)Q5とで構成されるリセット手段4を備える点が従来構成と相違する。
(Embodiment 4)
As shown in FIG. 4, the
ダイオードD4は、アノードが分圧回路41の一端に接続され、カソードが抵抗R1の一端に接続されることによって、インバータ用のコンデンサC1、C2から分圧回路41に逆流する電流を阻止している。分圧回路41は、実施形態2、3で示したものと同様に抵抗R2、R3の直列回路である。MOSFETQ5は、ゲートが抵抗R2、R3の接続点に接続されることによって、抵抗R3の両端電圧がMOSFETQ5のしきい値電圧を越える期間にはオフであって、抵抗R3の両端電圧がしきい値電圧以下の期間にオンしコンデンサC3の放電用経路を形成するものである。
The diode D4 has an anode connected to one end of the
本実施形態の電子トランス1では、無負荷状態において交流電源ACから電力が供給された場合でも、インバータ用のコンデンサC1、C2から分圧回路41に電流が流れることがなく、分圧回路41の両端電圧はDC電圧にならないので、交流電源ACの出力電圧のゼロクロス点において抵抗R2、R3の接続点電位が略ゼロになる。したがって、交流電源ACの出力電圧のゼロクロス点においては、MOSFETQ5がオンしコンデンサC3が放電するので、コンデンサC3の両端電圧が低下しトリガ素子Q3に流れる電流が保持電流より小さくなり、トリガ素子Q3がオフする。その後、交流電源ACの出力電圧が上昇し抵抗R2、R3の接続点電位が上昇することによってMOSFETQ5がオフされるので、実施形態1と同様にコンデンサC3を充電してインバータ回路2の発振を開始することができる。
In the
また、本実施形態ではMOSFETQ5を採用しているので、分圧回路41を構成する両抵抗R2、R3の抵抗値を比較的大きく設定することができ、分圧回路41による消費電力を比較的小さくすることができる。
Further, since the MOSFET Q5 is employed in the present embodiment, the resistance values of both resistors R2 and R3 constituting the
一方、MOSFETQ5にエンハンスメント形のもの(図示せず)を用いることも考えられるが、その場合には抵抗R2、R3の接続点電位が略ゼロのときにMOSFETQ5がオンするように回路構成を上述したものに対して変更する必要がある。しかも、エンハンスメント形MOSFETは、デプレッション形MOSFETに比べて空乏層が狭く動作が不安定であって、一般にコンデンサ(図示せず)やインダクタ(図示せず)を抵抗R3と並列に接続して用いられる。対して本実施形態では、デプレッション形MOSFETを採用することによって、抵抗R3と並列に接続されるコンデンサやインダクタを不要としており、構成部品点数の増加を抑えている。 On the other hand, it is conceivable to use an enhancement type MOSFET Q5 (not shown). In this case, the circuit configuration is described above so that the MOSFET Q5 is turned on when the potential at the connection point of the resistors R2 and R3 is substantially zero. There is a need to change things. In addition, the enhancement-type MOSFET has a narrower depletion layer than the depletion-type MOSFET and is unstable in operation, and is generally used by connecting a capacitor (not shown) or an inductor (not shown) in parallel with the resistor R3. . On the other hand, in the present embodiment, by using a depletion type MOSFET, a capacitor and an inductor connected in parallel with the resistor R3 are unnecessary, and an increase in the number of components is suppressed.
さらに、本実施形態では、実施形態2、3と同様に抵抗R1と並列に起動加速用のコンデンサC4が接続されている。本実施形態の構成によれば、このコンデンサC4を設けても分圧回路41の両端電圧が平滑されることはなく、交流電源ACの出力電圧のゼロクロス点において抵抗R2、R3を略ゼロにすることができる。
Further, in the present embodiment, a startup acceleration capacitor C4 is connected in parallel with the resistor R1, as in the second and third embodiments. According to the configuration of the present embodiment, even if this capacitor C4 is provided, the voltage across the
1 電子トランス
2 インバータ回路
3 トリガ回路
4 リセット回路
30 検出回路
40 補助整流回路
41 分圧回路
AC 交流電源
C1、C2 コンデンサ
CT1 帰還トランス
C3 (トリガ用)コンデンサ
D3 (放電用)ダイオード
D4 ダイオード(逆流阻止手段)
Q1、Q2 スイッチング素子
Q3 トリガ素子
Q4 pnp形トランジスタ
Q5 デプレッション形MOSFET
R1 (トリガ用)抵抗
R2、R3 (分圧用)抵抗
T1 負荷用トランス
ZD1 ツェナーダイオード
DESCRIPTION OF
Q1, Q2 Switching element Q3 Trigger element Q4 Pnp type transistor Q5 Depletion type MOSFET
R1 (for trigger) resistance R2, R3 (for voltage division) resistance T1 Load transformer ZD1 Zener diode
Claims (9)
The electronic transformer according to any one of claims 1 to 8, wherein the trigger element is selected from a silicon bidirectional switching element and a trigger diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004000556A JP2005198384A (en) | 2004-01-05 | 2004-01-05 | Electronic transformer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004000556A JP2005198384A (en) | 2004-01-05 | 2004-01-05 | Electronic transformer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005198384A true JP2005198384A (en) | 2005-07-21 |
Family
ID=34816332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004000556A Withdrawn JP2005198384A (en) | 2004-01-05 | 2004-01-05 | Electronic transformer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005198384A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006280123A (en) * | 2005-03-30 | 2006-10-12 | Fujitsu Access Ltd | Inverter apparatus |
EP2660881A4 (en) * | 2010-12-27 | 2017-06-28 | Panasonic Intellectual Property Management Co., Ltd. | Light-emitting diode driver circuit and led light source |
-
2004
- 2004-01-05 JP JP2004000556A patent/JP2005198384A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006280123A (en) * | 2005-03-30 | 2006-10-12 | Fujitsu Access Ltd | Inverter apparatus |
EP2660881A4 (en) * | 2010-12-27 | 2017-06-28 | Panasonic Intellectual Property Management Co., Ltd. | Light-emitting diode driver circuit and led light source |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5632664B2 (en) | Semiconductor light-emitting element lighting device and lighting fixture using the same | |
US5869935A (en) | Electronic ballast with inverter protection circuit | |
JP2004153983A (en) | Switching power supply | |
JP2011101585A (en) | Driver circuit with increased power factor | |
US20150091460A1 (en) | Power Supply Circuit and Luminaire | |
US20150091465A1 (en) | Power Supply Circuit and Luminaire | |
JP2004087374A (en) | Discharge lamp lighting circuit | |
EP2854481A1 (en) | Power supply circuit and luminaire | |
JP4483867B2 (en) | Power supply | |
JP2002110388A (en) | Lighting device of discharge tube | |
JP2006149104A (en) | Switching power supply | |
JP2005198384A (en) | Electronic transformer | |
JP2011155101A (en) | Led lighting apparatus | |
JP3607428B2 (en) | Fluorescent lamp lighting device | |
JP2006301804A (en) | Rush current reducing circuit | |
JP3763837B2 (en) | Fluorescent lamp lighting device | |
JP2005038754A (en) | Emergency light lighting device | |
JPH01258396A (en) | Lighting device for fluorescent lamp | |
JP2002125380A (en) | Power supply | |
JP4175249B2 (en) | Discharge lamp lighting device | |
JP5267829B2 (en) | Discharge lamp lighting device | |
JP2009284636A (en) | Switching power supply | |
JP4399745B2 (en) | Discharge lamp lighting device | |
JP2004063330A (en) | Discharge lamp lighting device | |
JP2000270556A (en) | Power unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061214 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091102 |