JP2005193555A - Printer - Google Patents

Printer Download PDF

Info

Publication number
JP2005193555A
JP2005193555A JP2004002719A JP2004002719A JP2005193555A JP 2005193555 A JP2005193555 A JP 2005193555A JP 2004002719 A JP2004002719 A JP 2004002719A JP 2004002719 A JP2004002719 A JP 2004002719A JP 2005193555 A JP2005193555 A JP 2005193555A
Authority
JP
Japan
Prior art keywords
counter
gradation
data
line memory
gray scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004002719A
Other languages
Japanese (ja)
Inventor
Kin Nishikawa
欣 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004002719A priority Critical patent/JP2005193555A/en
Publication of JP2005193555A publication Critical patent/JP2005193555A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printer having a principal feature that an energization information table is provided on a reference table in order to set on/off of heating elements. <P>SOLUTION: The printer comprises a thermal head having shift registers, latch circuits and drive circuits corresponding to the number of pixels in one line and a heating element, a line memory for recording the gray scale information of a plurality of bits per pixel for the number of pixels of the thermal head, an address counter for reading out the gray scale information sequentially by scanning the line memory, a gray scale counter cascaded with the counter and outputting gray scale data, and a reference table storing 1 bit data for controlling on/off of the heating elements using the gray scale information read out from the line memory and gray scale data of the gray scale counter as an address wherein the output from the reference table is delivered to the shift register of the thermal head. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、サーマルラインヘッド駆動電流の時間幅を変化させることによりサーマルラインヘッドの発熱を制御するサーマルラインヘッド制御回路に関するもので、デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話などの画像をプリントする装置等に広く応用できる多階調記録可能な階調制御が可能なプリンタ装置に関するものである。   The present invention relates to a thermal line head control circuit that controls the heat generation of a thermal line head by changing the time width of the thermal line head drive current. Images of a digital still camera, a digital video camera, a camera-equipped mobile phone, etc. The present invention relates to a printer apparatus capable of gradation control capable of multi-gradation recording, which can be widely applied to a printing apparatus or the like.

ビデオプリンタなどの階調付き熱転写プリンタでは、サーマルヘッドの駆動電流のパルス幅を制御することにより、サーマルヘッド発熱体に発生する熱量を制御し、所望のプリント濃度を得る。   In a thermal transfer printer with gradation, such as a video printer, the amount of heat generated in the thermal head heating element is controlled by controlling the pulse width of the driving current of the thermal head to obtain a desired print density.

図6は従来のプリンタ装置の構成を示すブロック図である。図6はシリアル入力サーマルラインヘッドの通電パルスの時間幅を、デジタル印字データに応じて制御することにより階調印字をおこなう、画像プリンタの構成の一例を示す。   FIG. 6 is a block diagram showing the configuration of a conventional printer apparatus. FIG. 6 shows an example of the configuration of an image printer that performs gradation printing by controlling the time width of the energization pulse of the serial input thermal line head in accordance with the digital print data.

図6において、1は2nドットのラインヘッド、2はラインヘッド1に対応する2n個のドライブ回路、3はシフトレジスタ4でシリアル・パラレル変換された2n個のデータを次のラインのデータ転送が終了するまで記憶しておくラッチ回路、4はラインメモリ5からシリアルに送られてきたデータをパラレルに変換するシフトレジスタ、5は1ライン分の印字データを記憶し、アドレスカウンタ6から与えられるアドレスbに対応する印字データeを出力するラインメモリ、6は第1のカウンタであるアドレスカウンタ、7はラインメモリ5からシフトレジスタ4へのデータ転送を行うために、アドレスカウンタ6とシフトレジスタ4に与える共通クロックaを発生するとともに、1ライン分のデータの転送後、ラッチ回路3へのロードパルスdを発生するクロック発生回路、8はアドレスカウンタ6の桁上がりをカウントする第2のカウンタである階調カウンタ、9は階調カウンタ8の出力fとラインメモリ5の出力eとを比較し1ビットの出力gをシフトレジスタ4に送出するコンパレータである。   In FIG. 6, 1 is a 2n dot line head, 2 is a 2n drive circuit corresponding to the line head 1, and 3 is a data transfer of the next line after 2n data serial-parallel converted by the shift register 4. Latch circuit for storing until completion, 4 is a shift register for converting data sent serially from the line memory 5 into parallel, 5 is for storing print data for one line, and an address given from the address counter 6 b is a line memory that outputs print data e corresponding to b, 6 is an address counter as a first counter, and 7 is an address counter 6 and a shift register 4 for transferring data from the line memory 5 to the shift register 4. Generates a common clock a to be applied, and loads the latch circuit 3 after transferring one line of data. A clock generation circuit for generating the pulse d, 8 is a gradation counter which is a second counter for counting the carry of the address counter 6, and 9 is for comparing the output f of the gradation counter 8 with the output e of the line memory 5. It is a comparator that sends a 1-bit output g to the shift register 4.

以上のように構成された従来のプリンタ装置について、以下その動作について説明する。   The operation of the conventional printer configured as described above will be described below.

サーマルラインヘッド1が2n素子で印字が2m階調の場合、ドライブ回路2、ラッチ回路3及びシフトレジスタ4は2n素子であり、アドレスカウンタ6およびラインメモリ5のアドレス入力は、nビットになる。また、ラインメモリ5のデータ出力、階調カウンタ8およびコンパレータ9の2入力は各々mビットになり、コンパレータ9の比較出力は1ビットである。ラインメモリ5には、印字する階調に応じたmビットのデータが書き込まれており、アドレスカウンタ6からnビットのアドレスbが与えられる。アドレスカウンタ6とシフトレジスタ4へは、クロック発生回路7からサーマルヘッドへのシリアルデータの転送レートを決めるクロックaが与えられ、ラインメモリ5からmビットの階調付き印字データを読み出してゆく。アドレスカウンタ6が一巡すると、ラインメモリ5の内容が全て読み出され、階調カウンタ8の出力は1だけ増加し、再度ラインメモリ5の内容を最初から読み出す。ラインメモリ5の出力eと階調カウンタ8の出力fは、コンパレータ9で大小比較され、出力gからは、ラインメモリ出力eが階調カウンタ出力fより大きい時のみ、1がシフトレジスタ4に送られる。   When the thermal line head 1 is 2n elements and the printing is 2m gradation, the drive circuit 2, the latch circuit 3 and the shift register 4 are 2n elements, and the address inputs of the address counter 6 and the line memory 5 are n bits. The data output of the line memory 5 and the two inputs of the gradation counter 8 and the comparator 9 are each m bits, and the comparison output of the comparator 9 is 1 bit. In the line memory 5, m-bit data corresponding to the gradation to be printed is written, and an n-bit address b is given from the address counter 6. The address counter 6 and the shift register 4 are supplied with a clock a that determines the transfer rate of serial data from the clock generation circuit 7 to the thermal head, and read m-bit gradation print data from the line memory 5. When the address counter 6 makes a round, all the contents of the line memory 5 are read, the output of the gradation counter 8 increases by 1, and the contents of the line memory 5 are read again from the beginning. The output e of the line memory 5 and the output f of the gradation counter 8 are compared in magnitude by the comparator 9. From the output g, 1 is sent to the shift register 4 only when the line memory output e is larger than the gradation counter output f. It is done.

つまり、後述の図7のTにあたる周期を階調カウンタ8の出力ビット数できまる2m回くり返して、印字を行なうわけであり、その時ラインメモリ5からは毎周期同データeが読み出される。しかし、1周期毎に階調カウンタ8の値が増加してゆくので、ラインメモリ5の出力eの内で階調カウンタ8の値f以下になったものから、コンパレータ9の出力gは0に変わってゆく。ここで、階調カウンタ8の値fの増加は時間の関数であるから、各ドライブ回路2の出力は、ラインメモリ5の対応するデータの値に比例して、最小分解能Tで2n段階に、通電パルス幅をコントロールできる。図5は従来のプリンタ装置の動作説明のためのタイミングチャートである。図5は、mが4、nが8の場合を示す。mが4であるので、ラインメモリ5のデータeおよび階調カウンタ8の出力fは、4ビットであり、16階調のパルス幅のコントロールが行なえる。また、nが8であるので、サーマルラインヘッド1、ドライブ回路2、ラッチ回路3およびシフトレジスタ4はすべて256素子のもので、通電パルス幅の最小分解能である周期Tの間にコンパレータ9から256個のデータをシリアルに転送を行う。   That is, a cycle corresponding to T in FIG. 7 to be described later is repeated 2 m times as many as the number of output bits of the gradation counter 8, and printing is performed. At that time, the same data e is read from the line memory 5 every cycle. However, since the value of the gradation counter 8 increases every cycle, the output g of the comparator 9 is set to 0 because the output e of the line memory 5 becomes equal to or less than the value f of the gradation counter 8. It will change. Here, since the increase in the value f of the gradation counter 8 is a function of time, the output of each drive circuit 2 is proportional to the value of the corresponding data in the line memory 5 in 2n steps with the minimum resolution T. The energization pulse width can be controlled. FIG. 5 is a timing chart for explaining the operation of the conventional printer. FIG. 5 shows a case where m is 4 and n is 8. Since m is 4, the data e of the line memory 5 and the output f of the gradation counter 8 are 4 bits, and the pulse width of 16 gradations can be controlled. Since n is 8, the thermal line head 1, the drive circuit 2, the latch circuit 3 and the shift register 4 are all 256 elements, and the comparators 9 to 256 during the period T which is the minimum resolution of the energization pulse width. Data is transferred serially.

図7のC0〜C3は階調カウンタ8の出力fの各ビットであり、H0〜H255は、シリアルデータgの内、各々のヘッドに対応するデータを抜き出して図示している。従って各周期TのH0〜H255を縦に見ていくと、シリアルデータgになる。ヘッド0(H0)に印字する濃度が6の場合(e=6)、H0は周期0から5の6周期分の期間1になり、ヘッド0にパルス幅6で印字を行う。同様にヘッド1(H1)に印字するデータeが11(e=11)、ヘッド2(H2)が0(e=0)、ヘッド255(H2)が13(e=13)の場合を図示している。
特開2000−280514号公報(第5頁、第3図)
In FIG. 7, C0 to C3 are bits of the output f of the gradation counter 8, and H0 to H255 are illustrated by extracting data corresponding to each head from the serial data g. Therefore, when H0 to H255 of each period T is viewed vertically, it becomes serial data g. When the density printed on the head 0 (H0) is 6 (e = 6), H0 is a period 1 corresponding to 6 cycles from cycle 0 to 5, and printing is performed on the head 0 with a pulse width of 6. Similarly, the case where the data e to be printed on the head 1 (H1) is 11 (e = 11), the head 2 (H2) is 0 (e = 0), and the head 255 (H2) is 13 (e = 13) is illustrated. ing.
JP 2000-280514 A (page 5, FIG. 3)

解決しようとする問題点は、例のようなコンパレータを用いた構成では単一パルスのパルス幅を可変できても、分割することはできない。そのため予熱パルスなどを付加することができない点である。   The problem to be solved is that the configuration using the comparator as in the example cannot be divided even if the pulse width of a single pulse can be varied. Therefore, a preheating pulse or the like cannot be added.

本発明は上記課題を鑑み、階調レベルごとに、発熱体のオン・オフを設定するため、参照テーブル上に通電情報テーブルを持つことを最も主要な特徴とするプリンタ装置を提供することを目的とする。   SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a printer device whose main feature is to have an energization information table on a reference table in order to set heating elements on / off for each gradation level. And

本発明は上記課題を解決する1ラインの画素数に対応したシフトレジスタとラッチ回路とドライブ回路と発熱体を有するサーマルヘッドと、1画素あたり複数ビットの階調情報を前記サーマルヘッドの画素数分記録するラインメモリと、このラインメモリをスキャンし階調情報を順次読み出すアドレスカウンタと、このカウンタにカスケード接続され階調データを出力する階調カウンタと、前記ラインメモリから読み出された階調情報と階調カウンタの階調データをアドレスとし、発熱体のオン・オフを制御する1ビットデータを格納する参照テーブルとを備え、この参照テーブルの出力を前記サーマルヘッドのシフトレジスタに出力する
本発明は、階調レベルごとに、発熱体のオン・オフを設定するため、参照テーブル上に通電情報テーブルを持つことを最も主要な特徴とする。
The present invention solves the above-described problems. A thermal head having a shift register, a latch circuit, a drive circuit, and a heating element corresponding to the number of pixels of one line, and gradation information of a plurality of bits per pixel for the number of pixels of the thermal head. A line memory to be recorded, an address counter that scans the line memory and sequentially reads gradation information, a gradation counter that is cascade-connected to the counter and outputs gradation data, and gradation information read from the line memory And a reference table for storing 1-bit data for controlling on / off of the heating element, using the gradation data of the gradation counter as an address, and outputting the output of the reference table to the shift register of the thermal head Energization information table on reference table to set heating element on / off for each gradation level The main feature is to have

本発明のプリンタ装置は、簡単な構成でサーマルヘッドに印加するパルスを分割でき、かつパルス幅を制御できるので、予熱パルスにも容易に対応できる。またパルス幅制御データをメモリ上にもつので書き換えが可能であるため、サーマルヘッドやメディアが変更されてもファームウェアの変更だけで容易に最適なパルス幅に変更できるという利点がある。   The printer apparatus of the present invention can divide pulses applied to the thermal head with a simple configuration and can control the pulse width, so that it can easily cope with preheating pulses. Further, since the pulse width control data can be rewritten in the memory, there is an advantage that even if the thermal head or the medium is changed, it can be easily changed to the optimum pulse width only by changing the firmware.

本発明の請求項1記載の発明は、1ラインの画素数に対応したシフトレジスタとラッチ回路とドライブ回路と発熱体を有するサーマルヘッドと、1画素あたり複数ビットの階調情報を前記サーマルヘッドの画素数分記録するラインメモリと、このラインメモリをスキャンし階調情報を順次読み出すアドレスカウンタと、このカウンタにカスケード接続され階調データを出力する階調カウンタと、前記ラインメモリから読み出された階調情報と階調カウンタの階調データをアドレスとし、発熱体のオン・オフを制御する1ビットデータを格納する参照テーブルとを備え、この参照テーブルの出力を前記サーマルヘッドのシフトレジスタに出力するものであり、これにより、簡単な構成でサーマルヘッドに印加するパルスを分割でき、かつパルス幅を制御できるので、予熱パルスにも容易に対応できる。またパルス幅制御データをメモリ上にもつので書き換えが可能であるため、サーマルヘッドやメディアが変更されてもファームウェアの変更だけで容易に最適なパルス幅に変更できる。   According to a first aspect of the present invention, there is provided a thermal head having a shift register, a latch circuit, a drive circuit, and a heating element corresponding to the number of pixels in one line, and gradation information of a plurality of bits per pixel. A line memory that records the number of pixels, an address counter that scans the line memory and sequentially reads gradation information, a gradation counter that is cascade-connected to the counter and outputs gradation data, and is read from the line memory A reference table for storing 1-bit data for controlling on / off of the heating element, using the gradation information and gradation data of the gradation counter as addresses, and outputting the output of the reference table to the shift register of the thermal head This makes it possible to divide the pulse applied to the thermal head with a simple configuration and It can be controlled, and it is also easily adapted to preheat pulse. In addition, since the pulse width control data can be rewritten in the memory, even if the thermal head or the medium is changed, it can be easily changed to the optimum pulse width only by changing the firmware.

(実施の形態1)
図1は本発明の実施形態のプリンタ装置において、各発熱体の通電パルスの先頭に予熱パルスを付加しながら、階調制御を行うという目的を、最小の部品点数でに実現する構成のブロック図を示す。
(Embodiment 1)
FIG. 1 is a block diagram of a configuration for realizing the purpose of performing gradation control with a minimum number of parts while adding a preheating pulse to the head of energization pulses of each heating element in a printer apparatus according to an embodiment of the present invention. Indicates.

図1において、1は2nドットのラインヘッド、2はラインヘッド1に対応する2n個のドライブ回路、3はシフトレジスタ4でシリアル・パラレル変換された2n個のデータを次のラインのデータ転送が終了するまで記憶しておくラッチ回路、4はラインメモリ5からシリアルに送られてきたデータをパラレルに変換するシフトレジスタ、5は1ライン分の印字データを記憶し、アドレスカウンタ6から与えられるアドレスbに対応する印字データeを出力するラインメモリ、6は第1のカウンタであるアドレスカウンタ、7はラインメモリ5からシフトレジスタ4へのデータ転送を行うために、アドレスカウンタ6とシフトレジスタ4に与える共通クロックaを発生するとともに、1ライン分のデータの転送後、ラッチ回路3へのロードパルスdを発生するクロック発生回路、8はアドレスカウンタ6の桁上がりをカウントする第2のカウンタである階調カウンタ、19は参照テーブルである。図2に参照テーブルの内容を示す。入力アドレス8ビット、出力1ビットのテーブルが階調数分(256)用意されている。   In FIG. 1, 1 is a 2n dot line head, 2 is a 2n drive circuit corresponding to the line head 1, and 3 is a data transfer of the next line after 2n data serial-parallel converted by a shift register 4. Latch circuit for storing until completion, 4 is a shift register for converting data sent serially from the line memory 5 into parallel, 5 is for storing print data for one line, and an address given from the address counter 6 b is a line memory that outputs print data e corresponding to b, 6 is an address counter as a first counter, and 7 is an address counter 6 and a shift register 4 for transferring data from the line memory 5 to the shift register 4. Generates a common clock a to be applied, and loads the latch circuit 3 after transferring one line of data. Clock generating circuit for generating a pulse d, the gradation counter 8 is a second counter for counting the carry of the address counter 6, 19 is a reference table. FIG. 2 shows the contents of the reference table. A table of 8-bit input address and 1-bit output is prepared for the number of gradations (256).

f=0、1は階調カウンタ8によって与えられる階調データfを示し、参照テーブルの上位アドレスとして与えられる。横軸は入力アドレスe、縦軸は発熱体のオン(1)オフ(0)のデータgを表す。   f = 0, 1 indicates the gradation data f given by the gradation counter 8 and is given as an upper address of the reference table. The horizontal axis represents the input address e, and the vertical axis represents on (1) off (0) data g of the heating element.

以上のように構成された本実施の形態のプリンタ装置について、以下その動作について説明する。   The operation of the printer apparatus of the present embodiment configured as described above will be described below.

サーマルラインヘッド1が2n素子で印字が2m階調の場合、ドライブ回路2、ラッチ回路3及びシフトレジスタ4は2n素子であり、アドレスカウンタ6およびラインメモリ5のアドレス入力は、nビットになる。また、ラインメモリ5のデータ出力、階調カウンタ8および参照テーブル19の2入力は各々mビットになり、参照テーブル19の比較出力は1ビットである。   When the thermal line head 1 is 2n elements and the printing is 2m gradation, the drive circuit 2, the latch circuit 3 and the shift register 4 are 2n elements, and the address inputs of the address counter 6 and the line memory 5 are n bits. Further, the data output of the line memory 5, the two inputs of the gradation counter 8 and the reference table 19 are each m bits, and the comparison output of the reference table 19 is 1 bit.

ラインメモリ5には、印字する階調に応じたmビットのデータが書き込まれており、アドレスカウンタ6からnビットのアドレスbが与えられる。アドレスカウンタ6とシフトレジスタ4へは、クロック発生回路7からサーマルヘッド1へのシリアルデータの転送レートを決めるクロックaが与えられ、ラインメモリ5からmビットの階調付き印字データを読み出してゆく。アドレスカウンタ6が一巡すると、ラインメモリ5の内容が全て読み出され、階調カウンタ8の出力は1だけ増加し、再度ラインメモリ5の内容を最初から読み出す。ラインメモリ5から読み出された印字データeは参照テーブル9のアドレスとして入力される。   In the line memory 5, m-bit data corresponding to the gradation to be printed is written, and an n-bit address b is given from the address counter 6. The address counter 6 and the shift register 4 are supplied with a clock a that determines the transfer rate of serial data from the clock generation circuit 7 to the thermal head 1, and read m-bit gradation print data from the line memory 5. When the address counter 6 makes a round, all the contents of the line memory 5 are read, the output of the gradation counter 8 increases by 1, and the contents of the line memory 5 are read again from the beginning. The print data e read from the line memory 5 is input as the address of the reference table 9.

図2の参照テーブルの内容から、f=0、1に対応するテーブルの出力は‘1’であるので、印字データによらず全発熱体がオンされ、予熱される。f=2に対応するテーブルは入力の値が0から254までの場合は‘0’、255の場合は‘1’を出力するので、印字データeが255の発熱体のみ通電する。   From the contents of the reference table in FIG. 2, the output of the table corresponding to f = 0, 1 is “1”, so that all the heating elements are turned on and preheated regardless of the print data. Since the table corresponding to f = 2 outputs ‘0’ when the input value is from 0 to 254 and ‘1’ when the input value is 255, only the heating element having the print data e of 255 is energized.

以下同様に、f=Nに対応するテーブルは入力の値が0から256−Nまでの場合は‘0’、256−N+1以上の場合は‘1’を出力する。従って、印字データが249、255の発熱体の通電パルスは図3のごとくになり、予熱パルスが付加されていることがわかる。   Similarly, the table corresponding to f = N outputs ‘0’ when the input value is from 0 to 256−N, and ‘1’ when the input value is 256−N + 1 or more. Therefore, the energization pulse of the heating element with the print data of 249 and 255 is as shown in FIG. 3, and it can be seen that the preheating pulse is added.

(実施の形態2)
別の形態として、発熱体の温度が上がり過ぎないように、ある階調を超えたところから、通電波形を小刻みにオフ・オンすることにより、発熱体のピーク温度を下げ、皺やインクシートの張り付きなどを防ぐ効果がある階調制御方法を行う例を示す。
(Embodiment 2)
As another form, the energization waveform is turned off and on in small increments from a point beyond a certain gradation so that the temperature of the heating element does not rise too much, thereby reducing the peak temperature of the heating element and An example of performing a gradation control method having an effect of preventing sticking or the like will be described.

図4に参照テーブルの内容を示す。   FIG. 4 shows the contents of the reference table.

この場合、階調カウンタ8の出力fは9ビットになっている。f=0からf=503までは奇数階調のテーブルは偶数階調のテーブルと同じである。f=505からは奇数階調のテーブルは‘0’を出力するので、通電は休止する。この場合のの通電波形は図7のようになり、発熱体のピーク温度が抑えられることがわかる。   In this case, the output f of the gradation counter 8 is 9 bits. From f = 0 to f = 503, the odd gradation table is the same as the even gradation table. Since f = 505, the odd gradation table outputs “0”, so that the energization is stopped. The energization waveform in this case is as shown in FIG. 7, and it can be seen that the peak temperature of the heating element can be suppressed.

本発明にかかるプリンタ装置は、参照テーブル上に通電情報テーブルを持つことによって、不連続な通電パルスを発生することができるので予熱パルス付加や、発熱体ピーク温度を制御したり、またインクやヘッドの特性が変わった場合でもテーブルデータを書きかえることにより簡単に対応可能である。   Since the printer device according to the present invention has a power supply information table on the reference table, it can generate a discontinuous power supply pulse, so that a preheating pulse is added, a heating element peak temperature is controlled, and an ink or head Even if the characteristics change, it can be easily handled by rewriting the table data.

本発明の実施の形態1に於けるプリンタ装置の実施方法を示したブロック図1 is a block diagram illustrating a method for implementing a printer device according to a first embodiment of the present invention. 本発明の実施の形態1に於けるプリンタ装置の参照テーブルの内容を示す模式図Schematic diagram showing the contents of a reference table of the printer device in the first embodiment of the present invention 本発明の実施の形態1に於けるプリンタ装置の通電波形を示す波形図FIG. 2 is a waveform diagram showing energization waveforms of the printer device in the first embodiment of the present invention 本発明の実施の形態2に於けるプリンタ装置の参照テーブルの内容を示す模式図Schematic diagram showing the contents of the reference table of the printer device in the second embodiment of the present invention 本発明の実施の形態7に於けるプリンタ装置の通電波形を示す波形図Waveform diagram showing the energization waveform of the printer device in Embodiment 7 of the present invention 従来のプリンタ装置の構成を示すブロック図Block diagram showing the configuration of a conventional printer device 従来のプリンタ装置の動作を説明するためのタイミングチャートTiming chart for explaining the operation of a conventional printer

符号の説明Explanation of symbols

1 サーマルヘッド
2 ドライブ回路
3 ラッチ回路
4 シフトレジスタ
5 ラインメモリ
6 アドレスカウンタ
7 クロック発生回路
8 階調カウンタ
9 参照テーブル
DESCRIPTION OF SYMBOLS 1 Thermal head 2 Drive circuit 3 Latch circuit 4 Shift register 5 Line memory 6 Address counter 7 Clock generation circuit 8 Gradation counter 9 Reference table

Claims (1)

1ラインの画素数に対応したシフトレジスタとラッチ回路とドライブ回路と発熱体を有するサーマルヘッドと、1画素あたり複数ビットの階調情報を前記サーマルヘッドの画素数分記録するラインメモリと、このラインメモリをスキャンし階調情報を順次読み出すアドレスカウンタと、このカウンタにカスケード接続され階調データを出力する階調カウンタと、前記ラインメモリから読み出された階調情報と階調カウンタの階調データをアドレスとし、発熱体のオン・オフを制御する1ビットデータを格納する参照テーブルとを備え、この参照テーブルの出力を前記サーマルヘッドのシフトレジスタに出力することを特徴とするプリンタ装置。 A thermal head having a shift register, a latch circuit, a drive circuit, and a heating element corresponding to the number of pixels in one line, a line memory for recording gradation information of a plurality of bits per pixel for the number of pixels of the thermal head, and the line An address counter that scans a memory and sequentially reads gradation information, a gradation counter that is cascade-connected to the counter and outputs gradation data, gradation information read from the line memory, and gradation data of the gradation counter And a reference table for storing 1-bit data for controlling on / off of the heating element, and outputting the output of the reference table to the shift register of the thermal head.
JP2004002719A 2004-01-08 2004-01-08 Printer Withdrawn JP2005193555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004002719A JP2005193555A (en) 2004-01-08 2004-01-08 Printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002719A JP2005193555A (en) 2004-01-08 2004-01-08 Printer

Publications (1)

Publication Number Publication Date
JP2005193555A true JP2005193555A (en) 2005-07-21

Family

ID=34817829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002719A Withdrawn JP2005193555A (en) 2004-01-08 2004-01-08 Printer

Country Status (1)

Country Link
JP (1) JP2005193555A (en)

Similar Documents

Publication Publication Date Title
US4819008A (en) Thermal head driver circuit
JPH028065A (en) Thermal head driver
US5548319A (en) Gradation data method processing including repeated reading and recording of high density data
JP2005193555A (en) Printer
JPH03193469A (en) Gradation controller of thermal head
JP4735059B2 (en) Thermal printer
JP2006347034A (en) Thermal printer
JP2785642B2 (en) Gradation recording method
JPH058427A (en) Printer
KR0138136B1 (en) Thermal transfer head and thermal transfer printing appartus and method using the head
JP2000280514A (en) Printer apparatus
JP3034792B2 (en) Heat generation method of thermal transfer head and heat control device adapted thereto
JP5574347B2 (en) Device having a unit for controlling a thermal head
JP2007135118A (en) Signal generator
JPH05260285A (en) Picture output device
KR0132893B1 (en) Video printer device
JP2927395B2 (en) How to apply the energizing pulse to the thermal head
JPH11115234A (en) Thermal head driving device and thermal printer
JP2007112105A (en) Thermal printing head, its driving circuit and related control method
JPS5991772A (en) Picture printer
JPH0267152A (en) Thermal transfer gradation control apparatus
JPH0431220B2 (en)
JPH0361054A (en) Thermal recorder
JPS631558A (en) Image printer
JP2007112106A (en) Thermal printing head and related control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061228

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090309