JP2005191852A

JP2005191852A - Step-up circuit and load drive circuit

Info

Publication number: JP2005191852A
Application number: JP2003429829A
Authority: JP
Inventors: Hiroichi Toyoda; 博一豊田; Susumu Ueda; 進上田; Takashi Takahashi; 敬司高橋
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2003-12-25
Filing date: 2003-12-25
Publication date: 2005-07-14
Anticipated expiration: 2023-12-25
Also published as: JP4161901B2

Abstract

<P>PROBLEM TO BE SOLVED: To reduce noise generating from a step-up circuit at the time of initial operation of a load. <P>SOLUTION: A drive control circuit 11 detects the magnitude of a load 4. If it is judged smaller than the magnitude at the time of normal driving power, the drive control circuit 11 disables the step-up drive function at a step-up section 15 by a part of a step-up drive circuit 13a and makes a step-up drive circuit 13b to drive the step-up section 15 under such a state as the supply voltage to other step-up drive circuits 13b is lowered thus reducing radio noise. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電圧を昇圧して負荷に供給する昇圧回路，およびこの昇圧回路を使用した負荷駆動回路に関する。 The present invention relates to a booster circuit that boosts a voltage and supplies the boosted voltage to a load, and a load driving circuit using the booster circuit.

モータやロータ等の発電機負荷を駆動する場合等には、昇圧回路が用いられる。例えば図７に示すような昇圧回路１は、外部から与えられる駆動制御信号に基づいて昇圧部２により昇圧し負荷駆動用トランジスタ３のゲートに昇圧電圧を供給することで負荷４を駆動する。
この昇圧回路１の昇圧部２は、負荷駆動用トランジスタ３がオフ状態からオン状態に過渡的に移行する段階において、比較的高い周波数（例えば周波数ｆ＝８３３ｋＨｚ）の昇圧駆動信号のオンオフが繰り返されることによりトランジスタ３のゲート電圧を昇圧する。このとき、例えば負荷が駆動していない状態から負荷が駆動する状態に移行する初動時には、特に昇圧回路１側に印加される電流が０から例えば数ｍＡ〜数十ｍＡ程度まで急激に上昇する。初動時には、負荷４に流れる電流Ｉ１（負荷電流）が少ないため、負荷電流Ｉ１に対して昇圧回路１に印加される電流Ｉ２の割合が定常駆動時に比較して大きくなる。したがって、負荷４に流れる電流よりも昇圧回路１に流れる電流によるノイズが外部に影響を及ぼしてしまう。 When driving a generator load such as a motor or a rotor, a booster circuit is used. For example, the booster circuit 1 as shown in FIG. 7 drives the load 4 by boosting the voltage by the booster 2 based on a drive control signal given from the outside and supplying the boosted voltage to the gate of the load driving transistor 3.
In the step-up circuit 2 of the step-up circuit 1, the step-up drive signal having a relatively high frequency (for example, frequency f = 833 kHz) is repeatedly turned on and off when the load driving transistor 3 transitions from the off state to the on state. As a result, the gate voltage of the transistor 3 is boosted. At this time, for example, at the time of initial movement when the load is not driven, the current applied to the booster circuit 1 side is rapidly increased from 0 to, for example, about several mA to several tens mA. At the initial operation, since the current I1 (load current) flowing through the load 4 is small, the ratio of the current I2 applied to the booster circuit 1 to the load current I1 is larger than that during steady driving. Therefore, the noise due to the current flowing through the booster circuit 1 affects the outside rather than the current flowing through the load 4.

この種のノイズの影響を低減する方法として、例えば、昇圧回路１のクロック周波数を低速クロックに切り替える方法や、特許文献１に開示される方法がある。特許文献１に開示される方法では、高速クロックと低速クロックを使用し、負荷の停止時に低速クロックに切り替えてノイズを低減している。
特開平６−３１１７３１号公報 As a method of reducing the influence of this type of noise, for example, there is a method of switching the clock frequency of the booster circuit 1 to a low-speed clock, or a method disclosed in Patent Document 1. In the method disclosed in Patent Document 1, a high-speed clock and a low-speed clock are used, and noise is reduced by switching to the low-speed clock when the load is stopped.
JP-A-6-311731

しかし、クロックを低速クロックに替えると、常時昇圧能力が低下するため望ましくない。また、負荷の停止時に低速クロックに切り替えたとしても負荷の停止時にしかノイズの低減効果を得ることができない。
本発明は、上記事情に鑑みてなされたもので、その目的は、負荷初動時に昇圧回路から発生するノイズを低減することができる昇圧回路、およびこの昇圧回路を使用した負荷駆動回路を提供することにある。 However, changing the clock to a low-speed clock is not desirable because the voltage boosting capability is always reduced. Even if the load is switched to the low-speed clock when the load is stopped, the noise reduction effect can be obtained only when the load is stopped.
The present invention has been made in view of the above circumstances, and an object thereof is to provide a booster circuit that can reduce noise generated from the booster circuit at the time of initial load operation, and a load driving circuit using the booster circuit. It is in.

請求項１記載の発明によれば、昇圧部は電圧を昇圧し、昇圧駆動回路は、負荷検出手段により大小が検出された負荷が所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、昇圧能力を低下させた状態で昇圧部を駆動するため、たとえ負荷初動時の負荷電流が少なく昇圧回路に流れる電流の割合が大きかったとしても、昇圧回路に流れる電流を抑制できるため、負荷初動時の負荷電流に対する昇圧回路に流れる電流の割合を小さくすることができ、昇圧回路から発生するノイズを低減することができる。 According to the first aspect of the present invention, the boosting unit boosts the voltage, and the boosting drive circuit is configured such that the load detected by the load detecting means is a load that is smaller than a predetermined load with respect to a load at a predetermined steady driving capability. Since the booster is driven in a state where the boosting capability is reduced on the condition that driving is detected, even if the load current at the initial load is small and the ratio of the current flowing through the booster circuit is large, Since the current flowing through the circuit can be suppressed, the ratio of the current flowing through the booster circuit to the load current at the initial load operation can be reduced, and noise generated from the booster circuit can be reduced.

請求項２記載の発明によれば、昇圧駆動回路は、当該昇圧駆動回路に対して供給される供給電圧が所定の定常駆動能力時よりも低下されることにより昇圧能力を低下した状態で昇圧部を昇圧駆動するため、昇圧回路に流れる電流の負荷電流に対する割合を減少させることができ、昇圧回路から発生するノイズをさらに抑制することができる。
請求項３記載の発明によれば、昇圧駆動回路は複数設けられ、当該昇圧駆動回路は、所定の定常駆動能力時に動作する昇圧駆動回路数よりも実動作駆動回路数が減少され昇圧能力が低下した状態で昇圧部を昇圧駆動するため、昇圧回路に流れる電流の負荷電流に対する割合を少なくすることができ、昇圧回路から発生するノイズを低減することができる。 According to the second aspect of the present invention, the booster driving circuit includes a booster unit in a state where the boosting capability is reduced by lowering the supply voltage supplied to the booster driving circuit than when the predetermined steady driving capability is reached. Therefore, the ratio of the current flowing through the booster circuit to the load current can be reduced, and noise generated from the booster circuit can be further suppressed.
According to the third aspect of the present invention, a plurality of booster drive circuits are provided, and the booster drive circuit has a reduced number of actual operation drive circuits and a lower booster capability than the number of booster drive circuits operating at a predetermined steady drive capability. Since the booster is boosted in this state, the ratio of the current flowing through the booster circuit to the load current can be reduced, and noise generated from the booster circuit can be reduced.

請求項４記載の発明によれば、昇圧駆動回路は、複数のトランジスタを組み合わせて構成され、負荷の大小を検出する負荷検出手段により所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、定常駆動能力時に動作する昇圧駆動回路の昇圧能力に対して、複数のトランジスタのうちトランジスタサイズの小さいトランジスタが駆動することにより昇圧能力が低下した状態で昇圧部を昇圧駆動するため、昇圧回路に印加される電流の負荷電流に対する割合を抑制することができ、さらにノイズを低減することができる。 According to the fourth aspect of the present invention, the step-up drive circuit is configured by combining a plurality of transistors, and the load detection means for detecting the magnitude of the load is a load that is smaller than a predetermined value with respect to the load at a predetermined steady driving capability. On the condition that driving is detected, the boosting capability of the booster driving circuit that operates at the steady driving capability is reduced by driving a transistor having a small transistor size among a plurality of transistors. Since the booster is boosted, the ratio of the current applied to the booster circuit to the load current can be suppressed, and noise can be further reduced.

請求項５記載の発明によれば、電流調整用抵抗器は、負荷の大小を検出する負荷検出手段により検出された負荷が所定の定常駆動能力時の負荷に対して小さいことが検出された場合に、昇圧駆動回路に供給する電流量を抑制させるため昇圧駆動能力が低下し、昇圧回路に流れる電流の負荷電流に対する割合を抑制することができ、さらにノイズを低減することができる。 According to the fifth aspect of the present invention, in the current adjusting resistor, when it is detected that the load detected by the load detecting means for detecting the magnitude of the load is smaller than the load at the predetermined steady driving capability. Further, since the amount of current supplied to the booster drive circuit is suppressed, the booster drive capability is lowered, the ratio of the current flowing through the booster circuit to the load current can be suppressed, and noise can be further reduced.

請求項６記載の発明によれば、負荷をＰＷＭ駆動する負荷駆動回路に用いられる昇圧回路であって、昇圧駆動回路は、ＰＷＭ駆動時のデューティ比が所定値以下であることを条件として、昇圧能力が低下した状態で昇圧部を昇圧駆動するため、昇圧駆動回路に供給される電流量の割合を抑制することができ、さらにノイズを低減することができる。
例えば自動車等の車両には、様々な電子機器（電波を応用した機器、例えばラジオ機器）が搭載されている。前記した昇圧回路から例えばラジオ周波数帯にノイズを発生してしまうと、これらの電子機器の正常な機器動作に悪影響を引き起こしてしまうため、好ましくない。請求項７記載の発明によれば、請求項１ないし６の何れかに記載の昇圧回路を車両用負荷駆動回路に搭載しているため、車載電子機器に与えられるノイズの影響を極力低減することができる。 According to a sixth aspect of the present invention, there is provided a booster circuit used in a load drive circuit for PWM driving a load, wherein the booster drive circuit boosts on the condition that the duty ratio during PWM drive is equal to or less than a predetermined value. Since the boosting unit is boosted and driven in a state where the capacity is lowered, the ratio of the amount of current supplied to the boosting drive circuit can be suppressed, and noise can be further reduced.
For example, various electronic devices (devices using radio waves, such as radio devices) are mounted on vehicles such as automobiles. If noise is generated, for example, in the radio frequency band from the above-described booster circuit, it is not preferable because it adversely affects the normal operation of these electronic devices. According to the seventh aspect of the present invention, since the booster circuit according to any one of the first to sixth aspects is mounted on the vehicle load drive circuit, the influence of noise applied to the in-vehicle electronic device is reduced as much as possible. Can do.

以下、本発明の一実施形態について図１ないし図５を参照しながら説明する。
図１は、負荷駆動回路１０の電気的構成を機能ブロック図により示している。この負荷駆動回路１０は、負荷検出手段としての駆動制御回路１１、補助用駆動制御回路１２，２つ（複数）の昇圧駆動回路１３ａ…１３ｂ，電圧供給回路１４，昇圧部１５，昇圧部用電源供給回路１６，駆動用トランジスタ１７，還流ダイオード１８，保護用ダイオード１９，クランプ回路２０を備え、半導体集積回路装置内に構成されており、出力端子ＯＵＴおよびグランド端子ＧＮＤ間に接続された負荷４を駆動するようになっている。本発明をわかりやすく説明するため、本実施形態では、駆動用トランジスタ１７として、ハイサイドトランジスタとして機能するＮチャネル型のＭＯＳトランジスタを使用することにより簡略化した回路を示すが、実際には駆動用トランジスタ１７は複数設けられる場合もある。尚、負荷４は、車両内のバッテリ蓄電用の発電機等でありインダクタンス性を有する負荷である。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a functional block diagram showing the electrical configuration of the load driving circuit 10. This load drive circuit 10 includes a drive control circuit 11 as load detection means, an auxiliary drive control circuit 12, two (plural) boost drive circuits 13a ... 13b, a voltage supply circuit 14, a boost unit 15, and a boost unit power supply. A supply circuit 16, a driving transistor 17, a freewheeling diode 18, a protection diode 19, and a clamp circuit 20 are provided. The semiconductor integrated circuit device includes a load 4 connected between the output terminal OUT and the ground terminal GND. It comes to drive. In order to explain the present invention in an easy-to-understand manner, in this embodiment, a circuit simplified by using an N-channel type MOS transistor functioning as a high-side transistor is shown as the driving transistor 17. A plurality of transistors 17 may be provided. The load 4 is a battery storage generator in the vehicle or the like, and is a load having inductance.

以下、電気的構成ブロックの詳細について説明する。駆動制御回路１１は、電圧供給回路１４に対して切替信号を与えるようになっている。電圧供給回路１４は、この切替信号に基づいて電源端子Ｔ１を通じて与えられる電源＋Ｂから所定電圧を生成し、複数の所定電源電圧（例えば第１の動作電圧Ｖ１および第２の動作電圧Ｖ２：但しＶ１＞Ｖ２＞０）の何れかの電圧Ｖ１またはＶ２を昇圧駆動回路１３ａ…１３ｂの動作電圧として供給するようになっている。 Hereinafter, the details of the electrical configuration block will be described. The drive control circuit 11 provides a switching signal to the voltage supply circuit 14. Based on this switching signal, the voltage supply circuit 14 generates a predetermined voltage from the power supply + B supplied through the power supply terminal T1, and generates a plurality of predetermined power supply voltages (for example, the first operating voltage V1 and the second operating voltage V2: V1 > V2> 0) is supplied as the operating voltage of the booster drive circuits 13a... 13b.

駆動制御回路１１は、補助用駆動制御回路１２にオン信号またはオフ信号を与えるようになっている。また、駆動制御回路１１は、複数の昇圧駆動回路１３ａ…１３ｂのうちの一部の昇圧駆動回路１３ａには補助用駆動制御回路１２を通じて駆動用の信号を与えるようになっており、それ以外の昇圧駆動回路１３ｂには直接駆動制御信号を与えるようになっている。 The drive control circuit 11 provides an on signal or an off signal to the auxiliary drive control circuit 12. In addition, the drive control circuit 11 provides a drive signal to a part of the boost drive circuits 13a among the plurality of boost drive circuits 13a... 13b through the auxiliary drive control circuit 12. A drive control signal is directly given to the booster drive circuit 13b.

補助用駆動制御回路１２は、駆動制御回路１１からオフ信号が与えられると一部の昇圧駆動回路１３ａにオフ信号を与え昇圧駆動回路１３ａの動作を無効化し、駆動制御回路１１からオン信号が与えられると一部の昇圧駆動回路１３ａに駆動制御信号を与えることにより昇圧駆動回路１３ａの動作を有効化する。
昇圧駆動回路１３ａは、ＦＥＴ等のトランジスタＴｒ１ａ〜Ｔｒ４ａを組み合わせて構成されており、補助用駆動制御回路１２から駆動制御信号が与えられると、電圧供給回路１４から供給された動作電圧を昇圧部１５に対して昇圧駆動信号として与える。 When an off signal is given from the drive control circuit 11, the auxiliary drive control circuit 12 gives an off signal to some of the boost drive circuits 13a, invalidates the operation of the boost drive circuit 13a, and gives an on signal from the drive control circuit 11. Then, the operation of the booster drive circuit 13a is validated by giving a drive control signal to a part of the booster drive circuits 13a.
The step-up drive circuit 13a is configured by combining transistors Tr1a to Tr4a such as FETs. When a drive control signal is supplied from the auxiliary drive control circuit 12, the operation voltage supplied from the voltage supply circuit 14 is supplied to the step-up unit 15. Is given as a boost drive signal.

具体的には、図１に示した昇圧駆動回路１３ａでは、電圧供給回路１４とグランド端子ＧＮＤとの間に、Ｐチャネル型のＭＯＳトランジスタＴｒ１ａおよびＮチャネル型のＭＯＳトランジスタＴｒ２ａからなるインバータ回路Ｗ１ａが構成されており、さらにこの回路に並列にＰチャネル型のＭＯＳトランジスタＴｒ３ａおよびＮチャネル型のＭＯＳトランジスタＴｒ４ａからなるインバータ回路Ｗ２ａが構成されている。これらのインバータ回路Ｗ１ａ，Ｗ２ａは昇圧駆動能力向上用のバッファとして機能する。 Specifically, in the boost drive circuit 13a shown in FIG. 1, an inverter circuit W1a including a P-channel MOS transistor Tr1a and an N-channel MOS transistor Tr2a is provided between the voltage supply circuit 14 and the ground terminal GND. Further, an inverter circuit W2a including a P-channel MOS transistor Tr3a and an N-channel MOS transistor Tr4a is configured in parallel with this circuit. These inverter circuits W1a and W2a function as buffers for boosting drive capability improvement.

トランジスタＴｒ１ａおよびＴｒ２ａは、そのゲートに補助用駆動制御回路１２から駆動制御信号が与えられると相補的に動作する。トランジスタＴｒ３ａおよびＴｒ４ａも同様に、そのゲートに補助用駆動制御回路１２から駆動制御信号が与えられると相補的に動作する。
他方、昇圧駆動回路１３ｂは、ＦＥＴ等のトランジスタＴｒ１ｂ〜Ｔｒ４ｂを組み合わせて構成されており、駆動制御回路１１から駆動制御信号が与えられると、電圧供給回路１４から供給された電圧を昇圧部１５に対して昇圧駆動信号として与えるようになっている。 The transistors Tr1a and Tr2a operate complementarily when a drive control signal is supplied from the auxiliary drive control circuit 12 to their gates. Similarly, the transistors Tr3a and Tr4a operate in a complementary manner when a drive control signal is supplied from the auxiliary drive control circuit 12 to their gates.
On the other hand, the boost drive circuit 13b is configured by combining transistors Tr1b to Tr4b such as FETs. When a drive control signal is given from the drive control circuit 11, the voltage supplied from the voltage supply circuit 14 is supplied to the boost unit 15. On the other hand, it is given as a boost drive signal.

昇圧駆動回路１３ｂの具体的な回路構成については、昇圧駆動回路１３ａと略同様の構成であるため、前述説明に代えてその詳細説明を省略するが、図１中、補助用駆動制御回路１２にオン信号が与えられた場合について、昇圧駆動回路１３ａのトランジスタＴｒ１ａ〜Ｔｒ４ａと同一タイミングで同一の駆動制御信号が与えられるトランジスタについては、同一符号の添え字ａに代えて添え字ｂを付している。 The specific circuit configuration of the booster drive circuit 13b is substantially the same as that of the booster drive circuit 13a. Therefore, the detailed description thereof is omitted in place of the above description, but the auxiliary drive control circuit 12 in FIG. In the case where an ON signal is given, a subscript b is attached instead of the subscript a with the same reference sign for the transistor to which the same drive control signal is given at the same timing as the transistors Tr1a to Tr4a of the boost drive circuit 13a. Yes.

トランジスタＴｒ１ａおよびＴｒ２ａの共通接続点は、トランジスタＴｒ１ｂおよびＴｒ２ｂの共通接続点に接続されると共に昇圧部１５を構成するコンデンサＣ１およびＣ３の一端子に接続されている。またトランジスタＴｒ３ａおよびＴｒ４ａの共通接続点は、トランジスタＴｒ３ｂおよびＴｒ４ｂの共通接続点に接続されると共に昇圧部１５を構成するコンデンサＣ２およびＣ４の一端子に接続されている。 A common connection point of the transistors Tr1a and Tr2a is connected to a common connection point of the transistors Tr1b and Tr2b, and is connected to one terminal of capacitors C1 and C3 constituting the boosting unit 15. The common connection point of the transistors Tr3a and Tr4a is connected to the common connection point of the transistors Tr3b and Tr4b and is connected to one terminal of capacitors C2 and C4 constituting the boosting unit 15.

駆動制御回路１１には、昇圧部用電源供給回路１６が接続されている。昇圧部用電源供給回路１６は、駆動制御回路１１から制御信号としてオン信号が与えられることにより昇圧用電源を昇圧部１５に供給することで昇圧部１５の機能を有効化し、駆動制御回路１１から制御信号としてオフ信号が与えられることにより昇圧用電源を昇圧部１５に供給することなく昇圧部１５の機能を無効化する。 A booster power supply circuit 16 is connected to the drive control circuit 11. The boosting unit power supply circuit 16 enables the function of the boosting unit 15 by supplying the boosting power to the boosting unit 15 by receiving an ON signal as a control signal from the drive control circuit 11. When the off signal is given as the control signal, the function of the booster 15 is disabled without supplying the boosting power to the booster 15.

昇圧部１５は、その入力端子Ｎａに昇圧部用電源供給回路１６から昇圧用電源電圧Ｖ３が供給されると共に、昇圧駆動回路１３ａ…１３ｂから昇圧駆動信号が与えられることにより昇圧動作するように構成されている。具体的な回路接続形態を説明すると、昇圧用電源電圧Ｖ３の入力端子Ｎａと昇圧部１５の出力端子Ｎｂとの間には、入力端子Ｎａ側をアノードとして複数個（５個）直列順方向にダイオードＤ１〜Ｄ５が接続されている。 The boosting unit 15 is configured to perform a boosting operation when the boosting power supply voltage V3 is supplied from the boosting unit power supply circuit 16 to the input terminal Na and the boosting drive signal is supplied from the boosting drive circuits 13a. Has been. A specific circuit connection form will be described. Between the input terminal Na of the boosting power supply voltage V3 and the output terminal Nb of the boosting unit 15, a plurality (five) of the input terminal Na side serves as an anode in a series forward direction. Diodes D1-D5 are connected.

このとき、ダイオードＤ１およびＤ２の共通接続点をノードＮｃ、ダイオードＤ２およびＤ３の共通接続点をノードＮｄ、ダイオードＤ３およびＤ４の共通接続点をノードＮｅ、ダイオードＤ４およびＤ５の共通接続点をノードＮｆとすると、入力端子ＮａとノードＮｆとの間には、入力端子Ｎａ側をアノードとしてダイオードＤ６が接続されている。またノードＮｃ，Ｎｄ，Ｎｅ，Ｎｆには、それぞれコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４の他端子が接続されている。このようにして昇圧部１５が構成されている。 At this time, the common connection point of the diodes D1 and D2 is the node Nc, the common connection point of the diodes D2 and D3 is the node Nd, the common connection point of the diodes D3 and D4 is the node Ne, and the common connection point of the diodes D4 and D5 is the node Nf. Then, a diode D6 is connected between the input terminal Na and the node Nf with the input terminal Na side as an anode. The other terminals of capacitors C1, C2, C3, and C4 are connected to nodes Nc, Nd, Ne, and Nf, respectively. In this way, the booster 15 is configured.

昇圧部１５の出力端子Ｎｂは、駆動用トランジスタ１７のゲートに接続されている。昇圧部１５は、昇圧された昇圧電圧を駆動用トランジスタ１７のゲートに与え駆動用トランジスタ１７をオンすることにより、負荷４に駆動電流Ｉ１を供給するようになっている。さらに、駆動用トランジスタ１７のゲートには、放電回路２１が接続されている。この放電回路２１は、この駆動用トランジスタ１７のゲートに蓄えられる電荷を放電し駆動用トランジスタ１７の負荷４の駆動動作を無効化するため接続されている。 The output terminal Nb of the booster 15 is connected to the gate of the driving transistor 17. The booster 15 supplies the drive current I1 to the load 4 by applying the boosted boosted voltage to the gate of the drive transistor 17 and turning on the drive transistor 17. Further, a discharge circuit 21 is connected to the gate of the driving transistor 17. The discharge circuit 21 is connected to discharge the charge stored in the gate of the driving transistor 17 and invalidate the driving operation of the load 4 of the driving transistor 17.

この放電回路２１は、ＮＯＴゲート２１ａおよびトランジスタ２１ｂ等を図示形態で接続することにより構成され、駆動制御回路１１から与えられる制御信号がオン信号である場合にはゲートを開放することで駆動用トランジスタ１７の駆動動作を有効化し、逆に駆動制御回路１１から与えられる制御信号がオフ信号である場合にはゲートを０Ｖにすることで駆動用トランジスタ１７を急峻にオフし、負荷４の駆動を急峻に停止させるようにする。 The discharge circuit 21 is configured by connecting a NOT gate 21a, a transistor 21b, and the like in the illustrated form. When the control signal supplied from the drive control circuit 11 is an ON signal, the gate is opened to drive transistor. 17 is activated, and conversely, when the control signal supplied from the drive control circuit 11 is an off signal, the drive transistor 17 is sharply turned off by setting the gate to 0 V, and the drive of the load 4 is steep. To stop.

本実施形態では、昇圧部用電源供給回路１６から昇圧部１５に昇圧用電源電圧Ｖ３が供給され、昇圧部１５による昇圧電圧が駆動用トランジスタ１７に供給される間は、駆動用トランジスタ１７のゲートが開放されることにより負荷４を駆動する。そして、昇圧部用電源供給回路１６から昇圧部１５に昇圧用電源電圧Ｖ３が供給されなくなると、駆動用トランジスタ１７に昇圧電圧が供給されなくなると共に、駆動用トランジスタ１７のゲートがショートすることにより駆動用トランジスタ１７の駆動動作を急峻に停止させるようになる。ただし、負荷４がＬ負荷の場合には還流ダイオード１８の作用により負荷４は動作し続ける。このようにして、昇圧回路２２は、補助用駆動制御回路１２、昇圧駆動回路１３ａ〜１３ｂ、昇圧部１５、昇圧部用電源供給回路１６、放電回路２１を備えて構成される。 In this embodiment, while the boosting power supply voltage V3 is supplied from the boosting unit power supply circuit 16 to the boosting unit 15 and the boosted voltage from the boosting unit 15 is supplied to the driving transistor 17, the gate of the driving transistor 17 is supplied. Is opened to drive the load 4. When the boosting power supply voltage V3 is no longer supplied from the boosting unit power supply circuit 16 to the boosting unit 15, the boosting voltage is not supplied to the driving transistor 17 and the gate of the driving transistor 17 is short-circuited. The drive operation of the transistor 17 is suddenly stopped. However, when the load 4 is an L load, the load 4 continues to operate due to the action of the freewheeling diode 18. Thus, the booster circuit 22 includes the auxiliary drive control circuit 12, the booster drive circuits 13a to 13b, the booster 15, the booster power supply circuit 16, and the discharge circuit 21.

この昇圧回路２２は、昇圧部１５の出力端子Ｎｂにおける昇圧電圧Ｖ４についてオープンループ制御しているため、昇圧部１５の昇圧電圧Ｖ４が過大とされた状態で駆動用トランジスタ１７のゲートに与えられる虞がある。したがって、駆動用トランジスタ１７のゲートおよび出力端子ＯＵＴとの間には、ツェナーダイオードＤ７およびダイオードＤ８とを互いに逆方向に直列接続してなるクランプ回路２０が構成される。このクランプ回路２０は、トランジスタ１７のゲート−出力端子ＯＵＴ間電圧を例えば５Ｖまたは８Ｖにクランプしている。また、電源線２３と駆動用トランジスタ１７のゲートとの間には、当該ゲート側をアノードとして複数のツェナーダイオードＤ９…Ｄ９が直列接続されている。これにより駆動用トランジスタ１７の保護を図っている。また、出力端子ＯＵＴとグランド端子ＧＮＤとの間には、還流ダイオード１８が駆動用トランジスタ１７に付属して設けられている。 Since the booster circuit 22 performs open loop control on the boosted voltage V4 at the output terminal Nb of the booster 15, the booster voltage V4 of the booster 15 may be applied to the gate of the driving transistor 17 in an excessively large state. There is. Therefore, a clamp circuit 20 is formed between the gate of the driving transistor 17 and the output terminal OUT, in which a Zener diode D7 and a diode D8 are connected in series in opposite directions. The clamp circuit 20 clamps the voltage between the gate and the output terminal OUT of the transistor 17 to 5V or 8V, for example. A plurality of Zener diodes D9... D9 are connected in series between the power supply line 23 and the gate of the driving transistor 17 with the gate side as an anode. As a result, the drive transistor 17 is protected. Further, a freewheeling diode 18 is attached to the driving transistor 17 between the output terminal OUT and the ground terminal GND.

また、駆動制御回路１１は、負荷４の大小を例えば常時検出することで負荷検出手段として機能する。図１には省略しているが、この負荷４の大小を検出するための回路の一例を図２に示している。駆動用トランジスタ１７に並列にトランジスタ２４（電流検出手段）を設け、当該トランジスタ２４により駆動用トランジスタ１７に流れる電流を検出しこの検出結果が駆動制御回路１１に与えられることで、駆動制御回路１１が負荷の大小を検出する。尚、負荷４に直列に抵抗素子（図示せず）を設け、当該抵抗素子の両端電圧を駆動制御回路１１が検出することで負荷４の大小を検出するようにしても良い。さらに、抵抗器、トランジスタ、コイル等やこれらを組み合わせて電流検出手段を構成しても良い。駆動制御回路１１は、負荷４の大小を検出すると、当該大小に応じたデューティ比で昇圧部用電源供給回路１６および放電回路２１に対して制御信号としてＰＷＭ駆動信号を与えるようになっている。 In addition, the drive control circuit 11 functions as a load detection unit by constantly detecting, for example, the magnitude of the load 4. Although omitted in FIG. 1, an example of a circuit for detecting the magnitude of the load 4 is shown in FIG. A transistor 24 (current detection means) is provided in parallel to the driving transistor 17, and a current flowing through the driving transistor 17 is detected by the transistor 24, and the detection result is given to the driving control circuit 11. Detects the magnitude of the load. Note that a resistance element (not shown) may be provided in series with the load 4, and the magnitude of the load 4 may be detected by the drive control circuit 11 detecting the voltage across the resistance element. Further, a resistor, a transistor, a coil, or the like, or a combination of these may constitute the current detection means. When the magnitude of the load 4 is detected, the drive control circuit 11 provides a PWM drive signal as a control signal to the booster power supply circuit 16 and the discharge circuit 21 with a duty ratio corresponding to the magnitude.

上記構成の作用について図３ないし図５をも参照しながら説明する。
＜比較的大きな駆動能力（例えば最大駆動能力）での駆動状態について＞
まず、比較的大きな駆動能力で負荷４を駆動している定常状態における動作を説明する。すなわち、例えば車内電源供給用の発電機がフル駆動している場合等のように負荷４が比較的大きい場合（例えば最大負荷のとき）には、次のように動作する。負荷駆動回路１０の電源線２３に電源＋Ｂが供給された状態において、駆動制御回路１１、補助用駆動制御回路１２、電圧供給回路１４、昇圧部用電源供給回路１６、駆動用トランジスタ１７に電源供給される。 The operation of the above configuration will be described with reference to FIGS.
<Driving state with relatively large driving capability (for example, maximum driving capability)>
First, an operation in a steady state in which the load 4 is driven with a relatively large driving capability will be described. That is, for example, when the load 4 is relatively large (for example, at the maximum load), such as when the generator for supplying in-vehicle power is fully driven, the following operation is performed. In a state where the power supply + B is supplied to the power supply line 23 of the load drive circuit 10, power is supplied to the drive control circuit 11, the auxiliary drive control circuit 12, the voltage supply circuit 14, the booster power supply circuit 16, and the drive transistor 17. Is done.

駆動制御回路１１は、電圧供給回路１４に切替信号を与えることにより、電圧供給回路１４は、第２の動作電圧Ｖ２より比較的高い第１の動作電圧Ｖ１（例えば最大動作電圧）を昇圧駆動回路１３ａ…１３ｂに与える。これは、昇圧能力を例えば最大まで高めた状態で昇圧部１５を動作させるためである。さらに駆動制御回路１１は、補助用駆動制御回路１２にオン信号を与えることにより、昇圧駆動回路１３ａに駆動制御信号を与えるように制御し、昇圧駆動回路１３ａの動作を有効化する。これも昇圧能力を例えば最大まで高めた状態で昇圧部１５を動作させるためである。駆動制御回路１１は、昇圧駆動回路１３ｂにも同様に駆動制御信号を与えるため、複数の全ての昇圧駆動回路１３ａ〜１３ｂが共に昇圧部１５を駆動する回路として機能するようになる。このとき昇圧駆動回路１３ａ〜１３ｂは、昇圧駆動信号を昇圧部１５に与える。尚、トランジスタＴｒ１ａ〜Ｔｒ４ａおよびＴｒ１ｂ〜Ｔｒ４ｂを駆動する駆動制御信号のクロックには、数百ｋＨｚ程度（例えば８３３ｋＨｚ、周期１．２μｓｅｃ）の周波数のクロックが使用される。 The drive control circuit 11 gives a switching signal to the voltage supply circuit 14, so that the voltage supply circuit 14 boosts the first operating voltage V1 (for example, the maximum operating voltage) that is relatively higher than the second operating voltage V2. 13a to 13b. This is because the booster 15 is operated in a state where the boosting capability is increased to the maximum, for example. Further, the drive control circuit 11 controls the boost drive circuit 13a to give a drive control signal by giving an ON signal to the auxiliary drive control circuit 12, and validates the operation of the boost drive circuit 13a. This is also because the booster 15 is operated in a state where the boosting capability is increased to the maximum, for example. Since the drive control circuit 11 similarly applies a drive control signal to the boost drive circuit 13b, all of the plurality of boost drive circuits 13a to 13b function as circuits that drive the boost unit 15. At this time, the booster drive circuits 13 a to 13 b provide a booster drive signal to the booster 15. Note that a clock having a frequency of about several hundred kHz (for example, 833 kHz, period 1.2 μsec) is used as a clock of a drive control signal for driving the transistors Tr1a to Tr4a and Tr1b to Tr4b.

他方、駆動制御回路１１は、昇圧部用電源供給回路１６および放電回路２１に対して制御信号としてＰＷＭ駆動信号を与える。このＰＷＭ駆動信号の周波数は、数百Ｈｚ程度（例えば２００Ｈｚ、周期５ｍｓｅｃ）であり、前述したクロックの周波数に比較して大幅に低い周波数である。負荷４の大小に応じてＰＷＭ駆動信号のデューティ比が１％〜９９％（適宜１０％〜９０％）程度まで変化するが、最大駆動能力時にはデューティ比を９９％以上としてＰＷＭ駆動信号が昇圧部用電源供給回路１６および放電回路１２に与えられる。 On the other hand, the drive control circuit 11 supplies a PWM drive signal as a control signal to the booster power supply circuit 16 and the discharge circuit 21. The frequency of this PWM drive signal is about several hundred Hz (for example, 200 Hz, period 5 msec), which is a significantly lower frequency than the clock frequency described above. Depending on the size of the load 4, the duty ratio of the PWM drive signal changes to about 1% to 99% (appropriately 10% to 90%), but at the maximum drive capacity, the duty ratio is set to 99% or more and the PWM drive signal is boosted. Power supply circuit 16 and discharge circuit 12.

昇圧部用電源供給回路１６は、このＰＷＭ駆動信号を受けて、ＰＷＭ駆動信号のハイ「Ｈ」時に昇圧用電源電圧Ｖ３を昇圧部１５に供給し、ＰＷＭ駆動信号のロウ「Ｌ」時に昇圧部１５に対して昇圧用電源電圧Ｖ３を供給停止することで、ＰＷＭ駆動信号のデューティ比に応じて昇圧部１５を有効無効切替えする。また、放電回路１２は、ＰＷＭ駆動信号を受けて、ＰＷＭ駆動信号のロウ「Ｌ」時には駆動用トランジスタ１７のゲートに蓄電された電荷をグランドにショートすることで急峻に放電させる。 The booster power supply circuit 16 receives this PWM drive signal and supplies the booster power supply voltage V3 to the booster 15 when the PWM drive signal is high “H”, and the booster when the PWM drive signal is low “L”. By stopping the supply of the boosting power supply voltage V3 to 15, the boosting unit 15 is switched between valid and invalid according to the duty ratio of the PWM drive signal. Further, the discharge circuit 12 receives the PWM drive signal, and when the PWM drive signal is low “L”, the discharge circuit 12 abruptly discharges the electric charge stored in the gate of the driving transistor 17 to the ground.

以下、ＰＷＭ駆動信号のハイ「Ｈ」時に昇圧用電源電圧Ｖ３が昇圧部１５に供給された時点から、駆動制御信号に基づく昇圧部１５の昇圧動作について説明する。昇圧駆動回路１３ａ〜１３ｂに駆動制御信号が与えられると、以下のような動作が繰り返される。
（１）トランジスタＴｒ１ａ，Ｔｒ１ｂ，Ｔｒ４ａ，Ｔｒ４ｂがオフ、トランジスタＴｒ２ａ，Ｔｒ２ｂ，Ｔｒ３ａ，Ｔｒ３ｂがオン
昇圧部用電源供給回路１６の供給電圧Ｖ３に基づく電流が、ダイオードＤ１、コンデンサＣ１、トランジスタＴｒ２ａおよびＴｒ２ｂを介して流れ、コンデンサＣ１に充電される。
（２）トランジスタＴｒ１ａ，Ｔｒ１ｂ，Ｔｒ４ａ，Ｔｒ４ｂがオン、トランジスタＴｒ２ａ，Ｔｒ２ｂ，Ｔｒ３ａ，Ｔｒ３ｂがオフ
動作電圧Ｖ１に基づく電流が、トランジスタＴｒ１ａおよびＴｒ１ｂ、コンデンサＣ１、ダイオードＤ２、コンデンサＣ２、トランジスタＴｒ４ａおよびＴｒ４ｂを介して流れ、コンデンサＣ１の充電電荷がダイオードＤ２を通じて次段のコンデンサＣ２に移され、これに伴い昇圧される。
（３）トランジスタＴｒ１ａ，Ｔｒ１ｂ，Ｔｒ４ａ，Ｔｒ４ｂがオフ、トランジスタＴｒ２ａ，Ｔｒ２ｂ，Ｔｒ３ａ，Ｔｒ３ｂがオン
動作電圧Ｖ１に基づく電流が、トランジスタＴｒ３ａおよびＴｒ３ｂ、コンデンサＣ２、ダイオードＤ３、コンデンサＣ３、トランジスタＴｒ２ａおよびＴｒ２ｂを介して流れ、コンデンサＣ２の充電電荷がダイオードＤ３を通じて次段のコンデンサＣ３に移され、これに伴い昇圧される。
（４）トランジスタＴｒ１ａ，Ｔｒ１ｂ，Ｔｒ４ａ，Ｔｒ４ｂがオン、トランジスタＴｒ２ａ，Ｔｒ２ｂ，Ｔｒ３ａ，Ｔｒ３ｂがオフ
動作電圧Ｖ１に基づく電流が、トランジスタＴｒ１ａおよびＴｒ１ｂ、コンデンサＣ３、ダイオードＤ４、コンデンサＣ４、トランジスタＴｒ４ａおよびＴｒ４ｂを介して流れ、コンデンサＣ３の充電電荷がダイオードＤ４を通じて次段のコンデンサＣ４に移され、これに伴い昇圧される。 Hereinafter, the boosting operation of the booster 15 based on the drive control signal from the time when the boosting power supply voltage V3 is supplied to the booster 15 when the PWM drive signal is high “H” will be described. When a drive control signal is given to the boost drive circuits 13a to 13b, the following operation is repeated.
(1) Transistors Tr1a, Tr1b, Tr4a, Tr4b are off and transistors Tr2a, Tr2b, Tr3a, Tr3b are on Current based on the supply voltage V3 of the booster power supply circuit 16 is diode D1, capacitor C1, transistors Tr2a and Tr2b And the capacitor C1 is charged.
(2) Transistors Tr1a, Tr1b, Tr4a, Tr4b are on, transistors Tr2a, Tr2b, Tr3a, Tr3b are off Currents based on operating voltage V1 are transistors Tr1a and Tr1b, capacitor C1, diode D2, capacitor C2, transistors Tr4a and Tr4b And the charge of the capacitor C1 is transferred to the next-stage capacitor C2 through the diode D2, and boosted accordingly.
(3) Transistors Tr1a, Tr1b, Tr4a, Tr4b are off, transistors Tr2a, Tr2b, Tr3a, Tr3b are on Currents based on the operating voltage V1 are transistors Tr3a and Tr3b, capacitor C2, diode D3, capacitor C3, transistors Tr2a and Tr2b And the charge of the capacitor C2 is transferred to the next-stage capacitor C3 through the diode D3, and boosted accordingly.
(4) Transistors Tr1a, Tr1b, Tr4a, Tr4b are on, transistors Tr2a, Tr2b, Tr3a, Tr3b are off Currents based on the operating voltage V1 are transistors Tr1a and Tr1b, capacitor C3, diode D4, capacitor C4, transistors Tr4a and Tr4b , The charge of the capacitor C3 is transferred to the capacitor C4 in the next stage through the diode D4, and boosted accordingly.

そしてコンデンサＣ４の充電電圧は、ダイオードＤ５を通じてトランジスタ１７のゲートに印加される。このような作用を主として昇圧動作が行われる。このとき各部の信号波形や、出力端子Ｎｂの電圧および昇圧回路２２に流れる電流Ｉ２を図３（ａ）に概略的に示している。昇圧部用電源供給回路１６から昇圧用電源電圧Ｖ３が供給されたとき、すなわちＰＷＭ駆動信号がロウ「Ｌ」からハイ「Ｈ」の立ち上がりには（図３（ａ）の（１）〜（２））、ダイオードＤ６およびＤ５を介して出力端子Ｎｂの電圧が急激に上昇する。 The charging voltage of the capacitor C4 is applied to the gate of the transistor 17 through the diode D5. The boosting operation is mainly performed with such an action. At this time, the signal waveform of each part, the voltage of the output terminal Nb, and the current I2 flowing through the booster circuit 22 are schematically shown in FIG. When the boosting power supply voltage V3 is supplied from the booster power supply circuit 16, that is, when the PWM drive signal rises from low “L” to high “H” ((1) to (2) in FIG. )), The voltage of the output terminal Nb rises rapidly via the diodes D6 and D5.

このときダイオードＤ６およびＤ５の順方向電圧をＶｆとすると、昇圧部用電源供給回路１６から供給される昇圧用電源電圧Ｖ３から２つのダイオードの順方向電圧２Ｖｆだけ下降した電圧（Ｖ３−２Ｖｆ）が出力端子Ｎｂに出力される（図３（ａ）の（２））。さらに、上述した昇圧部１５の作用により出力端子Ｎｂの電圧が徐々に上昇し（図３（ａ）の（３））、この昇圧電圧Ｖ４が駆動用トランジスタ１７のゲートに印加されるようになる。 At this time, assuming that the forward voltage of the diodes D6 and D5 is Vf, a voltage (V3-2Vf) that is lowered by the forward voltage 2Vf of the two diodes from the boosting power supply voltage V3 supplied from the booster power supply circuit 16 is obtained. It is output to the output terminal Nb ((2) in FIG. 3A). Further, the voltage of the output terminal Nb gradually increases due to the action of the booster 15 described above ((3) in FIG. 3A), and this boosted voltage V4 is applied to the gate of the driving transistor 17. .

また、出力端子ＯＵＴの電圧は、駆動用トランジスタ１７のゲート電圧が上昇する（図３（ａ）の（３））ため、トランジスタ１７はオフ状態から徐々にオン状態に移行する。
また、昇圧回路２２に流れる電流Ｉ２は、ＰＷＭ駆動信号の立ち上がり時には（図３（ａ）の（１）〜（２））急峻に増加するが、出力端子Ｎｂの電圧が昇圧部１５の昇圧機能により上昇するに伴い、徐々に減少する（図３（ａ）の（３））。 Further, since the gate voltage of the driving transistor 17 increases ((3) in FIG. 3A), the transistor 17 gradually shifts from the off state to the on state.
Further, the current I2 flowing through the booster circuit 22 increases sharply at the rising edge of the PWM drive signal ((1) to (2) in FIG. 3A), but the voltage at the output terminal Nb is boosted by the booster 15. As it rises, it gradually decreases ((3) in FIG. 3 (a)).

そして、クランプ回路２０の作用によりトランジスタ１７のゲート電圧がクランプされ、出力端子Ｎｂの電圧は、上限電圧（Ｖ３−２×Ｖｆ）＋（Ｖｚ＋Ｖｆ）まで上昇する（図３（ａ）の（４））。尚Ｖｚは、ツェナーダイオードＤ７の逆方向電圧、ＶｆはダイオードＤ８の順方向電圧を示している。
その後、駆動制御回路１１が、昇圧部用電源供給回路１６および放電回路１２に制御信号（ＰＷＭ駆動信号）のデューティのオフ期間の電圧としてオフ信号を与えると共に、昇圧駆動回路１３ａ〜１３ｂには駆動制御信号をオフ信号を与え、トランジスタＴｒ１ａ〜Ｔｒ４ａおよびＴｒ１ｂ〜Ｔｒ４ｂをオフ状態とする。すなわち、ＰＷＭ駆動信号がハイ「Ｈ」からロウ「Ｌ」に立ち下がり、昇圧部用電源供給回路１６から昇圧用電源電圧Ｖ３の昇圧部１５に対する供給が停止し、さらに放電回路１２の作用により出力端子Ｎｂの電圧および出力端子ＯＵＴの電圧が急峻に０Ｖに移行する（図３（ａ）の（５））。 Then, the gate voltage of the transistor 17 is clamped by the action of the clamp circuit 20, and the voltage of the output terminal Nb rises to the upper limit voltage (V3−2 × Vf) + (Vz + Vf) ((4) in FIG. 3A). ). Vz represents the reverse voltage of the Zener diode D7, and Vf represents the forward voltage of the diode D8.
Thereafter, the drive control circuit 11 gives an off signal as a voltage during the off period of the duty of the control signal (PWM drive signal) to the booster power supply circuit 16 and the discharge circuit 12, and drives the boost drive circuits 13a to 13b. The control signal is turned off to turn off the transistors Tr1a to Tr4a and Tr1b to Tr4b. That is, the PWM drive signal falls from high “H” to low “L”, the supply of the boosting power supply voltage V3 from the boosting unit power supply circuit 16 to the boosting unit 15 is stopped, and output by the action of the discharge circuit 12 The voltage at the terminal Nb and the voltage at the output terminal OUT suddenly shift to 0 V ((5) in FIG. 3A).

このようにして、ＰＷＭ駆動信号のロウ「Ｌ」状態からハイ「Ｈ」状態に移行したり、ハイ「Ｈ」からロウ「Ｌ」に移行すると、これらの動作が繰り返され、駆動用トランジスタ１７をＰＷＭ駆動動作させることができる。
さて、昇圧部１５に与えられる昇圧駆動信号の振幅Ｖ１が大きいと、配線等から昇圧駆動信号に基づいて発生するラジオノイズが大きくなる。図４（ａ）には、このとき昇圧部１５に与えられる昇圧駆動信号の波形の一例を示している。図４（ａ）に示すように、昇圧駆動信号の立ち上がりＳ１が急峻になるため高調波ノイズ（例えば１００ＭＨｚ〜１ＧＨｚ程度）が発生する。しかし、比較的大きい負荷４を駆動している定常駆動時には負荷４の電磁ノイズが大きいため、高調波信号によるノイズが無視できる程度に打ち消される。 In this manner, when the PWM drive signal shifts from the low “L” state to the high “H” state or from the high “H” to the low “L” state, these operations are repeated, and the drive transistor 17 is turned on. PWM drive operation can be performed.
When the amplitude V1 of the boost drive signal supplied to the booster 15 is large, radio noise generated from the wiring or the like based on the boost drive signal increases. FIG. 4A shows an example of the waveform of the boost drive signal supplied to the booster 15 at this time. As shown in FIG. 4A, since the rising S1 of the boost drive signal becomes steep, harmonic noise (for example, about 100 MHz to 1 GHz) is generated. However, the electromagnetic noise of the load 4 is large during steady driving where the relatively large load 4 is being driven, so that the noise due to the harmonic signal is canceled out to a negligible level.

しかしながら、比較的小さい負荷４を駆動する低負荷駆動時には、前述した負荷４の電磁ノイズが小さく、昇圧駆動信号の高調波信号によるノイズが無視できなくなる程度になる。具体的には、比較的大きい負荷を駆動する定常駆動時において、負荷電流Ｉ１は、モータやロータ負荷等の場合数Ａ〜数十Ａとなるのに対して、昇圧回路２２に印加される電流Ｉ２は、数μＡ〜数百μＡとなり、この割合が１／１００００〜１／１０００００００となる。しかし、背景技術欄に示した技術により比較的小さい負荷４を、例えばデューティ比の低いＰＷＭ信号で駆動した場合には、負荷電流Ｉ１に対して昇圧回路２２に流れる電流Ｉ２の割合が１／１０〜１／１００程度となってしまい、この昇圧回路２２に流れる電流Ｉ２がラジオノイズの発生原因となる。 However, at the time of low load driving that drives a relatively small load 4, the electromagnetic noise of the load 4 described above is small, and the noise due to the harmonic signal of the boost drive signal cannot be ignored. Specifically, during steady driving for driving a relatively large load, the load current I1 is several A to several tens of A in the case of a motor, a rotor load, or the like, whereas the current applied to the booster circuit 22 I2 is several μA to several hundred μA, and this ratio is 1/10000 to 1 / 10,000,000. However, when a relatively small load 4 is driven by, for example, a PWM signal having a low duty ratio by the technique shown in the background art column, the ratio of the current I2 flowing through the booster circuit 22 to the load current I1 is 1/10. The current I2 flowing through the booster circuit 22 is a cause of radio noise.

この高調波信号によるノイズを除去するため、半導体集積回路装置の電源端子等に外付けのノイズ除去用コンデンサを設けることも考えられるが、このノイズ除去用のコンデンサを設けると製品コストが上昇してしまう。しかもノイズ除去用コンデンサを設けると不具合の要因になる場合があるため好ましくない。
そこで、前述の比較的小さい負荷４を駆動する場合、すなわち（１）負荷４の初動時や、（２）所定の定常駆動能力（例えば最大駆動能力）から所定以上の小さい負荷を駆動する場合には特別に駆動状態を変化させる。 In order to remove noise due to this harmonic signal, it may be possible to provide an external noise removing capacitor at the power supply terminal of the semiconductor integrated circuit device. However, if this noise removing capacitor is provided, the product cost increases. End up. Moreover, it is not preferable to provide a noise removing capacitor because it may cause a problem.
Therefore, when driving the above-described relatively small load 4, that is, (1) when the load 4 is initially operated, or (2) when driving a small load greater than or equal to a predetermined value from a predetermined steady driving capacity (for example, maximum driving capacity). Specially changes the driving state.

尚、車両内においては、（１）はユーザが車内でイグニッションスイッチをオフ状態からアクセサリ状態に切り替えることで、車両内発電機負荷を駆動することなく例えば車内ラジオ機器を駆動し始めた場合等、（２）はユーザが車内でイグニッションスイッチをオン状態からアクセサリ状態に切り替えることで、車両内部供給用電源を発電する発電機負荷を駆動している状態から、発電機負荷を非駆動状態にして車内に搭載されたラジオ機器等を駆動する状態に遷移する場合等がこの事例として挙げられる。すなわち、このような場合には発電機負荷の電磁ノイズが小さく、昇圧駆動信号の高調波信号によるノイズがラジオ機器から放送される番組をユーザが視聴する際に耳障りな音を発生させる懸念がある。 In the vehicle, (1) is when the user starts driving an in-vehicle radio device without driving an in-vehicle generator load by switching the ignition switch from an off state to an accessory state in the vehicle, etc. In (2), when the user switches the ignition switch from the on state to the accessory state in the vehicle, the generator load is switched to the non-driven state from the state in which the generator load that generates the power supply for vehicle internal supply is driven. An example of this case is a transition to a state in which a radio device or the like mounted on the vehicle is driven. That is, in such a case, the electromagnetic noise of the generator load is small, and the noise due to the harmonic signal of the boost drive signal may cause annoying sound when the user views a program broadcast from a radio device. .

＜比較的小さな負荷４を駆動する場合について＞
そこで、次に示すように昇圧駆動する。駆動制御回路１１は、負荷４の大小を検出すると、この負荷４の大小に応じたディーティ比のＰＷＭ駆動信号を昇圧部用電源供給回路１６に与えるが、例えば、このとき、駆動制御回路１１は、昇圧部用電源供給回路１６に対してデューティ比の比較的低い（例えば１０％）ＰＷＭ駆動信号を与える。尚、負荷４の初動時でもデューティ比を低くしてＰＷＭ駆動信号を与える。 <When driving a relatively small load 4>
Therefore, boost driving is performed as follows. When the drive control circuit 11 detects the magnitude of the load 4, it supplies a PWM drive signal having a duty ratio corresponding to the magnitude of the load 4 to the booster power supply circuit 16. For example, at this time, the drive control circuit 11 The PWM drive signal having a relatively low duty ratio (for example, 10%) is supplied to the booster power supply circuit 16. Even when the load 4 is initially operated, the duty ratio is lowered to give a PWM drive signal.

さらに、駆動制御回路４は、電圧供給回路１４に切替信号を与えることにより、電圧供給回路１４から複数の昇圧駆動回路１３ａ〜１３ｂに対して動作電圧Ｖ２を与える。この動作電圧Ｖ２は、動作電圧Ｖ１よりも低く、例えば電圧Ｖ１の１／２である。
さらに、駆動制御回路１１は、補助用駆動制御回路１２にオフ信号を与えることにより、補助用駆動制御回路１２により一部の昇圧駆動回路１３ａを構成するトランジスタＴｒ１ａ〜Ｔｒ４ａを全てオフとし、一部の昇圧駆動回路１３ａによる昇圧部１５の昇圧駆動機能を無効化する。尚、この無効化機能は必要に応じて設ければよい。 Furthermore, the drive control circuit 4 gives the operating voltage V2 from the voltage supply circuit 14 to the plurality of boost drive circuits 13a to 13b by giving a switching signal to the voltage supply circuit 14. The operating voltage V2 is lower than the operating voltage V1, and is, for example, 1/2 of the voltage V1.
Further, the drive control circuit 11 supplies an off signal to the auxiliary drive control circuit 12, thereby turning off all of the transistors Tr1a to Tr4a constituting some of the boost drive circuits 13a by the auxiliary drive control circuit 12. The boost drive function of the boost unit 15 by the boost drive circuit 13a is invalidated. This invalidation function may be provided as necessary.

したがって、前述説明したような比較的大きな負荷４を駆動する駆動動作に比較して、電圧供給回路１４の供給電圧がＶ１からＶ２に切り替えられた状態で、且つ、一部の昇圧駆動回路１３ａが昇圧部１５を昇圧駆動しない状態、すなわち昇圧駆動回路１３ｂのみで昇圧部１５を昇圧駆動する。すなわち、昇圧駆動回路１３ａ〜１３ｂは、昇圧能力が低下した状態で昇圧部１５を駆動する。したがって、昇圧部１５に与えられる昇圧駆動信号の波形は、図４（ａ）の立ち上がりオーバーシュート波形Ｓ１と比較して、図４（ｂ）に示すように振幅がＶ２に小さくなると共に立ち上がり信号のオーバーシュートが低減する（符号Ｓ２参照）か、もしくは、図４（ｃ）に示すように振幅が小さくなると共に立ち上がりに所謂なまりＳ３が生じる波形となる。 Therefore, as compared with the driving operation for driving the relatively large load 4 as described above, the voltage supply circuit 14 is switched from V1 to V2, and some of the booster drive circuits 13a are operated. The booster 15 is boosted and driven only when the booster 15 is not boosted, that is, only by the booster drive circuit 13b. That is, the boost drive circuits 13a to 13b drive the boost unit 15 in a state where the boost capability is reduced. Accordingly, the waveform of the boost drive signal applied to the booster 15 is smaller in amplitude than V2 as shown in FIG. 4B and the rise signal as shown in FIG. 4B compared to the rise overshoot waveform S1 in FIG. As shown in FIG. 4C, the overshoot is reduced (see reference S2), or the waveform becomes a waveform in which the so-called round S3 is generated at the rise as the amplitude is reduced.

このときの各部信号波形および電圧，電流を図３（ｂ）に模式的に示している。この図３（ｂ）に示すように、出力端子Ｎｂの電圧は、ＰＷＭ駆動信号がロウ「Ｌ」からハイ「Ｈ」に立ち上がるときには（図３（ｂ）の（１）〜（２））、前述した図３（ａ）の説明と同様に、出力端子Ｎｂの電圧の上昇度や昇圧回路１５に流れる電流Ｉ２は同様に大きいが（図３（ｂ）の（２））、前述説明したように昇圧駆動信号の振幅がＶ２になり振幅Ｖ１に比較して小さくなるため、その後、出力端子Ｎｂ電圧の昇圧度も前述説明に比較して緩やかになり（本発明の昇圧能力の低下に相当）、これに伴い昇圧回路１５に流れる電流Ｉ２も比較的小さくなる（図３（ｂ）の（３）の電流Ｉ２のピーク値Ｐ２参照）。したがって、負荷４が小さいときには電流Ｉ２を抑制できるため負荷電流Ｉ１に対する電流Ｉ２の割合を減少させることができると共に、昇圧駆動信号のオーバーシュートを抑えることができるので、ラジオノイズを低減できる。 FIG. 3 (b) schematically shows signal waveforms, voltages, and currents at each part. As shown in FIG. 3B, when the PWM drive signal rises from low “L” to high “H” ((1) to (2) in FIG. 3B), the voltage at the output terminal Nb is Similar to the description of FIG. 3A described above, the degree of increase in the voltage of the output terminal Nb and the current I2 flowing through the booster circuit 15 are similarly large ((2) of FIG. 3B), but as described above. Since the amplitude of the boost drive signal becomes V2 and becomes smaller than the amplitude V1, the boosting degree of the output terminal Nb voltage thereafter becomes moderate as compared with the above description (corresponding to a decrease in the boosting capability of the present invention). Accordingly, the current I2 flowing through the booster circuit 15 is also relatively small (see the peak value P2 of the current I2 in (3) of FIG. 3B). Therefore, when the load 4 is small, the current I2 can be suppressed, so that the ratio of the current I2 to the load current I1 can be reduced and the overshoot of the boost drive signal can be suppressed, so that radio noise can be reduced.

そして、ＰＷＭ駆動信号がハイ「Ｈ」状態からロウ「Ｌ」状態に移行する（図３（ｂ）の（４））まで、昇圧動作が繰り返される。この後、出力端子Ｎｂの電圧が、上限電圧（Ｖ３−２Ｖｆ）＋（Ｖｚ＋Ｖｆ）に達するまで昇圧動作が繰り返されるが、上限電圧に達しなくてもＰＷＭ駆動信号がロウ「Ｌ」状態に移行すれば、出力端子Ｎｂの電圧は強制的に０Ｖにされると共に、出力端子ＯＵＴの電圧も０Ｖにされる（図３（ｂ）の（４）参照）。尚、本発明の特徴をわかりやすく示すため図３の昇圧駆動信号の信号波形は模式的に示している。 The step-up operation is repeated until the PWM drive signal shifts from the high “H” state to the low “L” state ((4) in FIG. 3B). Thereafter, the boosting operation is repeated until the voltage at the output terminal Nb reaches the upper limit voltage (V3-2Vf) + (Vz + Vf). However, even if the voltage does not reach the upper limit voltage, the PWM drive signal shifts to the low “L” state. For example, the voltage at the output terminal Nb is forcibly set to 0 V, and the voltage at the output terminal OUT is also set to 0 V (see (4) in FIG. 3B). Note that the signal waveform of the boost drive signal in FIG. 3 is schematically shown in order to easily understand the features of the present invention.

図５は、上述の作用のまとめとして、背景技術欄に説明した図７に相当する本実施形態の説明図として示す図である。この図５に示すように、電圧供給回路１４により動作電圧Ｖ１，Ｖ２の何れかの電圧が昇圧駆動回路１３ａ，１３ｂに供給され、さらに駆動制御回路１１により駆動有効無効化信号が昇圧駆動回路１３ａ，１３ｂに与えられることにより、昇圧駆動回路１３ａ、１３ｂは昇圧駆動信号を昇圧部１５に与えて昇圧駆動する。 FIG. 5 is a diagram showing the summary of the above-described operation as an explanatory diagram of the present embodiment corresponding to FIG. 7 described in the background art column. As shown in FIG. 5, the voltage supply circuit 14 supplies one of the operating voltages V1 and V2 to the boost drive circuits 13a and 13b, and the drive control circuit 11 generates a drive enable / disable signal from the boost drive circuit 13a. , 13b, the boost drive circuits 13a, 13b provide the boost drive signal to the boost unit 15 for boost drive.

このとき、駆動制御回路１１により負荷初動時等の所定の定常駆動能力時の負荷に対して所定以上小さい負荷４を駆動することが検出された場合には、昇圧駆動回路１３ａおよび１３ｂは、昇圧能力が低下した状態で昇圧部１５を昇圧駆動する。この場合、負荷電流Ｉ１に対する昇圧部１５に与えられる昇圧用電流Ｉ２の割合が小さくなるため、昇圧回路２２から生じるラジオノイズを無視できる程度まで低減することができる。 At this time, when it is detected by the drive control circuit 11 that the load 4 smaller than a predetermined value is driven with respect to a load at a predetermined steady driving capability such as when the load is first activated, the boost drive circuits 13a and 13b The boosting unit 15 is boosted and driven in a state where the capacity is lowered. In this case, since the ratio of the boosting current I2 given to the boosting unit 15 to the load current I1 is small, the radio noise generated from the boosting circuit 22 can be reduced to a negligible level.

このような実施形態によれば、駆動制御回路１１が負荷４の大小を検出し、所定の定常駆動能力時よりも小さいことが判定された場合には、駆動制御回路１１は一部の昇圧駆動回路１３ａによる昇圧部１５の昇圧駆動機能を無効化すると共に、当該一部の昇圧駆動回路１３ａ以外の昇圧駆動回路１３ｂに対して供給される供給電圧を低下させた状態で昇圧駆動回路１３ｂに昇圧部１５を駆動させるため、負荷４に流れる電流Ｉ１に対する昇圧回路２２に流れる電流Ｉ２の割合を抑制することができ、さらに昇圧駆動信号の立ち上がりオーバーシュートを抑えることができるので、半導体集積回路装置に構成された負荷駆動回路１０から発生するラジオノイズを低減できる。 According to such an embodiment, when the drive control circuit 11 detects the magnitude of the load 4 and determines that the load 4 is smaller than the predetermined steady-state driving capability, the drive control circuit 11 performs partial boost driving. The booster drive function of the booster 15 by the circuit 13a is invalidated, and the booster drive circuit 13b is boosted while the supply voltage supplied to the booster drive circuits 13b other than the partial booster drive circuit 13a is lowered. Since the portion 15 is driven, the ratio of the current I2 flowing through the booster circuit 22 to the current I1 flowing through the load 4 can be suppressed, and the rising overshoot of the boost drive signal can be suppressed. Radio noise generated from the configured load driving circuit 10 can be reduced.

（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
例えば、図６に示すように、電圧供給回路１４から動作電圧Ｖ２を昇圧駆動回路１３ａ〜１３ｂに供給する場合に、昇圧駆動回路１３ａ〜１３ｂに供給する電流量を抑制させるように電流調整用抵抗器２５を設けて構成しても良い。この場合も同様に、定常駆動能力時の負荷の大きさに対して負荷４が小さいことが検出された場合に、昇圧駆動回路１３ａ〜１３ｂの昇圧能力を低下させることができるため、略同様の効果を得ることができる。 (Other embodiments)
The present invention is not limited to the above embodiment, and for example, the following modifications or expansions are possible.
For example, as shown in FIG. 6, when the operating voltage V2 is supplied from the voltage supply circuit 14 to the boost drive circuits 13a to 13b, the current adjustment resistor is set so as to suppress the amount of current supplied to the boost drive circuits 13a to 13b. A container 25 may be provided. In this case as well, when it is detected that the load 4 is small with respect to the magnitude of the load at the steady driving capability, the boosting capability of the boosting drive circuits 13a to 13b can be reduced. An effect can be obtained.

負荷４の大小に関わらず電圧供給回路１４の供給電圧として、ある１の一定電圧（例えばＶ１のみ）を出力するものであったとしても、複数の昇圧駆動回路１３ａ〜１３ｂの実動作個数を低下させれば昇圧能力を定常駆動能力時から低下させることができるため、電圧供給回路１４の供給電圧はある１の一定電圧を出力するものであっても良い。
また、負荷４の大小にかかわらず昇圧駆動回路１３ａ〜１３ｂの実動作個数が所定個数あったとしても、電圧供給回路１４の供給電圧が複数の昇圧用動作電圧Ｖ１，Ｖ２を出力できるように構成され、この昇圧用動作電圧を低下させれば昇圧能力を定常駆動能力時から低下させることができれば、昇圧駆動回路１３ａ〜１３ｂの実動作個数として動作状態に関わらず所定個数を一定にしても良い。要は、負荷４が定常駆動能力時から小さいことが検出された場合に、昇圧能力を低下させることができれば、どのように構成しても良い。 Regardless of the size of the load 4, even if a certain constant voltage (for example, only V1) is output as the supply voltage of the voltage supply circuit 14, the actual number of boost drive circuits 13a to 13b is reduced. If this is done, the boosting capability can be reduced from the steady driving capability, so the supply voltage of the voltage supply circuit 14 may output a certain constant voltage.
Further, even if the actual number of boost drive circuits 13a to 13b is a predetermined number regardless of the size of the load 4, the supply voltage of the voltage supply circuit 14 can output a plurality of boost operation voltages V1 and V2. If the step-up operation voltage can be lowered to reduce the step-up capability from the steady drive capability, the predetermined number may be made constant regardless of the operating state of the step-up drive circuits 13a to 13b. . In short, any configuration may be used as long as it is possible to reduce the boosting capability when it is detected that the load 4 is small since the steady driving capability.

昇圧駆動回路１３ａ〜１３ｂを構成するトランジスタＴｒ１ａ〜Ｔｒ４ａ，Ｔｒ１ｂ〜Ｔｒ４ｂは、バイポーラトランジスタやＩＧＢＴ等によるスイッチング素子で構成しても良い。昇圧駆動回路１３ａ〜１３ｂは、Ｈブリッジ回路により構成しても良い。
複数の昇圧駆動回路１３ａ〜１３ｂを使用し、その実動作個数を減少させることにより昇圧能力を低下させる実施形態を示したが、実動作個数が同一であっても昇圧駆動回路１３ａ〜１３ｂを構成するトランジスタサイズの大きさを変化させるように構成し、昇圧能力を低下させるためにトランジスタサイズの小さなトランジスタを実動作させるように構成しても良い。すなわち、例えば、昇圧駆動回路１３ａを構成するトランジスタＴｒ１ａ〜Ｔｒ４ａに対して昇圧駆動回路１３ｂを構成するトランジスタＴｒ１ｂ〜Ｔｒ４ｂのトランジスタサイズを小さくするように構成し、これらの昇圧駆動回路１３ａ〜１３ｂを切替動作させるようにしても良い。
車両用に適用した負荷駆動回路１０の実施形態を示したが、その他の車両以外の用途に用いられる回路に適用しても良い。 The transistors Tr1a to Tr4a and Tr1b to Tr4b constituting the boost drive circuits 13a to 13b may be configured by switching elements such as bipolar transistors or IGBTs. The boost drive circuits 13a to 13b may be configured by an H bridge circuit.
Although the embodiment has been described in which the boosting capability is lowered by using a plurality of booster drive circuits 13a to 13b and reducing the actual operation number, the booster drive circuits 13a to 13b are configured even if the actual operation number is the same. The transistor size may be changed, and a transistor having a small transistor size may be actually operated in order to reduce the boosting capability. That is, for example, the transistors Tr1b to Tr4b constituting the booster drive circuit 13b are configured to be smaller in size than the transistors Tr1a to Tr4a constituting the booster drive circuit 13a, and the booster drive circuits 13a to 13b are switched. You may make it operate.
Although the embodiment of the load drive circuit 10 applied to a vehicle has been shown, it may be applied to a circuit used for other purposes than the vehicle.

本発明の一実施形態を示す電気的構成図Electrical configuration diagram showing an embodiment of the present invention 負荷の大小を検出する回路例を示す図Diagram showing an example of a circuit that detects the magnitude of the load ＰＷＭ駆動信号および各部電圧電流波形を示す図（（ａ）はデューティの高い場合、（ｂ）はデューティの低い場合）The figure which shows a PWM drive signal and each part voltage current waveform (when (a) is a high duty, (b) is a low duty) （ａ）〜（ｃ）昇圧駆動信号波形を示す図(A)-(c) The figure which shows a boost drive signal waveform 電気的構成の模式的な説明図Schematic illustration of electrical configuration 変形例を示す図Figure showing a modification 従来例を示す図５相当図FIG. 5 equivalent diagram showing a conventional example

Explanation of symbols

図面中、１０は負荷駆動回路、１１は駆動制御回路（負荷検出手段）、１３ａ，１３ｂは昇圧駆動回路、１４は電圧供給回路、１５は昇圧部、１７は駆動用トランジスタ、２２は昇圧回路、Ｔｒ１ａ〜Ｔｒ４ａ，Ｔｒ１ｂ〜Ｔｒ４ｂはトランジスタを示す。 In the drawing, 10 is a load drive circuit, 11 is a drive control circuit (load detection means), 13a and 13b are boost drive circuits, 14 is a voltage supply circuit, 15 is a boost unit, 17 is a drive transistor, 22 is a boost circuit, Tr1a to Tr4a and Tr1b to Tr4b denote transistors.

Claims

A booster for boosting the voltage;
On the condition that it is detected that the load detection means for detecting the magnitude of the load is driven with a load smaller than a predetermined value with respect to the load at the predetermined steady-state driving capability, A booster circuit comprising: a booster drive circuit for driving.

The boost drive circuit boosts and drives the boost unit in a state where the boost capability is lowered by lowering the supply voltage supplied to the boost drive circuit than the predetermined steady drive capability. The booster circuit according to claim 1.

A plurality of booster drive circuits are provided, and the booster unit is boosted and driven in a state where the actual operation drive circuit number is reduced and the booster capability is lowered than the number of booster drive circuits operating at the predetermined steady drive capability. The booster circuit according to claim 1 or 2.

The step-up drive circuit is configured by combining a plurality of transistors, and it is detected by a load detection means that detects the magnitude of the load that the boost drive circuit is driven with a load that is smaller than a predetermined load with respect to a load at a predetermined steady driving capability. As a condition, with respect to the boosting capability of the boosting drive circuit that operates at the steady driving capability, the boosting unit is boosted while the boosting capability is reduced by driving a transistor having a small transistor size among the transistors. 4. The booster circuit according to claim 1, wherein the booster circuit is characterized in that:

For current adjustment that suppresses the amount of current supplied to the boost drive circuit when it is detected that the load detected by the load detection means for detecting the magnitude of the load is smaller than the load at the predetermined steady-state driving capability The booster circuit according to claim 1, further comprising a resistor.

A booster circuit used in a load drive circuit for PWM driving a load,
6. The boosting circuit according to claim 1, wherein the boosting circuit drives the boosting unit in a state where the boosting capability is reduced on condition that a duty ratio during PWM driving is equal to or less than a predetermined value. The booster circuit described in 1.

7. The booster circuit according to claim 1, wherein the booster circuit is mounted on a vehicle load drive circuit.

A booster circuit according to any one of claims 1 to 7,
A load drive circuit comprising a drive control circuit for controlling the booster circuit.

A booster circuit according to any one of claims 1 to 7,
A load driving circuit comprising: a voltage supply circuit capable of supplying any one of a plurality of different power supply voltages as a boosting operation voltage of the booster circuit to the booster circuit.

10. The load drive circuit according to claim 8, wherein the load drive circuit is applied to a vehicle.