JP2005187806A - Light emitting thin film and optical device thereof - Google Patents

Light emitting thin film and optical device thereof Download PDF

Info

Publication number
JP2005187806A
JP2005187806A JP2004344140A JP2004344140A JP2005187806A JP 2005187806 A JP2005187806 A JP 2005187806A JP 2004344140 A JP2004344140 A JP 2004344140A JP 2004344140 A JP2004344140 A JP 2004344140A JP 2005187806 A JP2005187806 A JP 2005187806A
Authority
JP
Japan
Prior art keywords
light
film
substrate
thin film
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004344140A
Other languages
Japanese (ja)
Other versions
JP4163174B2 (en
Inventor
Takahiro Matsumoto
貴裕 松本
Keihatsu Seki
継発 戚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2004344140A priority Critical patent/JP4163174B2/en
Publication of JP2005187806A publication Critical patent/JP2005187806A/en
Application granted granted Critical
Publication of JP4163174B2 publication Critical patent/JP4163174B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light emitting thin film and optical device thereof, having high luminance, stable chemical property and capable of reducing cost. <P>SOLUTION: The light emitting thin film of the invention is obtained in the following processes, vapor depositing EuSi<SB>2</SB>and SiO<SB>2</SB>on a silicon substrate 1, forming an annealed ESO (light emitting thin film) 2 on a p-type silicon substrate 1, depositing a transparent ITO electrode 3 by RF (radio frequency) sputtering to obtain an electroluminescence, on the light emitting thin film 2, forming an aluminum electrode 4 on the back side of the Si substrate 1, and then loading a DC power supply between both electrodes. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、光通信、自発光表示装置、光集積回路、発光源等に用いられる発光薄膜及び光デバイスに関するものである。   The present invention relates to a light-emitting thin film and an optical device used for optical communication, a self-luminous display device, an optical integrated circuit, a light source, and the like.

現在のエレクトロニクス技術を支えているシリコン(Si)半導体は、間接遷移型であり、発光効率が非常に低いため、OE(光・電気)IC及び表示材料等に使用されている発光デバイスには、有機材料、並びにGaAs、GaN等発光効率の高い直接遷移型の化合物半導体が用いられている。   Since the silicon (Si) semiconductor that supports the current electronics technology is an indirect transition type and has a very low luminous efficiency, light emitting devices used in OE (optical / electrical) ICs and display materials are Organic materials and direct transition type compound semiconductors with high luminous efficiency such as GaAs and GaN are used.

しかし、これらの材料は、(1)材料の安定性、(2)酸化膜の質、(3)資源の豊富さ、(4)集積回路作製技術等の点において、Si半導体と比較して劣るため、室温で強く光るSi半導体の出現が待望されている。   However, these materials are inferior to Si semiconductors in terms of (1) material stability, (2) oxide film quality, (3) resource abundance, and (4) integrated circuit fabrication technology. Therefore, the appearance of Si semiconductors that shine strongly at room temperature is expected.

このような背景のもと、近年、Si半導体をナノ構造化することによって強い発光を実現しようとする試みが活発になってきている。例えば、Si/Geの超格子を作製し、バンドの折り返し効果を利用して、間接遷移型半導体を直接遷移型半導体に変える方法(下記非特許文献1参照)、Siの1次元または0次元ナノ構造を作製して、その量子効果を利用してSi半導体から発光を引き出す方法(下記非特許文献2参照)等が報告されている。   Against this background, in recent years, attempts to realize strong light emission by making nanostructures of Si semiconductors have become active. For example, a Si / Ge superlattice is fabricated, and a method of changing an indirect transition semiconductor to a direct transition semiconductor using the band folding effect (see Non-Patent Document 1 below), Si one-dimensional or zero-dimensional nano A method of producing a structure and extracting light emission from a Si semiconductor using the quantum effect (see Non-Patent Document 2 below) has been reported.

また、近年ではSi基板を電気化学的にエッチングする方法でポーラスSi構造を作製し、この材料から発光を引き出す方法も注目を集めている(下記非特許文献3参照)。
S.Fukatsu,H.Yoshida,A.Fujiwara,Y.Takahashi,Y.Shiraki,and R.Ito,Appl.Phys.Lett.61,804(1992). H.Takagi,H.Ogawa,Y.Yamazaki,A.Ishizaki,and T.Nakagiri,Appl.Phys.Lett.56,2379(1990). L.T.Canham,Appl.Phys.Lett.57,1046(1990). P.Bealloul et al.,Appl.Phys.Lett.63,1954(1993).
In recent years, a method of producing a porous Si structure by electrochemically etching a Si substrate and extracting light emission from this material has also attracted attention (see Non-Patent Document 3 below).
S. Fukatsu, H .; Yoshida, A .; Fujiwara, Y .; Takahashi, Y .; Shiraki, and R.K. Ito, Appl. Phys. Lett. 61, 804 (1992). H. Takagi, H .; Ogawa, Y .; Yamazaki, A .; Ishizaki, and T.I. Nakagiri, Appl. Phys. Lett. 56, 2379 (1990). L. T.A. Canham, Appl. Phys. Lett. 57, 1046 (1990). P. Bealulul et al. , Appl. Phys. Lett. 63, 1954 (1993).

しかしながら、Si/Geの超格子の作製においては、成長させるSiならびにGeの格子間隔が等しくないため、Si/Geの超格子界面において格子のミスマッチが生じ、界面欠陥が必然的に多く生じてしまう。ひいては、この欠陥が無輻射センターとなり強い発光が期待できないといった問題点を有する。   However, in the production of a Si / Ge superlattice, the lattice spacing of Si and Ge to be grown is not equal, so that a lattice mismatch occurs at the Si / Ge superlattice interface, resulting in inevitably many interface defects. . As a result, this defect becomes a non-radiation center, and there is a problem that strong light emission cannot be expected.

Siの1次元または0次元ナノ構造を作製して、その量子効果を利用してSi半導体から発光を引き出す方法においては、発光を引き出すために必要とするこれらのナノ構造の大きさは、2nmから5nmと非常に小さいため、(1)これらの構造を制御性良く作製すること(大きさをそろえること)、(2)ナノ構造では比表面積が膨大になるためこの表面を如何に無輻射センターを形成しないように終端するかということ、及び長期間にわたって安定な表面終端を行なうこと、(3)2nmから5nmのナノ構造に電極を作製する場合、ナノ構造と電極との接点が非常に小さいので、接点に大きな電界がかかり寿命が極端に短くなること等の問題点を有する。   In a method of producing one-dimensional or zero-dimensional nanostructures of Si and extracting light emission from the Si semiconductor using the quantum effect, the size of these nanostructures required for extracting light emission is from 2 nm. Since it is very small as 5 nm, (1) to make these structures with good controllability (to make the size uniform), (2) because the specific surface area of nanostructures is enormous, how to make this surface a non-radiative center Whether to terminate so as not to form, and to perform stable surface termination over a long period of time. (3) When an electrode is fabricated in a nanostructure of 2 nm to 5 nm, the contact point between the nanostructure and the electrode is very small. There is a problem that a large electric field is applied to the contact point and the life is extremely shortened.

また、ポーラスSi構造では、ポーラスなナノ構造表面に膨大な水素が終端しており、この水素は容易に脱離してしまうため、その物理的ならびに化学的性質が極端に不安定である等の問題点を有する。   In the porous Si structure, a large amount of hydrogen is terminated on the surface of the porous nanostructure, and this hydrogen is easily desorbed, so that the physical and chemical properties are extremely unstable. Has a point.

ところで、蛍光体材料である、Eu、Ce、Tb等は、従来より蛍光灯、X線感光体等に使用されている高輝度発光体として知られている。しかしながら、これらの材料とSi半導体を融合させる試みはほとんどなく、また、あったとしても、非常に費用のかかる分子線エピタキシー並びにイオン注入技術を必要とする(上記非特許文献4参照)ため、実用化に際しては、大量生産性、価格等の点で問題点を有する。   By the way, phosphor materials such as Eu, Ce, and Tb are conventionally known as high-luminance light emitters that are used in fluorescent lamps, X-ray photoreceptors, and the like. However, there are almost no attempts to fuse these materials and Si semiconductors, and if necessary, very expensive molecular beam epitaxy and ion implantation techniques are required (see Non-Patent Document 4 above). There are problems in mass production, price, and the like.

また、このように高価な装置を使用して、試料を作製しているのにも関わらず、Si上に積んだEuをドープしたCa・F2 層では、電流注入で発光させる際に、非常に輝度が低い等の問題点を有している。 In addition, despite the fact that the sample is prepared using such an expensive apparatus, the Ca · F 2 layer doped with Eu deposited on Si is very However, it has problems such as low brightness.

本発明は、上記問題点を除去し、輝度が高く、化学的性質が安定で、価格を低減できる発光薄膜及びその光デバイスを提供することを目的とする。   An object of the present invention is to eliminate the above-mentioned problems, and to provide a light-emitting thin film and an optical device thereof that have high brightness, have stable chemical properties, and can be reduced in price.

本発明は、上記目的を達成するために、
〔1〕発光薄膜において、Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ったEu3 SiO3 またはEu2 SiO4 の微粒子の集合体からなることを特徴とする。
In order to achieve the above object, the present invention provides
[1] In the light-emitting thin film, EuSi 2 is sputtered on a Si substrate together with Si, and then subjected to an annealing treatment. In the sputtering or annealing, Eu 3 SiO 3 treated in an atmosphere gas to which oxygen is added or It is characterized by comprising an aggregate of fine particles of Eu 2 SiO 4 .

〔2〕光デバイスにおいて、Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ったEu3 SiO3 またはEu2 SiO4 の微粒子の集合体からなる発光薄膜と、その発光薄膜上に形成されるITO電極を具備することを特徴とする。 [2] In an optical device, EuSi 2 is sputtered on a Si substrate together with Si, and then subjected to an annealing treatment. In the sputtering or annealing, Eu 3 SiO 3 treated in an atmosphere gas to which oxygen is added or A light emitting thin film made of an aggregate of Eu 2 SiO 4 fine particles and an ITO electrode formed on the light emitting thin film are provided.

〔3〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、光導波路を介して水平方向に集積される受光部を具備する光結合素子機能を有することを特徴とする。   [3] An optical coupling element function including an optical device including the light-emitting thin film according to the above [1] in a light-emitting unit, a common Si substrate, and a light-receiving unit integrated in a horizontal direction through an optical waveguide. It is characterized by having.

〔4〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、この発光部に垂直方向に集積される受光部を具備する光結合回路素子機能を有することを特徴とする。   [4] An optical device is characterized in that the light-emitting thin film according to [1] is provided in a light-emitting unit, and has an optical coupling circuit element function including a light-receiving unit integrated in a vertical direction on the light-emitting unit.

〔5〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、水平方向に集積されるスイッチング変調素子を前記発光部に直列接続する光送信素子機能を有することを特徴とする。   [5] In an optical device, an optical transmission element comprising the light-emitting thin film according to [1] above in a light-emitting portion, sharing the Si substrate, and connecting switching modulation elements integrated in a horizontal direction in series with the light-emitting portion It has a function.

〔6〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、この発光部に垂直方向に集積される受光部を具備する光−光変換素子機能を有することを特徴とする。   [6] An optical device is characterized in that the light emitting thin film according to the above [1] is provided in a light emitting portion and has a light-light conversion element function including a light receiving portion integrated in a vertical direction on the light emitting portion.

〔7〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、水平方向に集積されるスイッチング素子を前記発光部に直列接続する表示装置機能を有することを特徴とする。   [7] In an optical device, a display device function including the light-emitting thin film according to [1] above in a light-emitting portion, sharing the Si substrate, and connecting switching elements integrated in a horizontal direction in series to the light-emitting portion. It is characterized by having.

本発明によれば、以下のような効果を奏することができる。   According to the present invention, the following effects can be achieved.

(1)低コストで信頼性も高く優れた表示機能を発揮させることが可能な表示装置を提供することができる。   (1) It is possible to provide a display device that can exhibit an excellent display function with low cost and high reliability.

(2)駆動回路を単結晶Siの半導体基板上に表示装置とモノリシックに形成したので、単一のウエハ上に表示装置と素子とその駆動回路とを高密度に搭載でき、集積度が高く実用価値の大きい表示装置を提供することができる。   (2) Since the drive circuit is monolithically formed on a single crystal Si semiconductor substrate, the display device, elements, and the drive circuit can be mounted on a single wafer at a high density, and is highly integrated and practical. A display device with high value can be provided.

〔1〕本発明の発光薄膜は、Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行いったEu3 SiO3 またはEu2 SiO4 の微粒子の集合体からなるようにしたものである。 [1] The light-emitting thin film of the present invention was obtained by sputtering EuSi 2 together with Si on a Si substrate, and then performing an annealing treatment, and performing the treatment in an atmospheric gas to which oxygen was added during the sputtering or annealing. It is made of an aggregate of fine particles of 3 SiO 3 or Eu 2 SiO 4 .

〔2〕本発明の発光デバイスは、Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ったEu3 SiO3 またはEu2 SiO4 の微粒子の集合体からなる発光薄膜と、その発光薄膜上に形成されるITO電極を具備する。 [2] The light emitting device of the present invention, on the Si substrate, by sputtering EuSi 2 with Si, then subjected to annealing treatment, Eu 3 wherein the sputtering time or annealing which was treated in an atmospheric gas obtained by adding oxygen A light emitting thin film made of an aggregate of fine particles of SiO 3 or Eu 2 SiO 4 and an ITO electrode formed on the light emitting thin film are provided.

〔3〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、光導波路を介して水平方向に集積される受光部を具備する光結合素子機能を有する。   [3] An optical coupling element function including an optical device including the light-emitting thin film according to the above [1] in a light-emitting unit, a common Si substrate, and a light-receiving unit integrated in a horizontal direction through an optical waveguide. Have

〔4〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、この発光部に垂直方向に集積される受光部を具備する光結合回路素子機能を有する。   [4] The optical device has an optical coupling circuit element function including the light-emitting thin film according to the above [1] in a light-emitting unit and a light-receiving unit integrated in a vertical direction on the light-emitting unit.

〔5〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、水平方向に集積されるスイッチング変調素子を前記発光部に直列接続する光送信素子機能を有する。   [5] In an optical device, an optical transmission element comprising the light-emitting thin film according to [1] above in a light-emitting portion, sharing the Si substrate, and connecting switching modulation elements integrated in a horizontal direction in series with the light-emitting portion It has a function.

〔6〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、この発光部に垂直方向に集積される受光部を具備する光−光変換素子機能を有する。   [6] The optical device has a light-to-light conversion element function including the light-emitting thin film according to the above [1] in a light-emitting unit and a light-receiving unit integrated in a vertical direction on the light-emitting unit.

〔7〕光デバイスにおいて、上記〔1〕記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、水平方向に集積されるスイッチング素子を前記発光部に直列接続する表示装置機能を有する。   [7] In an optical device, a display device function including the light-emitting thin film according to [1] above in a light-emitting portion, sharing the Si substrate, and connecting switching elements integrated in a horizontal direction in series to the light-emitting portion. Have.

以下、本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

図1は本発明の第1実施例を示す発光薄膜を有する発光素子の構成図である。   FIG. 1 is a configuration diagram of a light emitting device having a light emitting thin film according to a first embodiment of the present invention.

まず、Si基板1上に発光薄膜2を堆積する前に、自然酸化膜を除去し、界面抵抗を下げ、電流注入を行なう際に加える電圧降下をなるべく小さくする。   First, before depositing the light-emitting thin film 2 on the Si substrate 1, the natural oxide film is removed, the interface resistance is lowered, and the voltage drop applied during current injection is minimized.

この時、自然酸化膜の除去は、baffered NH4 F並びに希釈HF(1〜10%)等にSi基板1を5〜20分浸透することによって行なわれる。発光薄膜2を堆積すべきSi基板1は、なるべく低抵抗なものが良いが、ここではp型3〜5Ω・cmのものを用いた。p型かn型の選択は、将来的に発光薄膜2上に堆積する電極の種類によって決定する。ここでは、将来的に堆積する電極として、ITO(Indium Tin Oxide)透明電極3を選択し、これがn型であることから、Si基板1をp型のものに選択した。 At this time, the natural oxide film is removed by permeating the Si substrate 1 into buffered NH 4 F and diluted HF (1 to 10%) for 5 to 20 minutes. The Si substrate 1 on which the light-emitting thin film 2 is to be deposited is preferably as low resistance as possible, but here, a p-type substrate of 3 to 5 Ω · cm was used. The selection of p-type or n-type is determined by the type of electrode that will be deposited on the light-emitting thin film 2 in the future. Here, an ITO (Indium Tin Oxide) transparent electrode 3 is selected as an electrode to be deposited in the future, and since this is an n-type, the Si substrate 1 is selected as a p-type.

自然酸化膜除去後、直ちにSi基板1に発光薄膜2を蒸着する。ここでは、具体的には無線周波マイクロ波スパッタリング法について詳述するが、発光薄膜2を堆積する方法は、この限りではなく、他にも、レーザーアブレーション法、電子ビーム蒸着等種々の方法で堆積可能である。スパッタリングは、直径100mmのSiディスクをスパッタリングターゲットとして、この上に、99.9%EuSi2 粉末を10〜1000mgの分量を、直径50mm程度の円形に一様にこのSiディスク上に分散させて、これをSiディスクと同時にスパッタリングすることによって行なわれた。この際EuSi2 は必ずしも粉体である必要はなく、通常のスパッタリングターゲットのように焼結したものでも、後の実施例で述べる効果を得ることができる。また、EuSi2 以外にも種々の希土類金属シリサイド粉体を混入して(例えばLaSi2 、CeSi2 、PrSi2 、NdSi2 、SmSi2 、GdSi2 、EuSi2 、TbSi2 、DySi2 、HoSi2 、ErSi2 、TmSi2 、YbSi2 、LuSi2 、Cr3 Si、MnSi、等)スパッタリングを行なうことによって、よりスペクトル幅の広い白色エレクトロルミネッセンスを得ることができる。 Immediately after removing the natural oxide film, a light-emitting thin film 2 is deposited on the Si substrate 1. Here, the radio frequency microwave sputtering method will be specifically described in detail, but the method of depositing the light emitting thin film 2 is not limited to this, and other various methods such as laser ablation method and electron beam evaporation are used. Is possible. Sputtering is performed by using a Si disk with a diameter of 100 mm as a sputtering target, and dispersing an amount of 109.9 mg of 99.9% EuSi 2 powder on the Si disk uniformly in a circle with a diameter of about 50 mm. This was done by sputtering simultaneously with the Si disk. At this time, EuSi 2 is not necessarily in the form of powder, and the effect described in the following examples can be obtained even when sintered like a normal sputtering target. In addition to EuSi 2 , various rare earth metal silicide powders are mixed (for example, LaSi 2 , CeSi 2 , PrSi 2 , NdSi 2 , SmSi 2 , GdSi 2 , EuSi 2 , TbSi 2 , DySi 2 , HoSi 2 , (ErSi 2 , TmSi 2 , YbSi 2 , LuSi 2 , Cr 3 Si, MnSi, etc.) Sputtering makes it possible to obtain white electroluminescence having a wider spectral width.

スパッタリング条件としては、圧力0.5PaのAr雰囲気ガス(純度99.999%)中において、加えるRFパワーは100W、堆積温度(Si基板1温度)300℃で行なった。堆積されたEuSi2 の膜厚はおよそ2μmであった。本発明者等の研究結果によれば、最適な膜厚は、0.05μmから10μmの範囲である。これより薄いと発光効率が低下し、これより厚いと膜の抵抗が大きいため、電流が流れ難くなることになる。また、スパッタリング時に酸素をArガスと同程度加えて膜の堆積を行なうと、後に得られるエレクトロルミネッセンスの輝度をより上げることが可能となる。 As sputtering conditions, RF power to be applied was 100 W and deposition temperature (Si substrate 1 temperature) was 300 ° C. in an Ar atmosphere gas (purity 99.999%) at a pressure of 0.5 Pa. The film thickness of the deposited EuSi 2 was approximately 2 μm. According to the research results of the present inventors, the optimum film thickness is in the range of 0.05 μm to 10 μm. If it is thinner than this, the luminous efficiency is lowered, and if it is thicker than this, the resistance of the film is large, so that it becomes difficult for current to flow. Further, when a film is deposited by adding oxygen to the same extent as Ar gas at the time of sputtering, the luminance of electroluminescence obtained later can be further increased.

しかしながら、ここでは、作製方法の単純性を採用してAr雰囲気ガス中でスパッタリングを行なった。スパッタリング処理の後、堆積した膜中、並びに界面の欠陥を低減させるため、真空中で1000℃、15分間のアニーリング処理を行なった。ここでも、アニーリング時に酸素を多少加えるとエレクトロルミネッセンスの輝度をより上げることが可能となる。しかしながら、ここでは、作製方法の単純性および現象の再現性を加味して真空雰囲気中でアニーリング処理を行なった。   However, here, sputtering was performed in an Ar atmosphere gas by adopting the simplicity of the manufacturing method. After the sputtering treatment, an annealing treatment was performed in a vacuum at 1000 ° C. for 15 minutes in order to reduce defects in the deposited film and at the interface. Again, the luminance of electroluminescence can be further increased by adding some oxygen during annealing. However, here, the annealing process was performed in a vacuum atmosphere in consideration of the simplicity of the manufacturing method and the reproducibility of the phenomenon.

このようにして作製された発光薄膜2を、X線光電子分光、X線回析で構造回析すると、化学量論がEu:0.24、Si:0.15、O:0.61である膜が形成されている。これらの化学量論を有する膜としてはEuSiO3 とEu2 SiO4 が形成されていると考えられる。 When the luminescent thin film 2 thus produced is structurally diffracted by X-ray photoelectron spectroscopy and X-ray diffraction, the stoichiometry is Eu: 0.24, Si: 0.15, O: 0.61. A film is formed. It is considered that EuSiO 3 and Eu 2 SiO 4 are formed as films having these stoichiometry.

また、透過電子顕微鏡観察などで構造解析すると、このような処理を施した膜は、平均粒径が9nmのEuSiO3 またはEu2 SiO4 の微粒子の集合体になっていることが分かる。このように無酸素中でスパッタリング並びにアニーリング処理を施しても、比表面積が大きい微粒子が形成されているため、必然的に雰囲気ガスを吸着し易くなり、特に酸素を取り込み易くなる。このような理由により、膜中にかなりの量の酸素が含まれる。この酸素は、発光輝度を上げる効果を有するが、このように、無酸素処理でもかなりの量の酸素が含まれるため、そのコントロールが難しい。そのため、本願発明者等は酸素を導入して、膜を堆積並びにアニーリングする過程についての記述を省いた。 Further, when structural analysis is performed by observation with a transmission electron microscope or the like, it is understood that the film subjected to such treatment is an aggregate of EuSiO 3 or Eu 2 SiO 4 fine particles having an average particle diameter of 9 nm. Thus, even when sputtering and annealing are performed in the absence of oxygen, fine particles having a large specific surface area are formed, so that it is inevitably easy to adsorb atmospheric gas, and in particular, oxygen is easily taken up. For this reason, a considerable amount of oxygen is contained in the film. This oxygen has an effect of increasing the luminance of light emission. However, since oxygen is contained in a considerable amount even in the oxygen-free process, it is difficult to control the oxygen. For this reason, the inventors have omitted the description of the process of depositing and annealing the film by introducing oxygen.

このようにして作製された発光薄膜2であるEuSiO3 とEu2 SiO4 膜(以下、ESO膜と略称する)からエレクトロルミネッセンスを得るために、ITO透明電極3をRFスパッタリング法でおよそ100nm程度の厚さで発光薄膜2上に堆積した。このようにして、エレクトロルミネッセンスを得るために上記過程を経て作製した光デバイスの構造を図1に示す。なお、図1において4はAl電極であり、Eは直流電源である。 In order to obtain electroluminescence from the EuSiO 3 and Eu 2 SiO 4 films (hereinafter abbreviated as ESO films), which are the light-emitting thin films 2 produced in this way, the ITO transparent electrode 3 is about 100 nm in thickness by RF sputtering. Deposited on the luminescent thin film 2 in thickness. The structure of the optical device manufactured through the above process to obtain electroluminescence in this way is shown in FIG. In FIG. 1, 4 is an Al electrode, and E is a DC power source.

この光デバイスのSi基板1のAl電極4側を、+極、ITO透明電極3側を−極にして電圧をかけると、図2に示すような白色発光を示す。この図において、aは図2のように扇形にパターニングされたITO膜(3)、bはSi基板(1)、cはボンディングワイヤである。このエレクトロルミネッセンスの輝度を輝度計で測定すると、30Vのバイアス電圧で130Cd/m2 の値を示した。この時の発光層の大きさはおよそ5mm2 であり、一様な面発光を示す。この面発光の大きさは、蒸着するITO透明電極3の大きさで決まっており、工業化を念頭に置いた場合、得られるデバイスの大きさは、ここでは、Si基板1の大きさで決定されており、現在の段階では、直径が30〜40cmのものが利用できる。 When a voltage is applied with the Al electrode 4 side of the Si substrate 1 of this optical device as the positive electrode and the ITO transparent electrode 3 side as the negative electrode, white light emission as shown in FIG. 2 is exhibited. In this figure, a is an ITO film (3) patterned like a fan as shown in FIG. 2, b is a Si substrate (1), and c is a bonding wire. When the luminance of this electroluminescence was measured with a luminance meter, a value of 130 Cd / m 2 was shown at a bias voltage of 30V. The size of the light emitting layer at this time is about 5 mm 2 and shows uniform surface light emission. The size of this surface emission is determined by the size of the ITO transparent electrode 3 to be deposited. When industrialization is taken into consideration, the size of the obtained device is determined here by the size of the Si substrate 1. At the present stage, those having a diameter of 30 to 40 cm can be used.

また、この方法は、スパッタリング法を利用しているので、発光薄膜2を蒸着する基板は、Si以外にも、ディスプレー材料等に使用されているITO付き石英ガラス等の利用も可能である。ITO付き石英ガラスを利用することによって、250cm×250cm以上の面積を有する白色面発光を得ることができ、大面積ディスプレーに好適な材料となる。高輝度化、発光電圧の低閾値化のためには、パラメーターとして、スパッタリング時の酸素量、EuSiとSiのスパッタリング量の割合、発光薄膜2の厚さ、アニーリング温度並びに時間等の最適化が必要であるが、上記に記載した条件を大きく越えることはない。   In addition, since this method uses a sputtering method, the substrate on which the light-emitting thin film 2 is deposited can be made of quartz glass with ITO, which is used as a display material, in addition to Si. By using quartz glass with ITO, white surface light emission having an area of 250 cm × 250 cm or more can be obtained, which is a material suitable for a large area display. In order to increase the brightness and lower the threshold of the light emission voltage, it is necessary to optimize the parameters such as the oxygen amount during sputtering, the ratio of the sputtering amount of EuSi and Si, the thickness of the light emitting thin film 2, the annealing temperature, and the time. However, the conditions described above are not greatly exceeded.

図1に示した発光デバイスが示すエレクトロルミネッセンスのスペクトルを図3に示す。図3において、縦軸はEL強度(相対単位)、横軸は波長(nm)を示している。   FIG. 3 shows an electroluminescence spectrum of the light-emitting device shown in FIG. In FIG. 3, the vertical axis indicates the EL intensity (relative unit), and the horizontal axis indicates the wavelength (nm).

図3に示すように、発光スペクトルの帯域は400〜800nmのほぼ可視域全域にわたる。この広帯域な発光スペクトルは、Eu2価イオンの(4f)6(5d)→(4f)7遷移によるものと考えられる。この広帯域なスペクトル中に存在する図中に矢印で示したいくつかのシャープなピークは、Eu3価の5Dj→7Fj′遷移によるものと考えられる。   As shown in FIG. 3, the band of the emission spectrum covers almost the entire visible range of 400 to 800 nm. This broadband emission spectrum is thought to be due to the (4f) 6 (5d) → (4f) 7 transition of Eu divalent ions. Some sharp peaks indicated by arrows in the figure existing in this broad spectrum are considered to be due to Eu trivalent 5Dj → 7Fj ′ transition.

このように、本実施例によって作製された発光薄膜は、大部分がEuの2価であるが、多少Euの3価を含んだ構造をしている。発光の量子効率は、この発光デバイスでは、およそ、0.1%を記録した。この量子効率の改善については、パラメーターとして、スパッタリング時の酸素量、EuSiとSiのスパッタリング量の割合、発光層の厚さ、アニーリング温度並びに時間等の最適化が必要であるが、上記に記載した条件を大きく越えることはない。   As described above, the light-emitting thin film manufactured according to this example has a structure including most of the Eu valence but a little Eu valence. The quantum efficiency of light emission was recorded approximately 0.1% in this light emitting device. As for the improvement of the quantum efficiency, it is necessary to optimize the oxygen amount at the time of sputtering, the ratio of the sputtering amount of EuSi and Si, the thickness of the light emitting layer, the annealing temperature, the time, and the like as parameters. The conditions are not greatly exceeded.

図4はこの発光デバイスの電流電圧特性図であり、縦軸は電流密度J(mA/cm2 )、横軸は電圧(V)である。この膜の非抵抗は電流が低い領域(10-6A/cm2 )で評価することができ、およそ、1010Ω・cmと高抵抗な膜になる。この値より、ここで作製された発光薄膜は、殆ど、絶縁体とみなすことができる。このような絶縁体に電流を注入すると、通常のダイオード特性[J=J0 exp(qV/nkT)]には従わずに、電流が電圧の1〜3乗の関数(J=kVa )(aは1から3を取る)となる空間電荷制限電流となる。このような、空間電荷制限電流の形態で発光を示すデバイスとしては、他にも、抵抗の高い有機薄膜に電流を注入して発光を得る有機のエレクトロルミネッセンスが良く知られている。 FIG. 4 is a current-voltage characteristic diagram of this light-emitting device, in which the vertical axis represents current density J (mA / cm 2 ) and the horizontal axis represents voltage (V). The non-resistance of this film can be evaluated in a region where the current is low (10 −6 A / cm 2 ), and the film has a high resistance of about 10 10 Ω · cm. From this value, most of the light-emitting thin film produced here can be regarded as an insulator. When a current is injected into such an insulator, the current does not follow the normal diode characteristics [J = J 0 exp (qV / nkT)], but the current is a function of the voltage 1-3 (J = kV a ) ( a is a space charge limited current that takes 1 to 3). As such a device that emits light in the form of a space charge limited current, organic electroluminescence that emits light by injecting current into an organic thin film having high resistance is well known.

図5はこの発光デバイスの電流に対する発光強度を示す図であり、縦軸はEL強度(相対単位)、横軸は電流密度J(mA/cm2 )である。発光の立ち上がりは、0.4mA/cm2 の電流密度Jより観測される。これより、図4の電流電圧特性から、発光は5〜6Vより始まり、絶縁体にも関わらず比較的低電圧より発光が観測される。これは、5V動作が基準となっている現代のエレクトロニクス技術においては非常に好適なものである。電流と発光強度のグラフから、エレクトロルミネッセンスの強度は、電流の2乗に比例していることが分かる。これは、電子と正孔が両側の電極より注入され励起子状態を形成し、これらの有するエネルギーがEu2+またはEu3+に移動した結果、発光するという事実を示している。このエレクトロルミネッセンスがほぼ絶縁破壊を示す電圧の逆バイアス領域まで全く発光を示さず、順バイアス領域のみで発光を示すという事実は、このエレクトロルミネッセンスが薄膜中に形成された高電界によるキャリアの加速及び発光センター等への衝突によってエネルギー移動をしているのではなく、上記で論じたようにキャリア(電子と正孔)が発光薄膜に注入されている事実を示している。 FIG. 5 is a graph showing the light emission intensity with respect to the current of the light emitting device, where the vertical axis represents the EL intensity (relative unit) and the horizontal axis represents the current density J (mA / cm 2 ). The rise of light emission is observed from a current density J of 0.4 mA / cm 2 . Accordingly, from the current-voltage characteristics of FIG. 4, light emission starts from 5 to 6 V, and light emission is observed from a relatively low voltage regardless of the insulator. This is very suitable in modern electronics technology where 5V operation is the norm. From the graph of current and emission intensity, it can be seen that the intensity of electroluminescence is proportional to the square of the current. This indicates the fact that electrons and holes are injected from the electrodes on both sides to form an exciton state, and their energy is transferred to Eu 2+ or Eu 3+ , resulting in light emission. The fact that this electroluminescence does not emit light at all up to the reverse bias region of the voltage indicating a dielectric breakdown, but emits light only in the forward bias region, is the acceleration of carriers by the high electric field formed in the thin film and the electroluminescence. It shows the fact that carriers (electrons and holes) are injected into the light-emitting thin film as discussed above, rather than energy transfer by collision with the light-emitting center or the like.

図6はこの発光デバイスから得られるエレクトロルミネッセンスの時間応答特性を示す図であり、縦軸の上部は電圧(V)、縦軸の下部はEL(相対単位)、横軸は時間(μs)である。変調には、変調周波数1MHz、振幅27.5V、定常バイアス20Vの正弦波を用いた。変調する電圧波形aに対し、エレクトロルミネッセンスは面全体で変調され、図6の下部のような変調波形bを示す。   FIG. 6 is a diagram showing the time response characteristics of electroluminescence obtained from this light-emitting device. The vertical axis indicates the voltage (V), the vertical axis indicates the EL (relative unit), and the horizontal axis indicates the time (μs). is there. For modulation, a sine wave having a modulation frequency of 1 MHz, an amplitude of 27.5 V, and a steady bias of 20 V was used. With respect to the voltage waveform a to be modulated, the electroluminescence is modulated over the entire surface, and shows a modulation waveform b as shown in the lower part of FIG.

このように、本発明による発光デバイスは1MHz変調周波数でもエレクトロルミネッセンスを変調することが可能であり、この発光デバイスの面全体を利用して並列信号を作製すると、1012/s(テラbits)以上のビット数を有する信号処理を行なうことができる。エレクトロルミネッセンスが示す変調波形bは変調を行なう電圧波形aに対し多少のゆがみを生じるが、これは、Eu2+ならびにEu3+の蛍光寿命が、サブμs程度の緩和時定数を持つからである。変調波形bが示す電圧下降時の波形のテールからEu2+ならびにEu3+の緩和時定数を評価することができ、およそ0.5μsと見積もることができる。 Thus, the light-emitting device according to the present invention can modulate electroluminescence even at a modulation frequency of 1 MHz. When a parallel signal is produced using the entire surface of the light-emitting device, 10 12 / s (terabits) or more. The signal processing having the number of bits can be performed. The modulation waveform b shown by electroluminescence causes some distortion with respect to the voltage waveform a to be modulated, because the fluorescence lifetimes of Eu 2+ and Eu 3+ have a relaxation time constant of about sub μs. . The relaxation time constants of Eu 2+ and Eu 3+ can be evaluated from the tail of the waveform at the time of voltage drop indicated by the modulation waveform b, and can be estimated to be approximately 0.5 μs.

上記した発光デバイスの作製方法は、EuSi2 をスパッタリングターゲットとして作製された発光薄膜並びに発光デバイスであるが、これに限るものでなく、以下に示すようなデバイスへの適用も可能である。 The above-described method for manufacturing a light-emitting device is a light-emitting thin film and a light-emitting device manufactured using EuSi 2 as a sputtering target, but is not limited to this, and can be applied to the following devices.

次に、本発明の第2実施例について説明する。   Next, a second embodiment of the present invention will be described.

図7は本発明の第2実施例を示す光結合素子の概略構成図である。   FIG. 7 is a schematic configuration diagram of an optical coupling element showing a second embodiment of the present invention.

図7に示すように、この光結合素子は、発光素子と受光素子とをモノリシックに基板上に形成し、更に発光素子から発された光を受光素子に伝送する光伝送手段としての光導波路を備えるものである。発光素子11は、p型単結晶Si基板10にESO膜12を形成し、更に、その上にITOからなる透明電極13を形成したものである。受光素子14は、p型単結晶Si基板10の表面にESO膜またはn型の微結晶を含有する非晶質SiC(シリコンカーボン)層15を形成したものである。非晶質SiC層15上にはITO膜からなる透明電極16が形成され、p型単結晶Si基板10の裏面にはAl層である電極17が形成されている。また、光導波路は、透明電極13、16上及び発光素子11と受光素子14との間に、バリウムホウケイ酸ガラス19で形成されている。なお、18は石英ガラスである。   As shown in FIG. 7, in this optical coupling element, a light emitting element and a light receiving element are monolithically formed on a substrate, and an optical waveguide as an optical transmission means for transmitting light emitted from the light emitting element to the light receiving element is provided. It is to be prepared. The light emitting element 11 is obtained by forming an ESO film 12 on a p-type single crystal Si substrate 10 and further forming a transparent electrode 13 made of ITO thereon. The light receiving element 14 is obtained by forming an amorphous SiC (silicon carbon) layer 15 containing an ESO film or n-type microcrystals on the surface of a p-type single crystal Si substrate 10. A transparent electrode 16 made of an ITO film is formed on the amorphous SiC layer 15, and an electrode 17 that is an Al layer is formed on the back surface of the p-type single crystal Si substrate 10. The optical waveguide is formed of barium borosilicate glass 19 on the transparent electrodes 13 and 16 and between the light emitting element 11 and the light receiving element 14. Reference numeral 18 denotes quartz glass.

次に、この実施例の光結合素子の製法について説明する。   Next, a method for manufacturing the optical coupling element of this embodiment will be described.

まず、第1実施例にならって、ESO膜12を形成する。その後、p型単結晶Si基板10〔結晶面(100)、抵抗率0.1〜40Ωcm〕の裏面にAlを蒸着してオーミックコンタクトをとり、Al電極17を形成する。   First, the ESO film 12 is formed according to the first embodiment. Thereafter, Al is vapor-deposited on the back surface of the p-type single crystal Si substrate 10 [crystal plane (100), resistivity 0.1 to 40 Ωcm] to form an ohmic contact, and an Al electrode 17 is formed.

次に、受光素子14に、ESO膜ではなく、非晶質SiC膜を使用する場合には、n型の微結晶を含有する非晶質SiC膜15を電子サイクロトロン共鳴プラズマECR−CVD法により堆積させる。そのような場合には、以下のような条件を用いると良好な膜を作製することができる。   Next, when an amorphous SiC film is used for the light receiving element 14 instead of an ESO film, an amorphous SiC film 15 containing n-type microcrystals is deposited by electron cyclotron resonance plasma ECR-CVD. Let In such a case, a good film can be produced using the following conditions.

すなわち、ガス圧0.001〜0.008Torr、投入電力200〜350W、SiH4 :CH4 :PH3 :H2 =1:1〜3:0.005〜0.03:100〜200、基板温度150〜350℃である。なお、本発明者等が調べたところでは、電子サイクロトロン共鳴プラズマCVD法のガス圧が0.001Torr未満では、エッチング効果で下地のSi基板10にダメージを与える。また、0.008Torrを超えると、プラズマが安定せず、n型の微結晶を含有する非晶質SiC層15が作製不可能となる。また、基板温度が150℃未満では、n型の微結晶を含有する非晶質SiC層15が作製不可能となることが分かった。 That is, gas pressure 0.001 to 0.008 Torr, input power 200 to 350 W, SiH 4 : CH 4 : PH 3 : H 2 = 1: 1 to 3: 0.005 to 0.03: 100 to 200, substrate temperature 150-350 ° C. As a result of investigation by the present inventors, if the gas pressure of the electron cyclotron resonance plasma CVD method is less than 0.001 Torr, the underlying Si substrate 10 is damaged by the etching effect. On the other hand, if it exceeds 0.008 Torr, the plasma is not stable, and the amorphous SiC layer 15 containing n-type microcrystals cannot be produced. Further, it has been found that when the substrate temperature is less than 150 ° C., the amorphous SiC layer 15 containing n-type microcrystals cannot be produced.

次に、電子ビーム蒸着装置を用い、ITO膜を堆積させた後、発光素子11と受光素子14との間のITO膜を除去することによって、ITO透明電極13,16を形成する。   Next, an ITO film is deposited using an electron beam vapor deposition apparatus, and then the ITO film between the light emitting element 11 and the light receiving element 14 is removed to form ITO transparent electrodes 13 and 16.

次に、スパッタ成膜装置を用いて、石英ガラス18を約3μmの厚さに形成した後、ITO透明電極13,16の一部が露出するようにパターニングする。   Next, after forming the quartz glass 18 to a thickness of about 3 μm using a sputter deposition apparatus, patterning is performed so that a part of the ITO transparent electrodes 13 and 16 is exposed.

そして、更に、その上に、スパッタ成膜装置を用いて、バリウムホウケイ酸ガラス19を約1μmの厚さに成膜して光導波路を形成する。ここで、透明電極13,16の一部を露出させるために、バリウムホウケイ酸ガラス19の両端部を除去するが、発光素子11が発する光を効率よく光導波路に取り入れることができ、且つ、受光素子11に光を効率よく入射できるように、バリウムホウケイ酸ガラス19をパターニングすることが必要である。   Further, an optical waveguide is formed thereon by depositing barium borosilicate glass 19 to a thickness of about 1 μm using a sputter deposition apparatus. Here, in order to expose a part of the transparent electrodes 13 and 16, both ends of the barium borosilicate glass 19 are removed, but the light emitted from the light emitting element 11 can be efficiently taken into the optical waveguide, and the light receiving can be performed. It is necessary to pattern the barium borosilicate glass 19 so that light can be efficiently incident on the element 11.

最後に、Al電極17を接地し、透明電極13,16を電源に接続することにより、図7に示す光結合素子を得ることができる。図7において、Aは電流計、Eは直流電源である。   Finally, by grounding the Al electrode 17 and connecting the transparent electrodes 13 and 16 to a power source, the optical coupling element shown in FIG. 7 can be obtained. In FIG. 7, A is an ammeter and E is a DC power source.

次に、本実施例の光結合素子の動作について説明する。   Next, the operation of the optical coupling element of this embodiment will be described.

発光素子11に電気信号が入力されると、ESO膜12で発光し、その光が光導波路に入る。光導波路を形成しているバリウムホウケイ酸ガラス19の屈折率n2 は1.53で、石英ガラス18の屈折率n1 (=1.459)及び空気の屈折率n(=1)よりも大きいため、光を光導波路内で全反射させて受光素子14の側に伝送することができる。そして、光導波路内を伝送してきた光が受光素子14の上部からESO膜またはn型の微結晶を含有する非晶質SiC層15に入ると、受光素子14で入射光に起因した起電力が発生し、電気信号の転送が行われる。 When an electric signal is input to the light emitting element 11, the ESO film 12 emits light, and the light enters the optical waveguide. The refractive index n 2 of the barium borosilicate glass 19 forming the optical waveguide is 1.53, which is larger than the refractive index n 1 (= 1.659) of the quartz glass 18 and the refractive index n (= 1) of air. Therefore, the light can be totally reflected in the optical waveguide and transmitted to the light receiving element 14 side. When the light transmitted through the optical waveguide enters the amorphous SiC layer 15 containing the ESO film or the n-type microcrystal from the upper part of the light receiving element 14, the electromotive force caused by the incident light is received by the light receiving element 14. Occurs and the electrical signal is transferred.

本実施例では、発光素子11及び受光素子14を単結晶Si基板10上に作製することができる。   In this embodiment, the light emitting element 11 and the light receiving element 14 can be formed on the single crystal Si substrate 10.

このため、この発光素子11と、Siを用いて形成した受光素子14とをモノリシックSi基板10上に形成することが可能になり、化合物半導体を用いて作製した従来の光結合素子に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性の高い光結合素子を得ることができる。   For this reason, it becomes possible to form this light emitting element 11 and the light receiving element 14 formed using Si on the monolithic Si substrate 10, and compared with the conventional optical coupling element manufactured using the compound semiconductor, It is possible to obtain an optical coupling element that has a simple structure, can be manufactured at low cost, and has a high degree of integration and high reliability.

したがって、本実施例の光結合素子は、高い信頼性、信号転送の高速性が要求されるコンピュータ用素子等として使用するのに好適である。   Therefore, the optical coupling element of this embodiment is suitable for use as a computer element or the like that requires high reliability and high-speed signal transfer.

例えば、上記の実施例では、受光素子を構成するn型半導体としてn型の微結晶を含有する非晶質SiC膜を用いた場合について説明したが、本発明はこれに限定されるものではなく、例えば、n型の微結晶を含有する非晶質SiC膜の代わりにn型の非晶質SiCを用いても原理的に受光素子を実現できる。この場合、非晶質SiCを形成するには、通常のPVCVD法を用いればよいので、製法が容易であるという利点がある。しかし、非晶質SiCのバンドギャップと導電率はバンドギャップ2.0eVの所で、導電率10-5S/cmであり、微結晶を含有する非晶質SiC膜に比べてバンドギャップ、導電率共に低い値を示すため、発光輝度が低下するという欠点もある。 For example, in the above embodiment, the case where an amorphous SiC film containing n-type microcrystals is used as the n-type semiconductor constituting the light receiving element has been described. However, the present invention is not limited to this. For example, a light receiving element can be realized in principle by using n-type amorphous SiC instead of an amorphous SiC film containing n-type microcrystals. In this case, since an ordinary PVCVD method may be used to form amorphous SiC, there is an advantage that the manufacturing method is easy. However, the band gap and conductivity of amorphous SiC are 10 −5 S / cm at a band gap of 2.0 eV, which is higher than that of amorphous SiC film containing microcrystals. Since both the rates are low, there is a drawback that the light emission luminance is lowered.

また、上記の実施例において、ESO膜上のITO膜の代わりに、例えばAu層を直接形成してもよい。   In the above embodiment, for example, an Au layer may be directly formed instead of the ITO film on the ESO film.

更に、上記の実施例において、光結合素子を構成する各半導体を、その伝導型が異なる半導体を用いて形成してもよい。この場合、光結合素子を作製するのにn型の基板を用いた場合には、透明電極としてp型の膜を選択する必要がある。これには、例えばGaN等の膜が使用できる。   Furthermore, in the above embodiments, each semiconductor constituting the optical coupling element may be formed using semiconductors having different conductivity types. In this case, when an n-type substrate is used to manufacture the optical coupling element, it is necessary to select a p-type film as the transparent electrode. For this, for example, a film such as GaN can be used.

このように、本実施例によれば、発光素子をp型半導体とn型半導体とでESO膜を挟んだ構成としたことにより、発光層であるESO膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子とをSiを用いて基板上にモノリシックに形成することによって、従来のように化合物半導体を用いて作製した場合に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性を高めることができる。したがって、コンピュータ用素子等として使用するのに好適な光結合素子を提供することができる。   As described above, according to this example, the light emitting element is configured such that the ESO film is sandwiched between the p-type semiconductor and the n-type semiconductor, so that electrons and holes can easily enter the ESO film as the light emitting layer. Since a good light-emitting element can be obtained, the structure of the light-emitting element and the light-receiving element is monolithically formed on the substrate using Si, compared to the case of using a compound semiconductor as in the conventional structure. However, the manufacturing cost can be reduced, and the degree of integration can be increased and the reliability can be improved. Therefore, an optical coupling element suitable for use as a computer element or the like can be provided.

次に、本発明の第3実施例について説明する。   Next, a third embodiment of the present invention will be described.

図8は本発明の第3実施例を示す光結合回路素子の概略構成図である。   FIG. 8 is a schematic configuration diagram of an optical coupling circuit element showing a third embodiment of the present invention.

図8に示すように、この実施例の光結合回路素子21は、ESO膜23で光信号を送信する光送信素子22を組み込んだp型単結晶Si基板24と、光送信素子22からの光信号を受信する受光素子26を組み込んだ基板25とを、光送信素子22、受光素子26が対向配置となる状態で接合したものである。   As shown in FIG. 8, the optical coupling circuit element 21 of this embodiment includes a p-type single crystal Si substrate 24 in which an optical transmission element 22 that transmits an optical signal by an ESO film 23 is incorporated, and light from the optical transmission element 22. A substrate 25 incorporating a light receiving element 26 for receiving a signal is joined with the light transmitting element 22 and the light receiving element 26 facing each other.

光送信素子22は、p型の単結晶Si基板24に形成したESO膜23と、このESO膜23上に下部ITO膜28を成膜するとともに、この下部ITO膜28及びp型単結晶Si基板24の一面の露出部分に亘って透明な絶縁膜としてのSiO2 膜29を成膜している。 The optical transmission element 22 includes an ESO film 23 formed on a p-type single crystal Si substrate 24, a lower ITO film 28 formed on the ESO film 23, and the lower ITO film 28 and the p-type single crystal Si substrate. A SiO 2 film 29 is formed as a transparent insulating film over the exposed portion of one surface.

受光素子26は、他方の単結晶Siからなる基板25の下面に形成したESO又はn型の微結晶を含有する非晶質SiC層30からなり、このn−μC−SiC30及び基板25の下面の一部に上部ITO膜31を成膜するとともに、この上部ITO膜31及び基板25の下面の露出部分に亘って透明な絶縁膜としてのSiO2 膜32を成膜している。 The light receiving element 26 is composed of an amorphous SiC layer 30 containing ESO or n-type microcrystals formed on the lower surface of the other single crystal Si substrate 25, and the n-μC-SiC 30 and the lower surface of the substrate 25. An upper ITO film 31 is formed on a part, and an SiO 2 film 32 as a transparent insulating film is formed over the upper ITO film 31 and an exposed portion of the lower surface of the substrate 25.

光送信素子22、受光素子26は、図8に示すように、SiO2 膜29,32を介して対向配置に接合され、且つ、SiO2 膜29,32は透明な接着剤33により一体的に接合されている。なお、図8中、34はp型単結晶Si基板24の他面に設けたAl電極、35は基板25の他面に設けたAl電極である。 As shown in FIG. 8, the optical transmission element 22 and the light receiving element 26 are bonded to each other through SiO 2 films 29 and 32, and the SiO 2 films 29 and 32 are integrally formed by a transparent adhesive 33. It is joined. In FIG. 8, 34 is an Al electrode provided on the other surface of the p-type single crystal Si substrate 24, and 35 is an Al electrode provided on the other surface of the substrate 25.

次に、上記した光結合回路素子の製造工程について、図9を参照して説明する。   Next, the manufacturing process of the above-described optical coupling circuit element will be described with reference to FIG.

(1)まず、図9(a)に示すように、前記実施例にならってp型単結晶Si基板24の上部にESO膜23を形成する。その後、p型単結晶Si基板24の裏面にAlを蒸着してオーミックコンタクトを取りAl電極34を形成する。   (1) First, as shown in FIG. 9A, an ESO film 23 is formed on the p-type single crystal Si substrate 24 according to the above embodiment. Thereafter, Al is vapor-deposited on the back surface of the p-type single crystal Si substrate 24 to form an ohmic contact, and an Al electrode 34 is formed.

次に、ESO膜23上に、下部ITO膜28を成膜すると共にそのパターニングを行う。そして、この下部ITO膜28及び単結晶Si基板24の一面の露出部分に亘って透明な絶縁膜としてのSiO2 膜29をプラズマCVD又はスパッタリングにより成膜し、そのパターニングを行うことで、光送信素子22側の製造が完了する。 Next, a lower ITO film 28 is formed on the ESO film 23 and patterned. Then, an SiO 2 film 29 as a transparent insulating film is formed by plasma CVD or sputtering over the lower ITO film 28 and an exposed portion of one surface of the single crystal Si substrate 24, and patterning is performed to transmit light. The manufacture on the element 22 side is completed.

(2)次に、図9(b)に示すように、Al電極35を設けた単結晶Siからなる基板25の下面に、ESO膜またはn型の微結晶を含有する非晶質SiC層30を成膜し、そのパターニングを行った後、このn型の微結晶を含有する非晶質SiC層30及び基板25の下面の一部に上部ITO膜31を成膜し、そのパターニングを行う。さらに、上部ITO膜31及び基板25の下面の露出部分に亘って透明な絶縁膜としてのSiO2 膜32をプラズマCVD又はスパッタリングにより成膜してそのパターニングを行うことで、受光素子26側の製造が完了する。 (2) Next, as shown in FIG. 9B, an amorphous SiC layer 30 containing an ESO film or n-type microcrystals is formed on the lower surface of the substrate 25 made of single crystal Si provided with the Al electrode 35. The upper ITO film 31 is formed on part of the lower surface of the amorphous SiC layer 30 containing n-type microcrystals and the substrate 25 and patterned. Further, the SiO 2 film 32 as a transparent insulating film is formed by plasma CVD or sputtering over the upper ITO film 31 and the exposed portion of the lower surface of the substrate 25, and is patterned to produce the light receiving element 26 side. Is completed.

(3)このようにして、光送信素子22側、受光素子26側の各要素を形成した後、図9(c)に示すように、光送信素子22側のSiO2 膜29、受光素子26側のSiO2 膜32を重ね合わせ、これらの端部領域に透明な接着剤33を充填することにより、図8に示す光結合回路素子21を得ることができる。 (3) After forming the elements on the optical transmitting element 22 side and the light receiving element 26 side in this way, as shown in FIG. 9C, the SiO 2 film 29 on the optical transmitting element 22 side, the light receiving element 26 The optical coupling circuit element 21 shown in FIG. 8 can be obtained by superimposing the side SiO 2 films 32 and filling these end regions with a transparent adhesive 33.

図10は光結合回路素子21の発光試験を行う構成を示すものであり、光送信素子22のAl電極34を接地し、下部ITO膜28にパルス発振器36を接続するとともに、受光素子26側のAl電極35を接地し、さらに、受光素子26側の上部ITO膜31に電流計37及び直流電源Eを接続したものである。   FIG. 10 shows a configuration for performing a light emission test of the optical coupling circuit element 21. The Al electrode 34 of the optical transmission element 22 is grounded, the pulse oscillator 36 is connected to the lower ITO film 28, and the light receiving element 26 side is also shown. The Al electrode 35 is grounded, and an ammeter 37 and a DC power source E are connected to the upper ITO film 31 on the light receiving element 26 side.

このような回路構成で、パルス発振器36により、−10Vの振幅を有するパルス電圧を光送信素子22に加えると、光送信素子22から受光素子26に向けて光が送信され、受光素子26に接続した電流計37に図11に示す波形の電流が流れることを確認できた。   With such a circuit configuration, when a pulse voltage having an amplitude of −10 V is applied to the optical transmission element 22 by the pulse oscillator 36, light is transmitted from the optical transmission element 22 toward the light reception element 26 and connected to the light reception element 26. It was confirmed that the current having the waveform shown in FIG.

上述した構成の光結合回路素子21によれば、p型単結晶Si基板24は、化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ESO膜23を用いた構造の光送信素子22を容易に組み込むことができ、したがって、光結合回路素子21は、低コストで信頼性も良好となる。   According to the optical coupling circuit element 21 configured as described above, the p-type single crystal Si substrate 24 is cheaper and has higher physical reliability than a substrate using a compound semiconductor. Therefore, the ESO film 23 is used. Thus, the optical transmission element 22 having the above-described structure can be easily incorporated. Therefore, the optical coupling circuit element 21 has low cost and good reliability.

また、光送信素子22としてESO膜23を用いているので、簡便で優れた光信号の送信機能を発揮させることができる。   Further, since the ESO film 23 is used as the optical transmission element 22, a simple and excellent optical signal transmission function can be exhibited.

このように、第3実施例によれば、低コストで信頼性も高く優れた光送信機能を発揮するとともに、マルチプロセッサアーキテクチャの要請にも対応し得る光結合回路素子を提供することができる。   As described above, according to the third embodiment, it is possible to provide an optical coupling circuit element capable of exhibiting an excellent optical transmission function with low cost, high reliability, and capable of meeting the demand for a multiprocessor architecture.

次に、本発明の第4実施例について説明する。   Next, a fourth embodiment of the present invention will be described.

図12は本発明の第4実施例を示す光送信素子の概略構成図である。   FIG. 12 is a schematic configuration diagram of an optical transmission element according to the fourth embodiment of the present invention.

図12に示すように、この光送信素子41は、p型の単結晶Si基板42上にESO膜43を用いた光送信部44と、この光送信部44から送出される光信号を入力電気信号に応じて変調するFET48からなるスイッチング変調素子45とを形成したものである。   As shown in FIG. 12, the optical transmission element 41 includes an optical transmission unit 44 using an ESO film 43 on a p-type single crystal Si substrate 42, and an optical signal transmitted from the optical transmission unit 44 as an input electrical signal. A switching modulation element 45 composed of an FET 48 that modulates in response to a signal is formed.

光送信部44は、p型の単結晶Si基板42の一方の端部側に形成したESO膜43と、このESO膜43上に形成したITO膜47とを具備している。スイッチング変調素子45は、p型単結晶Si基板42上に積層構造に成膜したFET48により構成されている。   The optical transmitter 44 includes an ESO film 43 formed on one end side of the p-type single crystal Si substrate 42 and an ITO film 47 formed on the ESO film 43. The switching modulation element 45 is configured by an FET 48 formed in a laminated structure on a p-type single crystal Si substrate 42.

次に、本実施例の光送信素子41の製造工程について、図13(a)〜(d)を参照して説明する。   Next, the manufacturing process of the optical transmission element 41 of the present embodiment will be described with reference to FIGS.

(1)まず、図13(a)に示すように、一面にAl(又はAu)層42aを蒸着して、オーミック接触させたp型単結晶Si基板42を用意し、このp型単結晶Si基板42の他面に絶縁層としてのSiO2 膜51をプラズマCVD、スパッタ、熱酸化のいずれかの方法により成膜する。次に、SiO2 膜51のパターニングを行った後、イオン注入又は拡散によりp型単結晶Si基板42の上部に一対のn+ 層52,53を形成するとともに、SiO2 膜51を貫いて一対のn+ 層52,53に接触するAl又はCr又はITO等からなる内部電極層54を成膜する。 (1) First, as shown in FIG. 13A, an Al (or Au) layer 42a is vapor-deposited on one surface, and a p-type single crystal Si substrate 42 in ohmic contact is prepared, and this p-type single crystal Si is prepared. An SiO 2 film 51 as an insulating layer is formed on the other surface of the substrate 42 by any one of plasma CVD, sputtering, and thermal oxidation. Next, after patterning the SiO 2 film 51, a pair of n + layers 52, 53 are formed on the p-type single crystal Si substrate 42 by ion implantation or diffusion, and the pair is formed through the SiO 2 film 51. An internal electrode layer 54 made of Al, Cr, ITO or the like that contacts the n + layers 52 and 53 is formed.

(2)次に、図13(b)に示すように、その内部電極層54をパターニングして一対のn+ 層52,53に接触したソース電極55、ドレイン電極56及び前記SiO2 膜51上のゲート電極57を形成する。 (2) Next, as shown in FIG. 13B, the internal electrode layer 54 is patterned and the source electrode 55, the drain electrode 56 and the SiO 2 film 51 which are in contact with the pair of n + layers 52 and 53 are formed. The gate electrode 57 is formed.

(3)次に、図13(c)に示すように、前記SiO2 膜51をパターニングし、プラズマCVD又はスパッタにより絶縁層としてのSiO2 膜(又はSi3 4 膜)58を、ソース電極55、ドレイン電極56、ゲート電極57を覆うように成膜し、パターニングする。単結晶Si基板42上の上述したスイッチング変調素子45の形成領域の隣にESO膜43を前記実施例にならって作製する。この時、前記スイッチング変調素子45の性能を損失しないように、ESO膜43のアニーリング温度を600℃以下に低くする。また、ESO膜43の堆積手法によっては、ESO膜43中に格子欠陥等が多数生じ、アニーリング温度を1000℃以上に上げなければならない必要性が生じるが、その場合には、ESO膜43の作製、アニーリングプロセスをスイッチング変調素子45の作製プロセスの前段階に持ってくることも可能である。 (3) Next, as shown in FIG. 13C, the SiO 2 film 51 is patterned, and an SiO 2 film (or Si 3 N 4 film) 58 as an insulating layer is formed by plasma CVD or sputtering to form a source electrode. 55, a drain electrode 56, and a gate electrode 57 are deposited and patterned. An ESO film 43 is formed in the same manner as in the above embodiment next to the above-described switching modulation element 45 forming region on the single crystal Si substrate 42. At this time, the annealing temperature of the ESO film 43 is lowered to 600 ° C. or lower so that the performance of the switching modulation element 45 is not lost. Further, depending on the deposition method of the ESO film 43, many lattice defects or the like are generated in the ESO film 43, and the annealing temperature needs to be raised to 1000 ° C. or more. In that case, the ESO film 43 is formed. It is also possible to bring the annealing process to the previous stage of the manufacturing process of the switching modulation element 45.

(4)次に、図13(d)に示すように、ESO膜43上に、ITO膜47を成膜し、これらのパターニングを行うことで、光送信部44を形成する。   (4) Next, as shown in FIG. 13 (d), an ITO film 47 is formed on the ESO film 43 and patterned to form an optical transmitter 44.

更に、前記SiO2 膜58を再度パターニングし、SiO2 膜58にソース電極55、ドレイン電極56、ゲート電極57への上面への穴開けを行った後、ソース電極55に接触する金属電極60、ドレイン電極56に接触する金属電極61、ゲート電極57へ接触する金属電極62を成膜する。ドレイン電極56に接触する金属電極61は、前記ITO膜47にも接触させる。 Further, the SiO 2 film 58 is patterned again to the source electrode 55 to the SiO 2 film 58, the drain electrode 56, after drilling to the upper surface of the gate electrode 57, the metal electrode 60 in contact with the source electrode 55, A metal electrode 61 in contact with the drain electrode 56 and a metal electrode 62 in contact with the gate electrode 57 are formed. The metal electrode 61 in contact with the drain electrode 56 is also in contact with the ITO film 47.

さらに、p型単結晶Si基板42のAl層42aに電源部(直流電源)Eの陽極を接続するとともに、前記ソース電極55に接触する金属電極60を接地することにより、図12に示す光送信素子41を得ることができる。   Further, by connecting the anode of the power source (DC power source) E to the Al layer 42a of the p-type single crystal Si substrate 42 and grounding the metal electrode 60 in contact with the source electrode 55, the optical transmission shown in FIG. The element 41 can be obtained.

この光送信素子41の等価回路を図14に示す。   An equivalent circuit of the optical transmission element 41 is shown in FIG.

本発明の光送信素子41は、入力にFETをオンする以上の信号が入力された時に、光送信部が発光するものである。   In the optical transmission element 41 of the present invention, the optical transmission unit emits light when a signal more than turning on the FET is input to the input.

本実施例の光送信素子41は一枚のp型単結晶Si基板42上に、ESO膜43を用いた光送信部44と、この光送信部44から送出される光信号を入力電気信号に応じて変調するスイッチング変調素子45とを形成したものである。p型単結晶Siからなる単結晶Si基板42は、GaAs等の化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ESO膜43を用いた光送信部44と、この光送信部44を変調する、入力信号49によってオンオフ制御されるスイッチング変調素子45とを従来の半導体製造プロセスにより容易に組み込むことができ、したがって、本実施例の光送信素子41は、低コストで信頼性も良好となる。   The optical transmission element 41 of this embodiment has an optical transmission unit 44 using an ESO film 43 on a single p-type single crystal Si substrate 42, and an optical signal transmitted from the optical transmission unit 44 as an input electrical signal. A switching modulation element 45 that modulates accordingly is formed. The single crystal Si substrate 42 made of p-type single crystal Si is lower in cost and higher in physical reliability than a substrate using a compound semiconductor such as GaAs, so that the optical transmitter 44 using the ESO film 43 is used. And a switching modulation element 45 that modulates the optical transmission unit 44 and is controlled to be turned on / off by an input signal 49 can be easily incorporated by a conventional semiconductor manufacturing process. Therefore, the optical transmission element 41 of this embodiment is Low cost and good reliability.

また、光送信部44としてESO膜43を用いているので、簡便で優れた光送信機能を発揮させることができる。   In addition, since the ESO film 43 is used as the optical transmitter 44, a simple and excellent optical transmission function can be exhibited.

さらに、p型単結晶Si基板42上にスイッチング変調素子45と、光送信部44とをモノリシックに形成したので、単一のウエハ上に画素としての光送信部44とそのスイッチング変調素子45とを高密度に搭載でき、高集積度を図ることができる。   Further, since the switching modulation element 45 and the optical transmission unit 44 are monolithically formed on the p-type single crystal Si substrate 42, the optical transmission unit 44 and the switching modulation element 45 as pixels are formed on a single wafer. It can be mounted at a high density and can be highly integrated.

次に、前記光送信素子41を多数マトリックス状に展開して構成したより実用的な光送信素子41Aについて図15乃至図17を参照して説明する。   Next, a more practical optical transmission element 41A configured by developing a large number of optical transmission elements 41 in a matrix will be described with reference to FIGS.

図15、図16に示す光送信素子41Aは、複数の光送信素子41の各光送信部44を一枚のp型単結晶Si基板42上に列設する構成としたものである。   The optical transmission element 41A shown in FIG. 15 and FIG. 16 has a configuration in which the optical transmission units 44 of the plurality of optical transmission elements 41 are arranged on a single p-type single crystal Si substrate.

そして、各光送信部44に対して各スイッチング変調素子45に図17に示すように、入力信号を、1,1,1,0,1,0,0,1,0…,1,0,1,0,1,0…(FET45がONする閾値電圧以上が1で、それ以外は0)というように電圧信号として供給することにより、各光送信部44から各々変調された光信号を受光部70の各受光素子71にパラレルに送る光多重送信が可能となる。   Then, as shown in FIG. 17, the input signal is sent to each switching modulation element 45 for each optical transmission unit 44, 1, 1, 1, 0, 1, 0, 0, 1, 0. 1, 0, 1, 0 (the threshold voltage at which the FET 45 is turned on is 1 and the others are 0), and the modulated optical signals are received from the optical transmitters 44 by being supplied as voltage signals. The optical multiplex transmission sent in parallel to each light receiving element 71 of the unit 70 becomes possible.

このように構成したので、この第4実施例によれば、次のような効果を奏することができる。   Since it comprised in this way, according to this 4th Example, there can exist the following effects.

(1)低コストで信頼性も高く優れた光送信機能を発揮させることが可能な光送信素子を提供することができる。   (1) It is possible to provide an optical transmission element capable of exhibiting an excellent optical transmission function with low cost and high reliability.

(2)変調素子を、p型単結晶Siの半導体基板上に光送信部とモノリシックに形成したので、単一のウエハ上に光送信部とその変調素子とを高密度に搭載でき、集積度が高く実用価値の大きい光送信素子を提供することができる。   (2) Since the modulation element is monolithically formed on the p-type single crystal Si semiconductor substrate, the light transmission part and the modulation element can be mounted on a single wafer with high density, and the degree of integration Therefore, it is possible to provide an optical transmission element having a high practical value.

次に、本発明の第5実施例について説明する。   Next, a fifth embodiment of the present invention will be described.

図18は本発明の第5実施例を示す第1の光−光変換素子の概略構成図、図19はその光−光変換素子にバイアスを加えていないときのバンド図、図20はその光−光変換素子にバイアスを加え且つ光へ照射したときのバンド図である。   FIG. 18 is a schematic configuration diagram of a first light-to-light converting element showing a fifth embodiment of the present invention, FIG. 19 is a band diagram when no bias is applied to the light-to-light converting element, and FIG. -It is a band figure when a bias is applied to the light conversion element and the light is irradiated.

図18に示すように、この光−光変換素子は、受光素子であるホトダイオード82と発光素子84とを垂直方向に集積したものである。ホトダイオード82は、p型単結晶Si基板92の裏面にn+ 型単結晶Si層94を作製し、pn接合で形成したものである。n+ 型単結晶Si層94上にはAl電極86aを形成している。また、発光素子84は、p型単結晶Si基板92の表面にESO層96を形成し、さらにその上にはITO膜で透明電極86bを形成している。この光−光変換素子にバイアスを加えていないときのバンド図を図19に示す。 As shown in FIG. 18, this light-light conversion element is obtained by integrating a photodiode 82, which is a light receiving element, and a light emitting element 84 in the vertical direction. The photodiode 82 is formed by forming an n + type single crystal Si layer 94 on the back surface of a p type single crystal Si substrate 92 and forming a pn junction. An Al electrode 86 a is formed on the n + type single crystal Si layer 94. In the light emitting element 84, an ESO layer 96 is formed on the surface of a p-type single crystal Si substrate 92, and a transparent electrode 86b is formed thereon with an ITO film. FIG. 19 shows a band diagram when no bias is applied to the light-light conversion element.

次に、図18に示す光−光変換素子の製法について説明する。   Next, a manufacturing method of the light-light conversion element shown in FIG. 18 will be described.

上記実施例にのっとって作製されたESO/Siの裏面にn+ 型単結晶Si層94を形成する。このn+ 型単結晶Si層94はイオン注入法又は拡散法を用いて作製する。そして、n+ 型単結晶Si層94上にAlを蒸着してオーミックコンタクトをとり、Al電極86aを形成する。 An n + -type single crystal Si layer 94 is formed on the back surface of the ESO / Si fabricated according to the above embodiment. This n + -type single crystal Si layer 94 is formed using an ion implantation method or a diffusion method. Then, Al is vapor-deposited on the n + type single crystal Si layer 94 to make ohmic contact, and an Al electrode 86a is formed.

最後に、電子ビーム蒸着装置を用い、ESO膜96上にITO膜を堆積させて透明電極86bを形成することにより、図18に示す光−光変換素子を得ることができる。   Finally, by using an electron beam evaporation apparatus, an ITO film is deposited on the ESO film 96 to form the transparent electrode 86b, whereby the light-light conversion element shown in FIG. 18 can be obtained.

次に、第1の光−光変換素子の動作について説明する。   Next, the operation of the first light-light conversion element will be described.

図20に示すように、光−光変換素子に電圧を加えると、ホトダイオード82は逆バイアス状態になり、発光素子84は順バイアス状態になる。ホトダイオード82側から光が入射すると、p型単結晶Si基板92で電子と正孔の対が光励起されて生成する。そして、これらのキャリアのうち、電子はn+ 型単結晶Si層94に移動し、正孔はESO膜96に移動する。また、発光素子84には順バイアスが加わるため、ESO膜96には、n型のITO膜から電子が注入されるので、ESO膜96で電子と正孔が再結合して、光が放射される。 As shown in FIG. 20, when a voltage is applied to the light-light conversion element, the photodiode 82 is in a reverse bias state, and the light emitting element 84 is in a forward bias state. When light enters from the photodiode 82 side, a pair of electrons and holes is photoexcited and generated on the p-type single crystal Si substrate 92. Among these carriers, electrons move to the n + type single crystal Si layer 94 and holes move to the ESO film 96. Further, since a forward bias is applied to the light emitting element 84, electrons are injected into the ESO film 96 from the n-type ITO film, so that electrons and holes are recombined in the ESO film 96 and light is emitted. The

単結晶Siのエネルギーギャップは、1.12eVであるので、この光−光変換素子では、波長1.1μmの近赤外光まで感知することができる。しかも、ESO膜96は、波長400〜800nmの白色の光を発光するので、この光−光変換素子では、赤外光を入射させて可視光を放出させることができる。尚、ホトダイオード82側から光が入射しない場合には、n+ 型単結晶Si層94とp型単結晶Si基板92が逆バイアス状態であるため、正孔がESO膜96に注入されないので、発光しない。 Since the energy gap of single crystal Si is 1.12 eV, this light-to-light conversion element can sense even near-infrared light having a wavelength of 1.1 μm. Moreover, since the ESO film 96 emits white light having a wavelength of 400 to 800 nm, this light-light conversion element can emit infrared light by making infrared light incident thereon. When no light is incident from the photodiode 82 side, the n + type single crystal Si layer 94 and the p type single crystal Si substrate 92 are in a reverse bias state, so that holes are not injected into the ESO film 96, and thus light emission. do not do.

この発光素子と、Siを用いて形成した受光素子とを垂直方向に集積することによって、光−光変換素子をすべてSiで作製することができるので、化合物半導体を用いて作製した従来のものに比べて、構造が簡易で、製造コストが安く、しかも信頼性を高めることができ、また、幅が12インチ以上の大きい面積のものであっても作ることができるという利点がある。したがってこの第1の光−光変換素子は、光コンピュータ用素子や波長変換素子等として用いるのに好適である。   By integrating the light emitting element and the light receiving element formed using Si in the vertical direction, the light-to-light conversion element can be made entirely of Si, so that the conventional one manufactured using a compound semiconductor is used. In comparison, there are advantages that the structure is simple, the manufacturing cost is low, the reliability can be improved, and even a large area having a width of 12 inches or more can be produced. Therefore, the first light-to-light conversion element is suitable for use as an optical computer element, a wavelength conversion element, or the like.

次に、本発明の第5実施例の第2の光−光変換素子について図面を参照して説明する。図21は本発明の第5実施例の第2の光−光変換素子の概略構成図、図22はこの光−光変換素子にバイアスを加えていない場合のバンド図、図23はこの光−光変換素子にバイアスを加えた場合のバンド図、図24はこの光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。   Next, a second light-to-light conversion element according to a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 21 is a schematic configuration diagram of a second light-to-light conversion element according to the fifth embodiment of the present invention, FIG. 22 is a band diagram when no bias is applied to the light-to-light conversion element, and FIG. FIG. 24 is a band diagram when a bias is applied to the light-to-light conversion element and light is irradiated.

第2の光−光変換素子が第1の光−光変換素子と異なる点は、受光素子としてホトトランジスタ82aを用いた点である。ホトトランジスタ82aは、p型単結晶Si基板92下にn型単結晶Si層99とp+ 型単結晶Si層100とを形成したpnp構造のものである。その他の構成は第1の光−光変換素子と同様であり、第1の光−光変換素子と同様の構成を有するものには同一の符号を付すことによりその詳細な説明を省略する。 The second light-light conversion element is different from the first light-light conversion element in that a phototransistor 82a is used as a light receiving element. The phototransistor 82 a has a pnp structure in which an n-type single crystal Si layer 99 and a p + -type single crystal Si layer 100 are formed under a p-type single crystal Si substrate 92. Other configurations are the same as those of the first light-to-light conversion element, and the same components as those of the first light-to-light conversion element are denoted by the same reference numerals, and detailed description thereof is omitted.

この第2の光−光変換素子にバイアスを加えていない場合のバンド図を図22に示す。   FIG. 22 shows a band diagram when no bias is applied to the second light-light conversion element.

第2の光−光変換素子を作製するには、上記実施例で作製したESO/Siのp型単結晶Si基板92の裏面にn型単結晶Si層99をエピタキシャル成長させて形成する。   To fabricate the second light-to-light conversion element, an n-type single crystal Si layer 99 is formed by epitaxial growth on the back surface of the ESO / Si p-type single crystal Si substrate 92 prepared in the above embodiment.

そして、n型単結晶Si層99上に拡散法またはイオン注入法によりp+ 型単結晶Si層100を形成することにより、ホトトランジスタ82aが形成される。また、p+ 型単結晶Si層100上にAlを蒸着してオーミックコンタクトをとり、Al電極86aを形成する。 Then, the p + -type single crystal Si layer 100 is formed on the n-type single crystal Si layer 99 by a diffusion method or an ion implantation method, thereby forming a phototransistor 82a. Further, Al is vapor-deposited on the p + type single crystal Si layer 100 to make ohmic contact, and an Al electrode 86a is formed.

最後に、ESO膜96上に、ITO膜で透明電極86bを形成して、図21に示す光−光変換素子を得ることができる。   Finally, a transparent electrode 86b is formed of an ITO film on the ESO film 96, and the light-light conversion element shown in FIG. 21 can be obtained.

次に、第2の光−光変換素子の動作について説明する。   Next, the operation of the second light-light conversion element will be described.

まず、図23に示すように、光−光変換素子に電圧を加えると、ホトトランジスタ82aのp+ 型単結晶Si層100とn型単結晶Si層99は順バイアス状態に、n型単結晶Si層99とp型単結晶Si基板92は逆バイアス状態になる。また、発光素子84は順バイアス状態になる。このとき、ホトトランジスタ82aでは、電圧は主にn型単結晶Si層99とp型単結晶Si基板92との間にかかるため、p+ 型単結晶Si層100の正孔は、p型単結晶Si基板92には注入されない。 First, as shown in FIG. 23, when a voltage is applied to the light-to-light conversion element, the p + type single crystal Si layer 100 and the n type single crystal Si layer 99 of the phototransistor 82a are in a forward bias state, and the n type single crystal Si layer 99 and p-type single crystal Si substrate 92 are in a reverse bias state. In addition, the light emitting element 84 is in a forward bias state. At this time, in the phototransistor 82a, the voltage is mainly applied between the n-type single crystal Si layer 99 and the p-type single crystal Si substrate 92, so that the holes in the p + -type single crystal Si layer 100 are p-type single crystal. It is not implanted into the crystalline Si substrate 92.

そして、ホトトランジスタ82a側から光が入射すると、図24に示すように、p型単結晶Si基板92で光が吸収され、電子と正孔の対が生成される。これらのキャリアのうち、電子はn型単結晶Si層99に移動し、そこに溜まる。このため、p+ 型単結晶Si層100とn型単結晶Si層99はより順バイアス状態となり、p+ 型単結晶Si層100とn型単結晶Si層99間の正孔に対する障壁が小さくなる。したがって、p+ 型単結晶Si層100の正孔は、n型単結晶Si層99及びp型単結晶Si基板92を通過し、p型単結晶Si基板92で生成された正孔と共に、ESO膜96に移動する。ESO膜96には、ITO膜86bから電子が注入されるため、ESO膜96で電子と正孔の再結合が起こり、可視光が放射される。 When light is incident from the phototransistor 82a side, the light is absorbed by the p-type single crystal Si substrate 92 as shown in FIG. 24, and a pair of electrons and holes is generated. Among these carriers, electrons move to the n-type single crystal Si layer 99 and accumulate there. Therefore, p + type single crystal Si layer 100 and n type single crystal Si layer 99 are in a forward bias state, and the barrier against holes between p + type single crystal Si layer 100 and n type single crystal Si layer 99 is small. Become. Therefore, the holes in the p + type single crystal Si layer 100 pass through the n type single crystal Si layer 99 and the p type single crystal Si substrate 92, and together with the holes generated in the p type single crystal Si substrate 92, ESO Move to membrane 96. Since electrons are injected from the ITO film 86b into the ESO film 96, recombination of electrons and holes occurs in the ESO film 96, and visible light is emitted.

第2の光−光変換素子では、受光素子としてホトトランジスタを用いたことにより、応答速度がホトダイオードを用いた場合に比べて遅くなるが、光増幅ができ、発光輝度を増やすことができる。その他の効果は第1の光−光変換素子と同様である。   In the second light-to-light conversion element, the phototransistor is used as the light receiving element, so that the response speed is slower than in the case of using the photodiode, but the light can be amplified and the emission luminance can be increased. Other effects are the same as those of the first light-light conversion element.

また、上記の各実施例において、ITO膜の代わりに、例えばAu層を直接形成してもよい。図25にその光−光変換素子の概略構成図、図26にその光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図を示す。なお、図18と同じ部分については、同じ符号を付してそれらの説明は省略するが、この場合も構造が非常に簡単になるが、発光輝度が小さくなるという欠点がある。   In each of the above embodiments, for example, an Au layer may be directly formed instead of the ITO film. FIG. 25 shows a schematic configuration diagram of the light-to-light conversion element, and FIG. 26 shows a band diagram when the light-to-light conversion element is biased and irradiated with light. Note that the same portions as those in FIG. 18 are denoted by the same reference numerals and description thereof is omitted, but in this case as well, the structure is very simple, but there is a drawback that the light emission luminance is reduced.

このように、第5実施例によれば、発光素子をp型半導体とn型半導体とででESO膜を挟んだ構成としたことにより、発光層であるESO膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子とをSiを用いて垂直方向に集積することによって、従来のように化合物半導体で作製した場合に比べて製造コストが安く、信頼性を高めることができ、また大きい面積のものであっても作ることができる。   As described above, according to the fifth embodiment, since the light emitting element is configured such that the ESO film is sandwiched between the p-type semiconductor and the n-type semiconductor, electrons and holes can easily enter the ESO film as the light emitting layer. Since a good light emitting device can be obtained, the manufacturing cost can be reduced by integrating the light emitting device and the light receiving device in the vertical direction using Si, compared with the case where the compound semiconductor is conventionally used. Reliability can be increased, and even a large area can be produced.

したがって光コンピュータ用素子や波長変換素子等として用いるのに好適な光−光変換素子を提供することができる。   Therefore, a light-light conversion element suitable for use as an optical computer element, a wavelength conversion element, or the like can be provided.

次に、本発明の第6実施例について詳細に説明する。   Next, a sixth embodiment of the present invention will be described in detail.

図27は本発明の第6実施例を示す表示装置の断面図である。   FIG. 27 is a sectional view of a display device showing a sixth embodiment of the present invention.

この図に示すように、この表示装置101は、p型の単結晶Si基板102上に、ESO膜103を用いた構造の発光素子104と、この発光素子104を選択するスイッチ素子105とを形成したものである。発光素子104は、p型単結晶Si基板102の一方の端部側に形成したESO膜103と、このESO膜103上に形成したITO膜107とを具備している。前記スイッチ素子105は、単結晶Si基板102上に積層構造に成膜したトランジスタ108により構成されている。   As shown in this figure, in this display device 101, a light emitting element 104 having a structure using an ESO film 103 and a switch element 105 for selecting the light emitting element 104 are formed on a p-type single crystal Si substrate 102. It is a thing. The light emitting element 104 includes an ESO film 103 formed on one end side of the p-type single crystal Si substrate 102 and an ITO film 107 formed on the ESO film 103. The switch element 105 is constituted by a transistor 108 formed in a laminated structure on a single crystal Si substrate 102.

次いで、表示装置101の製造工程について、図28を参照して説明する。   Next, a manufacturing process of the display device 101 will be described with reference to FIG.

(1)まず、図28(a)に示すように、一面にAl(又はAu)102aを蒸着してオーミック接触させたp型単結晶Si基板102を用意し、このp型単結晶Si基板102の他面に絶縁層としてのSiO2 膜111をプラズマCVD、スパッタ、熱酸化のいずれかの方法により成膜する。次に、SiO2 膜111のパターニングを行なった後、イオン注入又は拡散によりp型単結晶Si基板102の上部に一対のn+ 層112,113を形成するとともに、SiO2 膜111を貫いて一対のn+ 層112,113に接触するAl又はCr又はITO等からなる内部電極層114を成膜する。 (1) First, as shown in FIG. 28 (a), a p-type single crystal Si substrate 102 prepared by vapor-depositing Al (or Au) 102a on one surface and in ohmic contact is prepared, and this p-type single crystal Si substrate 102 is prepared. An SiO 2 film 111 as an insulating layer is formed on the other surface by any one of plasma CVD, sputtering, and thermal oxidation. Next, after patterning the SiO 2 film 111, a pair of n + layers 112 and 113 are formed on the p-type single crystal Si substrate 102 by ion implantation or diffusion, and the pair is formed through the SiO 2 film 111. An internal electrode layer 114 made of Al, Cr, ITO or the like that contacts the n + layers 112 and 113 is formed.

(2)次に、図28(b)に示すように、その内部電極層114をパターニングして、一対のn+ 層112,113に接触したソース電極115、ドレイン電極116及び前記SiO2 膜111上のゲート電極117を形成する。 (2) Next, as shown in FIG. 28B, the internal electrode layer 114 is patterned, and the source electrode 115, the drain electrode 116 and the SiO 2 film 111 in contact with the pair of n + layers 112 and 113 are patterned. The upper gate electrode 117 is formed.

(3)次に、図28(c)に示すように、前記SiO2 膜111をパターニングし、プラズマCVD又はスパッタにより、絶縁層としてのSiO2 膜(又はSi3 4 膜)118をソース電極115、ドレイン電極116、ゲート電極117を覆うように成膜し、パターニングする。次に、単結晶Si基板102上の上述したスイッチ素子105の形成領域の隣にESO膜103を作製する。この時、前記スイッチ素子105の性能を損失しないように、ESO膜103のアニーリング温度を600℃以下に低くする。また、ESO膜103の堆積手法によっては、ESO膜103中に格子欠陥等が多数生じ、アニーリング温度を1000℃以上に上げなければならない必要性が生じるが、その場合には、ESO膜103の作製、アニーリングプロセスをスイッチ素子105の作製プロセスの前段階に持ってくることも可能である。 (3) Next, as shown in FIG. 28C, the SiO 2 film 111 is patterned, and the SiO 2 film (or Si 3 N 4 film) 118 as an insulating layer is formed as a source electrode by plasma CVD or sputtering. 115, the drain electrode 116, and the gate electrode 117 are deposited and patterned. Next, an ESO film 103 is formed next to the above-described formation region of the switch element 105 on the single crystal Si substrate 102. At this time, the annealing temperature of the ESO film 103 is lowered to 600 ° C. or less so as not to lose the performance of the switch element 105. Further, depending on the deposition method of the ESO film 103, many lattice defects or the like are generated in the ESO film 103, and the annealing temperature needs to be raised to 1000 ° C. or more. In this case, the ESO film 103 is formed. It is also possible to bring the annealing process to the previous stage of the manufacturing process of the switch element 105.

(4)次に、図28(d)に示すように、ESO膜103上に、ITO膜107を成膜し、これらのパターニングを行なうことで、発光素子104を形成する。さらに、SiO2 膜118を再度パターニングし、SiO2 膜118上にドレイン電極116、ゲート電極117への上面への穴開けを行なった後、ドレイン電極116に接触する金属電極121、ゲート電極117へ接触する金属電極122を成膜する。ドレイン電極116に接触する金属電極121は、前記ITO膜107にも接触させる。 (4) Next, as shown in FIG. 28D, an ITO film 107 is formed on the ESO film 103 and patterned to form the light emitting element 104. Furthermore, the SiO 2 film 118 is patterned again, and the drain electrode 116 and the gate electrode 117 are punched on the SiO 2 film 118, and then the metal electrode 121 and the gate electrode 117 that are in contact with the drain electrode 116 are formed. A metal electrode 122 to be in contact is formed. The metal electrode 121 in contact with the drain electrode 116 is also in contact with the ITO film 107.

このような製造方法により、図27に示す発光素子104、トランジスタ108が一画素に形成された表示装置101を得ることができる。この表示装置101の等価回路を図29に示す。   With such a manufacturing method, the display device 101 in which the light-emitting element 104 and the transistor 108 illustrated in FIG. 27 are formed in one pixel can be obtained. An equivalent circuit of the display device 101 is shown in FIG.

本実施例の表示装置101は、一枚の単結晶Si基板102上に、ESO膜103を用いた構造の発光素子104と、この発光素子104を選択するスイッチ素子105とを形成したものである。単結晶Siからなるp型単結晶Si基板102は、化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ESO膜103を用いた構造の発光素子104とこの発光素子104を選択するスイッチ素子105とを従来の半導体製造プロセスにより容易に組み込むことができる。   In the display device 101 of this embodiment, a light emitting element 104 having a structure using an ESO film 103 and a switch element 105 for selecting the light emitting element 104 are formed on a single single crystal Si substrate 102. . The p-type single crystal Si substrate 102 made of single crystal Si is lower in cost and higher in physical reliability than a substrate using a compound semiconductor. Therefore, the light emitting element 104 having a structure using the ESO film 103 and this The switch element 105 for selecting the light emitting element 104 can be easily incorporated by a conventional semiconductor manufacturing process.

したがって、本実施例の表示装置101は、低コストで信頼性も良好となる。   Therefore, the display device 101 of this embodiment has low cost and good reliability.

また、発光素子として、ESO膜を用いているので、簡便で優れた表示機能を発揮させることができる。   In addition, since an ESO film is used as the light emitting element, a simple and excellent display function can be exhibited.

さらに、駆動回路を、単結晶Si基板上に表示装置とモノリシックに形成できるので、単一のウエハ上に表示装置とそのスイッチ素子とを高密度に搭載できる。   Furthermore, since the drive circuit can be formed monolithically with the display device on the single crystal Si substrate, the display device and its switch elements can be mounted on a single wafer with high density.

次に、上述した表示装置101を多数マトリックス状に展開して構成したより実用的な表示装置101Aについて図30、図31、図32を参照して説明する。   Next, a more practical display device 101A configured by developing a large number of the display devices 101 described above in a matrix will be described with reference to FIGS. 30, 31, and 32. FIG.

図30に等価的に示す表示装置101Aは、図28及び図29に示した各発光素子104を単位画素として、480行×480列のマトリックス状に構成したものである。   The display device 101A equivalently shown in FIG. 30 is configured in a matrix of 480 rows × 480 columns using the light emitting elements 104 shown in FIGS. 28 and 29 as unit pixels.

そして、各発光素子204を選択する選択素子205の各ソース電極215を列方向に配置したデータ線…,j−1,j,j+1,…に各々接続し、各ゲート電極222を行方向に配置したゲート線…,i−1,i,i+1,…に各々接続している。   Then, each source electrode 215 of the selection element 205 for selecting each light emitting element 204 is connected to data lines..., J−1, j, j + 1,... Arranged in the column direction, and each gate electrode 222 is arranged in the row direction. .., I−1, i, i + 1,...

このような構成の表示装置101Aにおいて、1分間に60枚の画像を表示しようとすると、ゲート線…,i−1,i,i+1,…には、図示しない駆動回路、たとえばシフトレジスタで(1/60)×(1/480)=34μsecのパルスを順次送ればよい。また、データについては、34μsecの間に、1,2,…,j−1,j,j+1,…の各画素にデータを加える必要があるので、34μsec/480=71nsecのパルスをデータ線…,j−1,j,j+1,…に順次送ればよい。この場合、メモリに1ライン分ためておいて1ライン一括して送るようにすることも可能である。   In the display device 101A having such a configuration, when 60 images are to be displayed in one minute, the gate lines..., I−1, i, i + 1,. / 60) × (1/480) = 34 μsec pulses may be sent sequentially. For data, since it is necessary to add data to each pixel 1, 2,..., J−1, j, j + 1,... For 34 μsec, a pulse of 34 μsec / 480 = 71 nsec is applied to the data line. It may be sent sequentially to j-1, j, j + 1,. In this case, it is possible to store one line in the memory and send one line at a time.

また、各発光素子204の発光制御は以下のようにして行なう。   Further, light emission control of each light emitting element 204 is performed as follows.

例えば、(i,j)の発光素子204を明らかにしようとすれば、iにゲートパルスが、jにデータパルスが同時に入るようにすればよい。また、ゲート線i−1にゲートパルスを送り、データ線1,3,…,j,j+2,…にデータ線を送った場合には、図32に示すように、(i−1,1),(i−1,3),…,(i−1,j),(i−1,j+2),…の各発光素子204が発光し、これらの間の各発光素子204は発光しない。   For example, in order to clarify the light emitting element 204 of (i, j), a gate pulse may be simultaneously input to i and a data pulse may be simultaneously input to j. When a gate pulse is sent to the gate line i-1 and a data line is sent to the data lines 1, 3,..., J, j + 2,..., (I-1, 1) as shown in FIG. , (I−1, 3),..., (I−1, j), (i−1, j + 2),... Emit light, and the light emitting elements 204 between them emit no light.

図33は、既述した構成の表示装置101Aのゲート線…,i−1,i,i+1,…用に垂直シフトレジスタ332を、データ線…,j−1,j,j+1,…用に水平シフトレジスタ331を組み込んだ表示装置101Bを示す。   33 shows a vertical shift register 332 for the gate lines..., I-1, i, i + 1,... Of the display device 101A having the above-described configuration, and a horizontal line for the data lines ..., j-1, j, j + 1,. A display device 101B incorporating a shift register 331 is shown.

また、図34は、記述した構成の表示装置101Aのゲート線…,i−1,i,i+1,…用に垂直シフトレジスタ332を、データ線…,j−1,j,j+1,…用にメモリ333を組み込んだ表示装置101Cを示す。   34 shows a vertical shift register 332 for the gate lines..., I-1, i, i + 1,... Of the display device 101A having the described configuration, and for the data lines ..., j-1, j, j + 1,. A display device 101C incorporating a memory 333 is shown.

このような表示装置101B,101Cの場合、駆動回路(垂直シフトレジスタ332、水平シフトレジスタ331、メモリ333)は1ウエハ上ではなく外付けしワイヤボンディングにより接続してもよいが、1つのウエハ上にモノリシックに組み込んだ方が集積度の向上を図る上でより利点が多い。   In the case of such display devices 101B and 101C, the drive circuits (vertical shift register 332, horizontal shift register 331, and memory 333) may be externally connected and connected by wire bonding instead of on one wafer. It is more advantageous to improve the degree of integration by incorporating it monolithically.

なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。   In addition, this invention is not limited to the said Example, Based on the meaning of this invention, a various deformation | transformation is possible and these are not excluded from the scope of the present invention.

本発明の発光薄膜及びその光デバイスは、光通信、自発光表示装置、光集積回路、発光源等に利用可能である。   The light-emitting thin film and the optical device of the present invention can be used for optical communication, self-luminous display devices, optical integrated circuits, light-emitting sources, and the like.

本発明の第1実施例を示す発光薄膜を有する発光素子の構成図である。It is a block diagram of the light emitting element which has a light emitting thin film which shows 1st Example of this invention. 本発明の第1実施例を示す発光薄膜を有する発光素子の発光状態を示す図である。It is a figure which shows the light emission state of the light emitting element which has a light emitting thin film which shows 1st Example of this invention. 本発明の第1実施例を示す発光薄膜を有する発光素子のエレクトロルミネッセンスのスペクトル図である。It is a spectrum figure of the electroluminescence of the light emitting element which has a light emitting thin film which shows 1st Example of this invention. 本発明の第1実施例を示す発光薄膜を有する発光素子の電流電圧特性図である。It is a current-voltage characteristic view of the light emitting element having the light emitting thin film showing the first embodiment of the present invention. 本発明の第1実施例を示す発光素子の電流に対する発光強度を示す図である。It is a figure which shows the emitted light intensity with respect to the electric current of the light emitting element which shows 1st Example of this invention. 本発明の第1実施例を示す発光素子から得られるエレクトロルミネッセンスの時間応答特性を示す図である。It is a figure which shows the time response characteristic of the electroluminescence obtained from the light emitting element which shows 1st Example of this invention. 本発明の第2実施例を示す光結合素子の概略構成図である。It is a schematic block diagram of the optical coupling element which shows 2nd Example of this invention. 本発明の第3実施例を示す光結合回路素子の概略構成図である。It is a schematic block diagram of the optical coupling circuit element which shows 3rd Example of this invention. 本発明の第3実施例を示す光結合回路素子の製造工程断面図である。It is manufacturing process sectional drawing of the optical coupling circuit element which shows 3rd Example of this invention. 本発明の第3実施例を示す光結合回路素子の発光試験を行う構成図である。It is a block diagram which performs the light emission test of the optical coupling circuit element which shows 3rd Example of this invention. 本発明の第3実施例を示す光結合回路素子の動作電流の波形を示す図である。It is a figure which shows the waveform of the operating current of the optical coupling circuit element which shows 3rd Example of this invention. 本発明の第4実施例を示す光送信素子の概略構成図である。It is a schematic block diagram of the optical transmission element which shows 4th Example of this invention. 本発明の第4実施例を示す光送信素子の製造工程断面図である。It is manufacturing process sectional drawing of the optical transmission element which shows 4th Example of this invention. 本発明の第4実施例を示す光送信素子の等価回路図である。It is an equivalent circuit diagram of the optical transmission element showing the fourth embodiment of the present invention. 本発明の第4実施例を示す光送信素子を多数マトリックス状に展開して構成した回路図である。FIG. 10 is a circuit diagram in which a large number of optical transmission elements according to a fourth embodiment of the present invention are developed in a matrix. 本発明の第4実施例を示す複数の光送信素子の各光送信部を一枚の単結晶Si基板上に列設した状態を示す図である。It is a figure which shows the state which arranged each optical transmission part of the several optical transmission element which shows 4th Example of this invention on the single-crystal Si substrate. 本発明の第4実施例を示す光送信素子の光送信部に対して各スイッチング変調素子への入力信号を示す図である。It is a figure which shows the input signal to each switching modulation element with respect to the optical transmission part of the optical transmission element which shows 4th Example of this invention. 本発明の第5実施例を示す第1の光−光変換素子の概略構成図である。It is a schematic block diagram of the 1st light-light converting element which shows 5th Example of this invention. 本発明の第5実施例を示す第1の光−光変換素子にバイアスを加えていないときのバンド図である。It is a band figure when the bias is not added to the 1st light-light converting element which shows 5th Example of this invention. 本発明の第5実施例を示す第1の光−光変換素子にバイアスを加え且つ光へ照射したときのバンド図である。It is a band figure when a bias is applied to the first light-light converting element showing the fifth embodiment of the present invention and the light is irradiated. 本発明の第5実施例を示す第2の光−光変換素子の概略構成図である。It is a schematic block diagram of the 2nd light-light conversion element which shows 5th Example of this invention. 本発明の第5実施例を示す第2の光−光変換素子にバイアスを加えていない場合のバンド図である。It is a band figure in case the bias is not added to the 2nd light-light conversion element which shows 5th Example of this invention. 本発明の第5実施例を示す第2の光−光変換素子にバイアスを加えた場合のバンド図である。It is a band figure at the time of adding a bias to the 2nd light-light converting element which shows 5th Example of this invention. 本発明の第5実施例を示す第2の光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。It is a band figure at the time of applying a bias and irradiating light to the 2nd light-light converting element which shows 5th Example of this invention. 本発明の光−光変換素子のITO膜の代わりに、Au層を直接形成した場合の光−光変換素子の概略構成図である。It is a schematic block diagram of the light-light conversion element at the time of forming Au layer directly instead of the ITO film | membrane of the light-light conversion element of this invention. 図25に示す光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。It is a band figure at the time of applying a bias and irradiating light to the light-light converting element shown in FIG. 本発明の第6実施例を示す表示装置の断面図である。It is sectional drawing of the display apparatus which shows 6th Example of this invention. 本発明の第6実施例を示す表示装置の製造工程断面図である。It is manufacturing process sectional drawing of the display apparatus which shows 6th Example of this invention. 本発明の第6実施例を示す表示装置の等価回路図である。It is the equivalent circuit schematic of the display apparatus which shows 6th Example of this invention. 本発明の第6実施例を示す表示装置を多数マトリックス状に展開して構成した表示装置を示す図である。It is a figure which shows the display apparatus comprised by expand | deploying many display apparatuses which show 6th Example of this invention in matrix form. 図30に示す表示装置のゲートに印加されるパルス(その1)を示す図である。It is a figure which shows the pulse (the 1) applied to the gate of the display apparatus shown in FIG. 図30に示す表示装置のゲートに印加されるパルス(その2)を示す図である。It is a figure which shows the pulse (the 2) applied to the gate of the display apparatus shown in FIG. 図30に示す表示装置のゲート線に垂直シフトレジスタを、データ線に水平シフトレジスタを組み込んだ表示装置を示す図である。FIG. 31 is a diagram showing a display device in which a vertical shift register is incorporated in the gate line of the display device shown in FIG. 30 and a horizontal shift register is incorporated in the data line. 図30に示す表示装置のゲート線に垂直シフトレジスタを、データ線にメモリを組み込んだ表示装置を示す図である。FIG. 31 is a diagram showing a display device in which a vertical shift register is incorporated in a gate line of the display device shown in FIG. 30 and a memory is incorporated in a data line.

符号の説明Explanation of symbols

1,25 Si基板
2 発光薄膜
3,13,16,86b ITO透明電極
4,17,34,35,86a Al電極
E 直流電源
10,24,42,92,100,102 p型単結晶Si基板
11,84,104,204 発光素子
12,23,43,96,103 ESO膜
14,26,71 受光素子
15,30 ESO膜またはn型の微結晶を含有する非晶質SiC層
18 石英ガラス
19 バリウムホウケイ酸ガラス
21 光結合回路素子
22,41,41A 光送信素子
28 下部ITO膜
29,32,51,111,118 SiO2
31 上部ITO膜
33 透明な接着剤
36 パルス発振器
37 電流計
42a,102a Al(又はAu)層
44 光送信部
45 スイッチング変調素子
47,107 ITO膜
48 FET
49 入力信号
52,53 n+
54,114 内部電極層
55,115,215 ソース電極
56,116 ドレイン電極
57,117,222 ゲート電極
58 SiO2 膜(又はSi3 4 膜)
60,61,62,121,122 金属電極
70 受光部
82 ホトダイオード
82a ホトトランジスタ
94 n+ 型単結晶Si層
99 n型単結晶Si層
101,101A,101B,101C 表示装置
105 スイッチ素子
108 トランジスタ
112,113 n+
205 選択素子
331 水平シフトレジスタ
332 垂直シフトレジスタ
333 メモリ
1, 25 Si substrate 2 Light emitting thin film 3, 13, 16, 86b ITO transparent electrode 4, 17, 34, 35, 86a Al electrode E DC power supply 10, 24, 42, 92, 100, 102 p-type single crystal Si substrate 11 , 84, 104, 204 Light-emitting element 12, 23, 43, 96, 103 ESO film 14, 26, 71 Light-receiving element 15, 30 Amorphous SiC layer containing ESO film or n-type microcrystals 18 Quartz glass 19 Barium Borosilicate glass 21 Optical coupling circuit element 22, 41, 41A Optical transmission element 28 Lower ITO film 29, 32, 51, 111, 118 SiO 2 film 31 Upper ITO film 33 Transparent adhesive 36 Pulse oscillator 37 Ammeter 42a, 102a Al (or Au) layer 44 Optical transmitter 45 Switching modulation element 47, 107 ITO film 48 FET
49 Input signal 52, 53 n + layer 54, 114 Internal electrode layer 55, 115, 215 Source electrode 56, 116 Drain electrode 57, 117, 222 Gate electrode 58 SiO 2 film (or Si 3 N 4 film)
60, 61, 62, 121, 122 Metal electrode 70 Photodetector 82 Photodiode 82a Phototransistor 94 n + type single crystal Si layer 99 n type single crystal Si layer 101, 101A, 101B, 101C Display device 105 Switch element 108 Transistor 112, 113 n + layer 205 selection element 331 horizontal shift register 332 vertical shift register 333 memory

Claims (7)

Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ったEu3 SiO3 またはEu2 SiO4 の微粒子の集合体からなることを特徴とする発光薄膜。 On the Si substrate, EuSi 2 is sputtered together with Si, and then subjected to an annealing treatment. At the time of the sputtering or annealing, Eu 3 SiO 3 or Eu 2 SiO 4 fine particles treated in an atmosphere gas to which oxygen is added. A light-emitting thin film comprising an aggregate. Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ったEu3 SiO3 またはEu2 SiO4 の微粒子の集合体からなる発光薄膜と、該発光薄膜上に形成されるITO電極を具備することを特徴とする光デバイス。 On the Si substrate, EuSi 2 is sputtered together with Si, and then subjected to an annealing treatment. At the time of the sputtering or annealing, Eu 3 SiO 3 or Eu 2 SiO 4 fine particles treated in an atmosphere gas to which oxygen is added. An optical device comprising: a light-emitting thin film comprising an aggregate; and an ITO electrode formed on the light-emitting thin film. 請求項1記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、光導波路を介して水平方向に集積される受光部を具備する光結合素子機能を有することを特徴とする光デバイス。   A light having a light coupling part function comprising: the light-emitting thin film according to claim 1 provided in a light-emitting part, the light-receiving part integrated with the Si substrate in a horizontal direction through an optical waveguide. device. 請求項1記載の発光薄膜を発光部に備え、該発光部に垂直方向に集積される受光部を具備する光結合回路素子機能を有することを特徴とする光デバイス。   An optical device comprising an optical coupling circuit element function comprising the light-emitting thin film according to claim 1 in a light-emitting portion and a light-receiving portion integrated in a direction perpendicular to the light-emitting portion. 請求項1記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、水平方向に集積されるスイッチング変調素子を前記発光部に直列接続する光送信素子機能を有することを特徴とする光デバイス。   The light-emitting thin film according to claim 1 is provided in a light-emitting part, and has a light-transmitting element function for connecting the Si substrate in common and connecting switching modulators integrated in a horizontal direction in series with the light-emitting part. Optical device. 請求項1記載の発光薄膜を発光部に備え、該発光部に垂直方向に集積される受光部を具備する光−光変換素子機能を有することを特徴とする光デバイス。   An optical device having a light-to-light conversion element function, comprising the light-emitting thin film according to claim 1 in a light-emitting part, and a light-receiving part integrated in a direction perpendicular to the light-emitting part. 請求項1記載の発光薄膜を発光部に備え、前記Si基板を共通にするとともに、水平方向に集積されるスイッチング素子を前記発光部に直列接続する表示装置機能を有することを特徴とする光デバイス。   An optical device comprising: the light-emitting thin film according to claim 1 in a light-emitting portion; and a display device function for connecting the Si substrate in common and connecting switching elements integrated in a horizontal direction in series to the light-emitting portion. .
JP2004344140A 2004-11-29 2004-11-29 LIGHT EMITTING THIN FILM AND OPTICAL DEVICE THEREOF Expired - Fee Related JP4163174B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004344140A JP4163174B2 (en) 2004-11-29 2004-11-29 LIGHT EMITTING THIN FILM AND OPTICAL DEVICE THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004344140A JP4163174B2 (en) 2004-11-29 2004-11-29 LIGHT EMITTING THIN FILM AND OPTICAL DEVICE THEREOF

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11474799A Division JP3637236B2 (en) 1999-04-22 1999-04-22 LIGHT EMITTING THIN FILM AND OPTICAL DEVICE MANUFACTURING METHOD

Publications (2)

Publication Number Publication Date
JP2005187806A true JP2005187806A (en) 2005-07-14
JP4163174B2 JP4163174B2 (en) 2008-10-08

Family

ID=34792663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344140A Expired - Fee Related JP4163174B2 (en) 2004-11-29 2004-11-29 LIGHT EMITTING THIN FILM AND OPTICAL DEVICE THEREOF

Country Status (1)

Country Link
JP (1) JP4163174B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008032737A1 (en) * 2006-09-14 2008-03-20 Panasonic Corporation Display apparatus
WO2012046489A1 (en) * 2010-10-08 2012-04-12 シャープ株式会社 Light-emitting device
CN104465411A (en) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 Wafer level package method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008032737A1 (en) * 2006-09-14 2008-03-20 Panasonic Corporation Display apparatus
JPWO2008032737A1 (en) * 2006-09-14 2010-01-28 パナソニック株式会社 Display device
US8179033B2 (en) 2006-09-14 2012-05-15 Panasonic Corporation Display apparatus
JP5014347B2 (en) * 2006-09-14 2012-08-29 パナソニック株式会社 Display device
WO2012046489A1 (en) * 2010-10-08 2012-04-12 シャープ株式会社 Light-emitting device
JP2012084331A (en) * 2010-10-08 2012-04-26 Sharp Corp Light-emitting device
CN104465411A (en) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 Wafer level package method
CN104465411B (en) * 2013-09-17 2017-05-17 中芯国际集成电路制造(上海)有限公司 Wafer level package method

Also Published As

Publication number Publication date
JP4163174B2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
JP4780637B2 (en) Electroluminescence device
JP4071360B2 (en) Semiconductor device
KR100688006B1 (en) Method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device
US5285078A (en) Light emitting element with employment of porous silicon and optical device utilizing light emitting element
CN100382338C (en) Light-emitting device of field-effect transistor type
KR100313183B1 (en) Light emitting structures in back-end of line silicon technology
US7888684B2 (en) Light emitting device and method of producing light emitting device with a semiconductor includes one of chalcopyrite and oxychacogenide
WO2005071764A1 (en) Quantum dot light-emitting device and method for manufacturing same
CN105552190A (en) Micro-light-emitting diode
US20060197436A1 (en) ZnO nanotip electrode electroluminescence device on silicon substrate
US20060197438A1 (en) Nanotip electrode electroluminescence device with contoured phosphor layer
US20230246115A1 (en) The Preparation Method and Application of An Er Doped Ga2O3 Film
JP3637236B2 (en) LIGHT EMITTING THIN FILM AND OPTICAL DEVICE MANUFACTURING METHOD
JP4163174B2 (en) LIGHT EMITTING THIN FILM AND OPTICAL DEVICE THEREOF
KR20100010827A (en) Light emitting diode and manufacturing method thereof
CN104124317B (en) A kind of inorganic electroluminescence infrared light-emitting device of neodymium-doped and preparation method thereof
JP4162042B2 (en) Thin film production method
KR20100130990A (en) Optoelectronic light emitting structure
KR101067474B1 (en) Semi-conductor light emitting device
JP3835830B2 (en) Short wavelength light emitting device
KR100693407B1 (en) Method to Make Light Emitting Devices using p-ZnO
JP3514542B2 (en) Brightness modulation type diamond light emitting device
KR100719915B1 (en) light emitting devices and manufacturing method thereof using ZnO
US20020121858A1 (en) Short wavelength ZnO light emitting device and the manufacturing method thereof
CN116190410A (en) UVPT (BJT) -LED integrated device for optical interactive display and preparation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees