JP2005183640A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2005183640A JP2005183640A JP2003421737A JP2003421737A JP2005183640A JP 2005183640 A JP2005183640 A JP 2005183640A JP 2003421737 A JP2003421737 A JP 2003421737A JP 2003421737 A JP2003421737 A JP 2003421737A JP 2005183640 A JP2005183640 A JP 2005183640A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- coat
- dicing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体ウェハに形成された半導体チップをダイシングにより個辺化して半導体装置を製造する半導体装置と半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device for manufacturing a semiconductor device by dicing a semiconductor chip formed on a semiconductor wafer by dicing, and a method for manufacturing the semiconductor device.
近年、電子機器の小型化に対応するために、半導体部品の高密度実装がますます要求されてきており、これに伴って半導体装置の小型化および薄型化が進展している。さらに、生産コスト、生産性向上のために種々の工夫がなされている。 In recent years, in order to cope with the downsizing of electronic devices, high-density mounting of semiconductor components has been increasingly demanded, and along with this, downsizing and thinning of semiconductor devices are progressing. Furthermore, various devices have been made to improve production cost and productivity.
以下、従来の半導体装置の製造方法について説明する。
図11は従来の半導体装置を示す図である。
図11において、半導体装置1は外部との電気信号のやりとりを行う半導体装置電極11を具備している。
Hereinafter, a conventional method for manufacturing a semiconductor device will be described.
FIG. 11 shows a conventional semiconductor device.
In FIG. 11, the
ここで、半導体装置1にはダイシングなどによる半導体装置1の個片化加工時の衝撃力や、個片化された半導体装置1への外力などによってチッピング101が発生する。さらに、主にメタルを材料としているスクライブPCM(プロセスコントロールモジュール)はダイシングなどの加工をすると延性材料のためメタルばり102が発生する。
Here, the
このチッピング101は半導体装置1の強度を低下させ、最悪の場合にはチッピング101が起点となって半導体装置1が割れ破壊してしまうこともあり、半導体装置1の致命的欠陥につながるという問題点があった。また、チッピング101による半導体装置1の欠けは、個片化以降の半導体装置製造工程での不良の原因やカスタマーでの実装不良につながる。さらにに、このメタルばり102は個片化以降の半導体装置製造工程、特にダイスボンディングでの半導体装置1の保持不良やメタルばり102が半導体装置1より脱落し半導体装置電極11に付着することでワイヤーボンディング不良の原因ともなり、強いてはカスタマーでの実装不良につながるという問題点があった。
This
図12は従来の半導体装置の製造方法を示す図である。
まず、図12(a)に示す工程で、複数の半導体装置1とその半導体装置1間にダイシング可能な半導体装置スクライブ部12およびウェハ製造プロセスでの出来映え管理のための半導体装置スクライブPCM13を具備する半導体ウェハを用意する。その後、図12(b)に示す工程でダイシングテープ6に貼付された半導体装置1に切削水103をかけながら、ダイシングブレード5により半導体装置1を個片化させる。ここで、ダイシングブレード5は、一般的にダイヤモンド砥粒とダイヤモンド砥粒を保持するボンド剤で構成されている。従って、ダイシングブレード5による個片化加工は半導体装置1スクライブ部12を破砕しながら加工するため、図12(c)に示すチッピング101を誘発する原因となってしまう。また、半導体装置スクライブPCM13は主にメタルを主材料とする延性金属材料で構成されているためダイシングなどの個片化加工で、半導体装置スクライブPCM13はメタルばり102となってしまう。このメタルばり102も延性材料のため、個片化しても中には半導体装置1に残っている場合があるが突発性外力によっては半導体装置1から脱落してしまう(例えば、特許文献1,特許文献2参照)。
First, in the process shown in FIG. 12A, a plurality of
従って、従来の半導体装置の製造方法では、チッピング101もしくはメタルばり102を抑制するダイシング条件の抽出や半導体装置スクライブ部12の構造対策などにより、チッピング101もしくはメタルばり102を最小限に抑制する取組みをしていた。しかしながら、ダイシングブレード5による加工ではチッピング101もしくはメタルばり102は必然的に発生するため半導体装置1の品質低下を解消することはできなかった。
Therefore, in the conventional method for manufacturing a semiconductor device, an effort to minimize the
本発明は上記課題に鑑みなされたものであって、その目的は、チッピングもしくはメタルばりが発生しても、半導体装置はチッピングによる強度低下を防止し、突発性外力が半導体装置に加わっても半導体装置からメタルばりが脱落することがなくなり半導体装置の品質が安定することである。さらに、生産性を向上し、品質の良い半導体装置と半導体装置の半導体装置の製造方法を提供することである。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and the object of the present invention is to prevent the semiconductor device from decreasing in strength due to chipping even if chipping or metal flash occurs, and to prevent the semiconductor device from being subjected to sudden external force applied to the semiconductor device. The metal beam is not dropped from the device, and the quality of the semiconductor device is stabilized. It is another object of the present invention to provide a semiconductor device and a semiconductor device manufacturing method for improving the productivity and the quality of the semiconductor device.
上記目的を達成するために、本発明の請求項1記載の半導体装置は、複数の電極を具備する半導体装置であって、半導体装置の側面および半導体装置電極面側の少なくとも半導体装置電極に到らない領域に半導体装置と同一または異種の材料で形成された任意の形状のコート部を有することを特徴とする。
In order to achieve the above object, a semiconductor device according to
請求項2記載の半導体装置は、請求項1記載の半導体装置において、前記コート部が前記半導体装置の半導体装置電極面と対向する半導体装置底面側にまでおよぶことを特徴とする。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the coat portion extends to the bottom surface side of the semiconductor device facing the semiconductor device electrode surface of the semiconductor device.
請求項3記載の半導体装置は、請求項1または請求2のいずれかに記載の半導体装置において、前記コート部の材料はメッキ可能な金属系材料もしくは熱硬化性樹脂材料であることを特徴とする。 According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the material of the coat portion is a metal material that can be plated or a thermosetting resin material. .
請求項4記載の半導体装置の製造方法は、数の半導体素子を形成した半導体ウェハをスクライブ領域でダイシングして半導体装置を製造する半導体装置の製造方法であって、前記半導体ウェハの半導体装置電極面にコートマスクを貼り付ける工程と、前記半導体ウェハをコート液中に浸漬する工程と、前記半導体ウェハをダイシングしながら前記半導体装置の側面および半導体装置電極面側の少なくとも前記半導体装置電極に到らない領域にコート部を形成する工程と、前記コートマスクを除去する工程とを有し、半導体装置の切断面にコート部を設けることを特徴とする。
5. The method of manufacturing a semiconductor device according to
請求項5記載の半導体装置の製造方法は、複数の半導体素子を形成した半導体ウェハをスクライブ領域でダイシングして半導体装置を製造する半導体装置の製造方法であって、前記半導体ウェハの半導体装置電極面にコートマスクを貼り付ける工程と、前記半導体ウェハをダイシングする工程と、ダイシングして個辺化した半導体チップをコート液中に浸漬して半導体装置の側面および半導体装置電極面側の少なくとも前記半導体装置電極に到らない領域にコート部を形成する工程と、前記コートマスクを除去する工程とを有し、半導体装置の切断面にコート部を設けることを特徴とする。
6. The method of manufacturing a semiconductor device according to
請求項6記載の半導体装置の製造方法は、複数の半導体素子を形成した半導体ウェハをスクライブ領域でダイシングして半導体装置を製造する半導体装置の製造方法であって、前記半導体ウェハをコート液中に浸漬する工程と、
前記半導体ウェハをダイシングしながら前記半導体装置の側面および半導体装置電極面側の少なくとも前記半導体装置電極に到らない領域にコート部を形成する工程と、
を有し、半導体装置の切断面にコート部を設けることを特徴とする。
The method for manufacturing a semiconductor device according to
Forming a coat portion in a region not reaching the semiconductor device electrode at least on a side surface of the semiconductor device and a semiconductor device electrode surface side while dicing the semiconductor wafer;
And a coat portion is provided on the cut surface of the semiconductor device.
請求項7記載の半導体装置の製造方法は、複数の半導体素子を形成した半導体ウェハをスクライブ領域でダイシングして半導体装置を製造する半導体装置の製造方法であって、前記半導体ウェハの半導体装置電極面にコートマスクを貼り付ける工程と、前記半導体ウェハをダイシングする工程と、ダイシングして個辺化した前記半導体チップをコート液中に浸漬して半導体装置の側面および半導体装置電極面側の少なくとも前記半導体装置電極に到らない領域にコート部を形成する工程と、を有し、半導体装置の切断面にコート部を設けることを特徴とする。
8. The method of manufacturing a semiconductor device according to
請求項8記載の半導体装置の製造方法は、請求項4または請求項5のいずれかに記載の半導体装置の製造方法において、前記コート部を形成する工程において、半導体装置を接着するダイシングテープを半導体装置底面に貼付することを特徴とする。
The method of manufacturing a semiconductor device according to
請求項9記載の半導体装置の製造方法は、請求項4または請求項5のいずれかに記載の半導体装置の製造方法において、前記コート部を形成する工程において、半導体装置底面の側面付近以外により半導体装置を固定する形態の半導体装置固定治具を用いて前記半導体装置を固定し、前記形成されるコート部が前記半導体装置の半導体装置電極面と対向する半導体装置底面側にまでおよぶことを特徴とする。
A method for manufacturing a semiconductor device according to
請求項10記載の半導体装置の製造方法は、請求項4または請求項5のいずれかに記載の半導体装置の製造方法において、前記コート液は導電性を有し、前記コート液と前記半導体装置を電気的に接続して通電させることによって、コート液成分を半導体装置に付着させてコート部を形成することを特徴とする。
The method of manufacturing a semiconductor device according to
請求項11記載の半導体装置の製造方法は、請求項4または請求項5のいずれかに記載の半導体装置の製造方法において、前記コート液は導電性を有し、ダイシングに用いるダイシングブレードと前記半導体装置を電気的に接続して通電させることによって、コート液成分を半導体装置に付着させてコート部を形成することを特徴とする。
The method of manufacturing a semiconductor device according to
請求項12記載の半導体装置の製造方法は、請求項4または請求項5のいずれかに記載の半導体装置の製造方法において、前記コート液は半導体装置材料と結合しやすいコート液であることを特徴とする。
The method for manufacturing a semiconductor device according to
請求項13記載の半導体装置の製造方法は、請求項4記載の半導体装置の製造方法において、前記コート液は熱硬化性樹脂を成分とし、ダイシング時の切断加工発熱により熱硬化性樹脂を硬化させ、コート液成分を半導体装置に付着させてコート部を形成することを特徴とする。
The method of manufacturing a semiconductor device according to
請求項14記載の半導体装置の製造方法は、請求項4または請求項5のいずれかに記載の半導体装置の製造方法において、前記コートマスクの外形もしくはコートマスク平面内を任意の形状に作製することにより任意の形状のコート部を形成することを特徴とする。
A method of manufacturing a semiconductor device according to claim 14 is the method of manufacturing a semiconductor device according to
以上により、半導体装置底面側にチッピングが発生してもチッピング部にコーティングされているため半導体装置の強度向上とチッピングによる半導体装置の欠けを防止でき半導体装置の品質向上が提供できる。さらにメタルばりもコーティングされるため突発性外力が半導体装置に加わっても半導体装置からメタルばりが脱落することがなくなり半導体装置の品質が安定する。 As described above, even when chipping occurs on the bottom surface side of the semiconductor device, the chipping portion is coated, so that the strength of the semiconductor device and chipping of the semiconductor device due to chipping can be prevented, thereby improving the quality of the semiconductor device. Further, since the metal flash is also coated, the metal flash does not fall off from the semiconductor device even when sudden external force is applied to the semiconductor device, and the quality of the semiconductor device is stabilized.
本発明の半導体装置によると、半導体装置にチッピングが発生していてもコート部が存在するために、チッピングによる半導体装置の強度低下を防止し、かつ、チッピングを起点に半導体装置が破壊することがなくなり半導体装置1の品質が向上する。また、メタルばりもコーティングされるため突発性外力が半導体装置に加わっても半導体装置からメタルばりが脱落することがなくなり半導体装置の品質が安定する。さらに、コート部が存在する故に外力による半導体装置へのダメージリスクが回避でき、半導体装置の品質が向上しかつ安定する。また、本発明の製造方法および製造装置によると、既存にある工程フローおよび設備を流用もしくは一部を改造するのみで、任意の所望する半導体装置の部位にコート部をコーティングすることができ、生産性が高く、容易にコート部付き半導体装置が提供することができる。
According to the semiconductor device of the present invention, even if chipping has occurred in the semiconductor device, the coat portion is present, so that a reduction in strength of the semiconductor device due to chipping can be prevented, and the semiconductor device can be destroyed starting from chipping. The quality of the
本発明の実施の形態について図面を参照しながら説明する。
図1は本発明の半導体装置の底面側に到らないコート部を有するコート半導体装置を示す図であり、図2は本発明の半導体装置の底面側にまでコート部を有するコート半導体装置を示す図である。
Embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a coated semiconductor device having a coating portion that does not reach the bottom surface side of the semiconductor device of the present invention, and FIG. 2 shows a coated semiconductor device having a coating portion on the bottom surface side of the semiconductor device of the present invention. FIG.
図1および図2において、それぞれ、半導体装置電極11を具備した半導体装置1の側面および半導体装置電極面側に少なくとも半導体装置電極11に到らないコート部2を備えている。ただし、半導体装置電極11を使用しない場合はコート部2が半導体装置電極11に到るもしくはコートされても構わない。半導体装置電極11を使用しない場合とは、例えば、半導体装置1の特性評価のみの為の半導体装置電極11で、半導体装置1の個片化前のプローブ検査で使用するがワイヤーボンディングせず、コートされてもワイヤーボンディング上、支障をきたさない場合などを指す。ここで図1は、コート部2が半導体装置1の底面側に到らないコート部2の形状をしており、図2はコート部2が半導体装置1の底面側にまでコート部2を有する形状をしている。図1、図2ともに半導体装置1にチッピング101が発生していてもコート部2が存在するために、チッピング101による半導体装置1の強度低下を防止し、かつ、チッピング101を起点に半導体装置1が破壊することがなくなり、またメタルばり102もコーティングされるため突発性外力が半導体装置1に加わっても半導体装置1からメタルばり102が脱落することがなくなり、半導体装置の品質が安定する。さらに、コート部2が存在する故に外力による半導体装置1へのダメージリスクが回避でき、半導体装置1の品質が向上しかつ安定する。
In FIG. 1 and FIG. 2, a
図3,図4は本発明のコート半導体装置の製造方法を示すフロー図である。まず、図3(a)では半導体装置電極11を具備した半導体装置1と半導体装置スクライブ部12およびウェハ製造プロセスでの出来映え管理のための半導体装置スクライブPCM13を含む半導体ウェハを用意する。次に、図3(b)に示すように、次工程で半導体装置電極11にコート部2がコーティングされないように少なくとも半導体装置電極11上にコートマスク4を貼付する。次に、図4(a)に示すように図3(b)でコートマスク4を貼付した半導体ウェハをダイシングテープ6に貼付し、さらに、コート液3内でダイシングブレード5により、個片化しながら半導体装置1の側面および半導体装置電極面側の少なくとも半導体装置電極11に到らない箇所にコート液3をコーティングする。ここで、本実施例では半導体装置1の側面および半導体装置電極面側に少なくとも半導体装置電極11に到らない箇所にコート液3をコーティングしたが、後述する実施例ではダイシングテープ6の形状並びにダイシングテープ6以外の固定治具形状を工夫すれば、半導体装置1の底面側にまでコート部2を有する形状を作製できる。また、コート液3の半導体装置1へのコーティング方法は後述する方法でしても構わない。次に、図4(b)に示すようにコート液3がコーティングされた半導体装置1に貼付されたコートマスク4を剥せば、個片化したコート付き半導体装置1が製造できる。なお、個片化しながらコート液をコーティングしなくても個片化した後にコート液3をコーティングしても構わなく、例えば、図4に示す工程フローで図4(b)の後にコート液3に個片化のみした半導体装置1を入れて、半導体装置1の所望部位にコート液3をコーティングしても構わない。この図3に示すコートダイシングの工程フローの1実施例を使えば、コート液3がコーティングされた半導体装置1が個片化した状態で既存フローに近い形態で製造でき、かつ、半導体装置1にチッピング101が発生していてもコート部2が存在するために、チッピング101による半導体装置1の強度低下を防止し、チッピング101を起点に半導体装置1が破壊することがなくなる。また、メタルばり102もコーティングされるため突発性外力が半導体装置1に加わっても半導体装置1からメタルばり102が脱落することがなくなり半導体装置の品質が安定する。さらに、コート部2が存在する故に外力による半導体装置1へのダメージリスクが回避でき、半導体装置1の品質が向上し、かつ安定する。
3 and 4 are flowcharts showing a method for manufacturing a coated semiconductor device according to the present invention. First, in FIG. 3A, a semiconductor wafer including the
図5は本発明のコートダイシングを説明する図である。
図5のように、コートマスク4を貼付した半導体ウェハをダイシングテープ6に貼付し、さらにコート液3内でダイシングブレード5により、個片化しながら半導体装置1の側面および半導体装置電極面側に少なくとも半導体装置電極11に到らない箇所にコート液3を図1のようにコーティングする。なお、個片化しながらコート液をコーティングしなくても個片化した後にコート液3をコーティングしても構わない。ここで、半導体装置1の半導体装置電極面側に対向する底面側は半導体装置1がダイシングテープ6に貼付されているため、ダイシングテープ6がコートマスク4と同様の役目を果たして半導体装置1の半導体装置電極面側に対向する底面側がコート液3でコーティングされない。この図5のコートダイシングの1実施例を使えば、ダイシングテープ6がコートマスクと同様の役目を果たして半導体装置1の半導体装置電極面側に対向する底面側がコート液3でコーティングされず、コートマスク4が不要で安価にコート半導体装置が製造できる。
FIG. 5 is a diagram illustrating the coat dicing according to the present invention.
As shown in FIG. 5, the semiconductor wafer with the
図6は本発明の半導体装置固定治具を用いたコートダイシングを説明する図である。
図6のように、コートマスク4を貼付した半導体ウェハを半導体装置固定治具7に貼付し、さらに、コート液3内でダイシングブレード5により、個片化しながら半導体装置1の側面および半導体装置電極面側に少なくとも半導体装置電極11に到らない箇所にコート液3を図2のようにコーティングする。なお、個片化しながらコート液をコーティングしなくても個片化した後にコート液3をコーティングしても構わない。ここで、半導体装置1の半導体装置電極面側に対向する底面側の側面近傍付近は、半導体装置固定治具7が無い形状をしており半導体装置1とコート液3が接触している状態としている為、半導体装置1の半導体装置電極面側に対向する底面側の側面近傍付近はコート液3でコーティングされる。
FIG. 6 is a view for explaining coat dicing using the semiconductor device fixing jig of the present invention.
As shown in FIG. 6, the semiconductor wafer to which the
このように半導体装置固定治具7を用いることにより、半導体装置1の半導体装置電極面側に対向する底面側の側面近傍付近はコート液3でコーティングできる。さらに、半導体装置固定治具7はダイシングテープ6と異なり複数枚の半導体ウェハを繰り返し使用可能であり、ダイシングテープ6代のランニングコストが不要で安価にコート半導体装置が製造できることも可能となる。
By using the semiconductor
図7は本発明の第1の電解コートダイシングを説明する図である。
図7のように、コートマスク4を貼付した半導体ウェハをダイシングテープ6に貼付し、さらにコート液3内でダイシングブレード5により、個片化しながら半導体装置1の側面および半導体装置電極面側に少なくとも半導体装置電極11に到らない箇所にコート液3を図1のようにコーティングする。ここでは、電解タイプのコート液であれば導電する必要があるため、コーティングしたい半導体装置1と導電性コート液層9とにコート電源8を介在させることによって、半導体装置1をカソード側、導電性コート液層9をアノード側にすることで、電位差にてコート液2中の金属イオンが、半導体装置1のコートマスク、ダイシングテープ6以外の部位に付着(メッキ成長)しコーティングされる。半導体装置1のコートマスク、ダイシングテープ6の部位は金属イオンが半導体装置1に付着しないためコーティングされない、コート液3を半導体装置1の所望部位にコーティングすることができる。なお、個片化しながらコート液をコーティングしなくても、個片化した半導体チップに導電することにより、コート液3をコーティングしても構わない。
FIG. 7 is a view for explaining the first electrolytic coating dicing of the present invention.
As shown in FIG. 7, the semiconductor wafer with the
この図7の電解コートダイシングの1実施例を使えば、電解タイプのコート液であっても半導体装置1にコート液3をコーティングすることができる。
図8は本発明の第2の電解コートダイシングを説明する図である。
If one embodiment of the electrolytic coating dicing shown in FIG. 7 is used, the
FIG. 8 is a view for explaining the second electrolytic coating dicing of the present invention.
図8のように、コートマスク4を貼付した半導体ウェハをダイシングテープ6に貼付し、さらにコート液3内でダイシングブレード5により、個片化しながら半導体装置1の側面および半導体装置電極面側に少なくとも半導体装置電極11に到らない箇所にコート液3を図1のようにコーティングする。ここでは、電解タイプのコート液であれば導電する必要があるため、コーティングしたい半導体装置1とダイシングブレード5とをコート電源8を介在させることによって、コート液3を半導体装置1の所望部位にコーティングすることができる。なお、個片化しながらコート液をコーティングしなくても、個片化した半導体チップに導電することにより、コート液3をコーティングしても構わない。
As shown in FIG. 8, the semiconductor wafer with the
この図8の電解コートダイシングの1実施例を使えば、電解タイプのコート液であっても半導体装置1にコート液3をコーティングすることができる。
図9の無電解コートダイシングの1実施例である。
If one embodiment of the electrolytic coating dicing shown in FIG. 8 is used, the
10 is an example of the electroless coat dicing of FIG. 9.
図9のように、コートマスク4を貼付した半導体ウェハをダイシングテープ6に貼付し、さらに、コート液3内でダイシングブレード5により、個片化しながら半導体装置1の側面および半導体装置電極面側に少なくとも半導体装置電極11に到らない箇所にコート液3を図1のようにコーティングする。ここでは、無電解タイプのコート液であるので導電する必要が無く、半導体装置材料と結合しやすいコート液を用いることによって、コート液3を半導体装置1の所望部位にコーティングすることができる。なお、個片化しながらコート液をコーティングしなくても、コート液3中でダイシングせずに個片化した後に個辺化した半導体チップをコート液3に浸してコート液3をコーティングしても構わない。
As shown in FIG. 9, the semiconductor wafer with the
この図9の無電解コートダイシングの1実施例を使えば、無電解コート液であれば半導体装置1にコート液3をコーティングすることができる。
ここで、以上の説明で用いたコート液を構成する材料はメッキ可能な金属系材料を用いることができる。
If one embodiment of the electroless coating dicing of FIG. 9 is used, the
Here, as the material constituting the coating liquid used in the above description, a metal material that can be plated can be used.
図10は本発明の熱硬化性樹脂コートダイシングを説明する図である。
図10のように、コートマスク4を貼付した半導体ウェハをダイシングテープ6に貼付し、さらに、コート液3内でダイシングブレード5により、個片化しながら半導体装置1の側面および半導体装置電極面側に少なくとも半導体装置電極11に到らない箇所にコート液3を図1のようにコーティングする。ここでは、熱硬化性樹脂タイプのコート液であるので導電する必要が無く、半導体装置1のダイシングブレード5による個片化時に発生する切断加工発熱10によって、コート液3を半導体装置1の所望部位にコーティングすることができる。このように切断加工発熱を用いることにより、熱硬化性樹脂コート液であれば半導体装置1にコート液3をコーティングすることができる。なお、本実施形態での熱硬化性樹脂としてはエポキシ系樹脂を使用し、切断加工発熱10は180℃以上であった。
FIG. 10 is a diagram for explaining the thermosetting resin coat dicing of the present invention.
As shown in FIG. 10, the semiconductor wafer with the
以上の本実施形態での条件としては、個片化時のダイシング条件はカット速度1〜200mm/sec、回転数2万〜6万rpmであり、ダイシングブレードとして砥粒はダイヤモンド、立方晶窒化ホウ素、GC、A、WA等の材質で、ダイシングブレードボンドは電着、電鋳等のニッケル等の金属をメッキしたもの、またはフリット、セラミック等を焼結したビトリファイド、またはフェノールレジン等の熱硬化性樹脂を焼結したレジン、または銅、すず等の各種メタルを用い焼結したメタル、等の材質で、さらに、ダイシングテープ接着剤はアクリル系、シリコン系、またはフェノール系またはエポキシ系等を主成分とする接着剤であった。 As the conditions in this embodiment, the dicing conditions at the time of singulation are a cutting speed of 1 to 200 mm / sec and a rotational speed of 20,000 to 60,000 rpm, and the abrasive grains are diamond and cubic boron nitride as a dicing blade. , GC, A, WA, etc., dicing blade bond is plated with metal such as nickel, such as electrodeposition, electroforming, vitrified, sintered frit, ceramic, etc., or thermosetting such as phenol resin Resin sintered resin, or metal sintered using various metals such as copper and tin, and dicing tape adhesives are mainly acrylic, silicone, phenolic or epoxy. It was an adhesive.
また、コートマスクの外形もしくはコートマスク平面内を任意の形状に作製することで、コート液を半導体装置に上記コートマスク形状を転写し、任意の形状のコーティングした半導体装置を製造することができる。この半導体装置と半導体装置の製造方法によれば、コートマスクを任意の所望する形状に作製するのみで、半導体装置表面に任意のコーティングをした形状を作製でき、例えば導電性コート液を使えばコーティング形状を配線などに応用でき、付加価値の高い品質の安定した半導体装置が提供できる。 In addition, by forming the outer shape of the coat mask or the inner surface of the coat mask into an arbitrary shape, the coated mask shape can be transferred to the semiconductor device, and a coated semiconductor device having an arbitrary shape can be manufactured. According to the semiconductor device and the method for manufacturing the semiconductor device, it is possible to produce a shape in which an arbitrary coating is formed on the surface of the semiconductor device only by producing a coat mask in any desired shape. The shape can be applied to wiring and the like, and a stable semiconductor device with high added value and quality can be provided.
さらに、コート液として、半導体装置と同一の材料、または、異種の材料を適宜使用でき、半導体装置の異種の材料において、メッキであれば金属系、樹脂コートであれば熱硬化性樹脂などと工法の選択幅が広がる。 Further, as the coating liquid, the same material as the semiconductor device or a different material can be used as appropriate. In the different material of the semiconductor device, a metal system is used for plating, and a thermosetting resin is used for resin coating. The range of choices expands.
本発明は、ダイシングの際に半導体装置の品質の劣化を防ぐことを可能とし、半導体装置および半導体装置の製造方法等に有用である。 The present invention makes it possible to prevent deterioration of the quality of a semiconductor device during dicing, and is useful for a semiconductor device, a method for manufacturing a semiconductor device, and the like.
1 半導体装置
2 コート部
3 コート液
4 コートマスク
5 ダイシングブレード
6 ダイシングテープ
7 半導体装置固定治具
8 コート電源
9 導電性コート液層
10 切断加工発熱
11 半導体装置電極
12 半導体装置スクライブ部
13 半導体装置スクライブPCM
101 チッピング
102 メタルばり
103 切削水
DESCRIPTION OF
101
Claims (14)
半導体装置の側面および半導体装置電極面側の少なくとも半導体装置電極に到らない領域に半導体装置と同一または異種の材料で形成された任意の形状のコート部を有することを特徴とする半導体装置。 A semiconductor device comprising a plurality of electrodes,
What is claimed is: 1. A semiconductor device, comprising: a side surface of a semiconductor device; and a semiconductor device electrode surface side at least in a region that does not reach the semiconductor device electrode;
前記半導体ウェハの半導体装置電極面にコートマスクを貼り付ける工程と、
前記半導体ウェハをコート液中に浸漬する工程と、
前記半導体ウェハをダイシングしながら前記半導体装置の側面および半導体装置電極面側の少なくとも前記半導体装置電極に到らない領域にコート部を形成する工程と、
前記コートマスクを除去する工程と
を有し、半導体装置の切断面にコート部を設けることを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method for manufacturing a semiconductor device by dicing a semiconductor wafer on which a plurality of semiconductor elements are formed in a scribe region,
Attaching a coat mask to the semiconductor device electrode surface of the semiconductor wafer;
Immersing the semiconductor wafer in a coating solution;
Forming a coat portion in a region not reaching the semiconductor device electrode at least on a side surface of the semiconductor device and a semiconductor device electrode surface side while dicing the semiconductor wafer;
And a step of removing the coat mask, wherein a coat portion is provided on a cut surface of the semiconductor device.
前記半導体ウェハの半導体装置電極面にコートマスクを貼り付ける工程と、
前記半導体ウェハをダイシングする工程と、
ダイシングして個辺化した半導体チップをコート液中に浸漬して半導体装置の側面および半導体装置電極面側の少なくとも前記半導体装置電極に到らない領域にコート部を形成する工程と、
前記コートマスクを除去する工程と
を有し、半導体装置の切断面にコート部を設けることを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method for manufacturing a semiconductor device by dicing a semiconductor wafer on which a plurality of semiconductor elements are formed in a scribe region,
Attaching a coat mask to the semiconductor device electrode surface of the semiconductor wafer;
Dicing the semiconductor wafer;
A step of immersing a semiconductor chip that has been diced into individual pieces in a coating solution to form a coat portion in a region that does not reach at least the semiconductor device electrode on the side surface of the semiconductor device and the semiconductor device electrode surface side;
And a step of removing the coat mask, wherein a coat portion is provided on a cut surface of the semiconductor device.
前記半導体ウェハをコート液中に浸漬する工程と、
前記半導体ウェハをダイシングしながら前記半導体装置の側面および半導体装置電極面側の少なくとも前記半導体装置電極に到らない領域にコート部を形成する工程と、
を有し、半導体装置の切断面にコート部を設けることを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method for manufacturing a semiconductor device by dicing a semiconductor wafer on which a plurality of semiconductor elements are formed in a scribe region,
Immersing the semiconductor wafer in a coating solution;
Forming a coat portion in a region not reaching the semiconductor device electrode at least on a side surface of the semiconductor device and a semiconductor device electrode surface side while dicing the semiconductor wafer;
And a coating part is provided on the cut surface of the semiconductor device.
前記半導体ウェハの半導体装置電極面にコートマスクを貼り付ける工程と、
前記半導体ウェハをダイシングする工程と、
ダイシングして個辺化した前記半導体チップをコート液中に浸漬して半導体装置の側面および半導体装置電極面側の少なくとも前記半導体装置電極に到らない領域にコート部を形成する工程と、
を有し、半導体装置の切断面にコート部を設けることを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method for manufacturing a semiconductor device by dicing a semiconductor wafer on which a plurality of semiconductor elements are formed in a scribe region,
Attaching a coat mask to the semiconductor device electrode surface of the semiconductor wafer;
Dicing the semiconductor wafer;
A step of immersing the semiconductor chip diced into individual pieces in a coating solution to form a coat portion on a side surface of the semiconductor device and a region not reaching the semiconductor device electrode on the semiconductor device electrode surface side;
And a coating part is provided on the cut surface of the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421737A JP2005183640A (en) | 2003-12-19 | 2003-12-19 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421737A JP2005183640A (en) | 2003-12-19 | 2003-12-19 | Semiconductor device and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183640A true JP2005183640A (en) | 2005-07-07 |
Family
ID=34782828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003421737A Pending JP2005183640A (en) | 2003-12-19 | 2003-12-19 | Semiconductor device and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005183640A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165855A (en) * | 2005-11-16 | 2007-06-28 | Denso Corp | Machining method of chip and wafer |
JP2009088341A (en) * | 2007-10-01 | 2009-04-23 | Denso Corp | Method of processing chip and wafer |
-
2003
- 2003-12-19 JP JP2003421737A patent/JP2005183640A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165855A (en) * | 2005-11-16 | 2007-06-28 | Denso Corp | Machining method of chip and wafer |
JP2009088341A (en) * | 2007-10-01 | 2009-04-23 | Denso Corp | Method of processing chip and wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405137B2 (en) | Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves | |
US11842968B2 (en) | Power semiconductor device and substrate with dimple region | |
TW454274B (en) | Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same | |
JP4098673B2 (en) | Manufacturing method of semiconductor package | |
JP2015119170A (en) | Manufacturing method of semiconductor chip, semiconductor chip and semiconductor device | |
KR20090036521A (en) | Method of manufacturing substrate | |
JP2014528646A (en) | Method for forming a connection portion used for bonding with a large diameter wire or strip between a metal molded body and a power semiconductor | |
JP7426440B2 (en) | Substrates for semiconductor devices and semiconductor devices | |
JP2010087490A (en) | Semiconductor device and semiconductor device manufacturing method | |
KR20170104376A (en) | Semiconductor package and manufacturing method thereof | |
JPWO2015068597A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2015185619A (en) | Substrate for semiconductor device, manufacturing method of substrate, semiconductor device and semiconductor device manufacturing method | |
WO2009113267A1 (en) | Semiconductor device and semiconductor device fabrication method | |
JP2001144123A (en) | Method of manufacturing semiconductor device and the semiconductor device | |
JP2006351950A (en) | Semiconductor device and method for manufacturing the same | |
JP2011108818A (en) | Manufacturing method of lead frame and manufacturing method of semiconductor device | |
JP2005183640A (en) | Semiconductor device and method for manufacturing the same | |
JP2003158140A (en) | Semiconductor package, manufacturing method thereof, module and electronic instrument | |
JP2018018992A (en) | Metal-ceramic circuit board and manufacturing method thereof | |
JP2005277103A (en) | Semiconductor wafer, support, method of manufacturing semiconductor wafer, spacer and semiconductor device | |
JP2019153902A (en) | Method for manufacturing composite substrate | |
JP2009100436A (en) | Method of manufacturing piezoelectric device | |
JP4829161B2 (en) | Manufacturing method of semiconductor device | |
JP6889531B2 (en) | Substrates for semiconductor devices and their manufacturing methods, semiconductor device manufacturing methods | |
JP6579667B2 (en) | Semiconductor device substrate manufacturing method and semiconductor device manufacturing method |