JP2005182081A

JP2005182081A - 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置

Info

Publication number: JP2005182081A
Application number: JP2005040313A
Authority: JP
Inventors: Masahiro Yasukawa; 昌宏安川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-10-22
Filing date: 2005-02-17
Publication date: 2005-07-07
Anticipated expiration: 2017-10-21
Also published as: JP4222326B2

Abstract

【課題】半導体装置でパシベーション膜として一般的に使用されている減圧ＣＶＤ法による窒化シリコン膜は、膜厚の１０％程度のばらつきが生じるので、これを反射型液晶パネルに用いると、パシベーション膜の膜厚のばらつきによって反射率が大きく変化したり、液晶の屈折率が変動したりするという不具合がある。
【解決手段】基板（１）上に反射電極（１４）がマトリックス状に形成されるとともに各反射電極に対応して各々トランジスタが形成され、前記トランジスタを介して前記反射電極に電圧が印加されるように構成された液晶パネル用基板において、パシベーション膜（１７）として、膜厚が５００〜２０００オングストロームの酸化シリコン膜を使用し、入射光の波長に応じて膜厚を適当な値に設定するようにした。
【選択図】図１

Description

本発明は、液晶パネルさらには反射型液晶パネルに関し、特に半導体基板や絶縁基板に形成されたスイッチング素子によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。さらには、それを用いた電子機器及び投写型表示装置に関する。

従来、投写型表示装置のライトバルブに用いられるアクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコンを用いた薄膜トランジスタ（ＴＦＴ）アレーを形成した構造の液晶パネルが実用化されている。

上記ＴＦＴを用いたアクティブマトリックス液晶パネルは透過型の液晶パネルであって、画素電極が透明導電膜により形成されている。透過型液晶パネルにおいては、各画素に設けられたＴＦＴのようなスイッチング素子の形成領域は透過領域ではないため、もともと開口率が低く、パネルの解像度がＸＧＡ，ＳＶＧＡと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。

そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板や絶縁基板に形成されたトランジスタにより、反射電極となる画素電極をスイッチングするようにした反射型アクティブマトリックス液晶パネルが考えられるようになってきた。

従来、このような反射型液晶パネルでは、反射電極の形成される基板に必ずしも保護膜としてパシベーション膜を設ける必要性がないため省略されていた。そこで、本発明者は、反射型液晶パネル用基板にパシベーション膜を設けることについて検討した。

一般に半導体装置ではパシベーション膜として、減圧ＣＶＤ法等により形成される窒化シリコン膜を使用することが多い。ところで、ＣＶＤ法により形成されるパシベーション膜は、現在の技術では膜厚の１０％程度のばらつきが生じるのを避けることが困難である。しかるに、反射型液晶パネルでは、パシベーション膜の膜厚のばらつきによって反射率が大きく変化したり、液晶の屈折率が変動したりするという不具合がある。

この発明の目的は、反射率が大きくばらついたりすることのないパシベーション膜を有する信頼性の高い反射型液晶パネル用の基板および液晶パネルを提供することにある。

この発明の他の目的は、信頼性が高くしかも画質の優れた反射型液晶パネルおよびそれを用いた電子機器及び投写型表示装置を提供することにある。

この発明は、上記目的を達成するため、本発明は、基板上に画素領域を形成し、前記画素領域の周辺の前記基板上に周辺回路を設けてなる液晶パネル用基板において、前記画素領域の前記基板上に画素毎に設けられた第１のトランジスタと、互いに隣接する前記第１のトランジスタの上方に配置される金属からなる遮光層とを有し、前記画素領域における前記金属からなる遮光層と同一層が、前記周辺回路における第２のトランジスタの接続配線層および前記周辺回路上に配置される遮光層として用いられることを特徴とする。

また、前記遮光層は、前記周辺回路に接続される電源配線層であることを特徴とする。

さらに、上記の液晶パネル用基板と、光入射側の基板とが間隙を有して対向配置されるとともに、該間隙内に液晶が封入されて構成されることにより、反射型液晶パネルを提供することができる。

さらに、前記液晶パネルを表示部として備え、低消費電力でコントラストの良好な表示部を有する電子機器を提供することができる。

さらに、光源と、該光源からの光を変調する液晶パネルと、該液晶パネルにより変調された光を投写する投写光学手段とを備え、小型化された投写型表示装置を提供することができる。

また、前記光源の光を３つの色光に分光する色分離手段と、該色分離手段により分離された赤色光を変調する第１の前記液晶パネルと、前記色分離手段により分離された緑色光を変調する第２の前記液晶パネルと、前記色分離手段により分離された青色光を変調する第３の前記液晶パネルとを備え、前記第１の液晶パネルのパシベーション膜を形成する酸化シリコン膜の膜厚は１３００〜１９００オングストロームの範囲とし、前記第２の液晶パネルのパシベーション膜を形成する酸化シリコン膜の膜厚は１２００〜１６００オングストロームの範囲とし、前記第３の液晶パネルのパシベーション膜を形成する酸化シリコン膜の膜厚は９００〜１２００オングストロームの範囲とすることを特徴とする。これにより、各色光の変調をなすライトバルブ毎に、変調する色光の波長に応じたパシベーション膜厚となるので、反射率のばらつきが低減し、合成光のばらつきも減少することになる。従って、投写型表示装置の製品毎に、投写光のカラー表示の色合いが異なるような現象を防ぐことができるようになる。すなわち、各ライトバルブの反射特性が向上し、明るい投写画像を形成する投写型表示装置を提供することができる。

以下、本発明の好適な実施例を図面に基づいて説明する。

（半導体基板を用いた液晶パネル用基板の説明）
図１および図３は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施例を示す。なお、図１および図３にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図１（ａ）は図３におけるＩ−Ｉ線に沿った断面を示す。図１（ｂ）は同じく図３におけるII−II線に沿った断面を示す。また、図６は、本発明の反射型液晶パネルの反射電極側基板全体の平面レイアウト図を示す。

図１において、１は単結晶シリコンのようなＰ型半導体基板（Ｎ型半導体基板（Ｎ^--）でもよい）、２はこの半導体基板１の表面に形成された、半導体基板よりも高不純物濃度のＰ型ウェル領域、３は半導体基板１の表面に形成された素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。上記ウェル領域２は、特に限定されないが、例えば７６８×１０２４のようなマトリックス状に画素が配置されてなる画素領域の共通ウェル領域として形成される。このウェル領域２は、図６に示されているように、画素がマトリックスに配置される画素領域２０の周辺部に配置されるデータ線駆動回路２１やゲート線駆動回路２２、入力回路２３、タイミング制御回路２４等の周辺回路を構成する素子が形成される部分のウェル領域とは分離して形成されている。上記フィールド酸化膜３は選択熱酸化によって５０００〜７０００オングストロームのような厚さに形成される。

上記フィールド酸化膜３には一画素ごとに２つの開口部が形成され、一方の開口部の内側中央に、熱酸化によって形成されるゲート酸化膜（絶縁膜）４ｂを介して、ポリシリコンあるいはメタルシリサイド等からなるゲート電極４ａが形成され、このゲート電極４ａの両側の基板表面に高不純物濃度のＮ型不純物導入層（以下、ドーピング層という）からなるソース、ドレイン領域５ａ，５ｂが形成されることにより、ＭＯＳＦＥＴが構成されている。ゲート電極４ａは走査線方向（画素行方向）に延在されて、ゲート線４を構成する。

また、上記フィールド酸化膜３に形成された他方の開口部の内側の基板表面にはＰ型ドーピング領域８が形成されているとともに、このＰ型ドーピング領域８の表面には熱酸化により形成される絶縁膜９ｂを介してポリシリコンあるいはメタルシリサイド等からなる電極９ａが形成され、この電極９ａと絶縁膜９ｂを介在する上記Ｐ型ドーピング領域８との間に、画素に印加された電圧を保持する保持容量が構成されている。上記電極９ａは前記ＭＯＳＦＥＴのゲート電極４ａとなるポリシリコンあるいはメタルシリサイド層と同一工程にて、また電極９ａの下の絶縁膜９ｂはゲート絶縁膜４ｂとなる絶縁膜と同一工程にてそれぞれ形成することができる。

上記絶縁膜４ｂ，９ｂは熱酸化によって上記開口部の内側半導体基板表面に４００〜８００オングストロームのような厚さに形成される。上記電極４ａ，９ａは、ポリシリコン層を１０００〜２０００オングストロームのような厚さに形成しその上にＭｏあるいはＷのような高融点金属のシリサイド層を１０００〜３０００オングストロームのような厚さに形成した構造とされている。ソース、ドレイン領域５ａ，５ｂは、上記ゲート電極４ａをマスクとしてその両側の基板表面にＮ型不純物をイオン打ち込みで注入することで自己整合的に形成される。なお、ゲート電極４ａの直下のウェル領域はＭＯＳＦＥＴのチャネル領域５ｃとなる。

また、上記Ｐ型ドーピング領域８は、例えば、専用のイオン打込みと熱処理によるドーピング処理で形成され、ゲート電極を形成する前にイオン注入法で形成するとよい。つまり、絶縁膜４ｂ，９ｂ形成後にウェルと同一導電型の不純物を注入し、ウェルの表面はウェルよりも高不純物濃度の領域８として低抵抗化して形成する。上記ウェル領域２の好ましい不純物濃度は１×１０¹⁷／ｃｍ³ 以下で、１×１０¹⁶〜５×１０¹⁶／ｃｍ³ 程度が望ましい。ソース、ドレイン領域５ａ，５ｂの好ましい表面不純物濃度は１×１０²⁰〜３×１０²⁰／ｃｍ³ 、Ｐ型ドーピング領域８の好ましい表面不純物濃度は１×１０¹⁸〜５×１０¹⁹／ｃｍ³ であるが、保持容量を構成する絶縁膜の信頼性及び耐圧の観点から１×１０¹⁸〜１×１０¹⁹／ｃｍ³ が特に好ましい。

上記電極４ａおよび９ａからフィールド酸化膜３上にかけては第１の層間絶縁膜６が形成され、この絶縁膜６上にはアルミニウムを主体とするメタル層からなるデータ線７（図３参照）およびこのデータ線から突出するように形成されたソース電極７ａおよび補助結合配線１０が設けられている。ソース電極７ａは絶縁膜６に形成されたコンタクトホール６ａを介してソース領域５ａに、また補助結合配線１０の一端は絶縁膜６に形成されたコンタクトホール６ｂを介してドレイン領域５ｂに電気的に接続され、他端は絶縁膜６に形成されたコンタクトホール６ｃを介して電極９ａに電気的に接続されている。

上記絶縁膜６は、例えばＨＴＯ膜（高温ＣＶＤ法により形成される酸化シリコン膜）を１０００オングストローム程度堆積した上に、ＢＰＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）を８０００〜１００００オングストロームのような厚さに堆積して形成される。ソース電極７ａ（データ線７）および補助結合配線１０を構成するメタル層は、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、下層のＴｉが１００〜６００オングストローム、ＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。

上記ソース電極７ａおよび補助結合配線１０から層間絶縁膜６上にかけては第２の層間絶縁膜１１が形成され、この第２層間絶縁膜１１上にはアルミニウムを主体とする二層目のメタル層１２からなる遮光層が形成されている。この遮光層を構成する二層目のメタル層１２は、後述するように画素領域の周囲に形成される駆動回路等の周辺回路において素子間の接続用配線を構成するメタル層として形成されるものである。従って、この遮光層１２のみを形成するために工程を追加する必要がなく、プロセスが簡略化される。また、上記遮光層１２は、上記補助結合配線１０に対応する位置に、後述の画素電極とＭＯＳＦＥＴを電気的に接続するための柱状の接続プラグ１５を貫通させるための開口部１２ａが形成され、それ以外は画素領域２０全域を覆うように形成される。すなわち、図３に示されている平面図においては、符号１２ａが付されている矩形状の枠が上記開口部を表しており、この開口部１２ａの外側がすべて遮光層１２となっている。これによって、図１の上方（液晶層側）から入射する光をほぼ完全に遮断して画素スイッチング用ＭＯＳＦＥＴのチャネル領域５ｃおよびウェル領域２を光が通過して光リーク電流が流れるのを防止することができる。

上記第２層間絶縁膜１１は、例えばＴＥＯＳ（テトラエチルオルソシリケート）を材料としプラズマＣＶＤ法により形成される酸化シリコン膜（以下、ＴＥＯＳ膜と称する）を３０００〜６０００オングストローム程度堆積した上に、ＳＯＧ膜（スピン・オン・ガラス膜）を堆積し、それをエッチバックで削ってからさらにその上に第２のＴＥＯＳ膜を２０００〜５０００オングストローム程度の厚さに堆積して形成される。遮光層を構成する二層目のメタル層１２は、上記一層目のメタル層７（７ａ），１０と同じ構造でよく、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、最下層のＴｉが１００〜６００オングストローム、その上のＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、最上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。

この実施例においては、上記遮光層１２の上に第３層間絶縁膜１３が形成され、この第３層間絶縁膜１３の上に図３に示されているように、ほぼ１画素に対応した矩形状の反射電極としての画素電極１４が形成されている。そして、上記遮光層１２に設けられた開口部１２ａに対応してその内側に位置するように、上記第３層間絶縁膜１３および第２層間絶縁膜１１を貫通するコンタクトホール１６が設けられており、このコンタクトホール１６内に上記補助結合配線１０と上記画素電極１４とを電気的に接続するタングステン等の高融点金属からなる柱状の接続プラグ１５が充填されている。さらに、上記画素電極１４の上には、パシベーション膜１７が全面的に形成されている。

液晶パネルを構成する際は、この反射電極側基板上にさらに配向膜を形成し、この基板と対向するように所定の間隔にて、内面に対向電極（共通電極）を配置しその上に配向膜を形成した対向基板を対向させるとともに、その間隙に液晶を封入して液晶パネルを構成する。

特に限定されないが、接続プラグ１５を構成するタングステン等をＣＶＤ法により被着した後、タングステンと第３層間絶縁膜１３をＣＭＰ（化学的機械研磨）法で削って平坦化してから、画素電極１４は、例えば低温スパッタ法によりアルミニウム層を３００〜５０００オングストロームのような厚さに形成し、パターニングにより一辺が１５〜２０μｍ程度の正方形のような形状として形成される。なお、上記接続プラグ１５の形成方法としては、ＣＭＰ法で第３層間絶縁膜１３を平坦化してから、コンタクトホールを開口し、その中にタングステンを被着して形成する方法もある。上記パシベーション膜１７としては、画素領域部においては５００〜２０００オングストロームのような厚さの酸化シリコン膜が用いられ、基板の周辺領域部およびシール部、スクライブ部には２０００〜１００００オングストロームのような厚さの窒化シリコン膜が用いられる。なお、シール部とは、液晶パネルを構成する一対の基板を間隙を有して接着固定するためのシール材の形成領域を指す。また、スクライブ部とは、本発明の反射型液晶パネル用基板が半導体ウエハーに多数個の形成され、それをスクライブラインに沿って各半導体チップにダイシングして分離する際のスクライブ領域に沿った部分（すなわち液晶パネル用基板の端部）となる部分である。

また、画素領域部を覆うパシベーション膜１７として酸化シリコン膜を使用することにより、膜厚のばらつきによって反射率が大きく変化したり、光の波長によって反射率が大きく変動する現象を抑えることができる。

一方、基板の周辺領域、特に液晶が封入される領域よりも外側（シール部よりも外側）の領域を覆うパシベーション膜１７は、基板の耐水性等の観点において酸化シリコン膜に比べて保護膜として優れた窒化シリコン膜を使用し、この窒化シリコン膜の単層構造とするか、あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜とすることにより信頼性を更に向上させることができる。すなわち、外気に触れる基板周辺領域、特にスクライブ部においては、そこから水分等が入り込みやすくなるが、その部分を窒化シリコン膜の保護膜で覆うので信頼性、耐久性を向上させることができる。

なお、パシベーション膜１７上には、液晶パネルを構成する際に、ポリイミドからなる配向膜が全面に形成され、ラビング処理される。

さらに、上記パシベーション膜１７の厚みを、入射される光の波長に応じて各々適切な範囲に設定するようにするとよい。具体的には、パシベーション膜となる酸化シリコン膜の厚みを、青色光を反射する画素電極においては９００〜１２００オングストロームとし、緑色光を反射する画素電極においては酸化シリコン膜の厚みを１２００〜１６００オングストロームとし、赤色光を反射する画素電極においては酸化シリコン膜の厚みを１３００〜１９００オングストロームとする。パシベーション膜となる酸化シリコン膜の厚みを上記のような範囲に設定することにより、各色ごとにアルミニウム層からなる反射電極の反射率のばらつきを１％以下に抑えることができる。以下、その理由について説明する。

図１０および図１１に、アルミニウム層の反射電極の反射率が各波長において酸化シリコン膜の膜厚によってどのように変化するかを調べた結果を示す。図１０において、◆印は膜厚を５００オングストロームとしたときの反射率を、□印は膜厚を１０００オングストロームとしたときの反射率を、▲印は膜厚を１５００オングストロームとしたときの反射率を、×印は膜厚を２０００オングストロームとしたときの反射率を、それぞれプロットしたものである。また、図１１において、◆印は膜厚を１０００オングストロームとしたときの反射率を、□印は膜厚を２０００オングストロームとしたときの反射率を、▲印は膜厚を４０００オングストロームとしたときの反射率を、×印は膜厚を８０００オングストロームとしたときの反射率を、それぞれプロットしたものである。

図１１を参照すると分かるように、膜厚が４０００オングストロームの場合、波長が４５０〜５５０ｎｍ変化する間に反射率は０．８９から０．８６まで約３％も低下し、波長が７００〜８００ｎｍ変化する間に反射率は０．８５から０．７７まで約８％も低下している。また、膜厚が８０００オングストロームの場合、波長が５００〜６００ｎｍ変化する間に反射率は０．８９から０．８６まで約３％も低下し、波長が６５０〜７５０ｎｍ変化する間に反射率は０．８６から０．８０まで約６％も低下している。これに対して、膜厚が５００オングストロームや１０００オングストローム、１５００オングストローム、２０００オングストロームとしたときにの反射率にはそのような急激な変化が見られない。以上の理由から、酸化シリコン膜の膜厚の有効な範囲は、５００〜２０００オングストロームであることが分かる。

従って、反射型液晶パネルを構成する場合には、反射電極上に形成するパシベーション膜として、５００〜２０００オングストロームの範囲の膜厚を得れば、反射率の波長依存性が少ない反射型液晶パネルを構成することができることがわかる。

さらに、図１０および図１１より、局所的な波長範囲を見ると酸化シリコン膜の膜厚によって反射率の変化量が少ない範囲があることが分かる。また、本発明者は、入射し反射する色光によって最適な酸化シリコン膜の膜厚範囲があるのではないかと考え、さらに詳細に調べた。その結果を、図１２〜図１４に示す。このうち、図１２は青色を中心としその近傍の波長範囲４２０〜５２０ｎｍについて酸化シリコン膜の膜厚を変えたときの反射率を適当な波長ごとにプロットしたもの、図１３は緑色を中心としその近傍の波長範囲５００〜６００ｎｍについて同様に反射率を適当な波長ごとにプロットしたもの、図１４は赤色を中心としその近傍の波長範囲５６０〜６６０ｎｍについて同様に反射率を適当な波長ごとにプロットしたものである。

図１２を参照すると分かるように、膜厚が８００オングストロームの場合、波長が４４０〜５００ｎｍ変化する間に反射率は０．８９６から０．８８２まで約１．１％も低下している。また、膜厚が１３００オングストロームの場合、波長が４２０〜４７０ｎｍ変化する間に反射率は０．８８７から０．８９３まで約０．６％も変化しているとともに、波長が４２０〜４５０ｎｍの間の反射率が他の膜厚の場合に比べてかなり低くなっている。これに対して、膜厚が９００オングストロームや１０００オングストローム、１１００オングストローム、１２００オングストロームとしたときにの反射率にはそのような急激な変化が見られないとともに、反射率も充分な値が得られている。

また、図１３を参照すると分かるように、膜厚が１１００オングストロームの場合、波長が５５０〜６００ｎｍ変化する間に反射率は０．８８２から０．８６６まで約１．６％も低下している。また、膜厚が１７００オングストロームの場合、波長が５００〜５３０ｎｍの間の反射率が他の膜厚の場合に比べてかなり低くなっている。これに対して、膜厚が１２５０オングストロームや１４００オングストローム、１５５０オングストロームとしたときにの反射率にはそのような急激な変化が見られないとともに、反射率も充分な値が得られている。

また、図１４を参照すると分かるように、膜厚が１２００オングストロームの場合、波長が５６０〜６６０ｎｍ変化する間に反射率は０．８８２から０．８４８まで約３．４％も低下している。また、膜厚が２０００オングストロームの場合、波長が５６０〜６１０ｎｍの間の反射率が他の膜厚の場合に比べてかなり低くなっている。これに対して、膜厚が１４００オングストロームや１６００オングストローム、１８００オングストロームとしたときにの反射率にはそのような急激な変化が見られないとともに、反射率も充分な値が得られている。

図１２〜図１４より、青色光を反射する画素電極においてはパシベーション膜となる酸化シリコン膜の厚みを９００〜１２００オングストロームのような範囲とし、緑色光を反射する画素電極においては１２００〜１６００オングストロームのような範囲とし、赤色光を反射する画素電極においては１３００〜１９００オングストロームのような範囲にそれぞれ設定することによって、各色ごとに反射率のばらつきを１％以下に抑えるとともに、反射率も充分な値が得られることが分かる。

なお、図１２〜図１４に示す各グラフはパシベーション膜の上にポリミドイからなる配向膜を、１１００オングストロームの厚みに形成した場合の反射率を示す。配向膜の厚みが異なれば酸化シリコン膜の厚みの最適範囲は上記範囲とは若干異なるものとなる。また、配向膜の膜厚の範囲は、反射率の屈折率の変動を少なくする観点において、配向膜は３００オングストロームより低いと配向能力が無くなってしまい、１４００オングストロームより厚ければ、ポリイミドが低波長、高波長光を吸収してしまったり、ポリイミドが等価回路における液晶容量と直列接続される容量成分として無視できなくなるなどのことから、３００〜１４００オングストロームの範囲に設定するのが望ましい。但し、配向膜が薄くなると配向能力が下がってしまうことを懸念するのであれば、８００〜１４００オングストロームの範囲であることが望ましい。

配向膜の膜厚が以上の範囲にあれば、各色ごとの液晶パネルの酸化シリコン膜の膜厚はそれぞれ上記範囲に設定されれば反射電極の反射率のばらつきを１％以下に抑える上で充分である。

従って、一つの液晶パネルによりカラー表示をする場合においては、各色画素毎に反射電極上のパシベーション膜を、画素の色に応じて異ならせることができる。すなわち、この反射側基板に対向する対向基板内面に画素電極に対応してＲＧＢのカラーフィルタが形成され、このフィルタを介した色光が画素電極により反射される構成において、赤（Ｒ）のカラーフィルタを介した赤色光を反射する画素電極については、その上に形成するパシベーション膜の膜厚を１３００〜１９００オングストロームの範囲とし、緑（Ｇ）のカラーフィルタを介した緑色光を反射する画素電極については、その上に形成するパシベーション膜の膜厚を１２００〜１６００オングストロームの範囲とし、青（Ｂ）のカラーフィルタを介した青色光を反射する画素電極については、その上に形成するパシベーション膜の膜厚を９００〜１２００オングストロームの範囲とするようにすれば、反射率の高い単板の反射型液晶パネルを構成することができる。また、この液晶パネルは、単板式の投写型表示装置のライトバルブとして用いることもできる。なお、カラーフィルタでなくとも、各画素電極に入射する光を色光にする手段（例えばダイクロイックミラー）に置き換えて、色光を構成してもよい。

さらに、後述する投写型表示装置のように、赤色光を反射する液晶パネル、緑色光を反射する液晶パネル、青色光を反射する液晶パネルを各々有する場合にも本発明の液晶パネルを用いることができる。その場合、赤色光を変調するライトバルブの液晶パネルにおいてはパシベーション膜となる酸化シリコン膜の膜厚は１３００〜１９００オングストロームの範囲とし、同じく緑色光を変調するライトバルブの液晶パネルにおいてはパシベーション膜となる酸化シリコン膜の膜厚は１２００〜１６００オングストロームの範囲とし、青色光を変調するライトバルブの液晶パネルにおいてはパシベーション膜となる酸化シリコン膜の膜厚は９００〜１２００オングストロームの範囲に設定とすると良い。

図３は図１に示されている反射側の液晶パネル用基板の平面レイアウト図である。同図に示されているように、この実施例では、データ線７とゲート線４とが互いに交差するように形成される。ゲート線４がゲート電極４ａを兼ねるように構成されるので、図３のハッチングＨで示す箇所のゲート線４部分がゲート電極４ａとなり、その下の基板表面には画素スイッチング用ＭＯＳＦＥＴのチャネル領域５ｃが設けられる。上記チャネル領域５ｃの両側（図３では上下）の基板表面には、ソース、ドレイン領域５ａ、５ｂが形成されている。また、データ線に接続されるソース電極７ａは、図３の縦方向に沿って延設されたデータ線７から突出するように形成されて、コンタクトホール６ｂを介してＭＯＳＦＥＴのソース領域５ａに接続されている。

また、保持容量の一方の端子を構成するＰ型ドーピング領域８はゲート線４と平行な方向（画素行方向）に隣接する画素のＰ型ドーピング領域と連続するように形成されている。そして、画素領域の外側に配設された電源ライン７０にコンタクトホール７１にて接続され、例えば０Ｖ（接地電位）のような所定の電圧Ｖssが印加されるように構成されている。この所定の電圧Ｖssは、対向基板に配置される共通電極の電位あるいはその近傍の電位、またはデータ線に供給される画像信号の振幅の中心電位あるいはその近傍の電位、または共通電極電位と画像信号の振幅中心電位の中間電位のいずれかの電位であってもよい。

画素領域の外側においてＰ型ドーピング領域８を共通に電圧Ｖssに接続することによって、保持容量の一方の電極の電位を安定させ、画素の非選択期間（ＭＯＳＦＥＴの非導通時）に保持容量が保持する保持電位を安定化させ、１フレーム期間に画素電極に与える電位の変動を低減することができる。また、ＭＯＳＦＥＴの近傍にＰ型ドーピング領域８を設け、Ｐ型ウェルの電位も同時に固定しているため、ＭＯＳＦＥＴの基板電位を安定させバックゲート効果によるしきい値電圧の変動を防ぐことができる。

図示しないが、上記電源ライン７０は、画素領域の外側に設けられる周辺回路のＰ型ウェル領域（画素領域のウェルとは分離されている）にウェル電位として所定の電圧Ｖssを供給するラインとしても使用されている。上記電源ライン７０は上記データ線７と同一の一層目のメタル層によって構成されている。

画素電極１４は各々矩形状をなし、隣接する画素電極１４とは例えば１μｍのような間隔をおいて互い近接して設けられており、画素電極間のすき間から漏れる光の量を極力減らすように構成されている。また、図では、画素電極の中心とコンタクトホール１６の中心とがずれているが、両者の中心をほぼ一致させる又は重ねる方が好ましい。この理由は、コンタクトホール１６の周囲は遮光機能を有する二層目のメタル層１２が１２ａにて開口されているため、画素電極１４の端部付近に開口１２ａがあると、画素電極の間隙から入射した光が二層目のメタル層１２と画素電極１４の裏面の間で乱反射して、開口１２ａまで至り、その開口から下の基板側に入射して光リークが発生してしまうからである。従って、画素電極の中心とコンタクトホール１６の中心とをほぼ一致させる又は重ねることにより、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が各画素電極端部からほぼ均一になり、基板側に光入射する恐れのあるコンタクトホールに光が届きにくくすることができるので好ましい。

なお、上記実施例では、画素スイッチング用ＭＯＳＦＥＴをＮチャネル型とし、保持容量の一方の電極となる半導体領域８をＰ型ドーピング層とした場合について説明したが、ウェル領域２をＮ型とし、画素スイッチング用ＭＯＳＦＥＴをＰチャネル型とし、保持容量の一方の電極となる半導体領域をＮ型ドーピング層とすることも可能である。その場合、保持容量の一方の電極となるＮ型ドーピング層には、Ｎ型ウェル領域に印加されるのと同様に所定の電位ＶDDを印加するように構成するのが望ましい。なお、この所定の定電位ＶDDは、Ｎ型ウェル領域に電位を与えるものであるため、電源電圧の高い側の電位であることが好ましい。すなわち、画素スイッチング用ＭＯＳＦＥＴのソース・ドレインに印加される画像信号の電圧が５Ｖであれば、この所定の定電位ＶDDも５Ｖとすることが好ましい。

さらに、画素スイッチング用のＭＯＳＦＥＴのゲート電極４ａには、１５Ｖのような大きな電圧が印加されるのに対し、周辺回路のシフトレジスタ等のロジック回路などは５Ｖのような小さな電圧で駆動される（周辺回路の一部、例えばゲート線に走査信号を供給する回路等は１５Ｖで駆動される）ため、５Ｖで動作する周辺回路を構成するＦＥＴのゲート絶縁膜を、画素スイッチング用ＦＥＴのゲート絶縁膜よりも薄く形成して（ゲート絶縁膜の製造工程を別工程とする、または周辺回路のＦＥＴのゲート絶縁膜表面をエッチングする等により形成して）、周辺回路のＦＥＴの応答特性を向上させ周辺回路（特に、高速な走査が求められるデータ線側駆動回路のシフトレジスタ）の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するＦＥＴのゲート絶縁膜の厚みを画素スイッチング用ＦＥＴのゲート絶縁膜の厚みの約３分の１〜５分の１（例えば８０〜２００オングストローム）にすることができる。

ところで、第１の実施例における駆動波形は図８に示すようになる。図中、ＶGは画素スイッチング用ＭＯＳＦＥＴのゲート電極に印加される走査信号であり、期間ｔH1は画素のＭＯＳＦＥＴを導通させる選択期間（走査期間）であって、その以外の期間は画素のＭＯＳＦＥＴを非導通とする非選択期間である。また、Ｖｄはデータ線に印加される画像信号の最大振幅、Ｖｃは画像信号の中心電位、ＬＣ−ＣＯＭは反射電極側基板と対向する対向基板に形成された対向（共通）電極に印加される共通電位である。

保持容量の電極間に印加される電圧は、図８に示すようなデータ線に印加される画像信号電圧ＶｄとＰ型半導体領域８にかかる０Ｖのような所定の電圧Ｖｓｓの差で決定される。しかし、本来保持容量に印加されるべき電位差は画像信号電圧Ｖｄと画像信号の中心電位Ｖｃとの差の約５Ｖ（図６の液晶パネルの対向基板３５に設けられる対向（共通）電極３３に印加される共通電位ＬＣ−ＣＯＭはＶｃよりΔＶだけシフトされているが、実際に画素電極に印加される電圧もΔＶシフトしたＶｄ−ΔＶとなる）で十分である。そこで、第１の実施例においては、保持容量の一方の端子を構成するドーピング領域８をウェルと逆極性（Ｐ型ウェルの場合はＮ型）にし、画素領域の周辺部でＶｃもしくはＬＣ−ＣＯＭ近傍の電位に接続し、ウェル電位（例えばＰ型ウェルはＶｓｓ）とは異なる電位にすることも可能である。これにより保持容量の一方の電極９ａを構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜９ｂを、画素スイッチング用ＦＥＴのゲート絶縁膜でなく周辺回路を構成するＦＥＴのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を３分の１〜５分の１にすることができ、これによって容量値を３〜５倍にすることもできる。

図１（ｂ）は本発明の一実施例の画素領域の周辺部の断面（図３II-II）を示す図である。画素領域の走査方向（画素行方向）に伸びたドーピング領域８を所定の電位（Ｖ_SS）に接続する部分の構成を示している。８０は周辺回路のＭＯＳＦＥＴのソース・ドレイン領域と同一工程で形成したＰ型コンタクト領域であり、ゲート電極形成前に形成したドーピング領域８に対して、ゲート電極形成後に同一導電型の不純物をイオン注入して形成される。コンタクト領域８０は、コンタクトホール７１を介して配線７０に接続され、定電圧Ｖ_SSが印加される。なお、このコンタクト領域８０上も三層目のメタル層からなる遮光層１４’によって遮光される。

次に、図２は、画素領域の外側に駆動回路等の周辺回路を構成するＣＭＯＳ回路素子の実施例の断面図を示す。なお、図２において図１と同一符号が付されている箇所は、同一工程で形成されるメタル層、絶縁膜および半導体領域を示す。

図２において、４ａ，４ａ’は駆動回路等の周辺回路（ＣＭＯＳ回路）を構成するＮチャネルＭＯＳＦＥＴ，ＰチャネルＭＯＳＦＥＴのゲート電極、５ａ（５ｂ），５ａ’（５ｂ’）はそのソース（ドレイン）領域となるＮ型ドーピング領域，Ｐ型ドーピング領域、５ｃ，５ｃ’はそれぞれチャネル領域である。図１の保持容量の一方の電極を構成するＰ型ドーピング領域８に対して定電位Ｖ_SSを供給するコンタクト領域８０は、上記ＰチャネルＭＯＳＦＥＴのソース（ドレイン）領域となるＰ型ドーピング領域５ａ’（５ｂ’）と同一工程で形成される。２７ａ，２７ｃは一層目のメタル層で構成され電源電圧（０Ｖ，５Ｖ又は１５Ｖのいずれか）に接続されたソース電極、２７ｂは一層目のメタル層で構成されたドレイン電極である。３２ａは二層目のメタル層からなる配線層であり、周辺回路を構成する素子間を接続する配線として使用される。３２ｂも二層目のメタル層からなる電源配線層であるが、遮光層としても機能している。遮光層３２ｂは、ＶｃやＬＣ−ＣＯＭあるいは電源電圧０Ｖ等の一定電圧のいずれに接続されてもよく、あるいは不定の電位であっても良い。１４’は三層目のメタル層であり、周辺回路部ではこの三層目のメタル層が遮光層として用いられており、周辺回路を構成する半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になって、周辺回路が誤動作するのを防止する。つまり、周辺回路も二層目と三層目のメタル層によって遮光がなされる。

前述したように、周辺回路部のパシベーション膜１７は、画素領域のパシベーション膜を構成する酸化シリコン膜よりも保護膜として優れた窒化シリコン膜、あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜として構成すればよい。また、特に制限されないが、この実施例の周辺回路を構成するＭＯＳＦＥＴのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのＭＯＳＦＥＴのソース・ドレイン領域もＬＤＤ（ライトリー・ドープト・ドレイン）構造あるいはＤＤＤ（ダブル・ドープト・ドレイン）構造とするようにしても良い。なお、画素スイッチング用ＦＥＴは大きな電圧で駆動されること、リーク電流を防止しなければならないことを考慮して、オフセット（ゲート電極とソース・ドレイン領域間に距離を持たせた構造）とするとよい。

図４は、反射電極（画素電極）側基板の端部の構造として好適な実施例を示す。図４において図１，図２と同一符号が付されている箇所は、同一工程で形成される層および半導体領域を示す。

図４に示されているように、層間絶縁膜とメタル層の積層体の端部およびその側壁は、画素領域および周辺回路を覆う酸化シリコン膜からなるパシベーション膜１７の上に窒化シリコン膜１８を形成した積層保護構造とされている。この端部は、前述のように、シリコンウェハに多数個の本発明の基板を形成した後、スクライブラインに沿ってダイシングして各基板（半導体チップ）に分離する場合の各基板の端部となる部分である。つまり、図４の右側の段差部の下段部分がスクライブ領域となる。

従って、基板端部の上部と側壁部が窒化シリコン膜を保護膜としているので、これによって端部から水等が進入しにくくなって耐久性が向上するとともに、端部が補強されるため歩留まりが向上する。また、この実施例では液晶を封止するためのシール材３６を完全に平坦化された上記積層保護構造部の上に設けている。酸化シリコン膜１７と窒化シリコン膜１８の積層構造のパシベーション膜として構成し、この上にシール材３６が配置されるようにしたので、液晶パネル組立時の一対の基板のシール接着時の加圧部を二層パシベーション膜により補強することができる。加えて、層間絶縁膜やメタル層の有無による厚みのばらつきに関わらず、対向基板との間隔を一定にすることが可能となる。また、上記構造によれば、画素電極をなす反射電極上の保護膜は、窒化シリコンを用いずに酸化シリコン膜単層にできるため、反射率の低下や反射率が波長により異なる波長依存性を低減することができる。目的に合わせて、パシベーション膜の材料を使い分けている。また、層間絶縁膜１３は後述するような酸化シリコン膜と窒化シリコン膜の二層構造として構成することもできる。窒化シリコン膜は耐湿性がよく、基板端部からの水分のが入り込みをより一層防ぐことができる。

図４に示されているように、この実施例では、三層目のメタル層１４’は、周辺回路領域の遮光層もしくは画素の反射電極に用いられている１４と同じ層であり、二層目および一層目のメタル層１２’，７’を介して所定の電位に固定される。むろん三層目のメタル層１４’の代わりに、二層目のメタル層１２’もしくは一層目のメタル層７’をシール材３６の下に延引して電位の固定用の層に用いてもよい。これによって液晶パネル用基板形成中、液晶パネル形成中、もしくは液晶パネル形成後の静電気等における対策が可能になる。

なお、図１（ｂ）、図２、図４の遮光層１４’は電位を与えないフローティング状態としてもよい。電位を与えない状態とすることにより、画素領域を囲む遮光層１４’は液晶に対して電圧印加しないことになる。それによって、画素領域の周囲にて誤表示することがないというメリットが得られる。

図５は、本発明の他の実施例を示す。図５は、図１と同様に、図３の平面レイアウトにおける線Ｉ−Ｉに沿った断面図である。図５において図１，図２と同一符号が付されている箇所は、これらの図の実施例と同様のプロセスで形成される層および半導体領域を示す。この実施例は、上記反射電極１４とその下の遮光層１２としてのメタル層との間に、前述のＴＥＯＳ膜（一部エッチングにより残存したＳＯＧ膜を含む）からなる層間絶縁膜１３ａの他に、その下に窒化シリコン膜１３ｂを形成したものである。逆に、ＴＥＯＳ膜１３ａの上に窒化シリコン膜１３ｂを形成するようにしてもよい。このように窒化シリコン膜を追加した二層構造の層間絶縁膜構造を用いることにより水等が進入しにくくなって耐湿性が向上する。なお、図５は画素領域の断面図であるが、本実施例の構成における図２に示した周辺回路や図４に示した基板の端部に相当する箇所においても、二層目のメタル層上に形成した層間絶縁膜１３を同様の層間絶縁膜構造を用いることにより、周辺領域での耐湿性を向上することができる。特に周辺部や基板端部は、水分が入り込みやすい領域であるので、この周辺での耐湿性向上はメリットが大きい。

なお、反射電極上のパシベーション膜の膜厚については、図１の実施例の場合と同様である。

図１６は、本発明の他の実施例を示す。図１６は、図１と同様に、図３の平面レイアウトにおける線Ｉ−Ｉに沿った断面図である。図１６において図１、図２と同一符号が付けられている箇所は、これらの図の実施例と同様のプロセスで形成される層及び半導体領域を示す。この実施例は、上記反射電極１４とその下の遮光層１２としてのメタル層との間に、前述のＴＥＯＳ膜（一部エッチングにより残存したＳＯＧ膜を含む）からなる層間絶縁膜１３ａの他にその上に窒化シリコン膜１３ｂを形成したものである。この場合窒化シリコン膜１３ａをＣＭＰ法等により平坦化することも出来る。この様に窒化シリコン膜を形成した場合、図５における実施例より窒化シリコン部の開口が少ないためさらに水等が進入しにくくなり耐湿性が向上する。同時に反射電極１４とその隣の反射電極間は保護絶縁膜１７と窒化シリコン１３ｂで構成されている。窒化シリコン膜の屈折率は保護絶縁膜１７に使われる酸化シリコン膜の屈折率１．４〜１．６より高い１．９〜２．２であるため、保護絶縁膜１７に液晶側から光が入射した時、窒化シリコン膜１３ｂとの界面で屈折率差によって入射光が反射する。これによって層間膜へ光の入射が減少するため、半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止できる。

また本実施例ではＴＥＯＳ膜からなる層間絶縁膜１３ａをＣＭＰ法等で平坦化後、窒化シリコン膜１３ｂを形成してもよい。一般的に例えばＣＭＰ法等では、局所的な段差の解消のため局所的な段差分の膜厚、例えば８０００〜１２０００オングストロームの膜の堆積を行う必要がある。また一般的に１３ｂに用いられる窒化シリコン膜は膜厚が増加するにつれ下部膜にたいして強い応力をもつ。本実施例では層間絶縁膜１３ａをＣＭＰ法等によって研磨することによって平坦化し、さらにその上に窒化シリコン膜１３ｂを形成することによって、窒化シリコン膜１３ｂのＣＭＰ法等における堆積の膜厚を減少し窒化シリコン膜１３ｂの応力緩和をすることが可能になる。またこの場合も反射電極１４とその隣の反射電極間は保護絶縁膜１７と窒化シリコン１３ｂで構成されているので、層間膜へ光の入射が減少するため、半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止できる。また本実施例は例えば窒化シリコン膜１３ｂの膜厚を２０００〜５０００オングストロームとすることが望ましい。これは２０００オングストローム以上にすることによって窒化シリコン膜１３ｂの耐湿性を向上することと、５０００オングストローム以下にすることによってコンタクトホール１６のエッチング深さを少なくしエッチングを容易にするとともに、窒化シリコン膜１３ｂの膜厚の減少によって下部膜に対する応力の緩和を行うためである。

なお、反射電極上のパシベーション膜の膜厚については、図１の実施例の場合と同様である。また図１６は画素領域の断面図であるが、本実施例の構成における図２に示した周辺回路や図４に示した基板の端部に相当する箇所においても、二層目のメタル層上に形成した層間絶縁膜１３を同様の層間絶縁膜構造を用いることにより、周辺領域での耐湿性を向上することができる。特に周辺部や基板端部は、水分が入り込みやすい領域であるので、この周辺での耐湿性向上はメリットが大きい。

図６は上記実施例を適用した液晶パネル用基板（反射電極側基板）の全体の平面レイアウト構成を示す。

図６に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光層２５が設けられている。この遮光層は画素電極１４と同一層により形成されるものである。周辺回路は、上記画素電極がマトリックス状に配置された画素領域２０の周辺に設けられ、上記データ線７に画像データに応じた画像信号を供給するデータ線駆動回路２１やゲート線４を順番に走査するゲート線駆動回路２２、パッド領域２６を介して外部から入力される画像データを取り込む入力回路２３、これらの回路を制御するタイミング制御回路２４等の回路であり、これらの回路は画素電極スイッチング用ＭＯＳＦＥＴと同一工程または異なる工程で形成されるＭＯＳＦＥＴを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。

この実施例においては、上記遮光層２５は、図１に示されている画素電極１４と同一工程で形成される三層目のメタル層で構成され、電源電圧や画像信号の中心電位Ｖｃあるいは共通電位ＬＣ−ＣＯＭ等の所定電位が印加されるように構成されている。遮光層２５に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。また、遮光層２５を電源配線に接続せずにフローティングとすることもできる。このようにすれば、遮光層２５により液晶層に電位が印加されないので、周辺領域にて誤表示されることがなくなる。

なお、２６は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。外部から信号を入力するパッド領域２６は上記シール材３６の外側に来るようにシール材を設ける位置が設定されている。

図７は上記液晶パネル基板３１を適用した反射型液晶パネルの断面構成を示す。図７に示すように、上記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる支持基板３２が接着剤により接着されている。これとともに、その表面側には、共通電位ＬＣ−ＣＯＭが印加される透明導電膜（ＩＴＯ）からなる対向電極（共通電極ともいう）３３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲をシール材３６で封止された間隙内に周知のＴＮ（Twisted Nematic）型液晶またはまたは電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶３７などが充填されて液晶パネル３０として構成されている。

周辺回路上の遮光層２５は、液晶３７を介在して対向電極３３と対向されるように構成されている。そして、遮光層２５にＬＣ共通電位を印加すれば、対向電極３３にはＬＣ共通電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。

この実施例においては、半導体基板からなる上記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる支持基板３２が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３１に支持基板３２を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。

（絶縁基板を用いた液晶パネル用基板の説明）
以上の説明では半導体基板を用いた反射型液晶パネル用基板の構成及びそれを用いた液晶パネルについて説明したが、以下には、絶縁基板を用いた反射型液晶パネル用基板の構成について説明する。

図１７は反射型液晶パネル用基板の画素の構成を示す断面図である。同図は、図１と同様に、図３の平面レイアウト図における線Ｉ−Ｉに沿った断面図を示している。本実施例においては画素スイッチング用のトランジスタとしてＴＦＴが用いられている。図１７において図１、図２と同一符号が付けられている箇所は、これらの図と同一機能を有する層及び半導体領域を示す。１は石英や無アルカリ性のガラス基板であり、この絶縁基板上には単結晶又は多結晶あるいはアモルファスのシリコン膜（５ａ，５ｂ，５ｃ，８の形成層）が形成されており、このシリコン膜上には熱酸化して形成した酸化シリコン膜とＣＶＤ法で堆積した窒化シリコンの二層構造からなる絶縁膜４ｂ，９ｂが形成される。なお、絶縁膜４ｂの上層の窒化シリコン膜の形成前には、シリコン膜の５ａ，５ｂ，８の領域にＮ型不純物がドーピングされて、ＴＦＴのソース領域５ａ，ドレイン領域５ｂ，保持容量の電極領域８が形成される。さらに絶縁膜４ｂ上には、ＴＦＴのゲート電極４ａと保持容量の他方の電極９ａとなるポリシリコンまたはメタルシリサイド等の配線層が形成される。以上のように、ゲート電極４ａ，ゲート絶縁膜４ｂ，チャネル５ｃ，ソース５ａ，ドレイン５ｂからなるＴＦＴと、電極８，９と絶縁膜９ｂからなる保持容量とが形成される。

また、配線層４ａ，９ａ上には窒化シリコンまたは酸化シリコンにより形成される第１層間絶縁膜６が形成され、この絶縁膜６に形成されたコンタクトホールを介してソース領域５ａに接続されるソース電極７ａが、アルミニウム層からなる第１メタル層により形成される。第１メタル層の上にはさらに窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の二層構造により形成される第２層間絶縁膜１３が形成される。この層間絶縁膜１３の構造は、図５や図１６に１３として示した二層構造の層間絶縁膜として構成するとよい。そうすることにより、図５や図１７にて説明したのと同様な耐湿性等の効果を得ることができる。この第２層間絶縁膜１３は、ＣＭＰ法により平坦化され、その上にアルミニウムからなる反射電極となる画素電極が各画素毎に形成される。なお、シリコン膜の電極領域８と画素電極１４はコンタクトホール１６を介して電気的に接続される。この接続は、図１と同様な方法で、タングステン等の高融点金属からなる接続プラグ１５を埋め込み形成して行われる。

以上のように、絶縁基板上に形成されたＴＦＴ及び保持容量の上方に反射電極が形成されるので、画素電極領域が広くなり、また保持容量も図３の平面レイアウト図と同様に反射電極下に広い面積で形成できるので、高精細（画素が小さい）パネルであっても、高い開口率（反射率）を得ることができるだけでなく、各画素での印加電圧の保持が十分に可能となって駆動が安定化する。

また、これまでの実施例と同様に、反射電極１４上には、酸化シリコン膜からなるパシベーション膜１７が形成される。このパシベーション膜１７の膜厚は、これまでの実施例と同様であり、入射する光の波長に応じて反射率の変動が少ない反射型液晶パネル用基板を得ることができる。なお、液晶パネル用基板の全体構成及び液晶パネルの構成は、図６及び図７と同様である。

なお、図１７では図１のような層間絶縁膜１１と遮光層１２を配置していないが、隣接する画素電極１４の間隙から入射される光によるＴＦＴの光リークを防止するために、これらの層を図１等と同様に配置してもよい。また、基板の下方からの光入射も想定されるのであれば、シリコン膜５ａ，５ｂ，８の下にさらに遮光層を配置してもよい。また、図ではゲート電極がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなつシリコン膜を配置するボトムゲートタイプにしてもよい。さらに、周辺回路領域や基板端部も、図５や図１６にて説明した層間絶縁膜１３のような二層構造の層間絶縁膜が配置されると、水分の入り込みやすい周辺領域及び基板端部の耐湿性を向上することができる。

（本発明の反射型液晶パネルを用いた電子機器の説明）
図９は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ（投写型表示装置）の要部を平面的に見た概略構成図である。この図９は、光学要素１３０の中心を通るＸＺ平面における断面図である。本例のプロジェクタは、システム光軸Ｌに沿って配置した光源部１１０（１１１はランプ、１１２はリフレクタ）、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光光束をＳ偏光光束反射面２０１により反射させる偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー４１２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ３００Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ３００Ｇ、３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂにて変調された光をダイクロイックミラー４１２，４１３，偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投写する投写レンズからなる投写光学系５００から構成されている。上記３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂには、それぞれ前述の液晶パネルが用いられている。

光源部１１０から出射されたランダムな偏光光束は、インテグレータレンズ１２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子１３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ２００に至るようになっている。偏光変換素子１３０から出射されたＳ偏光光束は、偏光ビームスプリッタ２００のＳ偏光光束反射面２０１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロイックミラー４１２の青色光反射層にて反射され、反射型液晶ライトバルブ３００Ｂによって変調される。また、ダイクロイックミラー４１１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロイックミラー４１３の赤色光反射層にて反射され、反射型液晶ライトバルブ３００Ｒによって変調される。

一方、ダイクロイックミラー４１３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ３００Ｇによって変調される。このようにして、それぞれの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂによって変調された色光は、ダイクロイックミラー４１２，４１３，偏光ビームスプリッタ２００にて合成され、この合成光が投写光学系５００により投写される。

なお、反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂとなる反射型液晶パネルは、ＴＮ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶）またはＳＨ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶）を採用している。

ＴＮ型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。

また、ＳＨ型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏光として反射・出射する。ＴＮ型液晶の場合と同様に、反射電極に印加された電圧に応じてＳＨ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。

これらの液晶パネルの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッタ２００を透過せず、一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ２００を透過した光により画像が形成される。従って、投写される画像は、ＴＮ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射光が投写光学系５００に至りＯＮ画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、ＳＨ液晶を用いた場合はＯＦＦ画素の反射光は投写光学系に至らずＯＮ画素の反射光が投写光学系５００に至るのでノーマリーブラック表示となる。

反射型液晶パネルは、透過型アクティブマトリクス型液晶パネルに比べ、画素電極を大きく取れるので、高反射率を得ることができ、高精細な画像を高コントラストで投写できると共に、プロジェクタを小型化できる。

図７にて説明したように、液晶パネルの周辺回路部は遮光層で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電位（例えばＬＣ共通電位。但し、ＬＣ共通電位としない場合は画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。）が印加されるので、両者間に介在する液晶にはほぼ０Ｖが印加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。

前記光源１１０の光を３原色光に分光する色分離手段としての偏光ビームスプリッタ２００により分離された赤色光を変調する第１の反射型液晶パネルとしてのライトバルブ３００Ｒのパシベーション膜を形成する酸化シリコン膜の膜厚は１３００〜１９００オングストロームの範囲とし、緑色光を変調する第２の反射型液晶パネルとしてのライトバルブ３００Ｇのパシベーション膜を形成する酸化シリコン膜の膜厚は１２００〜１６００オングストロームの範囲とし、青色光を変調する第３の反射型液晶パネルのとしてのライトバルブ３００Ｂのパシベーション膜を形成する酸化シリコン膜の膜厚は９００〜１２００オングストロームの範囲とするとさらに望ましい結果が得られる。

上記実施例に従うと、反射型液晶パネル３００Ｒ、３００Ｇ、３００Ｂの各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。

図１５は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスプリッタと共に用いられるライトバルブとしてではなく、直視型の反射型液晶パネルとして使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましいが、それ以外の構成要件は、ライトバルブの場合と基本的に同じである。

図１５（ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
図１５（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。

図１５（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。

なお、以上の実施例においては、液晶パネルの液晶としてＴＮ型とホメオトロピック配向のＳＨ型に関して説明したが、他の液晶に置き換えても実施可能であることは言うまでもない。

（発明の効果）
以上説明したように本発明によれば、反射率が大きくばらついたりすることのないパシベーション膜を有する信頼性の高い反射型液晶パネル用の基板および液晶パネルを提供することができる。

また、窒化シリコン膜を用いることにより、耐湿性を有する反射型液晶パネル用基板を提供することができる。

さらに、信頼性が高くしかも画質の優れた反射型液晶パネルおよびそれを用いた電子機器及び投写型表示装置を提供することができる。

本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例を示す断面図。本発明を適用した反射型液晶パネルの反射電極側基板の周辺回路の構造の一例を示す断面図。本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例の平面レイアウト図。本発明を適用した反射型液晶パネルの反射電極側基板の端部構造の一例を示す断面図。本発明を適用した反射型液晶パネルの反射電極側基板の他の実施例を示す断面図。実施例の液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。実施例の液晶パネル基板を適用した反射型液晶パネルの一例を示す断面図。本発明を適用した反射型液晶パネルの画素電極スイッチング用ＦＥＴのゲート駆動波形およびデータ線駆動波形例を示す波形図。実施例の反射型液晶パネルをライトバルブとして応用した投写型表示装置の一例としてプロジェクタの概略構成図である。アルミニウム層からなる反射電極の反射率が入射向の各波長において酸化シリコン膜の膜厚によってどのように変化するか調べた結果を示すグラフ。アルミニウム層からなる反射電極の反射率が入射光の各波長において酸化シリコン膜の膜厚によってどのように変化するか調べた結果を示すグラフ。青色を中心とした波長範囲について酸化シリコン膜の膜厚を変えたときの反射率を適当な波長ごとにプロットしたグラフ。緑色を中心とした波長範囲について酸化シリコン膜の膜厚を変えたときの反射率を適当な波長ごとにプロットしたグラフ。赤色を中心とした波長範囲について酸化シリコン膜の膜厚を変えたときの反射率を適当な波長ごとにプロットしたグラフ。（ａ），（ｂ），（ｃ）は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。本発明を適用した反射型液晶パネルの反射電極側基板の他の実施例を示す断面図。本発明を適用した反射型液晶パネルの反射電極側基板の他の実施例を示す断面図。

符号の説明

１半導体基板
２ウェル領域
３フィールド酸化膜
４ゲート線
４ａゲート電極
５ａ，５ｂソース・ドレイン領域
６第１層間絶縁膜
７データ線（第１メタル層）
７ａソース電極
８Ｐ型ドーピング領域
９ａ保持容量の電極（導電層）
９ｂ保持容量の誘電体となる絶縁膜
１０補助結合配線
１１第２層間絶縁膜
１２遮光層（第２メタル層）
１３第３層間絶縁膜
１４画素電極（第３メタル層）
１５接続プラグ
１６コンタクトホール
１７パシベーション膜
２０画素領域
２１データ線駆動回路
２２ゲート線駆動回路
２３入力回路
２４タイミング制御回路
２５遮光層（第３メタル層）
２６パッド領域
３１液晶パネル基板
３２支持基板
３３対向電極
３５入射側のガラス基板
３６シール材
３７液晶
７０電源ライン
７１コンタクトホール
８０Ｐ型コンタクト領域
１１０光源部
２００偏光ビームスプリッタ
３００ライトバルブ（反射型液晶パネル）
４１２，４１３ダイクロイックミラー
５００投写光学系
６００スクリーン

Claims

基板上に画素領域を形成し、前記画素領域の周辺の前記基板上に周辺回路を設けてなる液晶パネル用基板において、
前記画素領域の前記基板上に画素毎に設けられた第１のトランジスタと、
互いに隣接する前記第１のトランジスタの上方に配置される金属からなる遮光層とを有し、
前記画素領域における前記金属からなる遮光層と同一層が、前記周辺回路における第２のトランジスタの接続配線層および前記周辺回路上に配置される遮光層として用いられる
ことを特徴とする液晶パネル用基板。
前記遮光層は、前記周辺回路に接続される電源配線層であることを特徴とする請求項１記載の液晶パネル用基板。
請求項１又は２に記載の液晶パネル用基板と対向基板との間に液晶を挟んで対向配置して構成されることを特徴とする液晶パネル。
請求項３記載の液晶パネルを表示部として備えてなることを特徴とする電子機器。
光源と、該光源からの光を変調する請求項３記載の液晶パネルとを有することを特徴とする投写型表示装置。