JP2005168118A - Detector for anomaly in battery pack - Google Patents
Detector for anomaly in battery pack Download PDFInfo
- Publication number
- JP2005168118A JP2005168118A JP2003401284A JP2003401284A JP2005168118A JP 2005168118 A JP2005168118 A JP 2005168118A JP 2003401284 A JP2003401284 A JP 2003401284A JP 2003401284 A JP2003401284 A JP 2003401284A JP 2005168118 A JP2005168118 A JP 2005168118A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- detection
- level
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、複数のセルを直列に接続して構成される組電池の異常検出装置に関し、特に、セルごとに設けられている検出端子とセルとの間の接続線の断線を検出する装置に関する。 The present invention relates to a battery pack abnormality detection device configured by connecting a plurality of cells in series, and more particularly to a device for detecting disconnection of a connection line between a detection terminal provided for each cell and the cell. .
組電池を構成するセルの両端子のそれぞれに接続される検出端子を有し、両検出端子間の電圧に基づいて、セルの過充電や過放電を検出する装置において、セルと検出端子間の接続不良を検出する方法が知られている（特許文献１参照）。この接続不良検出方法では、セルごとに接続された放電回路を所定時間短絡させた後に放電回路を開放し、開放したときの電圧が短絡状態の電圧とほぼ同じ場合には、セルと検出端子間の接続が不良であると判断している。 In a device that has a detection terminal connected to each of both terminals of a cell constituting an assembled battery and detects overcharge or overdischarge of a cell based on a voltage between both detection terminals, between the cell and the detection terminal A method for detecting a connection failure is known (see Patent Document 1). In this connection failure detection method, the discharge circuit connected to each cell is short-circuited for a predetermined time, and then the discharge circuit is opened. The connection is determined to be bad.
しかしながら、上述した従来の方法では、過放電検出回路に用いられている電圧比較回路を使用して短絡状態と開放状態の電圧を比較する場合には、セルが過放電になっている状態と接続不良になっている状態との区別がつかない。従って、両者の区別をつけるためには、接続不良判断用と過放電状態判断用の２つの電圧比較回路を用意する必要があるという問題があった。 However, in the conventional method described above, when the voltage comparison circuit used in the overdischarge detection circuit is used to compare the short-circuit voltage and the open-circuit voltage, the cell is connected to the overdischarged state. Indistinguishable from bad state. Therefore, in order to distinguish between the two, there is a problem that it is necessary to prepare two voltage comparison circuits for connection failure determination and overdischarge state determination.
本発明による組電池の異常検出装置は、奇数番目のセルの検出端子間を短絡させるとともに、偶数番目のセルの検出端子間を開放させた時に異常検出回路から出力される信号と、奇数番目のセルの検出端子間を開放させるとともに、偶数番目のセルの検出端子間を短絡させた時に異常検出回路から出力される信号とに基づいて、セルと対応する検出端子との間の接続線の断線を検出することを特徴とする。 The battery pack abnormality detection device according to the present invention short-circuits between the detection terminals of the odd-numbered cells, and outputs a signal output from the abnormality detection circuit when the detection terminals of the even-numbered cells are opened. Disconnection of the connection line between the cell and the corresponding detection terminal based on the signal output from the abnormality detection circuit when the detection terminals of the cell are opened and the detection terminals of the even-numbered cells are short-circuited Is detected.
本発明による組電池の異常検出装置によれば、セルが過放電状態または過充電状態の場合でも、セルと対応する検出端子との間の接続線の断線を検出することができる。 According to the battery pack abnormality detection device of the present invention, it is possible to detect disconnection of a connection line between a cell and a corresponding detection terminal even when the cell is in an overdischarged state or an overcharged state.
図１は、本発明による組電池の異常検出装置の一実施の形態の構成を示す図である。組電池１は、充放電可能なｎ個のセルｓ1〜ｓnを直列に接続して構成される。検出端子Ｃ0〜Ｃnは、各セルｓ1〜ｓnの正極端子または負極端子と接続されている。例えば、検出端子Ｃ0は、セルｓ1の負極端子と接続されており、検出端子Ｃ1は、セルｓ1の正極端子およびセルｓ2の負極端子と接続されている。
FIG. 1 is a diagram showing a configuration of an embodiment of an assembled battery abnormality detection device according to the present invention. The assembled
電流バイパス電圧検出回路ａ1〜ａnは、各セルｓ1〜ｓnごとに設けられており、対応するセルｓ1〜ｓnの端子間電圧が第１の所定電圧Ｖ1より上昇したことを検出すると、Ｈレベルの信号を第１のロジック回路に出力する。第１のロジック回路は、アンド回路ＡＮＤ11〜ＡＮＤ1n-1およびオア回路ＯＲ12〜ＯＲ1nから構成される。例えば、電流バイパス電圧検出回路ａ1の出力はアンド回路ＡＮＤ11に入力され、電流バイパス電圧検出回路ａ2の出力はオア回路ＯＲ12に入力される。 The current bypass voltage detection circuits a1 to an are provided for each of the cells s1 to sn. When detecting that the inter-terminal voltage of the corresponding cells s1 to sn is higher than the first predetermined voltage V1, the current bypass voltage detection circuits a1 to an are at the H level. The signal is output to the first logic circuit. The first logic circuit includes AND circuits AND11 to AND1n-1 and OR circuits OR12 to OR1n. For example, the output of the current bypass voltage detection circuit a1 is input to the AND circuit AND11, and the output of the current bypass voltage detection circuit a2 is input to the OR circuit OR12.
すなわち、アンド回路ＡＮＤ11〜ＡＮＤ1n-1とオア回路ＯＲ12〜ＯＲ1nとが交互に電流バイパス電圧検出回路ａ1〜ａnと接続されている。なお、ここでは、電流が流れている状態をＨレベルの信号が出力されている状態とし、電流が流れていない状態をＬレベルの信号が出力されている状態とする。 That is, the AND circuits AND11 to AND1n-1 and the OR circuits OR12 to OR1n are alternately connected to the current bypass voltage detection circuits a1 to an. Here, a state in which a current is flowing is a state in which an H level signal is being output, and a state in which a current is not flowing is a state in which an L level signal is being output.
アンド回路ＡＮＤ11〜ＡＮＤ1n-1およびオア回路ＯＲ12〜ＯＲ1nのもう一方の入力端子には、後述する充放電制御回路５から出力される第１の断線診断実施信号Ｓg1が入力される。ただし、充放電制御回路５からアンド回路ＡＮＤ11〜ＡＮＤ1n-1に入力される第１の断線診断実施信号Ｓg1は、インバータ回路ＩＮＶ11〜ＩＮＶ1n-1にて信号レベルが反転されてから入力される。 A first disconnection diagnosis execution signal Sg1 output from a charge / discharge control circuit 5 described later is input to the other input terminals of the AND circuits AND11 to AND1n-1 and the OR circuits OR12 to OR1n. However, the first disconnection diagnosis execution signal Sg1 input from the charge / discharge control circuit 5 to the AND circuits AND11 to AND1n-1 is input after the signal level is inverted by the inverter circuits INV11 to INV1n-1.
アンド回路ＡＮＤ11〜ＡＮＤ1n-1およびオア回路ＯＲ12〜ＯＲ1nの出力端子は、第２のロジック回路と接続されている。第２のロジック回路は、アンド回路ＡＮＤ22〜ＡＮＤ2nおよびオア回路ＯＲ21〜ＯＲ2n-1から構成される。例えば、アンド回路ＡＮＤ11の出力はオア回路ＯＲ21に入力され、オア回路ＯＲ12の出力はアンド回路ＡＮＤ22に入力される。すなわち、アンド回路ＡＮＤ22〜ＡＮＤ2nの一方の入力端子は、オア回路ＯＲ12〜ＯＲ1nの出力端子とそれぞれ接続されており、オア回路ＯＲ21〜ＯＲ2n-1の一方の入力端子は、アンド回路ＡＮＤ11〜ＡＮＤ1n-1の出力端子と接続されている。 The output terminals of the AND circuits AND11 to AND1n-1 and the OR circuits OR12 to OR1n are connected to the second logic circuit. The second logic circuit includes AND circuits AND22 to AND2n and OR circuits OR21 to OR2n-1. For example, the output of the AND circuit AND11 is input to the OR circuit OR21, and the output of the OR circuit OR12 is input to the AND circuit AND22. That is, one input terminal of the AND circuits AND22 to AND2n is connected to the output terminal of the OR circuits OR12 to OR1n, respectively, and one input terminal of the OR circuits OR21 to OR2n-1 is connected to the AND circuits AND11 to AND1n-1 Is connected to the output terminal.
オア回路ＯＲ21〜ＯＲ2n-1およびアンド回路ＡＮＤ22〜ＡＮＤ2nのもう一方の入力端子には、充放電制御回路５から出力される第２の断線診断実施信号Ｓg2が入力される。ただし、アンド回路ＡＮＤ22〜ＡＮＤ2nに入力される第２の断線診断実施信号Ｓg2は、インバータ回路ＩＮＶ22〜ＩＮＶ2nにて信号レベルが反転されてから入力される。 The second disconnection diagnosis execution signal Sg2 output from the charge / discharge control circuit 5 is input to the other input terminals of the OR circuits OR21 to OR2n-1 and the AND circuits AND22 to AND2n. However, the second disconnection diagnosis execution signal Sg2 input to the AND circuits AND22 to AND2n is input after the signal level is inverted by the inverter circuits INV22 to INV2n.
オア回路ＯＲ21〜ＯＲ2n-1およびアンド回路ＡＮＤ22〜ＡＮＤ2nの出力端子は、ＭＯＳトランジスタＱ1〜Ｑnのゲート端子と接続されている。ＭＯＳトランジスタＱ1〜Ｑnのドレイン端子は、抵抗Ｒ1〜Ｒnと接続されている。 The output terminals of the OR circuits OR21 to OR2n-1 and the AND circuits AND22 to AND2n are connected to the gate terminals of the MOS transistors Q1 to Qn. The drain terminals of the MOS transistors Q1 to Qn are connected to the resistors R1 to Rn.
上述した電流バイパス電圧検出回路ａ1〜ａn、第１のロジック回路、第２のロジック回路、ＭＯＳトランジスタＱ１〜Ｑn、および、抵抗Ｒ1〜Ｒnにより電流バイパス回路が構成される。上述したように、電流バイパス電圧検出回路ａ1〜ａnは、対応するセルｓ1〜ｓnの端子間電圧が第１の所定電圧Ｖ1より上昇して満充電に近い状態になったことを検出すると、Ｈレベルの信号を出力し、第１のロジック回路および第２のロジック回路を介して、対応するＭＯＳトランジスタＱ１〜Ｑnをオンする。ＭＯＳトランジスタＱ１〜Ｑnがオンすると、オンしたＭＯＳトランジスタＱ１〜Ｑnと接続されている抵抗Ｒ1〜Ｒnを介して、対応するセルｓ１〜ｓｎに流れる充電電流の一部が流れる。これにより、各セル間の容量バラツキを抑制することができる。なお、第１のロジック回路および第２のロジック回路の動作については後述する。 The current bypass voltage detection circuits a1 to an, the first logic circuit, the second logic circuit, the MOS transistors Q1 to Qn, and the resistors R1 to Rn constitute a current bypass circuit. As described above, when the current bypass voltage detection circuits a1 to an detect that the inter-terminal voltages of the corresponding cells s1 to sn are higher than the first predetermined voltage V1 and are close to full charge, A level signal is output, and the corresponding MOS transistors Q1 to Qn are turned on via the first logic circuit and the second logic circuit. When the MOS transistors Q1 to Qn are turned on, a part of the charging current flowing in the corresponding cells s1 to sn flows through the resistors R1 to Rn connected to the turned on MOS transistors Q1 to Qn. Thereby, capacity variation between cells can be suppressed. Note that operations of the first logic circuit and the second logic circuit will be described later.
セルｓ1〜ｓnごとに設けられている異常検出回路ｂ1〜ｂnは、充放電制御回路５から出力される過充電／過放電検出切り換え信号Ｓg3（以下、切り換え信号Ｓg3と呼ぶ）に基づいて、対応するセルｓ1〜ｓnの過充電状態および過放電状態を検出する。切り換え信号Ｓg3の信号レベルがＬレベルの場合には、セルの過充電検出処理を行う。すなわち、対応するセルの端子間電圧（検出端子間電圧）が第２の所定電圧Ｖ2（過充電判定しきい値電圧）より上昇すると、過充電状態であると判定する。 The abnormality detection circuits b1 to bn provided for each of the cells s1 to sn respond on the basis of an overcharge / overdischarge detection switching signal Sg3 (hereinafter referred to as a switching signal Sg3) output from the charge / discharge control circuit 5. The overcharge state and overdischarge state of the cells s1 to sn to be detected are detected. When the signal level of the switching signal Sg3 is L level, cell overcharge detection processing is performed. That is, when the voltage between terminals of the corresponding cell (voltage between detection terminals) rises above the second predetermined voltage V2 (overcharge determination threshold voltage), it is determined that the battery is in an overcharge state.
また、切り換え信号Ｓg3の信号レベルがＨレベルの場合には、セルの過放電検出処理を行う。すなわち、対応するセルの端子間電圧が第３の所定電圧Ｖ3（過放電判定しきい値電圧）より下降すると、過放電状態であると判定する。異常検出回路ｂ1〜ｂnは、セルの過充電状態または過放電状態を検出すると、Ｈレベルの異常検出信号をオア回路４に出力する。 When the signal level of the switching signal Sg3 is H level, a cell overdischarge detection process is performed. That is, when the inter-terminal voltage of the corresponding cell falls below the third predetermined voltage V3 (overdischarge determination threshold voltage), it is determined that the battery is in an overdischarge state. The abnormality detection circuits b1 to bn output an H level abnormality detection signal to the OR circuit 4 when detecting an overcharged state or an overdischarged state of the cell.
オア回路４は、いずれか１つの異常検出回路ｂ1〜ｂnから異常検出信号が出力されると、セルに異常が発生したことを示す信号を充放電制御回路５に出力する。なお、３つの所定電圧Ｖ1，Ｖ2，Ｖ3の大小関係は、Ｖ2＞Ｖ1＞Ｖ3に設定されている。 When the abnormality detection signal is output from any one of the abnormality detection circuits b1 to bn, the OR circuit 4 outputs a signal indicating that an abnormality has occurred in the cell to the charge / discharge control circuit 5. The magnitude relationship among the three predetermined voltages V1, V2, and V3 is set to V2> V1> V3.
充放電制御回路５は、オア回路４からの信号に基づいて、組電池１の充放電を制御する。また、充放電制御回路５は、セルｓ1〜ｓnと検出端子Ｃ0〜Ｃnとの間の接続線の断線診断を行うための断線診断実施信号Ｓg1，Ｓg2を出力するとともに、セルの過充電または過放電を検出するための切り換え信号Ｓg3を出力する。断線診断実施信号Ｓg1，Ｓg2を出力する時期は、充放電制御回路５の始動時（電源投入時）や組電池１の充放電が所定期間以上休止している時である。
The charge / discharge control circuit 5 controls charging / discharging of the assembled
第１のロジック回路のうち、アンド回路ＡＮＤ11〜ＡＮＤ1n-1の動作について、アンド回路ＡＮＤ11を代表して説明する。アンド回路ＡＮＤ11は、電流バイパス電圧検出回路ａ1の出力信号と、第１の断線診断実施信号Ｓg1をインバータ回路ＩＮＶ11にて反転した信号との論理積演算結果を第２のロジック回路のオア回路ＯＲ21に出力する。 Of the first logic circuit, the operations of the AND circuits AND11 to AND1n-1 will be described as a representative of the AND circuit AND11. The AND circuit AND11 outputs an AND operation result of the output signal of the current bypass voltage detection circuit a1 and the signal obtained by inverting the first disconnection diagnosis execution signal Sg1 by the inverter circuit INV11 to the OR circuit OR21 of the second logic circuit. Output.
充放電制御回路５から第１の断線診断実施信号Ｓg1が出力されていない場合、すなわち、第１の断線診断実施信号Ｓg1の信号レベルがＬレベルの場合、アンド回路ＡＮＤ11にはインバータ回路ＩＮＶ11を介してＨレベルの信号が入力されるため、電流バイパス電圧検出回路ａ1の出力がそのままアンド回路ＡＮＤ11の出力となる。 When the first disconnection diagnosis execution signal Sg1 is not output from the charge / discharge control circuit 5, that is, when the signal level of the first disconnection diagnosis execution signal Sg1 is L level, the AND circuit AND11 is connected via the inverter circuit INV11. Since the H level signal is input, the output of the current bypass voltage detection circuit a1 becomes the output of the AND circuit AND11 as it is.
一方、充放電制御回路５から第１の断線診断実施信号Ｓg1が出力されている場合、すなわち、第１の断線診断実施信号Ｓg1の信号レベルがＨレベルの場合、アンド回路ＡＮＤ11にはインバータ回路ＩＮＶ11を介してＬレベルの信号が入力される。従って、この場合には、電流バイパス電圧検出回路ａ1の出力信号のレベルに関わらず、アンド回路ＡＮＤ11の出力信号はＬレベルとなる。 On the other hand, when the first disconnection diagnosis execution signal Sg1 is output from the charge / discharge control circuit 5, that is, when the signal level of the first disconnection diagnosis execution signal Sg1 is H level, the AND circuit AND11 includes the inverter circuit INV11. An L level signal is input via. Therefore, in this case, the output signal of the AND circuit AND11 becomes L level regardless of the level of the output signal of the current bypass voltage detection circuit a1.
続いて、オア回路ＯＲ12〜ＯＲ1nの動作について、オア回路ＯＲ12を代表して説明する。オア回路ＯＲ12は、電流バイパス電圧検出回路ａ2の出力信号と、充放電制御回路５からの第１の断線診断実施信号Ｓg1との２信号の論理和を演算し、演算結果をアンド回路ＡＮＤ22に出力する。 Subsequently, the operation of the OR circuits OR12 to OR1n will be described on behalf of the OR circuit OR12. The OR circuit OR12 calculates the logical sum of the two signals of the output signal of the current bypass voltage detection circuit a2 and the first disconnection diagnosis execution signal Sg1 from the charge / discharge control circuit 5, and outputs the calculation result to the AND circuit AND22. To do.
充放電制御回路５から第１の断線診断実施信号Ｓg1が出力されていない場合、すなわち、第１の断線診断実施信号Ｓg1の信号レベルがＬレベルの場合には、電流バイパス電圧検出回路ａ2の出力がそのままオア回路ＯＲ12の出力となる。一方、充放電制御回路５から第１の断線診断実施信号Ｓg1が出力されている場合、すなわち、第１の断線診断実施信号Ｓg1の信号レベルがＨレベルの場合には、電流バイパス電圧検出回路ａ2の出力信号のレベルに関わらず、オア回路ＯＲ12の出力信号もＨレベルとなる。 When the first disconnection diagnosis execution signal Sg1 is not output from the charge / discharge control circuit 5, that is, when the signal level of the first disconnection diagnosis execution signal Sg1 is L level, the output of the current bypass voltage detection circuit a2 Becomes the output of the OR circuit OR12. On the other hand, when the first disconnection diagnosis execution signal Sg1 is output from the charge / discharge control circuit 5, that is, when the signal level of the first disconnection diagnosis execution signal Sg1 is H level, the current bypass voltage detection circuit a2 Regardless of the level of the output signal, the output signal of the OR circuit OR12 is also at the H level.
説明は省略するが、セルｓ3，ｓ5，…，ｓn-1に対応して設けられているアンド回路ＡＮＤ13，ＡＮＤ15，…，ＡＮＤ1n-1の動作、および、セルｓ4，ｓ6，…，ｓnに対応して設けられているオア回路ＯＲ4，ＯＲ6，…，ＯＲnの動作についても同様である。上述したように、充放電制御回路５から第１の断線診断実施信号Ｓg1が出力されると、アンド回路ＡＮＤ11〜ＡＮＤ1n-1の出力は常にＬレベルとなり、オア回路ＯＲ12〜ＯＲ1nの出力は常にＨレベルとなる。 Although explanation is omitted, the operations of AND circuits AND13, AND15,..., AND1n-1 provided corresponding to the cells s3, s5,..., Sn-1 and the cells s4, s6,. The same applies to the operation of the OR circuits OR4, OR6,. As described above, when the first disconnection diagnosis execution signal Sg1 is output from the charge / discharge control circuit 5, the outputs of the AND circuits AND11 to AND1n-1 are always L level, and the outputs of the OR circuits OR12 to OR1n are always H. Become a level.
次に、第２のロジック回路のうち、オア回路ＯＲ21〜ＯＲ2n-1の動作について、オア回路ＯＲ21を代表して説明する。オア回路ＯＲ21は、第１のロジック回路を構成するアンド回路ＡＮＤ11の出力信号と、充放電制御回路５から出力される第２の断線診断実施信号Ｓg2との論理和を演算し、演算結果をＭＯＳトランジスタＱ１のゲート端子に出力する。 Next, the operation of the OR circuits OR21 to OR2n-1 in the second logic circuit will be described as a representative of the OR circuit OR21. The OR circuit OR21 calculates the logical sum of the output signal of the AND circuit AND11 constituting the first logic circuit and the second disconnection diagnosis execution signal Sg2 output from the charge / discharge control circuit 5, and the result of the operation is calculated by MOS. Output to the gate terminal of the transistor Q1.
充放電制御回路５から第２の断線診断実施信号Ｓg2が出力されていない場合、すなわち、第２の断線診断実施信号Ｓg2の信号レベルがＬレベルの場合には、アンド回路ＡＮＤ11の出力がそのままオア回路ＯＲ21の出力となる。従って、アンド回路ＡＮＤ11からＨレベルの信号が出力されると、ＭＯＳトランジスタＱ１はオンし、Ｌレベルの信号が出力されると、ＭＯＳトランジスタＱ１はオフする。 When the second disconnection diagnosis execution signal Sg2 is not output from the charge / discharge control circuit 5, that is, when the signal level of the second disconnection diagnosis execution signal Sg2 is L level, the output of the AND circuit AND11 remains ORed. This is the output of the circuit OR21. Therefore, when the H level signal is output from the AND circuit AND11, the MOS transistor Q1 is turned on, and when the L level signal is output, the MOS transistor Q1 is turned off.
一方、充放電制御回路５から第２の断線診断実施信号Ｓg2が出力されている場合、すなわち、第２の断線診断実施信号Ｓg2の信号レベルがＨレベルの場合には、アンド回路ＡＮＤ11の出力信号のレベルに関わらず、オア回路ＯＲ21の出力信号はＨレベルとなる。従って、ＭＯＳトランジスタＱ１は強制的にオンとなる。 On the other hand, when the second disconnection diagnosis execution signal Sg2 is output from the charge / discharge control circuit 5, that is, when the signal level of the second disconnection diagnosis execution signal Sg2 is H level, the output signal of the AND circuit AND11 Regardless of the level, the output signal of the OR circuit OR21 is at the H level. Therefore, the MOS transistor Q1 is forcibly turned on.
続いて、第２のロジック回路のうち、アンド回路ＡＮＤ22〜ＡＮＤ2nの動作について、アンド回路ＡＮＤ22を代表して説明する。アンド回路ＡＮＤ22は、第１のロジック回路のオア回路ＯＲ12の出力信号と、第２の断線診断実施信号Ｓg2をインバータ回路ＩＮＶ22にて反転した信号との論理積演算結果をＭＯＳトランジスタＱ２のゲート端子に出力する。 Subsequently, the operations of the AND circuits AND22 to AND2n in the second logic circuit will be described as a representative of the AND circuit AND22. The AND circuit AND22 outputs an AND operation result of the output signal of the OR circuit OR12 of the first logic circuit and the signal obtained by inverting the second disconnection diagnosis execution signal Sg2 by the inverter circuit INV22 to the gate terminal of the MOS transistor Q2. Output.
充放電制御回路５から第２の断線診断実施信号Ｓg2が出力されていない場合、すなわち、第２の断線診断実施信号Ｓg2の信号レベルがＬレベルの場合には、アンド回路ＡＮＤ22には、インバータ回路ＩＮＶ22を介してＨレベルの信号が入力されるので、オア回路ＯＲ12の出力がそのままアンド回路ＡＮＤ22の出力となる。従って、アンド回路ＡＮＤ22からＨレベルの信号が出力されると、ＭＯＳトランジスタＱ２はオンし、Ｌレベルの信号が出力されると、ＭＯＳトランジスタＱ２はオフする。 When the second disconnection diagnosis execution signal Sg2 is not output from the charge / discharge control circuit 5, that is, when the signal level of the second disconnection diagnosis execution signal Sg2 is L level, the AND circuit AND22 includes an inverter circuit. Since an H level signal is input via INV22, the output of the OR circuit OR12 becomes the output of the AND circuit AND22 as it is. Therefore, when the H level signal is output from the AND circuit AND22, the MOS transistor Q2 is turned on, and when the L level signal is output, the MOS transistor Q2 is turned off.
一方、充放電制御回路５から第２の断線診断実施信号Ｓg2が出力されている場合、すなわち、第２の断線診断実施信号Ｓg2の信号レベルがＨレベルの場合には、アンド回路ＡＮＤ22には、インバータ回路ＩＮＶ22を介してＬレベルの信号が入力される。従って、オア回路ＯＲ12の出力信号のレベルに関わらず、アンド回路ＡＮＤ22の出力信号はＬレベルとなる。この結果、ＭＯＳトランジスタＱ２は強制的にオフとなる。 On the other hand, when the second disconnection diagnosis execution signal Sg2 is output from the charge / discharge control circuit 5, that is, when the signal level of the second disconnection diagnosis execution signal Sg2 is H level, the AND circuit AND22 includes: An L level signal is input via the inverter circuit INV22. Therefore, the output signal of the AND circuit AND22 becomes L level regardless of the level of the output signal of the OR circuit OR12. As a result, the MOS transistor Q2 is forcibly turned off.
説明は省略するが、セルｓ3，ｓ5，…，ｓn-1に対応して設けられているオア回路ＯＲ23，ＯＲ25，…，ＯＲ2n-1の動作、および、セルｓ4，ｓ6，…，ｓnに対応して設けられているアンド回路ＡＮＤ24，ＡＮＤ26，…，ＡＮＤ2nの動作についても同様である。上述したように、充放電制御回路５から第２の断線診断実施信号Ｓg2が出力されると、オア回路ＯＲ21，ＯＲ23，…，ＯＲ2n-1と接続されているＭＯＳトランジスタＱ１，Ｑ３，…，Ｑｎは強制的にオンとなり、アンド回路ＡＮＤ22，ＡＮＤ24，…，ＡＮＤ2nと接続されているＭＯＳトランジスタＱ２，Ｑ４，…，Ｑｎ-1は強制的にオフとなる。 Although explanation is omitted, the operation of the OR circuits OR23, OR25, ..., OR2n-1 provided corresponding to the cells s3, s5, ..., sn-1 and the cells s4, s6, ..., sn The same applies to the operations of the AND circuits AND24, AND26,. As described above, when the second disconnection diagnosis execution signal Sg2 is output from the charge / discharge control circuit 5, the MOS transistors Q1, Q3,..., Qn connected to the OR circuits OR21, OR23,. Are forcibly turned on, and the MOS transistors Q2, Q4,..., Qn-1 connected to the AND circuits AND22, AND24,.
また、第２の断線診断実施信号Ｓg2が出力されていない場合には、アンド回路ＡＮＤ13，ＡＮＤ15，…，ＡＮＤ1n-1の出力がそのままオア回路ＯＲ23，ＯＲ25，…，ＯＲ2n-1の出力となり、オア回路ＯＲ14，ＯＲ16，…，ＯＲ1nの出力がそのままアンド回路ＡＮＤ24，ＡＮＤ26，…，ＡＮＤ2nの出力となる。 When the second disconnection diagnosis execution signal Sg2 is not output, the outputs of the AND circuits AND13, AND15,..., AND1n-1 become the outputs of the OR circuits OR23, OR25,. The outputs of the circuits OR14, OR16,..., OR1n become the outputs of the AND circuits AND24, AND26,.
上述したように、充放電制御回路５から第１の断線診断実施信号Ｓg1が出力されると、アンド回路ＡＮＤ11〜ＡＮＤ1n-1の出力は常にＬレベルとなり、オア回路ＯＲ12〜ＯＲ1nの出力は常にＨレベルとなる。従って、第１の断線診断実施信号Ｓg1の信号レベルがＨレベル、かつ、第２の断線診断実施信号Ｓg2の信号レベルがＬレベルの場合には、ＭＯＳトランジスタＱ１，Ｑ３，…，Ｑn-1は強制的にオフとなり、ＭＯＳトランジスタＱ２，Ｑ４，…，Ｑnは強制的にオンとなる。 As described above, when the first disconnection diagnosis execution signal Sg1 is output from the charge / discharge control circuit 5, the outputs of the AND circuits AND11 to AND1n-1 are always L level, and the outputs of the OR circuits OR12 to OR1n are always H. Become a level. Therefore, when the signal level of the first disconnection diagnosis execution signal Sg1 is H level and the signal level of the second disconnection diagnosis execution signal Sg2 is L level, the MOS transistors Q1, Q3,. The MOS transistors Q2, Q4,..., Qn are forcibly turned on.
すなわち、第１の断線診断実施信号Ｓg1の信号レベルがＨレベル、かつ、第２の断線診断実施信号Ｓg2の信号レベルがＬレベルの場合には、奇数番目のセルｓ1，ｓ3，…，ｓn-1の検出端子間が開放されるとともに、偶数番目のセルｓ2，ｓ4，…，ｓnの検出端子間が短絡される。また、第２の断線診断実施信号Ｓg2の信号レベルがＨレベルの場合には、奇数番目のセルの検出端子間が短絡されるとともに、偶数番目のセルの検出端子間が開放される。図２は、断線診断実施信号Ｓg1，Ｓg2の信号レベルと、その時のオア回路ＯＲ21〜ＯＲ2n-1、アンド回路ＡＮＤ22〜ＡＮＤ2nの出力信号レベル、および、ＭＯＳトランジスタＱ１〜Ｑｎのオン／オフの状態の関係をまとめた図である。 That is, when the signal level of the first disconnection diagnosis execution signal Sg1 is H level and the signal level of the second disconnection diagnosis execution signal Sg2 is L level, the odd-numbered cells s1, s3,. The first detection terminals are opened, and the detection terminals of the even-numbered cells s2, s4,. When the signal level of the second disconnection diagnosis execution signal Sg2 is H level, the detection terminals of the odd-numbered cells are short-circuited and the detection terminals of the even-numbered cells are opened. FIG. 2 shows the signal levels of the disconnection diagnosis execution signals Sg1 and Sg2, the output signal levels of the OR circuits OR21 to OR2n-1 and the AND circuits AND22 to AND2n at that time, and the on / off states of the MOS transistors Q1 to Qn. It is the figure which summarized the relationship.
ここで、図３に示すように、セルｓ2の正極端子（セルｓ3の負極端子）と検出端子Ｃ2との間の接続線が断線した場合について考察する。断線が発生した時のセルｓ3の端子間電圧は、第１の所定電圧Ｖ1より高く、かつ、第２の所定電圧Ｖ2より低いものとする。また、断線が発生した時のセルｓ2は過放電状態、すなわち、端子間電圧は、第３の所定電圧Ｖ3より低いものとする。 Here, as shown in FIG. 3, the case where the connection line between the positive terminal of the cell s2 (the negative terminal of the cell s3) and the detection terminal C2 is disconnected will be considered. It is assumed that the voltage between the terminals of the cell s3 when the disconnection occurs is higher than the first predetermined voltage V1 and lower than the second predetermined voltage V2. Further, it is assumed that the cell s2 when the disconnection occurs is in an overdischarged state, that is, the voltage between the terminals is lower than the third predetermined voltage V3.
＜（Ｓg1，Ｓg2）＝（Ｈ，Ｌ）の場合＞
充放電制御回路５からＨレベルの第１の断線診断実施信号Ｓg1、および、Ｌレベルの第２の断線診断実施信号Ｓg2が出力されると、ＭＯＳトランジスタＱ２は強制的にオンとなり、ＭＯＳトランジスタＱ３は強制的にオフとなる（図２参照）。この状態では、検出端子Ｃ2の電圧は、オンしているＭＯＳトランジスタＱ２および抵抗Ｒ２を介して、セルｓ2の負極端子（検出端子Ｃ1）の電圧と等しくなる。
<When (Sg1, Sg2) = (H, L)>
When the H-level first disconnection diagnosis execution signal Sg1 and the L-level second disconnection diagnosis execution signal Sg2 are output from the charge / discharge control circuit 5, the MOS transistor Q2 is forcibly turned on, and the MOS transistor Q3 Is forcibly turned off (see FIG. 2). In this state, the voltage at the detection terminal C2 becomes equal to the voltage at the negative terminal (detection terminal C1) of the cell s2 via the MOS transistor Q2 and the resistor R2 that are turned on.
この時、充放電制御回路５から出力される切り換え信号Ｓg3のレベルがＨレベル（過放電検出）であれば、異常検出回路ｂ2からは、セルｓ2が過放電状態であることを示す異常検出信号（Ｈレベル）が出力される。これにより、充放電制御回路５には、オア回路４を介してＨレベルの信号が入力される。 At this time, if the level of the switching signal Sg3 output from the charge / discharge control circuit 5 is H level (overdischarge detection), the abnormality detection signal indicating that the cell s2 is in the overdischarge state is sent from the abnormality detection circuit b2. (H level) is output. As a result, an H level signal is input to the charge / discharge control circuit 5 via the OR circuit 4.
＜（Ｓg1，Ｓg2）＝（Ｌ，Ｈ）の場合＞
また、充放電制御回路５からＬレベルの第１の断線診断実施信号Ｓg1、および、Ｈレベルの第２の断線診断実施信号Ｓg2が出力されると、ＭＯＳトランジスタＱ２は強制的にオフとなり、ＭＯＳトランジスタＱ３は強制的にオンとなる（図２参照）。この状態では、検出端子Ｃ2の電圧は、オンしているＭＯＳトランジスタＱ３および抵抗Ｒ３を介して、セルｓ3の正極端子（検出端子Ｃ3）の電圧と等しくなる。
<When (Sg1, Sg2) = (L, H)>
When the first disconnection diagnosis execution signal Sg1 at L level and the second disconnection diagnosis execution signal Sg2 at H level are output from the charge / discharge control circuit 5, the MOS transistor Q2 is forcibly turned off, and the MOS transistor The transistor Q3 is forcibly turned on (see FIG. 2). In this state, the voltage at the detection terminal C2 becomes equal to the voltage at the positive terminal (detection terminal C3) of the cell s3 via the MOS transistor Q3 and the resistor R3 that are turned on.
この時、充放電制御回路５から出力される切り換え信号Ｓg3のレベルがＬレベル（過充電検出）であれば、異常検出回路ｂ2からは、セルｓ2が過充電状態であることを示す異常検出信号（Ｈレベル）が出力される。これにより、充放電制御回路５には、オア回路４を介してＨレベルの信号が入力される。 At this time, if the level of the switching signal Sg3 output from the charge / discharge control circuit 5 is L level (overcharge detection), the abnormality detection signal indicating that the cell s2 is in the overcharge state is sent from the abnormality detection circuit b2. (H level) is output. As a result, an H level signal is input to the charge / discharge control circuit 5 via the OR circuit 4.
すなわち、セルｓ2の正極端子と検出端子Ｃ2との間の接続線が断線すると、切り換え信号Ｓg3の信号レベルがＨレベル（過放電検出）およびＬレベル（過充電検出）のいずれの場合においても、異常検出回路ｂ2からはＨレベルの信号が出力されて、充放電制御回路５に入力されることになる。セルｓ2が過放電状態であり、かつ、セルｓ2の正極端子と検出端子Ｃ2との間の接続線が断線した場合に、異常検出回路ｂ2から出力される信号のレベルを図４にまとめておく。
That is, when the connection line between the positive terminal of the cell s2 and the detection terminal C2 is disconnected, the signal level of the switching signal Sg3 is H level (overdischarge detection) or L level (overcharge detection). The abnormality
一方、上述した箇所の断線が生じていない場合には、検出端子Ｃ1−Ｃ2間、および、検出端子Ｃ2−Ｃ3間の電圧は、それぞれセルｓ2およびｓ3の電圧となる。従って、切り換え信号Ｓg3の信号レベルがＨレベル（過放電検出）の場合にのみ、セルＳ2が過放電状態であることを示すＨレベルの信号が異常検出回路ｂ2から出力される。セルｓ2が過放電状態であり、かつ、上述した箇所の断線が生じていない場合に、異常検出回路ｂ2から出力される信号のレベルを図５にまとめておく。 On the other hand, when the disconnection at the above-described location does not occur, the voltages between the detection terminals C1 and C2 and between the detection terminals C2 and C3 are the voltages of the cells s2 and s3, respectively. Therefore, only when the signal level of the switching signal Sg3 is the H level (overdischarge detection), the H level signal indicating that the cell S2 is in the overdischarge state is output from the abnormality detection circuit b2. FIG. 5 summarizes the levels of signals output from the abnormality detection circuit b2 when the cell s2 is in an overdischarged state and no disconnection occurs at the above-described location.
すなわち、一実施の形態における組電池の異常検出装置によれば、セルが過放電状態の場合でも、断線診断実施信号Ｓg1，Ｓg2を出力した時の異常検出回路ｂ1〜ｂnからの出力に基づいて、セルと検出端子とを接続する線の断線を確実に検出することができる。 That is, according to the assembled battery abnormality detection device in one embodiment, even when the cell is in an overdischarged state, based on the outputs from the abnormality detection circuits b1 to bn when the disconnection diagnosis execution signals Sg1 and Sg2 are output. The disconnection of the line connecting the cell and the detection terminal can be reliably detected.
上述した説明では、断線が発生する直前のセルｓ3の端子間電圧は、第１の所定電圧Ｖ1より高く、かつ、第２の所定電圧Ｖ2より低いものとした。また、セルｓ2の端子間電圧は、第３の所定電圧Ｖ3より低いものとした。しかし、断線が発生する直前のセルｓ2およびｓ3の端子間電圧は、第１の所定電圧Ｖ1、第２の所定電圧Ｖ2、および、第３の所定電圧Ｖ3との関係において、どのような値でも、断線を検出することができる。また、断線が生じる箇所も、セルｓ2の正極端子と検出端子Ｃ2との間の接続線には限られない。 In the above description, the inter-terminal voltage of the cell s3 immediately before the disconnection occurs is higher than the first predetermined voltage V1 and lower than the second predetermined voltage V2. Further, the voltage between the terminals of the cell s2 is lower than the third predetermined voltage V3. However, the voltage between the terminals of the cells s2 and s3 immediately before the disconnection occurs is any value in relation to the first predetermined voltage V1, the second predetermined voltage V2, and the third predetermined voltage V3. Disconnection can be detected. Further, the location where the disconnection occurs is not limited to the connection line between the positive terminal of the cell s2 and the detection terminal C2.
例えば、図６に示すように、セルｓ1の正極端子（セルｓ2の負極端子）と検出端子Ｃ1との間の接続線が断線した場合について考察する。ここでは、断線が発生する直前のセルｓ1は過充電状態、すなわち、セルｓ1の端子間電圧は、第２の所定電圧Ｖ2より高いものとする。 For example, as shown in FIG. 6, consider a case where the connection line between the positive terminal of the cell s1 (the negative terminal of the cell s2) and the detection terminal C1 is broken. Here, it is assumed that the cell s1 immediately before the disconnection occurs is in an overcharged state, that is, the voltage between the terminals of the cell s1 is higher than the second predetermined voltage V2.
＜（Ｓg1，Ｓg2）＝（Ｈ，Ｌ）の場合＞
充放電制御回路５からＨレベルの第１の断線診断実施信号Ｓg1、および、Ｌレベルの第２の断線診断実施信号Ｓg2が出力されると、ＭＯＳトランジスタＱ１は強制的にオフとなり、ＭＯＳトランジスタＱ２は強制的にオンとなる（図２参照）。この状態では、検出端子Ｃ1の電圧は、オンしているＭＯＳトランジスタＱ２および抵抗Ｒ２を介して、セルｓ2の正極端子（検出端子Ｃ2）の電圧と等しくなる。
<When (Sg1, Sg2) = (H, L)>
When the H-level first disconnection diagnosis execution signal Sg1 and the L-level second disconnection diagnosis execution signal Sg2 are output from the charge / discharge control circuit 5, the MOS transistor Q1 is forcibly turned off, and the MOS transistor Q2 Is forcibly turned on (see FIG. 2). In this state, the voltage at the detection terminal C1 becomes equal to the voltage at the positive terminal (detection terminal C2) of the cell s2 via the MOS transistor Q2 and the resistor R2 that are turned on.
この時、充放電制御回路５から出力される切り換え信号Ｓg3のレベルがＬレベル（過充電検出）であれば、異常検出回路ｂ1からは、セルｓ1が過充電状態であることを示す異常検出信号（Ｈレベル）が出力される。これにより、充放電制御回路５には、オア回路４を介してＨレベルの信号が入力される。 At this time, if the level of the switching signal Sg3 output from the charge / discharge control circuit 5 is L level (overcharge detection), the abnormality detection signal indicating that the cell s1 is in the overcharge state is sent from the abnormality detection circuit b1. (H level) is output. As a result, an H level signal is input to the charge / discharge control circuit 5 via the OR circuit 4.
＜（Ｓg1，Ｓg2）＝（Ｌ，Ｈ）の場合＞
また、充放電制御回路５からＬレベルの第１の断線診断実施信号Ｓg1、および、Ｈレベルの第２の断線診断実施信号Ｓg2が出力されると、ＭＯＳトランジスタＱ１は強制的にオンとなり、ＭＯＳトランジスタＱ２は強制的にオフとなる（図２参照）。この状態では、検出端子Ｃ1の電圧は、オンしているＭＯＳトランジスタＱ１および抵抗Ｒ１を介して、セルｓ1の負極端子（検出端子Ｃ0）の電圧と等しくなる。
<When (Sg1, Sg2) = (L, H)>
When the first disconnection diagnosis execution signal Sg1 at L level and the second disconnection diagnosis execution signal Sg2 at H level are output from the charge / discharge control circuit 5, the MOS transistor Q1 is forcibly turned on, and the MOS transistor The transistor Q2 is forcibly turned off (see FIG. 2). In this state, the voltage at the detection terminal C1 becomes equal to the voltage at the negative terminal (detection terminal C0) of the cell s1 via the MOS transistor Q1 and the resistor R1 that are turned on.
この時、充放電制御回路５から出力される切り換え信号Ｓg3のレベルがＨレベル（過放電検出）であれば、異常検出回路ｂ1からは、セルｓ1が過放電状態であることを示す異常検出信号（Ｈレベル）が出力される。これにより、充放電制御回路５には、オア回路４を介してＨレベルの信号が入力される。 At this time, if the level of the switching signal Sg3 output from the charge / discharge control circuit 5 is H level (overdischarge detection), the abnormality detection signal indicating that the cell s1 is in the overdischarge state is sent from the abnormality detection circuit b1. (H level) is output. As a result, an H level signal is input to the charge / discharge control circuit 5 via the OR circuit 4.
すなわち、セルｓ1の正極端子と検出端子Ｃ1との間の接続線が断線した場合でも、切り換え信号Ｓg3の信号レベルがＨレベルおよびＬレベルのいずれの場合においても、異常検出回路ｂ1からはＨレベルの信号が出力されて、充放電制御回路５に入力されることになる。セルｓ1が過充電状態であり、かつ、セルｓ1の正極端子と検出端子Ｃ1との間の接続線が断線した場合に、異常検出回路ｂ1から出力される信号のレベルを図７にまとめておく。 That is, even when the connection line between the positive terminal of the cell s1 and the detection terminal C1 is disconnected, the abnormality detection circuit b1 outputs the H level regardless of whether the switching signal Sg3 is at the H level or the L level. This signal is output to the charge / discharge control circuit 5. FIG. 7 summarizes the levels of signals output from the abnormality detection circuit b1 when the cell s1 is overcharged and the connection line between the positive terminal of the cell s1 and the detection terminal C1 is disconnected. .
一方、セルｓ1の正極端子と検出端子Ｃ1との間の断線が生じていない場合には、検出端子Ｃ0−Ｃ1間、および、検出端子Ｃ1−Ｃ2間の電圧は、それぞれセルｓ1およびｓ2の電圧となる。従って、切り換え信号Ｓg3の信号レベルがＬレベル（過充電検出）の場合にのみ、セルＳ1が過充電状態であることを示すＨレベルの信号が異常検出回路ｂ1から出力される。セルｓ1が過充電状態であり、かつ、上述した箇所の断線が生じていない場合に、異常検出回路ｂ2から出力される信号のレベルを図８にまとめておく。 On the other hand, when there is no disconnection between the positive terminal of the cell s1 and the detection terminal C1, the voltages between the detection terminals C0 and C1 and between the detection terminals C1 and C2 are the voltages of the cells s1 and s2, respectively. It becomes. Therefore, only when the signal level of the switching signal Sg3 is L level (overcharge detection), an H level signal indicating that the cell S1 is in the overcharge state is output from the abnormality detection circuit b1. FIG. 8 summarizes the levels of signals output from the abnormality detection circuit b2 when the cell s1 is in an overcharged state and no disconnection occurs at the above-described location.
図９は、一実施の形態における組電池の異常検出装置を搭載した電気自動車において、断線診断実施プログラムの処理内容を示すフローチャートである。ステップＳ１０から始まる処理は、充放電制御回路５により行われる。ステップＳ１０では、Ｈレベルの断線診断実施信号Ｓg1を出力して、ステップＳ２０に進む。ステップＳ２０では、オア回路４を介して異常検出回路ｂ1〜ｂnから入力される信号に基づいて、異常発生の有無を検知する。ここでは、ＨレベルおよびＬレベルの切り換え信号Ｓg3をそれぞれ出力した時に、オア回路４を介して入力される信号のレベルを検知する。 FIG. 9 is a flowchart showing the processing contents of the disconnection diagnosis execution program in the electric vehicle equipped with the assembled battery abnormality detection device in one embodiment. The process starting from step S10 is performed by the charge / discharge control circuit 5. In step S10, an H level disconnection diagnosis execution signal Sg1 is output, and the process proceeds to step S20. In step S20, the presence / absence of an abnormality is detected based on signals input from the abnormality detection circuits b1 to bn via the OR circuit 4. Here, when the switching signal Sg3 of H level and L level is output, the level of the signal input via the OR circuit 4 is detected.
ステップＳ３０では、ステップＳ２０で行った異常診断の結果、オア回路４を介してＨレベルの信号が入力されたか否かを判定する。ＨレベルおよびＬレベルの切り換え信号Ｓg3を出力した時のいずれの場合も、Ｌレベルの信号が入力されたと判定すると、ステップＳ１０に戻り、Ｈレベルの信号が入力されたと判定するとステップＳ４０に進む。ステップＳ４０では、Ｈレベルの断線診断実施信号Ｓg2を出力して、ステップＳ５０に進む。 In step S30, it is determined whether or not an H level signal has been input via the OR circuit 4 as a result of the abnormality diagnosis performed in step S20. In either case of outputting the H level and L level switching signal Sg3, if it is determined that an L level signal is input, the process returns to step S10, and if it is determined that an H level signal is input, the process proceeds to step S40. In step S40, an H level disconnection diagnosis execution signal Sg2 is output, and the process proceeds to step S50.
ステップＳ５０では、ステップＳ２０と同様の処理、すなわち、オア回路４を介して異常検出回路ｂ1〜ｂnから入力される信号に基づいて、異常発生の有無を検知する。ステップＳ６０では、ステップＳ５０で行った異常診断の結果、ＨレベルおよびＬレベルの切り換え信号Ｓg3を出力した時のいずれの場合も、オア回路４を介してＨレベルの信号が入力されたか否かを判定する。いずれの場合もＨレベルの信号が入力されたと判定するとステップＳ７０に進み、Ｌレベルの信号が入力されたと判定すると、ステップＳ８０に進む。 In step S50, the presence or absence of an abnormality is detected based on the same processing as in step S20, that is, based on signals input from the abnormality detection circuits b1 to bn via the OR circuit 4. In step S60, as a result of the abnormality diagnosis performed in step S50, it is determined whether an H level signal is input via the OR circuit 4 in both cases when the H level and L level switching signal Sg3 is output. judge. In any case, if it is determined that an H level signal has been input, the process proceeds to step S70. If it is determined that an L level signal has been input, the process proceeds to step S80.
ステップＳ７０では、セルと検出端子との間の接続線に断線が発生したと判断して、車両の走行モードを異常発生時の走行モードであるリンプ走行モードに設定する。これにより、電気自動車は、異常が発生したため通常の走行を行うことはできないが、リンプ走行モード時における低速走行を行うことができるので、例えば、サービス工場まで自走することができる。車両の走行モードをリンプ走行モードに設定すると、ステップＳ１０に戻る。 In step S70, it is determined that a disconnection has occurred in the connection line between the cell and the detection terminal, and the vehicle travel mode is set to the limp travel mode that is the travel mode when an abnormality occurs. As a result, the electric vehicle cannot perform normal traveling because an abnormality has occurred, but can perform low-speed traveling in the limp traveling mode, so that it can self-travel to, for example, a service factory. When the traveling mode of the vehicle is set to the limp traveling mode, the process returns to step S10.
一方、ステップＳ８０では、異常検出回路ｂ1〜ｂnから入力されたＨレベルの信号が断線に起因するものではなく、セルの過充電または過放電に起因するものであると判定し、セルの充放電制御を行う。すなわち、Ｌレベルの切り換え信号Ｓg3を出力した時に、Ｈレベルの信号が入力された場合には、過充電状態となっているセルが存在するため、セルの放電処理を行い、Ｈレベルの切り換え信号Ｓg3を出力した時に、Ｈレベルの信号が入力された場合には、過放電状態となっているセルが存在するため、セルの充電処理を行う。セルの充放電制御を行うと、ステップＳ１０に戻る。 On the other hand, in step S80, it is determined that the H level signal input from the abnormality detection circuits b1 to bn is not caused by disconnection, but is caused by cell overcharge or overdischarge. Take control. That is, when the L level switching signal Sg3 is output, if an H level signal is input, there is an overcharged cell, so that the cell is discharged, and the H level switching signal is output. If an H level signal is input when Sg3 is output, there is a cell in an overdischarged state, and thus the cell is charged. When the charge / discharge control of the cell is performed, the process returns to step S10.
一実施の形態における組電池の異常検出装置によれば、奇数番目のセルの検出端子間を短絡させるとともに、偶数番目のセルの検出端子間を開放させた時に異常検出回路ｂ1〜ｂnから出力される信号と、奇数番目のセルの検出端子間を開放させるとともに、偶数番目のセルの検出端子間を短絡させた時に異常検出回路から出力される信号とに基づいて、セルと対応する検出端子との間の接続線の断線を検出する。これにより、セルと対応する検出端子との間の接続線の断線を確実に検出することができる。 According to the battery pack abnormality detection device in one embodiment, the detection terminals b1 to bn are output when the detection terminals of the odd-numbered cells are short-circuited and the detection terminals of the even-numbered cells are opened. And the detection terminal corresponding to the cell based on the signal output from the abnormality detection circuit when the detection terminals of the odd-numbered cells are opened and the detection terminals of the even-numbered cells are short-circuited. The disconnection of the connection line between is detected. Thereby, the disconnection of the connection line between the cell and the corresponding detection terminal can be reliably detected.
特に、断線診断実施信号Ｓg1，Ｓg2をそれぞれ出力した時に、セルの過充電検出時（Ｓg3：Ｌレベル）および過放電検出時（Ｓg3：Ｈレベル）のいずれの場合でも、異常検出回路ｂ1〜ｂnからＨレベルの信号が出力された時に、セルと対応する検出端子との間の接続線が断線していると判定するので、断線の発生の有無と、セルの過充電状態または過放電状態とを確実に区別することができる。すなわち、一実施の形態における組電池の異常検出装置によれば、セルが過充電状態または過放電状態である場合でも、セルと対応する検出端子との間の接続線の断線の有無を検出することができる。 In particular, when the disconnection diagnosis execution signals Sg1 and Sg2 are respectively output, the abnormality detection circuits b1 to bn are detected in both cases of cell overcharge detection (Sg3: L level) and overdischarge detection (Sg3: H level). When the H level signal is output from the cell, it is determined that the connection line between the cell and the corresponding detection terminal is disconnected. Therefore, whether or not a disconnection has occurred, the overcharged state or the overdischarged state of the cell, Can be reliably distinguished. That is, according to the battery pack abnormality detection device in one embodiment, even when a cell is in an overcharged state or an overdischarged state, the presence or absence of a disconnection of a connection line between the cell and a corresponding detection terminal is detected. be able to.
本発明は、上述した一実施の形態に限定されることはない。例えば、電流バイパス回路を構成する半導体スイッチとしてＭＯＳトランジスタを用いたが、バイポーラトランジスタ等の他のスイッチング素子を用いてもよい。また、各セルｓ1〜ｓnの両端子にそれぞれ接続される検出端子間を短絡する回路および開放する回路の構成も、図１に示すものに限定されることはない。 The present invention is not limited to the embodiment described above. For example, although a MOS transistor is used as a semiconductor switch constituting the current bypass circuit, other switching elements such as a bipolar transistor may be used. Further, the configuration of the circuit for short-circuiting between the detection terminals connected to both terminals of each cell s1 to sn and the circuit for opening the circuit are not limited to those shown in FIG.
特許請求の範囲の構成要素と一実施の形態の構成要素との対応関係は次の通りである。すなわち、検出端子Ｃ1〜Ｃnが検出端子を、異常検出回路ｂ1〜ｂnが異常検出回路を、アンド回路ＡＮＤ11〜ＡＮＤ1n-1，ＡＮＤ22〜ＡＮＤ2n、オア回路ＯＲ12〜ＯＲ1n，ＯＲ22〜ＯＲ2n、インバータ回路ＩＮＶ11〜ＩＮＶ1n-1，ＩＮＶ22〜ＩＮＶ2n、ＭＯＳトランジスタＱ1〜Ｑnが短絡・開放回路を、充放電制御回路５が制御回路を、オア回路４および充放電制御回路５が断線検出回路をそれぞれ構成する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。 The correspondence between the constituent elements of the claims and the constituent elements of the embodiment is as follows. That is, the detection terminals C1 to Cn are detection terminals, the abnormality detection circuits b1 to bn are abnormality detection circuits, AND circuits AND11 to AND1n-1, AND22 to AND2n, OR circuits OR12 to OR1n, OR22 to OR2n, inverter circuits INV11 to INV1n-1, INV22 to INV2n, MOS transistors Q1 to Qn constitute a short circuit / open circuit, charge / discharge control circuit 5 constitutes a control circuit, and OR circuit 4 and charge / discharge control circuit 5 constitute a disconnection detection circuit. In addition, unless the characteristic function of this invention is impaired, each component is not limited to the said structure.
１…組電池、４…オア回路、５…充放電制御回路、ｓ1〜ｓn…セル、ａ1〜ａn…電流バイパス電圧検出回路、ｂ1〜ｂn…異常検出回路、ＡＮＤ11〜ＡＮＤ1n-1，ＡＮＤ22〜ＡＮＤ2n…アンド回路、ＯＲ12〜ＯＲ1n，ＯＲ21〜ＯＲ2n-1…オア回路、Ｒ1〜Ｒn…抵抗、Ｑ1〜Ｑn…Ｎ型ＭＯＳトランジスタ、Ｃ0〜Ｃn…検出端子、ＩＮＶ11〜ＩＮＶ1n-1，ＩＮＶ22〜ＩＮＶ2n…インバータ回路
DESCRIPTION OF
Claims (4)
前記複数のセルの両端子にそれぞれ接続される検出端子と、
前記複数のセルごとに設けられ、前記検出端子間の電圧に基づいて、対応するセルの過充電状態および過放電状態を検出する異常検出回路と、
前記複数のセルに対応する前記検出端子間をそれぞれ１つ置きに短絡させるとともに、短絡させる検出端子間と隣接する検出端子間を開放させる短絡・開放回路と、
前記短絡・開放回路を制御する制御回路と、
前記制御回路が前記短絡・開放回路により、奇数番目のセルの検出端子間を短絡させるとともに、偶数番目のセルの検出端子間を開放させた時に前記異常検出回路から出力される信号（以下、第１の信号）と、前記奇数番目のセルの検出端子間を開放させるとともに、前記偶数番目のセルの検出端子間を短絡させた時に前記異常検出回路から出力される信号（以下、第２の信号）とに基づいて、前記セルと対応する検出端子との間の接続線の断線を検出する断線検出回路とを備えることを特徴とする組電池の異常検出装置。 In an assembled battery abnormality detection device configured by connecting a plurality of rechargeable cells in series,
Detection terminals respectively connected to both terminals of the plurality of cells;
An abnormality detection circuit that is provided for each of the plurality of cells and detects an overcharge state and an overdischarge state of a corresponding cell based on a voltage between the detection terminals;
A short circuit / open circuit that short-circuits between the detection terminals corresponding to the plurality of cells, and opens between the detection terminals to be short-circuited and the adjacent detection terminals, and
A control circuit for controlling the short circuit / open circuit;
The control circuit short-circuits between the detection terminals of the odd-numbered cells by the short-circuit / open circuit, and also outputs a signal (hereinafter referred to as the first output) from the abnormality detection circuit when the detection terminals of the even-numbered cells are opened. 1) and a signal output from the abnormality detection circuit (hereinafter referred to as a second signal) when the detection terminals of the odd-numbered cells are opened and the detection terminals of the even-numbered cells are short-circuited. And a disconnection detection circuit for detecting disconnection of a connection line between the cell and the corresponding detection terminal.
前記断線検出回路は、前記第１の信号および前記第２の信号に基づいて、前記断線と、前記セルの過充電状態または過放電状態とを区別することを特徴とする組電池の異常検出装置。 In the assembled battery abnormality detection device according to claim 1,
The disconnection detection circuit distinguishes between the disconnection and an overcharged state or an overdischarged state of the cell based on the first signal and the second signal. .
前記断線検出回路は、前記第１の信号および前記第２の信号のうち、一方が過充電状態を示す信号であり、他方が過放電状態を示す信号である場合に、前記断線が生じていると判定することを特徴とする組電池の異常検出装置。 In the assembled battery abnormality detection device according to claim 1 or 2,
In the disconnection detection circuit, the disconnection occurs when one of the first signal and the second signal is a signal indicating an overcharge state and the other is a signal indicating an overdischarge state. An abnormality detection device for a battery pack, characterized in that
前記短絡・開放回路は、前記検出端子間の電圧が所定電圧以上になると対応するセルに流れる充電電流の一部をバイパスさせる電流バイパス回路としても機能することを特徴とする組電池の異常検出装置。
In the assembled battery abnormality detection device according to any one of claims 1 to 3,
The battery short-circuit / open circuit also functions as a current bypass circuit that bypasses a part of the charging current flowing in the corresponding cell when the voltage between the detection terminals becomes equal to or higher than a predetermined voltage. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401284A JP4075785B2 (en) | 2003-12-01 | 2003-12-01 | Abnormality detection device for battery pack |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401284A JP4075785B2 (en) | 2003-12-01 | 2003-12-01 | Abnormality detection device for battery pack |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005168118A true JP2005168118A (en) | 2005-06-23 |
| JP4075785B2 JP4075785B2 (en) | 2008-04-16 |
Family
ID=34725266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003401284A Expired - Fee Related JP4075785B2 (en) | 2003-12-01 | 2003-12-01 | Abnormality detection device for battery pack |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4075785B2 (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624944B1 (en) | 2004-11-29 | 2006-09-18 | 삼성에스디아이 주식회사 | Protect circuit of battery pack |
| WO2007119682A1 (en) * | 2006-04-13 | 2007-10-25 | Panasonic Corporation | Battery pack and method for detecting disconnection of same |
| EP1936777A2 (en) | 2006-12-18 | 2008-06-25 | Nissan Motor Ltd. | Abnormality Diagnostic Device |
| JP2009288034A (en) * | 2008-05-28 | 2009-12-10 | Gs Yuasa Corporation | Assembled battery monitoring device and disconnection detection method for assembled battery wiring |
| EP2136219A2 (en) | 2008-06-17 | 2009-12-23 | Sanyo Electric Co., Ltd. | Voltage detecting device of assembled battery and assembled battery system comprising same |
| JP2010011722A (en) * | 2007-11-21 | 2010-01-14 | Denso Corp | Abnormality detector for battery pack |
| US7852047B2 (en) | 2007-09-20 | 2010-12-14 | Denso Corporation | Disconnection detection device of assembled battery system and disconnection detection method of same |
| WO2011036867A1 (en) * | 2009-09-28 | 2011-03-31 | パナソニック株式会社 | Disconnection detecting circuit and battery power supply device |
| JP2012021867A (en) * | 2010-07-14 | 2012-02-02 | Ricoh Co Ltd | Protective semiconductor device for battery pack serially connected with plurality of secondary batteries, battery pack incorporating protective semiconductor device, and electronic apparatus |
| JP2013084605A (en) * | 2009-03-26 | 2013-05-09 | Hitachi Ltd | Integrated circuit for battery cell |
| JP2013162581A (en) * | 2012-02-02 | 2013-08-19 | Mitsumi Electric Co Ltd | Battery protection circuit, battery protection device and battery pack |
| CN103259060A (en) * | 2012-02-21 | 2013-08-21 | 欧姆龙汽车电子株式会社 | Battery pack monitoring apparatus |
| US8930159B2 (en) | 2011-01-11 | 2015-01-06 | Lapis Semiconductor Co., Ltd. | Semiconductor circuit, semiconductor device, line break detection method, and computer readable medium storing line break detection program |
| DE102014223323A1 (en) | 2013-11-15 | 2015-05-21 | Omron Automotive Electronics Co., Ltd. | Voltage detection device for a composite battery |
| JP2016096592A (en) * | 2014-11-12 | 2016-05-26 | 株式会社Ｇｓユアサ | Monitoring device for battery pack, power storage device and wire breaking diagnosis method |
| US9857432B2 (en) | 2013-06-14 | 2018-01-02 | Lapis Semiconductor Co., Ltd. | Battery monitoring system, semiconductor circuit, line-breakage detection program, and line-breakage detection method |
-
2003
- 2003-12-01 JP JP2003401284A patent/JP4075785B2/en not_active Expired - Fee Related
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624944B1 (en) | 2004-11-29 | 2006-09-18 | 삼성에스디아이 주식회사 | Protect circuit of battery pack |
| WO2007119682A1 (en) * | 2006-04-13 | 2007-10-25 | Panasonic Corporation | Battery pack and method for detecting disconnection of same |
| JP5113741B2 (en) * | 2006-04-13 | 2013-01-09 | パナソニック株式会社 | Battery pack and disconnection detection method thereof |
| US8030893B2 (en) | 2006-04-13 | 2011-10-04 | Panasonic Corporation | Battery pack and method for detecting disconnection of same |
| US7733059B2 (en) | 2006-12-18 | 2010-06-08 | Nissan Motor Co., Ltd. | Abnormality diagnostic device |
| EP1936777A2 (en) | 2006-12-18 | 2008-06-25 | Nissan Motor Ltd. | Abnormality Diagnostic Device |
| US7852047B2 (en) | 2007-09-20 | 2010-12-14 | Denso Corporation | Disconnection detection device of assembled battery system and disconnection detection method of same |
| JP2010268681A (en) * | 2007-11-21 | 2010-11-25 | Denso Corp | Abnormality detector for battery pack |
| JP2010011722A (en) * | 2007-11-21 | 2010-01-14 | Denso Corp | Abnormality detector for battery pack |
| JP2009288034A (en) * | 2008-05-28 | 2009-12-10 | Gs Yuasa Corporation | Assembled battery monitoring device and disconnection detection method for assembled battery wiring |
| US8587262B2 (en) | 2008-05-28 | 2013-11-19 | Gs Yuasa International Ltd. | Assembled battery monitoring apparatus, method for detecting wiring disconnection of assembled battery, and assembled battery system |
| EP2136219A2 (en) | 2008-06-17 | 2009-12-23 | Sanyo Electric Co., Ltd. | Voltage detecting device of assembled battery and assembled battery system comprising same |
| JP2013084605A (en) * | 2009-03-26 | 2013-05-09 | Hitachi Ltd | Integrated circuit for battery cell |
| EP2412581A4 (en) * | 2009-03-26 | 2017-07-12 | Hitachi, Ltd. | Battery system for vehicle |
| US9035611B2 (en) | 2009-03-26 | 2015-05-19 | Hitachi, Ltd. | Battery system for vehicle |
| WO2011036867A1 (en) * | 2009-09-28 | 2011-03-31 | パナソニック株式会社 | Disconnection detecting circuit and battery power supply device |
| JP2012021867A (en) * | 2010-07-14 | 2012-02-02 | Ricoh Co Ltd | Protective semiconductor device for battery pack serially connected with plurality of secondary batteries, battery pack incorporating protective semiconductor device, and electronic apparatus |
| US8930159B2 (en) | 2011-01-11 | 2015-01-06 | Lapis Semiconductor Co., Ltd. | Semiconductor circuit, semiconductor device, line break detection method, and computer readable medium storing line break detection program |
| JP2013162581A (en) * | 2012-02-02 | 2013-08-19 | Mitsumi Electric Co Ltd | Battery protection circuit, battery protection device and battery pack |
| DE102013002989A1 (en) | 2012-02-21 | 2013-08-22 | Omron Automotive Electronics Co., Ltd. | Battery pack monitoring device |
| DE102013002989B4 (en) * | 2012-02-21 | 2016-06-02 | Omron Automotive Electronics Co., Ltd. | Battery pack monitoring device |
| US9494653B2 (en) | 2012-02-21 | 2016-11-15 | Omron Automotive Electronics Co., Ltd. | Battery pack monitoring apparatus |
| CN103259060A (en) * | 2012-02-21 | 2013-08-21 | 欧姆龙汽车电子株式会社 | Battery pack monitoring apparatus |
| US9857432B2 (en) | 2013-06-14 | 2018-01-02 | Lapis Semiconductor Co., Ltd. | Battery monitoring system, semiconductor circuit, line-breakage detection program, and line-breakage detection method |
| DE102014223323A1 (en) | 2013-11-15 | 2015-05-21 | Omron Automotive Electronics Co., Ltd. | Voltage detection device for a composite battery |
| JP2015097461A (en) * | 2013-11-15 | 2015-05-21 | オムロンオートモーティブエレクトロニクス株式会社 | Battery pack voltage detector |
| CN104655907A (en) * | 2013-11-15 | 2015-05-27 | 欧姆龙汽车电子株式会社 | Assembled-battery voltage detection device |
| US9575134B2 (en) | 2013-11-15 | 2017-02-21 | Omron Automotive Electronics Co., Ltd. | Assembled-battery voltage detection device |
| JP2016096592A (en) * | 2014-11-12 | 2016-05-26 | 株式会社Ｇｓユアサ | Monitoring device for battery pack, power storage device and wire breaking diagnosis method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4075785B2 (en) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100964422B1 (en) | Abnormality diagnostic device | |
| JP4075785B2 (en) | Abnormality detection device for battery pack | |
| US6977483B2 (en) | Battery pack malfunction detection apparatus and method for detecting a disconnection at a connecting line between a given cell and a corresponding detection terminal | |
| JP4858378B2 (en) | Cell voltage monitoring device for multi-cell series batteries | |
| US8878541B2 (en) | Battery voltage monitoring circuit | |
| US10199679B2 (en) | Battery protection integrated circuit, battery protection apparatus and battery pack | |
| JP2007236033A (en) | Battery pack and method for protecting battery | |
| EP1936777A2 (en) | Abnormality Diagnostic Device | |
| EP2190100A2 (en) | Overcurrent protection circuit of a rechargeable battery | |
| TWI432748B (en) | Protective semiconductor apparatus for an assembled battery, a battery pack including the protective semiconductor apparatus, and an electronic device | |
| CN103296715A (en) | Switch failure detection device, battery pack, switch failure detection program, and method of detecting failure of electronic switch | |
| JP2006149068A (en) | Battery pack management device | |
| JP5092812B2 (en) | Battery monitoring device and failure diagnosis method | |
| JP2010140785A (en) | Failure diagnosis circuit and battery pack | |
| JP2010091520A (en) | Battery module abnormality detection circuit, and detection method therefor | |
| JP6733783B2 (en) | Power supply device and diagnostic method for diagnosing abnormality of power supply device | |
| JP2006340450A (en) | Battery protective circuit | |
| JP6787705B2 (en) | Anomaly detector and battery system | |
| KR20200110618A (en) | Battery system | |
| JP3705274B2 (en) | Abnormality detection device for battery pack | |
| JP2006185685A (en) | Disconnection detecting device and disconnection detecting method | |
| JP2013106442A (en) | Battery pack inspection method and battery pack | |
| US8138719B2 (en) | Battery state monitoring circuit and battery device | |
| JP3894086B2 (en) | Abnormality detection device for battery pack | |
| JP2020092508A (en) | Secondary battery protection circuit and battery pack |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |