JP2005119244A - Heat transfer printer and power circuit - Google Patents

Heat transfer printer and power circuit Download PDF

Info

Publication number
JP2005119244A
JP2005119244A JP2003359770A JP2003359770A JP2005119244A JP 2005119244 A JP2005119244 A JP 2005119244A JP 2003359770 A JP2003359770 A JP 2003359770A JP 2003359770 A JP2003359770 A JP 2003359770A JP 2005119244 A JP2005119244 A JP 2005119244A
Authority
JP
Japan
Prior art keywords
circuit
converter
voltage
block
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003359770A
Other languages
Japanese (ja)
Inventor
Minoru Yamazaki
実 山崎
Sadao Maeyama
貞夫 前山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003359770A priority Critical patent/JP2005119244A/en
Publication of JP2005119244A publication Critical patent/JP2005119244A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power circuit for a heat transfer printer which is designed so that the unusual overheating state thereof does not continue. <P>SOLUTION: In a heat transfer printer, a power block comprises a rectifier circuit 3b which rectifies a source power supply, a DC-DC converter 3c which converts the output dc voltage to a predetermined dc voltage VH, a control circuit 11 which controls operation and non-operation of the converter 3c, a latch circuit 18 which brings the converter 3c to a non-operation state, and an output terminal 3e which supplies the output dc voltage VH of the converter 3c to a head block 2. The power block further comprises an integration circuit 12 which integrates a print control signal 10 from a control circuit block 1, wherein when the output signal of the integration circuit 12 becomes a predetermined voltage, a latch signal 13a is supplied to the latch circuit 18 and the print control signal 10 is made zero level for every predetermined period t1. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は熱転写プリンタ及び熱転写プリンタに使用して好適な電源回路に関する。   The present invention relates to a thermal transfer printer and a power supply circuit suitable for use in a thermal transfer printer.

一般に熱転写プリンタが普及している。この熱転写プリンタは、階調(白から黒までの画像の濃淡)に応じた電流をヘッドブロックのヘッド素子に流すことによりリボンに塗布した熱溶融性又は熱昇華性の材料をこのヘッド素子の熱で媒体に転写させるか、あるいは、媒体に塗布した感熱材料をヘッド素子の熱で発色させるようにしたものである。   In general, thermal transfer printers are widespread. In this thermal transfer printer, a heat-melting or sublimating material applied to the ribbon is applied to the head element of the head block by passing a current corresponding to the gradation (the density of the image from white to black) to the head element. The heat sensitive material applied to the medium is colored by the heat of the head element.

図4は従来の熱転写プリンタの概略図を示し、この熱転写プリンタは制御回路ブロック1とヘッドブロック2と電源ブロック3とを有する。
この制御回路ブロック1はマイクロコンピュータより成る中央制御装置(CPU)1a等を有し、画像データよりライン上のドット数、例えば2048個のパルス幅変調信号の印画信号を形成する。
FIG. 4 is a schematic diagram of a conventional thermal transfer printer. The thermal transfer printer includes a control circuit block 1, a head block 2, and a power supply block 3.
The control circuit block 1 includes a central control unit (CPU) 1a composed of a microcomputer, and forms a print signal of a pulse width modulation signal of the number of dots on a line, for example, 2048 from image data.

この制御回路ブロック1で形成した画像データのライン上のドット数、例えば2048個のパルス幅変調信号の印画信号を夫々ヘッドブロック2に設けたライン上のドット数の駆動用のnpn形トランジスタ2a,2a,‥‥のベースにハーネス接続4を介して供給する。   The npn transistors 2a for driving the number of dots on the line of the image data formed by the control circuit block 1, for example, the number of dots on the line provided with the print signal of 2048 pulse width modulation signals in the head block 2, respectively. Supplied to the base of 2a,.

このドット数のトランジスタ2a,2a,‥‥の夫々のエミッタを接地し、このドット数のトランジスタ2a,2a,‥‥の夫々のコレクタをヘッド素子を構成する発熱用の抵抗器2b,2b,‥‥を介して夫々電源端子2cに接続する。   The emitters of the transistors 2a, 2a,... With the number of dots are grounded, and the collectors of the transistors 2a, 2a,. Are connected to the power supply terminal 2c.

またこのヘッドブロック2の所定位置にこのヘッドブロック2の温度を検出するサーミスタ2dを設け、このサーミスタ2dで検出した温度情報をハーネス接続4を介して制御回路ブロック1のCPU1aに供給する如くする。   Further, a thermistor 2d for detecting the temperature of the head block 2 is provided at a predetermined position of the head block 2, and temperature information detected by the thermistor 2d is supplied to the CPU 1a of the control circuit block 1 via the harness connection 4.

また電源ブロック3において、3aは例えば100V、50Hzの商用電源が供給される電源プラグを示し、この電源プラグ3aに得られる商用電源を整流回路3bに供給する。3hは平滑用コンデンサである。この整流回路3bの出力直流電圧を例えば33Vの直流電圧VHに変換するDC−DCコンバータ3cに供給する。   In the power supply block 3, reference numeral 3a denotes a power plug to which, for example, a commercial power of 100 V and 50 Hz is supplied. 3h is a smoothing capacitor. The output DC voltage of the rectifier circuit 3b is supplied to a DC-DC converter 3c that converts the DC voltage VH to 33V, for example.

このDC−DCコンバータ3cの出力側に得られる例えば33Vの直流電圧VHを制御回路ブロック1のCPU1aよりの印画制御信号によりオン・オフが制御される接続スイッチ3dを介して出力端子3eに供給する。この出力端子3eに得られる例えば33Vの直流電圧VHをハーネス接続4を介してヘッドブロック2の電源端子2cに供給する。また3fは制御回路ブロック1よりの印画制御信号入力端子である。   A DC voltage VH of, for example, 33V obtained on the output side of the DC-DC converter 3c is supplied to the output terminal 3e via a connection switch 3d whose on / off is controlled by a print control signal from the CPU 1a of the control circuit block 1. . A DC voltage VH of, for example, 33V obtained at the output terminal 3e is supplied to the power supply terminal 2c of the head block 2 via the harness connection 4. Reference numeral 3f denotes a print control signal input terminal from the control circuit block 1.

またDC−DCコンバータ3cの出力信号をDC−DCコンバータ3gに供給し、このDC−DCコンバータ3gの出力直流電圧より例えば5V及び12Vの直流電源を得る如くする。   Further, the output signal of the DC-DC converter 3c is supplied to the DC-DC converter 3g, and, for example, 5V and 12V DC power sources are obtained from the output DC voltage of the DC-DC converter 3g.

またこの電源ブロック3において、3iは保護用のラッチ回路を示し、このラッチ回路3iはこの電源ブロック3の過電圧保護回路、過電流保護回路、過熱保護回路等の各種の保護回路の保護信号であるラッチ信号がラッチ信号入力端子3jに供給されたときに、DC−DCコンバータ3cを不動作としこの不動作状態をラッチする如くしたものである。   In the power supply block 3, reference numeral 3i denotes a protection latch circuit. The latch circuit 3i is a protection signal for various protection circuits such as an overvoltage protection circuit, an overcurrent protection circuit, and an overheat protection circuit of the power supply block 3. When the latch signal is supplied to the latch signal input terminal 3j, the DC-DC converter 3c is deactivated and this inoperative state is latched.

このラッチ回路3iのラッチ状態を解除するには商用電源をオフ(電源プラグ3aを抜く)し、平滑用コンデンサ3hの電荷を放電する必要がある。   To release the latched state of the latch circuit 3i, it is necessary to turn off the commercial power supply (unplug the power plug 3a) and discharge the smoothing capacitor 3h.

図4に示す如き従来の熱転写プリンタにおいては制御回路ブロック1のCPU1aは、画像データの印画の枚数に応じた長さの印画制御信号を発生し、これを電源ブロック3の印画制御信号入力端子3fに供給する。   In the conventional thermal transfer printer as shown in FIG. 4, the CPU 1 a of the control circuit block 1 generates a print control signal having a length corresponding to the number of prints of the image data, and outputs this print control signal to the print control signal input terminal 3 f of the power supply block 3. To supply.

印画制御信号としては、図5Aに示す如く、1枚印画に必要なヘッド通電時間がt1であるときは、例えばn枚印画するときにはn×t1時間ハイレベル“1”の信号とする。   As shown in FIG. 5A, the print control signal is a high level “1” signal for n × t1 time when, for example, n sheets are printed when the head energization time required for one print is t1.

この印画制御信号のハイレベル“1”が印画制御信号入力端子3fに供給されたときは、その間接続スイッチ3dをオンとし、図5Bに示す如くヘッドブロック2の電源端子2cにDC−DCコンバータ3cの出力側の例えば33Vの直流電圧VHを供給する。   When the high level “1” of the print control signal is supplied to the print control signal input terminal 3f, the connection switch 3d is turned on during that time, and the DC-DC converter 3c is connected to the power supply terminal 2c of the head block 2 as shown in FIG. 5B. For example, a direct current voltage VH of 33V is supplied on the output side.

これと同時に制御回路ブロック1のCPU1aよりヘッド素子2b,2b,‥‥を駆動するトランジスタ2a,2a,‥‥のベースにパルス幅変調信号の印画信号を供給して印画信号に応じたヘッド素子2b,2b,‥‥に電流を流して発熱させ印画を行う。   At the same time, the CPU 1a of the control circuit block 1 supplies the print signal of the pulse width modulation signal to the bases of the transistors 2a, 2a,... That drive the head elements 2b, 2b,. , 2b,..., Generate heat by applying current to print.

斯る図4例においてヘッドブロック2が異常に発熱したときにはサーミスタ2dがこの異常発熱を検出し、これをハーネス接続4を介して制御回路ブロック1のCPU1aに通知する。   In the example of FIG. 4, when the head block 2 generates heat abnormally, the thermistor 2 d detects this abnormal heat generation and notifies the CPU 1 a of the control circuit block 1 via the harness connection 4.

この異常発熱があったときは、この制御回路ブロック1のCPU1aは印画制御信号をローレベル“0”とし接続スイッチ3dをオフとし、ヘッドブロック2の電源端子2cへの直流電圧VHの供給を停止する如くしていた。同様の保護構成が特許文献1にも開示されている。
特許第2960792号公報
When this abnormal heat is generated, the CPU 1a of the control circuit block 1 sets the print control signal to low level “0”, turns off the connection switch 3d, and stops the supply of the DC voltage VH to the power supply terminal 2c of the head block 2. I was doing it. A similar protection configuration is also disclosed in Patent Document 1.
Japanese Patent No. 2960792

然しながら、制御回路ブロック1におけるCPU1aのソフトの暴走、サーミスタ2dの接続不良(所謂天プラ等)、ハーネス接続4部の断線、接続不良(所謂天プラ等)、ヘッド素子2bの駆動用トランジスタ2aの不良等が発生したとき等何らかの原因により異常が発生し、図6Aに示す如く印画制御信号のハイレベル“1”の期間が、n枚印画(又はプリヒート)を指示したにもかかわらず、n枚以上続くことがあったときにはDC−DCコンバータ3cの出力の直流電圧VHが図6Bに示す如く供給され続け、異常過熱状態が続くおそれがあった。   However, the CPU 1a software runaway in the control circuit block 1, the poor connection of the thermistor 2d (so-called top plastic etc.), the disconnection of the harness connection 4 part, the poor connection (so-called top plastic etc.), the driving transistor 2a of the head element 2b. An abnormality occurs for some reason, such as when a defect occurs, and n sheets are printed even if the high-level “1” period of the print control signal indicates n sheets printing (or preheating) as shown in FIG. 6A. When the operation has continued, the DC voltage VH output from the DC-DC converter 3c continues to be supplied as shown in FIG. 6B, and the abnormal overheating state may continue.

本発明は斯る点に鑑み、異常過熱状態が続くことがないようにすることを目的とする。   In view of this point, an object of the present invention is to prevent an abnormal overheating state from continuing.

本発明熱転写プリンタは、電源ブロックと、制御回路ブロックと、ヘッドブロックとを有し、この制御回路ブロックとヘッドブロックとがハーネス接続するようにした熱転写プリンタにおいて、この電源ブロックを商用電源を整流する整流回路と、この整流回路の出力直流電圧を所定直流電圧に変換するDC−DCコンバータと、この制御回路ブロックよりの印画制御信号によりこのDC−DCコンバータの動作、不動作を制御する制御回路と、各種保護回路よりのラッチ信号によりこの制御回路をこのDC−DCコンバータが不動作状態とするラッチ回路と、このDC−DCコンバータの出力直流電圧をこのヘッドブロックに供給する出力端子とを有する電源ブロックにおいて、この制御回路ブロックよりのこの印画制御信号を積分する積分回路を設け、この積分回路の出力信号が所定電圧になったときにこのラッチ回路にラッチ信号を供給すると共にこの印画制御信号を所定周期毎に零レベルとするようにしたものである。   The thermal transfer printer of the present invention includes a power supply block, a control circuit block, and a head block. In the thermal transfer printer in which the control circuit block and the head block are harness-connected, the power supply block is rectified with a commercial power supply. A rectifier circuit, a DC-DC converter that converts an output DC voltage of the rectifier circuit into a predetermined DC voltage, and a control circuit that controls the operation and non-operation of the DC-DC converter by a print control signal from the control circuit block; A power supply having a latch circuit that causes the DC-DC converter to be in an inoperative state by a latch signal from various protection circuits, and an output terminal that supplies an output DC voltage of the DC-DC converter to the head block In the block, the product that integrates this print control signal from this control circuit block. Provided circuit, the output signal of the integrating circuit is obtained so as to the printing control signal at predetermined intervals zero level supplies a latch signal to the latch circuit when it is a predetermined voltage.

斯る本発明熱転写プリンタによれば、印画制御信号を積分する積分回路を設けると共にこの印画制御信号を所定周期例えば1枚印画毎に零レベルとするようにしたので、通常時はこの積分回路は所定周期例えば1枚印画毎に放電され、この積分回路の出力信号が所定電圧以上となることはないが、異常時は印画制御信号のこの零レベルの部分がなくなり、この積分回路の出力信号が所定電圧となり、このときラッチ回路によりDC−DCコンバータを不動作とするので、出力直流電圧VHは得られずヘッドブロックの異常加熱状態は解消する。   According to the thermal transfer printer of the present invention, since the integration circuit for integrating the print control signal is provided and the print control signal is set to the zero level for every predetermined print, for example, one sheet, the integration circuit is normally used. It is discharged every printing of a predetermined period, for example, one sheet, and the output signal of the integration circuit does not exceed a predetermined voltage. However, at the time of abnormality, the zero level portion of the printing control signal disappears, and the output signal of the integration circuit is At this time, since the DC-DC converter is inactivated by the latch circuit, the output DC voltage VH cannot be obtained, and the abnormal heating state of the head block is eliminated.

本発明電源回路は、商用電源を整流する整流回路と、この整流回路の出力直流電圧を所定直流電圧に変換するDC−DCコンバータと、制御信号入力端子よりの制御信号によりこのDC−DCコンバータの動作、不動作を制御する制御回路と、各種保護回路よりのラッチ信号によりこの制御回路をこのDC−DCコンバータが不動作状態とするラッチ回路と、このDC−DCコンバータの出力直流電圧を負荷に供給する出力端子とを有する電源回路において、この制御信号入力端子にこの制御信号を積分する積分回路を設け、この積分回路の出力信号が所定電圧になったときにこのラッチ回路にラッチ信号を供給するようにすると共にこの制御信号を所定周期毎に零レベルとするようにしたものである。   The power supply circuit of the present invention includes a rectifier circuit for rectifying a commercial power supply, a DC-DC converter for converting an output DC voltage of the rectifier circuit into a predetermined DC voltage, and a control signal from a control signal input terminal. A control circuit for controlling operation and non-operation, a latch circuit for causing the DC-DC converter to be in an inoperative state by a latch signal from various protection circuits, and an output DC voltage of the DC-DC converter as a load In a power supply circuit having a supply output terminal, an integration circuit for integrating the control signal is provided at the control signal input terminal, and a latch signal is supplied to the latch circuit when the output signal of the integration circuit reaches a predetermined voltage. In addition, the control signal is set to a zero level every predetermined period.

斯る本発明電源回路によれば、制御信号入力端子に制御信号を積分する積分回路を設けると共にこの制御信号を所定周期毎に零レベルとするようにしたので、通常時はこの積分回路は所定周期毎に放電され、この積分回路の出力信号が所定電圧以上になることはないが、異常時はこの制御信号の零レベルの部分がなくなり、この積分回路の出力信号が所定電圧となり、このときラッチ回路によりDC−DCコンバータを不動作とするので異常加熱状態が続くことがなくなる。   According to such a power supply circuit of the present invention, since the integration circuit for integrating the control signal is provided at the control signal input terminal and the control signal is set to the zero level at every predetermined period, the integration circuit is normally set to the predetermined level. It is discharged every cycle, and the output signal of this integration circuit does not exceed the predetermined voltage, but when there is an abnormality, the zero level part of this control signal disappears and the output signal of this integration circuit becomes the predetermined voltage. Since the DC-DC converter is deactivated by the latch circuit, the abnormal heating state does not continue.

本発明によれば、制御回路ブロックにおけるCPUのソフトの暴走、サーミスタの接続不良、ハーネス接続部の断線、接続不良、ヘッド素子の駆動用トランジスタの不良等が発生したときにも異常過熱状態が続くことがない。   According to the present invention, abnormal overheating continues even when a CPU software runaway in the control circuit block, thermistor connection failure, harness connection disconnection, connection failure, head element drive transistor failure, etc. occur. There is nothing.

以下図1〜図3を参照して本発明熱転写プリンタ及び電源回路を実施するための最良の形態の例につき説明する。図1において図4に対応する部分には同一符号を付して示す。   Examples of the best mode for carrying out the thermal transfer printer and the power supply circuit of the present invention will be described below with reference to FIGS. 1, parts corresponding to those in FIG. 4 are denoted by the same reference numerals.

図1は本例による熱転写プリンタの概略図を示し、この熱転写プリンタは制御回路ブロック1とヘッドブロック2と電源ブロック3とを有する。
この制御回路ブロック1はマイクロコンピュータより成る中央制御装置(CPU)1a等を有し、印画する画像データよりライン上のドット数例えば2048個のパルス幅変調信号の印画信号を形成する。
FIG. 1 is a schematic diagram of a thermal transfer printer according to this example. This thermal transfer printer includes a control circuit block 1, a head block 2, and a power supply block 3.
The control circuit block 1 includes a central control unit (CPU) 1a composed of a microcomputer, and forms a print signal of a pulse width modulation signal having the number of dots on a line, for example, 2048 from image data to be printed.

この制御回路ブロック1で形成した画像データのライン上のドット数例えば2048個のパルス幅変調信号の印画信号を夫々ヘッドブロック2に設けたライン上のドット数の駆動用のnpn形トランジスタ2a,2a,‥‥のベースにハーネス接続4を介して供給する。   The npn transistors 2a and 2a for driving the number of dots on the line of the image data formed by the control circuit block 1, for example, the number of dots on the line provided in the head block 2 with 2048 pulse width modulation signals. ,... Are supplied to the base via the harness connection 4.

このドット数のトランジスタ2a,2a,‥‥の夫々のエミッタを接地し、このドット数のトランジスタ2a,2a,‥‥の夫々のコレクタを夫々ヘッド素子を構成する発熱用の抵抗器2b,2b,‥‥を介して電源端子2cに接続する。   The emitters of the transistors 2a, 2a,... With this number of dots are grounded, and the collectors of the transistors 2a, 2a,. Connect to the power supply terminal 2c through.

またこのヘッドブロック2の所定位置にこのヘッドブロック2の温度を検出するサーミスタ2dを設け、このサーミスタ2dで検出した温度情報をハーネス接続4を介して制御回路ブロック1のCPU1aに供給する如くする。   Further, a thermistor 2d for detecting the temperature of the head block 2 is provided at a predetermined position of the head block 2, and temperature information detected by the thermistor 2d is supplied to the CPU 1a of the control circuit block 1 via the harness connection 4.

また電源ブロック3において、3aは例えば100V,50Hzの商用電源が供給される電源プラグを示し、この電源プラグ3aに得られる商用電源を整流回路3bに供給する。この整流回路3bの出力側を平滑用のコンデンサ3hを介して接地する。   In the power supply block 3, reference numeral 3a denotes a power plug to which, for example, a commercial power of 100 V and 50 Hz is supplied. The output side of the rectifier circuit 3b is grounded via a smoothing capacitor 3h.

この整流回路3bの出力直流電圧を例えば33Vの直流電圧VHに変換するDC−DCコンバータ3cに供給する。このDC−DCコンバータ3cの出力側に得られる例えば33Vの直流電圧VHを出力端子3eに供給する。この出力端子3eに得られる例えば33Vの直流電圧VHをハーネス接続4を介してヘッドブロック2の電源端子2cに供給する。   The output DC voltage of the rectifier circuit 3b is supplied to a DC-DC converter 3c that converts the DC voltage VH to 33V, for example. A DC voltage VH of, for example, 33V obtained on the output side of the DC-DC converter 3c is supplied to the output terminal 3e. A DC voltage VH of, for example, 33V obtained at the output terminal 3e is supplied to the power supply terminal 2c of the head block 2 via the harness connection 4.

この電源ブロック3において、3fは制御回路ブロック1のCPU1aよりの印画制御信号10が供給される印画制御信号入力端子を示す。本例においては、この印画制御信号入力端子3fに供給する印画制御信号10を図2Aに示す如く1枚の印画が終了する毎に例えば数μSec幅の零レベル期間10aを設ける如くする。   In the power supply block 3, reference numeral 3 f denotes a print control signal input terminal to which a print control signal 10 from the CPU 1 a of the control circuit block 1 is supplied. In this example, as shown in FIG. 2A, the print control signal 10 supplied to the print control signal input terminal 3f is provided with a zero level period 10a having a width of, for example, several μsec every time one print is completed.

また本例においては、この印画制御信号入力端子3fに供給される印画制御信号10をオン・オフ制御回路11に供給する。このオン・オフ制御回路11は印画制御信号10がハイレベル“1”のときにDC−DCコンバータ3cを動作状態とし、この印画制御信号10がローレベル“0”のときにこのDC−DCコンバータ3cを不動作状態とする如くする。   In this example, the print control signal 10 supplied to the print control signal input terminal 3f is supplied to the on / off control circuit 11. The on / off control circuit 11 activates the DC-DC converter 3c when the print control signal 10 is at a high level "1", and this DC-DC converter when the print control signal 10 is at a low level "0". 3c is set to an inoperative state.

この場合、印画制御信号10のハイレベル“1”間の数μSecの零レベル期間ではDC−DCコンバータ3cは応答速度が速くないので不動作状態とはならない。   In this case, since the response speed of the DC-DC converter 3c is not fast during the zero level period of several μSec between the high level “1” of the print control signal 10, it does not become inoperative.

また本例においては、この印画制御信号入力端子3fを積分回路12を構成する抵抗器12aを介して比較回路13の一方の入力端子に接続し、この抵抗器12aとこの比較回路13の一方の入力端子との接続中点を積分回路12を構成するコンデンサ12bを介して接地する。   In this example, the printing control signal input terminal 3f is connected to one input terminal of the comparison circuit 13 via the resistor 12a constituting the integration circuit 12, and the resistor 12a and one of the comparison circuit 13 are connected. The midpoint of connection with the input terminal is grounded via a capacitor 12b constituting the integrating circuit 12.

この抵抗器12a及びコンデンサ12bより成る積分回路12の時定数を所定の値とし、1枚の印画に要する印画制御信号10を積分したときは図2Bに示す如くこの積分回路12の出力電圧12cはVaとなる如くする。   When the time constant of the integrating circuit 12 composed of the resistor 12a and the capacitor 12b is set to a predetermined value and the printing control signal 10 required for one printing is integrated, the output voltage 12c of the integrating circuit 12 is as shown in FIG. 2B. Set to Va.

また本例においてはこの積分回路12の抵抗器12aに並列にコンデンサ12bの放電を迅速化する放電用のダイオード14を接続する。   In this example, a discharging diode 14 for speeding up discharging of the capacitor 12b is connected in parallel with the resistor 12a of the integrating circuit 12.

また電源端子15を図2Bに示す如く電圧Vaよりも高い所定の基準電圧Vbを得る可変抵抗器16を介して接地し、この可変抵抗器16の可動子16aに得られる所定の基準電圧Vbを、この比較回路13の他方の入力端子に供給する。   Further, as shown in FIG. 2B, the power supply terminal 15 is grounded via a variable resistor 16 that obtains a predetermined reference voltage Vb higher than the voltage Va, and a predetermined reference voltage Vb obtained at the movable element 16a of the variable resistor 16 is supplied. , And supplied to the other input terminal of the comparison circuit 13.

この比較回路13は図3に示す如く積分回路12の出力電圧12cがこの所定の基準電圧Vbを越えたときにラッチ信号13aを得、このラッチ信号13aを抵抗器17を介してラッチ回路18のラッチ信号入力端子18aに供給する如くする。   As shown in FIG. 3, the comparison circuit 13 obtains a latch signal 13a when the output voltage 12c of the integration circuit 12 exceeds the predetermined reference voltage Vb, and this latch signal 13a is supplied to the latch circuit 18 via the resistor 17. The signal is supplied to the latch signal input terminal 18a.

このラッチ回路18はラッチ信号入力端子18aにラッチ信号13aが供給されたときにラッチ状態となり、このときオン・オフ制御回路11が制御され、このオン・オフ制御回路11がDC−DCコンバータ3cを不動作状態とする如くする。   The latch circuit 18 is in a latch state when the latch signal 13a is supplied to the latch signal input terminal 18a. At this time, the on / off control circuit 11 is controlled, and the on / off control circuit 11 controls the DC-DC converter 3c. Make it inoperative.

また、19は電源ブロック3の過電圧保護回路、過電流保護回路、過熱保護回路等の各種の保護回路を示し、この各種の保護回路19が保護を必要としたときには保護信号としてラッチ信号13aを発生し、このラッチ信号13aをラッチ信号入力端子18aに供給し、ラッチ回路18をラッチ状態とする如くする。   Reference numeral 19 denotes various protection circuits such as an overvoltage protection circuit, an overcurrent protection circuit, and an overheat protection circuit for the power supply block 3. When the various protection circuits 19 require protection, a latch signal 13a is generated as a protection signal. Then, the latch signal 13a is supplied to the latch signal input terminal 18a so that the latch circuit 18 is brought into the latch state.

また整流回路3bとDC−DCコンバータ3cとの接続中点を抵抗器21及び22の直列回路を介して接地し、この抵抗器21及び22の接続点に得られる電圧をラッチ回路18の電源として供給する。   Further, the midpoint of connection between the rectifier circuit 3b and the DC-DC converter 3c is grounded via a series circuit of resistors 21 and 22, and the voltage obtained at the connection point of the resistors 21 and 22 is used as the power source of the latch circuit 18. Supply.

この場合、DC−DCコンバータ3cが不動作となっても、このラッチ回路18は電源が供給されているので動作状態を継続する。   In this case, even if the DC-DC converter 3c becomes inoperative, the latch circuit 18 continues to operate since power is supplied.

このラッチ回路18のラッチ状態を解除するには、商用電源をオフ(電源プラグ3aを抜く)し、平滑用コンデンサ3hの電荷を放電すれば良い。   In order to release the latch state of the latch circuit 18, the commercial power supply is turned off (the power plug 3a is removed), and the charge of the smoothing capacitor 3h is discharged.

またDC−DCコンバータ3cの出力信号をDC−DCコンバータ3gに供給し、このDC−DCコンバータ3gの出力直流電圧より制御回路ブロック1等のその他の回路の電源とする例えば5V及び12Vの直流電源を得る如くする。   Further, the output signal of the DC-DC converter 3c is supplied to the DC-DC converter 3g, and a DC power source of, for example, 5V and 12V is used as a power source for other circuits such as the control circuit block 1 from the output DC voltage of the DC-DC converter 3g. To get.

本例による熱転写プリンタはその他は従来同様に構成する。   The rest of the thermal transfer printer according to this example is configured in the same manner as before.

本例による熱転写プリンタは上述の如く構成されているので、画像データの印画の枚数を指示、例えば4枚印画することを指示したときには、制御回路ブロック1のCPU1aは、図2Aに示す如く画像データの印画の枚数に応じた個数例えば4個の時間t1のハイレベル“1”の信号とこのハイレベル“1”の信号間に数μSecの零レベル部10aの存する印画制御信号10を生成し、この図2Aに示す如き印画制御信号10を電源ブロック3の印画制御信号入力端子3fに供給する。   Since the thermal transfer printer according to this example is configured as described above, when instructing the number of prints of image data, for example, instructing to print four sheets, the CPU 1a of the control circuit block 1 displays the image data as shown in FIG. 2A. A print control signal 10 having a zero level portion 10a of several μSec is generated between a high level “1” signal of a number corresponding to the number of prints, for example, four times t1 and the high level “1” signal, The print control signal 10 as shown in FIG. 2A is supplied to the print control signal input terminal 3 f of the power supply block 3.

この印画制御信号入力端子3fよりの印画制御信号10のハイレベル“1”の信号がオン・オフ制御回路11に供給されたときは、このオン・オフ制御回路11はこの印画制御信号のハイレベル“1”の信号がある期間例えば4個の時間t1のハイレベル“1”の信号がある期間DC−DCコンバータ3cを動作状態とし、このDC−DCコンバータ3cの出力側即ち出力端子3eに図2Dに示す如くこの間例えば33Vの直流電圧VHを得、ヘッドブロック2の電源端子2cにこの直流電圧VHを供給する。   When the high level “1” signal of the print control signal 10 from the print control signal input terminal 3f is supplied to the on / off control circuit 11, the on / off control circuit 11 sets the high level of the print control signal. The period in which the “1” signal is present, for example, the period in which the high-level “1” signal is present for four times t1, and the DC-DC converter 3c is in the operating state. During this time, for example, a DC voltage VH of 33 V is obtained as shown in 2D, and this DC voltage VH is supplied to the power supply terminal 2c of the head block 2.

これと同時に、制御回路ブロック1のCPU1aよりヘッド素子を構成する抵抗器2b,2b,‥‥を駆動するトランジスタ2a,2a,‥‥のベースにパルス幅変調信号の印画信号を供給して印画信号に応じた抵抗器2b,2b,‥‥に電流を流して発熱させ印画を行う。   At the same time, the CPU 1a of the control circuit block 1 supplies the print signal of the pulse width modulation signal to the bases of the transistors 2a, 2a,... That drive the resistors 2b, 2b,. .., And generate heat by applying current to the resistors 2b, 2b,.

斯る図1例において、ヘッドブロック2が異常に発熱したときにはサーミスタ2dが、この異常発熱を検出し、これをハーネス接続4を介して制御回路ブロック1のCPU1aに通知する。   In the example of FIG. 1, when the head block 2 generates heat abnormally, the thermistor 2 d detects this abnormal heat generation and notifies the CPU 1 a of the control circuit block 1 of this through the harness connection 4.

このヘッドブロック2に異常発熱があり、これをサーミスタ2dが検出し、これを制御回路ブロック1のCPU1aに通知したときには、制御回路ブロック1のCPU1aは印画制御信号10をローレベル“0”とし、このローレベル“0”の印画制御信号10をオン・オフ制御回路11に供給し、このオン・オフ制御回路11がDC−DCコンバータ3cを不動作とし、このDC−DCコンバータ3cの出力側に直流電圧VHが得られないようにし、ヘッドブロック2の電源端子2cへの直流電圧VHの供給を停止する。   When the thermistor 2d detects abnormal heat generation in the head block 2 and notifies this to the CPU 1a of the control circuit block 1, the CPU 1a of the control circuit block 1 sets the print control signal 10 to the low level “0”. This low level “0” print control signal 10 is supplied to the on / off control circuit 11, which turns off the DC-DC converter 3 c and supplies it to the output side of the DC-DC converter 3 c. The DC voltage VH is not obtained, and the supply of the DC voltage VH to the power supply terminal 2c of the head block 2 is stopped.

また、本例においては、印画制御信号入力端子3fに供給される印画制御信号10を積分回路12に供給している。   In this example, the print control signal 10 supplied to the print control signal input terminal 3f is supplied to the integration circuit 12.

この場合、正常動作時においては、この積分回路12の出力信号12cは図2Bに示す如く印画制御信号10の印画期間t1においてコンデンサ12bに蓄積され、その後の零レベル部10aで、このコンデンサ12bに蓄積された電荷が低インピーダンスの印画制御信号入力端子3f側に放電される。このとき放電用のダイオード14が抵抗器12aに並列に接続されているので、この放電が迅速に行われる。   In this case, during normal operation, the output signal 12c of the integration circuit 12 is accumulated in the capacitor 12b in the printing period t1 of the printing control signal 10 as shown in FIG. 2B, and then in the capacitor 12b in the zero level portion 10a. The accumulated charge is discharged to the low impedance print control signal input terminal 3f side. At this time, since the discharging diode 14 is connected in parallel to the resistor 12a, this discharging is performed quickly.

この正常動作時は積分回路12の出力信号12cは図2Bに示す如く電圧Vaまで上昇するが所定電圧Vbとはならないので比較回路13の出力側には図2Cに示す如く、ラッチ信号は何ら現れない。   During this normal operation, the output signal 12c of the integration circuit 12 rises to the voltage Va as shown in FIG. 2B, but does not become the predetermined voltage Vb, so that no latch signal appears on the output side of the comparison circuit 13 as shown in FIG. 2C. Absent.

また、本例においては、制御回路ブロック1におけるCPU1aのソフトの暴走、サーミスタ2dの接続不良(所謂天プラ等)、ハーネス接続4部の断線、接続不良(所謂天プラ等)、ヘッド素子の抵抗器2b,2b,‥‥の駆動用のトランジスタ2aの不良等が発生したとき等何らかの原因により異常発生したときには、図3Aに示す如くCPU1aが発生する印画制御信号10はハイレベル“1”の時間t1毎の零レベル部10aがなくなり、オン・オフ制御回路11の制御によりDC−DCコンバータ3cは動作状態を続け、図3Dに示す如く出力側に直流電圧VHを出力し続けようとする。   Further, in this example, the CPU 1a software runaway in the control circuit block 1, the thermistor 2d connection failure (so-called top plate etc.), the harness connection 4 disconnection, the connection failure (so-called top plate etc.), the resistance of the head element. When an abnormality occurs for some reason, such as when a driving transistor 2a of the devices 2b, 2b,... Is defective, the print control signal 10 generated by the CPU 1a is high time “1” as shown in FIG. The zero level portion 10a is removed every t1, and the DC-DC converter 3c continues to operate under the control of the on / off control circuit 11, and continues to output the DC voltage VH to the output side as shown in FIG. 3D.

然しながら、このときは図3Aに示す如く印画制御信号10の零レベル部10aがなくなるので、積分回路12の出力信号12cは、図3Bに示す如く上昇しつづけ、予め決めた所定電圧Vbに達する。このときは図3Cに示す如く比較回路13の出力側にラッチ信号13aが得られる。   However, at this time, as shown in FIG. 3A, the zero level portion 10a of the print control signal 10 is eliminated, so that the output signal 12c of the integrating circuit 12 continues to rise as shown in FIG. 3B and reaches a predetermined voltage Vb determined in advance. At this time, a latch signal 13a is obtained on the output side of the comparison circuit 13 as shown in FIG. 3C.

このときは、このラッチ信号13aがラッチ回路18のラッチ信号入力端子18aに供給され、このラッチ回路18がオン・オフ制御回路11をDC−DCコンバータ3cが不動作状態となるようにし、これをラッチ状態とする。   At this time, the latch signal 13a is supplied to the latch signal input terminal 18a of the latch circuit 18, and the latch circuit 18 causes the on / off control circuit 11 to become inoperative and the DC-DC converter 3c is inactivated. Set to latched state.

このときはDC−DCコンバータ3cが不動作状態となるので、図3Dに示す如くこのDC−DCコンバータ3cの出力側に直流電圧VHが得られず、ヘッドブロック2の電源端子2cに直流電圧VHが得られないので異常過熱状態が続くことがないと共にDC−DCコンバータ3gの出力側にも直流電圧がなくなるので、制御回路ブロック1等のその他回路の電源とする例えば5V及び12Vの直流電源もなくなり、図3Aに示す如く印画制御信号10もなくなる。   At this time, since the DC-DC converter 3c is inoperative, the DC voltage VH cannot be obtained on the output side of the DC-DC converter 3c as shown in FIG. 3D, and the DC voltage VH is applied to the power supply terminal 2c of the head block 2. Therefore, an abnormal overheating state does not continue and no DC voltage is present on the output side of the DC-DC converter 3g. Therefore, for example, 5V and 12V DC power supplies as power supplies for other circuits such as the control circuit block 1 are also available. The print control signal 10 disappears as shown in FIG. 3A.

以上述べた如く、本例によれば制御回路ブロック1におけるCPU1aのソフトの暴走、サーミスタ2dの接続不良、ハーネス接続4部の断線、接続不良、ヘッド素子を構成する抵抗器2b,2b,‥‥の駆動用のトランジスタ2a,2a,‥‥の不良等が発生したときにも、異常過熱状態が続くことがない。   As described above, according to the present example, the CPU 1a software runaway in the control circuit block 1, the thermistor 2d connection failure, the harness connection 4 disconnection, the connection failure, the resistors 2b, 2b,. When a failure of the driving transistors 2a, 2a,... Occurs, the abnormal overheating state does not continue.

本発明は上述例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。   Of course, the present invention is not limited to the above-described examples, and various other configurations can be adopted without departing from the gist of the present invention.

本発明熱転写プリンタを実施するための最良の形態の例を示す構成図である。It is a block diagram which shows the example of the best form for implementing this invention thermal transfer printer. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 従来の熱転写プリンタの例を示す構成図である。It is a block diagram which shows the example of the conventional thermal transfer printer. 従来の説明に供する線図である。It is a diagram with which it uses for conventional description. 従来の説明に供する線図である。It is a diagram with which it uses for conventional description.

符号の説明Explanation of symbols

1‥‥制御回路ブロック、1a‥‥CPU、2‥‥ヘッドブロック、2a‥‥トランジスタ、2b‥‥抵抗器、2c‥‥電源端子、2d‥‥サーミスタ、3‥‥電源ブロック、3a‥‥電源プラグ、3b‥‥整流回路、3c,3g‥‥DC−DCコンバータ、3e‥‥出力端子、3f‥‥印画制御信号入力端子、3h‥‥コンデンサ、10‥‥印画制御信号、10a‥‥零レベル部、11‥‥オン・オフ制御回路、12‥‥積分回路、12a‥‥抵抗器、12b‥‥コンデンサ、13‥‥比較回路、13a‥‥ラッチ信号、14‥‥ダイオード、16‥‥可変抵抗器、18‥‥ラッチ回路   1 ... Control circuit block, 1a ... CPU, 2 ... Head block, 2a ... Transistor, 2b ... Resistor, 2c ... Power supply terminal, 2d ... Thermistor, 3 ... Power supply block, 3a ... Power supply Plug, 3b ... Rectifier circuit, 3c, 3g ... DC-DC converter, 3e ... Output terminal, 3f ... Print control signal input terminal, 3h ... Capacitor, 10 ... Print control signal, 10a ... Zero level 11, ON / OFF control circuit, 12, integrating circuit, 12 a, resistor, 12 b, capacitor, 13, comparison circuit, 13 a, latch signal, 14, diode, 16, variable resistance 18 latch circuit

Claims (5)

商用電源を整流する整流回路と、該整流回路の出力直流電圧を所定直流電圧に変換するDC−DCコンバータと、
制御信号入力端子よりの制御信号により前記DC−DCコンバータの動作、不動作を制御する制御回路と、
各種保護回路よりのラッチ信号により前記制御回路を前記DC−DCコンバータが不動作状態とするラッチ回路と、
前記DC−DCコンバータの出力直流電圧を負荷に供給する出力端子とを有する電源回路において、
前記制御信号入力端子に前記制御信号を積分する積分回路を設け、該積分回路の出力信号が所定電圧になったときに前記ラッチ回路にラッチ信号を供給するようにすると共に前記制御信号を所定周期毎に零レベルとするようにしたことを特徴とする電源回路。
A rectifying circuit for rectifying a commercial power supply; a DC-DC converter for converting an output DC voltage of the rectifying circuit into a predetermined DC voltage;
A control circuit for controlling operation and non-operation of the DC-DC converter according to a control signal from a control signal input terminal;
A latch circuit in which the DC-DC converter is inactivated by the latch signal from various protection circuits;
In a power supply circuit having an output terminal for supplying an output DC voltage of the DC-DC converter to a load,
An integration circuit for integrating the control signal is provided at the control signal input terminal so that the latch signal is supplied to the latch circuit when the output signal of the integration circuit reaches a predetermined voltage, and the control signal is supplied at a predetermined cycle. A power supply circuit characterized by having a zero level every time.
請求項1記載の電源回路において、
前記積分回路を抵抗器及びコンデンサで構成し、前記抵抗器に並列に放電用ダイオードを設けたことを特徴とする電源回路。
The power supply circuit according to claim 1,
A power supply circuit, wherein the integrating circuit comprises a resistor and a capacitor, and a discharging diode is provided in parallel with the resistor.
電源ブロックと、制御回路ブロックと、ヘッドブロックとを有し、前記制御回路ブロックとヘッドブロックとがハーネス接続するようにした熱転写プリンタにおいて、
前記電源ブロックを商用電源を整流する整流回路と、
該整流回路の出力直流電圧を所定直流電圧に変換するDC−DCコンバータと、
前記制御回路ブロックよりの印画制御信号により前記DC−DCコンバータの動作、不動作を制御する制御回路と、
各種保護回路よりのラッチ信号により前記制御回路を前記DC−DCコンバータが不動作状態とするラッチ回路と、
前記DC−DCコンバータの出力直流電圧を前記ヘッドブロックに供給する出力端子とを有する電源ブロックにおいて、
前記制御回路ブロックよりの前記印画制御信号を積分する積分回路を設け、該積分回路の出力信号が所定電圧になったときに前記ラッチ回路にラッチ信号を供給すると共に前記印画制御信号を所定周期毎に零レベルとするようにしたことを特徴とする熱転写プリンタ。
In a thermal transfer printer that includes a power supply block, a control circuit block, and a head block, and the control circuit block and the head block are connected to each other by a harness.
A rectifier circuit for rectifying the commercial power supply with the power supply block;
A DC-DC converter that converts the output DC voltage of the rectifier circuit into a predetermined DC voltage;
A control circuit for controlling the operation and non-operation of the DC-DC converter by a print control signal from the control circuit block;
A latch circuit in which the DC-DC converter is inactivated by the latch signal from various protection circuits;
In a power supply block having an output terminal for supplying an output DC voltage of the DC-DC converter to the head block,
An integration circuit for integrating the print control signal from the control circuit block is provided, and when the output signal of the integration circuit reaches a predetermined voltage, a latch signal is supplied to the latch circuit and the print control signal is supplied at predetermined intervals. A thermal transfer printer characterized by having a zero level.
請求項3記載の熱転写プリンタにおいて、
前記印画制御信号を零レベルとするのは1枚印画毎であることを特徴とする熱転写プリンタ。
The thermal transfer printer according to claim 3.
The thermal transfer printer according to claim 1, wherein the print control signal is set to zero level for each print.
請求項3又は4記載の熱転写プリンタにおいて、
前記積分回路を抵抗器及びコンデンサで構成し、前記抵抗器に並列に放電用ダイオードを設けたことを特徴とする熱転写プリンタ。
The thermal transfer printer according to claim 3 or 4,
A thermal transfer printer, wherein the integrating circuit is composed of a resistor and a capacitor, and a discharging diode is provided in parallel with the resistor.
JP2003359770A 2003-10-20 2003-10-20 Heat transfer printer and power circuit Pending JP2005119244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003359770A JP2005119244A (en) 2003-10-20 2003-10-20 Heat transfer printer and power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003359770A JP2005119244A (en) 2003-10-20 2003-10-20 Heat transfer printer and power circuit

Publications (1)

Publication Number Publication Date
JP2005119244A true JP2005119244A (en) 2005-05-12

Family

ID=34615887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003359770A Pending JP2005119244A (en) 2003-10-20 2003-10-20 Heat transfer printer and power circuit

Country Status (1)

Country Link
JP (1) JP2005119244A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010113592A (en) * 2008-11-07 2010-05-20 Ntt Docomo Inc Battery pack and reset control method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010113592A (en) * 2008-11-07 2010-05-20 Ntt Docomo Inc Battery pack and reset control method therefor

Similar Documents

Publication Publication Date Title
US8509633B2 (en) Heating device and image forming apparatus
JP4944654B2 (en) Power supply device and recording device
US7215106B2 (en) Power supply control circuit, electronic device, and printing apparatus
JPS58160169A (en) Thermal printer
KR100419227B1 (en) Device for preventing overheat of printer head
JP5451201B2 (en) Equipment with power supply circuit
US10181784B2 (en) Power supply system and image forming apparatus
JP2005119244A (en) Heat transfer printer and power circuit
JP6455170B2 (en) Power supply device and printer
JP2010157477A (en) Led lighting control device, recording device using the same, and led lighting control method
US6315377B1 (en) Device and method for protecting a recording head and for reducing power consumption in ink jet recording apparatus
JP3299257B2 (en) Power supply circuit for inkjet head drive
JPS641078Y2 (en)
JPS59118477A (en) Thermal printer
JPH0615865A (en) Thermal printer
JPH09314886A (en) Thermal printer having heat accumulation control function
JPH0365355A (en) Thermal printer
JPS6299164A (en) Thermal head driver
JP2982994B2 (en) Power control device
JP2016107446A (en) Recording apparatus and failure detection method for recording head
JP2001191577A (en) Thermal printer
KR101050316B1 (en) Control method of driving power of thermal print head
JPH0655760A (en) Method and device for controlling printing head and printer
JP2003341192A (en) Electric equipment and control method therefor, and recording device and control method therefor
JP2000301753A (en) Thermal printer