JP2005106805A - Nuclear medicine diagnosis system, positron emission tomograph and detector unit - Google Patents

Nuclear medicine diagnosis system, positron emission tomograph and detector unit Download PDF

Info

Publication number
JP2005106805A
JP2005106805A JP2004197321A JP2004197321A JP2005106805A JP 2005106805 A JP2005106805 A JP 2005106805A JP 2004197321 A JP2004197321 A JP 2004197321A JP 2004197321 A JP2004197321 A JP 2004197321A JP 2005106805 A JP2005106805 A JP 2005106805A
Authority
JP
Japan
Prior art keywords
detector
substrate
integrated circuit
unit
semiconductor radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004197321A
Other languages
Japanese (ja)
Other versions
JP3863889B2 (en
Inventor
Kensuke Amamiya
健介 雨宮
Yuichiro Ueno
雄一郎 上野
Hiroshi Kitaguchi
博司 北口
Osamu Yokomizo
修 横溝
Shinichi Kojima
進一 小嶋
Kazutoshi Tsuchiya
一俊 土屋
Norifumi Yanagida
憲史 柳田
Kazuma Yokoi
一磨 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004197321A priority Critical patent/JP3863889B2/en
Publication of JP2005106805A publication Critical patent/JP2005106805A/en
Application granted granted Critical
Publication of JP3863889B2 publication Critical patent/JP3863889B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nuclear medicine diagnosis system capable of significantly shortening a period of time required to attach semiconductor radiation detectors thereto. <P>SOLUTION: The nuclear medicine diagnosis system such as a PET (Positron Emission Tomography) apparatus or the like has a unit supporting member and a plurality of detector units which are detachably attached to the unit supporting member. The detector unit 2 is provided with a chassis 30 (container member) or the like containing and supporting followings: twelve coupling substrates 20; a high voltage power supply PS supplying the twelve coupling substrates 20 with voltage for collecting charges; a unit integration FPGA (Field Programmable Gate Allay) 31 which is an integrated circuit used for unit integration; a signal connector which sends / receives signals to / from external devices; and a power supply connector for receiving power from the external devices. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、核医学診断装置に係り、特に、半導体放射線検出器、半導体放射線検出装置
、検出器ユニットを用いた核医学診断装置の一種である陽電子放出型断層撮影(Positron
Emission Tomography)装置(以下、PET装置という)に関する。
The present invention relates to a nuclear medicine diagnostic apparatus, and more particularly to a positron emission tomography (Positron) which is a kind of a nuclear medicine diagnostic apparatus using a semiconductor radiation detector, a semiconductor radiation detection apparatus, and a detector unit.
Emission Tomography) apparatus (hereinafter referred to as PET apparatus).

従来、γ線等の放射線を検出する放射線検出器としては、NaIシンチレータを用いた
ものが知られている。NaIシンチレータを備えるガンマカメラ(核医学診断装置の一種
)において、放射線(γ線)は、多数枚のコリメータによって制限された角度でシンチレ
ータに入射し、NaIの結晶と相互作用を起こしてシンチレーション光を発する。この光
はライトガイドを挟み、光電子増倍管に到達して電気信号となる。電気信号は、計測回路
固定ボードに取り付けられた計測回路で整形され出力コネクタから外部のデータ収集系へ
と送られる。なお、これらシンチレータ、ライトガイド、光電子増倍管、計測回路、計測
回路固定ボード等は全体が遮光シールドケースに収納され、外部の放射線以外の電磁波を
遮断している。
Conventionally, a radiation detector using NaI scintillator is known as a radiation detector for detecting radiation such as γ rays. In a gamma camera (a type of nuclear medicine diagnostic apparatus) equipped with a NaI scintillator, radiation (γ rays) is incident on the scintillator at an angle limited by a large number of collimators and interacts with the crystal of NaI to produce scintillation light. To emit. This light sandwiches the light guide and reaches the photomultiplier tube to become an electric signal. The electrical signal is shaped by a measurement circuit attached to the measurement circuit fixing board and sent from the output connector to an external data collection system. Note that the scintillator, light guide, photomultiplier tube, measurement circuit, measurement circuit fixing board, etc. are entirely housed in a light shielding shield case to block electromagnetic waves other than external radiation.

一般にシンチレータを用いたガンマカメラでは、1枚の大きなNaI等の結晶の後に大
きな光電子増倍管(フォトマルともいう)を置く構造としているため、位置分解能は10
mm程度のレベルに留まる。また、シンチレータは放射線から可視光、可視光から電子と
多段階の変換を経て検出を行うため、エネルギ分解能が非常に悪いという問題点を持つ。
ちなみに、PET装置(陽電子放出型断層写真撮影装置)では、5〜6mm、ハイエンド
のPET装置で4mm程度の位置分解能のものがあるが、光電子増倍管が真空管を用いる
ことから、位置分解能を更によくすることは困難である。
In general, a gamma camera using a scintillator has a structure in which a large photomultiplier tube (also referred to as a photomultiplier) is placed after one large crystal such as NaI.
It stays at the level of about mm. In addition, since the scintillator performs detection through multi-step conversion from radiation to visible light and from visible light to electrons, it has a problem that the energy resolution is very poor.
Incidentally, some PET devices (positron emission tomography) have a position resolution of 5 to 6 mm and a high-end PET device of about 4 mm. However, since the photomultiplier tube uses a vacuum tube, the position resolution is further increased. It is difficult to do well.

このようなシンチレータとは異なる原理で放射線を検出する放射線検出器として、Cd
Te(テルル化カドミウム)、TlBr(臭化タリウム)、GaAs(ガリウム砒素)等
の半導体材料を用いた半導体放射線検出素子を備えた半導体放射線検出器がある。
この半導体放射線検出器は、半導体放射線検出素子が、放射線と半導体材料との相互作
用で生じた電荷を電気信号に変換するため、シンチレータよりも電気信号への変換効率が
よく、かつ小型化が可能であるので注目されている。
特開2003−79614号公報(段落番号0016) 特開2003−167058号公報(段落番号0020、0023)
As a radiation detector that detects radiation based on a principle different from such a scintillator, Cd
There is a semiconductor radiation detector provided with a semiconductor radiation detection element using a semiconductor material such as Te (cadmium telluride), TlBr (thallium bromide), and GaAs (gallium arsenide).
In this semiconductor radiation detector, the semiconductor radiation detection element converts the electric charge generated by the interaction between radiation and semiconductor material into an electrical signal. Therefore, the semiconductor radiation detector has a higher conversion efficiency to an electrical signal than a scintillator and can be downsized. Therefore, it is attracting attention.
JP 2003-79614 A (paragraph number 0016) Japanese Patent Laying-Open No. 2003-167058 (paragraph numbers 0020 and 0023)

ところで、半導体放射線検出器では、半導体放射線検出素子を構成するTlといったよ
うな半導体材料と放射線とが相互作用を起こすと、プラスの電荷を持つホールとマイナス
の電荷を持つ電子が発生する。電子のモビリティは相対的に大きいがホールのモビリティ
は相対的に小さい。つまり、相対的に電子は動き易いが、ホールは動き難い。このため、
ホールが電極に到達するためには、電子が電極に到達する以上の時間がかかる。また、ホ
ールは、電極に到達する途中で消滅することもある。これにより、放射線の検出感度が悪
くなる。
本発明は、半導体放射線検出器の取り付けに要する時間を著しく短縮できる核医学診断装置を提供することを目的とする。
By the way, in a semiconductor radiation detector, when a semiconductor material such as Tl constituting the semiconductor radiation detection element interacts with radiation, positively charged holes and negatively charged electrons are generated. The mobility of electrons is relatively large, but the mobility of holes is relatively small. That is, electrons are relatively easy to move but holes are difficult to move. For this reason,
In order for the holes to reach the electrode, it takes more time than the electrons reach the electrode. In addition, the holes may disappear on the way to the electrodes. Thereby, the detection sensitivity of radiation deteriorates.
It is an object of the present invention to provide a nuclear medicine diagnostic apparatus that can significantly reduce the time required for mounting a semiconductor radiation detector.

上記した目的を達成するため、本発明は、支持部材に着脱自在に取り付けられた複数の検出器ユニットを備え、検出器ユニットが、収納部材、及び収納部材内に着脱自在に収納される複数のユニット基板を有し、ユニット基板が、放射線を入射する複数の半導体放射線検出器、及び複数の半導体放射線検出器のそれぞれが出力する放射線検出信号を処理する集積回路を含んでいることを特徴とする。
半導体放射線検出器及び集積回路を含む複数のユニット基板を着脱可能に収納部材内に収めるようにしてユニット化した。複数の検出器ユニットを支持部材に取り付ければよいため、複数の半導体放射線検出器を一度に核医学診断装置に取り付けることができる。このため、半導体放射線検出器の核医学診断装置への取り付けに要する時間が著しく短縮できる。複数のユニット基板の一枚一枚を収納部材から取り外せるようにし、またこれらを含む各検出器ユニットを核医学診断装置の支持部材から取り外せるように構成したため、保守点検を容易に行える。
ちなみに、PET、SPECT、ガンマカメラ等の核医学診断装置(放射線診断装置)
には、多数の半導体放射線検出器が使用される。例えば、PETでは、十万〜数十万個(
ch)という多数の半導体放射線検出器が使用されるが、これら多数の半導体放射線検出
器の核医学診断装置への取り付けに要する時間短縮が望まれている。また、半導体放射線検出器の保守点検を容易にすることも望まれている。
好ましくは、放射線を入射する複数の半導体放射線検出器、及び複数の半導体放射線検
出器のそれぞれが出力する放射線検出信号を処理する集積回路を含む複数のユニット基板
を有する核医学診断装置である。半導体放射線検出器とその出力を処理する集積回路を近
くに配置できるため、半導体放射線検出器の微弱な出力信号を集積回路に伝える際におい
て、その微弱な出力信号に対するノイズの影響を軽減できる。
半導体放射線検出器で放射線を検出した際の検出信号はASIC(Application Specific Integrated Circuit)といわれる特定用途向けICで処理されるが、半導体放射線検出器から出力される検出信号が微弱であるため、ノイズの影響を受けやすいという発明者らが発見した新たな課題を解決するためになされたものである。そのノイズの低減は、半導体放射線検出器による検出感度(カウント数、波高値、時刻検出精度)を実質的に高めることにつながる。
In order to achieve the above-described object, the present invention includes a plurality of detector units detachably attached to a support member, and the detector units are detachably housed in the housing member and the housing member. A unit substrate includes a plurality of semiconductor radiation detectors that receive radiation, and an integrated circuit that processes a radiation detection signal output from each of the plurality of semiconductor radiation detectors. .
A plurality of unit substrates including a semiconductor radiation detector and an integrated circuit were detachably housed in a housing member to form a unit. Since a plurality of detector units may be attached to the support member, a plurality of semiconductor radiation detectors can be attached to the nuclear medicine diagnostic apparatus at a time. For this reason, the time required to attach the semiconductor radiation detector to the nuclear medicine diagnostic apparatus can be remarkably shortened. Since each of the plurality of unit boards can be removed from the storage member, and each detector unit including these can be removed from the support member of the nuclear medicine diagnostic apparatus, maintenance and inspection can be easily performed.
By the way, nuclear medicine diagnostic equipment (radiological diagnostic equipment) such as PET, SPECT, gamma camera
A number of semiconductor radiation detectors are used. For example, with PET, 100,000 to hundreds of thousands (
A large number of semiconductor radiation detectors called “ch” are used, and it is desired to reduce the time required for attaching these many semiconductor radiation detectors to the nuclear medicine diagnostic apparatus. It is also desirable to facilitate maintenance and inspection of semiconductor radiation detectors.
Preferably, it is a nuclear medicine diagnosis apparatus having a plurality of unit substrates including a plurality of semiconductor radiation detectors that receive radiation and an integrated circuit that processes a radiation detection signal output from each of the plurality of semiconductor radiation detectors. Since the semiconductor radiation detector and the integrated circuit for processing the output thereof can be arranged close to each other, when the weak output signal of the semiconductor radiation detector is transmitted to the integrated circuit, the influence of noise on the weak output signal can be reduced.
A detection signal when radiation is detected by the semiconductor radiation detector is processed by an application specific integrated circuit (ASIC) called an ASIC (Application Specific Integrated Circuit). However, since the detection signal output from the semiconductor radiation detector is weak, noise is detected. It was made in order to solve a new problem discovered by the inventors who are easily affected by the above. The reduction in noise leads to a substantial increase in detection sensitivity (count number, peak value, time detection accuracy) by the semiconductor radiation detector.

好ましくは、半導体放射線検出器、アナログLSI(Large Scale Integration)、AD変換器、デジタルLSIを、この順に、ユニット基板の長手方向においてユニット基板の一端部からその他端部に向かってユニット基板に配置し、半導体放射線検出器で検出された信号がアナログLSIで処理され、アナログLSIで処理された信号がAD変換器で処理され、AD変換器で処理された信号がデジタルLSIで処理されるように各素子を配線で結ぶ構成とした。この構成においては、殊に半導体放射線検出器とアナログLSIとの距離を近接することにより、半導体放射線検出器とアナログLSI間の配線距離を短縮することができ、これにより、半導体放射線検出器で検出された信号がアナログLSIに到達するまでの配線上で重畳されるノイズを低減することができる。なお、LSI(集積回路)は、後記する発明の実施の形態では、ASICに相当する。また、半導体放射線検出装置は、後記する発明の実施の形態では、結合基板(検出器基板+ASIC基板)に相当する。   Preferably, a semiconductor radiation detector, an analog LSI (Large Scale Integration), an AD converter, and a digital LSI are arranged on the unit substrate in this order from one end of the unit substrate to the other end in the longitudinal direction of the unit substrate. The signal detected by the semiconductor radiation detector is processed by the analog LSI, the signal processed by the analog LSI is processed by the AD converter, and the signal processed by the AD converter is processed by the digital LSI. The elements are connected by wiring. In this configuration, the wiring distance between the semiconductor radiation detector and the analog LSI can be shortened by making the distance between the semiconductor radiation detector and the analog LSI close to each other. It is possible to reduce noise superimposed on the wiring until the processed signal reaches the analog LSI. Note that an LSI (integrated circuit) corresponds to an ASIC in the embodiments of the invention described later. The semiconductor radiation detection apparatus corresponds to a combined substrate (detector substrate + ASIC substrate) in the embodiments of the invention described later.

好ましくは、半導体放射線検出器を搭載する基板と、LSIを搭載する基板とを別の基
板とすることとした。そして、通常時は2つの基板を統合した結合基板(統合基板)とし
て使用し、不具合が生じた場合等は、不具合の生じた方の基板だけを交換できるようにし
て、保守点検等を容易にするようにした。
Preferably, the substrate on which the semiconductor radiation detector is mounted and the substrate on which the LSI is mounted are different substrates. And, normally, it is used as a combined board (integrated board) that integrates the two boards. If a problem occurs, only the defective board can be replaced, making maintenance and inspection easier. I tried to do it.

本発明によれば、半導体放射線検出器の取り付けに要する時間を著しく短縮できる。また、半導体放射線検出器の保守点検が容易に行える。   According to the present invention, the time required for mounting the semiconductor radiation detector can be remarkably shortened. In addition, maintenance and inspection of the semiconductor radiation detector can be easily performed.

〔実施形態1〕
次に、本発明の好適な一実施形態である核医学診断装置について、適宜図面を参照しな
がら詳細に説明する。なお、以下において、本実施形態の核医学診断装置の説明、及び半
導体放射線検出器の電極間距離、アナログASIC等といった各素子の基板上への配置(
レイアウト)、基板のユニット化等の本実施形態に適用される要素等の説明を行う。なお
、アナログASICは、アナログ信号を処理する、特定用途向けICであるASIC(Ap
plication Specific Integrated Circuit)を意味し、LSIの一種である。
Embodiment 1
Next, a nuclear medicine diagnosis apparatus which is a preferred embodiment of the present invention will be described in detail with reference to the drawings as appropriate. In the following, the description of the nuclear medicine diagnostic apparatus of the present embodiment and the arrangement of each element such as the distance between electrodes of the semiconductor radiation detector, the analog ASIC, etc. on the substrate (
The elements applied to the present embodiment, such as layout) and substrate unitization, will be described. The analog ASIC is an ASIC (Ap that is an application specific IC that processes analog signals).
replication specific integrated circuit), which is a kind of LSI.

≪核医学診断装置≫
まず、最初に、本実施形態の核医学診断装置(放射線医学診断装置)を説明する。図1
に示すように、核医学診断装置としてのPET装置1は、カメラ(撮像装置)11、デー
タ処理装置12、表示装置13等を含んで構成されている。被検者は、ベッド14に載せ
られてカメラ11で撮影されるようになっている。カメラ11は、多数の半導体放射線検
出器21(図3、図7、図10参照)を内蔵しており、被検者の体内から放出されるγ線
を半導体放射線検出器(以下、単に検出器という)21で検出する。カメラ11は、その
γ線の波高値、検出時刻を計測するための集積回路(ASIC)を設置しており、検出し
た放射線(γ線)の波高値や検出時刻を測定するようになっている。データ処理装置12
は、記憶装置、同時計測装置12A(図2参照)及び断層像情報作成装置12B(図2参
照)を有する。データ処理装置12は、検出したγ線の波高値、検出時刻のデータ及び検
出器(チャンネル)IDを含むパケットデータを取り込む。同時計測装置12Aは、本パ
ケットデータ、特に検出時刻のデータ及び検出器IDに基づいて同時計測を行い、511
KeVのγ線の検出位置を特定し記憶装置に記憶する。断層像情報作成装置12Bは、こ
の特定した位置に基づいて機能画像を作成して、表示装置13に表示する。
≪Nuclear medicine diagnostic equipment≫
First, the nuclear medicine diagnostic apparatus (radiological medicine diagnostic apparatus) of this embodiment will be described. FIG.
As shown in FIG. 1, a PET apparatus 1 as a nuclear medicine diagnosis apparatus includes a camera (imaging apparatus) 11, a data processing apparatus 12, a display apparatus 13, and the like. The subject is placed on the bed 14 and photographed by the camera 11. The camera 11 incorporates a number of semiconductor radiation detectors 21 (see FIGS. 3, 7, and 10), and γ-rays emitted from the body of the subject are detected by a semiconductor radiation detector (hereinafter simply referred to as a detector). This is detected at 21). The camera 11 is provided with an integrated circuit (ASIC) for measuring the crest value and detection time of the γ-ray, and measures the crest value and detection time of the detected radiation (γ-ray). . Data processor 12
Includes a storage device, a simultaneous measurement device 12A (see FIG. 2), and a tomogram information creation device 12B (see FIG. 2). The data processing device 12 captures packet data including the detected peak value of γ-rays, detection time data, and detector (channel) ID. The simultaneous measuring device 12A performs simultaneous measurement based on the packet data, particularly the detection time data and the detector ID.
The detection position of the KeV gamma ray is specified and stored in the storage device. The tomographic image information creation device 12B creates a functional image based on the specified position and displays it on the display device 13.

図2に示すように、カメラ11の内部は、被検者から放出されるγ線を検出するため、
検出器21を多数備えた結合基板20(詳細は図7参照)を複数収納した検出器ユニット
2(詳細は図10参照)が、円周状に多数配置されている。被検者は、ベッド14の上に
横になり、カメラ11の中心部に位置される。このとき、各検出器はベッド14の周囲を
取り囲んでいる。検出器ユニット2からは、検出器21がγ線と相互作用を起こした際の
検出信号に基づいて得られたγ線の波高値情報及びγ線検出の時刻情報、及び検出器21
のアドレス情報(検出器ID)が、検出器ユニット2に含まれる各検出器21ごとに出力
されるようになっている。検出器21、結合基板20及び検出器ユニット2の構成は、後
に詳しく説明する。ちなみに、被検者は、放射性薬剤、例えば、半減期が110分の18
を含んだフルオロ・ディオキシ・グルコース(FDG)を投与される。被検者の体内から
は、FDGから放出された陽電子の消滅時にγ線(消滅γ線)が放出される。
以下、本実施形態の特徴部分の説明を行う。
As shown in FIG. 2, the inside of the camera 11 detects γ rays emitted from the subject.
A large number of detector units 2 (refer to FIG. 10 for details) each including a plurality of combined substrates 20 (refer to FIG. 7 for details) each having a large number of detectors 21 are arranged circumferentially. The subject lies on the bed 14 and is positioned at the center of the camera 11. At this time, each detector surrounds the bed 14. From the detector unit 2, the γ-ray peak value information and γ-ray detection time information obtained based on the detection signal when the detector 21 interacts with the γ-ray, and the detector 21.
Address information (detector ID) is output for each detector 21 included in the detector unit 2. The configurations of the detector 21, the coupling substrate 20, and the detector unit 2 will be described in detail later. Incidentally, the subject radiopharmaceutical, for example, half-life of 110 minutes 18 F
Fluorodioxyglucose (FDG) containing From the body of the subject, γ rays (annihilation γ rays) are emitted when the positrons emitted from the FDG disappear.
Hereafter, the characteristic part of this embodiment is demonstrated.

≪半導体放射線検出器;電極間距離≫
まず、本実施形態に適用される検出器21を説明する。図3に示すように、検出器21
は、板状の半導体材料Sからなる半導体放射線検出素子(以下、検出素子という)211
の両面を薄板状(膜状)の電極(アノードA、カソードC)で覆った構成をしている(最
小構成)。このうち、半導体材料Sは、前記したCdTe(テルル化カドミウム)、Tl
Br(臭化タリウム)、GaAs(ガリウム砒素)等のいずれかの単結晶で構成されてい
る。また、電極(アノードA、カソードC)は、Pt(白金)、Au(金)、In(イン
ジウム)等のいずれかの材料が用いられる。なお、以下の説明では、半導体材料SがCd
Teの単結晶をスライスしたものであるとする。また、検出する放射線は、PET装置で
用いる511KeVのγ線であるとする。
≪Semiconductor radiation detector; distance between electrodes≫
First, the detector 21 applied to this embodiment will be described. As shown in FIG.
Is a semiconductor radiation detection element (hereinafter referred to as a detection element) 211 made of a plate-shaped semiconductor material S.
Are covered with thin plate-like (film-like) electrodes (anode A, cathode C) (minimum configuration). Among these, the semiconductor material S includes the above-described CdTe (cadmium telluride), Tl.
It is composed of any single crystal such as Br (thallium bromide) or GaAs (gallium arsenide). The electrodes (anode A, cathode C) are made of any material such as Pt (platinum), Au (gold), and In (indium). In the following description, the semiconductor material S is Cd.
Assume that a single crystal of Te is sliced. Further, it is assumed that the radiation to be detected is 511 KeV γ rays used in the PET apparatus.

検出器21によるγ線の検出原理の概略を、図3により説明する。検出器21にγ線が
入射して、γ線と検出器21を構成する半導体材料Sとの間で相互作用が起きると、図中
に「+」と「−」で模式的に示している正孔(hole)及び電子(electron)が、対になっ
てγ線が持つエネルギに比例した量だけ生成される。ここで、検出器21のアノード(陽
極)Aとカソード(陰極)Cの電極間には、電荷収集用の電圧がかけられている(例えば
300V)。このため、正孔はカソードCに引き寄せられて移動し、電子はアノードAに
引き寄せられて移動する。正孔と電子とを比較すると、前記した[発明の開示]の欄で説
明したとおり、移動し易さ(モビリティ)は電子の方が相対的に大きいことから、電子の
方が相対的に短時間にアノードに到達する。一方、正孔は移動し易さが相対的に小さいこ
とから、正孔の方が相対的に時間をかけてカソードに到達する。ちなみに、正孔は電極に
到達する前に消滅することもある。
An outline of the principle of detection of γ rays by the detector 21 will be described with reference to FIG. When γ rays are incident on the detector 21 and an interaction occurs between the γ rays and the semiconductor material S constituting the detector 21, they are schematically indicated by “+” and “−” in the drawing. Holes and electrons are generated in pairs in an amount proportional to the energy of the gamma rays. Here, a voltage for collecting charges is applied between the anode (anode) A and the cathode (cathode) C of the detector 21 (for example, 300 V). For this reason, holes are attracted and moved to the cathode C, and electrons are attracted and moved to the anode A. Comparing holes and electrons, as described in the above section “Disclosure of the invention”, since electrons are relatively larger in mobility, electrons are relatively shorter. Reach the anode in time. On the other hand, since holes are relatively less likely to move, the holes reach the cathode over a relatively long time. Incidentally, the holes may disappear before reaching the electrodes.

検出器21の半導体材料S(検出素子211)の厚さが厚い場合と薄い場合の「時間−
波高値曲線」を比較した図4に示されるように、厚さtが薄い半導体材料Sの方が波高値
の上昇(立ち上がり)は速く、波高値の最高値も高い。波高値の上昇する速さが速いこと
は、例えばPETにおける同時計測の精度を向上することに寄与する。また、波高値が高
いことは、エネルギ分解能を高めることに寄与する。このように厚さtが薄い方が波高値
が上昇する速度が速くなると共に、波高値が高くなるのは(電荷の収集効率がよくなるの
は)、電子や正孔が電極(アノードA、カソードC)に到達する時間(電荷の収集時間)
が短くなるからである。また、従来は途中で消滅していたような正孔が、距離が短い分、
消滅しないで電極(カソードC)に到達できるからである。ちなみに、厚さtは、対面(
対峙)するアノードAとカソードCの電極間距離と表現することもできる。
“Time−” when the semiconductor material S (detection element 211) of the detector 21 is thick and thin.
As shown in FIG. 4 in which the “crest value curve” is compared, the crest value rises (rises) faster and the maximum crest value is higher in the semiconductor material S having a smaller thickness t. The rapid increase of the peak value contributes to improving the accuracy of simultaneous measurement in PET, for example. In addition, a high peak value contributes to an increase in energy resolution. As the thickness t becomes smaller in this way, the speed at which the crest value rises becomes faster and the crest value becomes higher (the charge collection efficiency is improved) because electrons and holes are used for electrodes (anode A, cathode). C) Time to reach (charge collection time)
Because it becomes shorter. In addition, holes that had previously disappeared in the middle are short distances,
This is because the electrode (cathode C) can be reached without disappearing. By the way, thickness t is facing (
It can also be expressed as the distance between the anode A and the cathode C.

なお、検出素子211の厚さ(電極間距離)tは、0.2mm〜2mmが好ましい。厚
さtが2mm以上になると、波高値の上昇速度が遅くなる共に、波高値の最高値も低くな
るからである。一方、厚さtが0.2mm以下になると電極(アノード、カソード)の厚
み(体積)が相対的に増し、基板上に設置した場合、放射線と相互作用を起こす肝心の半
導体材料Sの割合が少なくなってしまうからである。つまり、半導体材料Sの厚さtを薄
くするとγ線と相互作用を起こさない電極の厚みが相対的に増し、その一方で、γ線と相
互作用を起こす半導体材料Sの割合が相対的に減り、結果としてγ線を検出する感度が低
くなる(γ線が素通りしてしまう)。また、厚さtが薄いと、リーク電流が多く生じるた
め、電荷収集用に高い電圧をかけられなくなるということもある。
本実施形態では、半導体放射線検出器における電荷収集用の電極間距離を狭く(短く)することで検出感度を上げることとした。すなわち、アノード電極とカソード電極との電極間距離、或いはアノード電極とカソード電極の間に挟まれる半導体領域の厚さが0.2〜2mmである。この構成においては、半導体材料と放射線との相互作用により発生した電子及びホールの位置から電極までの距離が短くなるので、これらが電極に到達するまでの時間が短くなる。また、電極までの距離が短くなるので、ホールが途中で消滅する度合いが少なくなる。
なお、同様の趣旨から、半導体材料Sの厚さtは、0.5mm〜1.5mmであること
がより好ましく、この厚さtであれば、より確実にγ線を検出することができると共に、
波高値の測定等もより正しく行うことができる。
The thickness (interelectrode distance) t of the detection element 211 is preferably 0.2 mm to 2 mm. This is because when the thickness t is 2 mm or more, the rising speed of the crest value becomes slow and the maximum value of the crest value becomes low. On the other hand, when the thickness t is 0.2 mm or less, the thickness (volume) of the electrodes (anode, cathode) is relatively increased, and when installed on the substrate, the ratio of the essential semiconductor material S that interacts with radiation is increased. Because it will decrease. That is, when the thickness t of the semiconductor material S is reduced, the thickness of the electrode that does not interact with γ-rays increases relatively, while the ratio of the semiconductor material S that interacts with γ-rays decreases relatively. As a result, the sensitivity of detecting γ rays is lowered (γ rays pass through). In addition, if the thickness t is small, a large leakage current is generated, which may prevent a high voltage from being applied for charge collection.
In this embodiment, the detection sensitivity is increased by narrowing (shortening) the distance between the electrodes for collecting charges in the semiconductor radiation detector. That is, the distance between the anode electrode and the cathode electrode, or the thickness of the semiconductor region sandwiched between the anode electrode and the cathode electrode is 0.2 to 2 mm. In this configuration, since the distance from the position of the electrons and holes generated by the interaction between the semiconductor material and the radiation to the electrode is shortened, the time until they reach the electrode is shortened. In addition, since the distance to the electrode is shortened, the degree of disappearance of holes in the middle is reduced.
For the same purpose, the thickness t of the semiconductor material S is more preferably 0.5 mm to 1.5 mm. With this thickness t, γ rays can be detected more reliably. ,
Measurement of the peak value can be performed more correctly.

ちなみに、PET装置1の場合、同時計測を行うことから、γ線の検出時刻を正しく測
定することが課題としてあげられる。例えば、図3において、γ線と半導体材料Sとが相
互作用を起こす位置が、カソードC寄りの場合とアノードA寄りの場合とで、検出時刻に
差が生じる。即ち、正孔の移動速度が遅いことから、相互作用がアノードA寄りで起こっ
た場合の検出時刻は相対的に遅くなり、カソードC寄りで起こった場合の検出時刻は相対
的に早くなる(真の時刻に近くなる)。つまり、同じ検出素子211内でγ線が半導体材
料Sと相互作用を起こす場合でも、相互作用を起こす位置によって検出時刻が変わってし
まうという問題が生じる。具体的には、厚さtが厚いと、相互作用を起こす位置による検
出時刻の差が大きくなってしまう。このような事象は、他の分野では大きな問題にはなら
ないが、nsec(ナノ秒)オーダで同時計測(同時計数)を行うPET装置1の場合に
は大きな問題となる。従って、この意味からも、前記した厚さ範囲であれば、適切に検出
時刻の決定を行うことができる。なお、PETにおける検出時刻の決定は、LET方式や
CFD方式で行われる。
Incidentally, in the case of the PET apparatus 1, since simultaneous measurement is performed, it is a problem to correctly measure the detection time of γ rays. For example, in FIG. 3, there is a difference in detection time between the position where the γ-ray and the semiconductor material S interact with each other near the cathode C and near the anode A. That is, since the hole moving speed is slow, the detection time when the interaction occurs near the anode A is relatively late, and the detection time when the interaction occurs near the cathode C is relatively early (true Close to the time). That is, even when γ rays interact with the semiconductor material S in the same detection element 211, there arises a problem that the detection time varies depending on the position where the interaction occurs. Specifically, when the thickness t is thick, the difference in detection time depending on the position where the interaction occurs is increased. Such an event is not a big problem in other fields, but becomes a big problem in the case of the PET apparatus 1 that performs simultaneous measurement (simultaneous counting) on the order of nsec (nanosecond). Therefore, also from this meaning, the detection time can be appropriately determined within the above-described thickness range. The detection time in PET is determined by the LET method or the CFD method.

検出器21の半導体材料Sの厚さtと波高値(最高値)の関係を模式的に示した図5に
示されるように、半導体材料Sの厚さtが増すと波高値の最高値は小さくなる。波高値が
小さくなる理由としては、例えば電極へ到達する前に正孔が消滅することがあげられる。
なお、厚さtが2mmになると、検出した放射線の波高値が511KeVのγ線であると
弁別することのできる閾値を下回るので、前記したとおり、2mmよりも半導体材料Sの
厚さtを増すのは好ましくない。
As shown in FIG. 5 schematically showing the relationship between the thickness t of the semiconductor material S of the detector 21 and the crest value (maximum value), the maximum value of the crest value increases as the thickness t of the semiconductor material S increases. Get smaller. The reason why the peak value becomes small is that, for example, holes disappear before reaching the electrode.
When the thickness t is 2 mm, the detected wave height is below a threshold value that can be distinguished as 511 KeV γ-rays. Therefore, as described above, the thickness t of the semiconductor material S is increased from 2 mm. Is not preferred.

図6に示されるように、検出器21は、カソードCとアノードAに挟まれて5層に積層
された半導体材料S(検出素子211)を有する。そして、半導体材料Sの1層1層がそ
れぞれ前記した厚さt(0.2〜2mm(より好ましくは0.5〜1.5mm))を有し
ている単層の検出器21である。アノードA及びカソードCの厚みはそれぞれ約20ミク
ロンである。ちなみに、この図6で示される積層構造の検出器21は、アノードA同士、
カソードC同士が共通で接続されていることから、各層それぞれが他の層とは独立に放射
線を検出する構成ではない。換言すると、γ線と半導体材料Sとが相互作用を起こした場
合、最上層で起こしたのか、最下層で起こしたのか等を判別しない構成である。もちろん
、各層ごとに検出するような構成とすることもできる。ちなみに、このように5層構造と
しているのは、半導体材料Sの厚さtを薄くした方が、波高値の上昇速度も、波高値の最
高値も高くできてよいが、厚さtが薄いと素通りをしてしまうγ線が多くなることから、
電荷の収集効率を高めつつ、素通りをしてしまうγ線の量を少なくして、半導体材料Sと
γ線との相互作用を増やすためである(カウント数を増やすためである)。
このような積層構造の検出器21の構成とすることで、より良好な波高値の上昇速度(
立ち上がり)とより正確な波高値が得られると共に、半導体材料Sと相互作用を起こすγ
線の数(カウント数)を増やすこと(感度を上昇させること)もできる。
As shown in FIG. 6, the detector 21 includes a semiconductor material S (detection element 211) sandwiched between a cathode C and an anode A and stacked in five layers. Each layer of the semiconductor material S is a single-layer detector 21 having the above-described thickness t (0.2 to 2 mm (more preferably 0.5 to 1.5 mm)). The thickness of anode A and cathode C are each about 20 microns. Incidentally, the detector 21 of the laminated structure shown in FIG.
Since the cathodes C are connected in common, each layer is not configured to detect radiation independently of the other layers. In other words, when the γ-ray and the semiconductor material S interact with each other, it is not determined whether it occurred in the uppermost layer or the lowermost layer. Of course, it can also be set as the structure detected for every layer. Incidentally, the five-layer structure as described above is that when the thickness t of the semiconductor material S is reduced, the rising speed of the crest value and the maximum value of the crest value may be increased, but the thickness t is thin. Because there will be more gamma rays that pass through,
This is to increase the interaction between the semiconductor material S and the γ rays by increasing the charge collection efficiency and reducing the amount of γ rays that pass through (to increase the number of counts).
By adopting the configuration of the detector 21 having such a laminated structure, a better rising speed of the crest value (
Rise) and a more accurate peak value, and interaction with the semiconductor material S
The number of lines (count number) can be increased (sensitivity can be increased).

電極(アノードA、カソードC)の面積sは、4〜120平方mmが好ましい。面積s
の増加は検出器21の容量(浮遊容量)を増加させ、この浮遊容量の増加により、ノイズが
重畳しやすくなるので、電極面積sは極力小さいほうがよい。また、γ線検出時に発生し
た電荷は、浮遊容量に一部蓄積されるので、浮遊容量が増加するとアナログASIC24
のチャージアンプ24bで蓄積される電荷量ひいては出力電圧(波高値)が減少する問題が
発生する。検出器21としてCdTeを使用する場合、その比誘電率は11であり、検出
器21の面積sを120平方mm、厚さtを1mmとするとその容量は12pFとなり回
路のコネクタ等の浮遊容量が数pFであることを考えると無視できなくなる。従って、電
極面積sは、120平方mm以下が好ましい。
また、電極面積sの下限値は、PET装置の位置分解能から決定される。PET装置の
位置分解能は検出器21の大きさ(配列ピッチ)の他に陽電子の飛程等により決まるが、
18Fの陽電子の飛程が2mmであることから、検出器21の大きさを2mm以下として
も意味がない。電極面積が最も小さくなる実装方法は、電極面をカメラ11の半径方向に
垂直におく場合であり、前記の考察より電極の一辺の下限値は2mmであり、電極面積s
の下限値は4平方mmとなる。
The area s of the electrodes (anode A, cathode C) is preferably 4 to 120 square mm. Area s
This increases the capacitance of the detector 21 (stray capacitance), and noise increases easily due to the increase in the stray capacitance. Therefore, the electrode area s should be as small as possible. Further, since the charge generated at the time of γ-ray detection is partially stored in the stray capacitance, the analog ASIC 24 increases when the stray capacitance increases.
This causes a problem that the amount of charge stored in the charge amplifier 24b and thus the output voltage (crest value) decreases. When CdTe is used as the detector 21, the relative dielectric constant is 11, and when the area s of the detector 21 is 120 square mm and the thickness t is 1 mm, the capacitance is 12 pF, and the stray capacitance such as the connector of the circuit is reduced. Considering that it is several pF, it cannot be ignored. Therefore, the electrode area s is preferably 120 mm 2 or less.
Further, the lower limit value of the electrode area s is determined from the position resolution of the PET apparatus. The position resolution of the PET apparatus is determined by the range of the detector 21 (arrangement pitch) as well as the range of positrons,
Since the range of the 18F positron is 2 mm, it is meaningless to set the size of the detector 21 to 2 mm or less. The mounting method with the smallest electrode area is when the electrode surface is placed perpendicular to the radial direction of the camera 11, and the lower limit of one side of the electrode is 2 mm from the above consideration, and the electrode area s
The lower limit of is 4 square mm.

なお、以上の説明では、γ線と相互作用を起こす半導体材料SをCdTeとしたが、半
導体材料SがTlBrやGaAs等であってもよいのはいうまでもない。また、積層構造
や上層・下層の語を用いたが、この語は、図6を基準にしてのものであり、見る方向を9
°横にした場合は、積層構造は例えば並列構造、上下は例えば左右というように読み替
えられるものである。また、γ線が入射する方向が、図6の上方・下方、左方・右方であ
ってもよい。換言すれば、検出器21は、複数(例えば5つ)の半導体材料Sが相互間に
カソードCとアノードAとを交互に挟んで並列に配置した構造を有する。
In the above description, the semiconductor material S that interacts with γ-rays is CdTe, but it goes without saying that the semiconductor material S may be TlBr, GaAs, or the like. In addition, the terms “laminated structure” and “upper layer / lower layer” are used. These terms are based on FIG.
In the case of 0 ° sideways, the laminated structure can be read as, for example, a parallel structure, and the top and bottom are, for example, left and right. Further, the direction in which the γ-rays are incident may be upward / downward, leftward / rightward in FIG. In other words, the detector 21 has a structure in which a plurality (for example, five) of semiconductor materials S are arranged in parallel with the cathode C and the anode A being alternately sandwiched therebetween.

≪結合基板;検出器基板とASIC基板≫
検出器ユニット2(図10)内に設置される結合基板(ユニット基板)20の詳細構造
を、図7を用いて説明する。結合基板(半導体放射線検出装置)20は、複数の検出器2
1が設置された検出器基板(第1の基板)20A、及びコンデンサ22、抵抗23、アナ
ログASIC24、アナログ/デジタル変換器(以下、ADCという)25及びデジタル
ASIC26が設置されたASIC基板(第2の基板)20Bを有する。
<< Coupling board; Detector board and ASIC board >>
A detailed structure of the coupling substrate (unit substrate) 20 installed in the detector unit 2 (FIG. 10) will be described with reference to FIG. The coupling substrate (semiconductor radiation detection apparatus) 20 includes a plurality of detectors 2.
1, a detector board (first board) 20A, a capacitor 22, a resistor 23, an analog ASIC 24, an analog / digital converter (hereinafter referred to as ADC) 25, and a digital ASIC 26 (second board). Substrate) 20B.

(検出器基板)
図7を参照して、検出器21を設置した検出器基板20Aを説明する。図7(a)に示
されるように、検出器基板20Aは、基板本体20aの片面上に、複数の検出器21を格
子状に配列して設置(実装)している(一列16個の検出器21が4列=横16個×縦4
個の合計64個)。カメラ11の半径方向において、検出器21は基板本体20aに4列
配置される。なお、前記した横16個の検出器21は、カメラ11の軸方向、すなわちベ
ッド14の長手方向に配置される。また、図7(b)に示されるように、検出器基板20
Aの両面に半導体放射線検出器21が設置されているので、1つの検出器基板20Aには
、合計128個の検出器21が設置されていることになる。ここで、設置する検出器21
の数が多くなるほどγ線を検出し易くなり、かつγ線検出の際の位置精度を高めることが
できる。このため、検出器21は、極力密に検出器基板20A上に設置される。ちなみに
、図7(a)において、ベッド14上の被検者から放出されたγ線が、図面の下方から上
方(矢印32の方向、すなわち、カメラ11の半径方向)に進行する場合、検出器基板2
0Aにおける左右方向の検出器21の配置を密にした方が、素通りするγ線の数(検出器
21同士の隙間を通過するγ線の数)を減らすことができるので好ましい。これは、γ線
の検出効率を高めることになり、得られる画像の空間分解能を高めることができる。
なお、本実施形態の検出器基板20Aは、図7(b)に示されるように、検出器21を
基板本体20aの両面に設置しているので、片面にしか設置しない場合よりも、基板本体
20aを両面搭載により共有化できる。このため、基板本体20aの数を半減することが
でき、周方向により密に検出器21を配置することができる。併せて、前記のように、検
出器基板20A(結合基板20)の枚数を半分に減らせるので、結合基板20を後記する
筐体30(図10参照)に装着する作業等の手間が省けるというメリットもある。
前記説明では、横16個の検出器21は、カメラ11の軸方向に配置される構造とした
が、それに限定されない。例えば、横16個の検出器21を、カメラ11の周方向に配置
する構造としてもよい。
(Detector board)
With reference to FIG. 7, the detector board | substrate 20A which installed the detector 21 is demonstrated. As shown in FIG. 7A, the detector substrate 20A has a plurality of detectors 21 arranged (installed) in a grid on one surface of the substrate body 20a (16 detections in a row). 4 rows of vessel 21 = 16 horizontal x 4 vertical
64 in total). In the radial direction of the camera 11, the detectors 21 are arranged in four rows on the substrate body 20a. The 16 horizontal detectors 21 are arranged in the axial direction of the camera 11, that is, in the longitudinal direction of the bed 14. Further, as shown in FIG. 7B, the detector substrate 20
Since the semiconductor radiation detectors 21 are installed on both sides of A, a total of 128 detectors 21 are installed on one detector substrate 20A. Here, the detector 21 to be installed
As the number of γ increases, it becomes easier to detect γ-rays, and the positional accuracy during γ-ray detection can be increased. For this reason, the detector 21 is installed on the detector substrate 20A as closely as possible. Incidentally, in FIG. 7A, when γ rays emitted from the subject on the bed 14 travel from the lower side of the drawing upward (in the direction of the arrow 32, that is, the radial direction of the camera 11), the detector Board 2
It is preferable to densely arrange the detectors 21 in the left-right direction at 0A because the number of passing γ rays (the number of γ rays passing through the gap between the detectors 21) can be reduced. This increases the detection efficiency of γ rays, and can increase the spatial resolution of the obtained image.
In the detector substrate 20A of the present embodiment, as shown in FIG. 7B, the detector 21 is installed on both sides of the substrate body 20a. 20a can be shared by mounting on both sides. For this reason, the number of substrate bodies 20a can be halved, and the detectors 21 can be arranged more densely in the circumferential direction. In addition, as described above, the number of detector substrates 20A (combined substrates 20) can be reduced by half, so that it is possible to save time and labor for mounting the combined substrates 20 on a case 30 (see FIG. 10) described later. There are also benefits.
In the above description, the 16 horizontal detectors 21 are arranged in the axial direction of the camera 11, but the present invention is not limited to this. For example, 16 horizontal detectors 21 may be arranged in the circumferential direction of the camera 11.

図7(c)に示されるように、各検出器21は、前記した薄板状の半導体材料S(検出
素子211)の単結晶を積層した積層構造をしている。この点の構成や作用は図6を参照
して既に説明したとおりであるが、ここで補足的に説明する。検出器21は、前記したと
おりアノードAとカソードCが設けられており、アノードAとカソードCの間には、電荷
収集のために、例えば300Vの電位差(電圧)が設定されている。この電圧は、ASI
C基板20B側からコネクタC1(図7(a))を介して検出器基板20A側へ供給され
る。また、各検出器21が検出した信号は、コネクタC1を介してASIC基板20B側
へ供給される。このため、検出器基板20Aの基板本体20a内には、コネクタC1と各
検出器21を接続する図示しない基板内配線(電荷収集用・信号授受用)が設けられてい
る。なお、この基板内配線は多層構造をしている。本実施例では、検出器21の各検出素
子211は基板本体20aに並行に配置される。しかし、各検出素子211が基板本体2
0aに対して垂直になるように検出器21を設けてもよい。
As shown in FIG. 7C, each detector 21 has a laminated structure in which single crystals of the thin plate-like semiconductor material S (detecting element 211) are laminated. The configuration and operation of this point are as already described with reference to FIG. 6, but will be supplementarily described here. The detector 21 is provided with the anode A and the cathode C as described above, and a potential difference (voltage) of, for example, 300 V is set between the anode A and the cathode C in order to collect charges. This voltage is ASI
It is supplied from the C substrate 20B side to the detector substrate 20A side via the connector C1 (FIG. 7A). The signal detected by each detector 21 is supplied to the ASIC board 20B side via the connector C1. For this reason, in the board main body 20a of the detector board 20A, a board wiring (for charge collection / signal exchange) (not shown) for connecting the connector C1 and each detector 21 is provided. The in-substrate wiring has a multilayer structure. In the present embodiment, each detection element 211 of the detector 21 is arranged in parallel to the substrate body 20a. However, each detection element 211 is connected to the substrate body 2.
The detector 21 may be provided so as to be perpendicular to 0a.

(ASIC基板)
次に、ASICを搭載したASIC基板20Bを説明する。図7(a)に示すように、
ASIC基板20Bは、基板本体20bの片面に、2個のアナログASIC24と1個の
デジタルASIC26を設置している。また、図7(b)に示すように、アナログASI
C24が基板本体20bの両面に設置されているので、1つのASIC基板20Bは合計
4個のアナログASIC24を有する。また、ASIC基板20Bは、基板本体20bの
片面で8個(=4個×2)、その両面で16個設置されたADC25を有する。また、1
つの基板本体20bの両面には、コンデンサ22及び抵抗23が検出器21の数に対応し
た数だけ設置されている。また、これらの、コンデンサ22、抵抗23、アナログASI
C24、ADC25、デジタルASIC26を電気的に接続するため、ASIC基板20
B(基板本体20b)内には、前記した検出器基板20Aと同様に図示しない基板内配線
が設けられている。この基板内配線も積層構造をしている。
これらの各素子22,23,24,25,26の配列(基板内配線)は、検出器基板2
0Aから供給された信号が、コンデンサ22、抵抗23、アナログASIC24、ADC
25、デジタルASIC26の順に供給されるようになっている。
なお、ASIC基板20Bは、各コンデンサ22に接続される基板内配線にそれぞれ接
続されて検出器基板20Aとの電気的接続を行うコネクタ(スパイラルコンタクト)C1
と、データ処理装置側(後記するユニット統合FPGA側)との電気的接続を行う基板コ
ネクタC2とを有している。ちなみに、前記した検出器基板20Aも各検出器21にそれ
ぞれ接続される基板内配線と接続しているコネクタC1を有している。
(ASIC substrate)
Next, the ASIC substrate 20B on which the ASIC is mounted will be described. As shown in FIG.
The ASIC board 20B is provided with two analog ASICs 24 and one digital ASIC 26 on one side of the board body 20b. In addition, as shown in FIG.
Since C24 is installed on both sides of the substrate body 20b, one ASIC substrate 20B has a total of four analog ASICs 24. Further, the ASIC substrate 20B has eight ADCs 25 (= 4 × 2) on one side of the substrate main body 20b and 16 on both sides. Also, 1
The number of capacitors 22 and resistors 23 corresponding to the number of detectors 21 are provided on both surfaces of one substrate body 20b. These capacitors 22, resistors 23, analog ASI
In order to electrically connect the C24, the ADC 25, and the digital ASIC 26, the ASIC board 20
In the B (substrate body 20b), an in-substrate wiring (not shown) is provided in the same manner as the detector substrate 20A. This intra-substrate wiring also has a laminated structure.
The arrangement of these elements 22, 23, 24, 25, 26 (in-substrate wiring)
The signal supplied from 0A is the capacitor 22, resistor 23, analog ASIC 24, ADC
25 and digital ASIC 26 are supplied in this order.
The ASIC board 20B is a connector (spiral contact) C1 that is connected to the in-board wiring connected to each capacitor 22 to make electrical connection with the detector board 20A.
And a board connector C2 for electrical connection to the data processing device side (unit integrated FPGA side described later). Incidentally, the above-described detector board 20 </ b> A also has a connector C <b> 1 connected to the in-board wiring connected to each detector 21.

(検出器基板とASIC基板の接続構造)
検出器基板20AとASIC基板20Bとの接続構造を説明する。
検出器基板20AとASIC基板20Bとは、その端面(端部)同士を突き合わせて接
続するのではなく、図7(b)に示すように、端部近傍に重なり合うオーバラップ部分を
設けてこれらのオーバラップ部分に存在するコネクタC1同士を接続する。この接続は、
締結用のネジ等により着脱自在(分離・接続自在)に行われる。なお、このような接続を
行うのは次の理由による。即ち、検出器基板20AとASIC基板20Bとが接続(結合
)された結合基板20を、水平方向に片端支持(片持ち支持)や両端支持すると、結合基
板20の中央部(接続部分)には、該結合基板20を下方に撓ませたり曲げたりする力が
作用する。ここで、接続部分が端面同士を突き合わせたものである場合は、接続部分が撓
み易かったり折れ曲がり易かったりするので好ましくない。
(Connection structure of detector board and ASIC board)
A connection structure between the detector substrate 20A and the ASIC substrate 20B will be described.
The detector substrate 20A and the ASIC substrate 20B are not connected by abutting the end surfaces (end portions) thereof, but as shown in FIG. The connectors C1 existing in the overlap portion are connected to each other. This connection is
It is detachable (separate / connectable) with a fastening screw or the like. This connection is made for the following reason. That is, when the combined substrate 20 in which the detector substrate 20A and the ASIC substrate 20B are connected (coupled) is supported in one end (cantilever support) or both ends in the horizontal direction, the central portion (connection portion) of the combined substrate 20 is provided. A force that bends or bends the bonding substrate 20 downward acts. Here, it is not preferable that the connection portion is formed by abutting the end faces because the connection portion is easily bent or bent.

この点を踏まえて、本実施形態では、検出器基板20AとASIC基板20Bとを、端
面同士を付き合せて接続するのではなく、前記したように端部近傍を重なり合うようして
オーバラップ部を設けて接続している。このため、端面同士を突き合わせて接続するのに
比べて撓みや曲げに対するタフネスさが向上するので好ましい。なお、結合基板の、撓み
や曲げに対するタフネスさが向上すると、例えば検出器21の位置ずれが抑制されてγ線
の発生位置を特定する精度の低下が防止される。ちなみに、図2に示すように、PET装
置1のカメラ11には、図7に示す結合基板20を備える検出器ユニット2(図10)が
ドーナツ状に多数配置されるため、図2を基準にした水平方向に相当する3時の方向や9
時の方向に位置する結合基板20は撓んだり曲がったりし易くなる。このため、結合基板
20の撓みや曲げに対するタフネスさが重要になる。
In view of this point, in the present embodiment, the detector substrate 20A and the ASIC substrate 20B are not connected with the end surfaces attached to each other, but as described above, the overlap portion is formed so as to overlap the vicinity of the end portion. Provided and connected. For this reason, since the toughness with respect to a bending | flexion and a bending improves compared with connecting face-to-face, it is preferable. In addition, when the toughness with respect to a bending | flexion and a bending of a coupling board | substrate improves, the position shift of the detector 21 will be suppressed, for example, and the fall of the precision which pinpoints the generation | occurrence | production position of a gamma ray will be prevented. Incidentally, as shown in FIG. 2, the camera 11 of the PET apparatus 1 has a large number of detector units 2 (FIG. 10) including the coupling substrate 20 shown in FIG. 3 o'clock direction corresponding to the horizontal direction
The coupling substrate 20 located in the direction of time is easily bent or bent. For this reason, the toughness with respect to the bending and bending of the coupling substrate 20 is important.

検出器基板20AとASIC基板20Bとは、前記したオーバラップ部分を利用して電
気的に接続される。このため、図7(b)に示す検出器基板20A及びASIC基板20
Bのそれぞれのオーバラップ部分には、両基板20A,20Bの基板内配線を電気的に接
続する接続子(コネクタ)C1(図7(a))が設けられる。コネクタC1としては、電
気的な接続を良好にするため、例えばスパイラルコンタクト(登録商標)が使用される。スパイラルコンタクト(登録商標)は、螺旋状の接触子にボール状の接続端子が広い面積で接触して良好な電気的な接続が図られるという特性を有する。なお、ボール状の接続端子がASIC基板20B側に設けられる場合は、螺旋状の接触子は検出器基板20A側に設けられ、ボール状の接続端子が検出器基板20A側に設けられる場合は、螺旋状の接触子はASIC基板20B側に設けられる。
このような、検出器基板20AとASIC基板20Bとの電気的な接続構造を用いるこ
とで、信号を検出器基板20AからASIC基板20Bへと、低損失で伝送することがで
きる。ちなみに、損失が少なくなると、例えば検出器21としてのエネルギ分解能が向上
する。
The detector substrate 20A and the ASIC substrate 20B are electrically connected using the overlap portion described above. For this reason, the detector substrate 20A and the ASIC substrate 20 shown in FIG.
Each overlap portion of B is provided with a connector (connector) C1 (FIG. 7A) for electrically connecting the in-board wirings of both the boards 20A and 20B. For example, a spiral contact (registered trademark) is used as the connector C1 in order to improve electrical connection. A spiral contact (registered trademark) has a characteristic that a ball-shaped connection terminal contacts a spiral contactor over a wide area to achieve good electrical connection. When the ball-shaped connection terminal is provided on the ASIC substrate 20B side, the spiral contact is provided on the detector substrate 20A side, and when the ball-shaped connection terminal is provided on the detector substrate 20A side, The spiral contact is provided on the ASIC substrate 20B side.
By using such an electrical connection structure between the detector board 20A and the ASIC board 20B, a signal can be transmitted from the detector board 20A to the ASIC board 20B with low loss. Incidentally, when the loss is reduced, for example, the energy resolution of the detector 21 is improved.

また、前記したように、検出器基板20AとASIC基板20Bとの接続は、ネジ等に
よる着脱自在な接続となっている。このため、例えば、半導体放射線検出器21やASI
C24,26に不具合が生じた場合でも、不具合のある部分だけを取り替えれば済む。よ
って、一部に不具合があるために、結合基板20全体を取り替えるといったようなムダを
無くすことができる。なお、検出器基板20AとASIC基板20Bとの電気的接続は、
前記したスパイラルコンタクタ(登録商標)のようなコネクタC1によって行われることから、基板同士の接続・接続の解除(結合・結合の解除)は容易である。
Further, as described above, the connection between the detector substrate 20A and the ASIC substrate 20B is a detachable connection using screws or the like. For this reason, for example, the semiconductor radiation detector 21 and the ASI
Even if a defect occurs in C24, 26, only the defective part needs to be replaced. Therefore, it is possible to eliminate waste such as replacement of the entire combined substrate 20 due to some defects. The electrical connection between the detector substrate 20A and the ASIC substrate 20B is as follows:
Since it is performed by the connector C1 such as the spiral contactor (registered trademark) described above, it is easy to connect / release the connection (connection / release of connection) between the substrates.

前記の構成は、ASIC基板20Bに1つの検出器基板20Aを接続しているが、検出
器基板を複数に分割してもよい。例えば、横方向に8個、縦方向に4個の検出器21を1
つの基板実装とし、2枚の検出器基板をASIC基板に接続する構成でもよい。本構成で
は、1つの検出器21が故障した場合に2枚の内の故障した検出器を搭載している検出器
基板だけを交換すればよく、保守時の無駄を低減(コストダウン)が図れる。
In the above configuration, one detector board 20A is connected to the ASIC board 20B, but the detector board may be divided into a plurality of parts. For example, eight detectors 21 in the horizontal direction and four detectors 21 in the vertical direction are 1
A configuration may be adopted in which two detector boards are connected to the ASIC board. In this configuration, when one detector 21 fails, it is only necessary to replace the detector substrate on which two of the failed detectors are mounted, thereby reducing waste during maintenance (cost reduction). .

(素子の配置レイアウト)
次に、結合基板20における検出器21やASIC24,26等の素子の配置レイアウ
トを、図7及び図8を参照して説明する。
(Element layout)
Next, the layout of the elements such as the detector 21 and the ASICs 24 and 26 on the combined substrate 20 will be described with reference to FIGS.

図8に示すように、検出器21は、図示しない電気配線により、コネクタC1、コンデ
ンサ22及び抵抗23を介してアナログASIC24と接続されており、検出器21で検
出されたγ線の検出信号は、その電気配線を介して、コンデンサ22及び抵抗23を通り
、アナログASIC24で処理されるようになっている。また、アナログASIC24で
処理された信号は、ADC25及びデジタルASIC26で処理されるようになっている
As shown in FIG. 8, the detector 21 is connected to the analog ASIC 24 via a connector C1, a capacitor 22 and a resistor 23 by electrical wiring (not shown), and a detection signal of γ rays detected by the detector 21 is Through the electric wiring, it passes through the capacitor 22 and the resistor 23 and is processed by the analog ASIC 24. A signal processed by the analog ASIC 24 is processed by the ADC 25 and the digital ASIC 26.

ここで、回路の長さや配線の長さ(距離)は、これが短い方が、途中でのノイズの影響
や信号の減衰が少なくて好ましい。また、PET装置1で同時計測処理を行う場合は、回
路や配線の長さが短い方が時間の遅れが少なくて好ましい(検出時間の正確さが損なわれ
ないので好ましい)。このため、本実施形態では、カメラ11の半径方向においてカメラ
11の中心軸から外側に向かって、図7(a)に示すように、検出器21、コンデンサ2
2、抵抗23、アナログASIC24、ADC25、デジタルASIC26の順に各素子
21,22,23,24,25,26を配置(レイアウト)している。この順序は、各素
子21,22,23,24,25,26による信号の処理順序と同じである(図8、図9
参照)。つまり、カメラ11の中心軸から外側に向かって、「検出器、アナログ集積回路
、AD変換器、デジタル集積回路の順になるように基板上に配置され、かつこの順に配線
」している。このため、検出器21で検出された微弱な信号を、配線の長さ(距離)を短
くしてアナログASIC24に伝送することができる。
なお、アナログASIC24で信号が増幅される等の処理が行われているので、アナロ
グASIC24以降の配線の長さが長くともノイズの影響は受けにくい。つまり、ノイズ
の点を考えれば、アナログASIC24以降の配線の長さが長くとも支障はない。ただし
、配線の長さが長いと信号伝達が遅延するので、前記したとおり検出時間の正確性は損な
われる可能性はある。
Here, it is preferable that the length of the circuit and the length (distance) of the wiring are short because there is less influence of noise and signal attenuation during the process. Moreover, when performing simultaneous measurement processing with the PET apparatus 1, it is preferable that the length of the circuit or wiring is short because the time delay is small (preferably because the accuracy of the detection time is not impaired). For this reason, in this embodiment, as shown in FIG. 7A from the central axis of the camera 11 toward the outside in the radial direction of the camera 11, the detector 21 and the capacitor 2
2, the resistor 23, the analog ASIC 24, the ADC 25, and the digital ASIC 26 are arranged (laid out) in the order of the elements 21, 22, 23, 24, 25, and 26, respectively. This order is the same as the signal processing order by the elements 21, 22, 23, 24, 25, and 26 (FIGS. 8 and 9).
reference). That is, from the central axis of the camera 11 toward the outside, “the detector, the analog integrated circuit, the AD converter, and the digital integrated circuit are arranged on the substrate in this order and wired in this order”. For this reason, a weak signal detected by the detector 21 can be transmitted to the analog ASIC 24 with the wiring length (distance) shortened.
Since processing such as signal amplification is performed by the analog ASIC 24, even if the wiring length after the analog ASIC 24 is long, it is not easily affected by noise. In other words, in view of noise, there is no problem even if the wiring length after the analog ASIC 24 is long. However, since the signal transmission is delayed when the length of the wiring is long, the accuracy of the detection time may be impaired as described above.

ちなみに、本実施形態では、検出器21のみならずアナログASIC24及びデジタル
ASIC26が1つの結合基板20に含まれているため、検出器21、アナログASIC
24及びデジタルASIC26を、ベッド14の長手方向、すなわち、検査を受ける被検
者の体軸と直交する方向に配置できるため、カメラ(撮像装置)11のベッド長手方向に
おける長さを必要以上に長くしなくても済む。アナログASIC24及びデジタルASI
C26を環状に配置された検出器群の、半径方向の外側でベッド14の長手方向に配置す
ることも考えられるが、カメラ11のベッド長手方向における長さが必要以上に長くなる
。また、検出器21として半導体放射線検出器を用い、信号処理装置としてアナログAS
IC24及びデジタルASIC26を用いているため、結合基板20の長手方向の長さが
短縮され、シンチレータを用いた場合に比べてカメラ11の前記直交方向における長さを
著しく小さくできる。更には、結合基板20は、その長手方向に検出器21、アナログA
SIC24及びデジタルASIC26を順次配置しているため、これらを接続する配線の
長さを短くでき、基板における配線が単純化される。
Incidentally, in this embodiment, since not only the detector 21 but also the analog ASIC 24 and the digital ASIC 26 are included in one coupling substrate 20, the detector 21, the analog ASIC
24 and the digital ASIC 26 can be arranged in the longitudinal direction of the bed 14, that is, in the direction orthogonal to the body axis of the subject to be inspected, so that the length of the camera (imaging device) 11 in the longitudinal direction of the bed is longer than necessary. You don't have to. Analog ASIC 24 and digital ASI
Although it is conceivable to arrange the C26 in the annular direction in the longitudinal direction of the bed 14 on the outer side in the radial direction, the length of the camera 11 in the longitudinal direction of the bed becomes longer than necessary. Further, a semiconductor radiation detector is used as the detector 21 and an analog AS is used as the signal processing device.
Since the IC 24 and the digital ASIC 26 are used, the length of the coupling substrate 20 in the longitudinal direction is shortened, and the length of the camera 11 in the orthogonal direction can be significantly reduced as compared with the case where a scintillator is used. Furthermore, the coupling substrate 20 has a detector 21 and an analog A in the longitudinal direction.
Since the SIC 24 and the digital ASIC 26 are sequentially arranged, the length of the wiring connecting them can be shortened, and the wiring on the substrate is simplified.

ここで、本実施形態では、1個のアナログASIC24は、それぞれ32個の検出器2
1と接続されており、検出器21から得られる信号を処理する。図8、図9に示すように
、1個のアナログASIC24は、スロー系とファースト系とを有するアナログ信号処理
回路(アナログ信号処理装置)33を32組備えている。アナログ信号処理回路33は検
出器21ごとに設けられ、1つのアナログ信号処理回路33は1つの検出器21に接続さ
れる。ここで、ファースト系は、γ線の検出時刻を特定するためのタイミング信号を出力
するタイミングピックオフ回路24aを有している。また、スロー系は、検出したγ線の
波高値を求めることを目的として、極性アンプ(線形増幅器)24c、バンドパスフィル
タ(波形整形装置)24d、ピークホールド回路(波高値保持装置)24eがこの順序に
接続されて設けられている。ちなみに、スロー系は、波高値を求めるためにはある程度の
処理の時間を要することから「スロー」という名前が付いている。なお、符号24bは、
チャージアンプ(前置増幅器)である。ちなみに、検出器21から出力されてコンデンサ
22及び抵抗23を通過したγ線検出信号は、チャージアンプ24b、極性アンプ24c
で増幅される。増幅されたγ線検出信号はバンドパスフィルタ24dを経てピークホール
ド回路24eに入力される。ピークホールド回路24eは、検出信号の最大値、つまり検
出したγ線のエネルギに比例したγ線検出信号の波高値を保持する。1個のアナログAS
IC24は32組のアナログ信号処理回路33をLSI化したものである。
なお、コンデンサ22及び抵抗23をアナログASIC24の内部に設けることもでき
るが、適切なコンデンサ容量や適切な抵抗値を得るため、及び、アナログASIC24の
大きさを小さくする等の理由から、本実施形態では、コンデンサ22及び抵抗23はアナ
ログASIC24の外に配置されている。ちなみに、コンデンサ22及び抵抗23は、外
部に設けた方が、個々のコンデンサ容量や抵抗値のバラツキが少ないとされている。
Here, in the present embodiment, one analog ASIC 24 includes 32 detectors 2 each.
1 and processes the signal obtained from the detector 21. As shown in FIG. 8 and FIG. 9, one analog ASIC 24 includes 32 sets of analog signal processing circuits (analog signal processing devices) 33 having a slow system and a fast system. The analog signal processing circuit 33 is provided for each detector 21, and one analog signal processing circuit 33 is connected to one detector 21. Here, the first system has a timing pick-off circuit 24a that outputs a timing signal for specifying the detection time of γ rays. The slow system has a polarity amplifier (linear amplifier) 24c, a bandpass filter (waveform shaping device) 24d, and a peak hold circuit (peak value holding device) 24e for the purpose of obtaining the detected peak value of γ-rays. Connected in order. Incidentally, the slow system is named “slow” because it takes a certain amount of processing time to obtain the peak value. In addition, the code | symbol 24b is
It is a charge amplifier (preamplifier). Incidentally, the γ-ray detection signal output from the detector 21 and passed through the capacitor 22 and the resistor 23 is a charge amplifier 24b, a polarity amplifier 24c.
It is amplified by. The amplified γ-ray detection signal is input to the peak hold circuit 24e through the band pass filter 24d. The peak hold circuit 24e holds the maximum value of the detection signal, that is, the peak value of the γ-ray detection signal proportional to the detected γ-ray energy. 1 analog AS
The IC 24 is an LSI formed from 32 analog signal processing circuits 33.
Although the capacitor 22 and the resistor 23 can be provided inside the analog ASIC 24, the present embodiment is used for obtaining an appropriate capacitor capacity and an appropriate resistance value, and for reducing the size of the analog ASIC 24. In this case, the capacitor 22 and the resistor 23 are arranged outside the analog ASIC 24. Incidentally, it is said that the capacitor 22 and the resistor 23 are less provided with less variation in individual capacitor capacity and resistance value when provided externally.

図8に示すアナログASIC24について、本実施形態では、このアナログASIC2
4のスロー系の出力は、ADC(アナログ・デジタル変換器)25に供給されるようにな
っている。更に、アナログASIC24のファースト系の出力は、デジタルASIC26
に供給されるようになっている。
In the present embodiment, the analog ASIC 24 shown in FIG.
The output of the slow system 4 is supplied to an ADC (analog / digital converter) 25. Furthermore, the first output of the analog ASIC 24 is the digital ASIC 26.
To be supplied.

アナログASIC24と各ADC25は、8ch分のスロー系の信号を纏めて送信する
1本の配線でそれぞれ接続されている。また、各アナログASIC24とデジタルASI
C26は、32chのファースト系の信号を1つ1つ送信する32本の配線で接続されて
いる。つまり、1個のデジタルASIC26は、4個のアナログASIC24と合計12
8本の配線で接続されている。
The analog ASIC 24 and each ADC 25 are connected to each other by a single wiring that collectively transmits slow signals for 8 channels. Each analog ASIC 24 and digital ASI
C26 is connected by 32 wires that transmit 32ch fast signals one by one. That is, one digital ASIC 26 is combined with four analog ASICs 24 in total.
They are connected by 8 wires.

なお、アナログASIC24から出力されるスロー系の出力信号は、アナログの波高値
(図4に示すグラフの最高値の値)である。また、アナログASIC24からデジタルA
SICに出力されるファースト系の出力信号は、検出時刻に対応したタイミングを示すタ
イミング信号である。このうちスロー系の出力である波高値は、アナログASIC24と
ADC25とを接続する配線(前記した8chを1本にした配線)によりADC25に入
力され、ADC25によりデジタル信号に変換される。ADC25では、例えば波高値を
8ビット(0〜255)のデジタルの波高値に変換する(ex.511KeV→255)。
また、スロー系の出力であるタイミング信号は、前記したアナログASIC24とデジタ
ルASIC26とを接続する配線によりデジタルASIC26に供給される。
The slow output signal output from the analog ASIC 24 is an analog peak value (the maximum value in the graph shown in FIG. 4). Also, from analog ASIC 24 to digital A
The fast output signal output to the SIC is a timing signal indicating the timing corresponding to the detection time. Among these, the peak value, which is the output of the slow system, is input to the ADC 25 via a wiring (wiring with the above-mentioned 8ch as one) connecting the analog ASIC 24 and the ADC 25, and converted into a digital signal by the ADC 25. In the ADC 25, for example, the peak value is converted into a digital peak value of 8 bits (0 to 255) (ex. 511 KeV → 255).
The timing signal, which is a slow output, is supplied to the digital ASIC 26 through the wiring connecting the analog ASIC 24 and the digital ASIC 26.

ADC25は、デジタル化して8ビットの波高値情報をデジタルASIC26に送信す
る。このため、各ADC25とデジタルASIC26とは配線で接続されている。ちなみ
に、デジタルASIC26は、ADC25が両面で16個あることから、合計16本の配
線でADC25と接続されている。1個のADC25は、8ch分の信号(検出素子8個
分の信号)を処理する。なお、ADC25は、デジタルASIC26と、ADC制御信号
伝送用の1本の配線、及び波高値情報伝送用の1本の配線で接続される。
The ADC 25 digitizes and transmits 8-bit peak value information to the digital ASIC 26. For this reason, each ADC 25 and the digital ASIC 26 are connected by wiring. Incidentally, since the digital ASIC 26 has 16 ADCs 25 on both sides, it is connected to the ADC 25 by a total of 16 wires. One ADC 25 processes signals for 8 channels (signals for 8 detection elements). The ADC 25 is connected to the digital ASIC 26 by one wiring for ADC control signal transmission and one wiring for peak value information transmission.

デジタルASIC26は、図9に示すように、8個の時刻決定回路(時刻情報生成装置
)35及び1個のADC制御回路(ADC制御装置)36を含む複数のパケットデータ生
成装置34、及びデータ転送回路(データ送信装置)37を有しており、これらをLSI
化したものである。PET装置1に設けられた全てのデジタルASIC26は、図示され
ていない500MHzのクロック発生装置(水晶発振器)からのクロック信号を受け、同
期して動作している。各デジタルASIC26に入力されたクロック信号は、全パケット
データ生成装置34内のそれぞれの時刻決定回路35に入力される。時刻決定回路35は
、検出器21ごとに設けられ、該当するアナログ信号処理回路33のタイミングピックオ
フ回路24aからタイミング信号を入力する。時刻決定回路35はタイミング信号を入力
した時のクロック信号に基づいてγ線の検出時刻を決定する。タイミング信号は、アナロ
グASIC24のファースト系の信号に基づくものであるので、真の検出時刻に近い時刻
を検出時刻(時刻情報)とすることができる。ADC制御回路36は、時刻決定回路35
から、γ線を検出したタイミング信号を受けその検出器IDを特定する。すなわち、AD
C制御回路36は、ADC制御回路36に接続される各時刻決定回路35に対する検出器
IDを記憶しており、ある時刻決定回路35から時刻情報を入力したとき、その時刻決定
回路35に対応する検出器IDを特定できる。これは、時刻決定回路35が検出器21ご
とに設けられているために可能となる。更に、ADC制御回路36は、時刻情報を入力し
た後、検出器ID情報を含むADC制御信号をADC25に出力する。ADC25は、そ
の検出器IDに対応するアナログ信号処理回路33のピークホールド回路24eから出力
された波高値情報を、デジタル信号に変換して出力する。この波高値情報は、ADC制御
回路36に入力される。ADC制御回路36は、時刻情報及び検出器IDに波高値情報を
付加してパケットデータを生成する。ADC制御回路36は、ADC25を制御するAD
C制御装置と、検出器ID情報(検出器位置情報)、前記時刻情報及び波高値情報を統合
する情報統合装置との機能を有する。情報統合装置はそれらの3つの情報を含むデジタル
情報である統合情報(パケット情報)を出力する。各パケットデータ生成装置34のAD
C制御回路36から出力されたパケットデータ(検出器ID、時刻情報及び波高値情報を
含む)は、データ転送回路38入力される。
データ転送回路38、各パケットデータ生成装置34のADC制御回路36から出力さ
れたデジタル情報であるパケットデータを、例えば定期的に、12枚の結合基板20を収
めている検出器ユニット2(図10、図11)の筐体30に1個設けられているユニット
統合用の集積回路(ユニット統合FPGA(Field Programmable Gate allay))31に
送信する。ユニット統合FPGA(以下、FPGAという)31は、それらのデジタル情
報をコネクタ38に接続された情報伝送用配線を介してデータ処理装置12に送信する。
本実施形態は、ADC25が、ADC制御回路36から出力される制御信号に含まれる
検出器ID情報に対応するピークホールド回路24eから出力された波高値情報を、デジ
タル信号に変換するため、1つのアナログASIC24内の複数のアナログ信号処理回路
33に対して1つのADC25を設けている。従って、1つのアナログ信号処理回路33
に対して1つづつADC25を設ける必要がなく、ASIC基板20Bの回路構成を著し
く単純化できる。統合情報を生成する情報統合装置も、1つのアナログASIC24内の
複数のアナログ信号処理回路33に対して1つ設ければよく、デジタルASIC26の回
路構成が単純化できる。また、検出器IDを特定するADC制御装置も1つのアナログA
SIC24内の複数のアナログ信号処理回路33に対して1つでよく、デジタルASIC
26の回路構成が単純化できる。
As shown in FIG. 9, the digital ASIC 26 includes a plurality of packet data generation devices 34 including eight time determination circuits (time information generation devices) 35 and one ADC control circuit (ADC control device) 36, and data transfer. Circuit (data transmission device) 37, which includes LSI
It has become. All the digital ASICs 26 provided in the PET apparatus 1 receive clock signals from a 500 MHz clock generator (crystal oscillator) (not shown) and operate in synchronization. The clock signal input to each digital ASIC 26 is input to each time determination circuit 35 in all packet data generation devices 34. The time determination circuit 35 is provided for each detector 21 and receives a timing signal from the timing pick-off circuit 24 a of the corresponding analog signal processing circuit 33. The time determination circuit 35 determines the detection time of the γ ray based on the clock signal when the timing signal is input. Since the timing signal is based on the first signal of the analog ASIC 24, a time close to the true detection time can be set as the detection time (time information). The ADC control circuit 36 includes a time determination circuit 35.
The detector ID is identified by receiving the timing signal from which the γ-ray is detected. That is, AD
The C control circuit 36 stores a detector ID for each time determination circuit 35 connected to the ADC control circuit 36. When time information is input from a certain time determination circuit 35, the C control circuit 36 corresponds to the time determination circuit 35. The detector ID can be specified. This is possible because the time determination circuit 35 is provided for each detector 21. Further, after inputting the time information, the ADC control circuit 36 outputs an ADC control signal including the detector ID information to the ADC 25. The ADC 25 converts the peak value information output from the peak hold circuit 24e of the analog signal processing circuit 33 corresponding to the detector ID into a digital signal and outputs the digital signal. This peak value information is input to the ADC control circuit 36. The ADC control circuit 36 adds the peak value information to the time information and the detector ID to generate packet data. The ADC control circuit 36 is an AD that controls the ADC 25.
It has functions of a C control device and an information integration device that integrates detector ID information (detector position information), the time information, and peak value information. The information integration device outputs integrated information (packet information) which is digital information including these three pieces of information. AD of each packet data generator 34
The packet data (including detector ID, time information, and peak value information) output from the C control circuit 36 is input to the data transfer circuit 38.
For example, the data transfer circuit 38 and the packet data, which is digital information output from the ADC control circuit 36 of each packet data generator 34, are periodically detected, for example, in the detector unit 2 (FIG. 10) containing 12 coupled substrates 20. 11) is transmitted to a unit integration integrated circuit (unit integrated FPGA (Field Programmable Gate allay)) 31 provided in one case 30 of FIG. The unit integrated FPGA (hereinafter referred to as “FPGA”) 31 transmits the digital information to the data processing device 12 via the information transmission wiring connected to the connector 38.
In the present embodiment, the ADC 25 converts the peak value information output from the peak hold circuit 24e corresponding to the detector ID information included in the control signal output from the ADC control circuit 36 into a digital signal. One ADC 25 is provided for a plurality of analog signal processing circuits 33 in the analog ASIC 24. Therefore, one analog signal processing circuit 33
Therefore, it is not necessary to provide the ADCs 25 one by one, and the circuit configuration of the ASIC substrate 20B can be greatly simplified. One information integration device for generating integrated information may be provided for a plurality of analog signal processing circuits 33 in one analog ASIC 24, and the circuit configuration of the digital ASIC 26 can be simplified. In addition, the ADC controller for specifying the detector ID is also one analog A
One is sufficient for a plurality of analog signal processing circuits 33 in the SIC 24, and the digital ASIC is used.
26 circuit configurations can be simplified.

こうして、デジタルASIC26から出力された、(1)波高値情報、(2)決定した
時刻情報、及び(3)検出器21の1個1個を一意に識別する検出器IDを含むパケット
データは、情報伝送用配線を介して後段のデータ処理装置12(図1参照)に送信される
。データ処理装置12の同時計測装置12Aは、デジタルASIC26から送信されたパ
ケットデータを基に、同時計測処理(設定時間の時間窓で所定エネルギのγ線を2個検出
したときは、これらのγ線を、1つの陽電子の消滅により発生した一対のγ線とみなす処
理)を行って、同時計測したその一対のγ線を一個として計数し、その一対のγ線を検出
した2つの検出器21の位置をそれらの検出器IDより特定する。データ処理装置12は
、前記の時間窓内で検出されたγ線検出信号が3つ以上ある(γ線を検出した検出器21
が3つ以上ある)場合に、それらのγ線検出信号の波高値情報等を用いて3つ以上ある検
出器21のうち最初にγ線が入射された2つの検出器21を特定する。特定された一対の
検出器21が同時計測されて1つの計数値が生成される。また、データ処理装置12の断
層像情報作成装置12Bは、同時計測で得た計数値及び検出器21の位置情報を用いて、
放射性薬剤の集積位置、すなわち悪性腫瘍位置での被検者の断層像情報を作成する。この
断層像情報は表示装置13に表示される。前記のデジタル情報、同時計測で得た計数値及
び検出器21の位置情報、及び断層像情報等の情報は、データ処理装置12の記憶装置に
記憶される。
Thus, the packet data including (1) peak value information, (2) determined time information, and (3) a detector ID that uniquely identifies each of the detectors 21 output from the digital ASIC 26 is as follows. The data is transmitted to the subsequent data processing device 12 (see FIG. 1) via the information transmission wiring. Based on the packet data transmitted from the digital ASIC 26, the simultaneous measurement device 12A of the data processing device 12 performs simultaneous measurement processing (when two γ rays of a predetermined energy are detected in a time window of a set time, these γ rays Of the two detectors 21 that detect the pair of γ-rays by counting the pair of γ-rays measured at the same time as one. The position is specified by their detector ID. The data processing device 12 has three or more γ-ray detection signals detected within the time window (the detector 21 that detects γ-rays).
If there are three or more detectors), the two detectors 21 to which γ rays are incident first among the three or more detectors 21 are specified using the peak value information of the γ ray detection signals. The specified pair of detectors 21 are simultaneously measured to generate one count value. Further, the tomogram information creation device 12B of the data processing device 12 uses the count value obtained by the simultaneous measurement and the position information of the detector 21 to
The tomographic image information of the subject at the radiopharmaceutical accumulation position, that is, the position of the malignant tumor is created. This tomographic image information is displayed on the display device 13. Information such as the digital information, the count value obtained by simultaneous measurement, the position information of the detector 21, and the tomographic image information is stored in the storage device of the data processing device 12.

なお、以上の説明では、検出器基板20Aは検出器21を有し、ASIC基板20Bは
、コンデンサ22、抵抗23、アナログASIC24、ADC25、デジタルASIC2
6を有している。しかし、検出器基板(第1の基板)20Aが、検出器21、コンデンサ
22、抵抗23、アナログASIC24等を有し、ASIC基板(第2の基板)20Bが
ADC25、デジタルASIC26等を有するようにしてもよい。検出器基板20Aが検
出器21とアナログASIC24とを有することで、検出器21とアナログASIC24
との距離(配線の長さ)を更に短くすることができる。このため、ノイズの影響を更に低
減することが可能になる。
更に、結合基板20を3基板(検出器基板20A、アナログASIC基板、デジタルA
SIC基板)として、それぞれコネクタを介して着脱自在に連結した構成としてもよい。
この場合、3基板のうち、検出器基板20Aは検出器21を有し、アナログASIC基板
は、コンデンサ22、抵抗23、アナログASIC24を有し、デジタルASIC基板は
、ADC25、デジタルASIC26を有する構成とする。本構成では、アナログ回路を
搭載する基板とデジタル回路を搭載する基板とを分離することにより、デジタル回路側の
ノイズがアナログ回路に入りこむことを防止する。また本構成では、アナログASICと
デジタルASICの搭載基板を分離し、それを着脱自在なコネクタにより接続するので、
例えばデジタルASICのみが故障した場合でも、デジタルASIC基板のみを交換すれ
ばよい。従って、本構成ではよりいっそう無駄の排除が可能となる。
In the above description, the detector board 20A includes the detector 21, and the ASIC board 20B includes the capacitor 22, the resistor 23, the analog ASIC 24, the ADC 25, and the digital ASIC 2.
6. However, the detector board (first board) 20A includes the detector 21, the capacitor 22, the resistor 23, the analog ASIC 24, and the like, and the ASIC board (second board) 20B includes the ADC 25, the digital ASIC 26, and the like. May be. The detector substrate 20A includes the detector 21 and the analog ASIC 24, so that the detector 21 and the analog ASIC 24 are included.
(Distance of wiring) can be further shortened. For this reason, it becomes possible to further reduce the influence of noise.
Further, the combined substrate 20 includes three substrates (detector substrate 20A, analog ASIC substrate, digital A
The SIC substrate may be configured to be detachably connected via connectors.
In this case, among the three boards, the detector board 20A has a detector 21, the analog ASIC board has a capacitor 22, a resistor 23, and an analog ASIC 24, and the digital ASIC board has an ADC 25 and a digital ASIC 26. To do. In this configuration, by separating the board on which the analog circuit is mounted from the board on which the digital circuit is mounted, noise on the digital circuit side is prevented from entering the analog circuit. In this configuration, the analog ASIC and digital ASIC mounting boards are separated and connected by a detachable connector.
For example, even if only the digital ASIC fails, only the digital ASIC board needs to be replaced. Therefore, this configuration can further eliminate waste.

ちなみに、前記した説明では、検出器21を設置する基板本体20a(検出器基板20
A)と、ASIC24,26を設置する基板本体20b(ASIC基板20B)とが別の
基板になっている。このため、例えば、両ASICをBGA(Ball Grid Allay)を介し
て基板にリフローでハンダ付けする際に、ASIC基板だけをハンダ付け処理できるので
、半導体放射線検出器21を高温に晒す必要がなく好ましい。もちろん、全ての素子21
〜26を同一の基板上に配置することとして、コネクタC1を用いないようにすることも
できる。
Incidentally, in the above description, the substrate body 20a (detector substrate 20) on which the detector 21 is installed.
A) and the substrate body 20b (ASIC substrate 20B) on which the ASICs 24 and 26 are installed are different substrates. For this reason, for example, when both ASICs are soldered to the substrate via BGA (Ball Grid Allay) by reflow, only the ASIC substrate can be soldered, which is preferable because the semiconductor radiation detector 21 does not need to be exposed to a high temperature. . Of course, all elements 21
It is also possible to avoid using the connector C1 by arranging ~ 26 on the same substrate.

≪検出器ユニット;結合基板の収納によるユニット化≫
次に、前記した結合基板20の筐体30への収納によるユニット化を説明する。本実施
形態では、12枚の結合基板20を筐体(枠体)30内に収納して検出器ユニット(12
基板ユニット)2を構成している。ちなみに、PET装置1のカメラ11は、この検出器
ユニット2が周方向に60〜70個着脱自在に配置された構成をしており(図12(b)
参照)、保守点検が容易なようにされている(図2参照)。
≪Detector unit; unitization by storing the combined substrate≫
Next, unitization by storing the combined substrate 20 in the housing 30 will be described. In the present embodiment, twelve coupled substrates 20 are accommodated in a housing (frame body) 30 and a detector unit (12
Substrate unit) 2 is configured. Incidentally, the camera 11 of the PET apparatus 1 has a configuration in which 60 to 70 detector units 2 are detachably arranged in the circumferential direction (FIG. 12B).
(See Fig. 2).

(筐体への収納)
図10に示すように、検出器ユニット2は、12枚の前記した結合基板20、この12
枚の結合基板20に電荷収集用の電圧を供給する高圧電源PS、前記したFPGA31、
外部との信号の授受を行う信号用のコネクタ、外部から電源の供給を受けるための電源用
のコネクタ等を収納したり保持したりする筐体30等を備える。
(Storing in a housing)
As shown in FIG. 10, the detector unit 2 includes twelve combined substrates 20,
A high-voltage power supply PS for supplying a voltage for collecting charges to a single coupling substrate 20, the aforementioned FPGA 31,
A signal connector for exchanging signals with the outside, a housing 30 for housing and holding a power connector for receiving power supply from the outside, and the like are provided.

図10及び図11に示すように、結合基板20は、奥行方向(ベッド14の長手方向)
には重なり合わないように3列、間口方向(カメラ11の周方向)には4列並んで筐体3
0内に収められている。つまり、1個の筐体30には、結合基板20が12枚収納されて
いる。このように収納するため、奥行方向に伸びる1条のガイド溝(ガイドレール)G1
を周方向に適宜離間して4列備えるガイド部材39が、筺体30内に配置され、筺体(蓋
)30の上端部に取り付けられている。ガイド部材39は、各ガイド溝G1の部分に,天
板30aの各コネクタC3と対向する位置にそれぞれ開口40を有する。更に、奥行方向
に伸びる1条のガイド溝(ガイドレール)G2を有する4つのガイド部材41が、周方向
に適宜離間して筐体30の底板30bに設けられる(図11参照)。ガイド溝G1,G2
は、結合基板20を3枚(3つ)収納する分の奥行を持っている。結合基板20のASI
C基板20B側端部がガイド溝G1に、結合基板20の検出器基板20A側端部がガイド
溝G2に、それぞれ収納される。3つの結合基板20がガイド溝G1,G2の奥行方向に
3つの保持されるようになっている。ちなみに、結合基板20は、ASIC基板20B側
端部と検出器基板20A側端部がガイド溝G1,G2で摺動するようになっているので、
指等で結合基板20を、ガイド溝G1,G2内を滑らして所定の箇所に容易に位置させる
ことができる。このとき、各基板コネクタC2はそれぞれ開口40の部分に位置している
。所定枚数の結合基板20が筺体30内に配置された後、天板30aが筺体30の上端に
ネジ等で着脱自在に取り付けられる。天板30aに設けられた各コネクタC3は、該当す
る開口40内に挿入されて該当する基板コネクタC2に接続されている。なお、筐体30
の上部・下部とは、筐体30をカメラ11から取り出した場合のことであり、図2に示さ
れるように、筐体30がカメラ11に備えられた場合には、上下が反転したり、上下が9
0°回転して左右になったり、或いは斜めになったりする。
As shown in FIGS. 10 and 11, the combined substrate 20 has a depth direction (longitudinal direction of the bed 14).
3 rows so that they do not overlap with each other, and 4 rows are arranged in the frontage direction (circumferential direction of the camera 11).
It is contained within 0. That is, 12 coupling substrates 20 are accommodated in one housing 30. In order to store in this way, one guide groove (guide rail) G1 extending in the depth direction
Are arranged in the housing 30 and are attached to the upper end of the housing (lid) 30. The guide member 39 has an opening 40 at a position facing each connector C3 of the top plate 30a in each guide groove G1. Further, four guide members 41 having one guide groove (guide rail) G2 extending in the depth direction are provided on the bottom plate 30b of the housing 30 so as to be appropriately separated in the circumferential direction (see FIG. 11). Guide grooves G1, G2
Has a depth enough to accommodate three (three) combined substrates 20. ASI of bonded substrate 20
The end portion on the C substrate 20B side is accommodated in the guide groove G1, and the end portion on the detector substrate 20A side of the coupling substrate 20 is accommodated in the guide groove G2. Three combined substrates 20 are held in the depth direction of the guide grooves G1, G2. Incidentally, the coupling substrate 20 is configured such that the end portion on the ASIC substrate 20B side and the end portion on the detector substrate 20A side slide in the guide grooves G1, G2.
The coupling substrate 20 can be easily positioned at a predetermined position by sliding the inside of the guide grooves G1 and G2 with a finger or the like. At this time, each board connector C2 is located in the opening 40 portion. After the predetermined number of coupled substrates 20 are arranged in the housing 30, the top plate 30a is detachably attached to the upper end of the housing 30 with screws or the like. Each connector C3 provided on the top plate 30a is inserted into the corresponding opening 40 and connected to the corresponding board connector C2. The housing 30
The upper part and the lower part are when the casing 30 is taken out from the camera 11, and as shown in FIG. 2, when the casing 30 is provided in the camera 11, the top and bottom are inverted, 9 up and down
Rotate 0 ° and turn left or right or tilt.

図11に示すように、筐体30の天板30aには、前記した4列のガイド溝G1が備え
られるほかに、FPGA31及びコネクタ38が備えられる。コネクタ38はFPGA3
1に接続される。FPGA31は、現場でプログラムを組むことができる。この点、プロ
グラムを組むことができないASICとは異なる。従って、本実施形態のように、FPG
A31では、例えば収納する結合基板20の数や種類が変わった場合でも、現場でプログ
ラミングすることで、枚数変更にも適切に対応することができる。
As shown in FIG. 11, the top plate 30a of the housing 30 is provided with an FPGA 31 and a connector 38 in addition to the above-described four rows of guide grooves G1. Connector 38 is FPGA3
1 is connected. The FPGA 31 can create a program on site. This is different from the ASIC that cannot be programmed. Therefore, as in this embodiment, the FPG
In A31, for example, even when the number or type of the combined substrates 20 to be stored is changed, it is possible to appropriately cope with the change in the number of pieces by programming at the site.

なお、本実施形態で用いているCdTeを半導体材料Sとする検出器21は、光に反応
して電荷を発生することから、筐体30はアルミニウムやアルミニウム合金といった遮光
性を有する材料から構成されると共に、光が侵入する隙間をなくすようにしてある。即ち
、筐体30は遮光性を有する構成をしている。ちなみに、遮光性が他の手段により確保さ
れる場合は、筐体30はそれ自体が遮光性を有する必要はなく、検出器21を着脱自在に
保持する枠(枠体)でよい(例えば遮光用の面材(パネル)等は不用である)。
Since the detector 21 using CdTe as the semiconductor material S used in the present embodiment generates charges in response to light, the housing 30 is made of a light-shielding material such as aluminum or an aluminum alloy. In addition, there is no gap for light to enter. That is, the housing 30 has a light shielding property. Incidentally, when the light shielding property is ensured by other means, the housing 30 does not need to have the light shielding property itself, and may be a frame (frame body) that detachably holds the detector 21 (for example, for light shielding). The face material (panel) etc. is unnecessary).

図12(a)に示すように、検出器ユニット2は、ユニット支持部材2Aを介して装着
される。また、この図12(b)に示すように、検出器ユニット2は、ユニット支持部材
2Aに片端支持されてカメラ11に装着されている。ユニット支持部材2Aは、中空の円
盤状(ドーナッツ状)をしており、検出器ユニット2を装着する窓をカメラ11の周方向
に多数(装着する検出器ユニット2の数だけ)備えている。このように、検出器ユニット
2を片端支持するため、検出器ユニット2の筐体30の体軸方向手前側には、ストッパと
なるフランジ部分が設けてある。ちなみに、検出器ユニット2を周方向に極力密に並べよ
うとすると、周方向内側のフランジ部分は邪魔になる。そこで、この邪魔になる部分のフ
ランジ部分を筐体30からなくし、周方向外側のフランジ部分を残すようにしてもよい。
ユニット支持部材2Aをもう1つ設置し、検出器ユニット2の両端部を両方のユニット支
持部材2Aで保持してもよい。
本実施形態は、検出器ユニット2をユニット支持部材2Aに取り付けるため、一度に多
数の検出器21をカメラ11に取り付けることができる。このため、検出器21のカメラ
11への取り付け時間が著しく短縮できる。また、検出ユニット2内の全結合基板20の
データ転送装置38から出力されたパケットデータ(結合基板20の全検出器21に対す
る全パケットデータ)が、検出ユニット2に設けられたユニット統合FPGA31からデ
ータ処理装置12に送られる。このため、本実施形態におけるデータ処理装置12にパケ
ットデータを伝送する配線の数が、結合基板20の各データ転送装置38からデータ処理
装置12にそれぞれパケットデータを送信する場合に比べても著しく低減される。
PET装置1には、例えば、十万〜数十万個(ch)という多数の検出器21が使用されるが、これら多数の検出器21のPET装置1への取り付けに要する時間短縮が望まれている。PET装置1は、このような要望に答えるためになされたものである。また、検出器21の保守点検を容易にすることも望まれている。本実施形態は、検出器ユニット2を核医学診断装置、具体的にはカメラから取り外せるようにし、結合基板20の一枚一枚を筺体30から取り外せるようにし、保守点検を更に容易にした。
As shown in FIG. 12A, the detector unit 2 is mounted via a unit support member 2A. As shown in FIG. 12B, the detector unit 2 is mounted on the camera 11 with one end supported by the unit support member 2A. The unit support member 2A has a hollow disk shape (donut shape), and includes a large number of windows in the circumferential direction of the camera 11 (as many as the number of detector units 2 to be mounted). Thus, in order to support the detector unit 2 at one end, a flange portion serving as a stopper is provided on the front side of the housing 30 of the detector unit 2 in the body axis direction. Incidentally, when trying to arrange the detector units 2 as closely as possible in the circumferential direction, the flange portion on the inner side in the circumferential direction becomes an obstacle. In view of this, the flange portion, which is a hindrance, may be eliminated from the housing 30 and the flange portion on the outer side in the circumferential direction may be left.
Another unit support member 2A may be installed, and both ends of the detector unit 2 may be held by both unit support members 2A.
In the present embodiment, since the detector unit 2 is attached to the unit support member 2A, a large number of detectors 21 can be attached to the camera 11 at a time. For this reason, the attachment time to the camera 11 of the detector 21 can be remarkably shortened. Further, the packet data (all packet data for all detectors 21 of the combined substrate 20) output from the data transfer device 38 of all the combined substrates 20 in the detection unit 2 is data from the unit integrated FPGA 31 provided in the detection unit 2. It is sent to the processing device 12. For this reason, the number of wires for transmitting packet data to the data processing device 12 in the present embodiment is remarkably reduced as compared with the case of transmitting packet data from each data transfer device 38 of the combined substrate 20 to the data processing device 12. Is done.
For example, a large number of detectors 21 to 100,000 to several hundred thousand (ch) are used in the PET apparatus 1, and it is desired to reduce the time required for attaching the large number of detectors 21 to the PET apparatus 1. ing. The PET apparatus 1 is made to answer such a demand. It is also desired to facilitate maintenance and inspection of the detector 21. In the present embodiment, the detector unit 2 can be removed from the nuclear medicine diagnosis apparatus, specifically the camera, and each of the coupling substrates 20 can be removed from the housing 30 to further facilitate maintenance and inspection.

なお、カメラ11に検出器ユニット2を装着する場合は、蓋11aを取り外して、ユニ
ット支持部材2Aを露出させ、そこから検出器ユニット2をフランジ部分が突き当たるま
で差し込んで装着するようになっている。なお、差し込んで装着することにより、カメラ
11と検出器ユニット2のコネクタの接続が行われ、カメラ11と検出器ユニット2との
信号及び電源の接続がなされる。
When the detector unit 2 is attached to the camera 11, the lid 11a is removed to expose the unit support member 2A, and the detector unit 2 is inserted and attached until the flange portion hits. . By inserting and attaching, the connector of the camera 11 and the detector unit 2 is connected, and the signal and power supply of the camera 11 and the detector unit 2 are connected.

(電源)
次に、電荷収集用の電圧を供給する高圧電源装置PSについて説明をする。図10に示
すように、検出器ユニット2は、FPGA31の裏面側で筺体30内に形成される空間に
、各検出器21に電荷収集用の電圧を供給する高圧電源装置PSを設置している。この高
圧電源装置PSは、低圧の電源を供給され、図示しないDC−DCコンバータ(電圧を昇
圧する手段)により電圧を300Vに昇圧して各検出器21に供給するようになっている
。ちなみに、検出器21は、結合基板20(=検出器基板20A)1枚について、片面で
64個、両面で128個備えられている。そして、この結合基板20が1つの筐体30(
つまり1つの検出器ユニット2)には12枚収納される。よって、高圧電源装置PSから
は、128×12=1536個の検出器21に電圧が供給される。
(Power supply)
Next, the high-voltage power supply device PS that supplies a voltage for collecting charges will be described. As shown in FIG. 10, the detector unit 2 is provided with a high-voltage power supply device PS that supplies a voltage for collecting charges to each detector 21 in a space formed in the housing 30 on the back surface side of the FPGA 31. . The high-voltage power supply device PS is supplied with a low-voltage power supply, boosts the voltage to 300 V by a DC-DC converter (means for boosting the voltage) (not shown), and supplies the boosted voltage to each detector 21. Incidentally, 64 detectors 21 on one side and 128 on both sides are provided for one coupling substrate 20 (= detector substrate 20A). And this coupling board | substrate 20 is one housing | casing 30 (
That is, 12 detectors are stored in one detector unit 2). Therefore, a voltage is supplied to 128 × 12 = 1536 detectors 21 from the high-voltage power supply device PS.

ちなみに、従来は、離れたところにある精密電源装置から変動の極めて少ない300V
の電圧の電源を供給していたが、(1)精密電源装置からの距離が遠くなると、その分高
電圧配線に対する広範な絶縁構造が必要になること(絶縁距離が長くなってしまうこと)
、(2)検出器21の温度変動により電圧が変動してしまうことから、精密電源装置から
精度のよい電圧を供給しても、目的とする検出器21の部分では、思ったほど精度のよい
電圧になってないこと等の問題があった。
また、保守点検を容易にするため、例えば本実施形態のような検出器ユニット2に電源
コネクタ(図示外)を備えて、この電源コネクタの部分で精密電源装置から伸びる高圧電
源ラインを取り外しできるようにすることが考えられる。即ち、本実施形態でいえば、検
出器ユニット2に、該ユニット2の外部から高圧電源を、電源コネクタを介して供給する
ことも考えられる。しかし、300Vの高電圧の場合、前記絶縁の問題に加えて電源コネ
クタが大掛かりになる等の問題があった。
By the way, in the past, 300V with very little fluctuations from a precision power supply located far away.
(1) When the distance from the precision power supply is increased, a wider insulation structure for high-voltage wiring is required (the insulation distance becomes longer).
(2) Since the voltage fluctuates due to temperature fluctuations of the detector 21, even if a precise voltage is supplied from the precision power supply device, the target detector 21 is as accurate as expected. There were problems such as not being voltage.
In order to facilitate maintenance and inspection, for example, the detector unit 2 as in this embodiment is provided with a power connector (not shown) so that the high-voltage power line extending from the precision power device can be removed at the power connector portion. Can be considered. That is, in the present embodiment, it is also conceivable to supply high voltage power to the detector unit 2 from the outside of the unit 2 via the power connector. However, in the case of a high voltage of 300 V, there is a problem that the power supply connector becomes large in addition to the insulation problem.

本実施形態では、検出器ユニット2に内蔵する高圧電源装置PSが、天板30aに設け
られた電源用のコネクタ42及びコネクタ38を介して電源配線により外部の低電圧(5
〜15V)の直流電源に接続されている。高圧電源装置PSの高電圧側端子は、天板30
aに設けられたコネクタ43を介して天板30aに設けられた12個のコネクタC3にそ
れぞれ接続され、各結合基板20のコネクタC2、基板本体20b内の電源配線(図示せ
ず)、コネクタC1及び基板本体20a内の電源配線(図示せず)を介して基板本体20
aに設けられた各検出器21の電極Cにそれぞれ接続される。コネクタC1,C2は、検
出器21の出力信号を伝えるコネクタ以外に、電源配線用のコネクタを含んでいる。高圧
電源装置PSが直流電源から印加される低電圧をDC−DCコンバータで300Vに昇圧
するため、高電圧部分を少なくすることができた。これにより、絶縁距離を短くすること
ができた。すなわち、コネクタ42から直流電源までは高電圧配線にする必要がなくなっ
た。また、保守等が容易になった。また、電圧の変動の問題に対しては、本実施形態では
、精密電源装置ではなく、温度による電圧の変動分に応じた精度を有する高圧電源装置P
Sを備えることとした。これにより、高精度の電源を必要としなくなった。また、外部の
電源から供給を受けるのは低電圧であるので、コネクタ38に設けられる電源コネクタに
小型のものを用いることができた。そして、電源コネクタが小型のものを用いた分、レイ
アウトの自由度が増大した。また、FPGA31の裏面側で筺体30内に形成される空間
に、高圧電源装置PSを配置しているため、高圧電源装置PSの筺体30内への配置によ
って検出器ユニット2が、大型化することがなくコンパクトになる。なお、天板30aを
介してではなく、高圧電源装置PSを、直接、基板本体20aに設けた電源配線にコネク
タを介して接続してもよい。また、電源用のコネクタは、検出器21の出力信号用のコネ
クタから分離して配置してもよい。これにより、電源系から信号用の配線にノイズがのる
ことが防止できる。
In the present embodiment, the high-voltage power supply device PS built in the detector unit 2 is connected to the external low voltage (5 by the power supply wiring via the power supply connector 42 and the connector 38 provided on the top board 30a.
To 15 VDC). The high voltage side terminal of the high voltage power supply device PS is the top plate 30
A connector 43 provided on a is connected to twelve connectors C3 provided on the top plate 30a, respectively. Connector C2 of each coupling substrate 20, power supply wiring (not shown) in the substrate body 20b, connector C1 And the substrate body 20 via a power supply wiring (not shown) in the substrate body 20a.
A is connected to the electrode C of each detector 21 provided in a. The connectors C1 and C2 include a connector for power supply wiring in addition to the connector for transmitting the output signal of the detector 21. Since the high voltage power supply PS boosts the low voltage applied from the direct current power source to 300 V by the DC-DC converter, the high voltage portion can be reduced. As a result, the insulation distance could be shortened. That is, it is no longer necessary to use high voltage wiring from the connector 42 to the DC power source. In addition, maintenance and the like have become easier. In addition, with respect to the problem of voltage fluctuation, in the present embodiment, not the precision power supply apparatus, but the high-voltage power supply apparatus P having an accuracy corresponding to the voltage fluctuation due to temperature.
S was provided. This eliminates the need for a highly accurate power supply. Further, since it is a low voltage that is supplied from an external power source, a small power connector can be used as the power connector provided in the connector 38. And since the power connector is small, the degree of freedom in layout is increased. Further, since the high-voltage power supply device PS is disposed in the space formed in the housing 30 on the back surface side of the FPGA 31, the detector unit 2 is increased in size by the placement of the high-voltage power supply device PS in the housing 30. There will be no compactness. Note that the high-voltage power supply PS may be directly connected to the power supply wiring provided on the substrate body 20a via a connector, not via the top board 30a. Further, the power connector may be arranged separately from the output signal connector of the detector 21. Thereby, it is possible to prevent noise from being applied to the signal wiring from the power supply system.

また、このように、検出器ユニット2への供給電源の低圧化により、例えば各ASIC
24,26への電源の供給と同様に、高圧電源装置PSにはユニット統合FPGA31を
介して低電圧で給電できるようになった。
また、高圧電源装置PSを用いて電源を供給することで、筐体(GND)との絶縁が不
要になる。
In addition, as described above, by reducing the power supply to the detector unit 2, for example, each ASIC
Similar to the supply of power to 24 and 26, the high-voltage power supply PS can be supplied with a low voltage via the unit integrated FPGA 31.
Further, by supplying power using the high-voltage power supply device PS, insulation from the housing (GND) becomes unnecessary.

ちなみに、FPGA31から高圧電源装置PSに供給された電圧は、高圧電源装置PS
内の図示しないDC−DCコンバータにより300Vに昇圧され、昇圧後、筐体30の天
板30a内を通って、結合基板20ごと、ASIC基板20B→検出器基板20A→各検
出器21へと供給される。即ち、筐体30(天板30a)は、高圧電源装置PSから各結
合基板20へ電圧を供給する図示しない電圧供給用の配線を備える。また、各結合基板2
0は、基板コネクタC2を介して高圧電源装置PSから供給された電圧を、各検出器21
に供給する電圧供給用の配線を備える。
By the way, the voltage supplied from the FPGA 31 to the high voltage power supply PS is the high voltage power supply PS.
The voltage is boosted to 300 V by a DC-DC converter (not shown), and after being boosted, it passes through the top plate 30a of the housing 30 and is supplied from the ASIC substrate 20B to the detector substrate 20A to each detector 21 together with the combined substrate 20. Is done. That is, the housing 30 (top plate 30a) includes a voltage supply wiring (not shown) that supplies a voltage from the high-voltage power supply device PS to each coupling substrate 20. In addition, each coupling substrate 2
0 represents the voltage supplied from the high-voltage power supply device PS via the board connector C2 to each detector 21.
Voltage supply wiring to be provided.

〔実施形態2〕
他の実施形態である核医学診断装置を説明する。本実施形態の核医学診断装置は、単光
子放出型断層撮影装置(SPECT(Single Photon Emission Computer Tomography)装
置)である。
[Embodiment 2]
A nuclear medicine diagnostic apparatus according to another embodiment will be described. The nuclear medicine diagnostic apparatus of this embodiment is a single photon emission tomography apparatus (SPECT (Single Photon Emission Computer Tomography) apparatus).

このSPECT装置51を、図13〜15を用いて説明する。SPECT装置51は、
一対の放射線検出ブロック52、回転支持台(回転体)57、データ処理装置12A、及
び表示装置13を備える。それらの放射線検出ブロック52は、回転支持台57に周方向
に180°ずれた位置に配置される。具体的には、それぞれの放射線検出ブロック52の
各ユニット支持部材56が周方向に180°隔てた位置で回転支持台57に取り付けられ
る。12枚の結合基板53を含む複数の検出器ユニット2Aがそれぞれのユニット支持部
材56に着脱可能に取り付けられる。従って、検出器21がユニット支持部材に保持され
る。それぞれの検出器ユニット2Aの構成は、結合基板53の構成を除いて実施形態1に
おける検出器ユニット2の構成と同じである。
The SPECT apparatus 51 will be described with reference to FIGS. The SPECT device 51
A pair of radiation detection blocks 52, a rotation support base (rotating body) 57, a data processing device 12A, and a display device 13 are provided. These radiation detection blocks 52 are arranged on the rotation support base 57 at positions shifted by 180 ° in the circumferential direction. Specifically, each unit support member 56 of each radiation detection block 52 is attached to the rotation support table 57 at a position 180 degrees apart in the circumferential direction. A plurality of detector units 2 </ b> A including 12 coupling substrates 53 are detachably attached to the respective unit support members 56. Therefore, the detector 21 is held by the unit support member. The configuration of each detector unit 2 </ b> A is the same as the configuration of the detector unit 2 in Embodiment 1 except for the configuration of the coupling substrate 53.

結合基板53は、前記した結合基板20と同様に検出器基板20A及びASIC基板5
3Bを有する(図14)。各検出器基板20Aの先端部に位置する検出器21はベッド1
4側に位置する。放射線遮蔽材(例えば、鉛、タングステン等)で作られたコリメータ5
5がそれぞれの放射線検出ブロック52に設けられる。各コリメータ55は、放射線(例
えば、γ線)を通過する多数の放射線通路を形成している。これらの放射線通路は、1つ
の放射線検出ブロック52の全検出器基板20Aにおいて先端部に位置する各検出器21
と一対一に対応して設けられている。全結合基板53及びコリメータ55は回転支持台5
7に設置された遮光・電磁シールド54内に配置される。コリメータ55は遮光・電磁シ
ールド54に取り付けられる。遮光・電磁シールド54はγ線以外の電磁波の検出器21
等への影響を遮断している。
The coupling substrate 53 is similar to the above-described coupling substrate 20 in the detector substrate 20A and the ASIC substrate 5.
3B (FIG. 14). The detector 21 located at the tip of each detector substrate 20A is the bed 1
Located on the 4th side. Collimator 5 made of radiation shielding material (eg lead, tungsten, etc.)
5 is provided in each radiation detection block 52. Each collimator 55 forms a large number of radiation paths through which radiation (for example, γ rays) passes. These radiation paths are provided for each detector 21 located at the tip of all detector substrates 20A of one radiation detection block 52.
Are provided in a one-to-one correspondence. All the coupling substrates 53 and the collimator 55 are provided on the rotary support 5
7 is disposed in the light shielding / electromagnetic shield 54 installed in the apparatus 7. The collimator 55 is attached to the light shielding / electromagnetic shield 54. The light shielding / electromagnetic shield 54 is a detector 21 for electromagnetic waves other than γ rays.
The influence on etc. is cut off.

放射性薬剤が投与された被検者が載っているベッド14が移動され、被検者は、一対の
放射線検出ブロック52の間に移動される。回転支持台56が回転されることによって、
各放射線検出ブロック52はユニット11が被検者の周囲を旋回する。放射性薬剤が集積
した被検者内の集積部(例えば、患部)Cから放出されたγ線がコリメータ55の放射線
通路を通って対応する検出器21に入射される。検出器21はγ線検出信号を出力する。
このγ線検出信号は、後記するアナログASIC24A及びデジタルASIC26Aで処
理される。
The bed 14 on which the subject to whom the radiopharmaceutical has been administered is moved, and the subject is moved between the pair of radiation detection blocks 52. By rotating the rotation support base 56,
In each radiation detection block 52, the unit 11 turns around the subject. Gamma rays emitted from an accumulation part (for example, an affected part) C in the subject on which the radiopharmaceutical is accumulated enter the corresponding detector 21 through the radiation path of the collimator 55. The detector 21 outputs a γ-ray detection signal.
This γ-ray detection signal is processed by an analog ASIC 24A and a digital ASIC 26A which will be described later.

本実施形態(実施形態2)に用いられる検出器基板20Aの構成は実施形態1における
その構成と同じであるので、本実施形態での説明は省略する。結合基板53を構成するA
SIC基板53Bを、図14,15を用いて説明する。結合基板20と同様に検出器基板
20AにコネクタC1により接続されているASIC基板53Bは、検出器21ごとに設
けられたコンデンサ22及び抵抗23、4個のアナログASIC24A、及び1個のデジ
タルASIC26Aを有する。
Since the configuration of the detector substrate 20A used in this embodiment (Embodiment 2) is the same as that in Embodiment 1, the description in this embodiment is omitted. A constituting the bonding substrate 53
The SIC substrate 53B will be described with reference to FIGS. The ASIC board 53B connected to the detector board 20A by the connector C1 similarly to the coupling board 20 includes a capacitor 22 and a resistor 23 provided for each detector 21, four analog ASICs 24A, and one digital ASIC 26A. Have.

アナログASIC24Aは、1個のアナログASIC24Aは、スロー系とファースト
系とを有するアナログ信号処理回路(アナログ信号処理装置)33Aを32組備えている
。アナログ信号処理回路33Aは検出器21ごとに設けられる。ここで、ファースト系は
、γ線の検出を特定するトリガ信号を出力するトリガ出力回路24fを有する。また、ス
ロー系は、アナログASIC24と同様に、チャージアンプ24b、極性アンプ24c、
バンドパスフィルタ24d、及びピークホールド回路24eがこの順序に接続されて設け
られている。1個のアナログASIC24Aは32組のアナログ信号処理回路33AをL
SI化したものである。検出器21から出力されてコンデンサ22及び抵抗23を通過し
たγ線検出信号は、チャージアンプ24b、極性アンプ24c、バンドパスフィルタ24
dを経てピークホールド回路24eに入力される。ピークホールド回路24eは、γ線検
出信号の波高値を保持する。バンドパスフィルタ24dから出力されたγ線検出信号はト
リガ出力回路24fに入力される。トリガ出力回路24fは、ノイズの影響を除去するた
め、設定レベル以上のγ線検出信号を入力したときにトリガ信号を出力する。
The analog ASIC 24A includes 32 sets of analog signal processing circuits (analog signal processing devices) 33A each having a slow system and a fast system. The analog signal processing circuit 33A is provided for each detector 21. Here, the first system includes a trigger output circuit 24f that outputs a trigger signal that specifies detection of γ rays. The slow system is similar to the analog ASIC 24 in that the charge amplifier 24b, the polarity amplifier 24c,
A band pass filter 24d and a peak hold circuit 24e are provided connected in this order. One analog ASIC 24A includes 32 sets of analog signal processing circuits 33A.
It is converted to SI. The γ-ray detection signal output from the detector 21 and passed through the capacitor 22 and the resistor 23 is a charge amplifier 24b, a polarity amplifier 24c, and a bandpass filter 24.
The signal is input to the peak hold circuit 24e via d. The peak hold circuit 24e holds the peak value of the γ-ray detection signal. The γ-ray detection signal output from the bandpass filter 24d is input to the trigger output circuit 24f. The trigger output circuit 24f outputs a trigger signal when a γ-ray detection signal of a set level or higher is input in order to remove the influence of noise.

デジタルASIC26Aは、パケットデータ生成装置34A、及びデータ転送回路37
を有しており、これらをLSI化したものである。前記したトリガ信号はパケットデータ
生成装置34AのADC制御回路36Aに入力される。SPECT装置51に設けられた
全てのデジタルASIC26Aは、図示されていない64MHzのクロック発生装置(水
晶発振器)からのクロック信号を受け、同期して動作している。各デジタルASIC26
Aに入力されたクロック信号は、全パケットデータ生成装置34A内のそれぞれのADC
制御回路36Aに入力される。ADC制御回路36Aは、トリガ信号を入力したとき検出
器IDを特定する。すなわち、ADC制御回路36Aは、ADC制御回路36Aに接続さ
れる各トリガ出力回路24fに対する検出器IDを記憶しており、あるトリガ出力回路2
4fからトリガ信号を入力したとき、そのトリガ出力回路24fに対応する検出器IDを
特定できる。ADC制御回路36Aは、検出器ID情報を含むADC制御信号をADC2
5に出力する。ADC25は、その検出器IDに対応するアナログ信号処理回路33Aの
ピークホールド回路24eから出力された波高値情報を、デジタル信号に変換して出力す
る。この波高値情報は、ADC制御回路36に入力される。ADC制御回路36Aは、検
出器IDに波高値情報を付加してパケットデータを生成する。各パケットデータ生成装置
34AのADC制御回路36Aから出力されたデジタル情報であるパケットデータ(検出
器ID、及び波高値情報を含む)は、データ転送回路37に入力される。データ転送回路
37は、各ADC制御回路36Aから出力されたパケットデータを、定期的に、検出器ユ
ニット2Aのユニット統合FPGA31に送信する。ユニット統合FPGA31は、それ
らのデジタル情報をコネクタ38に接続された情報伝送用配線に出力する。
The digital ASIC 26A includes a packet data generation device 34A and a data transfer circuit 37.
These are LSIs. The above trigger signal is input to the ADC control circuit 36A of the packet data generation device 34A. All the digital ASICs 26A provided in the SPECT device 51 receive clock signals from a 64 MHz clock generator (crystal oscillator) (not shown) and operate in synchronization. Each digital ASIC26
The clock signal input to A is received by each ADC in all packet data generators 34A.
It is input to the control circuit 36A. The ADC control circuit 36A specifies the detector ID when the trigger signal is input. That is, the ADC control circuit 36A stores a detector ID for each trigger output circuit 24f connected to the ADC control circuit 36A, and a certain trigger output circuit 2
When the trigger signal is input from 4f, the detector ID corresponding to the trigger output circuit 24f can be specified. The ADC control circuit 36A outputs an ADC control signal including detector ID information to the ADC2
5 is output. The ADC 25 converts the peak value information output from the peak hold circuit 24e of the analog signal processing circuit 33A corresponding to the detector ID into a digital signal and outputs the digital signal. This peak value information is input to the ADC control circuit 36. The ADC control circuit 36A adds the peak value information to the detector ID and generates packet data. Packet data (including detector ID and peak value information) that is digital information output from the ADC control circuit 36A of each packet data generation device 34A is input to the data transfer circuit 37. The data transfer circuit 37 periodically transmits the packet data output from each ADC control circuit 36A to the unit integrated FPGA 31 of the detector unit 2A. The unit integrated FPGA 31 outputs the digital information to the information transmission wiring connected to the connector 38.

ユニット統合FPGA31から出力された各パケットデータは、データ処理装置12A
に送信される。データ処理装置12Aは、回転支持台57を回転させるモータ(図示せず
)の回転軸に連結された角度計(図示せず)で検出された回転角度が入力される。この回
転角度は、それぞれの放射線検出ブロック52の回転角度を示し、具体的にはそれぞれの
検出器21の回転角度を示している。データ処理装置12Aは、この回転角度を基に、旋
回している各検出器21の旋回軌道上での位置(位置座標)を求める。このため、γ線を
検出した時点での検出器21の位置(位置座標)が求められる。データ処理装置12Aは
、算出した検出器21の位置を基に、波高値情報が設定値以上になるγ線を計数する。こ
の計数は、回転支持台57の回転中心を基準に0.5°づつ区切って得られる各領域に対
してなされる。なお、波高値情報は、コリメータ55の放射線通路の延長線上に位置する
複数の検出器21(図7(a)では直線に並んだ4個の検出器21)の各γ線検出信号の
波高値の累計値である。データ処理装置12Aは、γ線を検出した時点での検出器21の
位置情報及びγ線の計数値(計数情報)を用いて、放射性薬剤の集積位置、すなわち悪性
腫瘍位置での被検者の断層像情報を作成する。この断層像情報は表示装置13に表示され
る。前記のパケット情報、同時計測で得た計数値及び検出器21の位置情報、及び断層像
情報等の情報は、データ処理装置12の記憶装置に記憶される。
Each packet data output from the unit integrated FPGA 31 is stored in the data processing device 12A.
Sent to. The rotation angle detected by an angle meter (not shown) connected to the rotation shaft of a motor (not shown) that rotates the rotation support base 57 is input to the data processing device 12A. This rotation angle indicates the rotation angle of each radiation detection block 52, specifically, the rotation angle of each detector 21. Based on this rotation angle, the data processing device 12A determines the position (positional coordinate) of each detector 21 that is turning on the turning track. For this reason, the position (positional coordinate) of the detector 21 at the time of detecting the γ-ray is obtained. Based on the calculated position of the detector 21, the data processing device 12 </ b> A counts γ rays whose peak value information is equal to or greater than a set value. This counting is performed for each region obtained by dividing the rotation support table 57 by 0.5 ° with respect to the rotation center. The peak value information is the peak value of each γ-ray detection signal of a plurality of detectors 21 (four detectors 21 arranged in a straight line in FIG. 7A) located on the extension line of the radiation path of the collimator 55. Is the cumulative value of The data processing device 12A uses the position information of the detector 21 and the count value (count information) of the detector 21 at the time when the γ-ray is detected, to collect the radiopharmaceuticals, that is, the position of the subject at the malignant tumor position. Create tomographic image information. This tomographic image information is displayed on the display device 13. Information such as the packet information, the count value obtained by simultaneous measurement, the position information of the detector 21, and the tomographic image information is stored in the storage device of the data processing device 12.

なお、以上の各実施形態ではPET装置1及びSPECT装置51について述べたが、
γカメラにも本発明を適用することができる。γカメラは、得られる機能画像が2次元的
なものであり、かつ、γ線の入射角度を規制するコリメータを備える。なお、PET装置
1やSPECT装置51と、X線CTを組み合わせた核医学診断装置の構成としてもよい

また、検出器ユニット2のカメラ11への装着(収納)は、前記したユニット支持部材
2Aによるものに限定されるものではなく、どのような装着・収納の手段・方法を用いて
もよい。
In the above embodiments, the PET apparatus 1 and the SPECT apparatus 51 have been described.
The present invention can also be applied to a γ camera. The γ camera includes a collimator that has a two-dimensional functional image and regulates the incident angle of γ rays. In addition, it is good also as a structure of the nuclear medicine diagnostic apparatus which combined PET apparatus 1 or SPECT apparatus 51, and X-ray CT.
Further, the mounting (storage) of the detector unit 2 to the camera 11 is not limited to the above-described unit support member 2A, and any mounting / storage means / method may be used.

本実施形態にかかる核医学診断装置としてのPET装置の構成を示す斜視図である。It is a perspective view which shows the structure of PET apparatus as a nuclear medicine diagnostic apparatus concerning this embodiment. 図1のPET装置のカメラの周方向の断面を模式的に示した図である。It is the figure which showed typically the cross section of the circumferential direction of the camera of the PET apparatus of FIG. 半導体放射線検出器の最小構成の構造を模式的に示す図である。It is a figure which shows typically the structure of the minimum structure of a semiconductor radiation detector. 半導体放射線検出器の半導体材料の厚さtが厚い場合と薄い場合の「時間−波高値曲線」を比較したグラフである。It is the graph which compared the "time-crest value curve" when the thickness t of the semiconductor material of a semiconductor radiation detector is thick and thin. 半導体放射線検出器の半導体材料の厚さtと波高値(最高値)の関係を模式的に示したグラフである。It is the graph which showed typically the relationship between the thickness t of the semiconductor material of a semiconductor radiation detector, and a crest value (maximum value). 半導体材料と電極(アノード、カソード)とが積層された積層構造を有する半導体放射線検出器の構成を模式的に示す図である。It is a figure which shows typically the structure of the semiconductor radiation detector which has the laminated structure on which the semiconductor material and the electrode (anode, cathode) were laminated | stacked. (a)は本実施形態にかかる半導体放射線検出器の、検出器基板とASIC基板とを統合した結合基板を示した正面図である。 (b)は、同(a)の側面図である。 (c)は、同(a)の検出器基板上に搭載される半導体放射線検出器の構成を模式的に示した斜視図である。(A) is the front view which showed the combined substrate which integrated the detector board | substrate and the ASIC board | substrate of the semiconductor radiation detector concerning this embodiment. (B) is a side view of the same (a). (C) is the perspective view which showed typically the structure of the semiconductor radiation detector mounted on the detector board | substrate of (a). アナログ系の検出回路を模式的に示したブロック図である。3 is a block diagram schematically showing an analog detection circuit. FIG. デジタルASICの概略構成、及びアナログASICとデジタルASICの接続関係を示したブロック図である。It is the block diagram which showed schematic structure of digital ASIC, and the connection relation of analog ASIC and digital ASIC. 半導体放射線検出器を複数枚収納した検出器ユニットの構造を説明するために引用した透視斜視図である。It is the see-through | perspective perspective view quoted in order to demonstrate the structure of the detector unit which accommodated two or more semiconductor radiation detectors. 図10の検出器ユニットの側板を外したところの側面図である。FIG. 11 is a side view of the detector unit of FIG. 10 with a side plate removed. (a)は検出器ユニットをカメラに装着する際の様子を示したカメラの一部破断斜視図であり、(b)はカメラの中央部の断面図である。(A) is a partially broken perspective view of the camera showing a state when the detector unit is mounted on the camera, and (b) is a cross-sectional view of the central portion of the camera. 他の実施形態にかかる核医学診断装置としてのSPECT装置の構成を示す斜視図である。It is a perspective view which shows the structure of the SPECT apparatus as a nuclear medicine diagnostic apparatus concerning other embodiment. 図13のSPECT装置におけるアナログASICの回路構成を模式的に示したブロック図である。It is the block diagram which showed typically the circuit structure of analog ASIC in the SPECT apparatus of FIG. 図13のSPECT装置におけるデジタルASICの概略構成、及びアナログASICとデジタルASICの接続関係を示したブロック図である。FIG. 14 is a block diagram illustrating a schematic configuration of a digital ASIC in the SPECT apparatus of FIG. 13 and a connection relationship between the analog ASIC and the digital ASIC.

符号の説明Explanation of symbols

1 PET装置(核医学診断装置)
11 カメラ
12 データ処理装置
13 モニタ
14 ベッド
2 検出器ユニット
20 結合基板(半導体放射線検出装置)
20A 検出器基板(第1の基板)
20a 基板本体
20B ASIC基板(第2の基板)
20b 基板本体
21 検出器(半導体放射線検出器)
24 アナログASIC(アナログ集積回路)
26 デジタルASIC(デジタル集積回路)
30 筐体
30a 天板
30b 底板
PS 高圧電源装置
51 SPECT装置
1 PET equipment (nuclear medicine diagnostic equipment)
11 Camera 12 Data processing device 13 Monitor 14 Bed 2 Detector unit 20 Bonding substrate (semiconductor radiation detection device)
20A detector substrate (first substrate)
20a Substrate body 20B ASIC substrate (second substrate)
20b Substrate body 21 Detector (semiconductor radiation detector)
24 Analog ASIC (Analog Integrated Circuit)
26 Digital ASIC (Digital Integrated Circuit)
30 Housing 30a Top plate 30b Bottom plate PS High voltage power supply device 51 SPECT device

Claims (20)

支持部材と、前記支持部材に着脱自在に取り付けられた複数の検出器ユニットとを備え、前記検出器ユニットが、収納部材、及び前記収納部材内に着脱自在に収納される複数のユニット基板を有し、
前記ユニット基板が、放射線を入射する複数の半導体放射線検出器、及び前記複数の半導体放射線検出器のそれぞれが出力する放射線検出信号を処理する集積回路を含んでいること、
を特徴とする核医学診断装置。
A support member; and a plurality of detector units detachably attached to the support member. The detector unit includes a storage member and a plurality of unit substrates that are detachably stored in the storage member. And
The unit substrate includes a plurality of semiconductor radiation detectors that receive radiation, and an integrated circuit that processes a radiation detection signal output from each of the plurality of semiconductor radiation detectors;
A nuclear medicine diagnostic device.
被検体を載せるベッドを有し、
前記複数の検出器ユニットが前記ベッドを取り囲むように配置され、
前記半導体放射線検出器及び前記集積回路は、前記ユニット基板において前記ベッドに近い方に前記半導体放射線検出器、前記ベッドから遠い方に前記集積回路が配置されること、
を特徴とする請求項1に記載の核医学診断装置。
Having a bed on which the subject is placed;
The plurality of detector units are arranged to surround the bed;
The semiconductor radiation detector and the integrated circuit are arranged such that the semiconductor radiation detector is disposed closer to the bed in the unit substrate, and the integrated circuit is disposed farther from the bed.
The nuclear medicine diagnosis apparatus according to claim 1.
前記集積回路から出力された第1情報を基に得られた第2情報を用いて断層像情報を作成する断層像情報作成装置を備えたこと、
を特徴とする請求項1または請求項2に記載の核医学診断装置。
Comprising a tomogram information creation device for creating tomogram information using second information obtained based on the first information output from the integrated circuit;
The nuclear medicine diagnosis apparatus according to claim 1 or 2, wherein
支持部材と、前記支持部材に着脱自在に取り付けられた複数の検出器ユニットとを備え、前記検出器ユニットが、収納部材、及び前記収納部材内に着脱自在に収納される複数のユニット基板を有し、
前記ユニット基板が、放射線を入射する複数の半導体放射線検出器、及び前記複数の半導体放射線検出器のそれぞれが出力する放射線検出信号を処理する集積回路を含んでおり、前記集積回路からの出力をそれぞれ入力し、設定時間の間に検出された一対の前記放射線検出信号に対応する前記出力を対にして計数する計数装置を備えること、
を特徴とする核医学診断装置。
A support member; and a plurality of detector units detachably attached to the support member. The detector unit includes a storage member and a plurality of unit substrates that are detachably stored in the storage member. And
The unit substrate includes a plurality of semiconductor radiation detectors that receive radiation, and an integrated circuit that processes a radiation detection signal output from each of the plurality of semiconductor radiation detectors, and outputs from the integrated circuits, respectively. Comprising a counting device that inputs and counts the outputs corresponding to the pair of radiation detection signals detected during a set time in pairs;
A nuclear medicine diagnostic device.
前記計数装置から出力された計数情報を用いて断層像情報を作成する断層像情報作成装置を備えたこと、
を特徴とする請求項4に記載の核医学診断装置。
Comprising a tomogram information creation device for creating tomogram information using the count information output from the counting device;
The nuclear medicine diagnosis apparatus according to claim 4.
前記ユニット基板は、第1の基板と第2の基板を含み、
前記第1の基板は、前記半導体放射線検出器を有し、
前記第2の基板は、前記集積回路を有すること、
を特徴とする請求項1、請求項2及び請求項4のいずれか1項に記載の核医学診断装置。
The unit substrate includes a first substrate and a second substrate,
The first substrate has the semiconductor radiation detector;
The second substrate comprises the integrated circuit;
The nuclear medicine diagnosis apparatus according to any one of claims 1, 2, and 4.
前記集積回路が前記半導体放射線検出器が出力する信号を処理するアナログ集積回路、前記アナログ集積回路の出力であるアナログ信号をデジタル信号に変換するAD変換器、前記AD変換器から出力された信号を入力するデジタル集積回路を含んでいること、
を特徴とする請求項1、請求項2、請求項4及び請求項6のいずれか1項に記載の核医学診断装置。
An analog integrated circuit for processing the signal output from the semiconductor radiation detector by the integrated circuit, an AD converter for converting an analog signal output from the analog integrated circuit into a digital signal, and a signal output from the AD converter Including a digital integrated circuit to input,
The nuclear medicine diagnosis apparatus according to any one of claims 1, 2, 4, and 6.
前記収納部材は、内部に前記ユニット基板をガイドするガイド部材を設けたこと、を特徴とする請求項1、請求項2、請求項4及び請求項6のいずれか1項に記載の核医学診断装置。   The nuclear medicine diagnosis according to any one of claims 1, 2, 4, and 6, wherein the storage member is provided with a guide member for guiding the unit substrate therein. apparatus. 前記収納部材が、遮光性を有する構成をしていること、
を特徴とする請求項1、請求項2、請求項4及び請求項6のいずれか1項に記載の核医学診断装置。
The storage member has a light-shielding configuration;
The nuclear medicine diagnosis apparatus according to any one of claims 1, 2, 4, and 6.
前記検出器ユニットが、前記複数のユニット基板の前記デジタル集積回路から出力される情報を入力して出力する別の集積回路を備えること、
を特徴とする請求項7に記載の核医学診断装置。
The detector unit includes another integrated circuit that inputs and outputs information output from the digital integrated circuits of the plurality of unit substrates;
The nuclear medicine diagnosis apparatus according to claim 7.
支持部材と、前記支持部材に着脱自在に取り付けられた複数の検出器ユニットとを備え、
前記検出器ユニットが、収納部材、及び前記収納部材内に着脱自在に収納される複数のユニット基板を有し、
前記ユニット基板が、放射線を入射する複数の半導体放射線検出器、及び前記複数の半導体放射線検出器のそれぞれが出力する放射線検出信号を処理する集積回路を含み、
前記集積回路が、放射線検出の時刻情報及び放射線を検出した前記半導体放射線検出器
の識別情報を出力すること、
を特徴とする陽電子放出型断層撮影装置。
A support member and a plurality of detector units detachably attached to the support member;
The detector unit has a storage member, and a plurality of unit substrates that are detachably stored in the storage member,
The unit substrate includes a plurality of semiconductor radiation detectors that receive radiation, and an integrated circuit that processes a radiation detection signal output from each of the plurality of semiconductor radiation detectors,
The integrated circuit outputs radiation detection time information and identification information of the semiconductor radiation detector that has detected the radiation;
A positron emission tomography apparatus characterized by:
前記集積回路が前記半導体放射線検出器が出力する信号を処理するアナログ集積回路、前記アナログ集積回路の出力であるアナログ信号をデジタル信号に変換するAD変換器、前記AD変換器から出力された前記デジタル信号を入力するデジタル集積回路を含んでいること、
を特徴とする請求項11に記載の陽電子放出型断層撮影装置。
An analog integrated circuit for processing the signal output from the semiconductor radiation detector by the integrated circuit, an AD converter for converting an analog signal output from the analog integrated circuit into a digital signal, and the digital output from the AD converter Including a digital integrated circuit for inputting signals;
The positron emission tomography apparatus according to claim 11.
複数の半導体放射線検出器、及びこれらの半導体放射線検出器が出力する信号を処理す
る集積回路を含むユニット基板と、前記ユニット基板に設けられ、前記各半導体放射線検出器の出力信号をそれぞれ前記集積回路に伝える複数の信号線とを有する複数の半導体放射線検出装置と、
前記複数の前記半導体放射線検出装置を収納する収納部材とを備えること、
を特徴とする検出器ユニット。
A unit substrate including a plurality of semiconductor radiation detectors and an integrated circuit for processing a signal output from these semiconductor radiation detectors, and an output signal of each of the semiconductor radiation detectors provided on the unit substrate. A plurality of semiconductor radiation detection devices having a plurality of signal lines to be transmitted to
A housing member for housing the plurality of semiconductor radiation detection devices,
A detector unit characterized by.
前記収納部材が、遮光性を有する構成をしていること、
を特徴とする請求項13に記載の検出器ユニット。
The storage member has a light-shielding configuration;
The detector unit according to claim 13.
前記ユニット基板は、第1の基板と第2の基板を含み、
前記第1の基板は、前記半導体放射線検出器を有し、
前記第2の基板は、前記集積回路を有すること、
を特徴とする請求項13又は請求項14に記載の検出器ユニット。
The unit substrate includes a first substrate and a second substrate,
The first substrate has the semiconductor radiation detector;
The second substrate comprises the integrated circuit;
The detector unit according to claim 13 or 14, characterized in that:
前記集積回路が前記半導体放射線検出器が出力する信号を処理するアナログ集積回路、前記アナログ集積回路の出力であるアナログ信号をデジタル信号に変換するAD変換器、前記AD変換器から出力された前記デジタル信号を入力するデジタル集積回路を含んでいること、
を特徴とする請求項13又は請求項15に記載の検出器ユニット。
An analog integrated circuit for processing the signal output from the semiconductor radiation detector by the integrated circuit, an AD converter for converting an analog signal output from the analog integrated circuit into a digital signal, and the digital output from the AD converter Including a digital integrated circuit for inputting signals;
The detector unit according to claim 13 or 15, characterized in that:
前記第1の基板と前記第2の基板とが、それぞれの端部同士を重ねて互いに着脱自在に結合されていること、
を特徴とする請求項15に記載の検出器ユニット。
The first substrate and the second substrate are detachably coupled to each other with their ends overlapped;
The detector unit according to claim 15.
前記半導体放射線検出器が、前記ユニット基板の両面に配置されたこと、
を特徴とする請求項13に記載の検出器ユニット。
The semiconductor radiation detector is disposed on both sides of the unit substrate;
The detector unit according to claim 13.
前記半導体放射線検出器が、前記第1基板の両面に配置されたこと、
を特徴とする請求項15に記載の検出器ユニット。
The semiconductor radiation detector is disposed on both sides of the first substrate;
The detector unit according to claim 15.
前記収納部材に設けられ、前記複数のユニット基板の前記デジタル集積回路から出力される情報を入力して出力する別の集積回路を備えること、
を特徴とする請求項16に記載の検出器ユニット。
Provided with another integrated circuit that is provided in the storage member and that inputs and outputs information output from the digital integrated circuits of the plurality of unit substrates;
The detector unit according to claim 16.
JP2004197321A 2004-07-02 2004-07-02 Positron emission tomography system Expired - Fee Related JP3863889B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004197321A JP3863889B2 (en) 2004-07-02 2004-07-02 Positron emission tomography system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004197321A JP3863889B2 (en) 2004-07-02 2004-07-02 Positron emission tomography system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003340688A Division JP3863872B2 (en) 2003-09-30 2003-09-30 Positron emission tomography system

Publications (2)

Publication Number Publication Date
JP2005106805A true JP2005106805A (en) 2005-04-21
JP3863889B2 JP3863889B2 (en) 2006-12-27

Family

ID=34545203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004197321A Expired - Fee Related JP3863889B2 (en) 2004-07-02 2004-07-02 Positron emission tomography system

Country Status (1)

Country Link
JP (1) JP3863889B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007057356A (en) * 2005-08-24 2007-03-08 Toshiba Corp Radiation measuring device
JP2007333547A (en) * 2006-06-15 2007-12-27 Hitachi Ltd Printed circuit board mounting structure and nuclear medicine diagnosis apparatus
JP2012253024A (en) * 2011-06-06 2012-12-20 Toshiba Corp Optical sensor, gamma ray detector, and positive electron emission computer tomographic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007057356A (en) * 2005-08-24 2007-03-08 Toshiba Corp Radiation measuring device
JP2007333547A (en) * 2006-06-15 2007-12-27 Hitachi Ltd Printed circuit board mounting structure and nuclear medicine diagnosis apparatus
US8031481B2 (en) 2006-06-15 2011-10-04 Hitachi, Ltd. Structure for mounting printed board and nuclear medicine diagnosis system
JP2012253024A (en) * 2011-06-06 2012-12-20 Toshiba Corp Optical sensor, gamma ray detector, and positive electron emission computer tomographic device

Also Published As

Publication number Publication date
JP3863889B2 (en) 2006-12-27

Similar Documents

Publication Publication Date Title
JP3863872B2 (en) Positron emission tomography system
JP3863873B2 (en) Radiation inspection equipment
JP4909847B2 (en) Nuclear medicine diagnostic equipment
JP4313811B2 (en) Radiation inspection apparatus provided with PET imaging apparatus and X-ray CT imaging apparatus
JP3858044B1 (en) Radiation detection module, printed circuit board, and positron emission tomography apparatus
JP3792708B1 (en) Nuclear medicine diagnostic apparatus and positron emission tomography apparatus
JP3852858B1 (en) Semiconductor radiation detector, radiation detection module and nuclear medicine diagnostic apparatus
JP2005257437A (en) Positron emission tomography scanner
JP5493027B2 (en) Imaging device
JP2005265859A (en) Nuclear medicine diagnostic apparatus
JP4621188B2 (en) Nuclear medicine diagnostic equipment
JP3863890B2 (en) Positron emission tomography system
JP2007155360A (en) Nuclear medical diagnosis device, and radiation detection method in nuclear medical diagnosis device
JP2005128000A (en) Nuclear medicine diagnostic system
JP3863889B2 (en) Positron emission tomography system
JP3818317B1 (en) Nuclear medicine diagnostic apparatus and method for identifying radiation detector in nuclear medicine diagnostic apparatus
JP2005106804A (en) Positron emission tomograph
JP4313732B2 (en) Radiation inspection apparatus provided with PET imaging apparatus and X-ray CT imaging apparatus
JP2005106807A (en) Semiconductor radiation detector, positron emission tomograph, semiconductor radiation detecting device, detector unit and nuclear medicine diagnosis system
JP2007003544A (en) Radiation examination device having pet imaging device and x-ray ct imaging device, and detector unit
JP4834427B2 (en) Radiation detection module, printed circuit board, and nuclear medicine diagnostic apparatus
JP2005106808A (en) Radiographic examination device
JP2006234806A (en) Nuclear medicine diagnosis system and positron emission tomography apparatus
JP2007052004A (en) Semiconductor radiation detector, radiation detector module and diagnostic device for nuclear medicine

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050831

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees