JP2005094230A

JP2005094230A - 再送制御装置、通信装置および再送制御方法

Info

Publication number: JP2005094230A
Application number: JP2003323345A
Authority: JP
Inventors: Rei Kimura; 玲木村
Original assignee: Sony Ericsson Mobile Communications Japan Inc
Current assignee: Sony Corp
Priority date: 2003-09-16
Filing date: 2003-09-16
Publication date: 2005-04-07
Anticipated expiration: 2023-09-16
Also published as: JP4255346B2

Abstract

【課題】 STATUS-PDUの送達確認を行うことができ、タイマによるオーバーヘッドをなくして、データ転送におけるスループットを向上させる。
【解決手段】本発明の再送制御装置は、受信側から送信情報に対する送達確認を示す制御情報の送信を要求されたとき、その時点で存在している送信すべき送信情報に送達確認を示す制御情報を付与するRLCヘッダ設定・ピギーバック型STATUS-PDU設定ブロック６と、送達確認を示す制御情報を付与した送信情報の識別符号を送達確認を示す制御情報と関連付けて記憶するSTATUS-PDU再送バッファ２１を備えた。
【選択図】図２

Description

本発明は、３GPP（３rd Generation Partnership Projects）移動通信システムにおける確認型データ転送を行う再送制御装置、通信装置および再送制御方法に関する。

従来、３GPP移動通信システムにおけるデータ通信では、非特許文献１の規格に示すように、リンクプロトコル層（Radio Link Control、以後RLCと呼ぶ）において確認型データ転送モード（Acknowledge Mode、以後RLC-AMと呼ぶ）が一般的に適用される。RLC-AMでは、送信データ（以後AMD-PDUと呼ぶ）の再送メカニズムによるエラー訂正機能を提供している。

図７は、AMD-PDUのデータフォーマットを示す図である。
図７で示すように、AMD-PDUのヘッダ部分には、AMD-PDUとSTATUS-PDUの識別ビット６１、シーケンス番号（以後SNと呼ぶ）６２が付与され、シーケンス番号は、AMD−PDU毎に連続した番号が割り当てられる。データ送信側（以後センダー（Sender）と呼ぶ）は、あるAMD-PDUの送信ごとに、データ受信側（以後レシーバ（Receiver）と呼ぶ）に対して制御情報（以後STATUS-PDUと呼ぶ）の送信を要求する情報（ヘッダ内のポーリングビットP（Poling bit）６３に１を設定することによりSTATUS-PDUの送信を要求）をAMD-PDUのヘッダに挿入する。なお、ヘッダには、データ長６５、データ長６５の識別ビット６４、データ６７とデータ長６５の識別ビット６６が設けられ、データ６７の後にはパディング６８が設けられる。

図８は、STATUS-PDUのデータフォーマットを示す図である。
図８で示すように、STATUS-PDU には、AMD-PDUとSTATUS-PDUの識別ビット７１、STATUS-PDUの種別７２、パラメータ７３、パディング７４が設けられる。

レシーバでは、AMD-PDUのヘッダによりSTATUS-PDUの送信を要求された場合、その時点における受信状態（正常に受信が行われているSＮの情報）を情報要素としたSTATUS-PDUをセンダーへ送信する。センダーでは、レシーバから送信されてきたSTATUS-PDUの情報要素を確認し、これまでに送信したAMD-PDUにおいて、正常に受信が行われていないSＮに対応したAMD-PDUを再度送信する。このメカニズムより、レシーバにおけるデータの重複検出及び連続性が保証される。

通常時の再送シーケンスを図９に示す。
図９において、Ｔ１時点で、センダー８１からレシーバ８２へAMD-PDU（SＮ＝１）が送信され、レシーバ８２はこれを受信する。Ｔ２時点で、センダー８１からレシーバ８２へAMD-PDU（SＮ＝２）が送信されるが、レシーバ８２はこれを受信していない。Ｔ３時点で、センダー８１からレシーバ８２へAMD-PDU（SＮ＝３、Ｐ＝１）が送信され、レシーバ８２はこれを受信する。ここでは、センダー８１はヘッダ内のポーリングビットP（Poling bit）に１を設定することにより、レシーバ８２に対して、８３で示すように、SＮ＝１，２，３の送信に対するSTATUS-PDUの送信を要求する。

Ｔ４時点で、レシーバ８２からセンダー８１へSTATUS-PDU（SＮ＝１、３）が送信され、センダー８１はこれを受信する。ここでは、レシーバ８２はセンダー８１に対して、８４に示すように、SＮ＝１、３を受信していることを通知する。Ｔ５時点で、センダー８１からレシーバ８２へAMD-PDU（SＮ＝２、Ｐ＝１）が再送され、レシーバ８２はこれを受信する。ここでは、センダー８１はヘッダ内のポーリングビットP（Poling bit）に１を設定することにより、レシーバ８２に対して、８５で示すように、SＮ＝２の再送に対するSTATUS-PDUの送信を要求する。Ｔ６時点で、レシーバ８２からセンダー８１へSTATUS-PDU（SＮ＝２）が送信され、センダー８１はこれを受信する。ここでは、レシーバ８２はセンダー８１に対して、８６に示すように、SＮ＝２を受信していることを通知する。
なお、図９においては、便宜的にセンダー８１とレシーバ８２を示したが、相互に対等の立場であり、入れ替え可能のものである。

[規格名] 3GPP TS 25.322 V5.4.0(2003-03) Radio Link Control (RLC)protocol specification 、［online］、［平成15年８月12日検索］、インターネット＜URL1063689074921_0.org 1063689074921_1＞

上述したように、RLC-AMでは、SＮとポーリングビットによりAMD-PDUの再送メカニズムを実現しているが、図８で示すように、STATUS-PDUにはＳNが付与されないため、本メカニズムによる再送制御を行うことができない。そのため、通常はSTATUS-PDUを要求したAMD-PDUを送信した時点で、センダーがタイマ（Poling Timer）を起動する。本タイマが満了した場合、STATUS-PDUを要求したAMD-PDUを送信することでSTATUS-PDUの再送メカニズムを実現している。

タイマによるSTATUS-PDUの再送シーケンスを図１０に示す。
図１０において、Ｔ１１時点で、センダー９１からレシーバ９２へAMD-PDU（SＮ=１）が送信され、レシーバ９２はこれを受信する。Ｔ１２時点で、センダー９１からレシーバ９２へAMD-PDU（SＮ=２）が送信されるが、レシーバ９２はこれを受信していない。Ｔ１３時点で、センダー９１からレシーバ９２へAMD-PDU（SＮ=３、Ｐ＝１）が送信され、レシーバ９２はこれを受信する。ここでは、センダー９１はヘッダ内のポーリングビットP（Poling bit）に１を設定することにより、レシーバ９２に対して、９３で示すように、SＮ＝１，２，３の送信に対するSTATUS-PDUの送信を要求すると共に、ポーリングタイマの動作を開始する。

Ｔ１４時点で、レシーバ９２からセンダー９１へSTATUS-PDU（SＮ=１、３）が送信されるが、センダー９１はこれを受信していない。ここでは、レシーバ９２はセンダー９１に対して、９４に示すように、SＮ＝１、３を受信していることを通知したが、センダー９１に到達していない。Ｔ１５時点で、センダー９１からレシーバ９２へAMD-PDU（SＮ＝３、Ｐ＝１）が再送され、レシーバ９２はこれを受信する。ここでは、センダー９１はヘッダ内のポーリングビットP（Poling bit）に１を設定することにより、レシーバ９２に対して、９５で示すように、ポーリングタイマが満了したので、AMD-PDUを再送して、SＮ＝１，２の送信, SＮ＝３の再送に対するSTATUS-PDUの送信を要求する。

Ｔ１６時点で、レシーバ９２からセンダー９１へSTATUS-PDU（SＮ＝１，３）が送信され、センダー９１はこれを受信する。ここでは、レシーバ９２はセンダー９１に対して、９６に示すように、SＮ＝１，３を受信していることを通知する。Ｔ１７時点で、センダー９１からレシーバ９２へAMD-PDU（SＮ＝２、Ｐ＝１）が再送され、レシーバ９２はこれを受信する。ここでは、センダー９１はヘッダ内のポーリングビットP（Poling bit）に１を設定することにより、レシーバ９２に対して、９７で示すように、SＮ＝２のAMD-PDUを再送して、SＮ＝２の再送に対するSTATUS-PDUの送信を要求する。Ｔ１８時点で、レシーバ９２からセンダー９１へSTATUS-PDU（SＮ＝２）が送信され、センダー９１はこれを受信する。ここでは、レシーバ９２はセンダー９１に対して、９８に示すように、SＮ＝２を受信していることを通知する。
なお、図１０においては、便宜的にセンダー９１とレシーバ９２を示したが、相互に対等の立場であり、入れ替え可能のものである。

しかし、このメカニズムでは、STATUS-PDUを送信したレシーバでは送達確認の手段がないため、STATUS-PDUの送信に失敗した場合はセンダー（STATUS-PDUの送信要求を行った側）におけるタイマの満了まで待たされることになる。そのため、次に続くSNのAMD-PDUもタイマ満了まで待たされることにより、これらのオーバーヘッドがデータ転送におけるスループットの低下を招くことになるという不都合があった。

そこで、本発明は、STATUS-PDUの送達確認を行うことができ、タイマによるオーバーヘッドをなくして、データ転送におけるスループットを向上させることができる再送制御装置、通信装置および再送制御方法を提供することを課題とする。

上記課題を解決し、本発明の目的を達成するため、本発明の再送制御装置は、移動通信システムにおける確認型データ転送モードで受信側に対して送信情報の再送を行う再送制御装置において、受信側から送信情報に対する送達確認を示す制御情報の送信を要求されたとき、その時点で存在している送信すべき送信情報に送達確認を示す制御情報を付与する付与手段と、送達確認を示す制御情報を付与した送信情報の識別符号を送達確認を示す制御情報と関連付けて記憶する記憶手段とを備えたものである。

これによれば、再送制御装置において、送達確認を示す制御情報の送信を要求された場合、その時点で送信すべき送信情報が存在していれば送信情報に送達確認を示す制御情報を付与するタイプの情報を積極的に使用すると共に、送達確認を示す制御情報を付与した送信情報の識別符号を送達確認を示す制御情報と関連付けて記憶し、送信情報の再送メカニズムを利用して送達確認を示す制御情報の再送制御を行うことで、再送メカニズムによるオーベーヘッドを低減させる。

また、本発明の通信装置は、移動通信システムにおける確認型データ転送モードで受信側に対して送信情報の再送を行う携帯通信装置において、受信側から送信情報に対する送達確認を示す制御情報の送信を要求されたとき、その時点で存在している送信すべき送信情報に送達確認を示す制御情報を付与する付与手段と、送達確認を示す制御情報を付与した送信情報の識別符号を送達確認を示す制御情報と関連付けて記憶する記憶手段とを備えたものである。

これによれば、通信装置において、送達確認を示す制御情報の送信を要求された場合、その時点で送信すべき送信情報が存在していれば送信情報に送達確認を示す制御情報を付与するタイプの情報を積極的に使用すると共に、送達確認を示す制御情報を付与した送信情報の識別符号を送達確認を示す制御情報と関連付けて記憶し、送信情報の再送メカニズムを利用して送達確認を示す制御情報の再送制御を行うことで、再送メカニズムによるオーベーヘッドを低減させる。

また、本発明の再送制御方法は、移動通信システムにおける確認型データ転送モードで受信側に対して送信情報の再送を行う再送制御装置の再送制御方法において、受信側から送信情報に対する送達確認を示す制御情報の送信を要求されたとき、その時点で存在している送信すべき送信情報に送達確認を示す制御情報を付与手段により付与するステップと、送達確認を示す制御情報を付与した送信情報の識別符号を送達確認を示す制御情報と関連付けて記憶手段に記憶するステップとを備えたものである。

これによれば、再送制御方法において、送達確認を示す制御情報の送信を要求された場合、その時点で送信すべき送信情報が存在していれば送信情報に送達確認を示す制御情報を付与するタイプの情報を積極的に使用すると共に、送達確認を示す制御情報を付与した送信情報の識別符号を送達確認を示す制御情報と関連付けて記憶し、送信情報の再送メカニズムを利用して送達確認を示す制御情報の再送制御を行うことで、再送メカニズムによるオーベーヘッドを低減させる。

本発明によれば、再送メカニズムによるオーベーヘッドを低減させて、スループットを向上させて効率の良い再送制御をすることができる再送制御装置を提供することができる。
また、本発明によれば、再送メカニズムによるオーベーヘッドを低減させて、スループットを向上させ効率の良い再送制御をすることができる通信装置を提供することができる。
また、本発明によれば、再送メカニズムによるオーベーヘッドを低減させて、スループットを向上させ効率の良い再送制御をすることができる再送制御方法を提供することができる。

図１は、本発明の実施の形態の再送制御装置が適用される携帯端末装置の構成を示すブロック図である。この携帯端末装置は、例えば、W-CDMA（Wideband-Code Division Multiple Access）方式に適用可能な構成を想定している。
送信時には、通信処理部３において、レイヤ１（物理レイヤ）が処理を行うデータの基本単位（MAC（Medium Access Control）レイヤからレイヤ１にデータが転送される単位）であるトランスポートブロック（TB：Transport Block）毎にブロック誤りを検出するためのCRC（Cyclic Redundancy Check）符号を付加後、チャンネル符号化（誤り訂正符号化）及びインターリーブされる。

インターリーブ後のビット系列は、チャンネル推定のためのパイロットビット等のオーバーヘッドを付加された後、データ変調される。データ変調マッピングされた位相平面上の同相及び直交成分は、それぞれ２階層の拡散符号系列で拡散される。

拡散後のチップデータ系列は、自乗余弦ルートナイキストフィルタで５MHZ帯域に帯域制限された後、Ｄ／Ａ変換器でアナログ信号に変換後、直交変換される。ＲＦ処理部２において直交変換された中間周波数信号はさらに２GHZ帯のRF信号に周波数変換後、電力増幅されてアンテナ１を介して無線通信により送信される。

受信時には、図１において、携帯端末装置にアンテナ１を介して無線通信により入力した受信信号は、ＲＦ処理部２において低雑音増幅器で増幅され、高周波数から中間周波数に周波数変換された後、自動利得制御増幅器で線形増幅される。

また、通信処理部３において、増幅後の信号は直交検波されて、同相及び直交成分を生じる。この同相及び直交成分のアナログ信号は、Ａ／Ｄ変換器でディジタル信号に変換される。さらにディジタル値変換された同相及び直交成分はルートナイキストフィルタで帯域制限後、拡散された受信信号の拡散符号と同一の拡散符号で、逆拡散することにより、伝搬遅延時間の異なる複数のマルチパス成分に時間分離される。

時間分離されたパスはコヒーレントレイク合成され、レイク合成後のデータ系列は、デインターリーブ及びチャネル復号による誤り訂正復号の後、２値のデータ判定が行われ、送信データ系列が再生される。再生データ系列から各トランスポートチャネルへの分離およびブロック誤りの検出が行われ、再生データが出力される。

出力された再生データは制御部４の上位レイヤのアプリケーションソフトウエア処理部に転送される。ユーザーがキー入力部５にキー入力することにより、制御部４の上位レイヤのアプリケーションソフトウエア処理部は表示部６に再生データおよび再生状態の表示を行う。

上述した携帯端末装置の通信処理部３の誤り訂正復号処理において、本発明の実施の形態の再送制御装置が適用される。以下、この再送制御装置について説明する。

以下、発明の実施の形態の再送制御装置について、図２の確認型データ転送モード（Acknowledge Mode： RLC-AM）のアーキテクチャを参照して説明する。図２は、３GPP移動通信システムにおける非特許文献１の規格に示すアーキテクチャを簡略化して示している。

３GPP規格のRLC-AMでは、上位レイヤ１１より送信要求を受信した場合、送信データをフレーム分割・RLCヘッダ付与ブロック１２において、AMD-PDUへ分割／結合し、RLCヘッダを付与する。このデータを再送用バッファ１３に格納し、再送時のデータとして管理すると共に合成ブロック１４を介して送信バッファ１５へ転送する。

ここで、RLCコントロールブロック１９からのSTATUS-PDU送信要求があり、送信バッファ５に送信すべきAMD-PDUが存在した場合には、RLCヘッダ設定・ピギーバック型STATUS-PDU設定ブロック１６において、ピギーバック型STATUS-PDUの設定を行う。このとき、送信するAMD-PDUのSNを、STATUS- PDUと関連付けて記憶しておく。

送信バッファ１５に送信すべきAMD-PDUが存在しない場合は、通常通りSTATUS- PDUの設定を行う。RLCヘッダ設定・ピギーバック型STATUS-PDU設定ブロック１６において、RLCヘッダが設定されると、AMD-PDUの場合に限り、秘匿制御ブロック１７において秘匿処理が実行され、下位レイヤ２０へ送信される。

図３は、STATUS-PDU再送バッファの構成を示すブロック図である。
図３において、RLCヘッダ設定・ピギーバック型STATUS-PDU設定ブロック１６にSTATUS-PDU再送バッファ２１を設ける。このSTATUS-PDU再送バッファ２１は、２２で示すように、再送するAMD-PDUのSN＝２を、STATUS- PDU（１）と関連付けて記憶し、AMD-PDUのSN＝４を、STATUS- PDU（２）と関連付けて記憶し、AMD-PDUのSN＝７を、STATUS- PDU（３）と関連付けて記憶し、・・・、順次このようにテーブルに記憶しておく。

ここで、このSTATUS-PDU再送バッファ２１に記憶されているSNおよびSTATUS- PDUは、AMD-PDUが受信側に送達されときに削除される。

図４にセンダーのデータ送信の動作を示すフローチャートを示す。
図４において、ステップＳ１で、上位レイヤからデータ送信要求を受信する。ステップＳ２で、データの分割／連結を行って、AMD-PDUの作成を行う。ステップＳ３で、再送用データ管理バッファへAMD-PDUを格納する。ステップＳ４で、AMD-PDUにRLCヘッダを付与する。ステップＳ５で、送信バッファへ格納する。

ステップＳ６で、STATUS- PDUの送信要求があるか否かを判断する。ステップＳ６でSTATUS- PDUの送信要求があるときは、ステップＳ７で、送信データ（AMD-PDU）があるか否かを判断する。ステップＳ７で送信データ（AMD-PDU）があるときは、ステップＳ８で、ピギーバック型STATUS-PDUの設定を行う。ステップＳ１０で、送信するAMD-PDUのSNを、ピギーバック型STATUS- PDUのSNとして関連付けてSTATUS-PDU再送バッファ２に記憶しておく。ステップＳ７で送信データ（AMD-PDU）がないときは、ステップＳ９で、STATUS-PDUの設定を行う。

ステップＳ１１で、RLCヘッダ情報の設定を行う。ステップＳ１２で、AMD-PDUのみ秘匿処理を行う。ステップＳ１３で、送信処理を行う。

図２に戻って、下位レイヤ２０より受信ブロック１８でデータを受信すると、AMD-PDUの場合には、秘匿を解除し、受信バッファへ格納する。受信したAMD-PDUにピギーバック型STATUS-PDUが付与されていた場合にはRLCコントロールブロック１９へ転送する。受信したデータがSTATUS-PDUの場合には、直接RLCコントロールブロック１９へ転送する。RLCコントロールブロック１９では、STATUS-PDUが受信状態通知の場合で、送信時に記憶していたSNと一致するSNを持つAMD-PDUのみ受信が通知されていた場合、再度STATUS-PDUの送信処理を行う。

なお、正常に受信したAMD-PDUはRLCヘッダの削除、ピギーバック型STATUS-PDUの削除、パディングデータの削除が行われた後、上位レイヤフォーマットに組み立てられ、その後、サービスアクセスポイント経由で上位レイヤ１１へ転送される。

図５にレシーバのデータ受信の動作を示すフローチャートを示す。
図５において、ステップＳ２１で、受信したデータはAMD-PDUであるか否かを判断する。ステップＳ２１で受信したデータがAMD-PDUであるときは、ステップＳ２２で、秘匿解除処理を行う。ステップＳ２１で受信したデータがAMD-PDUでないときは、ステップＳ２４で、STATUS-PDUの送信を要求する。

ステップＳ２５で、受信したデータはピギーバック型STATUS-PDUであるか否かを判断する。ステップＳ２５で受信したデータがピギーバック型STATUS-PDUであるときは、ステップＳ２６で、送信時に記憶していたSNの AMD-PDUが受信していないときは、未送達のSTATUS-PDUの送信を要求する。

ステップＳ２７で、AMD-PDUの組み立て処理を行う。ステップＳ２８で、上位レイヤへのデータ転送を行う。なお、ステップＳ２５で受信したデータはピギーバック型STATUS-PDUでないときは、直接ステップＳ２７へ進む。

図６は、AMD-PDUにピギーバック型STATUS-PDUが付与されて通知する際にSTATUS-PDUをSNと関連付けて記憶することによるSTATUS-PDU再送シーケンスを示す図である。

図６において、Ｔ２１時点で、センダー５１からレシーバ５２へAMD-PDU（SＮ＝１）が送信され、レシーバ５２はこれを受信する。Ｔ２２時点で、センダー５１からレシーバ５２へAMD-PDU（SＮ＝２）が送信されるが、レシーバ５２はこれを受信していない。

Ｔ２３時点で、レシーバ５２からセンダー５１へAMD-PDU（SＮ＝１）が送信され、センダー５１はこれを受信する。ここでは、レシーバ５２は、５３で示すように、受信処理と同時にデータ送信を行う。

Ｔ２４時点で、センダー５１からレシーバ５２へAMD-PDU（SＮ＝３、Ｐ＝１）が送信され、レシーバ５２はこれを受信する。ここでは、センダー５１はヘッダ内のポーリングビットP（Poling bit）に１を設定することにより、レシーバ５２に対して、５４で示すように、SＮ＝１，２，３の送信に対するSTATUS-PDUの送信を要求すると共に、ポーリングタイマの動作を開始する。

Ｔ２５時点で、レシーバ５２からセンダー５１へAMD-PDU（SＮ＝２）と共にピギーバック型STATUS-PDU（SＮ＝１、３）が送信されるが、センダー５１はこれを受信していない。ここでは、レシーバ５２はセンダー５１に対して、５５に示すように、AMD-PDU（SＮ＝２）と共にピギーバック型STATUS-PDU（SＮ＝１、３）を用いてSＮ＝１、３を受信していることを通知したが、センダー５１に到達していない。そこで、レシーバ５２は、ピギーバック型STATUS-PDU（SＮ＝１、３）をＴ２２時点で未送達のAMD-PDUのSＮ＝２と関連付けて記憶して保存する。

Ｔ２６時点で、レシーバ５２からセンダー５１へAMD-PDU（SＮ＝３、Ｐ＝１）が送信され、センダー５１はこれを受信する。ここでは、レシーバ５２はヘッダ内のポーリングビットP（Poling bit）に１を設定することにより、センダー５１に対して、５６で示すように、AMD-PDUを送信して、SＮ＝１，２，３の送信に対するSTATUS-PDUの送信を要求する。

Ｔ２７時点で、センダー５１からレシーバ５２へSTATUS-PDU（SＮ＝１，３）が送信され、センダー５１はこれを受信する。ここでは、センダー５１はレシーバ５２に対して、５７に示すように、SＮ＝１，３を受信しているが、SＮ＝２が未受信であることを通知する。そこで、レシーバ５２は、Ｔ２５時点でSTATUS-PDU（SＮ＝１，３）と関連付けされて保存している未送達のSＮ＝２と同値であると判断する。

Ｔ２８時点で、レシーバ５２からセンダー５１へAMD-PDU（SＮ＝２）と共にピギーバック型STATUS-PDU（SＮ＝１、３）が再送され、センダー５１はこれを受信する。ここでは、レシーバ５２は、５８に示すように、AMD-PDUと共にピギーバック型STATUS-PDUを再送する。そこで、センダー５１は、５９に示すように、未送達のAMD-PDUと共にピギーバック型STATUS-PDUを受信したので、ポーリングタイマの動作を停止する。

Ｔ２９時点で、センダー５１からレシーバ５２へAMD-PDU（SＮ＝２、Ｐ＝１）が送信され、レシーバ５２はこれを受信する。ここでは、センダー５１はヘッダ内のポーリングビットP（Poling bit）に１を設定することにより、レシーバ５２に対して、AMD-PDUを送信して、SＮ＝１，２，３の送信に対するSTATUS-PDUの送信を要求する。

Ｔ３０時点で、レシーバ５２からセンダー５１へSTATUS-PDU（SＮ＝１，２，３）が送信され、センダー５１はこれを受信する。ここでは、レシーバ５２はセンダー５１に対して、SＮ＝１，２，３を受信していることを通知する。

なお、図６においては、便宜的にセンダー５１とレシーバ５２を示したが、相互に対等の立場であり、入れ替え可能のものである。

上述した制御を行うことにより、図６のSTATUS-PDUの再送シーケンスにおいて、Ｔ２５時点で、５５に示すように、AMD-PDUにピギーバック型STATUS-PDUが付与されて通知する際に、STATUS-PDUをSNと関連付けて記憶することにより、レシーバに送信データがある場合に限り、送信データのAMD-PDUにピギーバック型STATUS-PDUを付与して再送して、ポーリングタイマの動作を停止させることができ、ポーリングタイマによるオーバーヘッドを軽減することができる。

３GPP移動通信システムにおける確認型データ転送モード（Acknowledge Mode： RLC-AM）のアーキテクチャにおけるSTATUS-PDUの再送に利用可能である。

本発明の実施の形態の再送制御装置が適用される携帯端末装置の構成を示すブロック図である。確認型データ転送モード（Acknowledge Mode： RLC-AM）のアーキテクチャを示す図である。 STATUS-PDU再送バッファの構成を示すブロック図である。送信制御動作を示すフローチャートである。受信制御動作を示すフローチャートである。 AMD-PDUにピギーバック型STATUS-PDUが付与されて通知する際にSTATUS-PDUをSNと関連付けて記憶することによるSTATUS-PDU再送シーケンスを示す図である。 AMD-PDUのデータフォーマットを示す図である。 STATUS-PDUのデータフォーマットを示す図である。通常再生シーケンスを示す図である。タイマによるSTATUS-PDU再送シーケンスを示す図である。

符号の説明

１…アンテナ、２…RF処理部、３…通信処理部、４…制御部、５…キー入力部、６…表示部、１１…上位レイヤ、１２…フレーム分割・RLCヘッダ付与ブロック、１３…再送用バッファ、１４…合成ブロック、１５…送信バッファ、１６…RLCヘッダ設定・ピギーバック型STATUS-PDU設定ブロック、１７…秘匿制御ブロック、１８…受信ブロック、１９…RLCコントロールブロック、２０…下位レイヤ、２１…STATUS-PDU再送バッファ、２２…テーブル

Claims

移動通信システムにおける確認型データ転送モードで受信側に対して送信情報の再送を行う再送制御装置において、
受信側から送信情報に対する送達確認を示す制御情報の送信を要求されたとき、その時点で存在している送信すべき送信情報に送達確認を示す制御情報を付与する付与手段と、
上記送達確認を示す制御情報を付与した送信情報の識別符号を上記送達確認を示す制御情報と関連付けて記憶する記憶手段と
を備えたことを特徴とする再送制御装置。
請求項１記載の再送制御装置において、
上記記憶手段に記憶されている上記識別符号及び上記送達確認を示す制御情報は、上記送信情報が受信側に送達されときに削除されることを特徴とする再送制御装置。
移動通信システムにおける確認型データ転送モードで受信側に対して送信情報の再送を行う通信装置において、
受信側から送信情報に対する送達確認を示す制御情報の送信を要求されたとき、その時点で存在している送信すべき送信情報に送達確認を示す制御情報を付与する付与手段と、
上記送達確認を示す制御情報を付与した送信情報の識別符号を上記送達確認を示す制御情報と関連付けて記憶する記憶手段と
を備えたことを特徴とする通信装置。
請求項３記載の通信装置において、
上記記憶手段に記憶されている上記識別符号及び上記送達確認を示す制御情報は、上記送信情報が受信側に送達されときに削除されることを特徴とする通信装置。
移動通信システムにおける確認型データ転送モードで受信側に対して送信情報の再送を行う再送制御装置の再送制御方法において、
受信側から送信情報に対する送達確認を示す制御情報の送信を要求されたとき、その時点で存在している送信すべき送信情報に送達確認を示す制御情報を付与手段により付与するステップと、
上記送達確認を示す制御情報を付与した送信情報の識別符号を上記送達確認を示す制御情報と関連付けて記憶手段に記憶するステップと
を備えたことを特徴とする再送制御方法。
請求項５記載の再送制御方法において、
上記記憶手段に記憶されている上記識別符号及び上記送達確認を示す制御情報は、上記送信情報が受信側に送達されときに削除されることを特徴とする再送制御方法。