JP2005071233A - Card recognition system - Google Patents

Card recognition system Download PDF

Info

Publication number
JP2005071233A
JP2005071233A JP2003302789A JP2003302789A JP2005071233A JP 2005071233 A JP2005071233 A JP 2005071233A JP 2003302789 A JP2003302789 A JP 2003302789A JP 2003302789 A JP2003302789 A JP 2003302789A JP 2005071233 A JP2005071233 A JP 2005071233A
Authority
JP
Japan
Prior art keywords
card
compliant
control unit
connectors
compliant card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003302789A
Other languages
Japanese (ja)
Other versions
JP4105608B2 (en
Inventor
Hiromasa Kusakabe
弘昌 日下部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003302789A priority Critical patent/JP4105608B2/en
Priority to US10/925,461 priority patent/US7383982B2/en
Priority to TW093125579A priority patent/TWI351609B/en
Priority to CNB2004101005494A priority patent/CN100440242C/en
Publication of JP2005071233A publication Critical patent/JP2005071233A/en
Priority to US12/127,452 priority patent/US7712659B2/en
Application granted granted Critical
Publication of JP4105608B2 publication Critical patent/JP4105608B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a card recognition system that is structurally simple and easily accommodates both a nonconforming card and a conforming card. <P>SOLUTION: The card recognition system, which comprises a plurality of connectors and a conforming card control part for recognizing a conforming card conforming to standards, comprises a nonconforming card control part individually assigned to two or more connectors to cause the conforming card control part to recognize a nonconforming card nonconforming to the standards as a conforming card, and an assignment control part for, when a nonconforming card is connected directly or indirectly via an adapter to one of the two or more connectors, interposing the nonconforming card control part between the connector to which the nonconforming card is connected and the conforming card control part, and prohibiting the assignment of the nonconforming card control part to the other connectors of the two or more connectors. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、例えば、ＰＣＭＣＩＡの規格に準拠していないスマートカード等の非準拠カード（以下、非ＰＣカードともいう）を、ＰＣＭＣＩＡに準拠している準拠カード（いわゆるＰＣカード）として認識するためのＰＣカード認識システムに関する。   The present invention is, for example, for recognizing a non-compliant card (hereinafter also referred to as a non-PC card) such as a smart card that is not compliant with the PCMCIA standard as a compliant card (so-called PC card) compliant with the PCMCIA. The present invention relates to a PC card recognition system.

従来より、ノート型のコンピュータ等において、例えば、ＰＣＭＣＩＡの規格に準拠しているＰＣカードを接続するためのコネクタを複数（例えば２つ）備えるものが知られている。また、これらのコンピュータの中には、パッシブカードを介して上記ＰＣカード用のコネクタに接続されたスマートカードを認識するためのスマートカード制御部を備えるものが知られている（以下の特許文献１を参照）。
特開２００１−７５７４６号公報 2. Description of the Related Art Conventionally, in a notebook computer or the like, for example, a computer having a plurality of (for example, two) connectors for connecting PC cards conforming to the PCMCIA standard is known. Some of these computers have a smart card control unit for recognizing a smart card connected to the PC card connector via a passive card (Patent Document 1 below). See).
JP 2001-75746 A

図３は、従来のカード認識システムＳ２の構成を示す図である。カード認識システムＳ２は、ＰＣカード用コネクタを２個（１０、１１）備え、内部にＰＣカード・コントローラ５０を有するコンピュータ２００と、非ＰＣカードであるスマートカードをコネクタ１０又は１１に取付けるためのスマートカード用パッシブアダプタ２０とで構成される。   FIG. 3 is a diagram showing a configuration of a conventional card recognition system S2. The card recognition system S2 includes two PC card connectors (10, 11), a computer 200 having a PC card controller 50 therein, and a smart for attaching a smart card which is a non-PC card to the connector 10 or 11. It is comprised with the passive adapter 20 for cards.

コンピュータ２００は、チップセット１を中心にホストＣＰＵ２、メモリ３、ハードディスク（図中、ＨＤＤと記す）４、及び、ＰＣカード・コントローラ５０で構成される。ＰＣカード・コントローラ５０は、上記２つのＰＣカード用コネクタ１０，１１の各々に対応する第１コントローラ５２と、第２コントローラ５７と、ＰＣＩインターフェース５１とで構成される。   The computer 200 includes a host CPU 2, a memory 3, a hard disk (referred to as HDD in the figure) 4, and a PC card controller 50 with the chipset 1 as the center. The PC card controller 50 includes a first controller 52, a second controller 57, and a PCI interface 51 corresponding to each of the two PC card connectors 10 and 11.

第１コントローラ５２及び第２コントローラ５７は、全く同じ構成であり、以下、第１コントローラ５２の構成についてのみ説明し、対応する第２コントローラ５７の参照番号を括弧書きで示す。カード検出部５４（５９）は、コネクタ１０（１１）に接続されたカードの情報をＰＣカード制御部５３（５８）に出力すると共に、パッシブアダプタ２０を介してスマートカード３０が接続された場合には、マルチプレクサ（図中、ＭＵＸと記す）５６（６１）にＨｉｇｈレベルのスマートカード・イネーブル信号ＳＣＥＮ１（ＳＣＥＮ２）を出力し、ＰＣカード４０の接続時には、マルチプレクサ５６（６１）にＬｏｗレベルのスマートカード・イネーブル信号ＳＣＥＮ１（ＳＣＥＮ２）を出力する。   The first controller 52 and the second controller 57 have exactly the same configuration. Hereinafter, only the configuration of the first controller 52 will be described, and the corresponding reference number of the second controller 57 is shown in parentheses. The card detection unit 54 (59) outputs the information of the card connected to the connector 10 (11) to the PC card control unit 53 (58), and when the smart card 30 is connected via the passive adapter 20. Outputs a high level smart card enable signal SCEN1 (SCEN2) to a multiplexer (denoted as MUX in the figure) 56 (61). When the PC card 40 is connected, a low level smart card is output to the multiplexer 56 (61). Outputs enable signal SCEN1 (SCEN2).

マルチプレクサ５６（６１）は、Ｈｉｇｈレベルのスマートカード・イネーブル信号ＳＣＥＮ１（ＳＣＥＮ２）が入力されている場合は、スマートカード３０とＰＣカード・制御部５３（５８）との間にスマートカード制御部５５（６０）を介在させ、Ｌｏｗレベルのスマートカード・イネーブル信号ＳＣＥＮ１（ＳＣＥＮ２）が入力されている場合は、ＰＣカード４０とＰＣカード制御部５４（５８）を接続する。   When the high level smart card enable signal SCEN1 (SCEN2) is input, the multiplexer 56 (61) is connected between the smart card 30 and the PC card / control unit 53 (58). 60), when the low level smart card enable signal SCEN1 (SCEN2) is input, the PC card 40 and the PC card controller 54 (58) are connected.

２個のＰＣカード用のコネクタを備えるノート型のコンピュータ２００の実際の使用形態を調査した結果、スマートカード３０，３０’（３０’は図示せず）を同時に２枚使用することは稀で、個人認証用のスマートカード３０をパッシブアダプタ２０を介して一方のＰＣカードコネクタに差し込み、残りのＰＣカード用のコネクタには無線ＬＡＮカードやモデムカードを挿し込んで使用することが多いことがわかった。この使用形態では、一方のコントローラ（５２又は５７）内に設けたカード検出部（５４又は５９）やスマートカード制御部（５５又は６０）等は、殆ど使用されず、無駄である。   As a result of investigating the actual usage of the notebook computer 200 having two PC card connectors, it is rare to use two smart cards 30, 30 '(30' not shown) at the same time. It was found that the smart card 30 for personal authentication is often inserted into one PC card connector via the passive adapter 20 and a wireless LAN card or modem card is inserted into the remaining PC card connector. . In this usage pattern, the card detection unit (54 or 59), the smart card control unit (55 or 60), etc. provided in one controller (52 or 57) are hardly used and are useless.

しかし、第１及び第２コントローラ５２及び５７の内、一方のコントローラ（５２又は５７）にだけカード検出部（５４又は５９）やスマートカード制御部（５５又は６０）等を設けることにすると、今度は、スマートカードを利用しようとした時に、スマートカード制御部を備えるコネクタに既に別のＰＣカードを接続して使用している場合が考えられ、この場合には、ＰＣカードの使用を一旦停止してもう一方のコネクタに差し換えなければならず不便である。   However, if the card detection unit (54 or 59), the smart card control unit (55 or 60), etc. are provided only in one controller (52 or 57) of the first and second controllers 52 and 57, this time. When using a smart card, there may be a case where another PC card is already connected to the connector equipped with the smart card control unit. In this case, the use of the PC card is temporarily stopped. This is inconvenient because it must be replaced with the other connector.

そこで、本発明は、例えば、ＰＣＭＣＩＡに準拠していないスマートカード等の非準拠カード（非ＰＣカード）を、ＰＣＭＣＩＡに準拠している準拠カード（ＰＣカード）として認識するコネクタを複数備えるカード認識システムであって、簡単な構成で、かつ、非ＰＣカード及びＰＣカードの両方が使いやすいカード認識システムを提供することを目的とする。   Therefore, the present invention provides, for example, a card recognition system including a plurality of connectors for recognizing non-compliant cards (non-PC cards) such as smart cards that are not compliant with PCMCIA as compliant cards (PC cards) compliant with PCMCIA. An object of the present invention is to provide a card recognition system that has a simple configuration and is easy to use for both non-PC cards and PC cards.

本発明の第１のカード認識システムでは、複数のコネクタと、各コネクタに接続されたカードの内、規格に準拠している準拠カードを認識する準拠カード制御部とを備えるカード認識システムにおいて、上記規格に準拠していない非準拠カードを準拠カードとして上記準拠カード制御部に認識させる非準拠カード制御部であって、２以上のコネクタに１個の割合で割り当てた非準拠カード制御部と、非準拠カードが上記２以上のコネクタの内の１つに直接又はアダプタを介して間接的に接続された場合に、非準拠カード制御部を上記非準拠カードが接続されたコネクタと準拠カード制御部の間に介在させる一方で、上記２以上のコネクタの内の残りのコネクタに対する非準拠カード制御部の割り当てを禁止する割り当て制御部とを備えたことを特徴とする。   In the first card recognition system of the present invention, in a card recognition system comprising a plurality of connectors and a compliant card control unit for recognizing a compliant card compliant with a standard among cards connected to each connector, A non-compliant card control unit that causes the non-compliant card control unit to recognize a non-compliant card that does not comply with the standard as a compliant card, and a non-compliant card control unit assigned to one or more connectors at a rate of one, When a compliant card is connected to one of the two or more connectors directly or indirectly through an adapter, the non-compliant card control unit is connected to the connector to which the non-compliant card is connected and the compliant card control unit. An allocation control unit that prohibits the allocation of the non-compliant card control unit to the remaining connectors of the two or more connectors while interposing them And it features.

本発明の第２のカード認識システムでは、上記第１のカード認識システムにおいて、上記割り当て制御部は、非準拠カード制御部が割り当てられている２以上のコネクタの内の１つのコネクタに接続されたカードが準拠カードであるのか、又は、非準拠カードであるのかを検出するカード検出部と、上記カード検出部が準拠カードを検出した場合、当該コネクタと準拠カード制御部とを接続し、非準拠カードを検出した場合、当該コネクタに割り当てられている非準拠カード制御部を当該コネクタと準拠カード制御部の間に介在させるマルチプレクサとで構成され、上記カード検出部は、非準拠カードを検出した場合、上記２以上のコネクタの内の残りのコネクタにおける非準拠カードの検出を行わないことを特徴とする。   In the second card recognition system of the present invention, in the first card recognition system, the assignment control unit is connected to one of two or more connectors to which a non-compliant card control unit is assigned. When the card detection unit detects whether the card is a compliant card or a non-compliant card, and the card detection unit detects the compliant card, the connector is connected to the compliant card control unit, and the card is not compliant. When a card is detected, a non-compliant card control unit assigned to the connector is configured with a multiplexer interposed between the connector and the compliant card control unit, and the card detection unit detects a non-compliant card. The non-compliant card is not detected in the remaining connectors of the two or more connectors.

本発明の第３のカード認識システムでは、上記何れかのカード認識システムにおいて、上記規格がＰＣＭＣＩＡであり、非準拠カードがスマートカードであることを特徴とする。   According to a third card recognition system of the present invention, in any one of the card recognition systems, the standard is PCMCIA, and the non-compliant card is a smart card.

本発明のカード認識システムによれば、コネクタよりも少ない数の非準拠カード制御部を効率良く利用することができるようになる。これにより、未使用の非準拠カード制御部の数を減らし、システムの小型化を図ることができる。   According to the card recognition system of the present invention, it is possible to efficiently use a smaller number of non-compliant card control units than the number of connectors. Thereby, the number of unused non-compliant card control units can be reduced, and the system can be downsized.

図１は、実施の形態に係るカード認識システムＳ１の構成を示す図である。図３に示した従来のカード認識システムのものと同じ構成物には同じ参照番号を付して示す。カード認識システムＳ１は、２個のＰＣカード用コネクタ１０，１１、内部にＰＣカード・コントローラ７０を備えるコンピュータ１００と、スマートカード３０をＰＣカード用コネクタ１０又は１１に取付けるためのパッシブアダプタ２０とで構成される。   FIG. 1 is a diagram showing a configuration of a card recognition system S1 according to the embodiment. The same components as those of the conventional card recognition system shown in FIG. 3 are denoted by the same reference numerals. The card recognition system S1 includes two PC card connectors 10 and 11, a computer 100 having a PC card controller 70 therein, and a passive adapter 20 for attaching the smart card 30 to the PC card connector 10 or 11. Composed.

コンピュータ１００は、チップセット１を中心にホストＣＰＵ２、メモリ３、ハードディスク（図中、ＨＤＤと記す）４、及び、ＰＣカード・コントローラ７０で構成される。ＰＣカード・コントローラ７０は、上記２つのＰＣカード用コネクタ１０，１１の各々に対応する第１コントローラ７１と、第２コントローラ７３と、マルチプレクサ７５と、スマートカード制御部５５と、ＰＣＩインターフェース５１とで構成される。   A computer 100 includes a host CPU 2, a memory 3, a hard disk (referred to as HDD in the figure) 4, and a PC card controller 70 with a chip set 1 as the center. The PC card controller 70 includes a first controller 71, a second controller 73, a multiplexer 75, a smart card control unit 55, and a PCI interface 51 corresponding to each of the two PC card connectors 10 and 11. Composed.

第１コントローラ７１及び第２コントローラ７３は、第２コントローラ７３の内部信号であるスマートカード・イネーブル信号ＳＣＥＮ２がマルチプレクサ７５の選択信号入力端子Ｓに入力されている点を除けば、全く同じ構成である。以下、第１コントローラ７１の構成について説明し、対応する第２コントローラ７３の構成物の参照番号を括弧書きで示す。   The first controller 71 and the second controller 73 have exactly the same configuration except that the smart card enable signal SCEN2 that is an internal signal of the second controller 73 is input to the selection signal input terminal S of the multiplexer 75. . Hereinafter, the configuration of the first controller 71 will be described, and the reference numbers of the corresponding components of the second controller 73 are shown in parentheses.

カード検出部７２（７４）は、コネクタ１０（１１）に接続されたカードの情報をＰＣカード制御部５３（５８）に出力すると共に、ＰＣカード４０の接続時には、マルチプレクサ５６（６１）と、もう一方のコントローラ７３（７１）のカード検出部７４（７２）とにＬｏｗレベルのスマートカードイネーブル信号ＳＣＥＮ１（ＳＣＥＮ２）を出力し、パッシブアダプタ２０を介してスマートカード３０が接続された場合には、マルチプレクサ５６（６１）と、もう一方のコントローラ７３（７１）のカード検出部７４（７２）とにＨｉｇｈレベルのスマートカード・イネーブル信号ＳＣＥＮ１（ＳＣＥＮ２）を出力する。カード検出部７２（７４）は、Ｈｉｇｈレベルの信号ＳＣＥＮ２（ＳＣＥＮ１）の入力に応じて、スマートカードの検出機能を停止する。   The card detection unit 72 (74) outputs information on the card connected to the connector 10 (11) to the PC card control unit 53 (58), and when the PC card 40 is connected, the multiplexer 56 (61) When the smart card enable signal SCEN1 (SCEN2) is output to the card detection unit 74 (72) of one controller 73 (71) and the smart card 30 is connected via the passive adapter 20, the multiplexer 56 (61) and the card detecting unit 74 (72) of the other controller 73 (71), a high level smart card enable signal SCEN1 (SCEN2) is output. The card detection unit 72 (74) stops the smart card detection function in response to the input of the high level signal SCEN2 (SCEN1).

マルチプレクサ５６（６１）は、選択信号入力端子ＳにＬｏｗレベルのスマートカード・イネーブル信号ＳＣＥＮ１（ＳＣＥＮ２）が入力されている時には、コネクタ１０（１１）に接続されたＰＣカード４０と、ＰＣカード制御部５３（５８）とを接続し、選択信号入力端子ＳにＨｉｇｈレベルのスマートカード・イネーブル信号ＳＣＥＮ１（ＳＣＥＮ２）が入力されている時には、パッシブアダプタ２０を介して接続されているスマートカード３０とスマートカード制御部５５とを接続する。   The multiplexer 56 (61) includes the PC card 40 connected to the connector 10 (11) and the PC card control unit when the low level smart card enable signal SCEN1 (SCEN2) is input to the selection signal input terminal S. 53 (58) and the smart card 30 and the smart card connected via the passive adapter 20 when the high-level smart card enable signal SCEN1 (SCEN2) is input to the selection signal input terminal S. The control unit 55 is connected.

マルチプレクサ７５の選択信号入力端子Ｓには、第２コントローラ７３のカード検出部７４から出力されるスマートカード・イネーブル信号ＳＣＥＮ２が入力されている。マルチプレクサ７５は、スマートカードイネーブル信号ＳＣＥＮ２がＬｏｗレベルの時、スマートカード制御部５５とＰＣカード制御部５３とを接続し、スマートカードイネーブル信号ＳＣＥＮ２がＨｉｇｈレベルの時、スマートカード制御部５５とＰＣカード制御部５８とを接続する。   A smart card enable signal SCEN 2 output from the card detection unit 74 of the second controller 73 is input to the selection signal input terminal S of the multiplexer 75. The multiplexer 75 connects the smart card control unit 55 and the PC card control unit 53 when the smart card enable signal SCEN2 is at the low level, and connects the smart card control unit 55 and the PC card when the smart card enable signal SCEN2 is at the high level. The control unit 58 is connected.

上記構成を採用することにより、スマートカード制御部５５を１個しか用意していないにもかかわらず、２個のＰＣカード用のコネクタ１０，１１の何れか一方にスマートカード３０を接続することができる。残りのコネクタには、ＰＣカードだけが接続できるようになる   By adopting the above configuration, the smart card 30 can be connected to one of the two PC card connectors 10 and 11 even though only one smart card control unit 55 is prepared. it can. Only the PC card can be connected to the remaining connectors.

即ち、点線で囲んで示すカード検出部７２，７４と、３個のマルチプレクサ５６，６１，７５と、スマートカード制御部５５は、非準拠カードであるスマートカード３０が２のコネクタ１０，１１の内の１つにパッシブアダプタ２０を介して間接的に接続された場合に、非準拠カード制御部であるスマートカード制御部５５を、スマートカード３０が接続されたコネクタ１０又は１１と準拠カード制御部であるＰＣカード制御部５３又は５８の間に介在させる一方で、上記２つのコネクタ１０，１１の内の残りのコネクタに対するスマートカードカード制御部５５の割り当てを禁止する割り当て制御部Ｃとして機能する。   That is, the card detectors 72 and 74 surrounded by dotted lines, the three multiplexers 56, 61 and 75, and the smart card controller 55 are the non-compliant cards of the two connectors 10 and 11. When the smart card control unit 55, which is a non-compliant card control unit, is indirectly connected to one of the connectors 10 or 11 to which the smart card 30 is connected and the compliant card control unit. While interposing between a certain PC card control unit 53 or 58, it functions as an allocation control unit C that prohibits allocation of the smart card card control unit 55 to the remaining connectors of the two connectors 10 and 11.

上述したように、カード検出部７２と７４は、同じ構成である。以下、図２を参照しつつ、カード検出部７２の構成について説明する。カード検出部７２は、組み合わせ検出回路７６、チャタリング防止回路７７、カード検出制御部７８、及び、切換回路８５で構成される。点線で囲んで示すように、組み合わせ検出回路７６、チャタリング防止回路７７、及び、カード検出制御部７８により、図３に示した従来のカード検出部５４が構成される。   As described above, the card detection units 72 and 74 have the same configuration. Hereinafter, the configuration of the card detection unit 72 will be described with reference to FIG. The card detection unit 72 includes a combination detection circuit 76, a chattering prevention circuit 77, a card detection control unit 78, and a switching circuit 85. As shown by being surrounded by a dotted line, the combination detection circuit 76, the chattering prevention circuit 77, and the card detection control unit 78 constitute the conventional card detection unit 54 shown in FIG.

ＰＣＭＣＩＡに準拠したカードが、ＰＣカード用コネクタ１０に接続されると、ＣＤ１＃とＣＤ２＃がＬｏｗレベルに切り換る。ＣＤ１＃とＣＤ２＃は、カードの誤検出を防止するチャタリング防止回路７７を介してカード検出制御部７８に入力される。カード検出制御部７８は、ＶＳ１ＯＵＴ＃及びＶＳ２ＯＵＴ＃の値を制御して変更する。   When a card compliant with PCMCIA is connected to the PC card connector 10, CD1 # and CD2 # are switched to the low level. CD1 # and CD2 # are input to the card detection control unit 78 via a chattering prevention circuit 77 that prevents erroneous card detection. The card detection control unit 78 controls and changes the values of VS1OUT # and VS2OUT #.

組み合わせ検出回路７６には、接続されたカードの検出用信号としてＣＤ１＃，ＣＤ２＃，ＶＳ１＃，ＶＳ２＃が入力される。組み合わせ検出回路７６は、カード検出制御部７８からＨＩｇｈレベルのラッチイネーブル信号ＬＡＴＥＮが出力された時のＣＤ１＃、ＣＤ２＃、ＶＳ１＃及びＶＳ２＃を保持し、これらの信号の状態変化に基づいて接続されたカードの種類を特定する。組み合わせ検出回路７６は、上記特定したこれらの信号の値に従い、ＰＣＭＣＩＡに準拠する１６ビットカード用イネーブル信号ＣＡＲＤ１６ＥＮ、３２ビットカード用イネーブル信号ＣＡＲＤ３２ＥＮ、スマートカードイネーブル信号ＳＣＥＮ０、不明カードが接続されたことを表す信号ＮＯＴＡＣ０の内、何れか１つをＨｉｇｈレベルに切り換える。   CD1 #, CD2 #, VS1 #, and VS2 # are input to the combination detection circuit 76 as detection signals for the connected cards. The combination detection circuit 76 holds CD1 #, CD2 #, VS1 #, and VS2 # when the high level latch enable signal LATEN is output from the card detection control unit 78, and is connected based on the state change of these signals. Identify the type of card that was played. The combination detection circuit 76 confirms that the 16-bit card enable signal CARD16EN, the 32-bit card enable signal CARD32EN, the smart card enable signal SCEN0, and the unknown card connected in accordance with PCMCIA are connected according to the values of these signals specified above. Any one of the represented signals NOTAC0 is switched to the high level.

組み合わせ検出回路７６の出力する４つの信号の内、１６ビットカード用イネーブル信号ＣＡＲＤ１６ＥＮ、及び、３２ビットカード用イネーブル信号ＣＡＲＤ３２ＥＮは、そのままＰＣカード制御部５３（図１）に出力され、スマートカード・イネーブル信号ＳＣＥＮ０、不明カードが接続されたことを表す信号ＮＯＴＡＣ０は、切換回路８５においてＳＣＥＮ１及びＮＯＴＡＣ０１に変換された後に、ＰＣカード制御部５３（図１）に出力される。   Of the four signals output from the combination detection circuit 76, the 16-bit card enable signal CARD16EN and the 32-bit card enable signal CARD32EN are output to the PC card control unit 53 (FIG. 1) as they are to enable smart card enable. The signal SCEN0 and the signal NOTAC0 indicating that the unknown card is connected are converted into SCEN1 and NOTAC01 in the switching circuit 85, and then output to the PC card control unit 53 (FIG. 1).

切換回路８５には、図１に示すもう一方のコントローラ７３のカード検出部７４より出力されるスマートカードイネーブル信号ＳＣＥＮ２が入力される。切換回路８５は、１個のインバータ７９と、２個のＡＮＤゲート８０，８１と、１個のＯＲゲート８２とで構成されている。２入力ＡＮＤゲート８０の一方の信号入力端子には、スマートカードイネーブル信号ＳＣＥＮ０が入力され、残りの信号入力端子には、信号ＳＣＥＮ２をインバータ７９により反転した信号が入力される。ＡＮＤゲート８０の出力は、信号ＳＣＥＮ１として出力される。   A smart card enable signal SCEN2 output from the card detection unit 74 of the other controller 73 shown in FIG. The switching circuit 85 includes one inverter 79, two AND gates 80 and 81, and one OR gate 82. The smart card enable signal SCEN0 is input to one signal input terminal of the 2-input AND gate 80, and a signal obtained by inverting the signal SCEN2 by the inverter 79 is input to the remaining signal input terminals. The output of the AND gate 80 is output as a signal SCEN1.

また、２入力ＡＮＤゲート８１の一方の信号入力端子には、信号ＳＣＥＮ０が入力され、残りの信号入力端子には、信号ＳＣＥＮ２が入力される。当該ＡＮＤゲート８１の出力は、２入力ＯＲゲート８２の一方の信号入力端子に入力される。ＯＲゲート８２の残りの信号入力端子には、信号ＮＯＴＡＣ０が入力されている。ＯＲゲート８２の出力は、信号ＮＯＴＡＣ１として出力される。   The signal SCEN0 is input to one signal input terminal of the 2-input AND gate 81, and the signal SCEN2 is input to the remaining signal input terminals. The output of the AND gate 81 is input to one signal input terminal of the 2-input OR gate 82. The signal NOTAC 0 is input to the remaining signal input terminals of the OR gate 82. The output of the OR gate 82 is output as the signal NOTAC1.

上記構成の切換回路８５では、信号ＳＣＥＮ２がＬｏｗレベルの時、即ち、もう一方のコネクタ１１にスマートカードが接続されていない時には、組み合わせ回路７６から出力された信号ＳＣＥＮ０及び信号ＮＯＴＡＣ０を、そのまま信号ＳＣＥＮ１及び信号ＮＯＴＡＣ１として出力する。   In the switching circuit 85 configured as described above, when the signal SCEN2 is at the low level, that is, when the smart card is not connected to the other connector 11, the signal SCEN0 and the signal NOTAC0 output from the combinational circuit 76 are directly used as the signal SCEN1. And it outputs as a signal NOTAC1.

他方、信号ＳＣＥＮ２がＨｉｇｈレベルの時、即ち、もう一方のコネクタ１１にスマートカードが接続されている時、コネクタ１０にスマートカードが接続されて信号ＳＣＥＮ０がＨｉｇｈレベルになった場合には、既にコネクタ１１に接続されているスマートカードがスマートカード制御部５５を占有しているため、強制的に不明カードであると判断を変更して、Ｌｏｗレベルの信号ＳＣＥＮ１を出力すると共に、Ｈｉｇｈレベルの信号ＮＯＴＡＣ１を出力する。   On the other hand, when the signal SCEN2 is at the high level, that is, when the smart card is connected to the other connector 11, the smart card is connected to the connector 10 and the signal SCEN0 is at the high level. 11 occupies the smart card control unit 55, forcibly changes the determination that the card is an unknown card, and outputs a low level signal SCEN1 and a high level signal NOTAC1. Is output.

上記構成のカード検出回路７２及び７４を有する割り当て制御部Ｃを設けたことにより、２個のＰＣカード用コネクタにおいて、１個のスマートカード制御部を共有することができる。これにより、特に、スマートカードを使用するコネクタを意識することなく、ＰＣカード及びスマートカードを使用することができる状態を維持しつつも、ＰＣカード・コントローラの構成の簡単化を図ることができた。   By providing the allocation control unit C having the card detection circuits 72 and 74 having the above-described configuration, one smart card control unit can be shared by two PC card connectors. As a result, the configuration of the PC card controller can be simplified while maintaining the state where the PC card and the smart card can be used without being particularly aware of the connector using the smart card. .

実施の形態に係るカード認識システムの構成を示す図である。It is a figure which shows the structure of the card | curd recognition system which concerns on embodiment. カード検出部の構成を示す図である。It is a figure which shows the structure of a card | curd detection part. 従来のカード認識システムの構成を示す図である。It is a figure which shows the structure of the conventional card | curd recognition system.

符号の説明Explanation of symbols

１０，１１ ＰＣカード用コネクタ、２０ パッシブアダプタ、３０ スマートカード、５５ スマートカード制御部、７０ ＰＣカード・コントローラ、７１ 第１コントローラ、７３ 第２コントローラ、７５ マルチプレクサ、１００ コンピュータ。
10, 11 PC card connector, 20 passive adapter, 30 smart card, 55 smart card control unit, 70 PC card controller, 71 first controller, 73 second controller, 75 multiplexer, 100 computer.

Claims (3)

複数のコネクタと、各コネクタに接続されたカードの内、規格に準拠している準拠カードを認識する準拠カード制御部とを備えるカード認識システムにおいて、
上記規格に準拠していない非準拠カードを準拠カードとして上記準拠カード制御部に認識させる非準拠カード制御部であって、２以上のコネクタに１個の割合で割り当てた非準拠カード制御部と、
非準拠カードが上記２以上のコネクタの内の１つに直接又はアダプタを介して間接的に接続された場合に、非準拠カード制御部を上記非準拠カードが接続されたコネクタと準拠カード制御部の間に介在させる一方で、上記２以上のコネクタの内の残りのコネクタに対する非準拠カード制御部の割り当てを禁止する割り当て制御部とを備えたことを特徴とするカード認識システム。 In a card recognition system comprising a plurality of connectors and a compliant card control unit that recognizes a compliant card that conforms to a standard among the cards connected to each connector.
A non-compliant card control unit that causes the non-compliant card control unit to recognize a non-compliant card that does not comply with the above standard as a compliant card, and a non-compliant card control unit assigned to one or more connectors at a rate of one;
When a non-compliant card is connected directly to one of the two or more connectors or indirectly via an adapter, the non-compliant card controller is connected to the connector to which the non-compliant card is connected and the compliant card controller. A card recognition system comprising: an allocation control unit that prohibits allocation of a non-compliant card control unit to the remaining one of the two or more connectors while being interposed between the two and more connectors. 上記割り当て制御部は、非準拠カード制御部が割り当てられている２以上のコネクタの内の１つのコネクタに接続されたカードが準拠カードであるのか、又は、非準拠カードであるのかを検出するカード検出部と、上記カード検出部が準拠カードを検出した場合、当該コネクタと準拠カード制御部とを接続し、非準拠カードを検出した場合、当該コネクタに割り当てられている非準拠カード制御部を当該コネクタと準拠カード制御部の間に介在させるマルチプレクサとで構成され、
上記カード検出部は、非準拠カードを検出した場合、上記２以上のコネクタの内の残りのコネクタにおける非準拠カードの検出を行わないことを特徴とするカード認識システム。 The allocation control unit detects whether a card connected to one of the two or more connectors to which the non-compliant card control unit is assigned is a compliant card or a non-compliant card. When the detection unit and the card detection unit detect a compliant card, the connector and the compliant card control unit are connected. When a non-compliant card is detected, the non-compliant card control unit assigned to the connector is Consists of a multiplexer interposed between the connector and the compliant card controller,
The card detection system, wherein when the non-compliant card is detected, the non-compliant card is not detected in the remaining connectors of the two or more connectors. 上記規格がＰＣＭＣＩＡであり、非準拠カードがスマートカードである請求項１又は請求項２に記載のカード認識システム。
The card recognition system according to claim 1, wherein the standard is PCMCIA, and the non-compliant card is a smart card.
JP2003302789A 2003-08-27 2003-08-27 Card recognition system Expired - Fee Related JP4105608B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003302789A JP4105608B2 (en) 2003-08-27 2003-08-27 Card recognition system
US10/925,461 US7383982B2 (en) 2003-08-27 2004-08-24 Card recognition system for recognizing standard card and non-standard card
TW093125579A TWI351609B (en) 2003-08-27 2004-08-26 Card recognition system for recognizing standard c
CNB2004101005494A CN100440242C (en) 2003-08-27 2004-08-27 Card recognition system for recognizing standard card and non-standard card
US12/127,452 US7712659B2 (en) 2003-08-27 2008-05-27 Card recognition system for recognizing standard card and non-standard card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003302789A JP4105608B2 (en) 2003-08-27 2003-08-27 Card recognition system

Publications (2)

Publication Number Publication Date
JP2005071233A true JP2005071233A (en) 2005-03-17
JP4105608B2 JP4105608B2 (en) 2008-06-25

Family

ID=34406966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302789A Expired - Fee Related JP4105608B2 (en) 2003-08-27 2003-08-27 Card recognition system

Country Status (1)

Country Link
JP (1) JP4105608B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221258A (en) * 2011-04-08 2012-11-12 Fujitsu Ltd Information processing apparatus, connection method and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221258A (en) * 2011-04-08 2012-11-12 Fujitsu Ltd Information processing apparatus, connection method and program

Also Published As

Publication number Publication date
JP4105608B2 (en) 2008-06-25

Similar Documents

Publication Publication Date Title
US6913196B2 (en) Dual mode controller for ISO7816 and USB enabled smart cards
US6941405B2 (en) System and method capable of offloading converter/controller-specific tasks to a system microprocessor
US7412553B2 (en) Enhanced protocol conversion system capable of providing offloaded protocol instruction processing
US7694029B2 (en) Detecting miscabling in a storage area network
US6925510B2 (en) Peripheral or memory device having a combined ISA bus and LPC bus
US20050077355A1 (en) Card recognition system for recognizing standard card and non-standard card
JP2010086524A (en) Bridge device with function to save power
WO1998018080A1 (en) Enabling pci configuration space for multiple functions
US6766401B2 (en) Increasing control information from a single general purpose input/output (GPIO) mechanism
US5163145A (en) Circuit for determining between a first or second type CPU at reset by examining upper M bits of initial memory reference
US7343526B2 (en) Low cost compliance test system and method
US6145044A (en) PCI bus bridge with transaction forwarding controller for avoiding data transfer errors
JP4105608B2 (en) Card recognition system
US20070299929A1 (en) Client device interface for portable communication devices
US20150026367A1 (en) Computer device and identification device therein
US6598109B1 (en) Method and apparatus for connecting between standard mini PCI component and non-standard mini PCI component based on selected signal lines and signal pins
US20060095626A1 (en) Multifunction adapter
US20120124253A1 (en) Switch circuit and method for switching input/output port and electronic device using the same
US6826628B2 (en) PCI-PCMCIA smart card reader
KR100764743B1 (en) Memory card including reset control unit and reset control method thereof
US6919878B2 (en) Keyboard/mouse switching controller
US6374318B1 (en) Filter-circuit for computer system bus
JP2009187172A (en) Server and case of the same
US7409484B2 (en) Integrated circuit having reduced pin count
US7103692B2 (en) Method and apparatus for an I/O controller to alert an external system management controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080327

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees