JP2005064581A

JP2005064581A - Diversity receiving circuit

Info

Publication number: JP2005064581A
Application number: JP2003207383A
Authority: JP
Inventors: Kazuo Takayama; 一男高山; Junji Hashimoto; 順次橋本
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2003-08-12
Filing date: 2003-08-12
Publication date: 2005-03-10

Abstract

<P>PROBLEM TO BE SOLVED: To provide a diversity receiving circuit that adopts an OFDM system to demodulate and combine a plurality of received signals obtained by separately receiving a plurality of orthogonal modulation signals at a transmitter side and that is downsized and eliminates the occurrence of signal delays among a plurality of chips. <P>SOLUTION: The diversity receiving circuit is provided with: a plurality of OFDM demodulation sections 3-1, 3-2 for demodulating the plurality of received signals obtained by separately receiving a plurality of orthogonal modulation signals from a plurality of transmission stations; a plurality of demodulation signal interpolation processing sections 4-1, 4-2 for applying signal interpolation processing to a plurality of demodulated signals and correcting the distortion of each of the demodulation signals; and a demodulation signal combination section 5 for combining the plurality of demodulation signals from the plurality of demodulation signal interpolation processing sections to extract objective information. A shared memory 7 for storing data used when the signal interpolation processing is applied to the plurality of demodulation signals, and the plurality of OFDM demodulation sections, the plurality of demodulation signal interpolation processing sections, the demodulation signal combination section, and the shared memory are constituted of a package of a one-chip semiconductor integrated circuit. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重（通常、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌｆｒｅｑｕｅｎｃｙｄｉｖｉｓｉｏｎｍｕｌｔｉｐｌｅｘ）と呼ばれる）方式を使用して複数の送信局からそれぞれ送信された複数の直交変調信号を別個に受信して得られる複数の受信信号をそれぞれ復調して合成することにより、ダイバーシティ受信方式により目的とする情報（データ）を取り出すためのダイバーシティ受信回路に関する。
【０００２】
車載用ディジタルテレビ等を用いた移動通信の分野においては、周波数帯域の利用効率を高くして多数の情報を効率良く伝送するために、これらの情報に対応させて複数のキャリア（搬送波）の振幅および位相を変調して得られる複数の直交変調信号を一度に送信することができるようなＯＦＤＭ方式の情報伝送が一般に行われている。さらに、移動通信の分野においては、走行車等の移動体の移動に伴って複数のキャリアの振幅および位相が時系列的に変動するマルチパス時のフェージングの影響を最小限に抑えるために、複数の送信局から別々の伝送路を介してそれぞれ送信された複数の直交変調信号を別個の受信局にてそれぞれ受信して復調することができるようなＯＦＤＭ方式のダイバーシティ受信回路が一般に用いられている。
【０００３】
特に、本発明は、車載用ディジタルテレビの復調回路等に使用されるＯＦＤＭ方式のダイバーシティ受信回路の小型化を図るために、上記のダイバーシティ受信回路をＬＳＩ（ｌａｒｇｅｓｃａｌｅｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ：大規模集積回路）等の半導体集積回路のチップに搭載した構成に関するものである。
【０００４】
【従来の技術】
図９は、従来のダイバーシティ受信回路の一例を示すブロック図である。ただし、ここでは、２つの異なる送信局からＯＦＤＭ方式でそれぞれ送信された２種の直交変調信号を別個に受信して復調するような２つの復調回路からなるＯＦＤＭ方式のダイバーシティ受信回路であって、移動通信用の車載用ディジタルテレビの復調回路に使用されるダイバーシティ受信回路の構成を代表して示すこととする。
【０００５】
さらに、ここでは、上記２種の直交変調信号の各々は、周波数軸方向に互いに直交して配置された複数のキャリア、目的とする情報に応じて上記キャリアの振幅および位相が変調された状態で時間軸方向に配置された複数のデータシンボル、および、周波数軸方向および時間軸方向に対し分散して配置された基準用の複数のパイロットシンボルにより構成される。ここで、「シンボル」とは、一定の周期で伝送される情報（データ）の単位を指している。
【０００６】
図９に示すダイバーシティ受信回路において、２つの異なる送信局からそれぞれ送信された２種の直交変調信号を互いに独立して受信するための第１の受信アンテナＡＴ−１および第２の受信アンテナＡＴ−２が設けられている。これらの第１および第２の受信アンテナＡＴ−１、ＡＴ−２により受信された受信信号は、通常の復調回路による復調処理が困難な高周波信号であるため、上記復調処理が容易に行えるような中間周波信号に変換する必要がある。
【０００７】
それゆえに、第１の受信アンテナＡＴ−１および第２の受信アンテナＡＴ−２からそれぞれ取り出された高周波の受信信号を中間周波信号に変換するための第１の高周波信号／中間周波信号（ＲＦ／ＩＦ）変換部（以下、第１のＲＦ／ＩＦ変換部と略記する）１−１および第２の高周波信号／中間周波信号（以下、第２のＲＦ／ＩＦ変換部と略記する）変換部１−２が設けられている。ここで、第１のＲＦ／ＩＦ変換部１−１にて変換された第１の中間周波信号Ｓｉｎ１は、第１の復調回路に入力され、また一方で、第２のＲＦ／ＩＦ変換部１−２にて変換された第２の中間周波信号Ｓｉｎ２は、第２の復調回路に入力される。
【０００８】
さらに、図９のダイバーシティ受信回路において、第１の復調回路は、アナログ形式の第１の中間周波信号Ｓｉｎ１をディジタル形式の中間周波信号に変換する第１のアナログ／ディジタル・コンバータ（以下、第１のＡ／Ｄコンバータと略記する）１０２−１と、この第１のＡ／Ｄコンバータ１０２−１から取り出されたディジタル形式の中間周波信号を高速フーリエ変換（ｆａｓｔＦｏｕｒｉｅｒｔｒａｎｓｆｏｒｍ：通常、ＦＦＴと略記される）等により復調する第１のＯＦＤＭ復調部１０３−１と、この第１のＯＦＤＭ復調部１０３−１にて復調された復調信号に対する信号補間処理を行って上記復調信号の歪みを補正するための第１の復調信号補間処理部１０４−１とを備えている。
【０００９】
上記の第１の復調回路内の第１のＡ／Ｄコンバータ１０２−１、第１のＯＦＤＭ復調部１０３−１および第１の復調信号補間処理部１０４−１は、ロジック系の回路により構成され、一つのチップ（例えば、第１のチップ１８−１）からなる半導体集積回路に搭載される。
【００１０】
より詳しく説明すると、上記第１の復調信号補間処理部１０４−１では、移動体の移動に伴って発生する複数のキャリアの振幅および位相の時間変動による歪みを補正して元の状態に戻すために、複数のパイロットシンボルの中で任意の２点間の分散パイロット（ｓｃａｔｔｅｒｅｄｐｉｌｏｔ）シンボルを使用して時間軸方向の複数のデータシンボルの直線補間を行っていた。これによって、複数のキャリアの振幅および位相の時間変動による歪みが補正された状態の第１の補正復調信号Ｓｐ１が、第１の復調信号補間処理部１０４−１から出力される。
【００１１】
ここで、時間軸方向の複数のデータシンボルの直線補間を行う際に、この直線補間に関連した演算処理を行うための多数のデータが必要になる。この多数のデータを一括して保持するために、ＤＲＡＭ（ｄｙｎａｍｉｃｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ：ダイナミック・ランダム・アクセス・メモリ）等の高速大容量のメモリ（例えば、第１のメモリ１０７−１）が、第１の復調回路の外部に設けられている。この外付けの第１のメモリ１０７−１も、一つのチップからなる半導体集積回路に搭載される。
【００１２】
また一方で、第２の復調回路は、アナログ形式の第２の中間周波信号Ｓｉｎ２をディジタル形式の中間周波信号に変換する第２のアナログ／ディジタル・コンバータ（以下、第２のＡ／Ｄコンバータと略記する）１０２−２と、この第２のＡ／Ｄコンバータ１０２−２から取り出されたディジタル形式の中間周波信号を高速フーリエ変換等により復調する第２のＯＦＤＭ復調部１０３−２と、この第２のＯＦＤＭ復調部１０３−２にて復調された復調信号に対する信号補間処理を行って上記復調信号の歪みを補正するための第２の復調信号補間処理部１０４−２とを備えている。
【００１３】
より詳しく説明すると、上記第２の復調信号補間処理部１０４−２では、前述の第１の復調信号補間処理部１０４−１の場合と同様に、複数のキャリアの振幅および位相の時間変動による歪みを補正して元の状態に戻すために、複数のパイロットシンボルの中で任意の２点間の分散パイロットシンボルを使用して時間軸方向の複数のデータシンボルの直線補間を行っていた。これによって、複数のキャリアの振幅および位相の時間変動による歪みが補正された状態の第２の補正復調信号Ｓｐ２が、第２の復調信号補間処理部１０４−２から出力される。
【００１４】
上記の第２の復調回路内の第２のＡ／Ｄコンバータ１０２−２、第２のＯＦＤＭ復調部１０３−２および第２の復調信号補間処理部１０４−２は、ロジック系の回路により構成され、前述の第１の復調回路の場合と同様に、一つのチップ（例えば、第２のチップ１８−２）からなる半導体集積回路に搭載される。
【００１５】
ここでも、前述の第１の復調回路の場合と同様に、時間軸方向の複数のデータシンボルの直線補間を行う際に、この直線補間に関連した演算処理を行うための多数のデータが必要になる。この多数のデータを一括して保持するために、ＤＲＡＭ等の高速大容量のメモリ（例えば、第２のメモリ１０７−２）が、第２の復調回路の外部に設けられている。この外付けの第２のメモリ１０７−２も、一つのチップからなる半導体集積回路に搭載される。
【００１６】
さらに、上記第２の復調回路は、第１の復調信号補間処理部１０４−１および第２の復調信号補間処理部１０４−２からそれぞれ出力された第１の補正復調信号Ｓｐ１および第２の補正復調信号Ｓｐ２の重み付けを行って両信号を合成する復調信号合成部１０５と、この復調信号合成部１０５から取り出された合成復調信号に含まれる誤り訂正用符号の復号処理を行って合成復調信号の誤りを訂正する誤り訂正処理部１０６とを備えている。この誤り訂正処理部１０６から、誤り訂正が施された復調信号Ｓｏｕｔが出力され、目的とする情報が最終的に取り出される。
【００１７】
上記の復調信号合成部１０５および誤り訂正処理部１０６もまた、ロジック系の回路により構成され、前述の第２のＡ／Ｄコンバータ１０２−２、第２のＯＦＤＭ復調部１０３−２および第２の復調信号補間処理部１０４−２と一緒に、第２のチップ１８−２からなる半導体集積回路に搭載される。
【００１８】
なお、上記の復調信号合成部１０５および誤り訂正処理部１０６は、第１の復調回路内の第１のＡ／Ｄコンバータ１０２−１、第１のＯＦＤＭ復調部１０３−１および第１の復調信号補間処理部１０４−１と一緒に、第１のチップ１８−１からなる半導体集積回路に搭載してもよい。
【００１９】
図９に示すような従来のＯＦＤＭ方式のダイバーシティ受信回路においては、ロジック系の回路からなる第１の復調回路および第２の復調回路は、それぞれ別個のプロセスにより作製された半導体集積回路に搭載され、最終的に２つのチップ（図９では、第１のチップ１８−１および第２のチップ１８−２）により構成されていた。さらに、外付けのＤＲＡＭ等の第１および第２のメモリ１０７−１、１０７−２も、それぞれ別々のプロセスにより作製された半導体集積回路に搭載され、最終的に２つのチップにより構成されていた。換言すれば、図９の従来のダイバーシティ受信回路は、合計４つのチップにより構成されていた。
【００２０】
なお、下記の先行技術文献においては、ロジック系の回路を一つのチップにより構成したダイバーシティ受信回路の例が開示されている。ただし、この先行技術文献においては、復調信号に対する信号補間処理を行う復調信号補間処理部等を含めた復調回路の詳細な構成は記述されていない。さらに、外付けのＤＲＡＭ等のメモリに関する記述もなされていない。
【００２１】
【特許文献１】
特許第２６９０３００号公報
【００２２】
【発明が解決しようとする課題】
上記のとおり、従来のＯＦＤＭ方式のダイバーシティ受信回路においては、ロジック系の回路と外付けのＤＲＡＭ等のメモリとが、別々のチップからなる半導体集積回路により構成されていた。それゆえに、これらの複数のチップを別々のパッケージとして実装する場合の占有面積が大きくなり、ダイバーシティ受信回路の小型化が図れなくなると問題が生じてきた。さらに、複数のチップ間の配線数が多くなり、信号の遅延が無視できなくなるという問題も生じてきた。
【００２３】
また一方で、従来のＯＦＤＭ方式のダイバーシティ受信回路においては、復調信号に対する信号補間処理を行う際に、複数のパイロットシンボルの中で任意の２点間の分散パイロットシンボルを使用して時間軸方向の複数のデータシンボルの直線補間を行っていた。しかしながら、この直線補間による信号補間処理の精度はそれほど高くないので、移動体が高速で移動する場合の移動通信に適用することが難しくなる。このため、直線補間よりも高精度の信号補間処理を行うことが必要になってきた。しかしながら、このような高精度の信号補間処理を行うためには、外付けのＤＲＡＭ等のメモリの容量をさらに大きくしなければならない。それゆえに、ダイバーシティ受信回路の小型化を図るために、ロジック系の回路と外付けのＤＲＡＭ等のメモリとを一つのチップにより構成することがますます難しくなってきた。
【００２４】
本発明は上記問題点に鑑みてなされたものであり、車載用ディジタルテレビの復調回路等に使用されるＯＦＤＭ方式のダイバーシティ受信回路の小型化が図れると共に、複数のチップ間の配線により生ずる信号の遅延の問題が解消され、かつ、復調信号に対する信号補間処理を高精度にて行うことが可能なダイバーシティ受信回路を提供することを目的とするものである。
【００２５】
【課題を解決するための手段】
上記問題点を解決するために、本発明のダイバーシティ受信回路は、複数の送信局から直交周波数分割多重方式（以後、ＯＦＤＭ方式と略記する）でそれぞれ送信された複数の直交変調信号を別個に受信して得られる複数の受信信号をそれぞれ復調する複数の直交周波数分割多重方式復調部（以後、ＯＦＤＭ復調部と略記する）と、これらの複数のＯＦＤＭ復調部にて復調された複数の復調信号に対する信号補間処理を行って上記複数の復調信号の歪みをそれぞれ補正するための複数の復調信号補間処理部と、上記複数の復調信号補間処理部からそれぞれ出力された複数の復調信号を合成して目的とする情報を取り出す復調信号合成部とを備え、上記複数の復調信号補間処理部にて上記信号補間処理を行う際に使用されるデータを一括して保持する共有のメモリを有しており、上記複数のＯＦＤＭ復調部、上記複数の復調信号補間処理部、上記復調信号合成部および上記共有のメモリが、一つのチップからなる半導体集積回路のパッケージにより構成されるダイバーシティ受信回路を提供する。
【００２６】
好ましくは、本発明のダイバーシティ受信回路において、上記複数の直交変調信号の各々が、周波数軸方向に配置された複数のキャリア、時間軸方向に配置された複数のデータシンボル、および、周波数軸方向および時間軸方向に対し分散して配置された基準用の複数のパイロットシンボルにより構成される場合、上記複数の復調信号補間処理部の各々は、数点間の上記パイロットシンボルに基づき、非巡回形フィルタ（すなわち、ＦＩＲ（ｆｉｎｉｔｅｉｍｐｕｌｓｅｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルタ）を使用して上記複数のデータシンボルの時間軸方向に関する信号補間処理を行うことにより、上記複数のデータシンボルの歪みを補正するようになっている。
【００２７】
また一方で、本発明の実施態様に係るダイバーシティ受信回路は、２つの送信局からＯＦＤＭ方式でそれぞれ送信された２種の直交変調信号を別個に受信して得られる２種の受信信号をそれぞれ復調する第１のＯＦＤＭ復調部および第２のＯＦＤＭ復調部と、上記第１および第２のＯＦＤＭ復調部にて復調された２種の復調信号に対する信号補間処理を行って上記２種の復調信号の歪みをそれぞれ補正するための第１の復調信号補間処理部および第２の復調信号補間処理部と、上記第１および第２の復調信号補間処理部からそれぞれ出力された２種の復調信号を合成して目的とする情報を取り出す復調信号合成部とを備え、上記第１および第２の復調信号補間処理部にて上記信号補間処理を行う際に使用されるデータを一括して保持する共有のメモリを有しており、上記第１および第２のＯＦＤＭ復調部、上記第１および第２の復調信号補間処理部、上記復調信号合成部および上記共有のメモリが、一つのチップからなる半導体集積回路のパッケージにより構成されるダイバーシティ受信回路を提供する。
【００２８】
好ましくは、本発明のダイバーシティ受信回路において、上記２種の直交変調信号の各々が、周波数軸方向に配置された複数のキャリア、時間軸方向に配置された複数のデータシンボル、および、周波数軸方向および時間軸方向に対し分散して配置された基準用の複数のパイロットシンボルにより構成される場合、上記第１および第２の復調信号補間処理部の各々は、数点間の上記パイロットシンボルに基づき、非巡回形フィルタを使用して上記複数のデータシンボルの時間軸方向に関する信号補間処理を行うことにより、上記複数のデータシンボルの歪みを補正するようになっている。
【００２９】
要約すれば、本発明のダイバーシティ受信回路では、複数の復調信号補間処理部にて信号補間処理を行う際に使用されるデータを共有のＤＲＡＭ等のメモリに保持するようにしているので、複数のＯＦＤＭ復調部、複数の復調信号補間処理部および復調信号合成部のようなロジック系の回路と共有のＤＲＡＭ等のメモリとを、一つのチップからなる半導体集積回路のパッケージにまとめて構成することができる。それゆえに、ダイバーシティ受信回路の小型化が図れると共に、複数のチップ間の配線数が大幅に減少して信号の遅延が顕著に軽減される。
【００３０】
特に、本発明のダイバーシティ受信回路では、復調信号に対する信号補間処理を行う際に、複数のパイロットシンボルの中で数点間の分散パイロットシンボルに基づき、非巡回形のＦＩＲフィルタを使用して複数のデータシンボルの時間軸方向に関する信号補間処理を行っているので、信号補間処理の精度が従来よりもはるかに高くなる。
【００３１】
それゆえに、本発明のダイバーシティ受信回路を、移動体が高速で移動する場合の移動通信に適用することが可能になる。この場合、復調信号に対する信号補間処理を行う際に比較的大きな容量のメモリが必要になるが、前述のように、信号補間処理を行う際に使用されるデータを共有のメモリに保持することによって、ロジック系の回路と共有のメモリとを一つのチップにまとめて構成することができるようになる。
【００３２】
【発明の実施の形態】
以下、添付図面（図１〜図８）を参照しながら、本発明の好ましい実施例の構成およびその動作を説明する。
【００３３】
図１は、本発明の一実施例の構成を示すブロック図である。ただし、ここでは、２つの異なる送信局からＯＦＤＭ方式で２種の直交変調信号をそれぞれ送信した場合に、上記２種の直交変調信号を２つの異なる受信局にてそれぞれ受信して復調することができるようなＯＦＤＭ方式のダイバーシティ受信回路の構成を例示する。なお、これ以降、前述した構成要素と同様のものについては、同一の参照番号または参照符号を付して表すこととする。
【００３４】
さらに、ここでは、上記２種の直交変調信号の各々は、周波数軸方向に互いに直交して配置された複数のキャリア、目的とする情報に応じて上記キャリアの振幅および位相が変調された状態で時間軸方向に配置された複数のデータシンボル、および、周波数軸方向および時間軸方向に対し分散して配置された基準用の複数のパイロットシンボルにより構成される。
【００３５】
図１の実施例に係るダイバーシティ受信回路においては、第１の復調回路および第２の復調回路のようなロジック系の回路と、復調信号に対する信号補間処理を行う際に使用されるデータを一括して保持するためのＤＲＡＭ等の共有のメモリ７とを、一つのチップからなる半導体集積回路８に搭載するようにしている。さらに、この半導体集積回路８をＳＩＰ（ｓｙｓｔｅｍｉｎｐａｃｋａｇｅ）等の一つのパッケージにまとめて構成するようにしている。
【００３６】
より詳しく説明すると、図１の実施例に係るダイバーシティ受信回路においては、前述の従来のダイバーシティ受信回路（図９参照）の場合と同様に、２つの異なる送信局からそれぞれ送信された２種の直交変調信号を互いに独立して受信するための第１の受信アンテナＡＴ−１および第２の受信アンテナＡＴ−２が、２つの異なる受信局にそれぞれ設けられている。これらの第１および第２の受信アンテナＡＴ−１、ＡＴ−２により受信された受信信号は、通常の復調回路による復調処理が困難な高周波信号であるため、上記復調処理が容易に行えるような中間周波信号に変換する必要がある。
【００３７】
それゆえに、図１の実施例に係るダイバーシティ受信回路では、前述の従来のダイバーシティ受信回路（図９参照）の場合と同様に、第１の受信アンテナＡＴ−１および第１の受信アンテナＡＴ−２からそれぞれ取り出された高周波の受信信号を中間周波信号に変換するための第１のＲＦ／ＩＦ変換部１−１および第２のＲＦ／ＩＦ変換部１−２が設けられている。ここで、第１のＲＦ／ＩＦ変換部１−１にて変換された第１の中間周波信号Ｓｉｎ１は、第１の復調回路に入力され、また一方で、第２のＲＦ／ＩＦ変換部１−２にて変換された第２の中間周波信号Ｓｉｎ２は、第２の復調回路に入力される。
【００３８】
さらに、図１の実施例に係るダイバーシティ受信回路において、第１の復調回路は、アナログ形式の第１の中間周波信号Ｓｉｎ１をディジタル形式の中間周波信号に変換する第１のアナログ／ディジタル・コンバータ（以下、第１のＡ／Ｄコンバータと略記する）２−１と、この第１のＡ／Ｄコンバータ２−１から取り出されたディジタル形式の中間周波信号を高速フーリエ変換等により復調する第１のＯＦＤＭ復調部３−１と、この第１のＯＦＤＭ復調部３−１にて復調された復調信号に対する信号補間処理を行って上記復調信号の歪みを補正するための第１の復調信号補間処理部４−１とを備えている。上記の第１のＡ／Ｄコンバータ２−１および第１のＯＦＤＭ復調部３−１は、前述の従来のダイバーシティ受信回路（図９参照）における第１のＡ／Ｄコンバータ１０２−１および第１のＯＦＤＭ復調部１０３−１にほぼ対応するものである。
【００３９】
さらに、上記第１の復調信号補間処理部４−１では、移動体の移動に伴って発生する複数のキャリアの振幅および位相の時間変動による歪みを補正して元の状態に戻すために、複数のパイロットシンボルの中で数点間に分散して配置された分散パイロットシンボルを使用して時間軸方向（および周波数軸方向）の複数のデータシンボルの信号補間処理を行っている。このような数点間の分散パイロットシンボルによる信号補間処理では、非巡回形のＦＩＲフィルタの係数データを調整して実際のキャリアの振幅および位相の時間変動による歪みを高精度にて打ち消すことで上記歪みを補正するようにしているので、従来の直線補間の場合よりも信号補間処理の精度がはるかに高くなる。これによって、複数のキャリアの振幅および位相の時間変動による歪みが高精度にて補正された状態の第１の補正復調信号Ｓｐ１が、第１の復調信号補間処理部４−１から出力される。
【００４０】
ここで、時間軸方向の複数のデータシンボルの信号補間処理を行う際に、この信号補間処理に関連したＦＩＲフィルタの調整用の係数データや各種の演算処理を行うための多数のデータが必要になる。この場合、多数のデータを一括して保持するための高速大容量のメモリとして、従来の直線補間の場合よりもはるかに大きな容量のメモリが必要になる。図１の実施例においては、このような高速大容量のメモリとして共有のメモリ７を設けることによって、時間軸方向の複数のデータシンボルの信号補間処理を行う際に、第１の復調回路および第２の復調回路の信号補間処理に必要なメモリの容量を実質的に節減することができる。
【００４１】
また一方で、第２の復調回路は、アナログ形式の第２の中間周波信号Ｓｉｎ２をディジタル形式の中間周波信号に変換する第２のアナログ／ディジタル・コンバータ（以下、第２のＡ／Ｄコンバータと略記する）２−２と、この第２のＡ／Ｄコンバータ２−２から取り出されたディジタル形式の中間周波信号を高速フーリエ変換等により復調する第２のＯＦＤＭ復調部３−２と、この第２のＯＦＤＭ復調部３−２にて復調された復調信号に対する信号補間処理を行って上記復調信号の歪みを補正するための第２の復調信号補間処理部４−２とを備えている。上記の第２のＡ／Ｄコンバータ２−２および第２のＯＦＤＭ復調部３−２は、前述の従来のダイバーシティ受信回路（図９参照）における第２のＡ／Ｄコンバータ１０２−２および第２のＯＦＤＭ復調部１０３−２にほぼ対応するものである。
【００４２】
さらに、上記第２の復調信号補間処理部４−２では、移動体の移動に伴って発生する複数のキャリアの振幅および位相の時間変動による歪みを補正して元の状態に戻すために、複数のパイロットシンボルの中で数点間に分散して配置された分散パイロットシンボルを使用して時間軸方向（および周波数軸方向）の複数のデータシンボルの信号補間処理を行っている。このような数点間の分散パイロットシンボルによる信号補間処理では、前述の第１の復調信号補間処理部４−１の場合と同様に、非巡回形のＦＩＲフィルタの係数データを調整して実際のキャリアの振幅および位相の時間変動による歪みを高精度にて打ち消すことで上記歪みを補正するようにしているので、従来の直線補間の場合よりも信号補間処理の精度がはるかに高くなる。これによって、複数のキャリアの振幅および位相の時間変動による歪みが高精度にて補正された状態の第２の補正復調信号Ｓｐ２が、第２の復調信号補間処理部４−２から出力される。
【００４３】
ここでも、前述の第１の復調信号補間処理部４−１の場合と同様に、時間軸方向の複数のデータシンボルの信号補間処理を行う際に、この信号補間処理に関連したＦＩＲフィルタの調整用の係数データや各種の演算処理を行うための多数のデータが必要になる。この場合、多数のデータを一括して保持するための高速大容量のメモリとして、従来の直線補間の場合よりもはるかに大きな容量のメモリが必要になる。前述のように、図１の実施例においては、このような高速大容量のメモリとして共有のメモリ７を設けることによって、上記信号補間処理に必要なメモリの容量を実質的に節減することができる。
【００４４】
さらに、上記第２の復調回路は、第１の復調信号補間処理部４−１および第２の復調信号補間処理部４−２からそれぞれ出力された第１の補正復調信号Ｓｐ１および第２の補正復調信号Ｓｐ２の重み付けを行って両信号を合成する復調信号合成部５と、この復調信号合成部５から取り出された合成復調信号に含まれる誤り訂正用符号の復号処理を行って合成復調信号の誤りを訂正する誤り訂正処理部６とを備えている。この誤り訂正処理部６から、誤り訂正が施された復調信号Ｓｏｕｔが出力され、目的とする情報が最終的に取り出される。上記の復調信号合成部５および誤り訂正処理部６は、前述の従来のダイバーシティ受信回路（図９参照）における復調信号合成部１０５および誤り訂正処理部１０６にほぼ対応するものである。
【００４５】
図１の実施例に係るダイバーシティ受信回路において、第１の復調回路内の第１のＡ／Ｄコンバータ２−１、第１のＯＦＤＭ復調部３−１および第１の復調信号補間処理部４−１と、第２の復調回路内の第２のＡ／Ｄコンバータ２−２、第２のＯＦＤＭ復調部３−２、第２の復調信号補間処理部４−２、復調信号合成部５および誤り訂正処理部６は、いずれもロジック系の回路により構成される。また一方で、前述のように、複数のデータシンボルの信号補間処理を行う際に必要な多数のデータを保持するための高速大容量のメモリとして、共有のメモリ７を設けているので、上記信号補間処理に必要なメモリの容量が実質的に少なくて済む。
【００４６】
それゆえに、上記実施例に係るダイバーシティ受信回路では、第１および第２の復調回路内のロジック系の回路と、複数のデータシンボルの信号補間処理を行う際に必要な多数のデータを保持するための共有のメモリとを、一つのチップからなる半導体集積回路のパッケージにまとめて構成することができる。この結果、ダイバーシティ受信回路の小型化が図れると共に、複数のチップ間の配線に必要な配線数が大幅に減少して信号の遅延がほとんどなくなる。
【００４７】
さらに、上記実施例に係るダイバーシティ受信回路では、複数のパイロットシンボルの中で数点間の分散パイロットシンボルに基づき、非巡回形のＦＩＲフィルタの係数データを調整して複数のデータシンボルの信号補間処理を行っているので、直線補間等の従来の場合よりも信号補間処理の精度が高くなる。
【００４８】
それゆえに、走行車等の移動体が高速で移動する場合においても、上記実施例に係るダイバーシティ受信回路を車載用ディジタルテレビの復調回路等に適用することが可能になる。このような場合でも、信号補間処理を行う際に必要な多数のデータを保持するための共有のメモリを設けることによって、ロジック系の回路と一緒に共有のメモリをＳＩＰ等のパッケージに組み込むことが可能になる。
【００４９】
なお、図１の実施例では、２つのＡ／Ｄコンバータ２−１、２−２、ＯＦＤＭ復調部３−１、３−２および復調信号補間処理部４−１、４−２等を備えたダイバーシティ受信回路を一つのチップにまとめて構成した例を説明しているが、３つ以上の複数のＡ／Ｄコンバータ、ＯＦＤＭ復調部および復調信号補間処理部等を備えたダイバーシティ受信回路を一つのチップにまとめて構成することも可能である。
【００５０】
図２は、図１の実施例の具体的構成を示すブロック図、図３は、図２のパイロット信号補正部の詳細な構成を示すブロック図、図４は、図３のパイロット信号補正部による復調信号補正方法を説明するための模式図、そして、図５は、復調信号の分散パイロット補正に使用されるＦＩＲフィルタの一例を模式的に示す図である。
【００５１】
図２のダイバーシティ受信回路では、前述の図１の実施例の場合と同様に、第１のＡ／Ｄコンバータ（図２では、第１のＡ／Ｄと略記する）２−１から取り出されたディジタル形式の第１の中間周波信号は、第１のＯＦＤＭ復調部３−１に入力される。
【００５２】
この第１のＯＦＤＭ復調部３−１は、第１の復調信号補間処理部４−１の信号補間処理の精度に応じて第１の中間周波信号のダウンサンプリングを行う第１の直交変調サンプリング部３０−１と、ＦＦＴ方式により周波数領域で第１の直交変調サンプリング部３０−１から取り出された信号の復調を行う第１の高速周波数変換処理部（図２では、第１のＦＦＴと略記する）３２−１と、周波数軸方向の複数のキャリアと時間軸方向の複数のデータシンボルとの同期を取る第１の時間／周波数同期部３３−１とを有している。この第１の時間／周波数同期部３３−１では、走行車等の移動体の移動に伴って生ずるドップラーシフトに対する対策も盛り込まれている。
【００５３】
さらに、上記第１のＯＦＤＭ復調部３−１は、第１の直交変調サンプリング部３０−１内の増幅器の利得を自動的に制御する第１の自動利得制御部（図２では、第１のＡＧＣ（ａｕｔｏｇａｉｎｃｏｎｔｒｏｌ）制御部と略記する）３１−１を有している。この第１のＡＧＣ制御部３１−１から取り出された第１のＡＧＣ信号に応じて、第１の直交変調サンプリング部３０−１内の増幅器の利得が自動的に調整され、第１の中間周波信号のダウンサンプリングが誤りなく実行される。
【００５４】
さらに、図２のダイバーシティ受信回路における第１の復調信号補間処理部４−１は、上記第１のＦＦＴ３３−１にて復調された復調信号から複数のデータシンボルを抽出する第１のデータシンボル抽出部４０−１と、上記復調信号から複数のパイロットシンボルを抽出する第１のパイロットシンボル抽出部４１−１と、複数のパイロットシンボルの中で数点間の分散パイロットシンボルに基づき、非巡回形のＦＩＲフィルタにより複数のデータシンボルの信号補間処理を行って上記復調信号の歪みを補正するための第１の分散パイロット信号補正部４２−１とを有している。
【００５５】
この第１の分散パイロット信号補正部４２−１では、移動体の移動に伴って発生する複数のキャリアの振幅および位相の時間変動による歪みを補正して元の状態に戻すために、数点間の分散パイロットシンボルを使用して時間軸方向および周波数軸方向の複数のデータシンボルの信号補間処理を行っている。このような数点間の分散パイロットシンボルによる信号補間処理では、非巡回形のＦＩＲフィルタの係数データを調整して実際のキャリアの振幅および位相の時間変動による歪みを高精度にて打ち消すことで上記歪みを補正するようにしているので、高精度の信号補間処理が可能になる。これによって、複数のキャリアの振幅および位相の時間変動による歪みが高精度にて補正された状態の第１の補正復調信号が、第１の分散パイロット信号補正部４２−１から出力される。
【００５６】
ここで、数点間の分散パイロットシンボルによる複数のデータシンボルの信号補間処理を行う際に、ＦＩＲフィルタを使用して各種の演算処理を行うための多数のデータが必要になる。図２の実施例においては、この多数のデータを一括して保持するための高速大容量のメモリとして共有のメモリ７を設けているので、複数のデータシンボルの信号補間処理を行う際に必要なメモリの容量を実質的に節減することができる。
【００５７】
また一方で、図２のダイバーシティ受信回路では、前述の図１の実施例の場合と同様に、第２のＡ／Ｄコンバータ（図２では、第２のＡ／Ｄと略記する）２−２から取り出されたディジタル形式の第２の中間周波信号は、第２のＯＦＤＭ復調部３−２に入力される。
【００５８】
この第２のＯＦＤＭ復調部３−２は、第２の復調信号補間処理部４−２の信号補間処理の精度に応じて第２の中間周波信号のダウンサンプリングを行う第２の直交変調サンプリング部３０−２と、ＦＦＴ方式により周波数領域で第２の直交変調サンプリング部３０−２から取り出された信号の復調を行う第２の高速周波数変換処理部（図２では、第２のＦＦＴと略記する）３２−２と、周波数軸方向の複数のキャリアと時間軸方向の複数のデータシンボルとの同期を取る第２の時間／周波数同期部３３−２とを有している。この第２の時間／周波数同期部３３−２では、走行車等の移動体の移動に伴って生ずるドップラーシフトに対する対策も盛り込まれている。
【００５９】
さらに、上記第２のＯＦＤＭ復調部３−２は、第２の直交変調サンプリング部３０−２内の増幅器の利得を自動的に制御する第２の自動利得制御部（図２では、第２のＡＧＣ制御部と略記する）３１−２を有している。この第２のＡＧＣ制御部３１−２から取り出された第２のＡＧＣ信号に応じて、第２の直交変調サンプリング部３０−２内の増幅器の利得が自動的に調整され、第２の中間周波信号のダウンサンプリングが誤りなく実行される。
【００６０】
さらに、図２のダイバーシティ受信回路における第２の復調信号補間処理部４−２は、上記第２のＦＦＴ３３−２にて復調された復調信号から複数のデータシンボルを抽出する第２のデータシンボル抽出部４０−２と、上記復調信号から複数のパイロットシンボルを抽出する第２のパイロットシンボル抽出部４１−２と、複数のパイロットシンボルの中で数点間の分散パイロットシンボルに基づき、非巡回形のＦＩＲフィルタにより複数のデータシンボルの信号補間処理を行って上記復調信号の歪みを補正するための第２の分散パイロット信号補正部４２−２とを有している。
【００６１】
この第２の分散パイロット信号補正部４２−２では、移動体の移動に伴って発生する複数のキャリアの振幅および位相の時間変動による歪みを補正して元の状態に戻すために、数点間の分散パイロットシンボルを使用して時間軸方向および周波数軸方向の複数のデータシンボルの信号補間処理を行っている。このような数点間の分散パイロットシンボルによる信号補間処理では、非巡回形のＦＩＲフィルタの係数データを調整して実際のキャリアの振幅および位相の時間変動による歪みを高精度にて打ち消すことで上記歪みを補正するようにしているので、高精度の信号補間処理が可能になる。これによって、複数のキャリアの振幅および位相の時間変動による歪みが高精度にて補正された状態の第２の補正復調信号が、第２の分散パイロット信号補正部４２−２から出力される。
【００６２】
ここでも、前述の第１の第２の分散パイロット信号補正部４２−２の場合と同様に、数点間の分散パイロットシンボルによる複数のデータシンボルの信号補間処理を行う際に、ＦＩＲフィルタを使用して各種の演算処理を行うための多数のデータが必要になる。前述のように、図２の実施例においては、この多数のデータを一括して保持するための高速大容量のメモリとして共有のメモリ７を設けているので、上記信号補間処理を行う際に必要なメモリの容量を実質的に節減することができる。
【００６３】
さらに、図２のダイバーシティ受信回路においては、図１の復調信号合成部５とほぼ同様の機能を有するダイバーシティ信号合成部５０と、図１の誤り訂正処理部６とほぼ同様の機能を有するビタビ復号部６０とが設けられている。
【００６４】
より詳しく説明すると、ダイバーシティ信号合成部５０は、第１の分散パイロット信号補正部４２−１および第２の分散パイロット信号補正部４２−２からそれぞれ出力された第１の補正復調信号および第２の補正復調信号の各々の電力値に基づき、両信号の重み付けを行ってから両信号を合成する。また一方で、ビタビ復号部６０は、ダイバーシティ信号合成部５０から取り出された合成復調信号に含まれる誤り訂正用符号に関し、２つの送信局から送信された直交変調信号の伝送路応答による重み付けを行い、ビタビ復号方式により上記誤り訂正用符号の復号処理を実行して合成復調信号の誤りを訂正する。
【００６５】
このようにして誤り訂正処理が施された復調信号Ｓｏｕｔは、リードソロモンデコーダ６１にてデコード処理がなされた後に、ＴＳ（ｔｒａｎｓｐｏｒｔｓｔｒｅａｍ）バッファ６２を介して最終的にＴＳ出力端子から出力され、目的とするデータが取り出される。このようなデータは、ダイバーシティ受信回路内のレジスタ（図示していない）によって、パラレル出力モードまたはシリアル出力モードのいずれか一方に設定される。
【００６６】
図２のダイバーシティ受信回路において、上記の第１および第２のＡ／Ｄコンバータ２−１、２−２、第１および第２の直交変調サンプリング部３０−１、３０−２、第１および第２のＡＧＣ制御部３１−１、３１−２、第１および第２のＦＦＴ３２−１、３２−２、第１および第２の時間／周波数同期部３３−１、３３−２、第１および第２のデータシンボル抽出部４０−１、４０−２、第１および第２のパイロットシンボル抽出部４１−１、４１−２、第１および第２の分散パイロット信号補正部４２−１、４２−２、ダイバーシティ信号合成部５０、ビタビ復号部６０、リードソロモンデコーダ６１、およびＴＳバッファ６２は、全てロジック系の回路により構成される。また一方で、複数のデータシンボルの信号補間処理を行う際に必要な多数のデータを保持するための高速大容量のメモリとして、共有のメモリ７を設けている。
【００６７】
それゆえに、図２のダイバーシティ受信回路では、前述の図１の実施例の場合と同様に、ロジック系の回路と共有のメモリ７とを、一つのチップからなる半導体集積回路８のパッケージにまとめて構成することができる。
【００６８】
より具体的には、図２のダイバーシティ受信回路では、一つのチップに内蔵された２つのＡ／Ｄコンバータ２−１、２−２を差動形式で動作させることによって、外部のＡ／Ｄコンバータをわざわざ使用しなくても差動形式で入力される中間周波信号のＡ／Ｄ変換を行うことも可能である。ただし、２つのＡ／Ｄコンバータ２−１、２−２のいずれか一方を交流接地すれば、図２のダイバーシティ受信回路を１ブランチ方式のシングルモードで動作させることも可能である。
【００６９】
さらに、図２のダイバーシティ受信回路では、固定受信用レジスタおよび移動受信用レジスタを含む共有のレジスタ９が設けられている。この固定受信用レジスタは、受信局が固定されている場合の固定受信に使用され、移動受信用レジスタは、走行車等の移動体が移動している場合の移動受信に使用される。
【００７０】
さらに、図２のダイバーシティ受信回路では、複数のデータシンボル間で相互干渉が生ずるのを防止するために設けられるガードインターバル期間を示す信号が出力される。
【００７１】
さらに、図２のダイバーシティ受信回路では、外部ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇｕｎｉｔ：中央演算処理装置）に対するインタフェースとして機能するＣＰＵインタフェース８１と、システムクロック等の外部クロックを生成するクロックジェネレータ８０とが設けられている。
【００７２】
上記のＣＰＵインタフェース８１によって、バスＢを経由して、一つのチップからなるダイバーシティ受信回路と外部クロックとの間の交信を行うことが可能になる。バスＢのバスタイプの設定は、バスタイプ設定端子を低電位または高電位（Ｌ（ｌｏｗ）またはＨ（ｈｉｇｈ）の状態）に設定することによって行われる。
【００７３】
また一方で、上記のクロックジェネレータ８０は、４ＭＨｚ動作モードまたは８ＭＨｚ動作モードを有しており、外部クロック設定端子によって、いずれか一方の動作モードに設定することが可能である。より具体的には、外部クロック設定端子を低電位または高電位（ＬまたはＨの状態）に設定することによって、４ＭＨｚ動作モードまたは８ＭＨｚ動作モードのいずれか一方に設定されるようになっている。
【００７４】
このようにして４ＭＨｚ動作モードまたは８ＭＨｚ動作モードのいずれか一方に設定されたクロックジェネレータ８０においては、所定の外部クロックが外部クロック出力端子から出力される。上記の外部クロックとして、ダイバーシティ受信回路内のレジスタ（図示していない）の設定状態に応じて、Ａ／Ｄコンバータを動作させるためのＡ／Ｄクロック、または、外部ＣＰＵを含むダイバーシティ受信システムを動作させるための基本クロックであるシステムクロックが出力されるようになっている。あるいは、ダイバーシティ受信回路内のレジスタの設定状態に応じて、外部クロックを出力しないオフ（ＯＦＦ）状態に設定することも可能である。
【００７５】
さらに、上記クロックジェネレータ８０では、外部ＣＰＵクロック設定端子によって、所定の動作周波数の外部ＣＰＵクロックが外部ＣＰＵクロック出力端子から出力される。上記の外部ＣＰＵクロックとして、外部クロック設定端子を低電位または高電位（ＬまたはＨの状態）に設定することによって、４ＭＨｚまたは８ＭＨｚの１逓培または２逓倍の動作周波数のクロックが出力されるようになっている。あるいは、外部クロック設定端子の設定によって、外部ＣＰＵクロックを出力しないオフ状態に設定することも可能である。
【００７６】
ついで、図３および図４を参照しながら、図２の第１の分散パイロット信号補正部４２−１および第２の分散パイロット信号補正部４２−２の詳細な構成および動作を説明する。ただし、図３においては、第１の分散パイロット信号補正部４２−１の構成および動作を代表して示す。さらに、図３においては、第１の分散パイロット信号補正部４２−１内の各構成要素の「第１の」を省略して示すこととする。
【００７７】
図２のブロック図に従って既述したように、本発明の実施例に係るダイバーシティ受信回路では、第１のデータシンボル抽出部４０−１において、第１のＯＦＤＭ復調部３−１にて復調された復調信号から複数のデータシンボルが抽出される。また一方で、第１のパイロットシンボル抽出部４１−１において、上記復調信号から複数のパイロットシンボルが抽出される。
【００７８】
より具体的には、図４の左部の信号配置図に示すように、上記復調信号の各々は、周波数方向（すなわち、キャリア方向）に互いに直交して配置された複数のキャリアと、時間軸方向（すなわち、シンボル方向）に配置された複数のデータシンボル（図４の左部の○印の部分）によって構成される。さらに、基準用の複数のパイロットシンボル（図４の左部の●印の部分）が、周波数軸方向および時間軸方向に対し一定の周期で分散した状態で挿入されている。
【００７９】
図３の第１の分散パイロット信号補正部４２−１は、複数のパイロットシンボルの中から予め選定された数点間の分散パイロットシンボルを生成する第１のパイロットシンボル生成部４３−１と、これらの複数点の分散パイロットシンボルに基づき、第１のパイロットシンボル抽出部４１−１にて抽出された複数のパイロットシンボルに対する複素除算を実行する第１のパイロットシンボル複素除算部４４−１と、第１のシンボルフィルタ４５−１および第１のキャリアフィルタ４６−１を含む第１のＦＩＲフィルタ補間処理部４９−１とを有している。
【００８０】
ここで、複数のパイロットシンボルの中から予め選定された数点間の分散パイロットシンボルは、既知の値のパイロット信号により構成されるものとする。上記のような既知の値のパイロット信号に基づき、複数のパイロットシンボルに対する複素除算を実行することによって算出された伝送路特性に応じて、時間軸方向のＦＩＲフィルタに相当する第１のシンボルフィルタ４５−１の係数データが決定される。
【００８１】
さらに、図４の中央部に示すように、係数データが決定された第１のシンボルフィルタ４５−１を使用して、数点間の分散パイロットシンボル（図４の中央部では、２点間の時間軸方向のパイロットシンボルのみを示す）の間に配置された複数のデータシンボル毎に、時間軸方向にデータの補間処理を順次行っている。このようにして、既知の値のパイロット信号にもとに時間軸方向のデータの歪みを高精度にて補正することができる。
【００８２】
さらに、図３の第１の分散パイロット信号補正部４２−１は、第１のデータシンボル抽出部４０−１にて抽出された複数のデータシンボルに対する複素除算を実行する第１のデータシンボル複素除算部４７−１と、この第１のデータシンボル複素除算部４４−１から取り出された信号補間処理後のデータシンボルを第１の補正復調信号として出力する第１のデータシンボル復調部４８−１とを有している。
【００８３】
前述のように時間軸方向のデータの歪みを補正した後に、第１のシンボルフィルタ４５−１の係数データに応じて、時間軸方向のＦＩＲフィルタに相当するキャリアフィルタ４６−１の係数データが決定される。
【００８４】
さらに、図４の右部に示すように、係数データが決定されたキャリアフィルタ４６−１に基づき、複数のデータシンボルに対する複素除算を実行することによって、数点間の分散パイロットシンボル（図４の右部では、周波数軸方向の２点間のパイロットシンボルのみを示す）の間に配置された複数のデータシンボル毎に、周波数軸方向にデータの補間処理を順次行っている。このようにして、周波数軸方向のデータの歪みも高精度にて補正することができる。時間軸方向および周波数軸方向のデータの歪みが補正された状態で第１のデータシンボル復調部４８−１から出力された第１の補正復調信号は、ダイバーシティ信号合成部５０に送出され、第２の補正復調信号と合成される。
【００８５】
また一方で、第２の分散パイロット信号補正部４−２内の第２のパイロットシンボル複素除算部４４−２、第２のシンボルフィルタ４５−２および第２のキャリアフィルタ４６−２を含む第２のＦＩＲフィルタ補間処理部４９−２、第２のデータシンボル複素除算部４７−２、および第２のデータシンボル復調部４８−２の構成は、前述の第１の分散パイロット信号補正部４−１の場合とほぼ同様の構成を有している。上記の第２の分散パイロット信号補正部４−２内の各構成要素を動作させて前述の第１の分散パイロット信号補正部４−１の場合と同様の復調信号補正方法を実行することによって、時間軸方向および周波数軸方向のデータの歪みを高精度にて補正することが可能である。したがって、ここでは、第２の分散パイロット信号補正部４−２内の各構成要素の構成および動作に関する詳細な説明は省略する。
【００８６】
ここで、数点間の分散パイロットキャリアによる信号補間処理に使用されるＦＩＲフィルタの一例を図５に示す。ただし、ここでは、時間軸方向のデータの歪みの補正に利用されるシンボルフィルタの例を代表して示すこととする。
【００８７】
図５に示すＦＩＲフィルタは、出力信号ｙ（ｔ）の側から入力信号ｘ（ｔ）の側へフィードバックを行わない非巡回形の構成になっている。より詳しく説明すると、図５に示すＦＩＲフィルタは、ｎ個（ｎは、タップ数を表す任意の正の整数）の加算素子３４−１〜３４−ｎ、（ｎ＋１）個の乗算素子２４−０〜２４−ｎ（ｈ（０）〜ｈ（ｎ））、およびｎ個の遅延素子１４−１〜１４−ｎにより模式的に表すことができる。
【００８８】
前述の図３の第１および第２の分散パイロット信号補正部では、数点間の分散パイロットシンボルに基づき、複数のパイロットシンボルに対する複素除算を実行することによって算出された伝送路特性に応じて、上記の加算素子３４−１〜３４−ｎ、乗算素子２４−０〜２４−ｎおよび遅延素子１４−１〜１４−ｎの係数データを決定するようにしている。この係数データの決定は、ソフトウェアにより実行される。
【００８９】
好ましくは、図３の第１および第２の分散パイロット信号補正部では、時間軸方向および周波数軸方向のデータの歪みを効率良く補正するために、２次元のＦＩＲフィルタを使用することも可能である。
【００９０】
ついで、本発明の実施例に係るダイバーシティ受信回路に適用される復調信号補正処理のアルゴリズムを詳細に説明する。
【００９１】
ここでは、地上ディジタルテレビジョン放送、特にハイビジョン放送での放送方式（６４ＱＡＭ（ｑｕａｄｒａｔｕｒｅａｍｐｌｉｔｕｄｅｍｏｄｕｌａｔｉｏｎ：直交振幅変調）、ガード比１／８およびビタビ符号化率７／８）によるＯＦＤＭ方式の復調回路の復調信号補正処理のアルゴリズムを述べる。この復調回路において、２つの送信局からそれぞれ送信された直交変調信号を受信して得られる受信信号が、ＦＦＴ方式により周波数領域で復調され、キャリアシンボル単位のＯＦＤＭ復調信号に変換される。
【００９２】
さらに、数点間の分散パイロットシンボルによる信号補間処理によってデータシンボルの振幅および位相の等化処理が行われた後、６４ＱＡＭ信号にマッピングされたデータ（６ビット）のビットメトリックが計算され、ビタビ復号方式による軟判定復号化が行われる。
【００９３】
ＯＦＤＭ復調信号の有効シンボル長をＴｕとしたときに、ガードインターバル期間を表すガードインターバル長Ｔｇ＝Ｔｕ／８とし、データシンボルの全シンボル長Ｔ_ｓ＝Ｔｕ＋Ｔｇとする。
【００９４】
上記の分散パイロットシンボルによる信号補間処理では、前述の図４の左部に示すように、パイロットシンボルが周波数軸方向で１２個のキャリアに対し１回注入され、時間軸方向で４つのデータシンボルに対し１回注入される。すなわち、受信側で分散パイロットシンボルを使用してデータシンボルを時間軸方向に補間すれば、３（＝１２／４）キャリア間隔の分散パイロットシンボルを得ることができる。
【００９５】
ここで、数点間の分散パイロットシンボルによる信号補間処理によって復調信号のフレーム構成（キャリア間隔Ｋ＝３、シンボル間隔Ｌ＝４）に対する伝送路特性の等化を行い、データシンボルを復調する処理を分散パイロット復調方式（以下、ＳＰ復調方式と略記する）と呼ぶこととする。
【００９６】
図４の左部において、ｋをキャリアインデックス、ｌをシンボルインデックス、ｐを非負整数として、下記の式（１）を満たすキャリアインデックスｋ＝ｋｐのキャリア（図４の●印の部分）を用いて、データシンボルの振幅および位相が既知であるパイロット信号を伝送する。
【００９７】
【数１】

【００９８】
ｌ番目のシンボルおよびｋ番目のキャリアを用いて伝送される複素数のデータシンボルをＣ（ｌ，ｋ）とすると、このデータシンボルの信号に対応する受信信号Ｙ（ｌ，ｋ）は、下記の式（２）により表される。すなわち、
【００９９】
【数２】

【０１００】
となる。ここで、Ｈ（ｌ，ｋ）、Ｎ（ｌ，ｋ）は、それぞれデータシンボルＣ（ｌ，ｋ）に対する伝送路特性および雑音特性を表す。また一方で、この伝送路特性は、データシンボルＣ（ｌ，ｋ）が伝送されるシンボル時間（全シンボル長）（Ｔ_ｓ）およびキャリア帯域（ｌ／Ｔｕ）内で不変であると仮定する。
【０１０１】
受信側では、正規のパイロット信号Ｃ（ｌ，ｋｐ）で受信パイロット信号Ｙ（ｌ，ｋｐ）を複素除算することにより、Ｃ（ｌ，ｋｐ）に作用する伝送路特性Ｈ′（ｌ，ｋｐ）を推定する。このときに、伝送路特性Ｈ′（ｌ，ｋｐ）は、下記の式（３）により、
【０１０２】
【数３】

【０１０３】
のように表される。
【０１０４】
上記の伝送路特性Ｈ′（ｌ，ｋｐ）は、ｋｐ番目のキャリアに対する伝送路特性Ｈ（ｌ，ｋｐ）に雑音成分Ｎ（ｌ，ｋｐ）／Ｃ（ｌ，ｋｐ）が含まれていることを示す。
【０１０５】
上記のようなＳＰ復調方式により、受信パイロット信号Ｙ（ｌ，ｋｐ）の除算処理を全ての分散パイロットシンボルに対して行った後、シンボル方向のシンボルフィルタおよびキャリア方向のキャリアフィルタを内挿することによって、受信したデータシンボルに対する伝送路特性Ｈ（ｌ，ｋ）を推定することができる。この場合、シンボルフィルタによってキャリア間隔Ｋの分散パイロットシンボルを得ることができ、キャリアフィルタでは、Ｋ個のキャリア毎の分散パイロットシンボル（ＳＰ）から伝送路特性を内挿する。
【０１０６】
ｌ番目のシンボルおよびｋ番目のキャリアのデータシンボルＤ（ｌ，ｋ）は、補間処理がなされた伝送路特性Ｈ′（ｌ，ｋ）で受信信号Ｙ（ｌ，ｋ）を複素除算することによって得ることができ、下記の式（４）により、
【０１０７】
【数４】

【０１０８】
のように表される。
【０１０９】
雑音がない場合、すなわちＮ（ｌ，ｋ）＝（０，０）の場合、データシンボルＤ（ｌ，ｋ）は、式（５）により、
【０１１０】
【数５】

【０１１１】
のように表され、送信されたデータシンボルＣ（ｌ，ｋ）を得ることができる。
【０１１２】
ここで、シンボルフィルタは、ＦＩＲフィルタにより実現される。時間軸方向の伝送路特性の内挿は、パイロット信号が存在するキャリアの、推定された伝送路特性Ｈ′（ｌ，ｋｐ）の値を低域通過フィルタ（すなわち、ローパスフィルタ）に通すことによって実現される。このときに、データシンボルに対する伝送路応答の値は零（０）としてＦＩＲフィルタに入力する。
【０１１３】
このＦＩＲフィルタのインパルス応答は、下記の式（６）および式（７）により、
【０１１４】
【数６】

【０１１５】
【数７】

【０１１６】
のように表される。
【０１１７】
ここで、Ｎ_ｆはタップ数、ｆｃはカットオフ周波数で、−ｆｃ≦ｆ≦ｆｃのドップラーシフトによる変動を通過させることが可能である。
【０１１８】
受信波が受ける最大周波数偏移（最大ドップラーシフト）をｆ_ｄｍａｘとすると、フェージング受信波の電力スペクトラムはある程度の広がりを持つ。
【０１１９】
それゆえに、シンボルフィルタは、ドップラーシフトによるドップラースペクトラムを全て通過させるために、通過帯域幅を２ｆ_ｄｍａｘ以上に設定することが必要である。
【０１２０】
ＯＦＤＭ復調信号の全シンボル長（シンボル時間）をＴ_ｓとすると、図４のＳＰ復調方式による復調信号のフレーム構成から、シンボル間隔Ｌ＝４であるため、伝送路応答に対するサンプリング周波数ｆ_ｓｓは、下記の式（８）により、
【０１２１】
【数８】

【０１２２】
のように表される。
【０１２３】
よって、ナイキストのサンプリング定理から、最大周波数偏移ｆ_ｄｍａｘの変動範囲は、下記の式（９）により表される。
【０１２４】
【数９】

【０１２５】
これによって、最大周波数偏移ｆ_ｄｍａｘの範囲内のドップラーシフトに対する伝送路の変動を推定することができる。
【０１２６】
よって、シンボルフィルタは、ドップラースペクトラムを全て通過させるようなナイキストのサンプリング定理を満たす最も広帯域の内挿フィルタとなる。
【０１２７】
このときに、カットオフ周波数ｆｃは、下記の式（１０）により、
【０１２８】
【数１０】

【０１２９】
のように表される。
【０１３０】
ここで、データシンボルに対して伝送路特性を内挿するためには、伝送路応答に対するサンプリング周波数ｆ_ｓｄは、下記の式（１１）により、
【０１３１】
【数１１】

【０１３２】
のように表され、前述の式（８）のサンプリング周波数ｆ_ｓｓのＬ（図４では、シンボル間隔Ｌ＝４）倍になる。
【０１３３】
このときに、ドップラースペクトラムが周波数ｌ／（Ｌ・Ｔ_ｓ）毎に折り返し現れる。よって、このドップラースペクトラムをカットオフ周波数ｆ_ｓｃの理想低域通過フィルタで帯域制限することにより、サンプリング周波数ｆ_ｓｄ毎の伝送路特性を推定することができる。
【０１３４】
したがって、シンボルフィルタは、Ｌ（図４では、シンボル間隔Ｌ＝４）倍のインターポーレータとみなすことができる。このようなシンボルフィルタは、Ｌ倍の利得を有する理想低域通過フィルタとして、ＦＩＲフィルタにより実現される。
【０１３５】
カットオフ周波数ｆｃは、前述の式（８）および式（１０）から、下記の式（１２）のようになる。すなわち、
【０１３６】
【数１２】

【０１３７】
のように表される。よって、式（７）のαは、下記の式（１３）により、
【０１３８】
【数１３】

【０１３９】
のように表される。
【０１４０】
ただし、シンボルフィルタの動作は４倍のインターポーレータの動作に相当するため、出力を４倍にする必要がある。
【０１４１】
また一方で、キャリアフィルタは、ＦＩＲフィルタにより実現される。周波数軸方向の伝送路特性の内挿は、シンボルフィルタによりＫ（図４では、キャリア間隔Ｋ＝３）キャリア毎に補間された伝送路特性Ｈ′（ｌ，ｋ）の値を低域通過フィルタに通すことにより実現される。このときに、他のデータシンボルに対する伝送路応答の値は零としてＦＩＲフィルタに入力する。
【０１４２】
このＦＩＲフィルタのインパルス応答は、下記の式（１４）および式（１５）により、
【０１４３】
【数１４】

【０１４４】
【数１５】

【０１４５】
のように表される。
【０１４６】
ここで、Ｎ_ｆはタップ数、ｔｃはカットオフ時間で、−ｔｃ≦ｔ≦ｔｃの遅延波を通過させることが可能である。この遅延波としては、最大遅延時間がガードインターバル期間内に入っている信号を考えればよいため、ｔｃ＝Ｔｇとなる。Ｔｇ＝Ｔｕ／８の場合、ｔｃ＝（１／８）・Ｔｕとなる。
【０１４７】
ＳＰ復調方式による周波数軸上の挿入間隔は３キャリアになっているため、β≦１／３である必要がある。さらに、キャリアフィルタの動作は３倍のインターポーレータの動作に相当するため、出力を３倍にする必要がある。
【０１４８】
さらに、上記のような復調信号補正処理を行った後に、ダイバーシティ受信方式による複数の補正復調信号（復調データ）の合成処理およびビタビ復号処理を行うためのアルゴリズムを説明する。
【０１４９】
既に述べたように、移動体が移動している場合の受信に伴ってマルチパス時のフェージングが発生する伝送路においては、ダイバーシティ受信方式が有効であることが一般に知られている。
【０１５０】
このダイバーシティ受信方式は、複数の受信アンテナにより伝送路特性の異なる受信信号を得ることによって、伝送帯域全体の受信レベルが低下した場合に、包絡線レベルの大きい方を選択する等の方法により、いずれか一方の受信信号のみを受信する場合に比較して受信特性を改善するようにしたものである。しかしながら、地上ディジタルテレビジョン放送において、約５．６ＭＨｚの広帯域マルチキャリア変調方式を採用する場合、受信信号が単なるレベル変動とはならず、周波数の落ち込み位置が伝送帯域内で異なる周波数選択性歪みとなる。
【０１５１】
そこで、広帯域信号の周波数選択性フェージングに対する対策として、複数の受信アンテナからの受信信号を狭帯域のサブバンドに分割し、それぞれのサブバンド単位で選択および合成を行うことにより、特性改善が可能になる。
【０１５２】
この方式は、ダイバーシティ受信を周波数領域で行うため、受信信号を周波数領域に変換し、ダイバーシティ受信後に時間領域の信号に戻す操作が必要となる。このような変換は、ＦＦＴ方式およびＩＦＦＴ（ｉｎｖｅｒｓｅｆａｓｔＦｏｕｒｉｅｒｔｒａｎｓｆｏｒｍ：逆高速フーリエ変換）方式によって実現される。
【０１５３】
ＯＦＤＭ方式のダイバーシティ受信は、周波数領域で信号を復調する（すなわち、ＦＦＴ方式により信号を復調する）こと、および、時間領域の信号に戻す必要がないことから、ＯＦＤＭ方式の復調回路に応用し易い。ダイバーシティ受信の単位は、１キャリアのシンボルとなる。
【０１５４】
ダイバーシティ受信方式により補正復調信号を合成する方法としては、各ブランチのデータシンボルを、それぞれの伝送路応答の電力値で重み付けして加算する（最大比合成（伝送路応答の電力値による重み付け））。このようにして加算された合成後の復調信号は、下記の式（１６）により表される。
【０１５５】
ここで、Ｄ_１（ｌ，ｋ）、Ｄ_２（ｌ，ｋ）は、それぞれ、１番目、２番目の各ブランチのｌ番目のシンボル、ｋ番目のキャリアの復調データ、Ｈ′_１（ｌ，ｋ）、Ｈ′_２（ｌ，ｋ）は、それぞれ、１番目、２番目のブランチのｌ番目のシンボル、ｋ番目のキャリアの伝送路応答を示す。すなわち、合成後の復調信号は、
【０１５６】
【数１６】

【０１５７】
のようになる。
【０１５８】
また一方で、ビタビ復号方式による復号処理は、軟判定復号化により行われる。軟判定復号化に用いられるメトリックでは、一般に、ＡＷＧＮ（ａｄｄｉｔｉｖｅｗａｖｅｇｕｉｄｅｇｒａｔｉｎｇ：白色ガウス雑音）伝送路を想定し、受信データの信号点ｒと、送信されたデータの信号点ｄとのユークリッド距離の２乗ｄｅ^２が用いられている。このｄｅ^２の値は、下記の式（１７）により、
【０１５９】
【数１７】

【０１６０】
のように表される。
【０１６１】
６４ＱＡＭの場合、送信ビットｂ＝０，１に対応するビットメトリックｂｍ（ｂ）として、Ｍ＝６４の送信データの信号点ｄ′に対し、ｄｅ^２が最小となる値が選定される。よって、ビットメトリックｂｍ（ｂ）の値は、下記の式（１８）により、
【０１６２】
【数１８】

【０１６３】
のように表される。
【０１６４】
ここで、最小値を与えるｄ′をｄ（ｂ）、ｂ＝０，１とすると、ビットメトリックｂｍ（ｂ）の値は、下記の式（１９）により、
【０１６５】
【数１９】

【０１６６】
のように表される。
【０１６７】
図６は、本発明の一実施例における走行速度と受信信号のビット誤り率との関係を示すグラフであり、図７は、本発明の一実施例における受信信号のＣＮ比とビット誤り率との関係を示すグラフである。
【０１６８】
ただし、ここでは、地上ディジタルテレビジョン放送での放送方式（６４ＱＡＭ、ガード比１／８およびビタビ符号化率７／８）によるＯＦＤＭ方式の復調回路を本発明の実施例に適用した場合において、走行車等の移動体の走行速度と受信信号（復調信号）のビット誤り率（ＢＥＲ（ｂｉｔｅｒｒｏｒｒａｔｅ）と略記することもある）との関係、および、受信信号のＣＮ比（ｃａｒｒｉｅｒｔｏｎｏｉｓｅｒａｔｉｏ：キャリア対雑音比）とビット誤り率との関係を示す。さらに、ここでは、受信信号のパスメモリ長が９６ビットに設定され、量子化ビット数が３ビットに設定されている。
【０１６９】
図６のグラフでは、２つの受信アンテナからそれぞれ別個に直交変調信号を受信して最大比合成を行う２ブランチ方式（例えば、図１または図２の実施例参照）を採用した場合の走行速度と受信信号のビット誤り率との関係が実線および〇印により示されており、一つの受信アンテナのみから直交変調信号を受信する１ブランチ方式を採用した場合の走行速度と受信信号のビット誤り率との関係が破線および●印により示されている。この場合、受信アンテナとして、無指向性アンテナが使用されている。
【０１７０】
図６のグラフから明らかなように、前述の図１または図２の実施例に示したような２ブランチ方式を採用した場合の受信信号のビット誤り率は、１ブランチ方式を採用した場合の受信信号のビット誤り率よりも大幅に改善されている。より具体的には、復調信号の遅延時間が１００μｓｅｃ（マイクロ秒）、ＤＵ比（ｄｅｓｉｒｅｄｔｏｕｎｄｅｓｉｒｅｄｓｉｇｎａｌｒａｔｉｏ：受信したい信号の強度と、受信したくない信号の強度との比）が０ｄＢ（デシベル）、受信信号のＣＮ比が４０ｄＢの条件の下で、１ブランチ方式を採用した場合の受信信号のビット誤り率は、目標ラインの２×１０^−４以下に達しない。これに対し、同じ条件の下で２ブランチ方式を採用した場合の受信信号のビット誤り率は、時速６０ｋｍ／Ｈ以下で移動体が走行するときには目標ラインの２×１０^−４以下に達している。
【０１７１】
また一方で、図７のグラフでは、２ブランチ方式において無指向性アンテナと指向性アンテナとを組み合せて使用した場合（方式Ａ）に、ビタビ復号処理を行った後の受信信号のＣＮ比とビット誤り率との関係が実線および●印により示されており、２ブランチ方式において無指向性アンテナのみ使用した場合（方式Ｂ）に、ビタビ復号処理を行った後の受信信号のＣＮ比とビット誤り率との関係が実線および◇印により示されている。ただし、ここでは、移動体が時速１００ｋｍ／Ｈで走行している場合を想定する。
【０１７２】
なお、参考のため、方式Ａにおいてビタビ復号処理を行う前の受信信号のＣＮ比とビット誤り率との関係を破線および●印により示すと共に、方式Ｂにおいてビタビ復号処理を行う前の受信信号のＣＮ比とビット誤り率との関係を破線および◇印により示す。
【０１７３】
図７のグラフから明らかなように、２ブランチ方式において無指向性アンテナと指向性アンテナとを組み合せて使用した場合（方式Ａ）、移動体が時速１００ｋｍ／Ｈで走行しているときに、ビタビ復号処理を行った後の受信信号のビット誤り率は、受信信号のＣＮ比が３０ｄＢおよび４０ｄＢの条件の下で目標ラインの２×１０^−４以下に達している。
【０１７４】
それゆえに、２ブランチ方式において無指向性アンテナと指向性アンテナとを組み合せて使用することによって、移動体が高速（例えば、時速１００ｋｍ／Ｈ）で走行している場合でも、安定して直交変調信号を受信することが可能になる。ただし、受信信号のビタビ復号処理を行わない場合は、安定して直交変調信号を受信することが難しくなる点に注意すべきである。
【０１７５】
図８は、本発明の一実施例に係るパッケージの構造を示すブロック図である。ただし、ここでは、地上ディジタルテレビジョン放送での放送方式によるＯＦＤＭ方式の復調回路を本発明の実施例に適用した場合において、上記実施例に係るダイバーシティ受信回路を１チップの半導体集積回路に搭載して実現される１パッケージの構造を例示する。
【０１７６】
図８のパッケージ構造においては、ダイバーシティ受信回路内のロジック系の回路やＳＲＡＭ（ｓｔａｔｉｃｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ：スタティック・ランダム・アクセス・メモリ）等の内蔵メモリを含む第１および第２の復調回路（例えば、図１または図２の実施例参照）を一個の半導体素子にまとめ、ＯＦＤＭ復調ＬＳＩ２０として半導体集積回路８の基板上に搭載するようにしている。また一方で、外付けのＤＲＡＭ等の共有のメモリ（例えば、図１または図２の実施例参照）を一個の半導体素子にまとめ、高速大容量のＦＣＲＡＭ（ｆａｓｔｃｙｃｌｅｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ）７０として半導体集積回路８の基板上に搭載するようにしている。
【０１７７】
最終的に、第１および第２の復調回路の２回路分を内蔵したＯＦＤＭ復調ＬＳＩ２０を構成する一個の半導体素子と、外付けの共有のＦＣＲＡＭ７０を構成する一個の半導体素子とが、一つのパッケージにまとめて構成される。ここでは、ＯＦＤＭ復調ＬＳＩとＦＣＲＡＭ等のＤＲＡＭとの間の配線パターンにより発生するノイズ（雑音）の輻射を低減させるために、ＳＩＰ構造のパッケージにより構成することが好ましい。
【０１７８】
より具体的には、上記実施例に係るダイバーシティ受信回路のチップ構造に関しては、３４００ｋｂｉｔ（キロビット）のロジック系の回路（すなわち、ゲート回路）、５．５Ｍｂｉｔ（メガビット）のＳＲＡＭ（移動体が移動する場合の移動通信用の追加分４Ｍｂｉｔを含む）、および外付けの一個のＦＣＲＡＭが、一つのチップに搭載される。このチップは、最終的に、端子のピン数が２５６ピン以下のＱＦＰ（ｑｕａｄｆｌａｔｐａｃｋａｇｅ）のような小型の表面実装形パッケージにまとめて構成される。ここでは、外部クロック生成用のクロックジェネレータ（例えば、図２参照）のマスタークロックの水晶発振周波数として、比較的低い周波数が望ましい。より具体的には、４ＭＨｚの水晶発振周波数にて動作させることが好ましい。
【０１７９】
【発明の効果】
以上説明したように、本発明のダイバーシティ受信回路によれば、複数の復調信号に対する信号補間処理を行う際に使用されるデータを共有のＤＲＡＭ等のメモリに保持するようにしているので、ダイバーシティ受信回路内のロジック系の回路と共有のＤＲＡＭ等のメモリとを、一つのチップからなる半導体集積回路のパッケージにまとめて構成することができる。それゆえに、ダイバーシティ受信回路の小型化が図れると共に、複数のチップ間の配線数が大幅に減少して信号の遅延が顕著に軽減される。
【０１８０】
特に、本発明のダイバーシティ受信回路によれば、復調信号に対する信号補間処理を行う際に、複数のパイロットシンボルの中で数点間の分散パイロットシンボルに基づき、非巡回形のＦＩＲフィルタを使用して複数のデータシンボルの信号補間処理を行っているので、信号補間処理の精度が従来よりもはるかに高くなる。
【０１８１】
それゆえに、本発明のダイバーシティ受信回路を、移動体が高速で移動する場合の移動通信に適用することが可能になる。この場合でも、信号補間処理を行う際に使用されるデータを共有のメモリに保持することによって、ロジック系の回路と共有のメモリとを一つのチップにまとめて構成することができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示すブロック図である。
【図２】図１の実施例の具体的構成を示すブロック図である。
【図３】図２の分散パイロット信号補正部の詳細な構成を示すブロック図である。
【図４】図３の分散パイロット信号補正部による復調信号補正方法を説明するための模式図である。
【図５】復調信号の分散パイロット補正に使用されるＦＩＲフィルタの一例を模式的に示す回路図である。
【図６】本発明の一実施例における走行速度と受信信号のビット誤り率との関係を示すグラフである。
【図７】本発明の一実施例における受信信号のＣＮ比とビット誤り率との関係を示すグラフである。
【図８】本発明の一実施例に係るパッケージの構造を示すブロック図である。
【図９】従来のダイバーシティ受信回路の一例を示すブロック図である。
【符号の説明】
１−１…第１の高周波信号／中間周波信号変換部（第１のＲＦ／ＩＦ変換部）
１−２…第２の高周波信号／中間周波信号変換部（第２のＲＦ／ＩＦ変換部）
２−１…第１のアナログ／ディジタル・コンバータ（第１のＡ／Ｄコンバータ）
２−２…第２のアナログ／ディジタル・コンバータ（第２のＡ／Ｄコンバータ）
３−１…第１の直交周波数分割多重方式復調部（第１のＯＦＤＭ復調部）
３−２…第２の直交周波数分割多重方式復調部（第２のＯＦＤＭ復調部）
４−１…第１の復調信号補間処理部
４−２…第２の復調信号補間処理部
５…復調信号合成部
６…誤り訂正処理部
７…共有のメモリ
８…半導体集積回路
９…共有のレジスタ
１４−１〜１４−ｎ…遅延素子
１８−１…第１のチップ
１８−２…第２のチップ
２０…ＯＦＤＭ復調ＬＳＩ
２４−０〜２４−ｎ…乗算素子
３４−１〜３４−ｎ…加算素子
３０−１…第１の直交復調サンプリング部
３０−２…第２の直交復調サンプリング部
３１−１…第１の自動利得制御部（第１のＡＧＣ制御部）
３１−２…第２の自動利得制御部（第２のＡＧＣ制御部）
３２−１…第１の高速フーリエ変換部（第１のＦＦＴ）
３２−２…第２の高速フーリエ変換部（第２のＦＦＴ）
３３−１…第１の時間／周波数同期部
３３−２…第２の時間／周波数同期部
４０−１…第１のデータシンボル抽出部
４０−２…第２のデータシンボル抽出部
４１−１…第１のパイロットシンボル抽出部
４１−２…第２のパイロットシンボル抽出部
４２−１…第１の分散パイロット信号補正部
４２−２…第２の分散パイロット信号補正部
４３−１…第１のパイロットシンボル生成部
４３−２…第２のパイロットシンボル生成部
４４−１…第１のパイロットシンボル複素除算部
４４−２…第２のパイロットシンボル複素除算部
４５−１…第１のシンボルフィルタ
４５−２…第２のシンボルフィルタ
４６−１…第１のキャリアフィルタ
４６−２…第２のキャリアフィルタ
４７−１…第１のデータシンボル複素除算部
４７−２…第２のデータシンボル複素除算部
４８−１…第１のデータシンボル復調部
４８−２…第２のデータシンボル復調部
４９−１…第１のＦＩＲフィルタ補間処理部
４９−２…第２のＦＩＲフィルタ補間処理部
５０…ダイバーシティ信号合成部
６０…ビタビ復号部
６１…リードソロモンデコーダ
６２…ＴＳバッファ
７０…ＦＣＲＡＭ
８０…クロックジェネレータ
８１…ＣＰＵインタフェース
１０２−１…第１のアナログ／ディジタル・コンバータ（第１のＡ／Ｄコンバータ）
１０２−２…第２のアナログ／ディジタル・コンバータ（第２のＡ／Ｄコンバータ）
１０３−１…第１の直交周波数分割多重方式復調部（第１のＯＦＤＭ復調部）
１０３−２…第２の直交周波数分割多重方式復調部（第２のＯＦＤＭ復調部）
１０４−１…第１の復調信号補間処理部
１０４−２…第２の復調信号補間処理部
１０５…復調信号合成部
１０６…誤り訂正処理部
１０７−１…第１のメモリ
１０７−２…第２のメモリ[0001]
BACKGROUND OF THE INVENTION
The present invention provides a plurality of orthogonal modulation signals obtained by separately receiving a plurality of orthogonal modulation signals respectively transmitted from a plurality of transmitting stations using an orthogonal frequency division multiplexing (usually called OFDM (orthogonal frequency division multiple)) scheme. The present invention relates to a diversity reception circuit for extracting target information (data) by a diversity reception method by demodulating and combining received signals.
[0002]
In the field of mobile communications using in-vehicle digital televisions, etc., in order to increase the efficiency of use of the frequency band and efficiently transmit a large amount of information, the amplitudes of a plurality of carriers (carrier waves) corresponding to these information In general, OFDM-type information transmission is performed in which a plurality of orthogonal modulation signals obtained by modulating the phase can be transmitted at a time. Furthermore, in the field of mobile communications, in order to minimize the influence of fading at the time of multipath in which the amplitude and phase of a plurality of carriers fluctuate in time series as the moving body such as a traveling vehicle moves, In general, an OFDM diversity receiving circuit that can receive and demodulate a plurality of orthogonal modulation signals respectively transmitted from different transmitting stations via separate transmission paths at separate receiving stations is used. .
[0003]
In particular, according to the present invention, in order to reduce the size of an OFDM system diversity receiving circuit used for a demodulating circuit of an in-vehicle digital television, the above diversity receiving circuit is an LSI (large scale integrated circuit). The present invention relates to a structure mounted on a chip of a semiconductor integrated circuit.
[0004]
[Prior art]
FIG. 9 is a block diagram showing an example of a conventional diversity receiving circuit. However, here, it is an OFDM system diversity receiving circuit composed of two demodulation circuits that separately receive and demodulate two kinds of orthogonal modulation signals respectively transmitted from two different transmission stations by the OFDM system, A configuration of a diversity receiving circuit used for a demodulating circuit of an in-vehicle digital television for mobile communication is shown as a representative.
[0005]
Further, here, each of the two types of orthogonal modulation signals is a plurality of carriers arranged orthogonal to each other in the frequency axis direction, in a state where the amplitude and phase of the carrier are modulated in accordance with target information. It is composed of a plurality of data symbols arranged in the time axis direction and a plurality of reference pilot symbols arranged dispersed in the frequency axis direction and the time axis direction. Here, “symbol” refers to a unit of information (data) transmitted at a constant period.
[0006]
In the diversity receiving circuit shown in FIG. 9, a first receiving antenna AT-1 and a second receiving antenna AT- for independently receiving two types of orthogonal modulation signals respectively transmitted from two different transmitting stations. 2 is provided. Since the received signals received by the first and second receiving antennas AT-1 and AT-2 are high-frequency signals that are difficult to demodulate by a normal demodulating circuit, the demodulating process can be easily performed. It is necessary to convert to an intermediate frequency signal.
[0007]
Therefore, the first high-frequency signal / intermediate frequency signal (RF / RF) for converting the high-frequency reception signals extracted from the first reception antenna AT-1 and the second reception antenna AT-2 into intermediate frequency signals, respectively. IF) converter (hereinafter abbreviated as first RF / IF converter) 1-1 and second high-frequency signal / intermediate frequency signal (hereinafter abbreviated as second RF / IF converter) converter 1 -2 is provided. Here, the first intermediate frequency signal Sin1 converted by the first RF / IF converter 1-1 is input to the first demodulation circuit, and on the other hand, the second RF / IF converter 1 The second intermediate frequency signal Sin2 converted at -2 is input to the second demodulation circuit.
[0008]
Further, in the diversity receiver circuit of FIG. 9, the first demodulator circuit is a first analog / digital converter (hereinafter referred to as the first analog / digital converter) that converts the analog first intermediate frequency signal Sin1 into a digital intermediate frequency signal. And a digital intermediate frequency signal extracted from the first A / D converter 102-1 are abbreviated as fast Fourier transform (usually abbreviated as FFT). The first OFDM demodulator 103-1 demodulated by the above and the like, and the signal interpolation processing on the demodulated signal demodulated by the first OFDM demodulator 103-1 is performed to correct the distortion of the demodulated signal. The first demodulated signal interpolation processing unit 104-1 is provided.
[0009]
The first A / D converter 102-1, the first OFDM demodulator 103-1, and the first demodulated signal interpolation processor 104-1 in the first demodulator circuit are configured by logic circuits. Are mounted on a semiconductor integrated circuit composed of one chip (for example, the first chip 18-1).
[0010]
More specifically, the first demodulated signal interpolation processing unit 104-1 corrects distortion due to temporal fluctuations in the amplitude and phase of a plurality of carriers that occur as the moving body moves and restores the original state. Further, linear interpolation of a plurality of data symbols in the time axis direction is performed using a distributed pilot symbol between any two points among the plurality of pilot symbols. As a result, the first corrected demodulated signal Sp1 in a state in which the distortion due to temporal fluctuations of the amplitudes and phases of the plurality of carriers is corrected is output from the first demodulated signal interpolation processing unit 104-1.
[0011]
Here, when performing linear interpolation of a plurality of data symbols in the time axis direction, a large amount of data is required for performing arithmetic processing related to the linear interpolation. In order to hold the large number of data collectively, a high-speed and large-capacity memory (for example, the first memory 107-1) such as a DRAM (dynamic random access memory) is used in the first Is provided outside the demodulator circuit. This external first memory 107-1 is also mounted on a semiconductor integrated circuit made up of one chip.
[0012]
On the other hand, the second demodulation circuit includes a second analog / digital converter (hereinafter referred to as a second A / D converter) that converts the analog second intermediate frequency signal Sin2 into a digital intermediate frequency signal. (Abbreviated) 102-2, a second OFDM demodulator 103-2 for demodulating the digital intermediate frequency signal extracted from the second A / D converter 102-2 by fast Fourier transform, etc. And a second demodulated signal interpolation processing unit 104-2 for performing signal interpolation processing on the demodulated signal demodulated by the second OFDM demodulating unit 103-2 and correcting distortion of the demodulated signal.
[0013]
More specifically, in the second demodulated signal interpolation processing unit 104-2, as in the case of the first demodulated signal interpolation processing unit 104-1 described above, distortion due to time fluctuations of the amplitudes and phases of a plurality of carriers. In order to correct the error and restore the original state, linear interpolation of a plurality of data symbols in the time axis direction is performed using a distributed pilot symbol between any two points among the plurality of pilot symbols. As a result, the second corrected demodulated signal Sp2 in a state in which the distortion due to temporal variations in the amplitude and phase of the plurality of carriers is corrected is output from the second demodulated signal interpolation processing unit 104-2.
[0014]
The second A / D converter 102-2, the second OFDM demodulator 103-2, and the second demodulated signal interpolation processor 104-2 in the second demodulator circuit are configured by logic circuits. As in the case of the first demodulating circuit described above, the semiconductor integrated circuit is mounted on a single chip (for example, the second chip 18-2).
[0015]
Here, as in the case of the first demodulating circuit described above, when performing linear interpolation of a plurality of data symbols in the time axis direction, a large amount of data is required for performing arithmetic processing related to this linear interpolation. Become. In order to collectively hold the large number of data, a high-speed and large-capacity memory such as a DRAM (for example, the second memory 107-2) is provided outside the second demodulation circuit. This external second memory 107-2 is also mounted on a semiconductor integrated circuit consisting of one chip.
[0016]
Furthermore, the second demodulating circuit includes the first corrected demodulated signal Sp1 and the second corrected signal output from the first demodulated signal interpolation processing unit 104-1 and the second demodulated signal interpolation processing unit 104-2, respectively. The demodulated signal synthesizer 105 weights the demodulated signal Sp2 and synthesizes both signals, and the decoding process of the error correction code included in the synthesized demodulated signal extracted from the demodulated signal synthesizer 105 is performed. And an error correction processing unit 106 for correcting an error. From this error correction processing unit 106, a demodulated signal Sout subjected to error correction is output, and target information is finally extracted.
[0017]
The demodulated signal synthesizer 105 and the error correction processor 106 are also configured by logic circuits, and the second A / D converter 102-2, the second OFDM demodulator 103-2, and the second Along with the demodulated signal interpolation processing unit 104-2, it is mounted on a semiconductor integrated circuit including the second chip 18-2.
[0018]
The demodulated signal synthesizer 105 and the error correction processing unit 106 described above include the first A / D converter 102-1, the first OFDM demodulator 103-1, and the first demodulated signal in the first demodulator circuit. Along with the interpolation processing unit 104-1, the semiconductor integrated circuit including the first chip 18-1 may be mounted.
[0019]
In the conventional OFDM type diversity receiving circuit as shown in FIG. 9, the first demodulating circuit and the second demodulating circuit made up of logic circuits are mounted on a semiconductor integrated circuit fabricated by separate processes. Finally, it is composed of two chips (in FIG. 9, the first chip 18-1 and the second chip 18-2). Furthermore, the first and second memories 107-1 and 107-2 such as external DRAMs are also mounted on a semiconductor integrated circuit manufactured by separate processes, and finally constituted by two chips. . In other words, the conventional diversity receiving circuit of FIG. 9 is composed of a total of four chips.
[0020]
Note that the following prior art documents disclose examples of a diversity receiving circuit in which a logic circuit is configured by one chip. However, this prior art document does not describe the detailed configuration of the demodulation circuit including a demodulation signal interpolation processing unit that performs signal interpolation processing on the demodulation signal. Furthermore, there is no description about a memory such as an external DRAM.
[0021]
[Patent Document 1]
Japanese Patent No. 2690300
[0022]
[Problems to be solved by the invention]
As described above, in the conventional OFDM type diversity receiving circuit, the logic system circuit and the external memory such as a DRAM are configured by a semiconductor integrated circuit including separate chips. Therefore, a problem arises when the area occupied when these chips are mounted as separate packages becomes large, and the diversity receiving circuit cannot be downsized. Furthermore, the number of wirings between a plurality of chips has increased, and a problem has arisen that signal delay cannot be ignored.
[0023]
On the other hand, in the conventional diversity receiver circuit of the OFDM system, when performing signal interpolation processing on the demodulated signal, a distributed pilot symbol between any two points among a plurality of pilot symbols is used. Linear interpolation of multiple data symbols was performed. However, since the accuracy of the signal interpolation processing by this linear interpolation is not so high, it becomes difficult to apply to mobile communication when the moving body moves at high speed. For this reason, it has become necessary to perform signal interpolation processing with higher accuracy than linear interpolation. However, in order to perform such highly accurate signal interpolation processing, it is necessary to further increase the capacity of a memory such as an external DRAM. Therefore, in order to reduce the size of the diversity receiving circuit, it has become increasingly difficult to configure a logic circuit and an external memory such as a DRAM by a single chip.
[0024]
The present invention has been made in view of the above problems, and it is possible to reduce the size of an OFDM diversity receiving circuit used in a demodulating circuit of an in-vehicle digital television and to reduce the signal generated by wiring between a plurality of chips. An object of the present invention is to provide a diversity receiving circuit in which the problem of delay is solved and signal interpolation processing for a demodulated signal can be performed with high accuracy.
[0025]
[Means for Solving the Problems]
In order to solve the above problems, the diversity receiving circuit of the present invention separately receives a plurality of orthogonal modulation signals respectively transmitted from a plurality of transmitting stations by an orthogonal frequency division multiplexing method (hereinafter abbreviated as OFDM method). A plurality of orthogonal frequency division multiplexing demodulation units (hereinafter abbreviated as OFDM demodulation units) that respectively demodulate a plurality of received signals obtained in this manner, and a plurality of demodulated signals demodulated by the plurality of OFDM demodulation units A plurality of demodulated signal interpolation processing units for performing signal interpolation processing to correct distortions of the plurality of demodulated signals, and a plurality of demodulated signals output from the plurality of demodulated signal interpolation processing units, respectively, And a demodulated signal synthesizer for extracting information to be used, and the data used when the signal interpolation processing is performed by the plurality of demodulated signal interpolation processing units are collectively stored. A plurality of OFDM demodulating units, a plurality of demodulated signal interpolation processing units, a demodulated signal combining unit, and the shared memory configured by a package of a semiconductor integrated circuit comprising a single chip. A diversity receiving circuit is provided.
[0026]
Preferably, in the diversity receiving circuit of the present invention, each of the plurality of orthogonal modulation signals includes a plurality of carriers arranged in the frequency axis direction, a plurality of data symbols arranged in the time axis direction, and a frequency axis direction and When configured with a plurality of reference pilot symbols distributed in the time axis direction, each of the plurality of demodulated signal interpolation processing units is based on the pilot symbols between several points, (I.e., the FIR (finite impulse response) filter) is used to perform signal interpolation processing on the time axis direction of the plurality of data symbols, thereby correcting distortion of the plurality of data symbols. ing.
[0027]
On the other hand, the diversity receiving circuit according to the embodiment of the present invention demodulates two types of received signals obtained by separately receiving two types of orthogonal modulation signals respectively transmitted from two transmitting stations by OFDM. Signal interpolation processing is performed on the two demodulated signals demodulated by the first OFDM demodulator, the second OFDM demodulator, and the first and second OFDM demodulator. A first demodulated signal interpolation processing unit and a second demodulated signal interpolation processing unit for correcting distortions respectively, and two types of demodulated signals output from the first and second demodulated signal interpolation processing units are combined. And a demodulated signal synthesizer for extracting desired information, and the data used for performing the signal interpolation processing in the first and second demodulated signal interpolation processors are collectively held. A semiconductor integrated circuit having a memory, wherein the first and second OFDM demodulating units, the first and second demodulated signal interpolation processing units, the demodulated signal combining unit, and the shared memory are composed of one chip; A diversity receiving circuit configured by a circuit package is provided.
[0028]
Preferably, in the diversity receiving circuit of the present invention, each of the two types of orthogonal modulation signals includes a plurality of carriers arranged in the frequency axis direction, a plurality of data symbols arranged in the time axis direction, and a frequency axis direction. And a plurality of reference pilot symbols distributed in the time axis direction, each of the first and second demodulated signal interpolation processing units is based on the pilot symbols between several points. The distortion of the plurality of data symbols is corrected by performing signal interpolation processing in the time axis direction of the plurality of data symbols using an acyclic filter.
[0029]
In summary, in the diversity receiving circuit of the present invention, data used when performing signal interpolation processing in a plurality of demodulated signal interpolation processing units is held in a memory such as a shared DRAM. A logic circuit such as an OFDM demodulator, a plurality of demodulated signal interpolation processors, and a demodulated signal synthesizer and a memory such as a shared DRAM can be combined into a single-chip semiconductor integrated circuit package. it can. Therefore, the diversity receiving circuit can be reduced in size, and the number of wirings between a plurality of chips can be greatly reduced, thereby significantly reducing the signal delay.
[0030]
In particular, in the diversity receiver circuit of the present invention, when performing signal interpolation processing on the demodulated signal, a plurality of pilot symbols among a plurality of pilot symbols are used, and a plurality of acyclic FIR filters are used. Since the signal interpolation processing in the time axis direction of the data symbol is performed, the accuracy of the signal interpolation processing is much higher than before.
[0031]
Therefore, the diversity receiving circuit of the present invention can be applied to mobile communication when the mobile body moves at high speed. In this case, a relatively large capacity memory is required when performing signal interpolation processing on the demodulated signal. However, as described above, by holding data used when performing signal interpolation processing in a shared memory, Thus, the logic system circuit and the shared memory can be configured as a single chip.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
The configuration and operation of a preferred embodiment of the present invention will be described below with reference to the accompanying drawings (FIGS. 1 to 8).
[0033]
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. However, here, when two types of orthogonal modulation signals are transmitted from two different transmission stations by OFDM, respectively, the two types of orthogonal modulation signals may be received and demodulated by two different reception stations, respectively. An example of a configuration of an OFDM type diversity receiving circuit that can be performed will be described. Hereinafter, the same constituent elements as those described above are denoted by the same reference numerals or reference numerals.
[0034]
Further, here, each of the two types of orthogonal modulation signals is a plurality of carriers arranged orthogonal to each other in the frequency axis direction, in a state where the amplitude and phase of the carrier are modulated in accordance with target information. It is composed of a plurality of data symbols arranged in the time axis direction and a plurality of reference pilot symbols arranged dispersed in the frequency axis direction and the time axis direction.
[0035]
In the diversity receiver circuit according to the embodiment of FIG. 1, logic circuits such as the first demodulator circuit and the second demodulator circuit and data used when performing signal interpolation processing on the demodulated signal are collected together. A shared memory 7 such as a DRAM for holding the data is mounted on a semiconductor integrated circuit 8 composed of one chip. Further, the semiconductor integrated circuit 8 is configured as a single package such as a SIP (system in package).
[0036]
More specifically, in the diversity receiving circuit according to the embodiment of FIG. 1, as in the case of the above-described conventional diversity receiving circuit (see FIG. 9), two types of orthogonal transmissions respectively transmitted from two different transmitting stations are provided. A first receiving antenna AT-1 and a second receiving antenna AT-2 for receiving modulated signals independently of each other are provided at two different receiving stations. Since the received signals received by the first and second receiving antennas AT-1 and AT-2 are high-frequency signals that are difficult to demodulate by a normal demodulating circuit, the demodulating process can be easily performed. It is necessary to convert to an intermediate frequency signal.
[0037]
Therefore, in the diversity receiving circuit according to the embodiment of FIG. 1, as in the case of the above-described conventional diversity receiving circuit (see FIG. 9), the first receiving antenna AT-1 and the first receiving antenna AT-2. A first RF / IF conversion unit 1-1 and a second RF / IF conversion unit 1-2 are provided for converting high-frequency received signals respectively extracted from the signal into an intermediate frequency signal. Here, the first intermediate frequency signal Sin1 converted by the first RF / IF converter 1-1 is input to the first demodulation circuit, and on the other hand, the second RF / IF converter 1 The second intermediate frequency signal Sin2 converted at -2 is input to the second demodulation circuit.
[0038]
Further, in the diversity receiver circuit according to the embodiment of FIG. 1, the first demodulator circuit is a first analog / digital converter that converts the analog first intermediate frequency signal Sin1 into a digital intermediate frequency signal ( (Hereinafter abbreviated as a first A / D converter) 2-1, and a digital intermediate frequency signal extracted from the first A / D converter 2-1 is demodulated by a fast Fourier transform or the like. OFDM demodulator 3-1 and a first demodulated signal interpolation processor for performing signal interpolation processing on the demodulated signal demodulated by first OFDM demodulator 3-1 and correcting distortion of the demodulated signal 4-1. The first A / D converter 2-1 and the first OFDM demodulating unit 3-1 are the same as the first A / D converter 102-1 and the first OFDM receiver in the conventional diversity receiving circuit (see FIG. 9). This substantially corresponds to the OFDM demodulator 103-1.
[0039]
Furthermore, in the first demodulated signal interpolation processing unit 4-1, a plurality of carriers are corrected in order to correct distortions due to temporal fluctuations in the amplitude and phase of a plurality of carriers that occur with the movement of the moving body and return to the original state. The signal interpolation processing of a plurality of data symbols in the time axis direction (and the frequency axis direction) is performed using the distributed pilot symbols distributed among several points among the pilot symbols. In such signal interpolation processing using distributed pilot symbols between several points, the coefficient data of the acyclic FIR filter is adjusted to cancel the distortion due to the actual time variation of the amplitude and phase of the carrier with high accuracy. Since distortion is corrected, the accuracy of signal interpolation processing is much higher than in the case of conventional linear interpolation. As a result, the first corrected demodulated signal Sp1 in a state in which the distortion due to temporal fluctuations of the amplitudes and phases of the plurality of carriers is corrected with high accuracy is output from the first demodulated signal interpolation processing unit 4-1.
[0040]
Here, when performing signal interpolation processing of a plurality of data symbols in the time axis direction, coefficient data for adjustment of the FIR filter related to the signal interpolation processing and a large amount of data for performing various arithmetic processes are required. Become. In this case, a memory having a much larger capacity than that of the conventional linear interpolation is required as a high-speed and large-capacity memory for collectively storing a large number of data. In the embodiment of FIG. 1, by providing a shared memory 7 as such a high-speed and large-capacity memory, when performing signal interpolation processing of a plurality of data symbols in the time axis direction, The memory capacity required for the signal interpolation processing of the second demodulation circuit can be substantially reduced.
[0041]
On the other hand, the second demodulation circuit includes a second analog / digital converter (hereinafter referred to as a second A / D converter) that converts the analog second intermediate frequency signal Sin2 into a digital intermediate frequency signal. 2-2), a second OFDM demodulator 3-2 that demodulates the digital intermediate frequency signal extracted from the second A / D converter 2-2 by fast Fourier transform, etc. And a second demodulated signal interpolation processing unit 4-2 for performing signal interpolation processing on the demodulated signal demodulated by the second OFDM demodulating unit 3-2 and correcting distortion of the demodulated signal. The second A / D converter 2-2 and the second OFDM demodulator 3-2 include the second A / D converter 102-2 and the second OFDM demodulator in the conventional diversity receiving circuit (see FIG. 9). This substantially corresponds to the OFDM demodulator 103-2.
[0042]
Further, the second demodulated signal interpolation processing unit 4-2 corrects distortions due to temporal fluctuations in the amplitude and phase of a plurality of carriers generated along with the movement of the moving body, and returns to the original state. The signal interpolation processing of a plurality of data symbols in the time axis direction (and the frequency axis direction) is performed using the distributed pilot symbols distributed among several points among the pilot symbols. In such signal interpolation processing using distributed pilot symbols between several points, as in the case of the first demodulated signal interpolation processing unit 4-1, the coefficient data of the non-recursive FIR filter is adjusted and the actual data is adjusted. Since the distortion is corrected by canceling the distortion due to the time fluctuation of the carrier amplitude and phase with high accuracy, the accuracy of the signal interpolation process is much higher than in the case of the conventional linear interpolation. As a result, the second corrected demodulated signal Sp2 in a state in which distortion due to temporal fluctuations of the amplitudes and phases of a plurality of carriers is corrected with high accuracy is output from the second demodulated signal interpolation processing unit 4-2.
[0043]
Here, as in the case of the first demodulated signal interpolation processing unit 4-1, the FIR filter adjustment related to the signal interpolation processing is performed when performing signal interpolation processing of a plurality of data symbols in the time axis direction. Coefficient data and a lot of data for performing various arithmetic processes are required. In this case, a memory having a much larger capacity than that of the conventional linear interpolation is required as a high-speed and large-capacity memory for collectively storing a large number of data. As described above, in the embodiment of FIG. 1, by providing the shared memory 7 as such a high-speed and large-capacity memory, the memory capacity required for the signal interpolation process can be substantially reduced. .
[0044]
Further, the second demodulating circuit includes the first corrected demodulated signal Sp1 and the second corrected signal output from the first demodulated signal interpolation processing unit 4-1 and the second demodulated signal interpolation processing unit 4-2, respectively. The demodulated signal synthesizer 5 weights the demodulated signal Sp2 to synthesize both signals, and the decoding process of the error correction code included in the synthesized demodulated signal extracted from the demodulated signal synthesizer 5 And an error correction processing unit 6 for correcting an error. From this error correction processing unit 6, the demodulated signal Sout subjected to error correction is output, and the target information is finally extracted. The demodulated signal synthesizer 5 and the error correction processor 6 substantially correspond to the demodulated signal synthesizer 105 and the error correction processor 106 in the above-described conventional diversity receiving circuit (see FIG. 9).
[0045]
In the diversity receiving circuit according to the embodiment of FIG. 1, the first A / D converter 2-1, the first OFDM demodulator 3-1 and the first demodulated signal interpolation processor 4-in the first demodulator circuit. 1, the second A / D converter 2-2 in the second demodulation circuit, the second OFDM demodulation unit 3-2, the second demodulation signal interpolation processing unit 4-2, the demodulation signal synthesis unit 5, and the error Each of the correction processing units 6 is configured by a logic circuit. On the other hand, as described above, the shared memory 7 is provided as a high-speed and large-capacity memory for holding a large number of data necessary for performing signal interpolation processing of a plurality of data symbols. The memory capacity required for the interpolation process can be substantially reduced.
[0046]
Therefore, in the diversity receiving circuit according to the above-described embodiment, the logic circuit in the first and second demodulation circuits and a large amount of data necessary for performing signal interpolation processing of a plurality of data symbols are retained. These shared memories can be configured together in a package of a semiconductor integrated circuit consisting of one chip. As a result, the diversity receiving circuit can be reduced in size, and the number of wirings required for wiring between a plurality of chips is greatly reduced, so that there is almost no signal delay.
[0047]
Furthermore, in the diversity receiving circuit according to the above-described embodiment, signal interpolation processing of a plurality of data symbols is performed by adjusting coefficient data of an acyclic FIR filter based on distributed pilot symbols between several points among the plurality of pilot symbols. Therefore, the accuracy of the signal interpolation process is higher than in the conventional case such as linear interpolation.
[0048]
Therefore, even when a moving body such as a traveling vehicle moves at a high speed, the diversity receiving circuit according to the above-described embodiment can be applied to a demodulation circuit of an in-vehicle digital television. Even in such a case, by providing a shared memory for holding a large amount of data necessary for signal interpolation processing, the shared memory can be incorporated into a package such as SIP together with a logic circuit. It becomes possible.
[0049]
1 includes two A / D converters 2-1, 2-2, OFDM demodulation units 3-1, 3-2, demodulated signal interpolation processing units 4-1, 4-2, and the like. Although an example in which the diversity reception circuit is configured as a single chip has been described, a diversity reception circuit including three or more A / D converters, an OFDM demodulation unit, a demodulated signal interpolation processing unit, and the like is provided. It is also possible to configure in a chip.
[0050]
2 is a block diagram showing a specific configuration of the embodiment of FIG. 1, FIG. 3 is a block diagram showing a detailed configuration of the pilot signal correction unit of FIG. 2, and FIG. 4 is based on the pilot signal correction unit of FIG. FIG. 5 is a schematic diagram for explaining a demodulated signal correction method, and FIG. 5 is a diagram schematically showing an example of an FIR filter used for distributed pilot correction of a demodulated signal.
[0051]
In the diversity receiving circuit of FIG. 2, the first A / D converter (abbreviated as the first A / D in FIG. 2) 2-1 is taken out as in the case of the embodiment of FIG. The digital first intermediate frequency signal is input to the first OFDM demodulator 3-1.
[0052]
The first OFDM demodulator 3-1 includes a first orthogonal modulation sampling unit that downsamples the first intermediate frequency signal in accordance with the accuracy of the signal interpolation processing of the first demodulated signal interpolation processing unit 4-1. 30-1 and a first high-speed frequency conversion processing unit (in FIG. 2, abbreviated as first FFT) that demodulates the signal extracted from the first quadrature modulation sampling unit 30-1 in the frequency domain by the FFT method. ) 32-1 and a first time / frequency synchronization unit 33-1 that synchronizes a plurality of carriers in the frequency axis direction and a plurality of data symbols in the time axis direction. The first time / frequency synchronization unit 33-1 also incorporates measures against a Doppler shift that occurs as a moving body such as a traveling vehicle moves.
[0053]
Further, the first OFDM demodulator 3-1 includes a first automatic gain controller (in FIG. 2, the first automatic gain controller) that automatically controls the gain of the amplifier in the first quadrature modulation sampling unit 30-1. AGC (auto gain control) control unit 31-1). In accordance with the first AGC signal extracted from the first AGC control unit 31-1, the gain of the amplifier in the first quadrature modulation sampling unit 30-1 is automatically adjusted to obtain the first intermediate frequency. Signal downsampling is performed without error.
[0054]
Further, the first demodulated signal interpolation processing unit 4-1 in the diversity receiving circuit of FIG. 2 extracts a first data symbol that extracts a plurality of data symbols from the demodulated signal demodulated by the first FFT 33-1. Unit 40-1, a first pilot symbol extraction unit 41-1 for extracting a plurality of pilot symbols from the demodulated signal, and a non-recursive type based on distributed pilot symbols between several points among the plurality of pilot symbols. And a first distributed pilot signal correction unit 42-1 for performing signal interpolation processing of a plurality of data symbols by an FIR filter to correct the distortion of the demodulated signal.
[0055]
The first distributed pilot signal correction unit 42-1 corrects distortion due to temporal fluctuations in the amplitude and phase of a plurality of carriers that occur as the moving body moves, and returns the original state to several points. The signal interpolation processing of a plurality of data symbols in the time axis direction and the frequency axis direction is performed using the distributed pilot symbols. In such signal interpolation processing using distributed pilot symbols between several points, the coefficient data of the acyclic FIR filter is adjusted to cancel the distortion due to the actual time variation of the amplitude and phase of the carrier with high accuracy. Since distortion is corrected, highly accurate signal interpolation processing is possible. As a result, a first corrected demodulated signal in a state in which distortion due to temporal fluctuations in the amplitude and phase of a plurality of carriers is corrected with high accuracy is output from the first distributed pilot signal correction unit 42-1.
[0056]
Here, when performing signal interpolation processing of a plurality of data symbols using distributed pilot symbols between several points, a large amount of data for performing various arithmetic processing using an FIR filter is required. In the embodiment shown in FIG. 2, since the shared memory 7 is provided as a high-speed and large-capacity memory for collectively holding a large number of data, it is necessary when performing signal interpolation processing of a plurality of data symbols. Memory capacity can be substantially reduced.
[0057]
On the other hand, in the diversity receiving circuit of FIG. 2, the second A / D converter (abbreviated as second A / D in FIG. 2) 2-2, as in the case of the embodiment of FIG. The second intermediate frequency signal in the digital format extracted from is input to the second OFDM demodulator 3-2.
[0058]
The second OFDM demodulator 3-2 is a second quadrature modulation sampling unit that downsamples the second intermediate frequency signal in accordance with the accuracy of the signal interpolation processing of the second demodulated signal interpolation processing unit 4-2. 30-2 and a second high-speed frequency conversion processing unit (in FIG. 2, abbreviated as second FFT) that demodulates the signal extracted from the second quadrature modulation sampling unit 30-2 in the frequency domain by the FFT method. ) 32-2 and a second time / frequency synchronization unit 33-2 that synchronizes a plurality of carriers in the frequency axis direction and a plurality of data symbols in the time axis direction. The second time / frequency synchronization unit 33-2 incorporates a countermeasure against a Doppler shift that occurs as a moving body such as a traveling vehicle moves.
[0059]
Further, the second OFDM demodulator 3-2 is a second automatic gain controller that automatically controls the gain of the amplifier in the second quadrature modulation sampling unit 30-2 (in FIG. 31-2 (abbreviated as AGC control unit). The gain of the amplifier in the second quadrature modulation sampling unit 30-2 is automatically adjusted according to the second AGC signal extracted from the second AGC control unit 31-2, and the second intermediate frequency is adjusted. Signal downsampling is performed without error.
[0060]
Further, the second demodulated signal interpolation processing unit 4-2 in the diversity receiving circuit of FIG. 2 extracts a second data symbol that extracts a plurality of data symbols from the demodulated signal demodulated by the second FFT 33-2. Unit 40-2, a second pilot symbol extraction unit 41-2 for extracting a plurality of pilot symbols from the demodulated signal, and a non-recursive type based on distributed pilot symbols between several points among the plurality of pilot symbols. A second distributed pilot signal correction unit 42-2 for performing signal interpolation processing of a plurality of data symbols using an FIR filter and correcting distortion of the demodulated signal.
[0061]
In this second distributed pilot signal correction unit 42-2, in order to correct distortions due to temporal fluctuations in the amplitude and phase of a plurality of carriers that occur as the moving body moves and to return to the original state, The signal interpolation processing of a plurality of data symbols in the time axis direction and the frequency axis direction is performed using the distributed pilot symbols. In such signal interpolation processing using distributed pilot symbols between several points, the coefficient data of the acyclic FIR filter is adjusted to cancel the distortion due to the actual time variation of the amplitude and phase of the carrier with high accuracy. Since distortion is corrected, highly accurate signal interpolation processing is possible. As a result, the second corrected pilot signal correction unit 42-2 outputs a second corrected demodulated signal in a state where distortion due to temporal fluctuations of the amplitudes and phases of a plurality of carriers is corrected with high accuracy.
[0062]
Here too, as in the case of the first and second distributed pilot signal correction unit 42-2 described above, an FIR filter is used when performing signal interpolation processing of a plurality of data symbols using distributed pilot symbols between several points. Thus, a large amount of data for performing various arithmetic processes is required. As described above, in the embodiment shown in FIG. 2, since the shared memory 7 is provided as a high-speed and large-capacity memory for collectively holding a large amount of data, it is necessary when performing the signal interpolation process. The memory capacity can be substantially reduced.
[0063]
Further, in the diversity receiving circuit of FIG. 2, the diversity signal combining unit 50 having substantially the same function as that of the demodulated signal combining unit 5 of FIG. 1 and the Viterbi decoding having substantially the same function as the error correction processing unit 6 of FIG. A portion 60 is provided.
[0064]
More specifically, the diversity signal synthesizer 50 includes the first corrected demodulated signal and the second corrected demodulated signal output from the first distributed pilot signal corrector 42-1 and the second distributed pilot signal corrector 42-2, respectively. Based on the power values of the corrected demodulated signals, the two signals are weighted and then combined. On the other hand, the Viterbi decoding unit 60 weights the orthogonal modulation signals transmitted from the two transmitting stations by the transmission path response with respect to the error correction code included in the combined demodulated signal extracted from the diversity signal combining unit 50. Then, the error correction code is decoded by the Viterbi decoding method to correct the error of the combined demodulated signal.
[0065]
The demodulated signal Sout that has been subjected to error correction processing in this way is subjected to decoding processing by the Reed-Solomon decoder 61, and is finally output from the TS output terminal via the TS (transport stream) buffer 62. Is retrieved. Such data is set to either the parallel output mode or the serial output mode by a register (not shown) in the diversity receiving circuit.
[0066]
In the diversity receiver circuit of FIG. 2, the first and second A / D converters 2-1 and 2-2, the first and second quadrature modulation sampling units 30-1 and 30-2, the first and second 2 AGC control units 31-1, 31-2, first and second FFT 32-1, 32-2, first and second time / frequency synchronization units 33-1, 33-2, first and second Two data symbol extraction units 40-1, 40-2, first and second pilot symbol extraction units 41-1, 41-2, and first and second distributed pilot signal correction units 42-1, 42-2. The diversity signal synthesis unit 50, the Viterbi decoding unit 60, the Reed-Solomon decoder 61, and the TS buffer 62 are all configured by logic circuits. On the other hand, a shared memory 7 is provided as a high-speed and large-capacity memory for holding a large number of data necessary for signal interpolation processing of a plurality of data symbols.
[0067]
Therefore, in the diversity receiving circuit of FIG. 2, as in the case of the above-described embodiment of FIG. 1, the logic system circuit and the shared memory 7 are combined into a package of the semiconductor integrated circuit 8 composed of one chip. Can be configured.
[0068]
More specifically, in the diversity receiving circuit of FIG. 2, the two A / D converters 2-1 and 2-2 incorporated in one chip are operated in a differential manner, thereby providing an external A / D converter. It is also possible to perform A / D conversion of an intermediate frequency signal input in a differential format without using both of the above. However, if either one of the two A / D converters 2-1 and 2-2 is AC-grounded, it is possible to operate the diversity reception circuit of FIG. 2 in a single-branch single mode.
[0069]
Further, in the diversity reception circuit of FIG. 2, a shared register 9 including a fixed reception register and a mobile reception register is provided. This fixed reception register is used for fixed reception when the receiving station is fixed, and the mobile reception register is used for mobile reception when a moving body such as a traveling vehicle is moving.
[0070]
2 outputs a signal indicating a guard interval period provided for preventing mutual interference between a plurality of data symbols.
[0071]
Further, the diversity receiving circuit of FIG. 2 includes a CPU interface 81 that functions as an interface to an external CPU (central processing unit) and a clock generator 80 that generates an external clock such as a system clock. .
[0072]
The CPU interface 81 enables communication between the diversity receiving circuit composed of one chip and the external clock via the bus B. The bus type of the bus B is set by setting the bus type setting terminal to a low potential or a high potential (L (low) or H (high) state).
[0073]
On the other hand, the clock generator 80 has a 4 MHz operation mode or an 8 MHz operation mode, and can be set to one of the operation modes by an external clock setting terminal. More specifically, by setting the external clock setting terminal to a low potential or a high potential (L or H state), either the 4 MHz operation mode or the 8 MHz operation mode is set.
[0074]
Thus, in clock generator 80 set to either the 4 MHz operation mode or the 8 MHz operation mode, a predetermined external clock is output from the external clock output terminal. As the external clock, an A / D clock for operating the A / D converter or a diversity reception system including an external CPU is operated in accordance with a setting state of a register (not shown) in the diversity reception circuit. A system clock, which is a basic clock for generating the signal, is output. Alternatively, it is possible to set to an OFF state in which an external clock is not output, according to a setting state of a register in the diversity receiving circuit.
[0075]
Further, in the clock generator 80, an external CPU clock having a predetermined operating frequency is output from the external CPU clock output terminal by the external CPU clock setting terminal. As the above external CPU clock, by setting the external clock setting terminal to a low potential or a high potential (L or H state), a clock with an operating frequency of 1 MHz or 2 times of 4 MHz or 8 MHz is output. It has become. Alternatively, it can be set to an off state in which the external CPU clock is not output by setting the external clock setting terminal.
[0076]
Next, detailed configurations and operations of the first distributed pilot signal correction unit 42-1 and the second distributed pilot signal correction unit 42-2 in FIG. 2 will be described with reference to FIGS. However, in FIG. 3, the configuration and operation of the first distributed pilot signal correction unit 42-1 are shown as a representative. Further, in FIG. 3, “first” of each component in the first distributed pilot signal correction unit 42-1 is omitted.
[0077]
As described above according to the block diagram of FIG. 2, in the diversity receiving circuit according to the embodiment of the present invention, the first data symbol extraction unit 40-1 demodulates by the first OFDM demodulation unit 3-1. A plurality of data symbols are extracted from the demodulated signal. On the other hand, the first pilot symbol extraction unit 41-1 extracts a plurality of pilot symbols from the demodulated signal.
[0078]
More specifically, as shown in the signal arrangement diagram on the left side of FIG. 4, each of the demodulated signals includes a plurality of carriers arranged orthogonal to each other in the frequency direction (that is, the carrier direction), and a time axis. It is composed of a plurality of data symbols arranged in the direction (that is, the symbol direction) (the circled portion on the left in FIG. 4). Further, a plurality of reference pilot symbols (the portions marked with ● in the left part of FIG. 4) are inserted in a state of being dispersed with a constant period in the frequency axis direction and the time axis direction.
[0079]
The first distributed pilot signal correcting unit 42-1 in FIG. 3 includes a first pilot symbol generating unit 43-1 that generates several distributed pilot symbols selected in advance from among a plurality of pilot symbols, and these A first pilot symbol complex division unit 44-1 for performing complex division on the plurality of pilot symbols extracted by the first pilot symbol extraction unit 41-1 based on a plurality of distributed pilot symbols, The first FIR filter interpolation processing unit 49-1 including the first symbol filter 45-1 and the first carrier filter 46-1.
[0080]
Here, it is assumed that the dispersed pilot symbols between several points selected in advance from a plurality of pilot symbols are constituted by pilot signals having known values. A first symbol filter 45 corresponding to an FIR filter in the time axis direction according to transmission path characteristics calculated by performing complex division on a plurality of pilot symbols based on a pilot signal having a known value as described above. −1 coefficient data is determined.
[0081]
Furthermore, as shown in the central part of FIG. 4, using the first symbol filter 45-1 for which coefficient data has been determined, distributed pilot symbols between several points (in the central part of FIG. Data interpolation processing is sequentially performed in the time axis direction for each of a plurality of data symbols arranged between only pilot symbols in the time axis direction. In this way, the distortion of data in the time axis direction can be corrected with high accuracy based on the pilot signal having a known value.
[0082]
Further, the first distributed pilot signal correction unit 42-1 of FIG. 3 performs the first data symbol complex division that performs complex division on the plurality of data symbols extracted by the first data symbol extraction unit 40-1. Unit 47-1, a first data symbol demodulating unit 48-1 for outputting the data symbol after the signal interpolation processing extracted from the first data symbol complex dividing unit 44-1 as a first corrected demodulated signal; have.
[0083]
After correcting the distortion of the data in the time axis direction as described above, the coefficient data of the carrier filter 46-1 corresponding to the FIR filter in the time axis direction is determined according to the coefficient data of the first symbol filter 45-1. Is done.
[0084]
Further, as shown in the right part of FIG. 4, based on the carrier filter 46-1 for which coefficient data has been determined, complex division is performed on a plurality of data symbols, thereby distributing pilot symbols between several points (in FIG. 4). In the right part, data interpolation processing is sequentially performed in the frequency axis direction for each of a plurality of data symbols arranged between only two pilot symbols between two points in the frequency axis direction). In this way, distortion of data in the frequency axis direction can be corrected with high accuracy. The first corrected demodulated signal output from the first data symbol demodulator 48-1 in a state where the distortion of data in the time axis direction and the frequency axis direction is corrected is sent to the diversity signal synthesizer 50, and the second And the corrected demodulated signal.
[0085]
On the other hand, a second pilot symbol complex division unit 44-2, a second symbol filter 45-2, and a second carrier filter 46-2 in the second distributed pilot signal correction unit 4-2 are included. The FIR filter interpolation processing unit 49-2, the second data symbol complex division unit 47-2, and the second data symbol demodulation unit 48-2 have the same configuration as the first distributed pilot signal correction unit 4-1. The configuration is almost the same as in the case of. By operating the respective components in the second distributed pilot signal correction unit 4-2 and executing the demodulated signal correction method similar to that in the case of the first distributed pilot signal correction unit 4-1. It is possible to correct the distortion of data in the time axis direction and the frequency axis direction with high accuracy. Therefore, here, a detailed description of the configuration and operation of each component in the second distributed pilot signal correction unit 4-2 is omitted.
[0086]
Here, FIG. 5 shows an example of an FIR filter used for signal interpolation processing using distributed pilot carriers between several points. However, here, a representative example of a symbol filter used for correcting data distortion in the time axis direction is shown.
[0087]
The FIR filter shown in FIG. 5 has an acyclic configuration that does not perform feedback from the output signal y (t) side to the input signal x (t) side. More specifically, the FIR filter shown in FIG. 5 includes n (n is an arbitrary positive integer representing the number of taps) adder elements 34-1 to 34-n and (n + 1) multiplier elements 24-0. ˜24-n (h (0) to h (n)) and n delay elements 14-1 to 14-n.
[0088]
In the first and second distributed pilot signal correction units in FIG. 3 described above, according to transmission path characteristics calculated by performing complex division on a plurality of pilot symbols based on distributed pilot symbols between several points, The coefficient data of the adding elements 34-1 to 34-n, the multiplying elements 24-0 to 24-n, and the delay elements 14-1 to 14-n are determined. The determination of the coefficient data is executed by software.
[0089]
Preferably, the first and second distributed pilot signal correction units in FIG. 3 can use a two-dimensional FIR filter in order to efficiently correct distortion of data in the time axis direction and the frequency axis direction. is there.
[0090]
The demodulated signal correction processing algorithm applied to the diversity receiver circuit according to the embodiment of the present invention will now be described in detail.
[0091]
Here, demodulation of an OFDM demodulator circuit based on a terrestrial digital television broadcast, particularly a high-definition broadcast system (64QAM (quadrature amplitude modulation), guard ratio 1/8 and Viterbi coding rate 7/8) A signal correction algorithm will be described. In this demodulation circuit, a reception signal obtained by receiving orthogonal modulation signals respectively transmitted from two transmission stations is demodulated in the frequency domain by the FFT method and converted into an OFDM demodulated signal in carrier symbols.
[0092]
Furthermore, after the amplitude and phase equalization processing of the data symbols is performed by signal interpolation processing using distributed pilot symbols between several points, the bit metric of the data (6 bits) mapped to the 64QAM signal is calculated and Viterbi decoding is performed. Soft decision decoding according to the method is performed.
[0093]
When the effective symbol length of the OFDM demodulated signal is Tu, the guard interval length Tg = Tu / 8 indicating the guard interval period is set, and the total symbol length T of the data symbol is set. _s = Tu + Tg.
[0094]
In the signal interpolation processing using the distributed pilot symbols described above, as shown in the left part of FIG. 4 described above, pilot symbols are injected once for 12 carriers in the frequency axis direction, and converted into four data symbols in the time axis direction. It is injected once. In other words, if the data symbols are interpolated in the time axis direction using the distributed pilot symbols on the receiving side, distributed pilot symbols having 3 (= 12/4) carrier intervals can be obtained.
[0095]
Here, the process of demodulating the data symbols by equalizing the channel characteristics for the frame structure of the demodulated signal (carrier interval K = 3, symbol interval L = 4) by signal interpolation processing using distributed pilot symbols between several points This is called a distributed pilot demodulation method (hereinafter abbreviated as SP demodulation method).
[0096]
In the left part of FIG. 4, a carrier with a carrier index k = kp satisfying the following formula (1) (k marked in FIG. 4) is used, where k is a carrier index, l is a symbol index, and p is a non-negative integer. A pilot signal having a known amplitude and phase of the data symbol is transmitted.
[0097]
[Expression 1]

[0098]
Assuming that a complex data symbol transmitted using the l-th symbol and the k-th carrier is C (l, k), the received signal Y (l, k) corresponding to the data symbol signal is given by the following equation: It is represented by (2). That is,
[0099]
[Expression 2]

[0100]
It becomes. Here, H (l, k) and N (l, k) represent transmission path characteristics and noise characteristics for the data symbol C (l, k), respectively. On the other hand, this transmission line characteristic is determined by the symbol time (total symbol length) (T _s ) And the carrier band (l / Tu).
[0101]
On the receiving side, the transmission pilot characteristic H ′ (l, kp) acting on C (l, kp) is obtained by complex-dividing the received pilot signal Y (l, kp) by the regular pilot signal C (l, kp). Is estimated. At this time, the transmission line characteristic H ′ (l, kp) is expressed by the following equation (3):
[0102]
[Equation 3]

[0103]
It is expressed as
[0104]
The transmission path characteristic H ′ (l, kp) includes the noise component N (l, kp) / C (l, kp) in the transmission path characteristic H (l, kp) for the kp-th carrier. Indicates.
[0105]
After the division processing of the received pilot signal Y (l, kp) is performed on all the distributed pilot symbols by the SP demodulation method as described above, the symbol filter in the symbol direction and the carrier filter in the carrier direction are interpolated. Thus, the transmission path characteristic H (l, k) for the received data symbol can be estimated. In this case, distributed pilot symbols with a carrier interval K can be obtained by the symbol filter, and the carrier filter interpolates the transmission path characteristics from the distributed pilot symbols (SP) for each of K carriers.
[0106]
The l-th symbol and the data symbol D (l, k) of the k-th carrier are obtained by performing complex division on the received signal Y (l, k) by the transmission path characteristic H ′ (l, k) subjected to the interpolation processing. And can be obtained by the following formula (4):
[0107]
[Expression 4]

[0108]
It is expressed as
[0109]
In the absence of noise, that is, N (l, k) = (0,0), the data symbol D (l, k) is given by equation (5)
[0110]
[Equation 5]

[0111]
The transmitted data symbol C (l, k) can be obtained.
[0112]
Here, the symbol filter is realized by an FIR filter. The interpolation of the channel characteristics in the time axis direction is performed by passing the value of the estimated channel characteristics H ′ (l, kp) of the carrier in which the pilot signal exists through a low-pass filter (that is, a low-pass filter). Realized. At this time, the value of the transmission line response to the data symbol is input to the FIR filter as zero (0).
[0113]
The impulse response of this FIR filter is expressed by the following equations (6) and (7).
[0114]
[Formula 6]

[0115]
[Expression 7]

[0116]
It is expressed as
[0117]
Where N _f Is the number of taps, and fc is a cut-off frequency, and it is possible to pass a fluctuation caused by a Doppler shift of −fc ≦ f ≦ fc.
[0118]
The maximum frequency shift (maximum Doppler shift) received by the received wave is f _dmax Then, the power spectrum of the fading received wave has a certain extent.
[0119]
Therefore, the symbol filter has a pass bandwidth of 2f in order to pass all the Doppler spectrum due to the Doppler shift. _dmax It is necessary to set above.
[0120]
The total symbol length (symbol time) of the OFDM demodulated signal is T _s Then, since the symbol interval L = 4 from the frame structure of the demodulated signal by the SP demodulation method of FIG. 4, the sampling frequency f for the transmission line response is _ss Is expressed by the following equation (8):
[0121]
[Equation 8]

[0122]
It is expressed as
[0123]
Therefore, from the Nyquist sampling theorem, the maximum frequency shift f _dmax Is represented by the following formula (9).
[0124]
[Equation 9]

[0125]
As a result, the maximum frequency deviation f _dmax The fluctuation of the transmission line with respect to the Doppler shift within the range can be estimated.
[0126]
Therefore, the symbol filter is the widest-band interpolation filter that satisfies the Nyquist sampling theorem that allows the entire Doppler spectrum to pass.
[0127]
At this time, the cutoff frequency fc is expressed by the following equation (10).
[0128]
[Expression 10]

[0129]
It is expressed as
[0130]
Here, in order to interpolate the transmission line characteristic with respect to the data symbol, the sampling frequency f with respect to the transmission line response _sd Is expressed by the following equation (11):
[0131]
## EQU11 ##

[0132]
And the sampling frequency f of the above equation (8). _ss L (symbol interval L = 4 in FIG. 4).
[0133]
At this time, the Doppler spectrum has a frequency 1 / (L · T _s ) Appears every time. Therefore, this Doppler spectrum is converted to the cutoff frequency f. _sc By limiting the band with an ideal low-pass filter, the sampling frequency f _sd Each transmission path characteristic can be estimated.
[0134]
Therefore, the symbol filter can be regarded as an interpolator of L (symbol interval L = 4 in FIG. 4) times. Such a symbol filter is realized by an FIR filter as an ideal low-pass filter having a gain of L times.
[0135]
The cut-off frequency fc is expressed by the following equation (12) from the above equations (8) and (10). That is,
[0136]
[Expression 12]

[0137]
It is expressed as Therefore, α in the equation (7) is expressed by the following equation (13):
[0138]
[Formula 13]

[0139]
It is expressed as
[0140]
However, since the operation of the symbol filter corresponds to the operation of a quadruple interpolator, the output needs to be quadrupled.
[0141]
On the other hand, the carrier filter is realized by an FIR filter. Interpolation of the transmission path characteristics in the frequency axis direction is performed by using a low pass filter for the value of the transmission path characteristics H ′ (l, k) interpolated for each carrier K (carrier interval K = 3 in FIG. 4) by a symbol filter It is realized by passing through. At this time, the value of the transmission line response to other data symbols is set to zero and input to the FIR filter.
[0142]
The impulse response of this FIR filter is expressed by the following equations (14) and (15).
[0143]
[Expression 14]

[0144]
[Expression 15]

[0145]
It is expressed as
[0146]
Where N _f Is the number of taps, tc is the cut-off time, and it is possible to pass a delayed wave of −tc ≦ t ≦ tc. As this delayed wave, since it is sufficient to consider a signal whose maximum delay time is within the guard interval period, tc = Tg. In the case of Tg = Tu / 8, tc = (1/8) · Tu.
[0147]
Since the insertion interval on the frequency axis according to the SP demodulation method is 3 carriers, it is necessary that β ≦ 1/3. Furthermore, since the operation of the carrier filter corresponds to the operation of the interpolator three times, the output needs to be tripled.
[0148]
Furthermore, an algorithm for performing a combining process and a Viterbi decoding process of a plurality of corrected demodulated signals (demodulated data) by the diversity reception method after performing the demodulated signal correction process as described above will be described.
[0149]
As already described, it is generally known that the diversity reception method is effective in a transmission path in which fading during multipath occurs due to reception when the moving body is moving.
[0150]
In this diversity reception method, when the reception level of the entire transmission band is reduced by obtaining reception signals having different transmission path characteristics from a plurality of reception antennas, the method of selecting the higher envelope level can be used. The reception characteristics are improved as compared with the case where only one of the received signals is received. However, in the case of adopting a broadband multi-carrier modulation method of about 5.6 MHz in terrestrial digital television broadcasting, the received signal does not have a simple level fluctuation, and the frequency selective distortion is different in the transmission band. Become.
[0151]
Therefore, as countermeasures against frequency selective fading of wideband signals, characteristics can be improved by dividing the received signals from multiple receiving antennas into narrowband subbands and selecting and combining each subband. Become.
[0152]
Since this method performs diversity reception in the frequency domain, it is necessary to convert the received signal to the frequency domain and return to the time domain signal after diversity reception. Such conversion is realized by an FFT method and an IFFT (Inverse Fast Fourier Transform) method.
[0153]
The OFDM diversity reception is easy to apply to an OFDM demodulation circuit because it demodulates the signal in the frequency domain (ie, demodulates the signal by the FFT method) and does not need to return to the time domain signal. . The unit of diversity reception is one carrier symbol.
[0154]
As a method of synthesizing the corrected demodulated signal by the diversity reception method, the data symbols of each branch are weighted and added by the power value of each transmission path response (maximum ratio combining (weighting by the power value of the transmission path response)). . The combined demodulated signal added in this way is expressed by the following equation (16).
[0155]
Where D ₁ (L, k), D ₂ (L, k) are the 1st symbol of each of the 1st and 2nd branches, the demodulated data of the kth carrier, and H ′, respectively. ₁ (L, k), H ' ₂ (L, k) indicates the transmission path response of the l-th symbol of the first and second branches and the k-th carrier, respectively. That is, the demodulated signal after synthesis is
[0156]
[Expression 16]

[0157]
become that way.
[0158]
On the other hand, the decoding process by the Viterbi decoding method is performed by soft decision decoding. A metric used for soft decision decoding generally assumes an AWGN (additive waveguiding grating) transmission path and assumes a Euclidean distance of 2 between the signal point r of received data and the signal point d of transmitted data. Squared de ² Is used. This de ² The value of is given by the following equation (17):
[0159]
[Expression 17]

[0160]
It is expressed as
[0161]
In the case of 64QAM, the bit metric bm (b) corresponding to the transmission bits b = 0, 1 is de with respect to the signal point d ′ of M = 64 transmission data ² The value that minimizes is selected. Therefore, the value of the bit metric bm (b) is expressed by the following equation (18):
[0162]
[Expression 18]

[0163]
It is expressed as
[0164]
Here, when d ′ giving the minimum value is d (b) and b = 0, 1, the value of the bit metric bm (b) is expressed by the following equation (19).
[0165]
[Equation 19]

[0166]
It is expressed as
[0167]
FIG. 6 is a graph showing the relationship between the traveling speed and the bit error rate of the received signal in one embodiment of the present invention, and FIG. 7 shows the CN ratio and bit error rate of the received signal in one embodiment of the present invention. It is a graph which shows the relationship.
[0168]
However, here, in the case where an OFDM demodulating circuit based on a broadcasting system (64QAM, guard ratio 1/8 and Viterbi coding rate 7/8) in digital terrestrial television broadcasting is applied to the embodiment of the present invention, the driving is performed. The relationship between the traveling speed of a moving body such as a car and the bit error rate (sometimes abbreviated as BER (bit error rate)) of a received signal (demodulated signal), and the CN ratio (carrier to noise ratio) of the received signal: The relationship between the carrier-to-noise ratio) and the bit error rate is shown. Further, here, the path memory length of the received signal is set to 96 bits, and the number of quantization bits is set to 3 bits.
[0169]
In the graph of FIG. 6, the traveling speed when the two-branch method (for example, refer to the embodiment of FIG. 1 or FIG. 2) that receives the orthogonal modulation signals separately from the two receiving antennas and performs the maximum ratio combining is shown. The relationship between the bit error rate of the received signal and the bit error rate of the received signal is indicated by a solid line and a circle, and the traveling speed and the bit error rate of the received signal when the one-branch system that receives the orthogonal modulation signal from only one receiving antenna is adopted. This relationship is indicated by a broken line and a mark ●. In this case, an omnidirectional antenna is used as a receiving antenna.
[0170]
As is apparent from the graph of FIG. 6, the bit error rate of the received signal when the two-branch method as shown in the embodiment of FIG. 1 or FIG. 2 is adopted is the reception when the one-branch method is adopted. This is a significant improvement over the bit error rate of the signal. More specifically, the delay time of the demodulated signal is 100 μsec (microseconds), and the DU ratio (desired to undesired signal ratio: the ratio between the intensity of the signal desired to be received and the intensity of the signal not desired to be received) is 0 dB (decibel). Under the condition that the CN ratio of the received signal is 40 dB, the bit error rate of the received signal when the one-branch system is adopted is 2 × 10 2 of the target line ^-4 Not reach below. On the other hand, the bit error rate of the received signal when the 2-branch method is employed under the same conditions is 2 × 10 times the target line when the mobile body travels at a speed of 60 km / H or less. ^-4 The following has been reached.
[0171]
On the other hand, in the graph of FIG. 7, when the omnidirectional antenna and the directional antenna are used in combination in the two-branch method (method A), the CN ratio and the bit of the received signal after performing the Viterbi decoding process The relationship with the error rate is indicated by a solid line and a mark ●, and when only an omnidirectional antenna is used in the 2-branch method (method B), the CN ratio and bit error of the received signal after Viterbi decoding processing is performed The relationship with the rate is shown by the solid line and ◇. However, it is assumed here that the moving body is traveling at a speed of 100 km / H.
[0172]
For reference, the relationship between the CN ratio and the bit error rate of the received signal before Viterbi decoding processing in Method A is indicated by a broken line and ●, and the received signal before Viterbi decoding processing in Method B is shown. The relationship between the CN ratio and the bit error rate is indicated by a broken line and ◇.
[0173]
As is apparent from the graph of FIG. 7, when the omnidirectional antenna and the directional antenna are used in combination in the two-branch method (method A), when the moving body is traveling at a speed of 100 km / h, the Viterbi The bit error rate of the received signal after the decoding process is 2 × 10 2 for the target line under the condition that the CN ratio of the received signal is 30 dB and 40 dB. ^-4 The following has been reached.
[0174]
Therefore, by using a combination of an omnidirectional antenna and a directional antenna in the two-branch system, even when the moving body is traveling at a high speed (for example, 100 km / h), the orthogonal modulation signal can be stably obtained. Can be received. However, it should be noted that when the Viterbi decoding process of the received signal is not performed, it becomes difficult to stably receive the quadrature modulation signal.
[0175]
FIG. 8 is a block diagram showing a structure of a package according to an embodiment of the present invention. However, here, when the OFDM demodulating circuit based on the broadcasting system for terrestrial digital television broadcasting is applied to the embodiment of the present invention, the diversity receiving circuit according to the above embodiment is mounted on a one-chip semiconductor integrated circuit. 1 illustrates the structure of one package realized in this way.
[0176]
In the package structure of FIG. 8, first and second demodulation circuits (for example, including a built-in memory such as a static random access memory (SRAM) and a logic circuit in a diversity receiving circuit, for example. 1 or 2) is integrated into one semiconductor element and mounted on the substrate of the semiconductor integrated circuit 8 as the OFDM demodulating LSI 20. On the other hand, a shared memory such as an external DRAM (for example, refer to the embodiment of FIG. 1 or FIG. 2) is integrated into one semiconductor element, and a semiconductor integrated as a high-speed large-capacity FCRAM (fast cycle random access memory) 70. The circuit 8 is mounted on the substrate.
[0177]
Finally, one semiconductor element constituting the OFDM demodulating LSI 20 incorporating two circuits of the first and second demodulating circuits and one semiconductor element constituting the external shared FCRAM 70 constitute one package. It is composed collectively. Here, in order to reduce the radiation of noise (noise) generated by the wiring pattern between the OFDM demodulating LSI and the DRAM such as FCRAM, it is preferable to use a SIP structure package.
[0178]
More specifically, regarding the chip structure of the diversity receiving circuit according to the above-described embodiment, a 3400 kbit (kilobit) logic circuit (that is, a gate circuit), a 5.5 Mbit (megabit) SRAM (moving body moves). In this case, an additional 4 Mbit for mobile communication is included, and one external FCRAM is mounted on one chip. This chip is finally configured in a small surface-mount package such as a QFP (quad flat package) having 256 or fewer terminals. Here, a relatively low frequency is desirable as the crystal oscillation frequency of the master clock of the clock generator for generating the external clock (see, for example, FIG. 2). More specifically, it is preferable to operate at a crystal oscillation frequency of 4 MHz.
[0179]
【The invention's effect】
As described above, according to the diversity receiving circuit of the present invention, data used when performing signal interpolation processing on a plurality of demodulated signals is held in a memory such as a shared DRAM. A logic circuit in the circuit and a shared memory such as a DRAM can be collectively configured in a package of a semiconductor integrated circuit composed of one chip. Therefore, the diversity receiving circuit can be reduced in size, and the number of wirings between a plurality of chips can be greatly reduced, thereby significantly reducing the signal delay.
[0180]
In particular, according to the diversity receiving circuit of the present invention, when performing signal interpolation processing on a demodulated signal, a non-recursive FIR filter is used based on distributed pilot symbols between several points among a plurality of pilot symbols. Since signal interpolation processing of a plurality of data symbols is performed, the accuracy of signal interpolation processing is much higher than before.
[0181]
Therefore, the diversity receiving circuit of the present invention can be applied to mobile communication when the mobile body moves at high speed. Even in this case, by holding the data used when performing the signal interpolation processing in the shared memory, the logic circuit and the shared memory can be configured in one chip.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.
FIG. 2 is a block diagram showing a specific configuration of the embodiment of FIG.
3 is a block diagram showing a detailed configuration of a distributed pilot signal correction unit in FIG. 2;
4 is a schematic diagram for explaining a method of correcting a demodulated signal by the distributed pilot signal correcting unit of FIG. 3;
FIG. 5 is a circuit diagram schematically showing an example of an FIR filter used for dispersion pilot correction of a demodulated signal.
FIG. 6 is a graph showing the relationship between the traveling speed and the bit error rate of the received signal in one embodiment of the present invention.
FIG. 7 is a graph showing a relationship between a CN ratio of a received signal and a bit error rate in an embodiment of the present invention.
FIG. 8 is a block diagram illustrating a structure of a package according to an embodiment of the present invention.
FIG. 9 is a block diagram showing an example of a conventional diversity receiving circuit.
[Explanation of symbols]
1-1... First high frequency signal / intermediate frequency signal conversion unit (first RF / IF conversion unit)
1-2... Second high frequency signal / intermediate frequency signal conversion unit (second RF / IF conversion unit)
2-1. First analog / digital converter (first A / D converter)
2-2... Second analog / digital converter (second A / D converter)
3-1. First orthogonal frequency division multiplex demodulation unit (first OFDM demodulation unit)
3-2... Second orthogonal frequency division multiplexing demodulation unit (second OFDM demodulation unit)
4-1. First demodulated signal interpolation processing unit
4-2. Second demodulated signal interpolation processing unit
5 ... Demodulated signal synthesizer
6 ... Error correction processing section
7 ... Shared memory
8 ... Semiconductor integrated circuit
9 ... Shared register
14-1 to 14-n ... delay elements
18-1 ... 1st chip
18-2. Second chip
20 ... OFDM demodulation LSI
24-0 to 24-n ... multiplication elements
34-1 to 34-n ... adding element
30-1... First orthogonal demodulation sampling unit
30-2: Second orthogonal demodulation sampling unit
31-1 ... 1st automatic gain control part (1st AGC control part)
31-2: second automatic gain control unit (second AGC control unit)
32-1... First fast Fourier transform unit (first FFT)
32-2 ... 2nd fast Fourier transform part (2nd FFT)
33-1: First time / frequency synchronization unit
33-2. Second time / frequency synchronization unit
40-1... First data symbol extraction unit
40-2. Second data symbol extraction unit
41-1 ... 1st pilot symbol extraction part
41-2 ... second pilot symbol extraction unit
42-1 ... First distributed pilot signal correction unit
42-2 ... Second distributed pilot signal correction unit
43-1 ... First pilot symbol generator
43-2 ... Second pilot symbol generator
44-1 ... first pilot symbol complex division unit
44-2 ... second pilot symbol complex division unit
45-1... First symbol filter
45-2. Second symbol filter
46-1 ... 1st carrier filter
46-2 ... second carrier filter
47-1.... First data symbol complex division unit
47-2. Second data symbol complex division unit
48-1... First data symbol demodulator
48-2. Second data symbol demodulator
49-1 ... first FIR filter interpolation processing unit
49-2. Second FIR filter interpolation processing unit
50: Diversity signal synthesis unit
60: Viterbi decoding unit
61 ... Reed-Solomon decoder
62 ... TS buffer
70 ... FCRAM
80 ... Clock generator
81 ... CPU interface
102-1: First analog / digital converter (first A / D converter)
102-2 ... Second analog / digital converter (second A / D converter)
103-1 ··· First orthogonal frequency division multiplexing demodulation unit (first OFDM demodulation unit)
103-2 ... second orthogonal frequency division multiplex demodulation unit (second OFDM demodulation unit)
104-1 ... first demodulated signal interpolation processing unit
104-2 ... second demodulated signal interpolation processing unit
105. Demodulated signal synthesis unit
106: Error correction processing unit
107-1 ... the first memory
107-2. Second memory

Claims

A plurality of orthogonal frequency division multiplexing demodulation units that respectively demodulate a plurality of reception signals obtained by separately receiving a plurality of orthogonal modulation signals respectively transmitted from a plurality of transmission stations by orthogonal frequency division multiplexing;
A plurality of demodulated signal interpolation processing units for performing signal interpolation processing on the plurality of demodulated signals demodulated by the plurality of orthogonal frequency division multiplexing demodulation units, respectively, and correcting distortion of the plurality of demodulated signals;
A diversity receiving circuit comprising a demodulated signal combining unit that combines a plurality of demodulated signals output from the plurality of demodulated signal interpolation processing units to extract target information;
Having a shared memory that collectively holds data used when the signal interpolation processing is performed by the plurality of demodulated signal interpolation processing units;
The plurality of orthogonal frequency division multiplexing demodulation units, the plurality of demodulated signal interpolation processing units, the demodulated signal combining unit, and the shared memory are configured by a package of a semiconductor integrated circuit including one chip. Diversity receiving circuit.

Each of the plurality of orthogonal modulation signals is arranged in a plurality of carriers arranged in the frequency axis direction, a plurality of data symbols arranged in the time axis direction, and distributed with respect to the frequency axis direction and the time axis direction. When configured by a plurality of reference pilot symbols, each of the plurality of demodulated signal interpolation processing units uses a non-recursive filter based on the pilot symbols between several points to time of the plurality of data symbols. 2. The diversity receiving circuit according to claim 1, wherein distortion of the plurality of data symbols is corrected by performing signal interpolation processing relating to an axial direction.

A first orthogonal frequency division multiplexing demodulator for demodulating two types of received signals respectively obtained by separately receiving two types of orthogonal modulation signals respectively transmitted from two transmitting stations by an orthogonal frequency division multiplexing method; Two orthogonal frequency division multiplexing demodulation units;
A first demodulated signal for performing signal interpolation processing on the two types of demodulated signals demodulated by the first and second orthogonal frequency division multiplexing demodulator to correct distortion of the two demodulated signals, respectively. An interpolation processor and a second demodulated signal interpolation processor;
A diversity receiving circuit comprising a demodulated signal combining unit that combines the two types of demodulated signals respectively output from the first and second demodulated signal interpolation processing units to extract target information;
A shared memory that collectively holds data used when the signal interpolation processing is performed by the first and second demodulated signal interpolation processing units;
A package of a semiconductor integrated circuit in which the first and second orthogonal frequency division multiplexing demodulation units, the first and second demodulated signal interpolation processing units, the demodulated signal synthesis unit, and the shared memory are formed from one chip. A diversity receiving circuit comprising:

Each of the two types of quadrature modulation signals is distributed in a plurality of carriers arranged in the frequency axis direction, a plurality of data symbols arranged in the time axis direction, and distributed in the frequency axis direction and the time axis direction. Each of the first and second demodulated signal interpolation processing units uses the non-recursive filter based on the pilot symbols between several points. 4. The diversity receiving circuit according to claim 3, wherein distortion of the plurality of data symbols is corrected by performing signal interpolation processing on the time axis direction of the data symbols.