JP2005057938A - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP2005057938A
JP2005057938A JP2003288371A JP2003288371A JP2005057938A JP 2005057938 A JP2005057938 A JP 2005057938A JP 2003288371 A JP2003288371 A JP 2003288371A JP 2003288371 A JP2003288371 A JP 2003288371A JP 2005057938 A JP2005057938 A JP 2005057938A
Authority
JP
Japan
Prior art keywords
voltage
semiconductor switch
power
terminal
switch elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003288371A
Other languages
Japanese (ja)
Other versions
JP4352806B2 (en
Inventor
Masahiro Kimata
政弘 木全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003288371A priority Critical patent/JP4352806B2/en
Publication of JP2005057938A publication Critical patent/JP2005057938A/en
Application granted granted Critical
Publication of JP4352806B2 publication Critical patent/JP4352806B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a small-sized power converter wherein the total number of elements for use in the converter is reduced. <P>SOLUTION: The voltage of a storage battery or a capacitor 2 is used for the voltage of one phase among three phases as almost the half voltage of a DC power supply 1, and an inverter control means 12 that controls voltages of two phases among the three phases of an output so as to be outputted on the basis of the potential of the storage battery of the capacitor 2. As a result, since the potential of the storage battery or the capacitor 2 can be utilized as it is as the voltage of one terminal of a motor 7, two pieces of semiconductor switch elements that correspond to one phase can be dispensed with, thus enabling the three-phase motor 7 to be driven by four pieces of the semiconductor switch elements 8 to 11. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、半導体スイッチ素子により構成される電力変換装置に関するものである。特に、直流電源に接続された複数の電力変換回路から成る電力変換装置に関するものである。   The present invention relates to a power conversion device including semiconductor switch elements. In particular, the present invention relates to a power conversion device including a plurality of power conversion circuits connected to a DC power source.

太陽電池や燃料電池を電源とする装置は、蓄電用のバッテリ充電器や冷却ファンの駆動用インバータなど、複数の電力変換回路や補機から構成されている。例えば、燃料電池自動車の駆動装置には、自動車駆動用のモータとインバータの他に、蓄電用のバッテリとDC/DCコンバータ、水素循環用のポンプとインバータ、冷却水用のポンプとインバータ、燃料電池に空気を供給するエアーコンプレッサとインバータが使用されている(例えば、非特許文献1参照。)。
これら、DC/DCコンバータやインバータに代表される電力変換回路は、複数の半導体スイッチ素子から構成されている。例えば、従来のインバータは、出力の1相あたり直流電源の正負端子間に直列に接続された2個の半導体スイッチ素子を使用しており、通常の三相インバータの場合、計6個の半導体スイッチ素子が必要であった。従って、上記燃料電池自動車の駆動装置に使用されている4個のインバータだけでも、合計24個の半導体スイッチ素子を使用している。
An apparatus using a solar cell or a fuel cell as a power source includes a plurality of power conversion circuits and auxiliary devices such as a battery charger for power storage and an inverter for driving a cooling fan. For example, in a drive device for a fuel cell vehicle, in addition to a motor and an inverter for driving the vehicle, a battery for storage and a DC / DC converter, a pump and inverter for hydrogen circulation, a pump and inverter for cooling water, a fuel cell An air compressor and an inverter for supplying air are used (for example, see Non-Patent Document 1).
These power conversion circuits represented by DC / DC converters and inverters are composed of a plurality of semiconductor switch elements. For example, a conventional inverter uses two semiconductor switch elements connected in series between the positive and negative terminals of a DC power source per output phase. In the case of a normal three-phase inverter, a total of six semiconductor switches An element was required. Therefore, a total of 24 semiconductor switch elements are used even with only the four inverters used in the driving apparatus of the fuel cell vehicle.

「Development of Fuel−Cell Hybrid Vehicle」(Tadaichi Matsumoto,Nobuo Watanabe,Hiroshi Sugiura and Tetsuhiro Ishikawa SAE 2002 World Congress Detroit,Michigan March 4−7,2002)"Development of Fuel-Cell Hybrid Vehicle" (Tadaichi Matsumoto, Nobuo Watanabe, Hiroshi Sugiura and Tetsuhiro Ishikawa SAE 2002

以上のように、従来の電力変換装置において、三相インバータは6個の半導体スイッチ素子が必要であったため、特に複数のインバータが必要とされる装置においては、半導体スイッチ素子の総数が多いという問題があった。また、この問題に関連して、多数の半導体スイッチ素子を使用するため、装置が大きくなるという問題があった。   As described above, in the conventional power conversion device, the three-phase inverter requires six semiconductor switch elements, so that the total number of semiconductor switch elements is large particularly in a device that requires a plurality of inverters. was there. Further, in connection with this problem, since a large number of semiconductor switch elements are used, there is a problem that the apparatus becomes large.

この発明は、上記のような問題点を解決するためになされたものであり、使用する素子の総数を減らし、小型の電力変換装置を得ることを目的とするものである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to reduce the total number of elements used and to obtain a small-sized power conversion device.

この発明に係る電力変換装置は、直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動するインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記蓄電手段の他方の端子と接続し、前記負荷の他端子の電圧を前記蓄電手段の電圧を基準に制御するように前記制御信号を生成するようにしたものである。   A power conversion device according to the present invention is a DC / DC converter that is connected to a DC power source and a power storage unit having one terminal connected to the DC power source, and charges and discharges the power storage unit with a voltage of the DC power source, and A power conversion device including an inverter that drives a load with a voltage of the DC power supply, the power conversion device including a plurality of semiconductor switch elements and a control unit that generates a control signal for the semiconductor switch element, wherein the voltage of the power storage unit is The voltage of the DC power supply is approximately ½ of the voltage, and one terminal of the load is connected to the other terminal of the power storage unit, and the voltage of the other terminal of the load is based on the voltage of the power storage unit. The control signal is generated so as to be controlled.

また、直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動する3レベルインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記3レベルインバータの中性点電圧端子に前記蓄電手段の他方の端子を接続し、前記負荷の電圧を所望の電圧に制御するように前記制御信号を生成するようにしたものである。   In addition, a DC power supply and one terminal connected to the power storage means connected to the DC power supply, a DC / DC converter that charges and discharges the power storage means with a voltage of the DC power supply, a plurality of semiconductor switch elements, and the A power conversion device comprising a three-level inverter configured to drive a load with a voltage of the DC power supply, wherein the voltage of the power storage means is a voltage of the DC power supply. The control signal so as to control the voltage of the load to a desired voltage by connecting the other terminal of the power storage means to the neutral point voltage terminal of the three-level inverter. Is generated.

また、直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動する3レベルインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記蓄電手段の他方の端子と接続し、前記3レベルインバータの中性点電圧端子に前記蓄電手段の他方の端子を接続し、前記負荷の他端子の電圧を前記蓄電手段の電圧を基準に制御するように前記制御信号を生成するようにしたものである。   In addition, a DC power supply and one terminal connected to the power storage means connected to the DC power supply, a DC / DC converter that charges and discharges the power storage means with a voltage of the DC power supply, a plurality of semiconductor switch elements, and the A power conversion device comprising a three-level inverter configured to drive a load with a voltage of the DC power supply, wherein the voltage of the power storage means is a voltage of the DC power supply. Of the load, one terminal of the load is connected to the other terminal of the power storage means, and the other terminal of the power storage means is connected to the neutral point voltage terminal of the three-level inverter. The control signal is generated so that the voltage at the other terminal of the load is controlled based on the voltage of the power storage means.

また、直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、前記直流電源の前記蓄電手段と接続されていない端子と、前記蓄電手段の他方の端子との間に接続され、第1の負荷を駆動する第1のインバータ、前記蓄電手段の端子間に接続され、第2の負荷を駆動する第2のインバータ、並びに第1のインバータ及び第2のインバータを構成する複数の半導体スイッチ素子の制御信号を生成する制御手段を備えた電力変換装置であって、前記制御手段が第1のインバータ及び第2のインバータの電圧指令を調整して、前記蓄電手段の充放電を制御するものである。   A DC power supply and a DC / DC converter having one terminal connected to the storage means connected to the DC power supply and charging / discharging the storage means with a voltage of the DC power supply; and the storage means of the DC power supply; A first inverter that is connected between a terminal that is not connected and the other terminal of the power storage means and drives a first load, and a terminal that is connected between the terminals of the power storage means and drives a second load A power converter comprising a second inverter, and a control means for generating control signals for a plurality of semiconductor switch elements constituting the first inverter and the second inverter, wherein the control means includes the first inverter and The voltage command of the second inverter is adjusted to control charging / discharging of the power storage means.

また、直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続されると共に、前記直流電源端子間に接続された半導体スイッチ素子の直列接続体を有し、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動するインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記半導体スイッチ素子の直列接続体の接続点と接続し、前記負荷の他端子の電圧を前記半導体スイッチ素子の直列接続体の接続点の電圧を基準に制御するように前記制御信号を生成するようにしたものである。   In addition, the DC power supply and one terminal connected to the power storage means connected to the DC power supply, and having a series connection body of semiconductor switch elements connected between the DC power supply terminals, the voltage of the DC power supply An inverter for driving a load with the voltage of the DC power source, comprising: a DC / DC converter for charging and discharging the power storage means; and a plurality of semiconductor switch elements and a control means for generating a control signal for the semiconductor switch elements. The power conversion device is provided, wherein the voltage of the power storage means is approximately ½ of the voltage of the DC power supply, and one terminal of the load is connected to a connection point of the series connection body of the semiconductor switch elements. The control signal is generated so as to control the voltage at the other terminal of the load with reference to the voltage at the connection point of the series connection body of the semiconductor switch elements.

また、直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続されると共に、前記直流電源端子間に接続された半導体スイッチ素子の直列接続体を有し、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動する3レベルインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記半導体スイッチ素子の直列接続体の接続点と接続し、前記3レベルインバータの中性点電圧端子に前記蓄電手段の他方の端子を接続し、前記負荷の他端子の電圧を前記半導体スイッチ素子の直列接続体の接続点の電圧を基準に制御するように前記制御信号を生成するようにしたものである。   In addition, the DC power supply and one terminal connected to the power storage means connected to the DC power supply, and having a series connection body of semiconductor switch elements connected between the DC power supply terminals, the voltage of the DC power supply And a DC / DC converter for charging / discharging the power storage means, and a plurality of semiconductor switch elements and a control means for generating a control signal for the semiconductor switch elements, and driving the load with the voltage of the DC power supply. A power conversion device including an inverter, wherein the voltage of the power storage means is approximately ½ of the voltage of the DC power supply, and one terminal of the load is connected to a series connection body of the semiconductor switch elements. The other terminal of the power storage means is connected to a neutral point voltage terminal of the three-level inverter, and the voltage of the other terminal of the load is connected in series to the semiconductor switch element. The voltage of the body of the connecting point is obtained so as to generate the control signal to control the reference.

この発明は、直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動するインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記蓄電手段の他方の端子と接続し、前記負荷の他端子の電圧を前記蓄電手段の電圧を基準に制御するように前記制御信号を生成するようにしたので、装置全体で半導体スイッチ素子の数を減らすことができ、装置の大きさを低減することが可能となる。   The present invention relates to a DC power supply and a DC / DC converter in which one terminal is connected to a power storage means connected to the DC power supply, and charges / discharges the power storage means with a voltage of the DC power supply, and a plurality of semiconductor switch elements And a control means for generating a control signal for the semiconductor switch element, and comprising an inverter that drives a load with the voltage of the DC power supply, wherein the voltage of the power storage means is the voltage of the DC power supply. The terminal of the load is connected to the other terminal of the power storage means, and the voltage at the other terminal of the load is controlled based on the voltage of the power storage means. Since the control signal is generated, the number of semiconductor switch elements can be reduced in the entire device, and the size of the device can be reduced.

また、より高性能な3レベルインバータを追加の中性点電圧作成回路なしで適用可能となり、中性点電圧作成回路が不要な分、装置の大きさを低減することが可能となる。   Further, a higher-performance three-level inverter can be applied without an additional neutral point voltage generation circuit, and the size of the apparatus can be reduced by the amount that the neutral point voltage generation circuit is unnecessary.

実施の形態1.
図1は、本発明の実施の形態1による電力変換装置の構成を示す回路構成図である。図1において、直流電源1は燃料電池や太陽電池などの直流発電装置よりなり、蓄電手段2はバッテリまたはコンデンサよりなる。直流電源1の負端子Nと蓄電手段2の負端子Nとは接続されている。直流電源1の正端子Pと負端子Nとの間には半導体スイッチ素子4、5の直列接続体が接続され、半導体スイッチ素子4、5の直列接続体の接続点Aと蓄電手段2の正端子Cとの間にはリアクトル3が接続されている。半導体スイッチ素子4、5とリアクトル3とは、DC/DCコンバータ100を構成しており、蓄電手段2の充放電を行う。この充放電は、コンバータ制御手段6により、半導体スイッチ素子4、5を制御して行われる。三相モータ7は、その端子の一つ(W)を蓄電手段2の正端子Cに接続されており、他の2端子(U,V)はそれぞれ半導体スイッチ素子8、9の直列接続体の接続点BU、及び半導体スイッチ素子10、11の直列接続体の接続点BVに接続されている。半導体スイッチ素子8、9の直列接続体と半導体スイッチ素子10、11の直列接続体とは、それぞれ直流電源1の正端子Pと負端子Nとの間に接続され、インバータ200を構成しており、インバータ制御手段12により制御される。
ここで、半導体スイッチ素子4、5、8〜11は、IGBT素子と、そのIGBT素子に逆並列に接続されたダイオードにより構成されている。
Embodiment 1 FIG.
FIG. 1 is a circuit configuration diagram showing a configuration of a power conversion device according to Embodiment 1 of the present invention. In FIG. 1, a DC power source 1 is constituted by a DC power generation device such as a fuel cell or a solar cell, and an electric storage means 2 is constituted by a battery or a capacitor. The negative terminal N of the DC power source 1 and the negative terminal N of the power storage means 2 are connected. Between the positive terminal P and the negative terminal N of the DC power supply 1, a series connection body of the semiconductor switch elements 4, 5 is connected, and the connection point A of the series connection body of the semiconductor switch elements 4, 5 and the positive electrode of the power storage means 2 are connected. A reactor 3 is connected to the terminal C. The semiconductor switch elements 4 and 5 and the reactor 3 constitute a DC / DC converter 100 and charge / discharge the power storage means 2. This charging / discharging is performed by controlling the semiconductor switch elements 4 and 5 by the converter control means 6. The three-phase motor 7 has one of its terminals (W) connected to the positive terminal C of the power storage means 2, and the other two terminals (U, V) are connected in series of semiconductor switch elements 8 and 9, respectively. The connection point BU is connected to the connection point BV of the serial connection body of the semiconductor switch elements 10 and 11. The series connection body of the semiconductor switch elements 8 and 9 and the series connection body of the semiconductor switch elements 10 and 11 are respectively connected between the positive terminal P and the negative terminal N of the DC power source 1 to constitute the inverter 200. It is controlled by the inverter control means 12.
Here, the semiconductor switch elements 4, 5, 8 to 11 are configured by an IGBT element and a diode connected in antiparallel to the IGBT element.

以上のように電力変換装置を構成すれば、通常のインバータの2相分を構成する半導体スイッチ8〜11で、三相モータ7を駆動することが可能となる。   If a power converter is comprised as mentioned above, it will become possible to drive the three-phase motor 7 with the semiconductor switches 8-11 which comprise the two-phase part of a normal inverter.

ここで、蓄電手段2とDC/DCコンバータ100とは、後述する回生電力の利用のために設けられたものであり、インバータ200の半導体スイッチ素子を減らす目的で新たに設けられたものではない。従って、インバータ200を図1に示す構成としても、インバータ200以外の部分で部品数が増加することはない。   Here, the power storage means 2 and the DC / DC converter 100 are provided for the use of regenerative power, which will be described later, and are not newly provided for the purpose of reducing the number of semiconductor switch elements of the inverter 200. Therefore, even if the inverter 200 is configured as shown in FIG. 1, the number of parts does not increase in parts other than the inverter 200.

次に、本発明の実施の形態1による電力変換装置の動作について、図2〜図5により説明する。
図2はDC/DCコンバータ100の動作を示す各部波形である。図1に示すような、直流電源1からインバータ200を介してモータ7を駆動する装置では、モータ7の減速時において、モータ7から直流電源1に電力が戻される回生運転が生じる。しかし、直流電源1が燃料電池や太陽電池の場合、回生された電力を受け入れることが出来ないため、インバータ200からDC/DCコンバータ100を介して、蓄電手段2に回生された電力を蓄電する必要がある。蓄電された電力は、直流電源1からモータ7に電力を供給する力行運転時に、蓄電手段2からDC/DCコンバータ100を介して、インバータ200に電力を供給することで使用される。このように、DC/DCコンバータ100は、蓄電手段2の充放電を制御している。図2において、Vpnは直流電源1の端子間電圧、Vcnは蓄電手段2の端子間電圧であり、それぞれの電圧値をVdc1、Vdc2とする。Vdc1とVdc2の比率がいくらであっても、上記蓄電手段2の充放電動作には影響が無いが、後述するインバータ200の動作のために、Vdc2をVdc1の概ね1/2に設定する。半導体スイッチ素子4、5の直列接続体の接続点Aの電位は、半導体スイッチ4がオンの時には直流電源1の正端子Pの電位、半導体スイッチ5がオンの時には直流電源1の負端子Nの電位となるため、半導体スイッチ素子4、5の直列接続体の接続点Aと直流電源1の負端子Nとの間の電圧Vanは、図2に示したような矩形波波形となる。リアクトル3の端子間には(Van〜Vdc2)の電圧が印加されるため、リアクトル電流ILは半導体スイッチ4がオンの時には増加し、半導体スイッチ5がオンの時には減少する。コンバータ制御手段6は、半導体スイッチ4と半導体スイッチ5のオン時間の比を制御することで、リアクトル電流ILの平均値を所望の値に保ち、蓄電手段2の充放電を制御する。
Next, the operation of the power conversion device according to Embodiment 1 of the present invention will be described with reference to FIGS.
FIG. 2 is a waveform of each part showing the operation of the DC / DC converter 100. In the apparatus for driving the motor 7 from the DC power source 1 via the inverter 200 as shown in FIG. 1, when the motor 7 is decelerated, a regenerative operation in which power is returned from the motor 7 to the DC power source 1 occurs. However, when the DC power source 1 is a fuel cell or a solar cell, the regenerated electric power cannot be received. Therefore, it is necessary to store the regenerated electric power from the inverter 200 via the DC / DC converter 100. There is. The stored electric power is used by supplying electric power from the electric storage means 2 to the inverter 200 via the DC / DC converter 100 during a power running operation in which electric power is supplied from the DC power source 1 to the motor 7. Thus, the DC / DC converter 100 controls charging / discharging of the power storage means 2. In FIG. 2, Vpn is a voltage between terminals of the DC power supply 1, Vcn is a voltage between terminals of the power storage means 2, and the respective voltage values are Vdc1 and Vdc2. Whatever the ratio of Vdc1 and Vdc2, there is no effect on the charge / discharge operation of the power storage means 2, but Vdc2 is set to approximately ½ of Vdc1 for the operation of the inverter 200 described later. The potential of the connection point A of the series connection body of the semiconductor switch elements 4 and 5 is the potential of the positive terminal P of the DC power supply 1 when the semiconductor switch 4 is ON, and the potential of the negative terminal N of the DC power supply 1 when the semiconductor switch 5 is ON. Since it becomes a potential, the voltage Van between the connection point A of the series connection body of the semiconductor switch elements 4 and 5 and the negative terminal N of the DC power supply 1 has a rectangular waveform as shown in FIG. Since a voltage of (Van to Vdc2) is applied between the terminals of the reactor 3, the reactor current IL increases when the semiconductor switch 4 is on and decreases when the semiconductor switch 5 is on. Converter control means 6 controls the charge / discharge of power storage means 2 by controlling the ratio of the on-time of semiconductor switch 4 and semiconductor switch 5 to maintain the average value of reactor current IL at a desired value.

図3はインバータ制御手段12の構成を示したブロック図である。インバータ制御手段12は、インバータ200が指令通りの電圧を出力するように、半導体スイッチ素子8〜11のゲート信号を生成する。モータ7は、U、V、W端子間の線間電圧によって制御されるため、図1のインバータ200のような回路においても、線間電圧が等しければ通常の三相インバータと同じ性能が得られる。従って、電圧が固定されているW端子を基準に、U、V端子の電圧を決めれば良い。インバータ制御手段12には、図示しない指令生成手段からの出力電圧指令Vu_ref、Vv_ref、Vw_refと、蓄電手段2の電圧Vdc2とが入力される。上記電圧指令Vu_ref、Vv_ref、Vw_refは、三相の電圧指令の中性点を基準とした電圧であるため、図1に示すようにW相の電位を蓄電手段2の正端子Cの電位に固定している場合には、上記電圧指令の変換が必要となる。この変換は、U相−W相間、V相−W相間の線間電圧を求め、蓄電手段2の正端子Cの電位に加算することで実現できる。このため、U相電圧指令Vu_ref、およびV相電圧指令Vv_refから減算手段13、14でW相電圧指令Vw_refを減算した後に、加算手段15、16で蓄電手段2の電圧Vdc2を加算することにより、蓄電手段2の負端子Nの電位を基準としたU相電圧指令Vu_ref2、およびV相電圧指令Vv_ref2を得ている。この電圧指令Vu_ref2とVv_ref2とを、それぞれ比較器18、19で、三角波発生手段17が発生した三角波キャリアと比較することにより、U相およびV相のPWM信号、すなわち、半導体スイッチ素子8、9および半導体スイッチ素子10、11のゲート信号が得られる。   FIG. 3 is a block diagram showing the configuration of the inverter control means 12. The inverter control means 12 generates gate signals for the semiconductor switch elements 8 to 11 so that the inverter 200 outputs a voltage as commanded. Since the motor 7 is controlled by the line voltage between the U, V, and W terminals, a circuit such as the inverter 200 in FIG. 1 can obtain the same performance as a normal three-phase inverter if the line voltage is equal. . Therefore, the voltages at the U and V terminals may be determined based on the W terminal where the voltage is fixed. The inverter control means 12 receives output voltage commands Vu_ref, Vv_ref, Vw_ref from a command generation means (not shown) and the voltage Vdc2 of the power storage means 2. Since the voltage commands Vu_ref, Vv_ref, and Vw_ref are voltages based on the neutral point of the three-phase voltage command, the potential of the W phase is fixed to the potential of the positive terminal C of the power storage unit 2 as shown in FIG. If it is, conversion of the voltage command is required. This conversion can be realized by obtaining line voltages between the U phase and the W phase and between the V phase and the W phase and adding them to the potential of the positive terminal C of the power storage means 2. For this reason, by subtracting the W-phase voltage command Vw_ref from the U-phase voltage command Vu_ref and the V-phase voltage command Vv_ref by the subtracting means 13 and 14 and then adding the voltage Vdc2 of the power storage means 2 by the adding means 15 and 16, A U-phase voltage command Vu_ref2 and a V-phase voltage command Vv_ref2 are obtained with reference to the potential of the negative terminal N of the power storage unit 2. The voltage commands Vu_ref2 and Vv_ref2 are compared with the triangular wave carriers generated by the triangular wave generating means 17 by the comparators 18 and 19, respectively, so that the U-phase and V-phase PWM signals, that is, the semiconductor switch elements 8, 9 and Gate signals of the semiconductor switch elements 10 and 11 are obtained.

図4は、図3のインバータ制御手段12の各部の波形を示したものである。電圧指令Vu_ref、Vv_ref、Vw_refが正弦波の場合、変換後の電圧指令Vu_ref2とVv_ref2も正弦波となる。この電圧指令Vu_ref2とVv_ref2は、図示の通り、W相電圧である蓄電手段2の電圧Vdc2を中心に正負に変化する。出力できる電圧は直流電源1の電圧Vdc1で制約されるため、Vdc2がVdc1の1/2である時、Vu_ref2とVv_ref2の振幅を最も高くすることができることは明らかである。この電圧指令Vu_ref2と、三角波発生手段17が発生する0〜Vdc1の間で値が変化する三角波キャリアTriとをそれぞれ比較し、三角波キャリアの方が大きい場合は「L」、小さい場合は「H」とすることで、半導体スイッチ素子8および半導体スイッチ素子9のゲート信号が得られる。半導体スイッチ素子8は、このゲート信号をそのまま使用し、「H」の時にIGBT素子をオン、「L」の時にIGBT素子をオフする。半導体スイッチ素子9は、このゲート信号を反転して使用し、「H」の時にIGBT素子をオフ、「L」の時にIGBT素子をオンする。電圧指令Vv_ref2と、半導体スイッチ素子10、11に関しても同様である。   FIG. 4 shows the waveform of each part of the inverter control means 12 of FIG. When the voltage commands Vu_ref, Vv_ref, and Vw_ref are sine waves, the converted voltage commands Vu_ref2 and Vv_ref2 are also sine waves. As shown in the figure, the voltage commands Vu_ref2 and Vv_ref2 change positively and negatively around the voltage Vdc2 of the power storage means 2 that is a W-phase voltage. Since the voltage that can be output is limited by the voltage Vdc1 of the DC power supply 1, it is obvious that the amplitudes of Vu_ref2 and Vv_ref2 can be maximized when Vdc2 is ½ of Vdc1. This voltage command Vu_ref2 is compared with a triangular wave carrier Tri whose value changes between 0 and Vdc1 generated by the triangular wave generating means 17, and when the triangular wave carrier is larger, it is “L”, and when it is smaller, it is “H”. Thus, the gate signals of the semiconductor switch element 8 and the semiconductor switch element 9 are obtained. The semiconductor switch element 8 uses the gate signal as it is, and turns on the IGBT element when it is “H” and turns it off when it is “L”. The semiconductor switch element 9 inverts and uses the gate signal, and turns off the IGBT element when it is “H” and turns it on when it is “L”. The same applies to the voltage command Vv_ref2 and the semiconductor switch elements 10 and 11.

図5は、インバータ200の動作を示す各部波形である。インバータ制御手段12が前述の動作をした結果、半導体スイッチ素子8、9の直列接続体の接続点BUの電位は、半導体スイッチ8がオンの時には直流電源1の正端子Pの電位、半導体スイッチ9がオンの時には直流電源1の負端子Nの電位となるため、半導体スイッチ素子8、9の直列接続体の接続点BUと直流電源1の負端子Nとの間の電圧Vunは、図5に示したような矩形波波形となる。また、半導体スイッチ素子10、11の直列接続体の接続点BVと直流電源1の負端子Nとの間の電圧Vvn、蓄電手段2の端子間電圧Vcn=Vdc2=Vwnも、図5に示したような波形となる。ここで、出力の相電圧Vu、Vv、Vwは、出力端子電圧Vun、Vvn、Vwnの中性点から見た電圧であるため、出力端子電圧Vun、Vvn、Vwnから、それぞれ(Vun+Vvn+Vwn)/3を減算して求められる。相電圧Vu、Vv、Vwは、図5に示すように、全て矩形を組合せたような電圧波形となり、その平均値が、電圧指令Vu_ref、Vv_ref、Vw_refと一致している。この結果、モータ7に流れる相電流Iu、Iv、Iwは、図示の通り、PWMリプルを含んだ正弦波波形となる。   FIG. 5 is a waveform of each part showing the operation of the inverter 200. As a result of the above-described operation of the inverter control means 12, the potential at the connection point BU of the series connection body of the semiconductor switch elements 8 and 9 is the potential at the positive terminal P of the DC power source 1 when the semiconductor switch 8 is on. 5 is at the potential of the negative terminal N of the DC power supply 1, the voltage Vun between the connection point BU of the series connection body of the semiconductor switch elements 8 and 9 and the negative terminal N of the DC power supply 1 is shown in FIG. It becomes a rectangular wave waveform as shown. Further, the voltage Vvn between the connection point BV of the series connection body of the semiconductor switch elements 10 and 11 and the negative terminal N of the DC power supply 1 and the voltage Vcn = Vdc2 = Vwn between the terminals of the storage means 2 are also shown in FIG. It becomes a waveform like this. Here, since the output phase voltages Vu, Vv, and Vw are voltages viewed from the neutral point of the output terminal voltages Vun, Vvn, and Vwn, the output terminal voltages Vun, Vvn, and Vwn are respectively (Vun + Vvn + Vwn) / 3. Is obtained by subtracting. As shown in FIG. 5, the phase voltages Vu, Vv, and Vw all have a voltage waveform that is a combination of rectangles, and the average values thereof match the voltage commands Vu_ref, Vv_ref, and Vw_ref. As a result, the phase currents Iu, Iv, Iw flowing through the motor 7 have a sine wave waveform including a PWM ripple, as shown.

以上のように、この実施の形態1による電力変換装置によれば、蓄電手段2の電圧を直流電源1の電圧の概ね1/2の電圧として、モータ7の1端子の電圧としてそのまま利用するため、1相分の半導体スイッチ素子2個を省略して、4個の半導体スイッチ素子で三相モータを駆動することが可能となる。従って、装置全体で半導体スイッチ素子の数を減らすことができ、装置の大きさを低減することが可能となる。   As described above, according to the power conversion device according to the first embodiment, the voltage of the power storage means 2 is used as it is as the voltage of one terminal of the motor 7 as the voltage of approximately half the voltage of the DC power supply 1. It is possible to drive a three-phase motor with four semiconductor switch elements by omitting two semiconductor switch elements for one phase. Therefore, the number of semiconductor switch elements can be reduced in the entire device, and the size of the device can be reduced.

以上の説明から明らかなように、この実施の形態1による電力変換装置は、図1の構成で自律した動作となっている。従って、図6に示すように、この実施の形態1による電力変換装置と、6個の半導体スイッチ素子で構成されたインバータ300とを組合せても同様の効果が得られることは明らかである。   As is clear from the above description, the power conversion device according to the first embodiment operates autonomously with the configuration of FIG. Therefore, as shown in FIG. 6, it is obvious that the same effect can be obtained even when the power conversion device according to the first embodiment and the inverter 300 composed of six semiconductor switch elements are combined.

また、以上の説明では、最も一般的な三相出力のインバータと三相モータとを例としたが、1相分の半導体スイッチ素子2個を省略できるのは三相に限定されるものではない。従って、図7(a)のように三相以上の出力を持つインバータ(ここでは四相)においても、図7(b)のように単相のインバータにおいても、三相インバータと同様に、1相分の半導体スイッチ素子2個を省略できる。また、当然ながら、インバータの負荷はモータに限定されるものではなく、抵抗負荷でも、リアクトル負荷でも、任意の負荷において同様の効果が得られる。
実施の形態2.
In the above description, the most common three-phase output inverter and three-phase motor are used as an example. However, two semiconductor switch elements for one phase can be omitted, but the invention is not limited to three-phase. . Accordingly, even in an inverter having four or more outputs (here, four phases) as shown in FIG. 7A and a single-phase inverter as shown in FIG. Two semiconductor switch elements for the phase can be omitted. Of course, the load of the inverter is not limited to the motor, and the same effect can be obtained with any load, whether a resistance load or a reactor load.
Embodiment 2. FIG.

図8は、本発明の実施の形態2による電力変換装置のインバータ制御手段12の構成を示すブロック図である。それ以外の構成については、図1に示す実施の形態1と同じであるため説明を省略する。また、DC/DCコンバータ100の動作については、実施の形態1と同じであるため説明を省略する。
インバータ制御手段12は、インバータ200が指令通りの電圧を出力するように、半導体スイッチ素子8〜11のゲート信号を生成する。モータ7は、U、V、W端子間の線間電圧によって制御されるため、図1のインバータ200のような回路においても、線間電圧が等しければ通常の三相インバータと同じ性能が得られる。従って、電圧が固定されているW端子を基準に、U、V端子の電圧を決めれば良い。この時、主となる三相電圧指令と異なる電圧成分(例えば直流オフセット電圧)を重畳しても、モータ7はトルク脈動を生じるのみであり、脈動の平均値は零となるため一様なトルクは発生しない。インバータ制御手段12には、図示しない指令生成手段からの出力電圧指令Vu_ref、Vv_ref、Vw_refと、オフセット電圧指令Voffsetと、蓄電手段2の電圧Vdc2とが入力される。上記電圧指令Vu_ref、Vv_ref、Vw_refは、三相の電圧指令の中性点を基準とした電圧であるため、図1に示すようにW相の電位を蓄電手段2の正端子Cの電位に固定している場合には、上記電圧指令の変換が必要となる。この変換は、U相−W相間、V相−W相間の線間電圧を求め、蓄電手段2の正端子Cの電位に加算することで実現できる。このため、U相電圧指令Vu_ref、およびV相電圧指令Vv_refから減算手段13、14でW相電圧指令Vw_refを減算した後に、加算手段15、16で蓄電手段2の電圧Vdc2を加算する。さらに、加算手段20、21でオフセット電圧指令Voffsetを加算することにより、蓄電手段2の負端子Nの電位を基準としたU相電圧指令Vu_ref3、およびV相電圧指令Vv_ref3を得る。この電圧指令Vu_ref3とVv_ref3とを、それぞれ比較手段18、19で、三角波発生手段17が発生した三角波キャリアTriと比較することにより、U相およびV相のPWM信号、すなわち、半導体スイッチ素子8、9および半導体スイッチ素子10、11のゲート信号が得られる。
FIG. 8 is a block diagram showing a configuration of inverter control means 12 of the power conversion device according to the second embodiment of the present invention. The other configuration is the same as that of the first embodiment shown in FIG. Further, since the operation of the DC / DC converter 100 is the same as that of the first embodiment, the description thereof is omitted.
The inverter control means 12 generates gate signals for the semiconductor switch elements 8 to 11 so that the inverter 200 outputs a voltage as commanded. Since the motor 7 is controlled by the line voltage between the U, V, and W terminals, a circuit such as the inverter 200 in FIG. 1 can obtain the same performance as a normal three-phase inverter if the line voltage is equal. . Therefore, the voltages at the U and V terminals may be determined based on the W terminal at which the voltage is fixed. At this time, even if a voltage component (for example, DC offset voltage) different from the main three-phase voltage command is superimposed, the motor 7 only generates torque pulsation, and the average value of pulsation becomes zero. Does not occur. Output voltage commands Vu_ref, Vv_ref, Vw_ref, an offset voltage command Voffset, and a voltage Vdc2 of the power storage unit 2 are input to the inverter control unit 12 from a command generation unit (not shown). Since the voltage commands Vu_ref, Vv_ref, and Vw_ref are voltages based on the neutral point of the three-phase voltage command, the potential of the W phase is fixed to the potential of the positive terminal C of the power storage unit 2 as shown in FIG. If it is, conversion of the voltage command is required. This conversion can be realized by obtaining line voltages between the U phase and the W phase and between the V phase and the W phase and adding them to the potential of the positive terminal C of the power storage means 2. Therefore, after subtracting the W-phase voltage command Vw_ref by the subtracting means 13 and 14 from the U-phase voltage command Vu_ref and the V-phase voltage command Vv_ref, the adding means 15 and 16 add the voltage Vdc2 of the power storage means 2. Further, the addition means 20 and 21 add the offset voltage command Voffset to obtain the U-phase voltage command Vu_ref3 and the V-phase voltage command Vv_ref3 with reference to the potential of the negative terminal N of the power storage means 2. The voltage commands Vu_ref3 and Vv_ref3 are compared with the triangular wave carrier Tri generated by the triangular wave generating means 17 by the comparing means 18 and 19, respectively, so that the U-phase and V-phase PWM signals, that is, the semiconductor switch elements 8, 9 And the gate signal of the semiconductor switch elements 10 and 11 is obtained.

図9は、図8のインバータ制御手段12の各部の波形を示したものである。電圧指令Vu_ref、Vv_ref、Vw_refが正弦波の場合、変換後の電圧指令Vu_ref3とVv_ref3も正弦波となる。この電圧指令Vu_ref3とVv_ref3は、図示の通り、W相電圧である蓄電手段2の電圧Vdc2にオフセット電圧指令Voffsetを加算した値を中心に正負に変化する。この電圧指令Vu_ref3と、三角波発生手段17が発生する0〜Vdc1の間で値が変化する三角波キャリアTriとを比較し、三角波キャリアの方が大きい場合は「L」、小さい場合は「H」とすることで、半導体スイッチ素子8、9のゲート信号が得られる。半導体スイッチ素子8は、このゲート信号をそのまま使用し、「H」の時にIGBT素子をオン、「L」の時にIGBT素子をオフする。半導体スイッチ素子9は、このゲート信号を反転して使用し、「H」の時にIGBT素子をオフ、「L」の時にIGBT素子をオンする。電圧指令Vv_ref3と、半導体スイッチ素子10、11に関しても同様である。   FIG. 9 shows the waveform of each part of the inverter control means 12 of FIG. When the voltage commands Vu_ref, Vv_ref, and Vw_ref are sine waves, the converted voltage commands Vu_ref3 and Vv_ref3 are also sine waves. As shown in the figure, the voltage commands Vu_ref3 and Vv_ref3 change positively or negatively with a value obtained by adding the offset voltage command Voffset to the voltage Vdc2 of the power storage unit 2 being a W-phase voltage. This voltage command Vu_ref3 is compared with a triangular wave carrier Tri whose value changes between 0 and Vdc1 generated by the triangular wave generating means 17, and when the triangular wave carrier is larger, it is “L”, and when it is smaller, it is “H”. As a result, gate signals of the semiconductor switch elements 8 and 9 are obtained. The semiconductor switch element 8 uses the gate signal as it is, and turns on the IGBT element when it is “H” and turns it off when it is “L”. The semiconductor switch element 9 inverts and uses the gate signal, and turns off the IGBT element when it is “H” and turns it on when it is “L”. The same applies to the voltage command Vv_ref3 and the semiconductor switch elements 10 and 11.

本実施の形態においては、オフセット電圧指令Voffsetの加算により、半導体スイッチ素子8および9のゲート信号、半導体スイッチ素子10および11のゲート信号、は共に「L」よりも「H」の時間が長くなる。この結果、U相およびV相の出力電圧の平均値は、オフセット電圧指令Voffsetだけ、W相の出力電圧よりも高くなる。この電圧差により、U相およびV相からW相に電流が流れるため、モータ7に流れる相電流Iwは、図示の通り、オフセット電流Ioffsetが重畳された正弦波波形となる。このオフセット電流Ioffsetは、オフセット電圧指令Voffsetを変えることにより、任意の値に制御できる。従って、三相電圧指令Vu_ref、Vv_ref、Vw_refによって制御されるモータ7のトルクとは独立に、オフセット電圧指令Voffsetによってオフセット電流Ioffsetが制御できる。   In the present embodiment, by adding the offset voltage command Voffset, the gate signals of the semiconductor switch elements 8 and 9 and the gate signals of the semiconductor switch elements 10 and 11 are both longer than “L”. . As a result, the average value of the U-phase and V-phase output voltages is higher than the W-phase output voltage by the offset voltage command Voffset. Due to this voltage difference, current flows from the U phase and the V phase to the W phase, so that the phase current Iw flowing through the motor 7 has a sine wave waveform on which the offset current Ioffset is superimposed as shown in the figure. The offset current Ioffset can be controlled to an arbitrary value by changing the offset voltage command Voffset. Accordingly, the offset current Ioffset can be controlled by the offset voltage command Voffset independently of the torque of the motor 7 controlled by the three-phase voltage commands Vu_ref, Vv_ref, and Vw_ref.

図1に示すように、モータ7のW相は蓄電手段2の正端子Cに接続されているため、W相電流Iwに重畳されたオフセット電流Ioffsetは、蓄電手段2を充放電する電流となり、DC/DCコンバータ100と同様の働きをする。従って、オフセット電流Ioffsetの分だけDC/DCコンバータ100の電流を低減することができ、DC/DCコンバータ100に使用する半導体スイッチ素子の電流定格を低減することで、半導体スイッチ素子の大きさ、ひいては、装置の大きさを低減することが可能となる。   As shown in FIG. 1, since the W phase of the motor 7 is connected to the positive terminal C of the power storage means 2, the offset current Ioffset superimposed on the W phase current Iw becomes a current for charging and discharging the power storage means 2, The same function as the DC / DC converter 100 is performed. Therefore, the current of the DC / DC converter 100 can be reduced by the offset current Ioffset, and by reducing the current rating of the semiconductor switch element used in the DC / DC converter 100, the size of the semiconductor switch element, and consequently The size of the device can be reduced.

本実施の形態2による電力変換装置も、実施の形態1による電力変換装置と同様に、6個の半導体スイッチ素子で構成されたインバータと組合せても同様の効果が得られる。また、三相以上の出力を持つインバータにおいても、単相のインバータにおいても、同様の効果が得られる。さらには、モータ以外の負荷においても同様の効果が得られる。
実施の形態3.
Similar to the power conversion device according to the first embodiment, the power conversion device according to the second embodiment can achieve the same effect even when combined with an inverter composed of six semiconductor switch elements. In addition, the same effect can be obtained in an inverter having an output of three or more phases and a single-phase inverter. Furthermore, the same effect can be obtained even with a load other than the motor.
Embodiment 3 FIG.

図10は、本発明の実施の形態3による電力変換装置を示す回路構成図である。図10において、直流電源1、蓄電手段2、リアクトル3、半導体スイッチ素子4、5、コンバータ制御手段6は、図1に示す実施の形態1と同様であるため説明を省略する。インバータ400は、半導体スイッチ素子22、23、24、25の直列接続体と、半導体スイッチ素子28、29、30、31の直列接続体と、半導体スイッチ素子34、35、36、37の直列接続体とで構成され、それぞれ直流電源1の端子間に接続されている。また各半導体スイッチ素子はインバータ制御手段40により制御される。モータ7の3端子U、V、Wのうちの端子Uは、半導体スイッチ素子23と半導体スイッチ素子24との接続点BUに、端子Vは、半導体スイッチ素子29と半導体スイッチ素子30との接続点BVに、端子Wは、半導体スイッチ素子35と半導体スイッチ素子36との接続点BWに接続されている。また、半導体スイッチ素子22と半導体スイッチ素子23との接続点、半導体スイッチ素子24と半導体スイッチ素子25との接続点、半導体スイッチ素子28と半導体スイッチ素子29との接続点、半導体スイッチ素子30と半導体スイッチ素子31との接続点、半導体スイッチ素子34と半導体スイッチ素子35との接続点、半導体スイッチ素子36と半導体スイッチ素子37との接続点は、それぞれ、ダイオード26、27、32、33、38、39を介して、蓄電手段2の正端子Cに接続されている。ここで、半導体スイッチ素子22〜25、28〜31、34〜37は、IGBT素子と、そのIGBT素子に逆並列に接続されたダイオードにより構成されている。   FIG. 10 is a circuit configuration diagram showing a power conversion device according to Embodiment 3 of the present invention. In FIG. 10, the DC power source 1, the power storage means 2, the reactor 3, the semiconductor switch elements 4, 5, and the converter control means 6 are the same as those in the first embodiment shown in FIG. The inverter 400 includes a series connection body of the semiconductor switch elements 22, 23, 24, and 25, a series connection body of the semiconductor switch elements 28, 29, 30, and 31, and a series connection body of the semiconductor switch elements 34, 35, 36, and 37. Are connected between the terminals of the DC power source 1. Each semiconductor switch element is controlled by the inverter control means 40. Of the three terminals U, V, and W of the motor 7, the terminal U is a connection point BU between the semiconductor switch element 23 and the semiconductor switch element 24, and the terminal V is a connection point between the semiconductor switch element 29 and the semiconductor switch element 30. The terminal W is connected to the connection point BW of the semiconductor switch element 35 and the semiconductor switch element 36 to BV. Further, the connection point between the semiconductor switch element 22 and the semiconductor switch element 23, the connection point between the semiconductor switch element 24 and the semiconductor switch element 25, the connection point between the semiconductor switch element 28 and the semiconductor switch element 29, the semiconductor switch element 30 and the semiconductor. The connection point between the switch element 31, the connection point between the semiconductor switch element 34 and the semiconductor switch element 35, and the connection point between the semiconductor switch element 36 and the semiconductor switch element 37 are respectively diodes 26, 27, 32, 33, 38, 39 is connected to the positive terminal C of the power storage means 2. Here, the semiconductor switch elements 22 to 25, 28 to 31, and 34 to 37 are configured by an IGBT element and a diode connected in reverse parallel to the IGBT element.

以上のように電力変換装置を構成すれば、通常の2レベルインバータに代えて、3レベルインバータで三相モータ7を駆動することが可能である。
ここで、通常は3レベルインバータを構成するために、直流電源1の中性点電位が必要であり、別の回路手段等により中性点電位を作成する必要があるが、本実施の形態3では、DC/DCコンバータ100により蓄電手段2の電圧を直流電源1の概ね1/2の電圧とし、この電圧を中性点電位として利用することにより、追加の回路手段を省略している。
If the power conversion device is configured as described above, the three-phase motor 7 can be driven by a three-level inverter instead of a normal two-level inverter.
Here, normally, in order to constitute a three-level inverter, the neutral point potential of the DC power supply 1 is necessary, and it is necessary to create the neutral point potential by another circuit means or the like. Then, the DC / DC converter 100 sets the voltage of the power storage means 2 to approximately a half of the voltage of the DC power source 1 and uses this voltage as a neutral point potential, thereby omitting additional circuit means.

次に、本発明の実施の形態3による電力変換装置の動作について、図11〜図13により説明する。リアクトル3、半導体スイッチ素子4、5、コンバータ制御手段6により構成されるDC/DCコンバータ100の動作については、実施の形態1の図2と同様であるため、説明を省略する。
図11はインバータ制御手段40の構成を示したブロック図である。インバータ制御手段40は、インバータ400が指令通りの電圧を出力するように、半導体スイッチ素子22〜25、28〜31、34〜37のゲート信号を生成する。インバータ制御手段40には、図示しない指令生成手段からの出力電圧指令Vu_ref、Vv_ref、Vw_refが入力される。上記電圧指令Vu_ref、Vv_ref、Vw_refを、比較手段43〜48で、第1の三角波発生手段41が発生した三角波キャリアTri1、および第2の三角波発生手段42が発生した三角波キャリアTri2と比較することにより、U相、V相、W相のPWM信号、すなわち、半導体スイッチ素子22〜25、半導体スイッチ素子28〜31、および半導体スイッチ素子34〜37のゲート信号が得られる。
Next, the operation of the power converter according to Embodiment 3 of the present invention will be described with reference to FIGS. Since the operation of the DC / DC converter 100 constituted by the reactor 3, the semiconductor switch elements 4 and 5, and the converter control means 6 is the same as that of FIG.
FIG. 11 is a block diagram showing the configuration of the inverter control means 40. The inverter control means 40 generates the gate signals of the semiconductor switch elements 22 to 25, 28 to 31, and 34 to 37 so that the inverter 400 outputs a commanded voltage. Output voltage commands Vu_ref, Vv_ref, Vw_ref from command generation means (not shown) are input to the inverter control means 40. By comparing the voltage commands Vu_ref, Vv_ref and Vw_ref with the triangular wave carrier Tri1 generated by the first triangular wave generating means 41 and the triangular wave carrier Tri2 generated by the second triangular wave generating means 42 by the comparing means 43 to 48. , U-phase, V-phase, and W-phase PWM signals, that is, gate signals of the semiconductor switch elements 22 to 25, the semiconductor switch elements 28 to 31, and the semiconductor switch elements 34 to 37 are obtained.

図12は、図11に示すインバータ制御手段40の各部の波形を示したものである。電圧指令Vu_refと、三角波発生手段41が発生する0〜Vdc2の間で値が変化する三角波キャリアTri1とを比較し、三角波キャリアの方が大きい場合は「L」、小さい場合は「H」とすることで、半導体スイッチ素子22と半導体スイッチ素子24とのゲート信号が得られ、電圧指令Vu_refと、三角波発生手段42が発生する−Vdc2〜0の間で値が変化する三角波キャリアTri2とを比較し、三角波キャリアの方が大きい場合は「L」、小さい場合は「H」とすることで、半導体スイッチ素子23と半導体スイッチ素子25とのゲート信号が得られる。半導体スイッチ素子22、23は、このゲート信号をそのまま使用し、「H」の時にIGBT素子をオン、「L」の時にIGBT素子をオフする。半導体スイッチ素子24、25は、このゲート信号を反転して使用し、「H」の時にIGBT素子をオフ、「L」の時にIGBT素子をオンする。電圧指令Vv_refと半導体スイッチ素子28〜31、電圧指令Vw_refと半導体スイッチ素子34〜37に関しても同様である。   FIG. 12 shows the waveform of each part of the inverter control means 40 shown in FIG. The voltage command Vu_ref is compared with the triangular wave carrier Tri1 whose value changes between 0 and Vdc2 generated by the triangular wave generating means 41. When the triangular wave carrier is larger, it is “L”, and when it is smaller, it is “H”. Thus, gate signals of the semiconductor switch element 22 and the semiconductor switch element 24 are obtained, and the voltage command Vu_ref is compared with the triangular wave carrier Tri2 whose value changes between −Vdc2 to 0 generated by the triangular wave generating means 42. By setting “L” when the triangular wave carrier is larger and “H” when smaller, the gate signals of the semiconductor switch element 23 and the semiconductor switch element 25 can be obtained. The semiconductor switch elements 22 and 23 use this gate signal as it is, and turn on the IGBT element when it is “H”, and turn it off when it is “L”. The semiconductor switch elements 24 and 25 invert and use the gate signal, and turn off the IGBT element when “H” and turn on the IGBT element when “L”. The same applies to the voltage command Vv_ref and the semiconductor switch elements 28 to 31 and the voltage command Vw_ref and the semiconductor switch elements 34 to 37.

図13は、インバータ400の動作を示す各部波形である。インバータ制御手段40が前述の動作をした結果、半導体スイッチ素子23、24の接続点BUの電位は、半導体スイッチ22、23がオンの時には直流電源1の正端子Pの電位、半導体スイッチ24、25がオンの時には直流電源1の負端子Nの電位、半導体スイッチ23、24がオンの時には蓄電手段2の正端子Cの電位となるため、半導体スイッチ素子23、24の直列接続体の接続点BUと直流電源1の負端子Nとの間の電圧Vunは、図13に示したような矩形波波形となる。また、半導体スイッチ素子29、30の接続点BVと直流電源1の負端子Nとの間の電圧Vvn、半導体スイッチ素子35、36の接続点BWと直流電源1の負端子Nとの間の電圧Vwnも、図13に示したような波形となる。ここで、出力の相電圧Vu、Vv、Vwは、出力端子電圧Vun、Vvn、Vwnの中性点から見た電圧であるため、出力端子電圧Vun、Vvn、Vwnから、それぞれ(Vun+Vvn+Vwn)/3を減算して求められる。相電圧Vu、Vv、Vwは、階段状の電圧波形となり、その平均値が、電圧指令Vu_ref、Vv_ref、Vw_refと一致している。この結果、モータ7に流れる相電流Iu、Iv、Iwは、図示の通り、PWMリプルを含んだ正弦波波形となる。また、この波形は実施の形態1の場合より滑らかな波形となり、モータの運転がより円滑となる。   FIG. 13 is a waveform of each part showing the operation of the inverter 400. As a result of the above-described operation of the inverter control means 40, the potential at the connection point BU of the semiconductor switch elements 23, 24 is the potential of the positive terminal P of the DC power source 1 and the semiconductor switches 24, 25 when the semiconductor switches 22, 23 are on. Since the potential of the negative terminal N of the DC power source 1 is at the time of ON, and the potential of the positive terminal C of the power storage means 2 when the semiconductor switches 23, 24 are on, the connection point BU of the series connection body of the semiconductor switch elements 23, 24 And the negative terminal N of the DC power supply 1 have a rectangular waveform as shown in FIG. Further, a voltage Vvn between the connection point BV of the semiconductor switch elements 29 and 30 and the negative terminal N of the DC power supply 1, and a voltage between the connection point BW of the semiconductor switch elements 35 and 36 and the negative terminal N of the DC power supply 1. Vwn also has a waveform as shown in FIG. Here, since the output phase voltages Vu, Vv, and Vw are voltages viewed from the neutral point of the output terminal voltages Vun, Vvn, and Vwn, the output terminal voltages Vun, Vvn, and Vwn are respectively (Vun + Vvn + Vwn) / 3. Is obtained by subtracting. The phase voltages Vu, Vv, and Vw are stepped voltage waveforms, and the average values thereof coincide with the voltage commands Vu_ref, Vv_ref, and Vw_ref. As a result, the phase currents Iu, Iv, Iw flowing through the motor 7 have a sine wave waveform including a PWM ripple, as shown. Further, this waveform is a smoother waveform than in the case of the first embodiment, and the operation of the motor becomes smoother.

以上のように、この実施の形態3による電力変換装置によれば、蓄電手段2の電圧を直流電源1の電圧の概ね1/2の電圧とし、3レベルインバータの中性点電位として利用するため、中性点電位を作成する回路を追加すること無く3レベルインバータを適用することが可能となる。従って、追加の回路を省略でき、装置の大きさを低減することが可能となる。   As described above, according to the power conversion device according to the third embodiment, the voltage of power storage means 2 is set to approximately half the voltage of DC power supply 1 and used as the neutral point potential of the three-level inverter. Thus, it is possible to apply a three-level inverter without adding a circuit for creating a neutral point potential. Therefore, an additional circuit can be omitted, and the size of the device can be reduced.

以上の説明から明らかなように、この実施の形態3による電力変換装置は、図10の構成で自律した動作となっている。従って、図14のように、この実施の形態3による電力変換装置と、6個の半導体スイッチ素子で構成された2レベルインバータ300を組合せても同様の効果が得られることは明らかである。また、実施の形態1による4個の半導体スイッチ素子で構成されたインバータ200を組合せても同様の効果が得られることは明らかである。   As is clear from the above description, the power conversion device according to the third embodiment operates autonomously with the configuration of FIG. Therefore, as shown in FIG. 14, it is obvious that the same effect can be obtained by combining the power conversion device according to the third embodiment and the two-level inverter 300 composed of six semiconductor switch elements. In addition, it is obvious that the same effect can be obtained by combining the inverter 200 constituted by four semiconductor switch elements according to the first embodiment.

また、本実施の形態3による電力変換装置も、実施の形態1による電力変換装置と同様に、三相以上の出力を持つインバータにおいても、単相のインバータにおいても、同様の効果が得られる。さらには、モータ以外の負荷においても同様の効果が得られる。
実施の形態4.
In addition, the power conversion device according to the third embodiment can obtain the same effects in both a single-phase inverter and an inverter having three or more outputs, similarly to the power conversion device according to the first embodiment. Furthermore, the same effect can be obtained even with a load other than the motor.
Embodiment 4 FIG.

図15は、本発明の実施の形態4による電力変換装置のインバータ制御手段40の構成を示したブロック図である。それ以外の構成については、図10に示す実施の形態3と同じであるため説明を省略する。また、DC/DCコンバータ100の動作については、実施の形態1の図2と同じであるため説明を省略する。
インバータ制御手段40は、インバータ400が指令通りの電圧を出力するように、半導体スイッチ素子22〜25、28〜31、34〜37のゲート信号を生成する。モータ7は、U、V、W端子間の線間電圧によって制御されるため、三相全てに同じ電圧(例えば直流オフセット電圧)を加算しても、線間電圧が変わらないので同じ性能が得られる。従って、電圧が固定されているW端子を基準に、U、V端子の電圧を決めれば良い。この時、主となる三相電圧指令と異なる電圧成分(例えば直流オフセット電圧)を重畳しても、モータ7はトルク脈動を生じるのみであり、脈動の平均値は零となるため一様なトルクは発生しない。インバータ制御手段40には、図示しない指令生成手段からの出力電圧指令Vu_ref、Vv_ref、Vw_refと、オフセット電圧指令Voffsetとが入力される。上記電圧指令Vu_ref、Vv_ref、Vw_refに、加算手段49〜51でオフセット電圧指令Voffsetを加算することにより、オフセットを持ったU相電圧指令Vu_ref4、V相電圧指令Vv_ref4、W相電圧指令Vw_ref4を得る。この電圧指令Vu_ref4、Vv_ref4、Vw_ref4を、比較手段43〜48で、第1の三角波発生手段41が発生した三角波キャリアTri1、および第2の三角波発生手段42が発生した三角波キャリアTri2と比較することにより、U相、V相、W相のPWM信号、すなわち、半導体スイッチ素子22〜25、半導体スイッチ素子28〜31、半導体スイッチ素子34〜37のゲート信号が得られる。
FIG. 15 is a block diagram showing a configuration of inverter control means 40 of the power conversion device according to the fourth embodiment of the present invention. The other configuration is the same as that of the third embodiment shown in FIG. The operation of the DC / DC converter 100 is the same as that in FIG.
The inverter control means 40 generates the gate signals of the semiconductor switch elements 22 to 25, 28 to 31, and 34 to 37 so that the inverter 400 outputs a commanded voltage. Since the motor 7 is controlled by the line voltage between the U, V, and W terminals, even if the same voltage (for example, DC offset voltage) is added to all three phases, the line voltage does not change, so the same performance is obtained. It is done. Therefore, the voltages at the U and V terminals may be determined based on the W terminal where the voltage is fixed. At this time, even if a voltage component (for example, DC offset voltage) different from the main three-phase voltage command is superimposed, the motor 7 only generates torque pulsation, and the average value of pulsation becomes zero. Does not occur. The inverter control means 40 receives output voltage commands Vu_ref, Vv_ref, Vw_ref and an offset voltage command Voffset from command generation means (not shown). By adding the offset voltage command Voffset to the voltage commands Vu_ref, Vv_ref, Vw_ref by the adding means 49 to 51, the U-phase voltage command Vu_ref4, the V-phase voltage command Vv_ref4, and the W-phase voltage command Vw_ref4 having an offset are obtained. By comparing the voltage commands Vu_ref4, Vv_ref4, and Vw_ref4 with the triangular wave carrier Tri1 generated by the first triangular wave generating means 41 and the triangular wave carrier Tri2 generated by the second triangular wave generating means 42 by the comparison means 43-48. , U-phase, V-phase, and W-phase PWM signals, that is, gate signals of the semiconductor switch elements 22 to 25, the semiconductor switch elements 28 to 31, and the semiconductor switch elements 34 to 37 are obtained.

図16は、図15のインバータ制御手段40の各部の波形を示したものである。電圧指令Vu_ref、Vv_ref、Vw_refが正弦波の場合、変換後の電圧指令Vu_ref4、Vv_ref4、Vw_ref4も正弦波となる。この電圧指令Vu_ref4、Vv_ref4、Vw_ref4は、図示の通りオフセット電圧指令Voffsetを中心に正負に変化する。この電圧指令Vu_ref4と、三角波発生手段41が発生する0〜Vdc2の間で値が変化する三角波キャリアTri1、および三角波発生手段42が発生する−Vdc2〜0の間で値が変化する三角波キャリアTri2とをそれぞれ比較し、三角波キャリアの方が大きい場合は「L」、小さい場合は「H」とすることで、半導体スイッチ素子22、24のゲート信号、および半導体スイッチ素子23、25のゲート信号が得られる。半導体スイッチ素子22、23は、このゲート信号をそのまま使用し、「H」の時にIGBT素子をオン、「L」の時にIGBT素子をオフする。半導体スイッチ素子24、25は、このゲート信号を反転して使用し、「H」の時にIGBT素子をオフ、「L」の時にIGBT素子をオンする。   FIG. 16 shows the waveform of each part of the inverter control means 40 of FIG. When the voltage commands Vu_ref, Vv_ref, and Vw_ref are sine waves, the converted voltage commands Vu_ref4, Vv_ref4, and Vw_ref4 are also sine waves. The voltage commands Vu_ref4, Vv_ref4, and Vw_ref4 change positively and negatively around the offset voltage command Voffset as shown in the figure. This voltage command Vu_ref4, a triangular wave carrier Tri1 whose value changes between 0 and Vdc2 generated by the triangular wave generating means 41, and a triangular wave carrier Tri2 whose value changes between -Vdc2 and 0 generated by the triangular wave generating means 42 Are respectively set to “L” when the triangular wave carrier is larger, and “H” when the triangular wave carrier is smaller, so that the gate signals of the semiconductor switch elements 22 and 24 and the gate signals of the semiconductor switch elements 23 and 25 are obtained. It is done. The semiconductor switch elements 22 and 23 use this gate signal as it is, and turn on the IGBT element when it is “H”, and turn it off when it is “L”. The semiconductor switch elements 24 and 25 invert and use the gate signal, and turn off the IGBT element when “H” and turn on the IGBT element when “L”.

オフセット電圧指令Voffsetの加算により、半導体スイッチ素子22、24のゲート信号の「H」の時間の方が、半導体スイッチ素子23、25のゲート信号の「L」の時間よりも長くなる。半導体スイッチ素子22、24のゲート信号が「H」の時には直流電源1の正端子Pから電流が流れ、半導体スイッチ素子23、25のゲート信号が「L」の時には直流電源1の負端子Nから電流が流れるため、半導体スイッチ素子22、24のゲート信号の「H」の時間と半導体スイッチ素子23、25のゲート信号の「L」の時間が異なると、その差電流が中性点電位、すなわち、蓄電手段2の正端子Cに流れる。電圧指令Vv_ref4と半導体スイッチ素子28〜31、電圧指令Vw_ref4と半導体スイッチ素子34〜37に関しても同様である。   By adding the offset voltage command Voffset, the “H” time of the gate signals of the semiconductor switch elements 22, 24 becomes longer than the “L” time of the gate signals of the semiconductor switch elements 23, 25. When the gate signal of the semiconductor switch elements 22 and 24 is “H”, a current flows from the positive terminal P of the DC power supply 1, and from the negative terminal N of the DC power supply 1 when the gate signal of the semiconductor switch elements 23 and 25 is “L”. Since the current flows, if the “H” time of the gate signals of the semiconductor switch elements 22 and 24 and the “L” time of the gate signals of the semiconductor switch elements 23 and 25 are different, the difference current becomes a neutral point potential, that is, And flows to the positive terminal C of the power storage means 2. The same applies to the voltage command Vv_ref4 and the semiconductor switch elements 28 to 31, and the voltage command Vw_ref4 and the semiconductor switch elements 34 to 37.

この結果、オフセット電圧指令Voffsetを変化させると、モータ7に流れる相電流Iu、Iv、Iwは、図示の通りPWMリプルを含んだ正弦波波形となりオフセット成分を含まないが、中性点電位の電流、すなわち、蓄電手段2の正端子Cに流れる電流は、オフセット電流Ioffsetが重畳された波形となり平均値が0で無くなる。このオフセット電流Ioffsetは、オフセット電圧指令Voffsetを変えることにより、任意の値に制御できる。従って、三相電圧指令Vu_ref、Vv_ref、Vw_refによって制御されるモータ7のトルクとは独立に、オフセット電圧指令Voffsetによってオフセット電流Ioffsetが制御できる。   As a result, when the offset voltage command Voffset is changed, the phase currents Iu, Iv, and Iw flowing through the motor 7 become a sine wave waveform including a PWM ripple as shown in the figure, but do not include an offset component, but a current at a neutral point potential. That is, the current flowing through the positive terminal C of the power storage means 2 has a waveform in which the offset current Ioffset is superimposed, and the average value is not zero. The offset current Ioffset can be controlled to an arbitrary value by changing the offset voltage command Voffset. Accordingly, the offset current Ioffset can be controlled by the offset voltage command Voffset independently of the torque of the motor 7 controlled by the three-phase voltage commands Vu_ref, Vv_ref, and Vw_ref.

このオフセット電流Ioffsetは、蓄電手段2を充放電する電流となり、DC/DCコンバータ100と同様の働きをする。従って、オフセット電流Ioffsetの分だけDC/DCコンバータ100の電流を低減することができ、DC/DCコンバータ100に使用する半導体スイッチ素子の電流定格を低減することで、半導体スイッチ素子の大きさ、ひいては、装置の大きさを低減することが可能となる。   This offset current Ioffset becomes a current for charging / discharging the power storage means 2 and functions in the same manner as the DC / DC converter 100. Therefore, the current of the DC / DC converter 100 can be reduced by the offset current Ioffset, and by reducing the current rating of the semiconductor switch element used in the DC / DC converter 100, the size of the semiconductor switch element, and consequently The size of the device can be reduced.

本実施の形態4による電力変換装置も、実施の形態3による電力変換装置と同様に、6個の半導体スイッチ素子で構成されたインバータと組合せても、実施の形態1による4個の半導体スイッチ素子で構成されたインバータと組合せても同様の効果が得られる。また、三相以上の出力を持つインバータにおいても、単相のインバータにおいても、同様の効果が得られる。さらには、モータ以外の負荷においても同様の効果が得られる。
実施の形態5.
Similarly to the power conversion device according to the third embodiment, the power conversion device according to the fourth embodiment can also be combined with the inverter composed of six semiconductor switch elements, so that the four semiconductor switch elements according to the first embodiment are used. The same effect can be obtained even when combined with the inverter configured as described above. In addition, the same effect can be obtained in an inverter having an output of three or more phases and a single-phase inverter. Furthermore, the same effect can be obtained even with a load other than the motor.
Embodiment 5 FIG.

図17は、本発明の実施の形態5による電力変換装置を示す回路構成図である。図17において、直流電源1、蓄電手段2、リアクトル3、半導体スイッチ素子4、5、コンバータ制御手段6は、図1に示す実施の形態1と同様であるため説明を省略する。モータ7は、その端子の一つ(W)を蓄電手段2の正端子Cに接続されており、他の2端子(U,V)は、それぞれ半導体スイッチ素子22、23、24、25の直列接続体における半導体スイッチ素子23と半導体スイッチ素子24との接続点BU、および半導体スイッチ素子28、29、30、31の直列接続体における半導体スイッチ素子29と半導体スイッチ素子30との接続点BVに接続されている。半導体スイッチ素子22、23、24、25の直列接続体と、半導体スイッチ素子28、29、30、31の直列接続体は、直流電源1の端子間に接続されてインバータ500を構成しており、インバータ制御手段52により制御される。また、半導体スイッチ素子22と半導体スイッチ素子23との接続点、半導体スイッチ素子24と半導体スイッチ素子25との接続点、半導体スイッチ素子28と半導体スイッチ素子29との接続点、半導体スイッチ素子30と半導体スイッチ素子31との接続点は、それぞれ、ダイオード26、27、32、33を介して、蓄電手段2の正端子Cに接続されている。ここで、半導体スイッチ素子22〜25、28〜31は、IGBT素子と、そのIGBT素子に逆並列に接続されたダイオードにより構成されている。   FIG. 17 is a circuit configuration diagram showing a power conversion device according to Embodiment 5 of the present invention. In FIG. 17, the DC power source 1, the power storage means 2, the reactor 3, the semiconductor switch elements 4, 5, and the converter control means 6 are the same as those in the first embodiment shown in FIG. One terminal (W) of the motor 7 is connected to the positive terminal C of the power storage means 2, and the other two terminals (U, V) are connected in series with the semiconductor switch elements 22, 23, 24, 25, respectively. Connection point BU between semiconductor switch element 23 and semiconductor switch element 24 in the connection body and connection point BV between semiconductor switch element 29 and semiconductor switch element 30 in the series connection body of semiconductor switch elements 28, 29, 30, 31. Has been. The series connection body of the semiconductor switch elements 22, 23, 24, 25 and the series connection body of the semiconductor switch elements 28, 29, 30, 31 are connected between the terminals of the DC power source 1 to constitute the inverter 500. It is controlled by the inverter control means 52. Further, the connection point between the semiconductor switch element 22 and the semiconductor switch element 23, the connection point between the semiconductor switch element 24 and the semiconductor switch element 25, the connection point between the semiconductor switch element 28 and the semiconductor switch element 29, the semiconductor switch element 30 and the semiconductor. The connection point with the switch element 31 is connected to the positive terminal C of the power storage means 2 via the diodes 26, 27, 32 and 33, respectively. Here, the semiconductor switch elements 22 to 25 and 28 to 31 are composed of an IGBT element and a diode connected in antiparallel to the IGBT element.

以上のように電力変換装置を構成すれば、通常の2レベルインバータに代えて、3レベルインバータで三相モータ7を駆動することが可能であり、かつ、通常の3レベルインバータの2相分を構成する半導体スイッチ素子22〜25、28〜31で、三相モータ7を駆動することが可能である。
ここで、通常は3レベルインバータを構成するために、直流電源1の中性点電位が必要であり、別の回路手段等により中性点電位を作成する必要があるが、本実施の形態5では、実施の形態3と同様、DC/DCコンバータ100により蓄電手段2の電圧を直流電源1の概ね1/2の電圧とし、この電圧を中性点電位として利用することにより、追加の回路手段を省略している。
If the power conversion device is configured as described above, the three-phase motor 7 can be driven by a three-level inverter instead of a normal two-level inverter, and two phases of a normal three-level inverter can be used. The three-phase motor 7 can be driven by the semiconductor switch elements 22 to 25 and 28 to 31 that are configured.
Here, normally, in order to constitute a three-level inverter, the neutral point potential of the DC power supply 1 is necessary, and it is necessary to create the neutral point potential by another circuit means or the like. Then, as in the third embodiment, the DC / DC converter 100 sets the voltage of the power storage means 2 to approximately half that of the DC power source 1 and uses this voltage as the neutral point potential, thereby providing additional circuit means. Is omitted.

次に、本発明の実施の形態5による電力変換装置の動作について、図18〜図20により説明する。リアクトル3、半導体スイッチ素子4、5、コンバータ制御手段6により構成されるDC/DCコンバータ100の動作については、実施の形態1の図2と同様であるため、説明を省略する。
図18は、インバータ制御手段52の構成を示したブロック図である。インバータ制御手段52は、インバータ500が指令通りの電圧を出力するように、半導体スイッチ素子22〜25、28〜31のゲート信号を生成する。モータ7は、U、V、W端子間の線間電圧によって制御されるため、図17のインバータ500のような回路においても、線間電圧が等しければ通常の三相インバータと同じ性能が得られる。従って、電圧が固定されているW端子を基準に、U、V端子の電圧を決めれば良い。インバータ制御手段52には、図示しない指令生成手段からの出力電圧指令Vu_ref、Vv_ref、Vw_refと、蓄電手段2の電圧Vdc2とが入力される。上記電圧指令Vu_ref、Vv_ref、Vw_refは、三相の電圧指令の中性点を基準とした電圧であるため、図17のようにW相の電位を蓄電手段2の正端子Cの電位に固定している場合には、上記電圧指令の変換が必要となる。この変換は、U相−W相間、V相−W相間の線間電圧を求め、蓄電手段2の正端子Cの電位に加算することで実現できる。このため、U相電圧指令Vu_ref、およびV相電圧指令Vv_refから減算手段13、14でW相電圧指令Vw_refを減算した後に、加算手段15、16で蓄電手段2の電圧Vdc2を加算することにより、蓄電手段2の負端子Nの電位を基準としたU相電圧指令Vu_ref2、およびV相電圧指令Vv_ref2を得ている。この電圧指令Vu_ref2とVv_ref2とを、比較手段43〜46で、第1の三角波発生手段53が発生した三角波キャリアTri3、および第2の三角波発生手段54が発生した三角波キャリアTri4と比較することにより、U相、V相のPWM信号、すなわち、半導体スイッチ素子22〜25、および半導体スイッチ素子28〜31のゲート信号が得られる。
Next, the operation of the power conversion apparatus according to the fifth embodiment of the present invention will be described with reference to FIGS. Since the operation of the DC / DC converter 100 constituted by the reactor 3, the semiconductor switch elements 4 and 5, and the converter control means 6 is the same as that of FIG.
FIG. 18 is a block diagram showing the configuration of the inverter control means 52. The inverter control means 52 generates gate signals for the semiconductor switch elements 22 to 25 and 28 to 31 so that the inverter 500 outputs a voltage as commanded. Since the motor 7 is controlled by the line voltage between the U, V, and W terminals, a circuit like the inverter 500 in FIG. 17 can obtain the same performance as a normal three-phase inverter if the line voltage is equal. . Therefore, the voltages at the U and V terminals may be determined based on the W terminal where the voltage is fixed. The inverter control means 52 receives output voltage commands Vu_ref, Vv_ref, Vw_ref from a command generation means (not shown) and the voltage Vdc2 of the power storage means 2. Since the voltage commands Vu_ref, Vv_ref, and Vw_ref are voltages based on the neutral point of the three-phase voltage command, the W-phase potential is fixed to the potential of the positive terminal C of the power storage unit 2 as shown in FIG. If it is, conversion of the voltage command is required. This conversion can be realized by obtaining line voltages between the U phase and the W phase and between the V phase and the W phase and adding them to the potential of the positive terminal C of the power storage means 2. For this reason, by subtracting the W-phase voltage command Vw_ref from the U-phase voltage command Vu_ref and the V-phase voltage command Vv_ref by the subtracting means 13 and 14, and then adding the voltage Vdc2 of the power storage means 2 by the adding means 15 and 16, A U-phase voltage command Vu_ref2 and a V-phase voltage command Vv_ref2 are obtained with reference to the potential of the negative terminal N of the power storage unit 2. By comparing the voltage commands Vu_ref2 and Vv_ref2 with the triangular wave carrier Tri3 generated by the first triangular wave generating means 53 and the triangular wave carrier Tri4 generated by the second triangular wave generating means 54 by the comparing means 43 to 46, U-phase and V-phase PWM signals, that is, gate signals of the semiconductor switch elements 22 to 25 and the semiconductor switch elements 28 to 31 are obtained.

図19は、図18のインバータ制御手段52の各部の波形を示したものである。電圧指令Vu_ref、Vv_ref、Vw_refが正弦波の場合、変換後の電圧指令Vu_ref2とVv_ref2も正弦波となる。この電圧指令Vu_ref2とVv_ref2は、図示の通り、W相電圧である蓄電手段2の電圧Vdc2を中心に正負に変化する。電圧指令Vu_ref2と、三角波発生手段53が発生するVdc2〜Vdc1の間で値が変化する三角波キャリアTri3、および三角波発生手段54が発生する0〜Vdc2の間で値が変化する三角波キャリアTri4とをそれぞれ比較し、三角波キャリアの方が大きい場合は「L」、小さい場合は「H」とすることで、半導体スイッチ素子22、24のゲート信号、および半導体スイッチ素子23、25のゲート信号が得られる。半導体スイッチ素子22、23は、このゲート信号をそのまま使用し、「H」の時にIGBT素子をオン、「L」の時にIGBT素子をオフする。半導体スイッチ素子24、25は、このゲート信号を反転して使用し、「H」の時にIGBT素子をオフ、「L」の時にIGBT素子をオンする。電圧指令Vv_refと半導体スイッチ素子28〜31に関しても同様である。   FIG. 19 shows the waveform of each part of the inverter control means 52 of FIG. When the voltage commands Vu_ref, Vv_ref, and Vw_ref are sine waves, the converted voltage commands Vu_ref2 and Vv_ref2 are also sine waves. As shown in the figure, the voltage commands Vu_ref2 and Vv_ref2 change positively and negatively around the voltage Vdc2 of the power storage means 2 that is a W-phase voltage. A voltage command Vu_ref2, a triangular wave carrier Tri3 whose value changes between Vdc2 to Vdc1 generated by the triangular wave generating means 53, and a triangular wave carrier Tri4 whose value changes between 0 and Vdc2 generated by the triangular wave generating means 54, respectively. In comparison, when the triangular wave carrier is larger, “L” is set, and when it is smaller, “H”, the gate signals of the semiconductor switch elements 22 and 24 and the gate signals of the semiconductor switch elements 23 and 25 are obtained. The semiconductor switch elements 22 and 23 use this gate signal as it is, and turn on the IGBT element when it is “H”, and turn it off when it is “L”. The semiconductor switch elements 24 and 25 invert and use the gate signal, and turn off the IGBT element when “H” and turn on the IGBT element when “L”. The same applies to the voltage command Vv_ref and the semiconductor switch elements 28 to 31.

図20は、インバータ500の動作を示す各部波形である。インバータ制御手段52が前述の動作をした結果、半導体スイッチ素子23、24の接続点BUの電位は、半導体スイッチ22、23がオンの時には直流電源1の正端子Pの電位、半導体スイッチ24、25がオンの時には直流電源1の負端子Nの電位、半導体スイッチ23、24がオンの時には蓄電手段2の正端子Cの電位となるため、半導体スイッチ素子23、24の直列接続体の接続点BUと直流電源1の負端子Nとの間の電圧Vunは、図20に示したような矩形波波形となる。また、半導体スイッチ素子29、30の接続点BVと直流電源1の負端子Nとの間の電圧Vvn、蓄電手段2の端子間電圧Vcn=Vdc2=Vwnも、図20に示したような波形となる。ここで、出力の相電圧Vu、Vv、Vwは、出力端子電圧Vun、Vvn、Vwnの中性点から見た電圧であるため、出力端子電圧Vun、Vvn、Vwnから、それぞれ(Vun+Vvn+Vwn)/3を減算して求められる。相電圧Vu、Vv、Vwは、階段状の電圧波形となり、その平均値が、電圧指令Vu_ref、Vv_ref、Vw_refと一致している。この結果、モータ7に流れる相電流Iu、Iv、Iwは、図示の通り、PWMリプルを含んだ正弦波波形となる。   FIG. 20 is a waveform of each part showing the operation of the inverter 500. As a result of the above-described operation of the inverter control means 52, the potential at the connection point BU of the semiconductor switch elements 23, 24 is the potential of the positive terminal P of the DC power source 1 and the semiconductor switches 24, 25 when the semiconductor switches 22, 23 are on. Since the potential of the negative terminal N of the DC power source 1 is at the time of ON, and the potential of the positive terminal C of the power storage means 2 when the semiconductor switches 23, 24 are on, the connection point BU of the series connection body of the semiconductor switch elements 23, 24 And the negative terminal N of the DC power supply 1 have a rectangular wave waveform as shown in FIG. Further, the voltage Vvn between the connection point BV of the semiconductor switch elements 29 and 30 and the negative terminal N of the DC power supply 1 and the inter-terminal voltage Vcn = Vdc2 = Vwn of the power storage means 2 also have waveforms as shown in FIG. Become. Here, since the output phase voltages Vu, Vv, and Vw are voltages viewed from the neutral point of the output terminal voltages Vun, Vvn, and Vwn, the output terminal voltages Vun, Vvn, and Vwn are respectively (Vun + Vvn + Vwn) / 3. Is obtained by subtracting. The phase voltages Vu, Vv, and Vw are stepped voltage waveforms, and the average values thereof coincide with the voltage commands Vu_ref, Vv_ref, and Vw_ref. As a result, the phase currents Iu, Iv, Iw flowing through the motor 7 have a sine wave waveform including a PWM ripple, as shown.

以上のように、この実施の形態3による電力変換装置によれば、蓄電手段2の電圧を直流電源1の電圧の概ね1/2の電圧とし、3レベルインバータの中性点電位として利用するため、中性点電位を作成する回路を追加すること無く3レベルインバータを適用することが可能となる。その結果、モータの運転がより円滑となる。また、蓄電手段2の電圧をモータ7の1端子の電圧としてそのまま利用するため、1相分の半導体スイッチ素子を省略して、8個の半導体スイッチ素子で三相モータを駆動することが可能となる。以上により、3レベルインバータを適用した場合にも、追加の回路の必要が無く、さらに半導体スイッチ素子数の低減もでき、装置の大きさを低減することが可能となる。   As described above, according to the power conversion device according to the third embodiment, the voltage of power storage means 2 is set to approximately half the voltage of DC power supply 1 and used as the neutral point potential of the three-level inverter. Thus, it is possible to apply a three-level inverter without adding a circuit for creating a neutral point potential. As a result, the motor can be operated more smoothly. Further, since the voltage of the power storage means 2 is used as it is as the voltage of one terminal of the motor 7, it is possible to drive the three-phase motor with eight semiconductor switch elements by omitting the semiconductor switch elements for one phase. Become. As described above, even when a three-level inverter is applied, there is no need for an additional circuit, the number of semiconductor switch elements can be reduced, and the size of the device can be reduced.

以上の説明から明らかなように、この実施の形態5による電力変換装置は、図17の構成で自律した動作となっている。従って、図21のように、この実施の形態5による電力変換装置と、6個の半導体スイッチ素子で構成された2レベルインバータ300を組合せても同様の効果が得られることは明らかである。また、実施の形態1による4個の半導体スイッチ素子で構成されたインバータ200を組合せても同様の効果が得られることは明らかである。さらに、実施の形態3による3レベルインバータ400を組合せても同様の効果が得られることは明らかである。   As is clear from the above description, the power conversion device according to the fifth embodiment operates autonomously with the configuration of FIG. Therefore, as shown in FIG. 21, it is obvious that the same effect can be obtained by combining the power conversion device according to the fifth embodiment and the two-level inverter 300 composed of six semiconductor switch elements. In addition, it is obvious that the same effect can be obtained by combining the inverter 200 constituted by four semiconductor switch elements according to the first embodiment. Further, it is obvious that the same effect can be obtained even when the three-level inverter 400 according to the third embodiment is combined.

また、本実施の形態5による電力変換装置も、実施の形態1による電力変換装置と同様に、三相以上の出力を持つインバータにおいても、単相のインバータにおいても、同様の効果が得られる。さらには、モータ以外の負荷においても同様の効果が得られる。
実施の形態6.
In addition, the power conversion device according to the fifth embodiment can obtain the same effect in both an inverter having three or more phases and a single-phase inverter, as in the power conversion device according to the first embodiment. Furthermore, the same effect can be obtained even with a load other than the motor.
Embodiment 6 FIG.

図22は、本発明の実施の形態6による電力変換装置のインバータ制御手段52の構成を示したブロック図である。それ以外の構成については、図17に示す実施の形態5と同じであるため説明を省略する。また、DC/DCコンバータ100の動作については、発明の実施の形態1の図2と同じであるため説明を省略する。
インバータ制御手段52は、インバータ500が指令通りの電圧を出力するように、半導体スイッチ素子22〜25、28〜31のゲート信号を生成する。モータ7は、U、V、W端子間の線間電圧によって制御されるため、図17のインバータ500のような回路においても、線間電圧が等しければ通常の三相インバータと同じ性能が得られる。従って、電圧が固定されているW端子を基準に、U、V端子の電圧を決めれば良い。この時、主となる三相電圧指令と異なる電圧成分(例えば直流オフセット電圧)を重畳しても、モータ7はトルク脈動を生じるのみであり、脈動の平均値は零となるため一様なトルクは発生しない。インバータ制御手段52には、図示しない指令生成手段からの出力電圧指令Vu_ref、Vv_ref、Vw_refと、オフセット電圧指令Voffsetと、蓄電手段2の電圧Vdc2とが入力される。上記電圧指令Vu_ref、Vv_ref、Vw_refは、三相の電圧指令の中性点を基準とした電圧であるため、図17のようにW相の電位を蓄電手段2の正端子Cの電位に固定している場合には、上記電圧指令の変換が必要となる。この変換は、U相−相間、V相−W相間の線間電圧を求め、蓄電手段2の正端子Cの電位に加算することで実現できる。このため、U相電圧指令Vu_ref、およびV相電圧指令Vv_refから減算手段13、14でW相電圧指令Vw_refを減算した後に、加算手段15、16で蓄電手段2の電圧Vdc2を加算する。さらに、加算手段20、21でオフセット電圧指令Voffsetを加算することにより、蓄電手段2の負端子Nの電位を基準としたU相電圧指令Vu_ref3、およびV相電圧指令Vv_ref3を得ている。この電圧指令Vu_ref3とVv_ref3とを、比較手段43〜46で、第1の三角波発生手段53が発生した三角波キャリアTri3、および第2の三角波発生手段54が発生した三角波キャリアTri4と比較することにより、U相、V相のPWM信号、すなわち、半導体スイッチ素子22〜25、および半導体スイッチ素子28〜31のゲート信号が得られる。
FIG. 22 is a block diagram showing a configuration of inverter control means 52 of the power conversion device according to the sixth embodiment of the present invention. The other configuration is the same as that of the fifth embodiment shown in FIG. Further, since the operation of DC / DC converter 100 is the same as that of FIG. 2 of the first embodiment of the present invention, description thereof is omitted.
The inverter control means 52 generates gate signals for the semiconductor switch elements 22 to 25 and 28 to 31 so that the inverter 500 outputs a voltage as commanded. Since the motor 7 is controlled by the line voltage between the U, V, and W terminals, a circuit like the inverter 500 in FIG. 17 can obtain the same performance as a normal three-phase inverter if the line voltage is equal. . Therefore, the voltages at the U and V terminals may be determined based on the W terminal at which the voltage is fixed. At this time, even if a voltage component (for example, DC offset voltage) different from the main three-phase voltage command is superimposed, the motor 7 only generates torque pulsation, and the average value of pulsation becomes zero, so uniform torque Does not occur. Output voltage commands Vu_ref, Vv_ref, Vw_ref, an offset voltage command Voffset, and a voltage Vdc2 of the power storage unit 2 are input to the inverter control unit 52 from a command generation unit (not shown). Since the voltage commands Vu_ref, Vv_ref, and Vw_ref are voltages based on the neutral point of the three-phase voltage command, the W-phase potential is fixed to the potential of the positive terminal C of the power storage unit 2 as shown in FIG. If it is, conversion of the voltage command is required. This conversion can be realized by obtaining the line voltage between the U phase and the phase and between the V phase and the W phase and adding it to the potential of the positive terminal C of the power storage means 2. Therefore, after subtracting the W-phase voltage command Vw_ref by the subtracting means 13 and 14 from the U-phase voltage command Vu_ref and the V-phase voltage command Vv_ref, the adding means 15 and 16 add the voltage Vdc2 of the power storage means 2. Further, the addition means 20 and 21 add the offset voltage command Voffset, thereby obtaining the U-phase voltage command Vu_ref3 and the V-phase voltage command Vv_ref3 based on the potential of the negative terminal N of the power storage means 2. By comparing the voltage commands Vu_ref3 and Vv_ref3 with the triangular wave carrier Tri3 generated by the first triangular wave generating means 53 and the triangular wave carrier Tri4 generated by the second triangular wave generating means 54 by the comparing means 43 to 46, U-phase and V-phase PWM signals, that is, gate signals of the semiconductor switch elements 22 to 25 and the semiconductor switch elements 28 to 31 are obtained.

図23は、図22のインバータ制御手段52の各部の波形を示したものである。電圧指令Vu_ref、Vv_ref、Vw_refが正弦波の場合、変換後の電圧指令Vu_ref3、Vv_ref3も正弦波となる。この電圧指令Vu_ref3、Vv_ref3は、図示の通り、W相の電位Vdc2にオフセット電圧指令Voffsetを加算した値を中心に正負に変化する。この電圧指令Vu_ref3と、三角波発生手段53が発生するvdc2〜Vdc1の間で値が変化する三角波キャリアTri3、および三角波発生手段54が発生する0〜Vdc2の間で値が変化する三角波キャリアTri4とをそれぞれ比較し、三角波キャリアの方が大きい場合は「L」、小さい場合は「H」とすることで、半導体スイッチ素子22、24のゲート信号、および半導体スイッチ素子23、25のゲート信号が得られる。半導体スイッチ素子22、23は、このゲート信号をそのまま使用し、「H」の時にIGBT素子をオン、「L」の時にIGBT素子をオフする。半導体スイッチ素子24、25は、このゲート信号を反転して使用し、「H」の時にIGBT素子をオフ、「L」の時にIGBT素子をオンする。   FIG. 23 shows the waveform of each part of the inverter control means 52 of FIG. When the voltage commands Vu_ref, Vv_ref, and Vw_ref are sine waves, the converted voltage commands Vu_ref3 and Vv_ref3 are also sine waves. As shown in the figure, the voltage commands Vu_ref3 and Vv_ref3 change positively and negatively around a value obtained by adding the offset voltage command Voffset to the W-phase potential Vdc2. The voltage command Vu_ref3, a triangular wave carrier Tri3 whose value changes between vdc2 to Vdc1 generated by the triangular wave generating means 53, and a triangular wave carrier Tri4 whose value changes between 0 and Vdc2 generated by the triangular wave generating means 54. Each is compared, and when the triangular wave carrier is larger, it is set to “L”, and when it is smaller, it is set to “H”. . The semiconductor switch elements 22 and 23 use this gate signal as it is, and turn on the IGBT element when it is “H”, and turn it off when it is “L”. The semiconductor switch elements 24 and 25 invert and use the gate signal, and turn off the IGBT element when “H” and turn on the IGBT element when “L”.

オフセット電圧指令Voffsetの加算により、半導体スイッチ素子22、24のゲート信号の「H」の時間の方が、半導体スイッチ素子23、25のゲート信号の「L」の時間よりも長くなる。半導体スイッチ素子22、24のゲート信号が「H」の時には直流電源1の正端子Pから電流が流れ、半導体スイッチ素子23、25のゲート信号が「L」の時には直流電源1の負端子Nから電流が流れるため、半導体スイッチ素子22、24のゲート信号の「H」の時間と半導体スイッチ素子23、25のゲート信号の「L」の時間が異なると、その差電流が中性点電位、すなわち、蓄電手段2の正端子Cに流れる。電圧指令Vv_ref4と半導体スイッチ素子28〜31に関しても同様である。   By adding the offset voltage command Voffset, the “H” time of the gate signals of the semiconductor switch elements 22, 24 becomes longer than the “L” time of the gate signals of the semiconductor switch elements 23, 25. When the gate signal of the semiconductor switch elements 22 and 24 is “H”, a current flows from the positive terminal P of the DC power supply 1, and from the negative terminal N of the DC power supply 1 when the gate signal of the semiconductor switch elements 23 and 25 is “L”. Since the current flows, if the “H” time of the gate signals of the semiconductor switch elements 22 and 24 and the “L” time of the gate signals of the semiconductor switch elements 23 and 25 are different, the difference current becomes a neutral point potential, that is, And flows to the positive terminal C of the power storage means 2. The same applies to the voltage command Vv_ref4 and the semiconductor switch elements 28-31.

また、オフセット電圧指令Voffsetの加算により、U相およびV相の出力電圧の平均値は、オフセット電圧指令Voffsetだけ、W相の出力電圧よりも高くなる。この電圧差により、U相およびV相からW相に電流が流れるため、モータ7に流れる相電流Iwは、図示の通り、オフセット電流Ioffsetが重畳された正弦波波形となる。このオフセット電流Ioffsetは、オフセット電圧指令Voffsetを変えることにより、任意の値に制御できる。従って、三相電圧指令Vu_ref、Vv_ref、Vw_refによって制御されるモータ7のトルクとは独立に、オフセット電圧指令Voffsetによってオフセット電流Ioffsetが制御できる。   Also, by adding the offset voltage command Voffset, the average value of the U-phase and V-phase output voltages is higher than the W-phase output voltage by the offset voltage command Voffset. Due to this voltage difference, current flows from the U phase and the V phase to the W phase, so that the phase current Iw flowing through the motor 7 has a sine wave waveform on which the offset current Ioffset is superimposed as shown in the figure. The offset current Ioffset can be controlled to an arbitrary value by changing the offset voltage command Voffset. Accordingly, the offset current Ioffset can be controlled by the offset voltage command Voffset independently of the torque of the motor 7 controlled by the three-phase voltage commands Vu_ref, Vv_ref, and Vw_ref.

このオフセット電流Ioffsetは、蓄電手段2を充放電する電流となり、リアクトル3、半導体スイッチ素子4、5、コンバータ制御手段6により構成されるDC/DCコンバータと同様の働きをする。従って、オフセット電流Ioffsetの分だけDC/DCコンバータの電流を低減することができ、DC/DCコンバータに使用する半導体スイッチ素子の電流定格を低減することで、半導体スイッチ素子の大きさ、ひいては、装置の大きさを低減することが可能となる。   The offset current Ioffset is a current for charging / discharging the power storage unit 2 and functions in the same manner as a DC / DC converter including the reactor 3, the semiconductor switch elements 4, 5 and the converter control unit 6. Therefore, the current of the DC / DC converter can be reduced by the amount of the offset current Ioffset, and the current rating of the semiconductor switch element used in the DC / DC converter is reduced. Can be reduced.

本実施の形態6による電力変換装置も、実施の形態5による電力変換装置と同様に、6個の半導体スイッチ素子で構成されたインバータと組合せても、実施の形態1による4個の半導体スイッチ素子で構成されたインバータと組合せても、実施の形態3による3レベルインバータと組合せても同様の効果が得られる。また、三相以上の出力を持つインバータにおいても、単相のインバータにおいても、同様の効果が得られる。さらには、モータ以外の負荷においても同様の効果が得られる。
実施の形態7.
Similarly to the power conversion device according to the fifth embodiment, the power conversion device according to the sixth embodiment can also be combined with an inverter composed of six semiconductor switch elements, so that the four semiconductor switch elements according to the first embodiment are used. The same effect can be obtained by combining with the inverter configured as described above or with the three-level inverter according to the third embodiment. In addition, the same effect can be obtained in an inverter having an output of three or more phases and a single-phase inverter. Furthermore, the same effect can be obtained even with a load other than the motor.
Embodiment 7 FIG.

図24は、本発明の実施の形態7による電力変換装置を示す回路構成図である。図24において、直流電源1、蓄電手段2、リアクトル3、半導体スイッチ素子4、5、コンバータ制御手段6は、図1に示す実施の形態1と同様であるため、説明を省略する。半導体スイッチ素子55〜60は、直流電源1の正端子Pと蓄電手段2の正端子Cの間に接続された第1のインバータ600を構成しており、第1のモータ67を駆動する。半導体スイッチ素子61〜66は、蓄電手段2の端子間に接続された第2のインバータ700を構成しており、第2のモータ68を駆動する。半導体スイッチ素子55〜66は、インバータ制御手段69により制御される。ここで、半導体スイッチ素子55〜66は、IGBT素子と、そのIGBT素子に逆並列に接続されたダイオードにより構成されている。
また、本実施の形態では、図24に示すように2台のインバータを接続しており、DC/DCコンバータ100を利用して、蓄電手段2の電圧を直流電源1の概ね1/2の電圧として利用している。
FIG. 24 is a circuit configuration diagram showing a power conversion device according to Embodiment 7 of the present invention. In FIG. 24, DC power supply 1, power storage means 2, reactor 3, semiconductor switch elements 4, 5, and converter control means 6 are the same as those in the first embodiment shown in FIG. The semiconductor switch elements 55 to 60 constitute a first inverter 600 connected between the positive terminal P of the DC power supply 1 and the positive terminal C of the power storage means 2, and drive the first motor 67. The semiconductor switch elements 61 to 66 constitute a second inverter 700 connected between the terminals of the power storage means 2 and drive the second motor 68. The semiconductor switch elements 55 to 66 are controlled by the inverter control means 69. Here, the semiconductor switch elements 55 to 66 are constituted by an IGBT element and a diode connected in antiparallel to the IGBT element.
In the present embodiment, two inverters are connected as shown in FIG. 24, and the DC / DC converter 100 is used to set the voltage of the power storage means 2 to approximately half the voltage of the DC power supply 1. It is used as.

次に、本発明の実施の形態7による電力変換装置の動作について説明する。DC/DCコンバータ100の動作については、実施の形態1の図2と同じであるため説明を省略する。半導体スイッチ素子55〜60で構成される第1のインバータ600は、直流電源1の正端子Pと蓄電手段2の正端子Cの間に接続されているため、第1のモータ67を駆動する電流は、直流電源1を介して蓄電手段2を充電する。これに対して、半導体スイッチ素子61〜66で構成される第2のインバータ700は、蓄電手段2の端子間に接続されているため、第2のモータ68を駆動する電流は、蓄電手段2を放電する。従って、第1のモータ67と第2のモータ68との駆動電力を調整することにより、蓄電手段2を充放電することが可能となる。   Next, the operation of the power conversion device according to the seventh embodiment of the present invention will be described. The operation of the DC / DC converter 100 is the same as that in FIG. Since the first inverter 600 composed of the semiconductor switch elements 55 to 60 is connected between the positive terminal P of the DC power source 1 and the positive terminal C of the power storage means 2, the current for driving the first motor 67. Charges the power storage means 2 via the DC power supply 1. On the other hand, since the second inverter 700 composed of the semiconductor switch elements 61 to 66 is connected between the terminals of the power storage means 2, the current for driving the second motor 68 causes the power storage means 2 to Discharge. Therefore, the power storage means 2 can be charged / discharged by adjusting the driving power of the first motor 67 and the second motor 68.

図25は上記の動作を実現するインバータ制御手段69の構成を示したブロック図である。通常時において、インバータ制御手段69は、図示しない指令生成手段からのインバータ600の出力電圧指令Vu_ref_600、Vv_ref_600、Vw_ref_600と、インバータ700の出力電圧指令Vu_ref_700、Vv_ref_700、Vw_ref_700を、それぞれ比較器73〜78で、三角波発生手段79が発生した三角波キャリアと比較することにより、通常時における半導体スイッチ素子55〜66のゲート信号を得ている。蓄電手段2の充放電を制御する時には、インバータ制御手段69は、図示しない指令生成手段からの差電圧指令Vdiffに基づいて、指令発生手段71で電圧差がVdiffとなるインバータ600の出力電圧指令Vu_ref_600x、Vv_ref_600x、Vw_ref_600xと、インバータ700の出力電圧指令Vu_ref_700x、Vv_ref_700x、Vw_ref_700xを新たに発生する。この出力電圧指令Vu_ref_600x、Vv_ref_600x、Vw_ref_600x、Vu_ref_700x、Vv_ref_700x、Vw_ref_700xは、図示しない指令生成手段からの切換信号SWによって、切換手段72で選択され、それぞれ比較器73〜78で、三角波発生手段79が発生した三角波キャリアと比較することにより、蓄電手段2の充放電を制御する時の半導体スイッチ素子55〜66のゲート信号を得ている。   FIG. 25 is a block diagram showing the configuration of the inverter control means 69 for realizing the above operation. In a normal time, the inverter control unit 69 outputs the output voltage commands Vu_ref_600, Vv_ref_600, Vw_ref_600 of the inverter 600 from the command generation unit (not shown), and the output voltage commands Vu_ref_700, Vv_ref_700, Vw_ref_700 of the inverter 700 by the comparators 73 to 78, respectively. By comparing with the triangular wave carrier generated by the triangular wave generating means 79, the gate signals of the semiconductor switch elements 55 to 66 in the normal state are obtained. When controlling charging / discharging of the power storage means 2, the inverter control means 69 outputs the output voltage command Vu_ref_600x of the inverter 600 whose voltage difference is Vdiff by the command generation means 71 based on the differential voltage command Vdiff from the command generation means (not shown). , Vv_ref_600x, Vw_ref_600x, and output voltage commands Vu_ref_700x, Vv_ref_700x, Vw_ref_700x of the inverter 700 are newly generated. The output voltage commands Vu_ref_600x, Vv_ref_600x, Vw_ref_600x, Vu_ref_700x, Vv_ref_700x, Vw_ref_700x are selected by the switching unit 72 by the switching signal SW from the command generation unit (not shown), and the triangular wave generating unit 79 is generated by the comparators 73 to 78, respectively. By comparing with the triangular wave carrier, the gate signals of the semiconductor switch elements 55 to 66 when the charge / discharge of the power storage means 2 is controlled are obtained.

図26は、この実施の形態7による電力変換装置の、蓄電手段2の充放電を制御している時の各部の波形を示したものである。インバータ600の出力電圧指令Vu_ref_600x、Vv_ref_600x、Vw_ref_600xと、インバータ700の出力電圧指令Vu_ref_700x、Vv_ref_700x、Vw_ref_700xは、図示の通り差電圧指令Vdiffに基づいて振幅が異なっている。この指令により、インバータ600のU1端子と蓄電手段2のC端子との間の電圧Vu1−c、およびインバータ700のU2端子と直流電源1のN端子との間の電圧Vu2−nは、それぞれ図示の波形となり、Vu1−cの方がVu2−nよりも高い電圧が出力されていることが分かる。説明を簡単にするため、第1のモータ67と第2のモータ68とが同じモータであり負荷も等しいとすると、電圧の差はそのまま電流の差として現れる。インバータ600とインバータ700の直流母線の電流を図示したのが、それぞれIdc_600とIdc_700であるが、電流のパルス幅、パルス振幅ともにインバータ600の方が大きい。この差電流Idiff=Idc_600−Idc_700が蓄電手段2のC端子に流れるため、図示の例ではIdiff>0となり、蓄電手段2は充電される。以上の説明から明らかな通り、Idiff<0とすることもできるため、差電圧指令Vdiffにより蓄電手段2の充放電を制御できる。これは、リアクトル3、半導体スイッチ素子4、5、コンバータ制御手段6により構成されるDC/DCコンバータ100と同様の働きである。従って、この第1のインバータ600と第2のインバータ700との差電流の分だけDC/DCコンバータ100の電流を低減することができ、DC/DCコンバータに使用する半導体スイッチ素子の電流定格を低減することで、半導体スイッチ素子の大きさ、ひいては、装置の大きさを低減することが可能となる。   FIG. 26 shows the waveforms of the respective parts of the power conversion device according to Embodiment 7 when charging / discharging of power storage means 2 is controlled. The output voltage commands Vu_ref_600x, Vv_ref_600x, Vw_ref_600x of the inverter 600 and the output voltage commands Vu_ref_700x, Vv_ref_700x, Vw_ref_700x of the inverter 700 have different amplitudes based on the differential voltage command Vdiff as shown in the figure. By this command, the voltage Vu1-c between the U1 terminal of the inverter 600 and the C terminal of the power storage means 2 and the voltage Vu2-n between the U2 terminal of the inverter 700 and the N terminal of the DC power supply 1 are respectively illustrated. It can be seen that Vu1-c outputs a higher voltage than Vu2-n. In order to simplify the description, if the first motor 67 and the second motor 68 are the same motor and the loads are equal, the voltage difference appears as a current difference as it is. The currents of the DC buses of the inverter 600 and the inverter 700 are illustrated as Idc_600 and Idc_700, respectively, but the inverter 600 has a larger pulse width and pulse amplitude. Since the difference current Idiff = Idc_600−Idc_700 flows to the C terminal of the power storage means 2, in the example shown, Idiff> 0, and the power storage means 2 is charged. As can be seen from the above description, since Idiff <0, charging / discharging of the power storage means 2 can be controlled by the differential voltage command Vdiff. This is the same function as the DC / DC converter 100 constituted by the reactor 3, the semiconductor switch elements 4 and 5, and the converter control means 6. Therefore, the current of the DC / DC converter 100 can be reduced by the difference current between the first inverter 600 and the second inverter 700, and the current rating of the semiconductor switch element used in the DC / DC converter is reduced. By doing so, it is possible to reduce the size of the semiconductor switch element, and hence the size of the device.

この実施の形態7による電力変換装置に対しても、6個の半導体スイッチ素子で構成されたインバータ300と組合せても、実施の形態1による4個の半導体スイッチ素子で構成されたインバータ200と組合せても、実施の形態3による3レベルインバータ400と組合せても、実施の形態5による8個の半導体スイッチ素子で構成された3レベルインバータ500と組合せても同様の効果が得られる。また、三相以上の出力を持つインバータにおいても、単相のインバータにおいても、同様の効果が得られる。さらには、モータ以外の負荷においても同様の効果が得られる。
実施の形態8.
The power conversion device according to the seventh embodiment is combined with the inverter 200 configured with four semiconductor switch elements according to the first embodiment, or in combination with the inverter 300 configured with six semiconductor switch elements. Even if combined with the three-level inverter 400 according to the third embodiment, or combined with the three-level inverter 500 formed of eight semiconductor switch elements according to the fifth embodiment, the same effect can be obtained. In addition, the same effect can be obtained in an inverter having an output of three or more phases and a single-phase inverter. Furthermore, the same effect can be obtained even with a load other than the motor.
Embodiment 8 FIG.

図27は、本発明の実施の形態8による電力変換装置の主要部を示す回路構成図である。本実施の形態8では、直流電源1と蓄電手段2の接続形態のみを考えるため、図27においてインバータおよびモータは省略する。実施の形態1〜7においては、直流電源1の負端子と蓄電手段2の負端子が接続された形態(図27(a))のみを説明したが、直流電源1の正端子と蓄電手段2の正端子が接続された形態(図27(b))も機能的に等価であることは自明である。   FIG. 27 is a circuit configuration diagram showing a main part of the power conversion device according to the eighth embodiment of the present invention. In the eighth embodiment, only the connection form of the DC power source 1 and the power storage means 2 is considered, and therefore the inverter and the motor are omitted in FIG. In the first to seventh embodiments, only the mode in which the negative terminal of the DC power supply 1 and the negative terminal of the power storage means 2 are connected (FIG. 27A) has been described. However, the positive terminal of the DC power supply 1 and the power storage means 2 are described. It is self-evident that the configuration in which the positive terminal is connected (FIG. 27B) is also functionally equivalent.

また、蓄電手段2としてバッテリの記号を使用してきたが、蓄電手段2は任意の蓄電デバイスで良く、例えばコンデンサを使用して回路図を書改めた場合には、図27(c)、(d)のようになる。   Further, although the battery symbol has been used as the power storage means 2, the power storage means 2 may be any power storage device. For example, when the circuit diagram is rewritten using a capacitor, FIGS. )become that way.

さらに、電位の安定化、もしくはインバータが発生するPWMリプル電流のバイパスを目的として、図27(e)、(f)に示すように、コンデンサ70を、直流電源1と蓄電手段2との間の、上記直流電源1と上記蓄電手段2とが直接接続されていない端子間に挿入しても、機能的に等価であることは自明である。   Further, for the purpose of stabilizing the potential or bypassing the PWM ripple current generated by the inverter, a capacitor 70 is connected between the DC power source 1 and the storage means 2 as shown in FIGS. Obviously, even if the DC power source 1 and the power storage means 2 are inserted between terminals that are not directly connected, they are functionally equivalent.

従って、本実施の形態8にように、直流電源1と蓄電手段2の接続形態を変更しても、前述の実施の形態1〜7に記した効果は変わらず、電力変換装置の大きさを低減することが可能となる。
実施の形態9.
Therefore, even if the connection form of the DC power source 1 and the power storage means 2 is changed as in the eighth embodiment, the effect described in the first to seventh embodiments is not changed, and the size of the power conversion device is increased. It becomes possible to reduce.
Embodiment 9 FIG.

図28は、本発明の実施の形態9による電力変換装置を示す回路構成図である。この実施の形態9による回路と、実施の形態1による回路との差は、モータ7のW相端子の接続点のみであるため、構成および動作の詳細説明は省略する。
リアクトル3、半導体スイッチ素子4、5、コンバータ制御手段6で構成されるDC/DCコンバータ100の定常状態においては、リアクトル3を流れる電流の平均値が一定となる。従って、リアクトル3には平均的に0の電圧が印加されている。従って、この状態において、蓄電手段2の正端子Cの電圧と、半導体スイッチ素子4と半導体スイッチ素子5との接続点Aの電圧の平均値は等しい。このことから、モータ7のW相端子を蓄電手段2の正端子Cではなく、半導体スイッチ素子4と半導体スイッチ素子5との接続点Aに接続しても、実施の形態1と同様に効果が得られることが分かる。
FIG. 28 is a circuit configuration diagram showing a power conversion device according to the ninth embodiment of the present invention. Since the difference between the circuit according to the ninth embodiment and the circuit according to the first embodiment is only the connection point of the W-phase terminal of the motor 7, detailed description of the configuration and operation will be omitted.
In the steady state of the DC / DC converter 100 constituted by the reactor 3, the semiconductor switch elements 4, 5 and the converter control means 6, the average value of the current flowing through the reactor 3 is constant. Therefore, a voltage of 0 is applied to the reactor 3 on average. Therefore, in this state, the average value of the voltage at the positive terminal C of the power storage means 2 and the voltage at the connection point A between the semiconductor switch element 4 and the semiconductor switch element 5 are equal. Therefore, even if the W-phase terminal of the motor 7 is connected not to the positive terminal C of the power storage means 2 but to the connection point A between the semiconductor switch element 4 and the semiconductor switch element 5, the same effect as in the first embodiment is obtained. You can see that

従って、この実施の形態9による電力変換装置においても、蓄電手段2の電圧を直流電源1の電圧の概ね1/2の電圧として、半導体スイッチ素子4と半導体スイッチ素子5との接続点Aの電圧をモータ7の1端子の電圧としてそのまま利用することで、1相分の半導体スイッチ素子を省略して、4個の半導体スイッチ素子で三相モータを駆動することが可能となる。従って、装置全体で半導体スイッチ素子の数を減らすことができ、装置の大きさを低減することが可能となる。   Therefore, also in the power conversion device according to the ninth embodiment, the voltage at the connection point A between the semiconductor switch element 4 and the semiconductor switch element 5 is set so that the voltage of the power storage means 2 is approximately half the voltage of the DC power supply 1. Is used as it is as the voltage at one terminal of the motor 7, the semiconductor switch elements for one phase can be omitted, and the three-phase motor can be driven by four semiconductor switch elements. Therefore, the number of semiconductor switch elements can be reduced in the entire device, and the size of the device can be reduced.

本実施の形態9による電力変換装置も、6個の半導体スイッチ素子で構成されたインバータ300と組合せても、実施の形態1による4個の半導体スイッチ素子で構成されたインバータ200と組合せても、実施の形態3による3レベルインバータ400と組合せても、実施の形態5による8個の半導体スイッチ素子で構成された3レベルインバータ500と組合せても同様の効果が得られる。また、三相以上の出力を持つインバータにおいても、単相のインバータにおいても、同様の効果が得られる。さらには、モータ以外の負荷においても同様の効果が得られる。   The power conversion device according to the ninth embodiment may be combined with the inverter 300 configured with six semiconductor switch elements, or may be combined with the inverter 200 configured with four semiconductor switch elements according to the first embodiment. The same effect can be obtained by combining with the three-level inverter 400 according to the third embodiment or with the three-level inverter 500 including eight semiconductor switch elements according to the fifth embodiment. In addition, the same effect can be obtained in an inverter having an output of three or more phases and a single-phase inverter. Furthermore, the same effect can be obtained even with a load other than the motor.

また、モータ7のW相端子を蓄電手段2の正端子Cではなく、半導体スイッチ素子4と半導体スイッチ素子5との接続点Aに変更することは、実施の形態2、5、6においても有効であることは自明である。
さらに、直流電源1と蓄電手段2の接続形態が、実施の形態8のようであっても、効果は変わらない。
Also, changing the W-phase terminal of the motor 7 to the connection point A between the semiconductor switch element 4 and the semiconductor switch element 5 instead of the positive terminal C of the power storage means 2 is also effective in the second, fifth, and sixth embodiments. It is self-evident.
Furthermore, even if the connection form of the DC power source 1 and the power storage means 2 is as in the eighth embodiment, the effect does not change.

本発明の実施の形態1による電力変換装置を示す回路構成図である。It is a circuit block diagram which shows the power converter device by Embodiment 1 of this invention. 本発明の実施の形態1による電力変換装置におけるDC/DCコンバータの動作を説明する図である。It is a figure explaining operation | movement of the DC / DC converter in the power converter device by Embodiment 1 of this invention. 本発明の実施の形態1による電力変換装置におけるインバータ制御手段の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter control means in the power converter device by Embodiment 1 of this invention. 本発明の実施の形態1による電力変換装置におけるインバータ制御手段の動作を説明する図である。It is a figure explaining operation | movement of the inverter control means in the power converter device by Embodiment 1 of this invention. 本発明の実施の形態1による電力変換装置におけるインバータの動作を説明する図である。It is a figure explaining operation | movement of the inverter in the power converter device by Embodiment 1 of this invention. 本発明の実施の形態1による電力変換装置を組み合わせて構成された装置を示す回路構成図である。It is a circuit block diagram which shows the apparatus comprised combining the power converter device by Embodiment 1 of this invention. 本発明の実施の形態1による他の電力変換装置を示す回路構成図である。It is a circuit block diagram which shows the other power converter device by Embodiment 1 of this invention. 本発明の実施の形態2による電力変換装置におけるインバータ制御手段の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter control means in the power converter device by Embodiment 2 of this invention. 本発明の実施の形態2による電力変換装置におけるインバータの動作を説明する図である。It is a figure explaining operation | movement of the inverter in the power converter device by Embodiment 2 of this invention. 本発明の実施の形態3による電力変換装置を示す回路構成図である。It is a circuit block diagram which shows the power converter device by Embodiment 3 of this invention. 本発明の実施の形態3による電力変換装置におけるインバータ制御手段の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter control means in the power converter device by Embodiment 3 of this invention. 本発明の実施の形態3による電力変換装置におけるインバータ制御手段の動作を説明する図である。It is a figure explaining operation | movement of the inverter control means in the power converter device by Embodiment 3 of this invention. 本発明の実施の形態3による電力変換装置におけるインバータの動作を説明する図である。It is a figure explaining operation | movement of the inverter in the power converter device by Embodiment 3 of this invention. 本発明の実施の形態3による電力変換装置を組み合わせて構成された装置を示す回路構成図である。It is a circuit block diagram which shows the apparatus comprised combining the power converter device by Embodiment 3 of this invention. 本発明の実施の形態4による電力変換装置におけるインバータ制御手段の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter control means in the power converter device by Embodiment 4 of this invention. 本発明の実施の形態4による電力変換装置におけるインバータの動作を説明する図である。It is a figure explaining operation | movement of the inverter in the power converter device by Embodiment 4 of this invention. 本発明の実施の形態5による電力変換装置を示す回路構成図である。It is a circuit block diagram which shows the power converter device by Embodiment 5 of this invention. 本発明の実施の形態5による電力変換装置におけるインバータ制御手段の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter control means in the power converter device by Embodiment 5 of this invention. 本発明の実施の形態5による電力変換装置におけるインバータ制御手段の動作を説明する図である。It is a figure explaining operation | movement of the inverter control means in the power converter device by Embodiment 5 of this invention. 本発明の実施の形態5による電力変換装置におけるインバータの動作を説明する図である。It is a figure explaining operation | movement of the inverter in the power converter device by Embodiment 5 of this invention. 本発明の実施の形態5による電力変換装置を組み合わせて構成された装置を示す回路構成図である。It is a circuit block diagram which shows the apparatus comprised combining the power converter device by Embodiment 5 of this invention. 本発明の実施の形態6による電力変換装置におけるインバータ制御手段の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter control means in the power converter device by Embodiment 6 of this invention. 本発明の実施の形態6による電力変換装置におけるインバータの動作を説明する図である。It is a figure explaining operation | movement of the inverter in the power converter device by Embodiment 6 of this invention. 本発明の実施の形態7による電力変換装置を示す回路構成図である。It is a circuit block diagram which shows the power converter device by Embodiment 7 of this invention. 本発明の実施の形態7による電力変換装置におけるインバータ制御手段の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter control means in the power converter device by Embodiment 7 of this invention. 本発明の実施の形態7による電力変換装置におけるインバータの動作を説明する図である。It is a figure explaining operation | movement of the inverter in the power converter device by Embodiment 7 of this invention. 本発明の実施の形態8による電力変換装置の主要部を示す回路構成図である。It is a circuit block diagram which shows the principal part of the power converter device by Embodiment 8 of this invention. 本発明の実施の形態9による電力変換装置を示す回路構成図である。It is a circuit block diagram which shows the power converter device by Embodiment 9 of this invention.

符号の説明Explanation of symbols

1 直流電源、2 蓄電手段、3 リアクトル、4,5,8〜11,22〜25,28〜31,34〜37,55〜66 半導体スイッチ素子、6 コンバータ制御手段、7,67,68 モータ、12,40,52,69 インバータ制御手段、13,14 減算手段、15,16,20,21,49〜51 加算手段、17,41,42,53,54,79 三角波発生手段、18,19,43〜48,73〜78 比較手段、26,27,32,33,38,39 ダイオード、70 コンデンサ、71 指令発生手段、72 切換手段、100 DC/DCコンバータ、200,300,400,500,600,700 インバータ。   DESCRIPTION OF SYMBOLS 1 DC power supply, 2 Electric storage means, 3 Reactor, 4, 5, 8-11, 22-25, 28-31, 34-37, 55-66 Semiconductor switch element, 6 Converter control means, 7, 67, 68 Motor, 12, 40, 52, 69 Inverter control means, 13, 14 Subtraction means, 15, 16, 20, 21, 49 to 51 Addition means, 17, 41, 42, 53, 54, 79 Triangular wave generation means, 18, 19, 43-48, 73-78 Comparison means, 26, 27, 32, 33, 38, 39 Diode, 70 Capacitor, 71 Command generation means, 72 Switching means, 100 DC / DC converter, 200, 300, 400, 500, 600 700 Inverter.

Claims (9)

直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動するインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記蓄電手段の他方の端子と接続し、前記負荷の他端子の電圧を前記蓄電手段の電圧を基準に制御するように前記制御信号を生成するようにしたことを特徴とする電力変換装置。 A DC / DC converter in which a DC power source and one terminal are connected to a power storage unit connected to the DC power source and charge / discharge the power storage unit with a voltage of the DC power source, and a plurality of semiconductor switch elements and the semiconductor switch And an inverter that drives a load with the voltage of the DC power supply, wherein the voltage of the power storage means is approximately 1 / of the voltage of the DC power supply. The control signal is generated so that one terminal of the load is connected to the other terminal of the power storage unit and the voltage of the other terminal of the load is controlled based on the voltage of the power storage unit. A power conversion device characterized by that. 直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動する3レベルインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記3レベルインバータの中性点電圧端子に前記蓄電手段の他方の端子を接続し、前記負荷の電圧を所望の電圧に制御するように前記制御信号を生成するようにしたことを特徴とする電力変換装置。 A DC / DC converter in which a DC power source and one terminal are connected to a power storage unit connected to the DC power source and charge / discharge the power storage unit with a voltage of the DC power source, and a plurality of semiconductor switch elements and the semiconductor switch A power conversion device comprising a three-level inverter configured to drive a load with the voltage of the DC power supply, wherein the voltage of the power storage means is substantially equal to the voltage of the DC power supply. The control signal is generated so that the voltage of the load is controlled to a desired voltage by connecting the other terminal of the power storage means to the neutral point voltage terminal of the three-level inverter. A power conversion device characterized by that. 直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動する3レベルインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記蓄電手段の他方の端子と接続し、前記3レベルインバータの中性点電圧端子に前記蓄電手段の他方の端子を接続し、前記負荷の他端子の電圧を前記蓄電手段の電圧を基準に制御するように前記制御信号を生成するようにしたことを特徴とする電力変換装置。 A DC / DC converter in which a DC power source and one terminal are connected to a power storage unit connected to the DC power source and charge / discharge the power storage unit with a voltage of the DC power source, and a plurality of semiconductor switch elements and the semiconductor switch A power conversion device comprising a three-level inverter configured to drive a load with the voltage of the DC power supply, wherein the voltage of the power storage means is substantially equal to the voltage of the DC power supply. And one terminal of the load is connected to the other terminal of the power storage means, the other terminal of the power storage means is connected to the neutral point voltage terminal of the three-level inverter, The power conversion apparatus according to claim 1, wherein the control signal is generated so as to control the voltage at the other terminal of the load with reference to the voltage of the power storage means. 前記制御手段は、前記負荷の他端子の電圧を前記蓄電手段の電圧を基準に制御すると共に、オフセット電圧を加算した電圧で制御するように前記制御信号を生成することを特徴とする請求項1または3記載の電力変換装置。 The control means generates the control signal so that the voltage at the other terminal of the load is controlled with reference to the voltage of the power storage means and is controlled by a voltage obtained by adding an offset voltage. Or the power converter device of 3. 前記制御手段は、前記負荷の電圧を所望の電圧に制御するように前記制御信号を生成すると共に、オフセット電圧を加算した電圧で制御するように前記制御信号を生成することを特徴とする請求項2記載の電力変換装置。 The control means generates the control signal so as to control a voltage of the load to a desired voltage, and generates the control signal so as to control with a voltage obtained by adding an offset voltage. 2. The power conversion device according to 2. 直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続され、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、前記直流電源の前記蓄電手段と接続されていない端子と、前記蓄電手段の他方の端子との間に接続され、第1の負荷を駆動する第1のインバータ、前記蓄電手段の端子間に接続され、第2の負荷を駆動する第2のインバータ、並びに第1のインバータ及び第2のインバータを構成する複数の半導体スイッチ素子の制御信号を生成する制御手段を備えた電力変換装置であって、前記制御手段が第1のインバータ及び第2のインバータの電圧指令を調整して、前記蓄電手段の充放電を制御することを特徴とする電力変換装置。 A DC power supply and one terminal connected to the storage means connected to the DC power supply, a DC / DC converter that charges and discharges the storage means with the voltage of the DC power supply, and connected to the storage means of the DC power supply A first inverter that drives the first load and is connected between the terminal of the power storage means and a second drive that drives the second load. And a power converter including control means for generating control signals for a plurality of semiconductor switch elements constituting the first inverter and the second inverter, wherein the control means includes the first inverter and the second inverter. A power conversion apparatus characterized by controlling a charge / discharge of the power storage means by adjusting a voltage command of the inverter. 直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続されると共に、前記直流電源端子間に接続された半導体スイッチ素子の直列接続体を有し、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動するインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記半導体スイッチ素子の直列接続体の接続点と接続し、前記負荷の他端子の電圧を前記半導体スイッチ素子の直列接続体の接続点の電圧を基準に制御するように前記制御信号を生成するようにしたことを特徴とする電力変換装置。 A DC power source and one terminal connected to the power storage means connected to the DC power source, and having a series connection body of semiconductor switch elements connected between the DC power source terminals, the voltage of the DC power source A DC / DC converter for charging / discharging the power storage means, a plurality of semiconductor switch elements, and a control means for generating a control signal for the semiconductor switch elements, comprising an inverter for driving a load with the voltage of the DC power supply In the power converter, the voltage of the power storage means is approximately ½ of the voltage of the DC power supply, and one terminal of the load is connected to a connection point of the series connection body of the semiconductor switch elements. The control signal is generated so that the voltage at the other terminal of the load is controlled based on the voltage at the connection point of the series connection body of the semiconductor switch elements. Power conversion equipment. 直流電源と一方の端子が前記直流電源に接続された蓄電手段とに接続されると共に、前記直流電源端子間に接続された半導体スイッチ素子の直列接続体を有し、前記直流電源の電圧で前記蓄電手段の充放電を行うDC/DCコンバータ、及び複数の半導体スイッチ素子と前記半導体スイッチ素子の制御信号を生成する制御手段とで構成され、前記直流電源の電圧で負荷を駆動する3レベルインバータを備えた電力変換装置であって、前記蓄電手段の電圧が前記直流電源の電圧の概ね1/2になるようにすると共に、前記負荷の一端子を前記半導体スイッチ素子の直列接続体の接続点と接続し、前記3レベルインバータの中性点電圧端子に前記蓄電手段の他方の端子を接続し、前記負荷の他端子の電圧を前記半導体スイッチ素子の直列接続体の接続点の電圧を基準に制御するように前記制御信号を生成するようにしたことを特徴とする電力変換装置。 A DC power source and one terminal connected to the power storage means connected to the DC power source, and having a series connection body of semiconductor switch elements connected between the DC power source terminals, the voltage of the DC power source A DC / DC converter for charging / discharging the storage means, and a plurality of semiconductor switch elements and a control means for generating a control signal for the semiconductor switch elements, and a three-level inverter for driving a load with the voltage of the DC power supply The power conversion device is provided, wherein the voltage of the power storage means is approximately ½ of the voltage of the DC power supply, and one terminal of the load is connected to a connection point of the series connection body of the semiconductor switch elements. Connect the other terminal of the power storage means to the neutral point voltage terminal of the three-level inverter, and connect the voltage of the other terminal of the load to the series connection body of the semiconductor switch elements. Power conversion device is characterized in that so as to generate the control signal to control the reference voltage of the connection point. 前記制御手段は、前記負荷の他端子の電圧を前記半導体スイッチ素子の直列接続体の接続点の電圧を基準に制御すると共に、オフセット電圧を加算した電圧で制御するように前記制御信号を生成することを特徴とする請求項7または8記載の電力変換装置。 The control means controls the voltage at the other terminal of the load based on the voltage at the connection point of the series connection body of the semiconductor switch elements, and generates the control signal so as to be controlled by a voltage obtained by adding an offset voltage. The power converter according to claim 7 or 8, wherein
JP2003288371A 2003-08-07 2003-08-07 Power converter Expired - Fee Related JP4352806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003288371A JP4352806B2 (en) 2003-08-07 2003-08-07 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003288371A JP4352806B2 (en) 2003-08-07 2003-08-07 Power converter

Publications (2)

Publication Number Publication Date
JP2005057938A true JP2005057938A (en) 2005-03-03
JP4352806B2 JP4352806B2 (en) 2009-10-28

Family

ID=34367038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003288371A Expired - Fee Related JP4352806B2 (en) 2003-08-07 2003-08-07 Power converter

Country Status (1)

Country Link
JP (1) JP4352806B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011024369A (en) * 2009-07-17 2011-02-03 Fuji Electric Systems Co Ltd Power converter
DE102018210188A1 (en) * 2018-06-22 2019-12-24 Audi Ag Coolant regeneration with photovoltaics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011024369A (en) * 2009-07-17 2011-02-03 Fuji Electric Systems Co Ltd Power converter
US8400100B2 (en) 2009-07-17 2013-03-19 Fuji Electric Co., Ltd. Electric power converter
DE102018210188A1 (en) * 2018-06-22 2019-12-24 Audi Ag Coolant regeneration with photovoltaics

Also Published As

Publication number Publication date
JP4352806B2 (en) 2009-10-28

Similar Documents

Publication Publication Date Title
JP4800402B2 (en) Multi-phase converter for on-vehicle use
US7728562B2 (en) Voltage link control of a DC-AC boost converter system
JP6174498B2 (en) Power converter
JP4111175B2 (en) Power conversion device and dual power supply vehicle equipped with the same
JP4760465B2 (en) Power converter
JP7160007B2 (en) power supply
US7656689B2 (en) Power converter and control method for a power converter using serially-connected DC power sources
JP6636905B2 (en) Power converter
JP2021035202A (en) Power supply apparatus
De Simone et al. Comparative analysis of modulation techniques for modular multilevel converters in traction drives
JP4572610B2 (en) Control device for motor drive system
JP4946106B2 (en) Power converter
JP4352806B2 (en) Power converter
JP6594566B2 (en) Power conversion device and motor drive device using the same
Kanaujia et al. A Reduced Switch Count Hybrid Fifteen-level Inverter for an Open-End Winding Induction Motor (OEWIM) Drive
JPH04334977A (en) Power converter
JP4655611B2 (en) Power converter
Gopakumar et al. Neutral-point balancing of neutral-point-clamped three-level inverter with a front end switched rectifier DC source for the full modulation range
US20220410741A1 (en) System for charging vehicle battery using motor driving system
JP2022109098A (en) Power supply device
Shah Dynamic Space Vector Modulation Control for Asymmetric Neutral Point Clamped Multilevel Inverter
JP2022113486A (en) Power supply device
JP2023056365A (en) charging device
JP2022131596A (en) Power supply device
JP2024038763A (en) power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090429

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090720

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees