JP2005057132A - Circuit board and product including the same - Google Patents

Circuit board and product including the same Download PDF

Info

Publication number
JP2005057132A
JP2005057132A JP2003287962A JP2003287962A JP2005057132A JP 2005057132 A JP2005057132 A JP 2005057132A JP 2003287962 A JP2003287962 A JP 2003287962A JP 2003287962 A JP2003287962 A JP 2003287962A JP 2005057132 A JP2005057132 A JP 2005057132A
Authority
JP
Japan
Prior art keywords
circuit board
layer
conductive layer
ruthenium
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003287962A
Other languages
Japanese (ja)
Inventor
Shigenori Miura
茂紀 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FCM Co Ltd
Original Assignee
FCM Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FCM Co Ltd filed Critical FCM Co Ltd
Priority to JP2003287962A priority Critical patent/JP2005057132A/en
Priority to PCT/JP2004/010702 priority patent/WO2005015965A1/en
Priority to TW093123396A priority patent/TW200511905A/en
Publication of JP2005057132A publication Critical patent/JP2005057132A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board which prevents short-circuiting or disconnection of a circuit by avoiding migration or electrolytic corrosion of a conductive layer of the circuit. <P>SOLUTION: The circuit board includes the circuit of a conductive layer made of a metal Cu, Al, Ag or an alloy containing at least one of such metals formed on a substrate. A ruthenium layer made of ruthenium is formed on the conductive layer. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電気製品、電子製品、半導体製品、太陽電池、自動車等に使用される、基体上に導電層により回路を形成した回路基板に関する。   The present invention relates to a circuit board in which a circuit is formed by a conductive layer on a substrate, which is used in electrical products, electronic products, semiconductor products, solar cells, automobiles and the like.

絶縁体や半導体からなる基体上に導電層としてＣｕ箔を貼りつけ、その後そのＣｕ箔をエッチングすることにより回路を形成した回路基板が各種の用途に用いられている。このような回路基板は、通常その表面を構成するＣｕに対して何等表面処理をすることなく用いられるのが一般的である。   A circuit board in which a circuit is formed by attaching a Cu foil as a conductive layer on a base made of an insulator or a semiconductor and then etching the Cu foil is used for various applications. Such a circuit board is generally used without any surface treatment on Cu constituting its surface.

しかし、このような回路基板の表面を構成するＣｕは、酸化や変色を受け易く、このためこれを防止するためにＣｕ層の表面に対してＳｎめっきを行なったり、下地としてＮｉ層を形成した上にＡｕめっきを施した例が２、３知られているが、これらはあくまでも酸化や変色を防止することを目的として設けられたものに過ぎない。   However, Cu that constitutes the surface of such a circuit board is susceptible to oxidation and discoloration. Therefore, to prevent this, Sn plating is performed on the surface of the Cu layer, or a Ni layer is formed as a base. A few examples of Au plating on the surface are known, but these are only provided for the purpose of preventing oxidation and discoloration.

ところで、昨今回路のファイン化や高周波化が進むにつれ、回路を形成する導電層のマイグレーションや電食（電気腐食、以下同じ）がその原因と考えられる回路の短絡や断線が多数発生しており、問題となっている。かかる問題は、上記のＳｎめっきやＡｕめっきによっては解決することができず、抜本的な解決策が求められている。   By the way, as finer circuits and higher frequencies have been developed recently, there are a lot of short circuits and breaks in the circuit that are thought to be caused by migration of the conductive layer and electrolytic corrosion (electric corrosion, the same applies hereinafter) that forms the circuit. It is a problem. Such a problem cannot be solved by the above-described Sn plating or Au plating, and a drastic solution is required.

このような状況下、コネクタ等の端子において表面層の電食等を防止する方法が２、３知られているが（特許文献１〜３）、このような端子と上述の回路基板とはその構造が全く異なっており、上記の抜本的な解決策を提供したり示唆するものはない。
特開２００１−１５２３８５号公報 特開２０００−２２２９６０号公報 特開平１１−２６０１７８号公報 Under such circumstances, there are a few known methods for preventing surface corrosion of the terminals of connectors and the like (Patent Documents 1 to 3). The structure is quite different and there is no suggestion or suggestion of the above radical solution.
JP 2001-152385 A JP 2000-222960 A JP-A-11-260178

本発明は、上述のような現状に鑑みなされたものであって、その目的とするところは、回路を形成する導電層のマイグレーションや電食を防止し、以って回路の短絡や断線が生じない回路基板を提供することにある。   The present invention has been made in view of the current situation as described above, and its object is to prevent migration and electrolytic corrosion of a conductive layer forming a circuit, thereby causing a short circuit or disconnection of the circuit. There is no circuit board to provide.

本発明の回路基板は、基体上に、Ｃｕ、Ａｌ、Ａｇまたはこれらの金属を少なくとも１種含む合金により構成された導電層により回路が形成された回路基板であって、該導電層上に、ルテニウムにより構成されるルテニウム層が形成されていることを特徴としている。   The circuit board of the present invention is a circuit board in which a circuit is formed on a base by a conductive layer composed of Cu, Al, Ag, or an alloy containing at least one of these metals, on the conductive layer, A ruthenium layer composed of ruthenium is formed.

また、上記回路基板は、上記導電層と上記ルテニウム層との間に、１層または複数の下地層を形成することができ、また上記ルテニウム層上に、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｒｈ、Ｓｎまたはこれらの金属を少なくとも１種含む合金により構成された表面金属層を形成することもできる。   In the circuit board, one or a plurality of underlayers can be formed between the conductive layer and the ruthenium layer. On the ruthenium layer, Au, Pt, Pd, Ag, Rh, A surface metal layer made of Sn or an alloy containing at least one of these metals can also be formed.

また、本発明の製品は、上記の回路基板を含むものであり、また該製品は、電気製品、電子製品、半導体製品、太陽電池または自動車のいずれかのものとすることができる。   In addition, a product of the present invention includes the above circuit board, and the product can be any one of an electric product, an electronic product, a semiconductor product, a solar cell, or an automobile.

本発明の回路基板は、導電層上にルテニウム層を積層した構成を有するため、該導電層が該ルテニウム層により保護されることとなり、これにより該導電層のマイグレーションや電食が防止される。したがって、本発明の回路基板は、短絡や断線の発生が防止され、回路のファイン化や高周波化に十分に対応することができ、以って電気製品、電子製品、半導体製品、太陽電池、自動車等、広範囲の用途に提供することが可能である。   Since the circuit board of the present invention has a configuration in which a ruthenium layer is laminated on a conductive layer, the conductive layer is protected by the ruthenium layer, thereby preventing migration and electrolytic corrosion of the conductive layer. Therefore, the circuit board of the present invention can prevent occurrence of a short circuit or disconnection, and can sufficiently cope with finer circuits and higher frequencies, and therefore, electric products, electronic products, semiconductor products, solar cells, automobiles. It can be provided for a wide range of uses.

以下、本発明を実施するための最良の形態を図面を用いて説明する。なお、各図面において同一の参照符号を付したものは、同一部分または相当部分を示す。   The best mode for carrying out the present invention will be described below with reference to the drawings. In addition, what attached | subjected the same referential mark in each drawing shows the same part or an equivalent part.

＜回路基板＞
図１に示した様に、本発明の回路基板１００は、基体１０１上に回路を形成するようにして導電層１０２が形成されており、該導電層１０２上に更にルテニウム層１０３が形成された構成を有している。 <Circuit board>
As shown in FIG. 1, in the circuit board 100 of the present invention, a conductive layer 102 is formed so as to form a circuit on a base 101, and a ruthenium layer 103 is further formed on the conductive layer 102. It has a configuration.

＜基体＞
本発明の回路基板１００に用いられる基体１０１は、回路基板の基体として従来より使用されていたものであれば、いかなるものであっても使用することができる。したがって、該基体は絶縁体で構成されていても、また半導体で構成されていても良く、厚み、幅、長さ等も何等限定されない。 <Substrate>
As the base 101 used in the circuit board 100 of the present invention, any base can be used as long as it has been conventionally used as a base for a circuit board. Therefore, the substrate may be formed of an insulator or a semiconductor, and the thickness, width, length, etc. are not limited at all.

たとえば、樹脂（ポリイミド、ＰＥＴ、ＰＥＮ、ガラス繊維強化エポキシ、液晶ポリマー等）、各種セラミック、ガラス、シリコン等で構成されるものを挙げることができる。   For example, a resin (polyimide, PET, PEN, glass fiber reinforced epoxy, liquid crystal polymer, etc.), various ceramics, glass, silicon, or the like can be used.

＜導電層＞
本発明の導電層１０２は、前記基体１０１上に回路を形成するものであり、Ｃｕ、Ａｌ、Ａｇまたはこれらの金属を少なくとも１種含む合金により構成される。該導電層は、回路を形成する限り、前記基体のいずれか一方の表面に形成されている場合のみに限らず、両面に形成されていても差し支えない。 <Conductive layer>
The conductive layer 102 of the present invention forms a circuit on the substrate 101 and is made of Cu, Al, Ag, or an alloy containing at least one of these metals. As long as the circuit is formed, the conductive layer is not limited to being formed on either surface of the substrate, and may be formed on both surfaces.

また、該導電層の形成方法も特に限定されず、たとえば、該導電層は、前記金属からなる箔を接着剤等により基体に貼りつけたものであっても良く、また前記金属をスパッタリング、蒸着またはめっきすることにより形成することもできる。さらに、該導電層は、キャスティング法によって形成されたものであっても差し支えない。   Also, the method for forming the conductive layer is not particularly limited, and for example, the conductive layer may be obtained by attaching a foil made of the metal to a substrate with an adhesive or the like, and sputtering or evaporating the metal. Alternatively, it can be formed by plating. Furthermore, the conductive layer may be formed by a casting method.

また、該導電層による回路の形成方法についても特に限定されることはなく、たとえばエッチング法、アディティブ法、転写法、印刷法等適宜に選択することが可能である。印刷法等を選択すれば、導電層を形成すると同時に回路を形成させることができる。   Further, a method for forming a circuit using the conductive layer is not particularly limited, and for example, an etching method, an additive method, a transfer method, a printing method, or the like can be appropriately selected. If a printing method or the like is selected, a circuit can be formed simultaneously with the formation of the conductive layer.

＜ルテニウム層＞
本発明のルテニウム層１０３は、ルテニウムにより構成されるものであって、上記の導電層１０２上に形成されることにより該導電層を有効に保護する作用を奏するものである。ここで、ルテニウムにより構成されるとは、ルテニウム（Ｒｕ）単独で構成され、ルテニウム合金やルテニウム酸化物を含まないことを意味するものであるが、微量の不純物等の混入を除外するものではない。 <Ruthenium layer>
The ruthenium layer 103 of the present invention is made of ruthenium and has an effect of effectively protecting the conductive layer by being formed on the conductive layer 102. Here, being composed of ruthenium means that it is composed of ruthenium (Ru) alone and does not contain a ruthenium alloy or ruthenium oxide, but it does not exclude the inclusion of a trace amount of impurities. .

このようなルテニウム層は、めっき法により形成されていることが好ましく、またその厚みを０．００５〜１．５μｍ、好ましくは０．１〜０．４μｍとすることが好適である。その厚みが０．００５μｍ未満になると導電層のマイグレーションや電食を有効に防止できなくなる場合があり、また１．５μｍを超えるとコストが高くなるばかりかルテニウム層自体の応力によりクラックが発生する場合があり、このようにクラックが発生すると導電層を有効に保護することができなくなるため好ましくない。   Such a ruthenium layer is preferably formed by a plating method, and its thickness is 0.005 to 1.5 μm, preferably 0.1 to 0.4 μm. If the thickness is less than 0.005 μm, migration of the conductive layer and electrolytic corrosion may not be effectively prevented, and if the thickness exceeds 1.5 μm, the cost increases and cracks are generated due to the stress of the ruthenium layer itself. Such cracks are not preferable because the conductive layer cannot be effectively protected.

なお、前記めっき法としては、無電解めっき法または電気めっき法のいずれであっても良く、また装置としてはバレルめっき装置、引掛けめっき装置または連続めっき装置のいずれのものも選択することができる。   The plating method may be either an electroless plating method or an electroplating method, and any of a barrel plating device, a hook plating device, and a continuous plating device can be selected as the device. .

＜下地層＞
本発明においては、図２に示した様に、前記導電層１０２と前記ルテニウム層１０３との間に下地層１０４を形成することができる。また、該下地層は、図３に示した様に、前記導電層１０２と前記ルテニウム層１０３との間に、第１の下地層１０４ａ、第２の下地層１０４ｂというように複数の層として形成することもできる。 <Underlayer>
In the present invention, as shown in FIG. 2, a base layer 104 can be formed between the conductive layer 102 and the ruthenium layer 103. Further, as shown in FIG. 3, the base layer is formed as a plurality of layers such as a first base layer 104a and a second base layer 104b between the conductive layer 102 and the ruthenium layer 103. You can also

このような下地層は、前記導電層表面の傷やピンホールを埋めることにより導電層表面をレベリングする作用を示すものである。これにより、前記ルテニウム層の導電層に対する密着力が向上し該ルテニウム層による導電層の保護作用が一層向上したものとなるとともに、前記ルテニウム層が自己の応力によりクラックを発生することを防止することができる。   Such an underlayer exhibits the action of leveling the surface of the conductive layer by filling the scratches and pinholes on the surface of the conductive layer. As a result, the adhesion of the ruthenium layer to the conductive layer is improved, the protective effect of the conductive layer by the ruthenium layer is further improved, and the ruthenium layer is prevented from cracking due to its own stress. Can do.

このような下地層は、前記導電層上にＮｉ、Ａｕ、Ａｇ、Ｃｕまたはこれらの金属を少なくとも１種含む合金をめっきすることにより、０．１〜３μｍ、好ましくは０．５〜２μｍの厚みで形成することができる。その厚みが０．１μｍ未満になると前記レベリング作用が十分に発揮されない場合があり、また３μｍを超えて形成しても前記レベリング作用に大差なく却って経済的に不利となる。   Such an underlayer is formed by plating Ni, Au, Ag, Cu or an alloy containing at least one of these metals on the conductive layer, thereby having a thickness of 0.1 to 3 μm, preferably 0.5 to 2 μm. Can be formed. If the thickness is less than 0.1 μm, the leveling action may not be sufficiently exerted, and even if the thickness exceeds 3 μm, the leveling action is not greatly different, which is economically disadvantageous.

なお、該下地層を複数の層として形成する場合は、互いに組成の異なる層を複数形成し、それらの全厚みが前記範囲内となるように形成することが好ましい。   In the case where the underlayer is formed as a plurality of layers, it is preferable to form a plurality of layers having different compositions from each other so that the total thickness is within the above range.

また、前記めっき法としては、無電解めっき法または電気めっき法のいずれであっても良く、また装置としてはバレルめっき装置、引掛けめっき装置または連続めっき装置のいずれのものも選択することができる。   The plating method may be either an electroless plating method or an electroplating method, and any of a barrel plating device, a hook plating device and a continuous plating device can be selected as the device. .

＜表面金属層＞
本発明においては、図４に示す様に、前記ルテニウム層１０３上に表面金属層１０５を形成することができる。このような表面金属層１０５は、該ルテニウム層の全面または部分に形成することができ、該表面金属層が有する作用によりその形成の態様を変えることができる。なお、該表面金属層は、図４には示されていないが、下地層１０４が形成されている場合であっても、該ルテニウム層上に形成することができることはいうまでもない。 <Surface metal layer>
In the present invention, a surface metal layer 105 can be formed on the ruthenium layer 103 as shown in FIG. Such a surface metal layer 105 can be formed on the entire surface or part of the ruthenium layer, and the formation mode can be changed by the action of the surface metal layer. Although the surface metal layer is not shown in FIG. 4, it is needless to say that the surface metal layer can be formed on the ruthenium layer even when the base layer 104 is formed.

ここで、該表面金属層が有する作用について説明すると、該表面金属層は前記ルテニウム層の表面に対して種々の機能、たとえばはんだ付性、ボンディング性、接触性等の種々の機能を付与する作用を有するものであって、前記ルテニウム層形成後の工程の合理化を図る合理化層としての作用を示すものである。   Here, the operation of the surface metal layer will be described. The surface metal layer provides various functions such as solderability, bonding properties, and contact properties to the surface of the ruthenium layer. And has an effect as a rationalization layer for rationalizing the process after the ruthenium layer is formed.

このような表面金属層は、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｒｈ、Ｓｎまたはこれらの金属を少なくとも１種含む合金により構成され、その厚みを０．００１〜５μｍ、好ましくは０．１〜２μｍの厚みとして、めっき法により形成することができる。その厚みが０．００１μｍ未満になると、前記作用を達成できない場合があり、また５μｍを超えて形成すると経済的に不利となるばかりか金属の種類によってはマイグレーションを発生する場合がある。   Such a surface metal layer is made of Au, Pt, Pd, Ag, Rh, Sn or an alloy containing at least one of these metals, and has a thickness of 0.001 to 5 μm, preferably 0.1 to 2 μm. The thickness can be formed by a plating method. If the thickness is less than 0.001 μm, the above-mentioned action may not be achieved, and if the thickness exceeds 5 μm, it is not only economically disadvantageous but also migration may occur depending on the type of metal.

なお、前記めっき法としては、無電解めっき法または電気めっき法のいずれであっても良く、また装置としてはバレルめっき装置、引掛けめっき装置または連続めっき装置のいずれのものも選択することができる。   The plating method may be either an electroless plating method or an electroplating method, and any of a barrel plating device, a hook plating device, and a continuous plating device can be selected as the device. .

＜製品＞
本発明にかかる製品は、上記で説明した回路基板１００を含むことを特徴とするものである。このような製品としては、電気製品、電子製品、半導体製品、太陽電池または自動車等が含まれる。 <Product>
The product according to the present invention includes the circuit board 100 described above. Such products include electrical products, electronic products, semiconductor products, solar cells, automobiles, and the like.

以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.

＜実施例１＞
以下、図２を参照しつつ説明する。 <Example 1>
Hereinafter, a description will be given with reference to FIG.

まず、基体１０１として厚み５０μｍのポリイミドフィルム上に、Ｃｕにより構成される厚み９μｍの導電層１０２をスパッタリング法およびめっき法による複数の工程で形成した後、該導電層に対してエッチングを施すことにより回路（Ｌ／Ｓ（ライン幅／ライン間スペース）＝２０μｍ／２０μｍ）が形成された回路基板前駆体を用いて、以下の処理を行なった。   First, after forming a 9 μm-thick conductive layer 102 made of Cu on a polyimide film having a thickness of 50 μm as a substrate 101 by a plurality of processes by sputtering and plating, the conductive layer is etched. The following process was performed using a circuit board precursor on which a circuit (L / S (line width / interline space) = 20 μm / 20 μm) was formed.

すなわち、液温４０℃の８％硫酸を含んだ活性化槽に前記回路基板前駆体を１分間浸漬することにより、前記回路基板前駆体の表面（すなわち、基体と回路を形成した導電層とを含む表面）を活性化した。その後、純水による洗浄を５回行なった。   That is, by immersing the circuit board precursor in an activation tank containing 8% sulfuric acid at a liquid temperature of 40 ° C. for 1 minute, the surface of the circuit board precursor (that is, the base and the conductive layer on which the circuit is formed) Activated surface). Thereafter, washing with pure water was performed 5 times.

続いて、ニッケルめっき液（硫酸ニッケル２４０ｇ／ｌ、塩化ニッケル４５ｇ／ｌ、硼酸４０ｇ／ｌを含むもの）を用い、ｐＨ３．８、液温５１℃、電流密度１Ａ／ｄｍ2の条件下で７分間電気めっきを行なうことにより、前記回路を形成した導電層１０２上に無光沢のニッケルを厚み１．５μｍの下地層１０４として形成した。その後、純水による洗浄を５回行なった。 Subsequently, using a nickel plating solution (containing nickel sulfate 240 g / l, nickel chloride 45 g / l, boric acid 40 g / l) under conditions of pH 3.8, solution temperature 51 ° C., and current density 1 A / dm 2. By performing electroplating for a minute, matte nickel was formed as a base layer 104 having a thickness of 1.5 μm on the conductive layer 102 on which the circuit was formed. Thereafter, washing with pure water was performed 5 times.

続いて、ルテニウムめっき液（ルテニウム濃度８．５ｇ／ｌ、商品名：Ｒｕ−３３、エヌイーケムキャット（株）製）を用い、ｐＨ２．１、液温６５℃、電流密度１．２Ａ／ｄｍ2の条件下で６分間電気めっきを行なうことにより、前記下地層１０４上に金属ルテニウムにより構成される厚み０．３μｍのルテニウム層１０３を形成した。その後、純水による洗浄を５回行なった後、１０５℃の乾燥エアにより水切り、乾燥を行なうことにより、回路基板１００を得た。 Subsequently, using a ruthenium plating solution (ruthenium concentration 8.5 g / l, trade name: Ru-33, manufactured by NP Chemcat Co., Ltd.), pH 2.1, liquid temperature 65 ° C., current density 1.2 A / dm 2 . By performing electroplating for 6 minutes under the conditions, a ruthenium layer 103 having a thickness of 0.3 μm made of metal ruthenium was formed on the base layer 104. Thereafter, cleaning with pure water was performed 5 times, followed by draining with 105 ° C. dry air and drying to obtain a circuit board 100.

＜実施例２＞
実施例１において、ルテニウム層１０３を形成するところまでは全て実施例１と同様の処理を行なった。 <Example 2>
In Example 1, the same process as in Example 1 was performed until the ruthenium layer 103 was formed.

その後、液温４０℃の８％硫酸を含んだ活性化槽に１分間浸漬することにより、基体とルテニウム層１０３とを含む表面を活性化した。その後、純水による洗浄を５回行なった。   Then, the surface containing the base | substrate and the ruthenium layer 103 was activated by immersing for 1 minute in the activation tank containing 8% sulfuric acid of the liquid temperature of 40 degreeC. Thereafter, washing with pure water was performed 5 times.

続いて、スズめっき液（スズ濃度６０ｇ／ｌ、有機酸としてメタスＡＭ（商品名、ユケン（株）製）を１１０ｇ／ｌ、添加剤としてＳＢＳ（商品名、ユケン（株）製）を２０ｃｃ／ｌ含むもの）を用い、ｐＨ１．０以下、液温４０℃、電流密度２Ａ／ｄｍ2の条件下で２分間、液面調整による電気めっきを行なうことにより、前記ルテニウム層１０３上にスズ（Ｓｎ）を厚み１．８μｍの表面金属層１０５として形成した。その後、純水による洗浄を５回行なった後、１０５℃の乾燥エアにより水切り、乾燥を行なうことにより、表面金属層を有する回路基板１００を得た。 Subsequently, tin plating solution (tin concentration: 60 g / l, organic acid: Metas AM (trade name, manufactured by Yuken Co., Ltd.) is 110 g / l, and additive is SBS (trade name, manufactured by Yuken Co., Ltd.): 20 cc / l In this case, tin (Sn) is deposited on the ruthenium layer 103 by performing electroplating by adjusting the liquid level for 2 minutes under the conditions of pH 1.0 or less, liquid temperature 40 ° C., and current density 2 A / dm 2. ) Was formed as a surface metal layer 105 having a thickness of 1.8 μm. Thereafter, cleaning with pure water was performed 5 times, followed by draining with 105 ° C. dry air and drying to obtain a circuit board 100 having a surface metal layer.

なお、スズにより構成される該表面金属層は、回路の一部または全部に対してはんだ付を行ないやすくする作用を有するものであった。   In addition, this surface metal layer comprised with tin had the effect | action which makes it easy to solder to a part or all of a circuit.

＜耐マイグレーション／電食試験＞
比較例として、実施例１で用いた回路基板前駆体（従来の回路基板に相当）を用い、これと実施例１で得られた回路基板を比較することにより行なった。 <Migration resistance / electric corrosion test>
As a comparative example, the circuit board precursor (corresponding to a conventional circuit board) used in Example 1 was used, and this was compared with the circuit board obtained in Example 1.

具体的には、高温高湿槽（エスぺック（株）製）およびＤＣ電源装置（エスぺック（株）製）を用いて、温度６０℃、湿度９０％の該高温高湿槽中において、実施例１の回路基板と比較例の回路基板前駆体のそれぞれに３ＶのＤＣ電圧を印加させた状態で４８時間放置させ、その後それぞれの表面状態を観察するとともに通電することにより評価した。   Specifically, the high-temperature and high-humidity tank having a temperature of 60 ° C. and a humidity of 90% using a high-temperature and high-humidity tank (manufactured by ESPEC) and a DC power supply (manufactured by ESPEC) Among them, the circuit board of Example 1 and the circuit board precursor of the comparative example were each allowed to stand for 48 hours in a state where a DC voltage of 3 V was applied, and then the respective surface states were observed and evaluated by energization. .

その結果、比較例の回路基板前駆体においては、ＤＣ電源の＋側に多量の突起が発生していたとともに短絡も発生した。これに対して、実施例１の回路基板の表面状態は上記試験の前後において全く変化がなく、通電しても短絡や断線はなかった。   As a result, in the circuit board precursor of the comparative example, a large amount of protrusions were generated on the + side of the DC power source and a short circuit occurred. On the other hand, the surface state of the circuit board of Example 1 did not change at all before and after the test, and there was no short circuit or disconnection even when energized.

以上の結果より判断すると、導電層をルテニウム層で保護していない比較例の回路基板前駆体においては、導電層においてマイグレーションや電食が発生したのに対して、実施例１の回路基板においては、導電層がルテニウム層により保護されることにより導電層のマイグレーションおよび電食が防止されていることは明らかである。   Judging from the above results, in the circuit board precursor of the comparative example in which the conductive layer is not protected by the ruthenium layer, migration or electrolytic corrosion occurred in the conductive layer, whereas in the circuit board of Example 1, It is clear that migration and electrolytic corrosion of the conductive layer are prevented by protecting the conductive layer with the ruthenium layer.

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

基体上に導電層とルテニウム層が形成された回路基板の概略断面図である。It is a schematic sectional drawing of the circuit board by which the conductive layer and the ruthenium layer were formed on the base | substrate. 導電層とルテニウム層との間に下地層が形成された回路基板の概略断面図である。It is a schematic sectional drawing of the circuit board in which the base layer was formed between the conductive layer and the ruthenium layer. 導電層とルテニウム層との間に複数の下地層が形成された回路基板の概略断面図である。It is a schematic sectional drawing of the circuit board in which the several base layer was formed between the conductive layer and the ruthenium layer. ルテニウム層上に表面金属層が形成された回路基板の概略断面図である。It is a schematic sectional drawing of the circuit board by which the surface metal layer was formed on the ruthenium layer.

符号の説明Explanation of symbols

１００ 回路基板、１０１ 基体、１０２ 導電層、１０３ ルテニウム層、１０４，１０４ａ，１０４ｂ 下地層、１０５ 表面金属層。   100 circuit board, 101 substrate, 102 conductive layer, 103 ruthenium layer, 104, 104a, 104b underlayer, 105 surface metal layer.

Claims (5)

基体上に、Ｃｕ、Ａｌ、Ａｇまたはこれらの金属を少なくとも１種含む合金により構成された導電層により回路が形成された回路基板であって、
該導電層上に、ルテニウムにより構成されるルテニウム層が形成されていることを特徴とする回路基板。 A circuit board in which a circuit is formed by a conductive layer made of Cu, Al, Ag or an alloy containing at least one of these metals on a substrate,
A circuit board, wherein a ruthenium layer composed of ruthenium is formed on the conductive layer. 前記導電層と前記ルテニウム層との間に、１層または複数の下地層が形成されていることを特徴とする請求項１記載の回路基板。   2. The circuit board according to claim 1, wherein one or a plurality of underlayers are formed between the conductive layer and the ruthenium layer. 前記ルテニウム層上に、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｒｈ、Ｓｎまたはこれらの金属を少なくとも１種含む合金により構成された表面金属層が形成されていることを特徴とする請求項１記載の回路基板。   2. The circuit according to claim 1, wherein a surface metal layer made of Au, Pt, Pd, Ag, Rh, Sn or an alloy containing at least one of these metals is formed on the ruthenium layer. substrate. 請求項１記載の回路基板を含むことを特徴とする製品。   A product comprising the circuit board according to claim 1. 前記製品は、電気製品、電子製品、半導体製品、太陽電池または自動車のいずれかである、請求項４記載の製品。   The product according to claim 4, wherein the product is one of an electrical product, an electronic product, a semiconductor product, a solar cell, and an automobile.
JP2003287962A 2003-08-06 2003-08-06 Circuit board and product including the same Pending JP2005057132A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003287962A JP2005057132A (en) 2003-08-06 2003-08-06 Circuit board and product including the same
PCT/JP2004/010702 WO2005015965A1 (en) 2003-08-06 2004-07-28 Ruthenium-layer-formed circuit board and product including the same
TW093123396A TW200511905A (en) 2003-08-06 2004-08-04 Ruthenium-layer formed circuit board, and product including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003287962A JP2005057132A (en) 2003-08-06 2003-08-06 Circuit board and product including the same

Publications (1)

Publication Number Publication Date
JP2005057132A true JP2005057132A (en) 2005-03-03

Family

ID=34131493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003287962A Pending JP2005057132A (en) 2003-08-06 2003-08-06 Circuit board and product including the same

Country Status (3)

Country Link
JP (1) JP2005057132A (en)
TW (1) TW200511905A (en)
WO (1) WO2005015965A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216184A (en) * 1992-08-20 1994-08-05 Toyota Autom Loom Works Ltd Surface treatment of wiring on wiring board
JPH1068097A (en) * 1996-08-27 1998-03-10 Seiichi Serizawa Electronic part
JP2001068828A (en) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd Wiring board and its manufacture
JP2002329808A (en) * 2001-05-01 2002-11-15 Alps Electric Co Ltd Electronic circuit board
JP2003100952A (en) * 2001-09-25 2003-04-04 Kyocera Corp Wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216184A (en) * 1992-08-20 1994-08-05 Toyota Autom Loom Works Ltd Surface treatment of wiring on wiring board
JPH1068097A (en) * 1996-08-27 1998-03-10 Seiichi Serizawa Electronic part
JP2001068828A (en) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd Wiring board and its manufacture
JP2002329808A (en) * 2001-05-01 2002-11-15 Alps Electric Co Ltd Electronic circuit board
JP2003100952A (en) * 2001-09-25 2003-04-04 Kyocera Corp Wiring board

Also Published As

Publication number Publication date
WO2005015965A1 (en) 2005-02-17
TW200511905A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
CN1195395C (en) Copper alloy foil for integrated board
PH12015500543B1 (en) Method for metallization of solar cell substrates
JPS62133738A (en) Integrated circuit
TWI664323B (en) Method of forming a metal layer and method of manufacturing a substrate having such metal layer
TWI745603B (en) Copper etching solution
KR100671446B1 (en) Method for producing metal layer
TW201247803A (en) Resin composition and method of manufacturing circuit board
KR20110117255A (en) Metal foil with electric resistance film and production method therefor
JP3728572B2 (en) Wiring board manufacturing method
JP2008168585A (en) Flexible laminated plate
JP2005057132A (en) Circuit board and product including the same
TW200524223A (en) Terminal having surface layer formed of Sn-Ag-Cu ternary alloy formed thereon, and part and product having the same
JP2785102B2 (en) Electroless gold plating method
KR101681663B1 (en) Conductive Pattern Laminate and Producing Method Thereof
JP6450300B2 (en) Laminated plating coating material containing ruthenium and method for producing the same
JP6236824B2 (en) Method for manufacturing printed wiring board
TW200934324A (en) Wiring board, circuit board, and manufacturing thereof
JP2004319918A (en) Method for manufacturing flexible printed-wiring board, and flexible printed-wiring board obtained by the manufacturing method
JP5311070B2 (en) Metalized polyimide film and evaluation method thereof
KR20120015824A (en) Rapid aluminum anodizing method, and method for manufacturing metal printed circuit board using the same
JP2004014888A (en) Method of manufacturing printed wiring board and printed wiring board manufactured by it
CN100544550C (en) Be applied to the method for manufacturing circuit board of integrated circuit encapsulation
JP2001053211A (en) Semiconductor device and plating method therefor
JP2000178793A (en) Production of metallic polyimide substrate
JP2002302778A (en) Method of forming electroconductive part on anodic- oxidized film of aluminum alloy

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330