JP2005056353A - Production management device, production management system, and method for managing production - Google Patents

Production management device, production management system, and method for managing production Download PDF

Info

Publication number
JP2005056353A
JP2005056353A JP2003289307A JP2003289307A JP2005056353A JP 2005056353 A JP2005056353 A JP 2005056353A JP 2003289307 A JP2003289307 A JP 2003289307A JP 2003289307 A JP2003289307 A JP 2003289307A JP 2005056353 A JP2005056353 A JP 2005056353A
Authority
JP
Japan
Prior art keywords
processing order
wafers
wafer
manufacturing
production management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003289307A
Other languages
Japanese (ja)
Inventor
Yoshihiro Yamazaki
義弘 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003289307A priority Critical patent/JP2005056353A/en
Publication of JP2005056353A publication Critical patent/JP2005056353A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30Computing systems specially adapted for manufacturing

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • General Factory Administration (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a production management device, a production management system and a production managing method for easily specifying a manufacturing device, a manufacturing process or a chamber in which abnormality occurs. <P>SOLUTION: The production management system is constituted of the production management device 101 and a wafer rearranging device 103. The production management device 101 is provided with a wafer processing order calculation part 105 for determining or calculating the processing order of wafers w1-wn to be supplied to the manufacturing device 102 and a wafer processing order instruction part 104 for outputting wafer processing order to the wafer rearranging device 103. The wafer rearranging device 103 rearranges the wafers w1-wn to be supplied to the manufacturing device 102 in the processing order outputted by the wafer processing order instruction part 104. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電子デバイスといった半導体装置の生産システムの生産管理に用いられる生産管理装置、生産管理システム及び生産管理方法に関する。   The present invention relates to a production management apparatus, a production management system, and a production management method used for production management of a production system of a semiconductor device such as an electronic device.

電子デバイス等の半導体装置は、基板となるウエハに対して露光、現像、エッチング等の複数の処理工程を繰り返すことにより形成されている。また、この複数の処理工程を経て製造されたウエハに対しては必要に応じて電気特性検査が行われ、更に、電気特性結果やウエハ間の特性差、ばらつきを解析することによって工程の異常や製造装置の異常の有無について判定が行われる。   A semiconductor device such as an electronic device is formed by repeating a plurality of processing steps such as exposure, development, and etching on a wafer serving as a substrate. In addition, electrical characteristics inspection is performed on the wafer manufactured through the plurality of processing steps as necessary, and further, abnormalities in the process can be detected by analyzing electrical characteristic results, characteristic differences between wafers, and variations. A determination is made as to whether there is an abnormality in the manufacturing apparatus.

電気特性結果からウエハ間で差が認められた場合は、ウエハのグループ分けが行われる。グループ分けは、特性が良好なウエハのグループとその他のウエハのグループ、又は特性が悪いウエハのグループとその他のウエハのグループといったように行われる。この後、グループ毎に、グループに属する全てのウエハの処理を行った製造装置(共通装置)及びチャンバー(共通チャンバー)が求められ、異常のある製造工程や製造装置が特定される(例えば、特許文献1参照。)。   If a difference between the wafers is recognized from the electrical characteristic result, the wafers are grouped. The grouping is performed such as a group of wafers with good characteristics and other wafer groups, or a group of wafers with poor characteristics and other wafer groups. Thereafter, for each group, a manufacturing apparatus (common apparatus) and a chamber (common chamber) for processing all the wafers belonging to the group are obtained, and an abnormal manufacturing process or manufacturing apparatus is identified (for example, a patent) Reference 1).

ここで、図18〜図20を用いて、従来からの半導体装置の製造工程及び検査工程について説明する。図18は、従来における半導体装置の製造工程及び検査工程の流れを示す図である。図18に示すように、ウエハはロット単位で複数のウエハw1〜wnにまとまられて各製造装置A〜Dで処理され、その後、各ウエハw1〜wnに対して検査工程が実施される。   Here, a conventional semiconductor device manufacturing process and inspection process will be described with reference to FIGS. FIG. 18 is a diagram showing the flow of a conventional semiconductor device manufacturing process and inspection process. As shown in FIG. 18, wafers are grouped into a plurality of wafers w1 to wn in lot units and processed by the respective manufacturing apparatuses A to D, and then an inspection process is performed on each of the wafers w1 to wn.

図18に示す例において、ウエハw1、ウエハw2、ウエハw3、ウエハw4、…ウエハwnの処理順序は、各ウエハに付された番号に基づいて決定される。通常、製造装置での処理はウエハの番号の昇順又は降順に行われる。図18に示す例では、ウエハは、全ての処理工程において、w1、w2、w3、w4…wnといったように昇順で処理される。なお、全ての処理工程において、wn…w4、w3、w2、w1といったように降順で処理される場合もある。   In the example shown in FIG. 18, the processing order of the wafer w1, wafer w2, wafer w3, wafer w4,..., Wafer wn is determined based on the number assigned to each wafer. Usually, processing in a manufacturing apparatus is performed in ascending or descending order of wafer numbers. In the example shown in FIG. 18, the wafers are processed in ascending order, such as w1, w2, w3, w4. In all the processing steps, wn... W4, w3, w2, and w1 may be processed in descending order.

また、図18に示す例においては、製造装置A〜Dそれぞれは、2つのチャンバーc1及びc2を備えており、チャンバーc1及びc2が交互にウエハw1〜wnを処理している。通常、このような2つのチャンバーを備えた製造装置においては、一方のチャンバーによって奇数番目のウエハの処理が行われ、他方のチャンバーによって偶数番目のウエハの処理が行われる。   In the example shown in FIG. 18, each of the manufacturing apparatuses A to D includes two chambers c1 and c2, and the chambers c1 and c2 process the wafers w1 to wn alternately. Usually, in such a manufacturing apparatus including two chambers, odd-numbered wafers are processed by one chamber, and even-numbered wafers are processed by the other chamber.

図19は、図18に示す各製造工程において製造装置のチャンバーが処理するウエハを示す図であり、ウエハの製造履歴を示している。図19において、矢印は、各ウエハが各製造装置のチャンバーで処理される順序を示している。図19から分るように、図18に示す製造工程1、2、4では、チャンバーc1によって奇数番目のウエハが処理され、チャンバーc2によって偶数番目のウエハが処理されている。また、図19から分るように、図18に示す製造工程3では、チャンバーc1によって偶数番目のウエハが処理され、チャンバーc2によって奇数番目のウエハが処理されている。   FIG. 19 is a diagram showing a wafer processed by the chamber of the manufacturing apparatus in each manufacturing process shown in FIG. 18, and shows a manufacturing history of the wafer. In FIG. 19, the arrows indicate the order in which each wafer is processed in the chamber of each manufacturing apparatus. As can be seen from FIG. 19, in the manufacturing steps 1, 2, and 4 shown in FIG. 18, the odd-numbered wafers are processed by the chamber c1, and the even-numbered wafers are processed by the chamber c2. Further, as can be seen from FIG. 19, in the manufacturing process 3 shown in FIG. 18, even-numbered wafers are processed by the chamber c1, and odd-numbered wafers are processed by the chamber c2.

図20は、図18に示すウエハw1〜wnの検査結果を示す図である。図20の例では、ウエハw1、w3、…といった奇数番目のウエハに特性異常が発生しており、これらは一つのグループに分けられている。この場合、製造装置A〜製造装置Dの全てが、ウエハw1及びw3といった奇数番目のウエハの共通装置となる。また、製造装置A、製造装置B及び製造装置Dそれぞれのチャンバーc1と、製造装置Cのチャンバーc2とが、ウエハw1及びw3といった奇数番目のウエハの共通チャンバーとなる。
特開2000−252179号公報(第4図)
FIG. 20 is a diagram illustrating inspection results of the wafers w1 to wn illustrated in FIG. In the example of FIG. 20, abnormal characteristics have occurred in odd-numbered wafers such as wafers w1, w3,..., And these are divided into one group. In this case, all of the manufacturing apparatuses A to D are common apparatuses for odd-numbered wafers such as wafers w1 and w3. The chamber c1 of each of the manufacturing apparatus A, the manufacturing apparatus B, and the manufacturing apparatus D and the chamber c2 of the manufacturing apparatus C are common chambers for odd-numbered wafers such as wafers w1 and w3.
JP 2000-252179 A (FIG. 4)

しかしながら、図20に示すように、上記の半導体装置の製造方法において、2枚周期で特性異常が発生した場合、つまり奇数番目又は偶数番目のいずれか一方でのみ特性異常が発生した場合は、チャンバーを2つ有する製造装置A〜Dの全てが共通装置となり、これら全てがウエハの特性異常の原因として考えられる。このため、実際に異常が発生している製造装置、製造工程及びチャンバーを特定するのは、極めて困難である。   However, as shown in FIG. 20, in the above method for manufacturing a semiconductor device, when a characteristic abnormality occurs in a cycle of two sheets, that is, when a characteristic abnormality occurs only in either the odd number or even number, All of the manufacturing apparatuses A to D having two are common apparatuses, and all of these are considered to be causes of abnormal wafer characteristics. For this reason, it is extremely difficult to identify the manufacturing apparatus, manufacturing process, and chamber in which an abnormality has actually occurred.

更に、3つのチャンバーを備えた複数の製造装置によって処理が行われる場合に、3枚周期で特性異常が発生したときや、4つのチャンバーを備えた複数の製造装置によって処理が行われる場合に、4枚周期で特性異常が発生したときも、上記の場合と同様に、全ての製造装置がウエハの特性異常の原因として考えられる。よって、これらの場合においても、実際に異常が発生している製造装置や製造工程、チャンバーを特定するのは極めて困難である。   Furthermore, when processing is performed by a plurality of manufacturing apparatuses having three chambers, when a characteristic abnormality occurs in a cycle of three sheets, or when processing is performed by a plurality of manufacturing apparatuses having four chambers, When a characteristic abnormality occurs in a cycle of four sheets, all the manufacturing apparatuses can be considered as the cause of the characteristic abnormality of the wafer, as in the above case. Therefore, even in these cases, it is extremely difficult to identify the manufacturing apparatus, manufacturing process, and chamber in which an abnormality has actually occurred.

また、従来においては、実際に異常が発生している製造装置や製造工程、チャンバーを特定するため、ウエハの破損等によるロットを構成するウエハの変更や、複数ロットにおける製造装置の違い等を含めて解析が行われる場合もある。しかしながら、このような解析には長時間を要し、又このような解析によっても異常が発生した製造工程や製造装置、チャンバーを確実に特定することは困難である。   Also, in the past, in order to identify the manufacturing equipment, manufacturing process, and chamber in which an abnormality has actually occurred, including changes in the wafers that make up a lot due to wafer breakage, differences in manufacturing equipment in multiple lots, etc. Analysis may also be performed. However, such analysis takes a long time, and it is difficult to reliably identify the manufacturing process, manufacturing apparatus, and chamber in which an abnormality has occurred even by such analysis.

本発明の目的は、異常が発生している製造装置、製造工程及びチャンバーの特定を容易に行え得るようにする生産管理装置、生産管理システム及び生産管理方法を提供することにある。   An object of the present invention is to provide a production management apparatus, a production management system, and a production management method that can easily identify a manufacturing apparatus, a manufacturing process, and a chamber in which an abnormality has occurred.

上記目的を達成するために本発明における生産管理システムは、複数の製造装置を備えた半導体装置生産システムの生産管理を行う生産管理システムであって、生産管理装置と、ウエハ並び替え装置とを有し、前記生産管理装置は、前記半導体装置生産システムにおいて行われる複数の製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハの処理順序を決定又は算出するウエハ処理順序算出部と、前記複数のウエハの処理順序を前記ウエハ並べ替え装置に出力するウエハ処理順序指示部とを有し、前記ウエハ並び替え装置は、前記製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハを、前記ウエハ処理順序指示部によって出力された前記処理順序に並び替えることを特徴とする。   In order to achieve the above object, a production management system according to the present invention is a production management system that performs production management of a semiconductor device production system having a plurality of manufacturing apparatuses, and includes a production management apparatus and a wafer rearrangement apparatus. The production management apparatus determines or calculates a processing order of a plurality of wafers supplied to the manufacturing apparatus used in the manufacturing process for each of a plurality of manufacturing processes performed in the semiconductor device production system. An order calculation unit; and a wafer processing order instruction unit that outputs a processing order of the plurality of wafers to the wafer rearrangement apparatus, and the wafer rearrangement apparatus is used in the manufacturing process for each manufacturing process. The plurality of wafers supplied to the manufacturing apparatus are rearranged in the processing order output by the wafer processing order instruction unit.

また、上記目的を達成するため本発明における生産管理装置は、複数の製造装置を備えた半導体装置生産システムの生産管理を行う生産管理装置であって、ウエハ処理順序算出部と、ウエハ処理順序指示部とを少なくとも有し、前記ウエハ処理順序算出部は、前記半導体装置生産システムにおいて行われる複数の製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハの処理順序を決定又は算出し、前記ウエハ処理順序指示部は、前記ウエハ処理順序算出部が決定又は算出した前記処理順序を、外部に出力することを特徴とする。   In order to achieve the above object, a production management apparatus according to the present invention is a production management apparatus that performs production management of a semiconductor device production system including a plurality of manufacturing apparatuses, and includes a wafer processing order calculation unit and a wafer processing order instruction. The wafer processing order calculation unit includes, for each of a plurality of manufacturing processes performed in the semiconductor device production system, a processing order of a plurality of wafers supplied to the manufacturing apparatus used in the manufacturing process. The wafer processing sequence instruction unit outputs the processing sequence determined or calculated by the wafer processing sequence calculation unit to the outside.

次に、上記目的を達成するため本発明における生産管理方法は、複数の製造装置を備えた半導体装置生産システムの生産管理を行うための生産管理方法であって、(a)前記半導体装置生産システムにおいて行われる複数の製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハの処理順序を決定又は算出する工程と、(b)前記製造装置に供給される複数のウエハの処理順序を、前記(a)の工程で決定又は算出した前記処理順序に並び替える工程とを少なくとも有することを特徴とする。   Next, in order to achieve the above object, a production management method according to the present invention is a production management method for performing production management of a semiconductor device production system including a plurality of manufacturing apparatuses, and (a) the semiconductor device production system Determining or calculating a processing order of a plurality of wafers supplied to the manufacturing apparatus used in the manufacturing process for each of a plurality of manufacturing processes performed in (b), and (b) a plurality of processes supplied to the manufacturing apparatus And a step of rearranging the wafer processing order to the processing order determined or calculated in the step (a).

更に、本発明は、上記の本発明における生産管理方法を具現化するためのプログラムであっても良い。このプログラムをコンピュータにインストールして実行することにより、本発明における生産管理方法を実行できる。   Furthermore, the present invention may be a program for realizing the production management method according to the present invention. By installing this program on a computer and executing it, the production management method of the present invention can be executed.

以上のように本発明における生産管理システム及び生産管理方法によれば、複数の製造装置を備えた半導体装置生産システムにおいて、製造工程毎に処理対象となるウエハの並び替えが行われる。このため、異常が発生している製造装置、製造工程及びチャンバーの特定を容易に行うことが可能となる。   As described above, according to the production management system and the production management method of the present invention, in a semiconductor device production system including a plurality of production apparatuses, rearrangement of wafers to be processed is performed for each production process. For this reason, it is possible to easily identify the manufacturing apparatus, manufacturing process, and chamber in which an abnormality has occurred.

上記本発明における生産管理システムにおいては、前記生産管理装置が、前記ウエハ処理順序算出部によって決定又は算出された前記複数のウエハの処理順序を記憶するウエハ処理順序記憶部を更に有し、前記ウエハ処理順序算出部が、前記製造装置に前記複数のウエハが供給されることを検知した場合に、前記ウエハ処理順序記憶部からそれに記憶された前記処理順序を取り出して、前記ウエハ処理順序指示部に、前記ウエハ並べ替え装置への出力を行わせるのが好ましい。   In the production management system according to the present invention, the production management apparatus further includes a wafer processing order storage unit that stores processing orders of the plurality of wafers determined or calculated by the wafer processing order calculation unit, When the processing sequence calculation unit detects that the plurality of wafers are supplied to the manufacturing apparatus, the processing sequence calculation unit retrieves the processing sequence stored therein from the wafer processing sequence storage unit and sends it to the wafer processing sequence instruction unit. Preferably, the output to the wafer rearrangement apparatus is performed.

上記本発明における生産管理装置においては、前記ウエハ処理順序算出部によって決定又は算出された前記複数のウエハの処理順序を記憶するウエハ処理順序記憶部を更に有し、前記ウエハ処理順序算出部が、前記製造装置に前記複数のウエハが供給されることを検知した場合に、前記ウエハ処理順序記憶部からそれに記憶された前記処理順序を取り出して、前記ウエハ処理順序指示部に外部への出力を行わせるのが好ましい。   The production management apparatus according to the present invention further includes a wafer processing order storage unit that stores the processing order of the plurality of wafers determined or calculated by the wafer processing order calculation unit, and the wafer processing order calculation unit includes: When it is detected that the plurality of wafers are supplied to the manufacturing apparatus, the processing order stored in the wafer processing order storage unit is extracted from the wafer processing order storage unit, and the wafer processing order instruction unit is output to the outside. Preferably.

また、上記本発明における生産管理システム及び生産管理装置においては、複数のチャンバーを有する製造装置によって前記複数のウエハが処理される場合において、前記ウエハ処理順序算出部が、前記複数のウエハそれぞれが処理されるチャンバーを決定するのが好ましい。   Further, in the production management system and production management apparatus according to the present invention, when the plurality of wafers are processed by a manufacturing apparatus having a plurality of chambers, the wafer processing order calculation unit processes each of the plurality of wafers. It is preferred to determine the chamber to be played.

更に、上記本発明における生産管理システム及び生産管理装置においては、前記ウエハ処理順序算出部が、最初の製造工程における複数のウエハの処理順序を決定し、決定された前記処理順序をランダムに並べ替えて、残りの製造工程における複数のウエハの処理順序を算出する態様とするのも好ましい。   Furthermore, in the production management system and the production management apparatus according to the present invention, the wafer processing order calculation unit determines a processing order of a plurality of wafers in an initial manufacturing process, and rearranges the determined processing order at random. It is also preferable to calculate the processing order of a plurality of wafers in the remaining manufacturing steps.

また、上記本発明における生産管理システム及び生産管理装置においては、前記ウエハ処理順序算出部が、前記複数のウエハそれぞれに割り当てられた変数を応答変数、前記複数の製造装置それぞれのチャンバーを因子、前記製造装置のチャンバー数を水準とした実験計画法に基づいて、前記複数のウエハの処理順序を決定又は算出するのも好ましい。   Further, in the production management system and the production management apparatus according to the present invention, the wafer processing order calculation unit includes a variable assigned to each of the plurality of wafers as a response variable, a factor for each chamber of the plurality of manufacturing apparatuses, It is also preferable to determine or calculate the processing order of the plurality of wafers based on an experimental design method using the number of chambers of the manufacturing apparatus as a standard.

上記本発明における生産管理方法においては、前記製造装置への前記複数のウエハの供給が検知された場合に、前記(b)の工程を実行するのが好ましい。また、複数のチャンバーを有する製造装置によって前記複数のウエハが処理される場合に、前記(a)の工程において、前記複数のウエハそれぞれが処理されるチャンバーを決定するのも好ましい。   In the production management method of the present invention, it is preferable that the step (b) is performed when supply of the plurality of wafers to the manufacturing apparatus is detected. Further, when the plurality of wafers are processed by a manufacturing apparatus having a plurality of chambers, it is also preferable to determine a chamber in which each of the plurality of wafers is processed in the step (a).

更に、上記本発明における生産管理方法においては、前記(a)の工程において、最初の製造工程における複数のウエハの処理順序を決定し、決定された前記処理順序をランダムに並べ替えて、残りの製造工程における複数のウエハの処理順序を算出するのも好ましい。   Furthermore, in the production management method according to the present invention, in the step (a), the processing order of a plurality of wafers in the first manufacturing process is determined, the determined processing order is randomly rearranged, and the remaining steps are performed. It is also preferable to calculate the processing order of a plurality of wafers in the manufacturing process.

また、上記本発明における生産管理方法においては、前記(a)の工程において、前記複数のウエハそれぞれに割り当てられた変数を応答変数、前記複数の製造装置それぞれのチャンバーを因子、前記製造装置のチャンバー数を水準とした実験計画法に基づいて、前記複数のウエハの処理順序を決定又は算出することもできる。   In the production management method of the present invention, in the step (a), a variable assigned to each of the plurality of wafers is a response variable, a chamber of each of the plurality of manufacturing apparatuses is a factor, and a chamber of the manufacturing apparatus The processing order of the plurality of wafers can also be determined or calculated based on an experiment design method with a number as a level.

(実施の形態1)
以下、本発明の実施の形態1における生産管理システム及び生産管理方法について、図1〜図12を参照しながら説明する。最初に、本発明の実施の形態1における生産管理システムの構成について図1〜図3を用いて説明する。図1は、本発明の実施の形態1における生産管理システムの概略構成を示す構成図である。
(Embodiment 1)
Hereinafter, a production management system and a production management method according to Embodiment 1 of the present invention will be described with reference to FIGS. Initially, the structure of the production management system in Embodiment 1 of this invention is demonstrated using FIGS. 1-3. FIG. 1 is a configuration diagram showing a schematic configuration of a production management system according to Embodiment 1 of the present invention.

図1に示すように、本実施の形態1における生産管理システムは、複数の製造装置102を備えた半導体装置生産システムの生産管理を行うシステムである。本実施の形態1における生産管理システムは、生産管理装置101と、ウエハ並び替え装置103とを備えている。   As shown in FIG. 1, the production management system according to the first embodiment is a system that performs production management of a semiconductor device production system including a plurality of manufacturing apparatuses 102. The production management system according to the first embodiment includes a production management device 101 and a wafer rearrangement device 103.

本実施の形態1において管理対象となる半導体装置生産システムは、ウエハw1、w2、w3、w4、…wnに対し、複数の製造装置102によって製造工程1、2、3、…nを実施する。この結果、各ウエハ上に複数の半導体装置が形成される。その後、各ウエハをダイシングすることによって、個々の半導体装置が得られる。   The semiconductor device production system to be managed in the first embodiment performs manufacturing steps 1, 2, 3,... N by a plurality of manufacturing apparatuses 102 on wafers w1, w2, w3, w4,. As a result, a plurality of semiconductor devices are formed on each wafer. Thereafter, individual wafers are obtained by dicing each wafer.

図1の例では、各製造装置102は、2つのチャンバー(図示せず)を備えている。但し、本発明においては、製造装置の全部又は一部が、3つ以上のチャンバーを備えていても良いし、製造装置の一部が単一のチャンバーしか備えていなくても良い。また、図1の例では、半導体装置生産システムを構成する複数の製造装置102のうち、製造工程1に使用される「製造装置A」、製造工程2に使用される「製造装置B」及び製造工程3に使用される「製造装置C」のみを図示している。また、製造工程1、2、3、…nのそれぞれで使用される製造装置102は、単一の製造装置であっても良いし、後述の図2に示すように同一の処理を行う複数の製造装置の集合体であっても良い。   In the example of FIG. 1, each manufacturing apparatus 102 includes two chambers (not shown). However, in the present invention, all or a part of the manufacturing apparatus may include three or more chambers, or a part of the manufacturing apparatus may include only a single chamber. In the example of FIG. 1, “manufacturing apparatus A” used for manufacturing process 1, “manufacturing apparatus B” used for manufacturing process 2, and manufacturing among a plurality of manufacturing apparatuses 102 constituting the semiconductor device production system. Only the “manufacturing apparatus C” used in step 3 is illustrated. Further, the manufacturing apparatus 102 used in each of the manufacturing processes 1, 2, 3,... N may be a single manufacturing apparatus, or a plurality of processes that perform the same processing as shown in FIG. It may be an assembly of manufacturing apparatuses.

図1に示すように、本実施の形態1においては、生産管理装置101は、ウエハ処理順序算出部105、ウエハ処理順序指示部104、ウエハ処理順序記憶部106、装置チャンバー数管理部107及び製造工程シーケンス管理部108を備えている。   As shown in FIG. 1, in the first embodiment, the production management apparatus 101 includes a wafer processing order calculation unit 105, a wafer processing order instruction unit 104, a wafer processing order storage unit 106, an apparatus chamber number management unit 107, and a manufacturing process. A process sequence management unit 108 is provided.

製造工程シーケンス管理部108は、半導体装置生産システムにおいて行われる複数の製造工程の内容や順序を特定する情報、及び複数の製造工程それぞれに用いられる製造装置102に関する情報を管理している。本実施の形態1においては、製造工程シーケンス管理部108は、図2(a)及び(b)に示す情報を管理している。図2(a)及び(b)は、実施の形態1における生産管理装置101を構成する製造工程シーケンス管理部108によって管理されている情報を示す図である。   The manufacturing process sequence management unit 108 manages information specifying the contents and order of a plurality of manufacturing processes performed in the semiconductor device production system, and information regarding the manufacturing apparatus 102 used for each of the plurality of manufacturing processes. In the first embodiment, the manufacturing process sequence management unit 108 manages the information shown in FIGS. 2 (a) and 2 (b). FIGS. 2A and 2B are diagrams illustrating information managed by the manufacturing process sequence management unit 108 included in the production management apparatus 101 according to the first embodiment.

図2(a)及び(b)に示すように、製造工程シーケンス管理部108は、「製造工程シーケンス管理テーブル」と、「装置グループ管理テーブル」とを用いて情報を管理している。また、図2(a)及び(b)には示していないが、本実施の形態1においては、製造工程シーケンス管理部108は処理されるウエハの枚数を特定する情報も管理している。なお、図2(a)及び(b)では、各製造工程が、同一の処理を行う複数の製造装置の集合体(装置グループ)によって行われる例について示されている。   As shown in FIGS. 2A and 2B, the manufacturing process sequence management unit 108 manages information using a “manufacturing process sequence management table” and an “apparatus group management table”. Although not shown in FIGS. 2A and 2B, in the first embodiment, the manufacturing process sequence management unit 108 also manages information for specifying the number of wafers to be processed. 2A and 2B show an example in which each manufacturing process is performed by an assembly (device group) of a plurality of manufacturing apparatuses that perform the same processing.

図2(a)に示す「製造工程シーケンス管理テーブル」は、「工程シーケンス」、「製造工程」及び「処理装置グループ」といった3項目で構成されている。「工程シーケンス」は、半導体装置生産システムにおいて行われる製造工程の順序を示している。各ウエハに対しては、工程シーケンスの昇順に製造工程が実施される。「製造工程」は、工程内容を示している。実際には、「製造工程」の欄には、露光工程や現像工程等の半導体装置の製造工程がコード化して格納されている。「処理装置グループ」は、同一の製造工程で使用される複数の製造装置を一つのグループとしてコード化したものである。同一グループに属する製造装置は同一の処理を行うことができる。   The “manufacturing process sequence management table” shown in FIG. 2A includes three items such as “process sequence”, “manufacturing process”, and “processing device group”. The “process sequence” indicates the order of manufacturing steps performed in the semiconductor device production system. For each wafer, the manufacturing process is performed in ascending order of the process sequence. “Manufacturing process” indicates the contents of the process. Actually, the manufacturing process of the semiconductor device such as the exposure process and the development process is coded and stored in the column of “manufacturing process”. A “processing device group” is a group of a plurality of manufacturing devices used in the same manufacturing process. Manufacturing apparatuses belonging to the same group can perform the same processing.

また、図2(b)に示す「装置グループ管理テーブル」は、「処理装置グループ」及び「製造装置」といった2項目で構成されている。図2(b)に示す「処理装置グループ」は、図2(a)に示した「処理装置グループ」に対応している。また、「製造装置」は、各装置グループを構成する製造装置を示している。図2(b)からは、例えば、装置グループAは、製造装置A1、A2及びA3によって構成されていることが分る。   Further, the “apparatus group management table” shown in FIG. 2B includes two items such as “processing apparatus group” and “manufacturing apparatus”. The “processing device group” illustrated in FIG. 2B corresponds to the “processing device group” illustrated in FIG. “Manufacturing apparatus” indicates a manufacturing apparatus constituting each apparatus group. From FIG. 2B, it can be seen that, for example, the device group A is composed of the manufacturing devices A1, A2, and A3.

図1に示す装置チャンバー数管理部107は、複数の製造工程で使用される製造装置のチャンバー数を特定する情報を管理する。本実施の形態1においては、装置チャンバー数管理部107は、図3に示す情報を管理している。図3は、実施の形態1における生産管理装置101を構成する装置チャンバー数管理部107によって管理されている情報を示す図である。   The apparatus chamber number management unit 107 shown in FIG. 1 manages information for specifying the number of chambers of a manufacturing apparatus used in a plurality of manufacturing processes. In the first embodiment, the apparatus chamber number management unit 107 manages the information shown in FIG. FIG. 3 is a diagram illustrating information managed by the apparatus chamber number management unit 107 constituting the production management apparatus 101 according to the first embodiment.

図3に示すように、装置チャンバー数管理部107は、「装置チャンバー数管理テーブル」によって情報を管理している。「装置チャンバー数管理テーブル」は、「処理装置グループ」及び「チャンバー数」といった2項目で構成されている。「処理装置グループ」は製造工程シーケンス管理部108が管理する「処理装置グループ」(図2(a)参照)を示している。「チャンバー数」は、各装置グループの製造装置が幾つのチャンバー数で構成されているかを示している。図3においては、例えば、装置グループAの製造装置は2チャンバーで構成されている。   As shown in FIG. 3, the apparatus chamber number management unit 107 manages information using an “apparatus chamber number management table”. The “apparatus chamber number management table” is composed of two items such as “processing apparatus group” and “chamber number”. “Processing device group” indicates a “processing device group” (see FIG. 2A) managed by the manufacturing process sequence management unit 108. “Number of chambers” indicates how many chambers the manufacturing apparatus of each device group is configured with. In FIG. 3, for example, the manufacturing apparatus of the apparatus group A is configured with two chambers.

図1に示すウエハ処理順序算出部105は、半導体装置生産システムにおいて行われる複数の製造工程毎に、その製造工程で使用される製造装置に供給される複数のウエハの処理順序をロット単位で算出する。本実施の形態1においては、先ず、ウエハ処理順序算出部105は、最初の製造工程における複数のウエハの処理順序を決定する。次に、ウエハ処理順序算出部105は、最初の製造工程における複数のウエハの処理順序をランダムに並べ替えて、残りの製造工程における複数のウエハの処理順序を算出する。なお、ウエハ処理順序算出部105による処理順序の決定又は算出については後述する。   The wafer processing order calculation unit 105 shown in FIG. 1 calculates, for each of a plurality of manufacturing processes performed in the semiconductor device production system, a processing order of a plurality of wafers supplied to a manufacturing apparatus used in the manufacturing process in units of lots. To do. In the first embodiment, first, the wafer processing order calculation unit 105 determines the processing order of a plurality of wafers in the first manufacturing process. Next, the wafer processing order calculation unit 105 randomly rearranges the processing order of the plurality of wafers in the first manufacturing process, and calculates the processing order of the plurality of wafers in the remaining manufacturing processes. The determination or calculation of the processing order by the wafer processing order calculation unit 105 will be described later.

また、本実施の形態1においては、ウエハ処理順序算出部105は、複数のチャンバーを備えた製造装置102によって処理がなされる場合に、装置チャンバー数管理部107が管理するチャンバー数に基づいて、各ウエハがどのチャンバーで処理されるかについても決定する。例えばチャンバー数が2つの場合であれば、処理順序が奇数番目のウエハを第1のチャンバー(c1)に、偶数番目のウエハを第2のチャンバー(c2)に、といったように、又は処理順序が偶数番目のウエハを第1のチャンバー(c1)に、奇数番目のウエハを第2のチャンバー(c2)に、といったように振り分ける。   In the first embodiment, the wafer processing order calculation unit 105 performs processing based on the number of chambers managed by the apparatus chamber number management unit 107 when processing is performed by the manufacturing apparatus 102 having a plurality of chambers. It is also determined in which chamber each wafer is processed. For example, when the number of chambers is two, the odd-numbered wafers in the processing order are in the first chamber (c1), the even-numbered wafers in the second chamber (c2), or the processing order is The even-numbered wafer is assigned to the first chamber (c1), the odd-numbered wafer is assigned to the second chamber (c2), and so on.

また、ウエハ処理順序算出部105によって決定又は算出された処理順序は、ウエハ処理順序記憶部106に記憶される。図4は、ウエハ処理順序記憶部106によって記憶されている処理順序の一例を示す図であり、ウエハの枚数が6枚の場合について示している。図4に示すように、ウエハ処理順序算出部105によって決定又は算出された処理順序は、「ウエハ処理順序記憶テーブル」の形でウエハ処理順序記憶部106によって記憶される。「ウエハ処理順序記憶テーブル」は、「工程シーケンス」、「ウエハ」、「処理順序」及び「処理チャンバー」といった4項目で分類されている。   Further, the processing order determined or calculated by the wafer processing order calculation unit 105 is stored in the wafer processing order storage unit 106. FIG. 4 is a diagram showing an example of the processing order stored in the wafer processing order storage unit 106, and shows the case where the number of wafers is six. As shown in FIG. 4, the processing order determined or calculated by the wafer processing order calculation unit 105 is stored in the wafer processing order storage unit 106 in the form of a “wafer processing order storage table”. The “wafer processing order storage table” is classified into four items such as “process sequence”, “wafer”, “processing order”, and “processing chamber”.

「工程シーケンス」は、製造工程シーケンス管理部108が管理する工程シーケンスを示している。「ウエハ」は、各製造工程で処理されるウエハを示している。「処理順序」は、装置グループで処理されるウエハの処理順序、即ち、ウエハ処理順序算出部105によって決定又は算出された処理順序を示している。「チャンバー」は、各ウエハが処理される製造装置のチャンバーを示している。例えば、工程シーケンスが1の場合、ウエハw1は、処理装置グループ内のいずれかの製造装置の一番目のチャンバー(c1)によって処理される。   “Process sequence” indicates a process sequence managed by the manufacturing process sequence management unit 108. “Wafer” indicates a wafer processed in each manufacturing process. “Processing order” indicates the processing order of wafers processed in the apparatus group, that is, the processing order determined or calculated by the wafer processing order calculation unit 105. “Chamber” indicates a chamber of a manufacturing apparatus in which each wafer is processed. For example, when the process sequence is 1, the wafer w1 is processed by the first chamber (c1) of any manufacturing apparatus in the processing apparatus group.

また、図1に示すウエハ処理順序指示部104は、ウエハ並べ替え装置103に対してウエハw1、w2、w3、w4…wnの処理順序を出力する。ウエハ並び替え装置103は、製造工程毎に、その製造工程で使用される製造装置102に供給されるウエハw1、w2、w3、w4…wnを、ウエハ処理順序指示部104によって出力された処理順序に並び替える。本実施の形態1においては、ウエハ処理順序指示部104は、LANを介して、ウエハ並べ替え装置103と製造装置102とに接続されている。このため、ウエハ処理順序指示部104による処理順序の出力はLANを介して行われている。   1 outputs the processing order of the wafers w1, w2, w3, w4... Wn to the wafer rearrangement apparatus 103. The wafer processing order instruction unit 104 shown in FIG. The wafer rearrangement apparatus 103 outputs, for each manufacturing process, the wafers w1, w2, w3, w4... Wn supplied to the manufacturing apparatus 102 used in the manufacturing process. Sort by. In the first embodiment, the wafer processing order instruction unit 104 is connected to the wafer rearrangement apparatus 103 and the manufacturing apparatus 102 via a LAN. For this reason, the processing order output by the wafer processing order instruction unit 104 is performed via the LAN.

また、本実施の形態1においては、ウエハ並び替え装置103は、製造装置毎又は装置グループ毎に設置されている。更に、ウエハ並び替え装置103は、対応する製造装置又は装置グループにウエハw1、w2、w3、w4…wnが供給される場合に、そのことを通知する信号をウエハ処理順序指示部104にLANを介して出力する機能を有している。   In the first embodiment, the wafer rearrangement apparatus 103 is installed for each manufacturing apparatus or apparatus group. Further, when the wafers w1, w2, w3, w4... Wn are supplied to the corresponding manufacturing apparatus or apparatus group, the wafer rearrangement apparatus 103 sends a signal notifying the LAN to the wafer processing order instruction unit 104. It has the function to output via.

このため、本実施の形態1においては、ウエハ処理順序算出部105は、ウエハ処理順序指示部104にウエハ並び替え装置103から信号が出力されることによって、ウエハが供給されることを検知すると、先ず、ウエハ処理順序記憶部106から処理順序の取り出しを行う。次いで、ウエハ処理順序算出部105は、信号を出力したウエハ並べ替え装置103に取り出した処理順序を出力するよう、ウエハ処理順序指示部104に指示を与える。なお、このようなウエハが供給されることを通知する信号の出力は、ウエハ処理順序算出部105によってウエハが供給されることが検知されるように行われていれば良い。よって、本実施の形態においては、製造装置102が、ウエハが供給されることを通知する信号を出力する態様であっても良い。   Therefore, in the first embodiment, when the wafer processing order calculation unit 105 detects that a wafer is supplied by outputting a signal from the wafer rearrangement device 103 to the wafer processing order instruction unit 104, First, the processing order is extracted from the wafer processing order storage unit 106. Next, the wafer processing order calculation unit 105 gives an instruction to the wafer processing order instruction unit 104 so as to output the extracted processing order to the wafer rearrangement apparatus 103 that has output the signal. The output of the signal for notifying that such a wafer is supplied may be performed so that the wafer processing order calculation unit 105 detects that the wafer is supplied. Therefore, in the present embodiment, the manufacturing apparatus 102 may output a signal notifying that a wafer is supplied.

ここで、ウエハ処理順序指示部104を介してウエハ並べ替え装置103に出力される処理順序の一例について図5を用いて説明する。図5は、ウエハ処理順序指示部104によってウエハ並べ替え装置103に出力される処理順序の一例を示す図である。図5に示す処理順序は、図1に示す製造工程2において、ウエハ処理順序指示部104がウエハ並べ替え装置103に出力する処理順序である。また、図5は、ウエハの枚数が6枚の場合について示しており、図5に示す処理順序は図4における工程シーケンス2の処理順序に該当している。ウエハ並べ替え装置103は、図5に示す処理順序の出力を受けると、ウエハw1〜w6をこの順序で並び替えて製造装置102に供給する(図1参照。)。   Here, an example of the processing order output to the wafer rearrangement apparatus 103 via the wafer processing order instruction unit 104 will be described with reference to FIG. FIG. 5 is a diagram illustrating an example of a processing order output to the wafer rearrangement apparatus 103 by the wafer processing order instruction unit 104. The processing order shown in FIG. 5 is the processing order that the wafer processing order instruction unit 104 outputs to the wafer rearrangement apparatus 103 in the manufacturing process 2 shown in FIG. FIG. 5 shows the case where the number of wafers is six, and the processing order shown in FIG. 5 corresponds to the processing order of the process sequence 2 in FIG. When receiving the output of the processing order shown in FIG. 5, the wafer rearrangement apparatus 103 rearranges the wafers w1 to w6 in this order and supplies them to the manufacturing apparatus 102 (see FIG. 1).

次に、本発明の実施の形態1における生産管理方法について図6を用いて説明する。但し、本実施の形態1における生産管理方法は、図1に示した本実施の形態1における生産管理システムを動作させることによって実施される。このため、以下の生産管理方法の説明は、適宜図1〜図5を参酌しながら、実施の形態1における生産管理システムの動作を説明することによって行う。図6は、本発明の実施の形態1における生産管理方法及び生産管理装置101の動作を示すフロー図である。   Next, the production management method in Embodiment 1 of this invention is demonstrated using FIG. However, the production management method in this Embodiment 1 is implemented by operating the production management system in this Embodiment 1 shown in FIG. For this reason, the following description of the production management method will be given by explaining the operation of the production management system in the first embodiment with appropriate reference to FIGS. FIG. 6 is a flowchart showing operations of the production management method and the production management apparatus 101 according to Embodiment 1 of the present invention.

図6に示すように、先ず、ウエハ処理順序算出部105は、製造工程シーケンス管理部108及び装置チャンバー数管理部107から、これらが管理している情報(図2及び図3参照)を読み出す(ステップS1)。   As shown in FIG. 6, first, the wafer processing sequence calculation unit 105 reads information (see FIGS. 2 and 3) managed by the manufacturing process sequence management unit 108 and the apparatus chamber number management unit 107 (see FIGS. 2 and 3). Step S1).

次いで、ウエハ処理順序算出部105は、最初の製造工程(図1に示す製造工程1)におけるウエハw1、w2、w3、w4…wnの処理順序を決定する(ステップS2)。本実施の形態1においては、ウエハに付された番号の昇順、つまり、w1、w2、w3、w4…wnの順となっている。   Next, the wafer processing order calculation unit 105 determines the processing order of the wafers w1, w2, w3, w4... Wn in the first manufacturing process (manufacturing process 1 shown in FIG. 1) (step S2). In the first embodiment, the numbers assigned to the wafers are in ascending order, that is, w1, w2, w3, w4.

また、ステップS2においては、ウエハ処理順序算出部105は、装置チャンバー数管理部107が管理する各製造装置102のチャンバー数に基づいて、複数のチャンバーを有する製造装置102によってウエハが処理される場合における、各ウエハが処理されるチャンバーの決定も行っている。   In step S <b> 2, the wafer processing order calculation unit 105 performs processing when the wafer is processed by the manufacturing apparatus 102 having a plurality of chambers based on the number of chambers of each manufacturing apparatus 102 managed by the apparatus chamber number management unit 107. The chamber in which each wafer is processed is also determined.

決定された処理順序及びチャンバーの振り分けは、ウエハ処理順序算出部105によってウエハ処理順序記憶部106へと出力される。これにより、図4に示す「ウエハ処理順序記憶テーブル」の工程シーケンス1における「処理順序」及び「処理チャンバー」が決定する。   The determined processing order and chamber assignment are output to the wafer processing order storage unit 106 by the wafer processing order calculation unit 105. Thereby, the “processing order” and “processing chamber” in the process sequence 1 of the “wafer processing order storage table” shown in FIG. 4 are determined.

次いで、ウエハ処理順序算出部105は、製造工程シーケンス管理部108によって管理されている情報(図2参照)から残りの製造工程の数を割りだし、ステップS2において決定した処理順序をランダムに並べ替えて、残りの製造工程(図2に示す製造工程2以降)における複数のウエハの処理順序を算出する(ステップS3)。また、この場合も、ウエハ処理順序算出部105は、装置チャンバー数管理部107が管理する各製造装置102のチャンバー数に基づいて、残りの製造工程において各ウエハが処理されるチャンバーの決定も行っている。   Next, the wafer processing order calculation unit 105 calculates the number of remaining manufacturing processes from the information (see FIG. 2) managed by the manufacturing process sequence management unit 108, and randomly rearranges the processing order determined in step S2. Then, the processing order of a plurality of wafers in the remaining manufacturing process (from manufacturing process 2 shown in FIG. 2) is calculated (step S3). Also in this case, the wafer processing order calculation unit 105 also determines a chamber in which each wafer is processed in the remaining manufacturing steps based on the number of chambers of each manufacturing apparatus 102 managed by the apparatus chamber number management unit 107. ing.

更に、ステップS3において算出された処理順序及びチャンバーの振り分けも、ウエハ処理順序算出部105によってウエハ処理順序記憶部106へと出力される。これにより、図4に示す「ウエハ処理順序記憶テーブル」の工程シーケンス2以降における「処理順序」及び「処理チャンバー」も決定する。なお、ステップS2及びS3の内容については更に後述する。   Further, the processing order and chamber allocation calculated in step S 3 are also output to the wafer processing order storage unit 106 by the wafer processing order calculation unit 105. As a result, the “processing order” and “processing chamber” in the process sequence 2 and subsequent steps of the “wafer processing order storage table” shown in FIG. 4 are also determined. The contents of steps S2 and S3 will be described later.

次に、ウエハ処理順序算出部105は、ウエハ並べ替え装置103から、ウエハw1、w2、w3、w4…wnの供給を検知したことを知らせる信号が、ウエハ処理順序指示部104に送信されているかどうかの判断を行う(ステップS4)。   Next, whether the wafer processing order calculation unit 105 transmits a signal from the wafer rearrangement device 103 to the wafer processing order instruction unit 104 informing that the supply of the wafers w1, w2, w3, w4. Judgment is made (step S4).

ウエハ並べ替え装置103から信号が送信されていない場合は、ウエハ処理順序算出部105は待機状態となる。一方、ウエハ並べ替え装置103から信号が送信されている場合は、ウエハ処理順序算出部105は、ウエハ処理順序記憶部106から、ウエハ処理順序記憶テーブルにおける該当箇所のデータの読み出しを行う(ステップS5)。具体的には、ウエハ処理順序算出部105は、信号を送信したウエハ並べ替え装置103を特定することによって、それが備えられた製造装置102が行う製造工程の「工程シーケンス」を特定し、特定した「工程シーケンス」に対応する「処理順序」及び「処理チャンバー」の読み出しを行う(図4参照。)。   When no signal is transmitted from the wafer rearrangement apparatus 103, the wafer processing order calculation unit 105 enters a standby state. On the other hand, when a signal is transmitted from the wafer rearrangement apparatus 103, the wafer processing order calculation unit 105 reads out data of a corresponding portion in the wafer processing order storage table from the wafer processing order storage unit 106 (step S5). ). Specifically, the wafer processing order calculation unit 105 identifies and identifies the “process sequence” of the manufacturing process performed by the manufacturing apparatus 102 provided with the wafer rearrangement apparatus 103 that has transmitted the signal. The “processing sequence” and “processing chamber” corresponding to the “process sequence” are read (see FIG. 4).

また、本実施の形態1においては、図1に示す各製造装置102は、最初に処理を行うチャンバーを特定する情報をウエハ処理順序指示部104に送信する機能を備えている。このため、ステップS5の実行後、ウエハ処理順序算出部105は、製造装置102から送信された情報と、ウエハ処理順序記憶部106から読み出した情報とを比較し、製造装置102から送信された情報が特定する最初のチャンバーが、読み出した「処理チャンバー」の最初のチャンバーと一致するかどうかの判断を行う(ステップS6)。   In the first embodiment, each manufacturing apparatus 102 shown in FIG. 1 has a function of transmitting information for specifying a chamber in which processing is performed first to the wafer processing order instruction unit 104. For this reason, after execution of step S5, the wafer processing order calculation unit 105 compares the information transmitted from the manufacturing apparatus 102 with the information read from the wafer processing order storage unit 106, and the information transmitted from the manufacturing apparatus 102. It is determined whether or not the first chamber specified by accords with the first chamber of the read “processing chamber” (step S6).

製造装置102から送信された情報が特定する最初のチャンバーが、読み出した「処理チャンバー」の最初のチャンバーと一致する場合は、ウエハ処理順序算出部105は、ウエハ処理順序指示手段104に、読み出した「処理順序」と「処理チャンバー」とを出力し、これらをウエハ並べ替え装置103へと送信させる(ステップS8)。   When the first chamber specified by the information transmitted from the manufacturing apparatus 102 matches the first chamber of the read “processing chamber”, the wafer processing order calculation unit 105 reads the reading to the wafer processing order instruction unit 104. “Processing order” and “processing chamber” are output and transmitted to the wafer rearrangement apparatus 103 (step S8).

一方、製造装置102から送信された情報が特定する最初のチャンバーが、読み出した「処理チャンバー」の最初のチャンバーと一致しない場合は、ウエハ処理順序算出部105は、ウエハw1、w2、w3、w4…wnの処理順序を再計算する(ステップS7)。具体的には、本実施の形態1においては、ウエハ処理順序記憶テーブル(図4)におけるウエハと処理チャンバーとの対応を変化させることなく、ウエハ処理順序記憶テーブル(図4)における「処理順序」を変更する。   On the other hand, when the first chamber specified by the information transmitted from the manufacturing apparatus 102 does not coincide with the first chamber of the read “processing chamber”, the wafer processing order calculation unit 105 determines the wafers w1, w2, w3, w4. ... Recalculates the processing sequence of wn (step S7). Specifically, in the first embodiment, the “processing order” in the wafer processing order storage table (FIG. 4) is maintained without changing the correspondence between the wafer and the processing chamber in the wafer processing order storage table (FIG. 4). To change.

例えば、図4に示す工程シーケンス2において最初の処理が二番目のチャンバー(c2)で行われる場合であれば、「処理チャンバー」の内容は「c1、c2、c1、c2、c1、c2」のままで、「処理順序」の内容を「1,2,4,3,5,6」に変更する。この結果、再計算後の「処理順序」における最初のウエハが、製造装置102から送信された情報が特定する最初のチャンバーで処理されることになる。   For example, if the first processing is performed in the second chamber (c2) in the process sequence 2 shown in FIG. 4, the content of the “processing chamber” is “c1, c2, c1, c2, c1, c2”. As it is, the content of “processing order” is changed to “1, 2, 4, 3, 5, 6”. As a result, the first wafer in the “processing order” after recalculation is processed in the first chamber specified by the information transmitted from the manufacturing apparatus 102.

また、この場合、ウエハ処理順序算出部105は、ウエハ処理順序記憶部106に格納されているウエハ処理順序記憶テーブル(図4)の内容を変更した内容に書き直す。更に、ウエハ処理順序算出部105は、ウエハ処理順序指示手段104に、変更した「処理順序」と、「処理チャンバー」とを出力し、これらをウエハ並べ替え装置103へと送信させる(ステップS8)。   In this case, the wafer processing order calculation unit 105 rewrites the contents of the wafer processing order storage table (FIG. 4) stored in the wafer processing order storage unit 106 to the changed contents. Further, the wafer processing order calculation unit 105 outputs the changed “processing order” and “processing chamber” to the wafer processing order instruction unit 104, and transmits them to the wafer rearrangement apparatus 103 (step S8). .

その後、ウエハ処理順序算出部105は、全ての製造工程が終了したかどうかの判断を行う(ステップS9)。判断の結果、未だ全ての製造工程が終了していない場合は、再度ステップS4〜ステップS8を実行する。全ての製造工程が終了している場合は、処理を終了する。   Thereafter, the wafer processing order calculation unit 105 determines whether all the manufacturing steps have been completed (step S9). As a result of the determination, if all the manufacturing processes have not been completed yet, steps S4 to S8 are executed again. If all the manufacturing steps have been completed, the process ends.

本実施の形態1において、図1に示す生産管理装置101は、コンピュータに、図6に示すステップS1〜S9を具現化させるプログラムをインストールし、このプログラムを実行することによって実現できる。この場合、コンピュータのCPUが、ウエハ処理順序算出部105として機能することになる。   In the first embodiment, the production management apparatus 101 shown in FIG. 1 can be realized by installing a program that realizes steps S1 to S9 shown in FIG. 6 in a computer and executing the program. In this case, the CPU of the computer functions as the wafer processing order calculation unit 105.

また、この場合、ウエハ処理順序指示部104は、コンピュータに備えられたLAN用のインターフェイスによって実現できる。更に、製造工程シーケンス管理部108、装置チャンバー数管理部107、及びウエハ処理順序記憶部106は、コンピュータに備えられたハードディスク等の記憶装置に、これらを構成するデータファイルを格納することによって、又はこのデータファイルが格納された記録媒体をコンピュータと接続された読取装置に搭載することによって実現できる。   In this case, the wafer processing order instruction unit 104 can be realized by a LAN interface provided in the computer. Further, the manufacturing process sequence management unit 108, the apparatus chamber number management unit 107, and the wafer processing order storage unit 106 store data files constituting them in a storage device such as a hard disk provided in the computer, or This can be realized by mounting the recording medium storing the data file in a reading device connected to the computer.

次に、図6に示すステップS2及びステップS3について、図7〜図9を用いて更に具体的に説明する。図7は、実施の形態1における生産管理装置101によって行われるウエハの処理順序の並び替えを概念的に示す図である。図7においては、説明の都合上、ウエハの枚数が4枚である場合について説明する。図8は、実施の形態1における生産管理装置101がコンピュータによって実現される場合におけるウエハの処理順序の並び替えを行うためのプログラムの一例を示す図である。図9は、図8に示すプログラムのフロー図である。   Next, step S2 and step S3 shown in FIG. 6 will be described more specifically with reference to FIGS. FIG. 7 is a diagram conceptually showing the rearrangement of the wafer processing order performed by the production management apparatus 101 according to the first embodiment. In FIG. 7, for convenience of explanation, a case where the number of wafers is four will be described. FIG. 8 is a diagram illustrating an example of a program for rearranging the wafer processing order when the production management apparatus 101 according to the first embodiment is realized by a computer. FIG. 9 is a flowchart of the program shown in FIG.

図7に示すように、先ず、ウエハ処理順序算出部105は、最初の製造工程である製造工程1における処理順序をウエハに付された番号の昇順に設定する。次に、ウエハ処理順序算出部105は、製造工程2における処理順序を算出する。ウエハ処理順序算出部105は、1からウエハ枚数の数までの間(図7では1〜4の間)で乱数を発生させ、処理順序1のウエハと発生した乱数番目の処理順序のウエハとを入れ替える。図7の例では、乱数として4が発生しており、処理順序1のウエハw1と処理順序4のウエハw4とが入れ替えられている。   As shown in FIG. 7, first, the wafer processing order calculation unit 105 sets the processing order in the manufacturing process 1 as the first manufacturing process in ascending order of the numbers assigned to the wafers. Next, the wafer processing order calculation unit 105 calculates the processing order in the manufacturing process 2. The wafer processing order calculation unit 105 generates random numbers from 1 to the number of wafers (between 1 and 4 in FIG. 7), and generates the processing order 1 wafer and the generated random number processing order wafer. Replace. In the example of FIG. 7, 4 is generated as a random number, and the wafer w1 in the processing order 1 and the wafer w4 in the processing order 4 are switched.

次いで、ウエハ処理順序算出部105は、製造工程3における処理順序を算出する。この場合も、ウエハ処理順序算出部105は、1からウエハ枚数の数までの間で乱数を発生させ、製造工程2の処理順序2のウエハと発生した乱数番目の処理順序のウエハを入れ替える。図7の例では、乱数として3が発生しており、処理順序2のウエハw2と処理順序3のウエハw3とが入れ替えられている。   Next, the wafer processing order calculation unit 105 calculates the processing order in the manufacturing process 3. Also in this case, the wafer processing order calculation unit 105 generates a random number between 1 and the number of wafers, and replaces the wafer in the processing order 2 in the manufacturing process 2 with the generated random number-th processing order. In the example of FIG. 7, 3 is generated as a random number, and the wafer w2 in the processing order 2 and the wafer w3 in the processing order 3 are switched.

更に、同様にして、ウエハ処理順序算出部105は、1からウエハ枚数の数までの間の乱数の発生と、処理順序の入れ替えとを繰り返して、製造工程4、5、…における処理順序を算出する。図7の例では、4回の入れ替えの後、製造工程5においては、ウエハはw4、w1、w2、w3の順に並べ替えられている。   Further, similarly, the wafer processing order calculation unit 105 repeats the generation of random numbers from 1 to the number of wafers and the replacement of the processing order to calculate the processing order in the manufacturing steps 4, 5,. To do. In the example of FIG. 7, after the replacement four times, in the manufacturing process 5, the wafers are rearranged in the order of w4, w1, w2, and w3.

また、実施の形態1における生産管理装置がコンピュータによって実現される場合においては、図7に示す並び替えは、図8に示すプログラムを実行することによって行うことができる。図8に示すプログラムは、1行目〜5行目によって図6に示すステップS2を実行し、7行目〜16行目によって図6に示すステップS3を実行する。なお、図8に示すプログラムは一例であり、本発明はこれに限定されるものではない。また、図8に示すプログラムはawk言語によって記述されているが、本発明はこれに限定されず、C言語等の他の言語によって記述されていても良い。   When the production management apparatus according to the first embodiment is realized by a computer, the rearrangement shown in FIG. 7 can be performed by executing the program shown in FIG. The program shown in FIG. 8 executes step S2 shown in FIG. 6 by the first to fifth lines, and executes step S3 shown in FIG. 6 by the seventh to sixteenth lines. The program shown in FIG. 8 is an example, and the present invention is not limited to this. 8 is described in the awk language, the present invention is not limited to this, and the program may be described in another language such as the C language.

ここで、図8に示すプログラムについて図9を用いて説明する。図9に示すように、先ず、プログラムの1行目によってウエハ枚数の読み込みを行う(ステップS11)。次に、プログラムの3行目〜5行目によって、処理順序をウエハの番号の昇順で初期化する(ステップS12)。   Here, the program shown in FIG. 8 will be described with reference to FIG. As shown in FIG. 9, first, the number of wafers is read by the first line of the program (step S11). Next, the processing order is initialized in ascending order of wafer numbers by the third to fifth lines of the program (step S12).

次に、7行目によって、既に決定されているi番目の処理順序の取り出しを行う(ステップS13)。次いで、8行目によって、0〜1までの乱数を発生させ、発生乱数にウエハ枚数を乗算し、更に、乗算結果を整数化し、整数化結果に1をプラスして変数(ranNum)に記憶する(ステップS14)。その後、9行目〜11行目によって、7行目で取り出したi番目の処理順序と変数(ranNum)番目の処理順序とを交換する(ステップS15)。最後に、14行目〜16行目によって、並び替えの結果を確認して(ステップS16)、処理を終了する。   Next, the i-th processing order that has already been determined is extracted from the seventh line (step S13). Next, on the 8th line, random numbers from 0 to 1 are generated, the generated random number is multiplied by the number of wafers, the multiplication result is converted to an integer, and the integer is added to 1 and stored in a variable (ranNum). (Step S14). Thereafter, the 9th to 11th lines exchange the i-th processing order extracted in the 7th line with the variable (ranNum) -th processing order (step S15). Finally, the rearrangement result is confirmed in the 14th to 16th lines (step S16), and the process is terminated.

このように、本実施の形態1によれば、製造工程毎に、処理対象となる複数のウエハの並び替えが行われる。この結果、以下に示す効果が得られることになる。本実施の形態1による効果について図10〜図12を用いて説明する。   As described above, according to the first embodiment, a plurality of wafers to be processed are rearranged for each manufacturing process. As a result, the following effects are obtained. The effect by this Embodiment 1 is demonstrated using FIGS. 10-12.

図10は、実施の形態1における生産管理システムを用いた場合の半導体装置の製造工程及び検査工程の流れを示す図である。図10に示すように、ウエハw1〜wnはロット単位でまとまられて各製造装置A〜Dで処理され、その後、各ウエハw1〜wnに対して検査工程が実施される。   FIG. 10 is a diagram showing the flow of the manufacturing process and the inspection process of the semiconductor device when the production management system in the first embodiment is used. As shown in FIG. 10, the wafers w1 to wn are collected in units of lots and processed by the manufacturing apparatuses A to D, and then an inspection process is performed on the wafers w1 to wn.

また、図10に示すように、本実施の形態1においては、製造工程毎にウエハw1〜w4の並び替えが行われている。このため、製造工程1ではウエハは、w1、w2、w3、w4の順に、それぞれチャンバーc1、c2、c1、c2で処理される。同様に、製造工程2ではウエハは、w2、w1、w3、w4の順に、それぞれチャンバーc1、c2、c1、c2で処理される。また、製造工程3では、ウエハは、w3、w1、w2、w4の順に、それぞれチャンバーc2、c1、c2、c1で処理される。   As shown in FIG. 10, in the first embodiment, the wafers w1 to w4 are rearranged for each manufacturing process. For this reason, in the manufacturing process 1, the wafers are processed in the chambers c1, c2, c1, and c2, respectively, in the order of w1, w2, w3, and w4. Similarly, in the manufacturing process 2, the wafers are processed in the chambers c1, c2, c1, and c2, respectively, in the order of w2, w1, w3, and w4. In the manufacturing process 3, the wafers are processed in the chambers c2, c1, c2, and c1, respectively, in the order of w3, w1, w2, and w4.

図11は、図10に示す各製造工程において製造装置のチャンバーが処理するウエハを示す図であり、ウエハの製造履歴を示している。図11において、矢印は、各ウエハが各製造装置のチャンバーで処理される順序を示している。図11に示すように、製造工程1においては、製造装置Aのチャンバーc1によってウエハw1、ウエハw3の順で処理が行われ、製造装置Aのチャンバーc2によってウエハw2、ウエハw4の順で処理が行われる。また、製造工程2においては、製造装置Bのチャンバーc1によってウエハw2、ウエハw3の順で処理が行われ、製造装置Bのチャンバーc2によってウエハw1、ウエハw4の順で処理が行われる。   FIG. 11 is a diagram showing a wafer processed by the chamber of the manufacturing apparatus in each manufacturing process shown in FIG. 10, and shows a manufacturing history of the wafer. In FIG. 11, arrows indicate the order in which each wafer is processed in the chamber of each manufacturing apparatus. As shown in FIG. 11, in the manufacturing process 1, the wafers w1 and w3 are processed in the order of the chamber c1 of the manufacturing apparatus A, and the wafers w2 and w4 are processed in the order of the chamber c2 of the manufacturing apparatus A. Done. Further, in the manufacturing process 2, the processing is performed in the order of the wafer w2 and the wafer w3 in the chamber c1 of the manufacturing apparatus B, and the processing is performed in the order of the wafer w1 and the wafer w4 in the chamber c2 of the manufacturing apparatus B.

更に、製造工程3においては、製造装置Cのチャンバーc1によってウエハw1、ウエハw4の順で処理が行われ、製造装置Cのチャンバーc2によってウエハw3、ウエハw2の順で処理が行われる。製造工程4においては、製造装置Dのチャンバーc1によってウエハw4、ウエハw3の順で処理が行われ、製造装置Dのチャンバーc2によってウエハw2、ウエハw1の順で処理が行われる。   Further, in the manufacturing process 3, processing is performed in the order of the wafer w1 and the wafer w4 by the chamber c1 of the manufacturing apparatus C, and processing is performed in the order of the wafer w3 and the wafer w2 by the chamber c2 of the manufacturing apparatus C. In the manufacturing process 4, the processing is performed in the order of the wafer w4 and the wafer w3 in the chamber c1 of the manufacturing apparatus D, and the processing is performed in the order of the wafer w2 and the wafer w1 in the chamber c2 of the manufacturing apparatus D.

図12は、図10に示すウエハw1〜wnの検査結果を示す図である。図12の例では、ウエハw1及びウエハw3に特性異常が発見されている。ウエハw1とウエハw3とを一つのグループとすると、図11及び図12から分るように、共通装置は、製造工程1で使用される製造装置Aのみであり、共通チャンバーは、製造装置Aの一番目のチャンバーc1のみである。よって、図12に示すように、異常が発生している製造装置、製造工程及びチャンバーは、それぞれ製造装置A、製造工程1、チャンバーc1であると判断できる。このように、本実施の形態1によれば、従来と異なり、異常が発生している製造装置や製造工程、チャンバーを簡単に特定できる。   FIG. 12 is a diagram showing inspection results of the wafers w1 to wn shown in FIG. In the example of FIG. 12, a characteristic abnormality is found in the wafer w1 and the wafer w3. Assuming that the wafer w1 and the wafer w3 are one group, as can be seen from FIGS. 11 and 12, the common apparatus is only the manufacturing apparatus A used in the manufacturing process 1, and the common chamber is the manufacturing apparatus A. Only the first chamber c1. Therefore, as shown in FIG. 12, it can be determined that the manufacturing apparatus, the manufacturing process, and the chamber in which an abnormality has occurred are the manufacturing apparatus A, the manufacturing process 1, and the chamber c1, respectively. Thus, according to the first embodiment, unlike the conventional case, the manufacturing apparatus, manufacturing process, and chamber in which an abnormality has occurred can be easily identified.

(実施の形態2)
次に本発明の実施の形態2における生産管理システム及び生産管理方法について、図13〜図17を用いて説明する。本実施の形態2における生産管理システムの構成は、実施の形態1にいける生産管理システムの構成と同様である。また、本実施の形態2における生産管理方法も、実施の形態1と同様の流れで実施される。
(Embodiment 2)
Next, the production management system and the production management method in Embodiment 2 of this invention are demonstrated using FIGS. The configuration of the production management system in the second embodiment is the same as the configuration of the production management system in the first embodiment. Further, the production management method according to the second embodiment is also carried out in the same flow as in the first embodiment.

但し、本実施の形態2においては、実施の形態1で図6を用いて示した処理順序の決定及び算出(ステップS2及びS3)の方法が、実施の形態1と異なっている。具体的には、本実施の形態2においては、ウエハ処理順序算出部105(図1参照)は、実験計画法に基づいて、ウエハw1、w2、w3、w4…wnの処理順序を算出する。この点について図13及び図14を用いて以下に説明する。なお、以下の説明においては、実施の形態1で用いた図1〜図12を適宜参酌する。   However, in the second embodiment, the method of determining and calculating the processing order (steps S2 and S3) shown in FIG. 6 in the first embodiment is different from the first embodiment. Specifically, in the second embodiment, wafer processing order calculation unit 105 (see FIG. 1) calculates the processing order of wafers w1, w2, w3, w4. This point will be described below with reference to FIGS. In the following description, FIGS. 1 to 12 used in the first embodiment are appropriately taken into consideration.

図13は、ウエハ処理順序算出部105による実験計画法の実行結果を示す図である。図14は、図13に示す実験計画法の結果を工程シーケンス毎に示す図である。図14においては、工程シーケンス毎に、各ウエハに割り当てられた各製造装置のチャンバーが示されている。   FIG. 13 is a diagram illustrating an execution result of the experiment design method by the wafer processing order calculation unit 105. FIG. 14 is a diagram showing the results of the experimental design method shown in FIG. 13 for each process sequence. In FIG. 14, the chambers of the respective manufacturing apparatuses assigned to the respective wafers are shown for each process sequence.

本実施の形態2においては、ウエハ処理順序算出部105は、ウエハw1〜w8それぞれに割り当てられた変数を応答変数、製造装置102のチャンバーc1及びc2を因子、装置チャンバー数管理部107で管理されているチャンバー数を水準とした実験計画法を策定する。ウエハ処理順序算出部105がこの実験計画法を実行することにより、具体的には、直交表、または混合直交表による割付けを行うことにより、図13に示すように、ウエハw1〜w2に割り当てられる各製造装置のチャンバーが決定される。   In the second embodiment, the wafer processing order calculation unit 105 manages the variables assigned to the wafers w1 to w8 as response variables, the chambers c1 and c2 of the manufacturing apparatus 102 as factors, and is managed by the apparatus chamber number management unit 107. Develop an experimental design based on the number of chambers. When the wafer processing order calculation unit 105 executes this experiment design method, specifically, it is assigned to the wafers w1 to w2 as shown in FIG. 13 by performing allocation using an orthogonal table or a mixed orthogonal table. The chamber of each manufacturing apparatus is determined.

また、図14に示すように、実験計画法を実行しただけでは、例えば、工程シーケンス1において、ウエハw1がチャンバーc1に、ウエハw2がチャンバーc2に割り当てられるといったように、製造工程毎の各ウエハとチャンバーとの対応関係は確定するが、ウエハの処理順序は未確定である。   Further, as shown in FIG. 14, only by executing the experimental design method, for example, in the process sequence 1, the wafer w1 is assigned to the chamber c1 and the wafer w2 is assigned to the chamber c2. Although the correspondence between the chamber and the chamber is fixed, the processing order of the wafers is not fixed.

このため、本実施の形態2においては、ウエハ処理順序算出部105は、実験計画法の終了後に、製造工程後に、ウエハw1〜w8の処理順序の算出を行う。この点について図15及び図16を用いて説明する。図15は、実施の形態2における生産管理装置によって行われるウエハの処理順序の並び替えを概念的に示す図である。   Therefore, in the second embodiment, the wafer processing order calculation unit 105 calculates the processing order of the wafers w1 to w8 after the manufacturing process after the end of the experimental design method. This point will be described with reference to FIGS. 15 and 16. FIG. 15 is a diagram conceptually showing the rearrangement of the wafer processing order performed by the production management apparatus according to the second embodiment.

図15に示すように、本実施の形態2においては、ウエハ処理順序算出部105は、先ず、工程シーケンス毎に同一のチャンバーによって処理されるウエハを抽出する。次に、ウエハ処理順序算出部105は、チャンバー毎に、抽出されたウエハの並べ替えを行う。本実施の形態2において、このウエハの並べ替え方法としては、実施の形態1において図7〜図9を用いて説明した方法を用いることができる。   As shown in FIG. 15, in the second embodiment, the wafer processing order calculation unit 105 first extracts a wafer to be processed in the same chamber for each process sequence. Next, the wafer processing order calculation unit 105 rearranges the extracted wafers for each chamber. In the second embodiment, as the wafer rearrangement method, the method described with reference to FIGS. 7 to 9 in the first embodiment can be used.

その後、ウエハ処理順序算出部105は、チャンバー毎の処理順序を合成する。図15の例では、チャンバー毎の処理順序の合成は、c1、c2、c1、c2…といったように、一番目のチャンバーと2番目のチャンバーとが交互に並ぶように行われている。なお、本実施の形態2において、ウエハの処理順序の合成は、この例に限定されるものではない。   Thereafter, the wafer processing order calculation unit 105 synthesizes the processing order for each chamber. In the example of FIG. 15, the synthesis of the processing order for each chamber is performed so that the first chamber and the second chamber are alternately arranged, such as c1, c2, c1, c2,. In the second embodiment, the synthesis of the wafer processing order is not limited to this example.

合成された処理順序は、ウエハ処理順序算出部105によってウエハ処理順序記憶部106に出力され、図16に示すように、ウエハ処理順序記憶部106に記憶される。図16は、本実施の形態2においてウエハ処理順序記憶部106によって記憶されている処理順序の一例を示す図である。   The combined processing order is output to the wafer processing order storage unit 106 by the wafer processing order calculation unit 105 and stored in the wafer processing order storage unit 106 as shown in FIG. FIG. 16 is a diagram showing an example of the processing order stored by the wafer processing order storage unit 106 in the second embodiment.

次に、図17を用いて本実施の形態2による効果について説明する。図17は、図13〜図16に示したウエハw1〜w8の検査結果を示す図である。図17の例では、奇数番目のウエハに特性異常が生じている。奇数番目のウエハ(w1、w3…)を一つのグループとすると、図17から分るように、共通装置は、製造工程1で使用される製造装置Aのみであり、共通チャンバーは、製造装置Aの一番目のチャンバーc1のみである。よって、図17に示すように、異常が発生している製造装置、製造工程及びチャンバーは、それぞれ製造装置A、製造工程1、チャンバーc1であると判断できる。このように、本実施の形態2においても、実施の形態1と同様に、異常が発生している製造装置や製造工程、チャンバーを簡単に特定できる。   Next, the effect by this Embodiment 2 is demonstrated using FIG. FIG. 17 is a diagram illustrating inspection results of the wafers w1 to w8 illustrated in FIGS. In the example of FIG. 17, a characteristic abnormality occurs in the odd-numbered wafer. Assuming that the odd-numbered wafers (w1, w3...) Are one group, as shown in FIG. 17, the common apparatus is only the manufacturing apparatus A used in the manufacturing process 1, and the common chamber is the manufacturing apparatus A. Only the first chamber c1. Therefore, as shown in FIG. 17, it can be determined that the manufacturing apparatus, the manufacturing process, and the chamber in which an abnormality has occurred are the manufacturing apparatus A, the manufacturing process 1, and the chamber c1, respectively. Thus, also in the second embodiment, as in the first embodiment, it is possible to easily identify the manufacturing apparatus, manufacturing process, and chamber in which an abnormality has occurred.

なお、上述した実施の形態1及び実施の形態2においては、図12及び図17に示したように、特性異常が生じたウエハ全てを処理している製造装置及びチャンバーが存在しているが、確率的に、特性異常が生じた全てのウエハを処理している製造装置及びチャンバーが存在しない場合もあり得る。   In the first and second embodiments described above, as shown in FIGS. 12 and 17, there are manufacturing apparatuses and chambers that process all wafers in which characteristic anomalies have occurred. Probabilistically, there may be no manufacturing apparatus and chamber that process all wafers in which characteristic anomalies have occurred.

しかしながら、このような場合であっても、本発明によれば、従来技術において図20を用いて示したように全ての製造装置に異常が発生していると判断せざるを得ない事態は回避でき、異常が発生している可能性がある製造装置及びチャンバーは従来に比べて絞り込まれると考えられる。よって、このような場合は、分散分析法等を用いた解析を行うことによってチャンバー間の有意差等を統計的に判断すれば、異常が発生している製造装置やチャンバーを特定できる。   However, even in such a case, according to the present invention, as shown in FIG. 20 in the prior art, a situation in which it must be determined that an abnormality has occurred in all the manufacturing apparatuses is avoided. It is considered that the manufacturing apparatus and the chamber in which an abnormality may occur can be narrowed down compared to the conventional case. Therefore, in such a case, if a significant difference or the like between the chambers is statistically determined by performing analysis using an analysis of variance method or the like, a manufacturing apparatus or a chamber in which an abnormality has occurred can be specified.

本発明の実施の形態1における生産管理システムの概略構成を示す構成図である。It is a block diagram which shows schematic structure of the production management system in Embodiment 1 of this invention. 実施の形態1における生産管理装置を構成する製造工程シーケンス管理部によって管理されている情報を示す図である。It is a figure which shows the information managed by the manufacturing process sequence management part which comprises the production management apparatus in Embodiment 1. FIG. 実施の形態1における生産管理装置を構成する装置チャンバー数管理部によって管理されている情報を示す図である。It is a figure which shows the information managed by the apparatus chamber number management part which comprises the production management apparatus in Embodiment 1. FIG. ウエハ処理順序記憶部によって記憶されている処理順序の一例を示す図であり、ウエハの枚数が6枚の場合について示している。It is a figure which shows an example of the processing order memorize | stored by the wafer processing order memory | storage part, and has shown about the case where the number of wafers is six sheets. ウエハ処理順序指示部によってウエハ並べ替え装置に出力される処理順序の一例を示す図である。It is a figure which shows an example of the processing order output to a wafer rearrangement apparatus by a wafer processing order instruction | indication part. 本発明の実施の形態1における生産管理方法及び生産管理装置の動作を示すフロー図である。It is a flowchart which shows operation | movement of the production management method and production management apparatus in Embodiment 1 of this invention. 実施の形態1における生産管理装置によって行われるウエハの処理順序の並び替えを概念的に示す図である。FIG. 3 is a diagram conceptually showing the rearrangement of the processing order of wafers performed by the production management apparatus in the first embodiment. 実施の形態1における生産管理装置がコンピュータによって実現される場合におけるウエハの処理順序の並び替えを行うためのプログラムの一例を示す図である。6 is a diagram illustrating an example of a program for rearranging the wafer processing order when the production management apparatus according to the first embodiment is realized by a computer. FIG. 図8に示すプログラムのフロー図である。It is a flowchart of the program shown in FIG. 実施の形態1における生産管理システムを用いた場合の半導体装置の製造工程及び検査工程の流れを示す図である。It is a figure which shows the flow of the manufacturing process and inspection process of a semiconductor device at the time of using the production management system in Embodiment 1. FIG. 図10に示す各製造工程において製造装置のチャンバーが処理するウエハを示す図であり、ウエハの製造履歴を示している。It is a figure which shows the wafer which the chamber of a manufacturing apparatus processes in each manufacturing process shown in FIG. 10, and has shown the manufacture history of the wafer. 図10に示すウエハw1〜wnの検査結果を示す図である。It is a figure which shows the test result of wafers w1-wn shown in FIG. ウエハ処理順序算出部による実験計画法の実行結果を示す図である。It is a figure which shows the execution result of the experiment design method by a wafer processing order calculation part. 図13に示す実験計画法の結果を工程シーケンス毎に示す図である。It is a figure which shows the result of the experiment design method shown in FIG. 13 for every process sequence. 実施の形態2における生産管理装置によって行われるウエハの処理順序の並び替えを概念的に示す図である。FIG. 10 is a diagram conceptually showing the rearrangement of the processing order of wafers performed by the production management apparatus in the second embodiment. 本実施の形態2においてウエハ処理順序記憶部によって記憶されている処理順序の一例を示す図である。It is a figure which shows an example of the process order memorize | stored by the wafer process order memory | storage part in this Embodiment 2. FIG. 図13〜図16に示したウエハw1〜w8の検査結果を示す図である。It is a figure which shows the test result of wafers w1-w8 shown in FIGS. 従来における半導体装置の製造工程及び検査工程の流れを示す図である。It is a figure which shows the flow of the manufacturing process and test | inspection process of the conventional semiconductor device. 図18に示す各製造工程において製造装置のチャンバーが処理するウエハを示す図である。It is a figure which shows the wafer which the chamber of a manufacturing apparatus processes in each manufacturing process shown in FIG. 図18に示すウエハw1〜wnの検査結果を示す図である。It is a figure which shows the test result of wafers w1-wn shown in FIG.

符号の説明Explanation of symbols

101 生産管理装置
102 製造装置
103 ウエハ並べ替え装置
104 ウエハ処理順序指示部
105 ウエハ処理順序算出部
106 ウエハ処理順序記憶部
107 装置チャンバー数管理部
108 製造工程シーケンス管理部
DESCRIPTION OF SYMBOLS 101 Production management apparatus 102 Manufacturing apparatus 103 Wafer rearrangement apparatus 104 Wafer process order instruction | indication part 105 Wafer process order calculation part 106 Wafer process order memory | storage part 107 Apparatus chamber number management part 108 Manufacturing process sequence management part

Claims (20)

複数の製造装置を備えた半導体装置生産システムの生産管理を行う生産管理システムであって、
生産管理装置と、ウエハ並び替え装置とを有し、
前記生産管理装置は、前記半導体装置生産システムにおいて行われる複数の製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハの処理順序を決定又は算出するウエハ処理順序算出部と、前記複数のウエハの処理順序を前記ウエハ並べ替え装置に出力するウエハ処理順序指示部とを有し、
前記ウエハ並び替え装置は、前記製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハを、前記ウエハ処理順序指示部によって出力された前記処理順序に並び替えることを特徴とする生産管理システム。
A production management system that performs production management of a semiconductor device production system including a plurality of manufacturing apparatuses,
A production management device and a wafer rearrangement device;
The production management apparatus determines or calculates a processing order of a plurality of wafers supplied to the manufacturing apparatus used in the manufacturing process for each of a plurality of manufacturing processes performed in the semiconductor device production system. A wafer processing order instruction unit that outputs the processing order of the plurality of wafers to the wafer rearrangement device,
The wafer rearrangement apparatus rearranges, for each manufacturing process, a plurality of wafers supplied to the manufacturing apparatus used in the manufacturing process in the processing order output by the wafer processing order instruction unit. A featured production management system.
前記生産管理装置が、前記ウエハ処理順序算出部によって決定又は算出された前記複数のウエハの処理順序を記憶するウエハ処理順序記憶部を更に有し、
前記ウエハ処理順序算出部が、前記製造装置に前記複数のウエハが供給されることを検知した場合に、前記ウエハ処理順序記憶部からそれに記憶された前記処理順序を取り出して、前記ウエハ処理順序指示部に、前記ウエハ並べ替え装置への出力を行わせる請求項1記載の生産管理システム。
The production management apparatus further includes a wafer processing order storage unit that stores processing orders of the plurality of wafers determined or calculated by the wafer processing order calculation unit,
When the wafer processing order calculation unit detects that the plurality of wafers are supplied to the manufacturing apparatus, the processing order stored in the wafer processing order storage unit is extracted from the wafer processing order storage unit, and the wafer processing order instruction The production management system according to claim 1, wherein an output is made to the wafer rearrangement apparatus.
複数のチャンバーを有する製造装置によって前記複数のウエハが処理される場合において、前記ウエハ処理順序算出部が、前記複数のウエハそれぞれが処理されるチャンバーを決定する請求項1記載の生産管理システム。   The production management system according to claim 1, wherein when the plurality of wafers are processed by a manufacturing apparatus having a plurality of chambers, the wafer processing order calculation unit determines a chamber in which each of the plurality of wafers is processed. 前記ウエハ処理順序算出部が、最初の製造工程における複数のウエハの処理順序を決定し、決定された前記処理順序をランダムに並べ替えて、残りの製造工程における複数のウエハの処理順序を算出する請求項1記載の生産管理システム。   The wafer processing order calculating unit determines a processing order of a plurality of wafers in an initial manufacturing process, rearranges the determined processing order at random, and calculates a processing order of the plurality of wafers in the remaining manufacturing processes. The production management system according to claim 1. 前記ウエハ処理順序算出部が、前記複数のウエハそれぞれに割り当てられた変数を応答変数、前記複数の製造装置それぞれのチャンバーを因子、前記製造装置のチャンバー数を水準とした実験計画法に基づいて、前記複数のウエハの処理順序を決定又は算出する請求項1記載の生産管理システム。   The wafer processing order calculation unit is based on an experimental design method in which a variable assigned to each of the plurality of wafers is a response variable, a chamber of each of the plurality of manufacturing apparatuses is a factor, and the number of chambers of the manufacturing apparatus is a level. The production management system according to claim 1, wherein the processing order of the plurality of wafers is determined or calculated. 複数の製造装置を備えた半導体装置生産システムの生産管理を行う生産管理装置であって、
ウエハ処理順序算出部と、ウエハ処理順序指示部とを少なくとも有し、
前記ウエハ処理順序算出部は、前記半導体装置生産システムにおいて行われる複数の製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハの処理順序を決定又は算出し、
前記ウエハ処理順序指示部は、前記ウエハ処理順序算出部が決定又は算出した前記処理順序を、外部に出力することを特徴とする生産管理装置。
A production management device that performs production management of a semiconductor device production system including a plurality of manufacturing devices,
At least a wafer processing order calculation unit and a wafer processing order instruction unit;
The wafer processing order calculation unit determines or calculates a processing order of a plurality of wafers supplied to the manufacturing apparatus used in the manufacturing process for each of a plurality of manufacturing processes performed in the semiconductor device production system,
The wafer management order instruction unit outputs the processing order determined or calculated by the wafer processing order calculation unit to the outside.
前記ウエハ処理順序算出部によって決定又は算出された前記複数のウエハの処理順序を記憶するウエハ処理順序記憶部を更に有し、
前記ウエハ処理順序算出部が、前記製造装置に前記複数のウエハが供給されることを検知した場合に、前記ウエハ処理順序記憶部からそれに記憶された前記処理順序を取り出して、前記ウエハ処理順序指示部に外部への出力を行わせる請求項6記載の生産管理装置。
A wafer processing order storage unit for storing the processing order of the plurality of wafers determined or calculated by the wafer processing order calculation unit;
When the wafer processing order calculation unit detects that the plurality of wafers are supplied to the manufacturing apparatus, the processing order stored in the wafer processing order storage unit is extracted from the wafer processing order storage unit, and the wafer processing order instruction The production management apparatus according to claim 6, wherein the output is output to the outside.
複数のチャンバーを有する製造装置によって前記複数のウエハが処理される場合において、前記ウエハ処理順序算出部が、前記複数のウエハそれぞれが処理されるチャンバーを決定する請求項6記載の生産管理装置。   The production management apparatus according to claim 6, wherein when the plurality of wafers are processed by a manufacturing apparatus having a plurality of chambers, the wafer processing order calculation unit determines a chamber in which each of the plurality of wafers is processed. 前記ウエハ処理順序算出部が、最初の製造工程における複数のウエハの処理順序を決定し、決定された前記処理順序をランダムに並べ替えて、残りの製造工程における複数のウエハの処理順序を算出する請求項6記載の生産管理装置。   The wafer processing order calculating unit determines a processing order of a plurality of wafers in an initial manufacturing process, rearranges the determined processing order at random, and calculates a processing order of the plurality of wafers in the remaining manufacturing processes. The production management apparatus according to claim 6. 前記ウエハ処理順序算出部が、前記複数のウエハそれぞれに割り当てられた変数を応答変数、前記複数の製造装置それぞれのチャンバーを因子、前記製造装置のチャンバー数を水準とした実験計画法に基づいて、前記複数のウエハの処理順序を決定又は算出する請求項6記載の生産管理装置。   The wafer processing order calculation unit is based on an experimental design method in which a variable assigned to each of the plurality of wafers is a response variable, a chamber of each of the plurality of manufacturing apparatuses is a factor, and the number of chambers of the manufacturing apparatus is a level. The production management apparatus according to claim 6, wherein the processing order of the plurality of wafers is determined or calculated. 複数の製造装置を備えた半導体装置生産システムの生産管理を行うための生産管理方法であって、
(a)前記半導体装置生産システムにおいて行われる複数の製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハの処理順序を決定又は算出する工程と、
(b)前記製造装置に供給される複数のウエハの処理順序を、前記(a)の工程で決定又は算出した前記処理順序に並び替える工程とを少なくとも有することを特徴とする生産管理方法。
A production management method for performing production management of a semiconductor device production system including a plurality of manufacturing apparatuses,
(A) determining or calculating a processing order of a plurality of wafers supplied to the manufacturing apparatus used in the manufacturing process for each of a plurality of manufacturing processes performed in the semiconductor device production system;
(B) A production management method comprising at least a step of rearranging a processing order of a plurality of wafers supplied to the manufacturing apparatus to the processing order determined or calculated in the step (a).
前記製造装置への前記複数のウエハの供給が検知された場合に、前記(b)の工程を実行する請求項11記載の生産管理方法。   12. The production management method according to claim 11, wherein the step (b) is executed when supply of the plurality of wafers to the manufacturing apparatus is detected. 複数のチャンバーを有する製造装置によって前記複数のウエハが処理される場合に、前記(a)の工程において、前記複数のウエハそれぞれが処理されるチャンバーを決定する請求項11記載の生産管理方法。   The production management method according to claim 11, wherein when the plurality of wafers are processed by a manufacturing apparatus having a plurality of chambers, the chamber in which each of the plurality of wafers is processed is determined in the step (a). 前記(a)の工程において、最初の製造工程における複数のウエハの処理順序を決定し、決定された前記処理順序をランダムに並べ替えて、残りの製造工程における複数のウエハの処理順序を算出する請求項11記載の生産管理方法。   In the step (a), the processing order of a plurality of wafers in the first manufacturing process is determined, and the determined processing order is randomly rearranged to calculate the processing order of the plurality of wafers in the remaining manufacturing processes. The production management method according to claim 11. 前記(a)の工程において、前記複数のウエハそれぞれに割り当てられた変数を応答変数、前記複数の製造装置それぞれのチャンバーを因子、前記製造装置のチャンバー数を水準とした実験計画法に基づいて、前記複数のウエハの処理順序を決定又は算出する請求項11記載の生産管理方法。   In the step (a), the variable assigned to each of the plurality of wafers is a response variable, the chamber of each of the plurality of manufacturing apparatuses is a factor, and the experimental design method is based on the number of chambers of the manufacturing apparatus. The production management method according to claim 11, wherein the processing order of the plurality of wafers is determined or calculated. 複数の製造装置を備えた半導体装置生産システムの生産管理をコンピュータによって行うためのプログラムであって、
(a)前記半導体装置生産システムにおいて行われる複数の製造工程毎に、当該製造工程で使用される前記製造装置に供給される複数のウエハの処理順序を決定又は算出するステップと、
(b)前記(a)のステップで決定又は算出した前記処理順序を外部に出力するステップとを少なくとも有することを特徴とするプログラム。
A program for performing production management of a semiconductor device production system including a plurality of manufacturing apparatuses by a computer,
(A) determining or calculating a processing order of a plurality of wafers supplied to the manufacturing apparatus used in the manufacturing process for each of a plurality of manufacturing processes performed in the semiconductor device production system;
(B) A program comprising at least a step of outputting the processing order determined or calculated in the step (a) to the outside.
前記製造装置への前記複数のウエハの供給が検知された場合に、前記(b)のステップを実行する請求項16記載のプログラム。   The program according to claim 16, wherein the step (b) is executed when supply of the plurality of wafers to the manufacturing apparatus is detected. 複数のチャンバーを有する製造装置によって前記複数のウエハが処理される場合に、前記(a)のステップにおいて、前記複数のウエハそれぞれが処理されるチャンバーを決定する請求項16記載のプログラム。   The program according to claim 16, wherein, when the plurality of wafers are processed by a manufacturing apparatus having a plurality of chambers, the chamber in which each of the plurality of wafers is processed is determined in the step (a). 前記(a)のステップにおいて、最初の製造工程における複数のウエハの処理順序を決定し、決定された前記処理順序をランダムに並べ替えて、残りの製造工程における複数のウエハの処理順序を算出する請求項16記載のプログラム。   In the step (a), the processing order of a plurality of wafers in the first manufacturing process is determined, and the determined processing order is randomly rearranged to calculate the processing order of the plurality of wafers in the remaining manufacturing processes. The program according to claim 16. 前記(a)のステップにおいて、前記複数のウエハそれぞれに割り当てられた変数を応答変数、前記複数の製造装置それぞれのチャンバーを因子、前記製造装置のチャンバー数を水準とした実験計画法に基づいて、前記複数のウエハの処理順序を決定又は算出する請求項16記載のプログラム。   In the step (a), based on an experimental design method in which a variable assigned to each of the plurality of wafers is a response variable, each chamber of each of the plurality of manufacturing apparatuses is a factor, and the number of chambers of the manufacturing apparatus is a level. The program according to claim 16, wherein the processing order of the plurality of wafers is determined or calculated.
JP2003289307A 2003-08-07 2003-08-07 Production management device, production management system, and method for managing production Withdrawn JP2005056353A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003289307A JP2005056353A (en) 2003-08-07 2003-08-07 Production management device, production management system, and method for managing production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003289307A JP2005056353A (en) 2003-08-07 2003-08-07 Production management device, production management system, and method for managing production

Publications (1)

Publication Number Publication Date
JP2005056353A true JP2005056353A (en) 2005-03-03

Family

ID=34367689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003289307A Withdrawn JP2005056353A (en) 2003-08-07 2003-08-07 Production management device, production management system, and method for managing production

Country Status (1)

Country Link
JP (1) JP2005056353A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569118A (en) * 2011-11-28 2012-07-11 上海华力微电子有限公司 Yield increasing system of excursion management in semiconductor manufacturing process
WO2015129157A1 (en) * 2014-02-27 2015-09-03 信越半導体株式会社 Method for manufacturing semiconductor wafers and method for detecting processing defect

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569118A (en) * 2011-11-28 2012-07-11 上海华力微电子有限公司 Yield increasing system of excursion management in semiconductor manufacturing process
WO2015129157A1 (en) * 2014-02-27 2015-09-03 信越半導体株式会社 Method for manufacturing semiconductor wafers and method for detecting processing defect

Similar Documents

Publication Publication Date Title
TWI352288B (en) Method for optimizing test order, and machine-read
CN104123184B (en) A kind of method and system for being used to distribute resource for the task in building process
JPH02219178A (en) Circuit diagram generating system
JP2003280924A (en) Method for processing event having hierarchical structure in communication equipment system
CN107273195A (en) A kind of batch processing method of big data, device and computer system
CN109934507A (en) A kind of method and device of operation flow scheduling
JP6597105B2 (en) Parallel information processing apparatus, communication procedure determination method, and communication procedure determination program
US20090217008A1 (en) Program conversion device, and secret keeping program
US6597962B2 (en) Production planning system
JP2005056353A (en) Production management device, production management system, and method for managing production
JP2000198051A (en) Device for and method of extracting abnormality of facility flow, and storage medium recorded with program for extracting abnormality from facility flow
CN113611358A (en) Sample pathogenic bacteria typing method and system
Roszik et al. Performance analysis of finite-source retrial queues operating in random environments
CN113608847A (en) Task processing method, device, equipment and storage medium
JP2010532065A (en) Method and apparatus for determining minimum / maximum values of a plurality of binary values
JP4282961B2 (en) System that defines data input / output in the controller
CN116579466B (en) Reservation method and reservation device in wafer processing process
JP4389786B2 (en) Transmission of general-purpose digital messages through microprocessor monitoring circuitry
Hino et al. Message exchange method for decentralized scheduling
US20080313605A1 (en) Development framework for automated data throughput optimization
US11162995B2 (en) Failure analyzing apparatus and failure analyzing method
Karlof et al. The behavior of a multichannel queueing system under three queue disciplines
CN113282968B (en) Method, device, equipment and storage medium for judging serial numbers of vehicle-mounted equipment
JP6653642B2 (en) Simulation apparatus, simulation method, and simulation program
JP3430082B2 (en) Test pattern set compression apparatus, method and recording medium

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107