JP2005055764A - Optical waveguide and manufacturing method therefor - Google Patents
Optical waveguide and manufacturing method therefor Download PDFInfo
- Publication number
- JP2005055764A JP2005055764A JP2003288068A JP2003288068A JP2005055764A JP 2005055764 A JP2005055764 A JP 2005055764A JP 2003288068 A JP2003288068 A JP 2003288068A JP 2003288068 A JP2003288068 A JP 2003288068A JP 2005055764 A JP2005055764 A JP 2005055764A
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- layer
- optical waveguide
- plane
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、複数の導波路が接続した光導波路に関するものである。 The present invention relates to an optical waveguide in which a plurality of waveguides are connected.
従来、発光素子、レンズ、受光素子など個別部品で光システムを構成する場合、光軸合わせの工程が必要であった。この光軸合わせの工程では通常μm単位での位置合わせが必要であるため、製造時間とコストの低減が困難であるという問題があった。さらに、この光システムでは環境温度の変動により各個別部品を固定している材質の熱膨張、収縮により光軸がずれるという問題もあった。 Conventionally, when an optical system is composed of individual components such as a light emitting element, a lens, and a light receiving element, an optical axis alignment process is required. In this optical axis alignment step, since alignment is usually required in units of μm, there is a problem that it is difficult to reduce manufacturing time and cost. Further, this optical system has a problem that the optical axis is shifted due to thermal expansion and contraction of the material fixing the individual components due to fluctuations in environmental temperature.
こうした問題を解消するため、発光素子、受光素子、分波器、合波器等を同一基板上に集積する技術が提案されている。このようにすれば、光システムの最大の問題点であった光軸合わせの工程が無くなるため、光システム作製において低コスト化を図ることができる。さらに、この光システムでは集積化されていることにより、環境温度の変動による光軸ずれの変動を小さくすることが可能となる。 In order to solve such a problem, a technique for integrating a light emitting element, a light receiving element, a duplexer, a multiplexer, etc. on the same substrate has been proposed. In this way, the optical axis alignment process, which is the biggest problem of the optical system, is eliminated, so that the cost can be reduced in manufacturing the optical system. Further, since this optical system is integrated, it is possible to reduce the fluctuation of the optical axis deviation due to the fluctuation of the environmental temperature.
こうしたシステムを作製するにあたっては、素子と導波路とを、光損失を抑制しつつ接続することが重要な技術的課題となる。発光素子と光導波路の接合部には、従来、バットジョイント(突き合わせ結合)とよばれるジョイント構造が採用されてきた。バットジョイントとは、屈折率分布の異なる2以上の光導波路の端面同士を光軸方向に突き合わせて接合するジョイント構造をいう。 In manufacturing such a system, it is an important technical problem to connect the element and the waveguide while suppressing optical loss. Conventionally, a joint structure called a butt joint (butt joint) has been employed at the joint between the light emitting element and the optical waveguide. The butt joint refers to a joint structure in which end faces of two or more optical waveguides having different refractive index distributions are brought into contact with each other in the optical axis direction.
従来、(001)InP基板上に形成したInGaAsP系導波路のバットジョイントについて、いくつかの提案がなされている(特許文献1、2)。このようなバットジョイントは、まず、第一の導波路を半導体層のエピタキシャル成長により形成した後、マスクを用いて半導体層を部分的に除去し、第二の導波路を、マスクを用いてエピタキシャル成長することにより作製できる。InGaAsP系導波路では、レーザ出射端面を劈開面(110)面とする関係上、バットジョイントの接合面は、通常、(110)面となる。
これに対し、特許文献1は、接合面を(110)面以外の面とすることで、接合面で反射された導波光が導波路の外に放射されるようになり再び導波路に入射して元の方向に返ってくることを防止でき、反射光による不都合を解消できることが記載されている。また、同文献には、(110)面のような低指数面を接合面としたとき、接合面で半導体層の異常成長が起きやすいことが指摘されており、その対策として、接合面を(110)面以外の面とするのが有効であることが記載されている。
Conventionally, several proposals have been made for a butt joint of an InGaAsP-based waveguide formed on a (001) InP substrate (Patent Documents 1 and 2). In such a butt joint, first, the first waveguide is formed by epitaxial growth of the semiconductor layer, and then the semiconductor layer is partially removed using a mask, and the second waveguide is epitaxially grown using the mask. Can be produced. In the InGaAsP-based waveguide, the joining surface of the butt joint is usually the (110) plane because the laser emission end face is the cleavage plane (110) plane.
On the other hand, in Patent Document 1, by setting the joint surface to a surface other than the (110) surface, the guided light reflected by the joint surface is radiated out of the waveguide and is incident on the waveguide again. It is described that it can be prevented from returning to the original direction and the inconvenience caused by reflected light can be eliminated. Further, the same document points out that when a low index surface such as the (110) surface is used as a bonding surface, abnormal growth of the semiconductor layer is likely to occur at the bonding surface. 110) It is described that it is effective to use a surface other than the surface.
一方、特許文献2には、上記した半導体層の異常成長は、第一の導波路をエッチング加工する際、サイドエッチングにより半導体層端面がサイドエッチングされることが原因となって引き起こされることが記載されている。また、このサイドエッチング量は、特許文献1で述べているような反射防止の観点から接合面を光導波方向に対して斜めに設けたとき(接合面を上からみたとき)、より顕著となることが記載されている。同文献では、こうした問題に対し、ドライエッチングおよびウエットエッチングを併用することで第一の導波路のサイドエッチングを抑制し、光結合損失を低減できることが記載されている。
ところが、本発明者の検討によれば、接合面を光導波方向に対して斜めに設けるだけでは接合面における半導体層の盛り上がりを十分に解消できないことが明らかになった。また、接合面を斜めに設けた場合、半導体層の盛り上がりの量が、素子ごとに大きくばらつくことが明らかになった。 However, according to the study by the present inventor, it has been clarified that the bulge of the semiconductor layer on the bonding surface cannot be sufficiently eliminated only by providing the bonding surface obliquely with respect to the optical waveguide direction. In addition, it has been clarified that when the bonding surface is provided obliquely, the amount of swelling of the semiconductor layer varies greatly from element to element.
このような半導体層の盛り上がりが生じると、接合面における光損失の程度が大きくなる。また、盛り上がりの程度がばらつくと、光結合損失の程度が変動し、素子性能のばらつきをもたらすという問題が生じる。 When the swell of such a semiconductor layer occurs, the degree of light loss at the bonding surface increases. Further, if the degree of swell varies, the degree of optical coupling loss varies, causing a problem of variation in device performance.
本発明は上記事情に鑑みなされたものであって、バットジョイントの接合面における半導体層の盛り上がりを低減するとともに、その盛り上がりの量のばらつきを抑制し、これにより光結合損失の少ないバットジョイントを安定的に作成する技術を提供することを目的とする。 The present invention has been made in view of the above circumstances, and reduces the rise of the semiconductor layer on the joint surface of the butt joint and suppresses the variation in the amount of the rise, thereby stabilizing the butt joint with less optical coupling loss. The purpose is to provide the technology to create automatically.
本発明によれば、第第一の導波路および第二の導波路がバットジョイント接合された光導波路であって、前記第一および第二の導波路は、基板上に閃亜鉛鉱型結晶構造の半導体からなるコア層およびクラッド層がこの順で積層した層構造を有し、前記第一および第二の導波路の接合面が、(100)面と等価な面またはこれらの面に対し基板面の垂線に対して傾いており、基板面内方向に7度以内のオフ角を有する面を含むことを特徴とする光導波路が提供される。
また本発明によれば、基板上に、第一のコア層および第一のクラッド層を積層して導波路構造を形成する工程と、前記導波路構造を選択的に除去して第一の導波路を形成する工程と、前記基板上に、第二のコア層および第二のクラッド層を積層して、前記第一の導波路の端面とバットジョイント接合する第二の導波路を形成する工程と、を含み、前記第一および第二の導波路の接合面を、(100)面と等価な面、または、これらの面に対し基板面の垂線に対して傾いており基板面内方向に7度以内のオフ角を有する面とすることを特徴とする光導波路の製造方法が提供される。
According to the present invention, an optical waveguide in which a first waveguide and a second waveguide are butt-jointed, wherein the first and second waveguides are zinc-blende crystal structures on a substrate. The core layer and the clad layer made of the semiconductor are laminated in this order, and the bonding surface of the first and second waveguides is a surface equivalent to the (100) surface or a substrate with respect to these surfaces. An optical waveguide is provided that includes a surface that is inclined with respect to the normal of the surface and has an off angle of 7 degrees or less in the in-plane direction of the substrate.
According to the invention, a step of forming a waveguide structure by laminating a first core layer and a first cladding layer on a substrate, and removing the waveguide structure selectively to form a first waveguide. Forming a waveguide and laminating a second core layer and a second cladding layer on the substrate to form a second waveguide that is butt-jointed to the end face of the first waveguide. And the bonding surface of the first and second waveguides is a plane equivalent to the (100) plane, or is inclined with respect to the normal of the substrate plane with respect to these planes and is in the in-plane direction of the substrate An optical waveguide manufacturing method is provided, characterized in that the surface has an off angle of 7 degrees or less.
本発明は、導波路接合面として上記のような特定の面を採用する。従来技術の項で述べたように、光の反射による不都合を回避する、あるいは、光導波方向に垂直な(110)面を接合面としたときの異常成長を抑制する観点から、接合面を斜めにすることは、従来の知見として知られていた。これに対し本発明は、単に接合面を斜めにするだけでなく、上記特定の面を選択することにより、半導体層の盛り上がりを顕著に抑制するとともに、その盛り上がりの程度のばらつきを低減し安定な素子性能を示すバットジョイントを提供するものである。実施形態、実施例にて後述するように、上記面を接合面とすることにより、接合面を安定的に良好な形状とすることができる。ここで、(100)面と等価な面とは、(100)面、(010)面、(−100)面および(0−10)面をいう。 The present invention employs the specific surface as described above as the waveguide bonding surface. As described in the section of the prior art, in order to avoid inconvenience due to light reflection or to suppress abnormal growth when the (110) plane perpendicular to the optical waveguide direction is used as the bonding surface, the bonding surface is inclined. It was known as conventional knowledge. On the other hand, the present invention not only makes the joint surface oblique but also selects the specific surface to remarkably suppress the swell of the semiconductor layer and reduce the variation of the swell and stabilize the swell. The present invention provides a butt joint that exhibits element performance. As described later in the embodiments and examples, the bonding surface can be stably formed into a good shape by using the surface as the bonding surface. Here, the plane equivalent to the (100) plane refers to the (100) plane, the (010) plane, the (-100) plane, and the (0-10) plane.
本発明において、前記接合面に含まれる各導波路のクラッド層の端面が基板に対して略垂直な面となっている構成とすることができる。
このようにすれば、クラッド層の端面が基板に略垂直な面となっているため、接合面における半導体層の盛り上がりの程度を均一にし、素子間のばらつきを低減することが可能となる。
In this invention, it can be set as the structure by which the end surface of the clad layer of each waveguide contained in the said joint surface becomes a substantially perpendicular | vertical surface with respect to a board | substrate.
In this way, since the end surface of the cladding layer is a surface substantially perpendicular to the substrate, the degree of bulging of the semiconductor layer on the bonding surface can be made uniform, and variations between elements can be reduced.
本発明において、前記導波路のクラッド層の端面が前記接合面よりも後退している構成とすることができる。たとえば、前記導波路のクラッド層の端面が前記接合面よりも0.3μm以上後退しているようにすることができる。 In this invention, it can be set as the structure which the end surface of the clad layer of the said waveguide receded rather than the said joint surface. For example, the end face of the cladding layer of the waveguide can be set back by 0.3 μm or more from the bonding surface.
このようすれば、コア層がクラッド層に対して後退して形成されるため、この後退部分に一定程度の半導体材料が収容されることとなり、接合面における半導体層の盛り上がりをより一層低減することができる。 In this way, since the core layer is formed so as to recede from the cladding layer, a certain amount of semiconductor material is accommodated in the receding portion, and the rise of the semiconductor layer on the joint surface is further reduced. Can do.
本発明の製造方法において、第一のコア層および第一のクラッド層をドライエッチングにより選択的に除去して前記第一の導波路を形成することとしてもよい。こうすることにより、半導体層の盛り上がりのばらつきを効果的に低減することができる。
また、第一のコア層および第一のクラッド層をウエットエッチングにより選択的に除去して前記第一の導波路を形成することとしてもよい。また、第一のクラッド層をドライエッチングにより選択的に除去し、第一のコア層をウエットエッチングにより選択的に除去して、前記第一の導波路を形成することとしてもよい。こうすることにより、半導体層の盛り上がり量を低減することができる。
さらに本発明の製造方法において、第二のコア層および第二のクラッド層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成してもよい。こうすることにより、半導体層の盛り上がり量およびそのばらつきを効果的に低減することができる。
In the manufacturing method of the present invention, the first waveguide layer may be formed by selectively removing the first core layer and the first cladding layer by dry etching. By doing so, it is possible to effectively reduce the variation in the rise of the semiconductor layer.
Alternatively, the first waveguide layer may be formed by selectively removing the first core layer and the first cladding layer by wet etching. Further, the first waveguide layer may be formed by selectively removing the first cladding layer by dry etching and selectively removing the first core layer by wet etching. By doing so, the amount of swelling of the semiconductor layer can be reduced.
Furthermore, in the manufacturing method of the present invention, the second core layer and the second cladding layer may be formed by epitaxial growth using a growth gas containing a halogen gas. By doing so, the amount of swelling of the semiconductor layer and its variation can be effectively reduced.
本発明によれば、バットジョイントの接合面における半導体層の盛り上がりを低減するとともに、その盛り上がりの量のばらつきを抑制し、これにより光結合損失の少ないバットジョイントを安定的に提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, while raising the swell of the semiconductor layer in the joint surface of a butt joint, the dispersion | variation in the amount of the swell is suppressed, Thereby, a butt joint with few optical coupling losses can be provided stably.
第一の実施の形態
図1は、本実施形態に係るバットジョイントの構造を示す。図中、InP基板150上にInGaAsP活性層152(膜厚0.4μm)およびp−InPクラッド層154(膜厚1.5μm)が積層した構造の第一の導波路が形成されている。この導波路と光導波方向に隣接して、InGaAsPコア層160(膜厚0.4μm)およびp−InPクラッド層162(膜厚1.5μm)が積層した第二の導波路が形成されている。第一の導波路は、利得を有するInGaAsP活性層152を備え能動素子として機能する。一方、第二の導波路におけるInGaAsPコア層160は、利得を有しない層である。
First Embodiment FIG. 1 shows a structure of a butt joint according to the present embodiment. In the figure, a first waveguide having a structure in which an InGaAsP active layer 152 (film thickness 0.4 μm) and a p-InP clad layer 154 (film thickness 1.5 μm) are stacked on an
第一の導波路および第二の導波路は<110>方向に延在し、両者は(010)面を含む接合面により接合されている。InGaAsP活性層152およびInGaAsPコア層160は、(010)面に対し<100>方向の軸周りに約45度回転した面で接合している。一方、p−InPクラッド層154およびp−InPクラッド層162は、(010)面と実質的に等しい面(オフ角5度以内)で接合している。
The first waveguide and the second waveguide extend in the <110> direction, and both are bonded by a bonding surface including a (010) plane. The InGaAsP
図2は、図1のバットジョイントの形成方法を説明する図である。まず、図2Aのように、InP基板150上にInGaAsP活性層152、p−InPクラッド層154をこの順で積層し、その上に所定の形状にパターニングされたマスク156を設ける。次に、図2Bに示すように、マスク156をマスクとしてp−InPクラッド層154を選択的にドライエッチングする。エッチングガスとしては、メタン、塩素の一方、あるいは両方を含んだ混合ガスが好ましく用いられる。こうしたエッチングガスを用いることにより、後述するように接合面における半導体層のせり上がりを抑制することができる。なお、図2Bでは、p−InPクラッド層154のみがエッチングされた状態が示されているが、このときInGaAsP活性層152も同時に一部がドライエッチングされていても構わない。
FIG. 2 is a view for explaining a method of forming the butt joint of FIG. First, as shown in FIG. 2A, an InGaAsP
次に、硫酸を含むエッチング液を用いて、マスク156をマスクとしてInGaAsP活性層152を選択的にウェットエッチングする(図2C)。以上により、(010)面およびこの面から半導体層の積層方向に傾斜を持った面を端面とするコア島が形成される。
Next, the InGaAsP
図3は、図2につづくバットジョイントの形成方法を説明する図である。図2Cの状態から、マスク156を用い、得られた導波路構造の周囲にInGaAsPコア層160およびp−InPクラッド層162をこの順で埋込選択成長させる(図3A)。成長方法としては、MOVPE法等が用いられる。続いて、図3Bに示すように、マスク156およびp−InPクラッド層162の表面に、<110>方向に延在するストライプ状のマスク164を形成する。次に、図3Cに示すように、マスク164を用いてInGaAsP活性層152、p−InPクラッド層154、InGaAsPコア層160およびp−InPクラッド層162を選択的にドライエッチングし、図3Cに示す導波路構造166を形成する。エッチングガスとしては、メタン、塩素の一方、あるいは両方を含んだ混合ガスを用いることができる。
FIG. 3 is a diagram for explaining a method of forming a butt joint following FIG. From the state of FIG. 2C, using the
以上のプロセスにより、図1に示すバットジョイントが形成される。このバットジョイントは、(010)面またはこの面から所定範囲内で斜めに傾斜した面を接合面とするため、従来問題となっていたジョイント部分の半導体層の盛り上がりが顕著に低減される。また、接合面における半導体層の盛り上がりの程度に関し、素子間のばらつきを低減し、良好な性能の導波路を安定的に形成することが可能となる。さらに、本実施形態では、図2Cにおいて、InGaAsP活性層152をウェットエッチングにより、p−InPクラッド層154をドライエッチングによりそれぞれエッチングしているため、接合面における半導体層の盛り上がりの程度およびそのばらつきを、より一層低減することを可能としている。
The butt joint shown in FIG. 1 is formed by the above process. Since this butt joint uses the (010) plane or a plane inclined obliquely within a predetermined range from this plane, the rise of the semiconductor layer in the joint portion, which has been a problem in the past, is significantly reduced. Further, with respect to the degree of swelling of the semiconductor layer on the bonding surface, it is possible to reduce the variation between elements and stably form a waveguide with good performance. Furthermore, in this embodiment, since the InGaAsP
半導体層の盛り上がりの問題について、以下、図面を参照して説明する。図5は、従来のバットジョイントの構造を示す図である。このバットジョイントは、光導波方向と垂直な(110)面を接合面とする。InP基板150上にInGaAsP活性層152およびp−InPクラッド層154が積層した構造の第一の導波路が形成され、その上にマスク156が設けられている。これに隣接して、InGaAsPコア層160およびp−InPクラッド層162を成長させた状態が図示されている。接合面が(110)面であるため、p−InPクラッド層162の横方向の成長が速く、図のようにInGaAsPコア層160およびp−InPクラッド層162が盛り上がった異常形状となっている。p−InPクラッド層162は、マスク156の上部を覆うように成長している。このため、接合面における光損失の程度が大きくなるという問題があった。本実施形態によるジョイントは、こうした異常形状の発生を最小限に抑制することができ、光損失の少ないジョイント構造を安定的に実現される。
The problem of the rise of the semiconductor layer will be described below with reference to the drawings. FIG. 5 is a view showing the structure of a conventional butt joint. This butt joint uses a (110) plane perpendicular to the optical waveguide direction as a bonding surface. A first waveguide having a structure in which an InGaAsP
第二の実施の形態
第一の実施の形態では、導波路を構成するクラッド層をドライエッチングで、コア層をウエットエッチングで、それぞれ形成したが、両方ともドライエッチングで形成してもよく、また、両方ともウエットエッチングにより形成してもよい。
図4は、接合面近傍の半導体層の層構造を示す図である。本実施形態では、<010>方向と垂直な面、すなわち、(010)面またはこの面をサイドエッチングして得られる面を接合面としている。このような接合面とすることにより、半導体層の盛り上がりが抑制されている。
図4中右側には、InGaAsPコア層160およびp−InPクラッド層162が積層されている。光の導波方向は、図中左から右へ向かう方向である。図示するように、InGaAsPコア層160およびp−InPクラッド層162は、基板上部に向かって盛り上がった形状となっている。これは、これらの層の接合面157における成長の不安定さに起因するものである。接合面157が(110)面である場合、InGaAsPコア層160およびp−InPクラッド層162は、横方向に極めて早い成長速度で成長する結果、従来技術で述べたように、図5のような異常形状が発生する。
Second Embodiment In the first embodiment, the clad layer constituting the waveguide is formed by dry etching and the core layer is formed by wet etching, but both may be formed by dry etching. Both may be formed by wet etching.
FIG. 4 is a diagram illustrating a layer structure of a semiconductor layer in the vicinity of the bonding surface. In the present embodiment, a plane perpendicular to the <010> direction, that is, a (010) plane or a plane obtained by side etching the plane is used as a bonding plane. By setting it as such a joint surface, the swelling of a semiconductor layer is suppressed.
On the right side in FIG. 4, an
図4の各分図は、InGaAsP活性層152およびp−InPクラッド層154のエッチング方法を変更したものである。図4Aは、InGaAsP活性層152およびp−InPクラッド層154をともにドライエッチングにより加工して得られた構造である。この方法を採用した場合、盛り上がり量のばらつきを顕著に抑制することができ、良好なジョイント性能を安定的に得ることができる。
Each of the partial diagrams in FIG. 4 is obtained by changing the etching method of the InGaAsP
図4Bは、InGaAsP活性層152はウェットエッチングによりp−InPクラッド層154はドライエッチングにより加工したものである。これは上記実施形態のプロセスに該当する。この方法によれば、盛り上がり量およびそのばらつきを効果的に低減することができる。また、InGaAsP活性層152およびInGaAsPコア層160の接合面が、庇状に張り出したp−InPクラッド層154の下部に形成されるため、良好な光結合率が安定的に得られる。図4Bでは、InGaAsP活性層152端面が、p−InPクラッド層154端面より、0.3μm以上後退した形状となっている。すなわち、InGaAsP活性層152端面上部が、p−InPクラッド層154端面から0.3μm以上後退した位置にある。このため、上記光結合率を安定させる効果が充分に得られる。
In FIG. 4B, the InGaAsP
図4Cは、InGaAsP活性層152およびp−InPクラッド層154をともにウェットエッチングにより形成したものである。この方法を採用した場合、マスク157直下に、ウエットエッチングにより形成された凹部が生じる。そして、図4Cに示す領域170において、InGaAsPコア層160およびp−InPクラッド層162の境界がやや不明瞭となる。一方、第二の導波路を形成する際の半導体層の成長時に、マスク直下の凹部に半導体材料が取り込まれ、結果として、半導体層の盛り上がり量が小さくなるという利点が得られる。
FIG. 4C shows an InGaAsP
以上のように、接合面における半導体層の盛り上がりの程度は、(110)面からのずれによって大きく変化する。図4において、InGaAsPコア層160の最大厚みをD、InGaAsP活性層152の厚みをdとしたとき、D/dの値を1以上1.6以下とすることにより、良好な光結合率を示すバットジョイントを得ることができる。図4において、D1は、D2、D3よりも大きな値を示す傾向にあるが、成長するにあたり、成長ガス中に塩素等のハロゲンガスを添加することにより、D1の値を低減することが可能である。
As described above, the degree of swell of the semiconductor layer on the bonding surface varies greatly depending on the deviation from the (110) plane. In FIG. 4, when the maximum thickness of the
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications are possible and that such modifications are also within the scope of the present invention.
たとえば、上記実施形態では、InGaAsP系半導体層を用いて導波路を構成したが、他のIII−V族化合物半導体を用いてもよい。たとえば、III族原子がB,Al,Ga,In,Tlのいずれかを含み、V族がN,P,As,Sb,Biのいずれかを含むIII−V族化合物半導体を用いることもできる。具体的には、InGaAsP、AlGaInAs、AlGaInAsP、AlGaInP、InGaAsSb、InGaPSb、InGaAsN、AlGaInN、TlGaInAs、TlGaInAsN、TlGaInPN等を例示することができる。
また、活性層の組成は適宜設計することができ、たとえば1.55μm組成InGaAsP層とすうことができる。また、InGaAsP層およびInP層を交互に積層した量子井戸構造の活性層とすることもできる。なお、半導体層の組成は目的・用途に応じて適宜選択される。
また、上記実施の形態では、接合面として(010)面を採用したが、これと等価な面またはこれらと所定範囲内の傾きを持つ面を採用することもできる。図7は、(100)面を採用した例であり、こうした構造の導波路構造とすることもできる。
For example, in the above embodiment, the waveguide is configured using the InGaAsP-based semiconductor layer, but other III-V group compound semiconductors may be used. For example, a group III-V compound semiconductor in which a group III atom includes any of B, Al, Ga, In, and Tl and a group V includes any of N, P, As, Sb, and Bi can also be used. Specifically, InGaAsP, AlGaInAs, AlGaInAsP, AlGaInP, InGaAsSb, InGaPSb, InGaAsN, AlGaInN, TlGaInAs, TlGaInAsN, TlGaInPN, and the like can be exemplified.
The composition of the active layer can be designed as appropriate, for example, a 1.55-μm composition InGaAsP layer. Alternatively, the active layer may have a quantum well structure in which InGaAsP layers and InP layers are alternately stacked. The composition of the semiconductor layer is appropriately selected according to the purpose and application.
In the above-described embodiment, the (010) plane is used as the bonding surface. However, a plane equivalent to this or a plane having an inclination within a predetermined range can be used. FIG. 7 shows an example in which the (100) plane is adopted, and a waveguide structure having such a structure can also be used.
実施例1
第一の実施の形態で述べた方法により、図4Bの断面構造のバッドジョイントを作製した。図4Bにおいて、InGaAsP活性層152端面上部が、p−InPクラッド層154端面より0.3μm程度後退した位置にあり、接合面の傾きは、<001>方向に対して約20度であった。p−InPクラッド層154はドライエッチングにより加工し、InGaAsP活性層152はウエットエッチングにより加工した。
Example 1
A bad joint having the cross-sectional structure of FIG. 4B was manufactured by the method described in the first embodiment. In FIG. 4B, the upper end face of the InGaAsP
図6は、本実施例で評価した導波路の構造を上面からみた図である。第一の導波路182と第二の導波路180とが、導波路方向に縦列に接続した構成となっている。図6におけるθの値を変更して複数のバットジョイントを作成し、その断面構造を走査型顕微鏡により外観観察した。結果を表1に示す。
FIG. 6 is a top view of the waveguide structure evaluated in this example. The
表中、図4BにおけるInGaAsPコア層160の最大厚みをD、InGaAsP活性層152の厚みをdとした。
In the table, the maximum thickness of the
表1の結果から、接合面の角度を光導波方向に対して垂直とした場合、すなわち、接合面を(110)面とした場合、接合面の異常成長の程度(D/d)が顕著になることが明らかになった。また、θを0より大きな値として接合面を光導波方向に対し斜めに設けた場合、異常成長の程度は軽減するが、θを15度、30度、60度とした場合は、軽減効果は充分でなく、45度とした場合、すなわち、接合面を(010)面またはこの面に対して所定範囲内の傾きを持った面とした場合に顕著にD/dが小さくなることがわかる。 From the results of Table 1, when the angle of the bonding surface is perpendicular to the optical waveguide direction, that is, when the bonding surface is the (110) surface, the degree of abnormal growth (D / d) of the bonding surface is significant. It became clear that In addition, when θ is a value larger than 0 and the bonding surface is provided obliquely with respect to the optical waveguide direction, the degree of abnormal growth is reduced, but when θ is 15 degrees, 30 degrees, and 60 degrees, the reduction effect is It can be seen that D / d is remarkably reduced when the angle is not 45 degrees, that is, when the bonding surface is a (010) plane or a plane having an inclination within a predetermined range with respect to this plane.
また、D/dの値のばらつきについては、上記(010)面等としたとき、他の面を採用したときに比べて顕著に小さくなることが明らかになった。この理由については、以下のように推察される。 Further, it has been clarified that the variation in the value of D / d is remarkably smaller when the (010) plane or the like is used than when other planes are used. About this reason, it guesses as follows.
図8は、図6における第一の導波路182と第二の導波路180との接合面を拡大して表した図である。図6におけるθを45度としたとき、接合面は(100)面と等価な面となり、接合面はひとつの平坦な原子面で構成される(図8において左端から右端に水平に延びる面)。ところが、θを45度と異なる値としたとき、接合面は、(100)等価面が1原子層の整数倍の高さの階段(ステップ)で繋がった凹凸面で構成されることとなる(図8における階段状の面)。ここで、接合面内において、ステップの高さや間隔(テラスの幅)は不均一である。図8では基板面内方向におけるステップおよびテラスの大きさのばらつきを示したが、このばらつきは、<001>方向においても同様に生じる。こうしたステップやテラスの大きさのばらつきが原因となって、接合面近傍における半導体層の成長速度のばらつきが生じ、半導体層の盛り上がりの程度がばらつくものと考えられる。
FIG. 8 is an enlarged view of the joint surface between the
また、θが45度から離れるにしたがって、前記ステップの高さまたは密度が高く、テラス幅は狭くなる。具体的には、接合面を(010)として、θが大きくなるにつれて一分子層ステップあたりのテラスの幅は狭くなっていく。θが5度のときテラスの幅はステップ高さの11.4倍、7度のとき8.1倍、10度のとき5.7倍、15度のときは3.73倍となる。このため成長速度がばらつきやすくなり、マスク上への張り出し具合も激しくばらつくことになると考えられる。 Further, as θ is away from 45 degrees, the height or density of the step becomes higher and the terrace width becomes narrower. Specifically, assuming that the bonding surface is (010), the width of the terrace per molecular layer step becomes narrower as θ increases. When θ is 5 degrees, the terrace width is 11.4 times the step height, 8.1 times when 7 degrees, 5.7 times when 10 degrees, and 3.73 times when 15 degrees. For this reason, it is considered that the growth rate is likely to vary, and the degree of protrusion on the mask will vary greatly.
150 基板
152 活性層
154 クラッド層
156 マスク
157 接合面
160 コア層
162 クラッド層
164 マスク
166 導波路構造
170 領域
180 第二の導波路
182 第一の導波路
150
Claims (12)
前記第一および第二の導波路は、基板上に閃亜鉛鉱型結晶構造の半導体からなるコア層およびクラッド層がこの順で積層した層構造を有し、
前記第一および第二の導波路の接合面が、(100)面と等価な面、または、これらの面に対し基板面の垂線に対して傾いており基板面内方向に7度以内のオフ角を有する面を含むことを特徴とする光導波路。 An optical waveguide in which the first waveguide and the second waveguide are butt-jointed,
The first and second waveguides have a layer structure in which a core layer and a clad layer made of a zincblende-type crystal structure semiconductor are laminated in this order on a substrate,
The joint surface of the first and second waveguides is a plane equivalent to the (100) plane, or is inclined with respect to the normal of the substrate surface with respect to these surfaces, and is off within 7 degrees in the in-plane direction of the substrate. An optical waveguide comprising a surface having a corner.
InxGa1−xAsyP1−y(xおよびyは0以上1以下の数)
からなることを特徴とする請求項1乃至5いずれかに記載の光導波路。 The core layers of the first and second waveguides are
In x Ga 1-x As y P 1-y (where x and y are 0 or more and 1 or less)
The optical waveguide according to claim 1, comprising:
前記導波路構造を選択的に除去して第一の導波路を形成する工程と、
前記基板上に、第二のコア層および第二のクラッド層を積層して、前記第一の導波路の端面とバットジョイント接合する第二の導波路を形成する工程と、
を含み、
前記第一および第二の導波路の接合面を、(100)面と等価な面、または、これらの面に対し基板面の垂線に対して傾いており基板面内方向に7度以内のオフ角を有する面とすることを特徴とする光導波路の製造方法。 Forming a waveguide structure by laminating a first core layer and a first cladding layer on a substrate;
Selectively removing the waveguide structure to form a first waveguide;
Laminating a second core layer and a second cladding layer on the substrate to form a second waveguide that is butt-joined to the end face of the first waveguide;
Including
The joint surface of the first and second waveguides is a plane equivalent to the (100) plane, or is inclined with respect to the normal of the substrate surface with respect to these surfaces and is off within 7 degrees in the in-plane direction of the substrate. A method for manufacturing an optical waveguide, characterized in that the surface has a corner.
InxGa1−xAsyP1−y(xおよびyは0以上1以下の数)
からなることを特徴とする請求項7乃至11いずれかに記載の光導波路の製造方法。 The first and second core layers are
In x Ga 1-x As y P 1-y (where x and y are 0 or more and 1 or less)
The method for manufacturing an optical waveguide according to claim 7, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288068A JP4239746B2 (en) | 2003-08-06 | 2003-08-06 | Optical waveguide and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288068A JP4239746B2 (en) | 2003-08-06 | 2003-08-06 | Optical waveguide and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005055764A true JP2005055764A (en) | 2005-03-03 |
JP4239746B2 JP4239746B2 (en) | 2009-03-18 |
Family
ID=34366863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288068A Expired - Fee Related JP4239746B2 (en) | 2003-08-06 | 2003-08-06 | Optical waveguide and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4239746B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8637338B2 (en) | 2012-01-18 | 2014-01-28 | Sumitomo Electric Industries Ltd. | Method for producing integrated optical device |
US8637337B2 (en) | 2012-01-18 | 2014-01-28 | Sumitomo Electric Industries, Ltd. | Method for producing integrated optical device |
US8741670B2 (en) | 2012-01-18 | 2014-06-03 | Sumitomo Electric Industries, Ltd. | Method for producing integrated optical device |
-
2003
- 2003-08-06 JP JP2003288068A patent/JP4239746B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8637338B2 (en) | 2012-01-18 | 2014-01-28 | Sumitomo Electric Industries Ltd. | Method for producing integrated optical device |
US8637337B2 (en) | 2012-01-18 | 2014-01-28 | Sumitomo Electric Industries, Ltd. | Method for producing integrated optical device |
US8741670B2 (en) | 2012-01-18 | 2014-06-03 | Sumitomo Electric Industries, Ltd. | Method for producing integrated optical device |
Also Published As
Publication number | Publication date |
---|---|
JP4239746B2 (en) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11233883A (en) | Semiconductor laser | |
JP2008113041A (en) | Waveguide | |
JP4534985B2 (en) | Waveguide type optical device and manufacturing method thereof | |
JP6206247B2 (en) | Manufacturing method of semiconductor device | |
US20050220158A1 (en) | Optical integrated device | |
US7541204B2 (en) | Method of manufacturing an optical semiconductor element | |
JP4239746B2 (en) | Optical waveguide and method for manufacturing the same | |
JP2010165759A (en) | Method of manufacturing integrated optical device | |
JP2011124521A (en) | Semiconductor laser and method of manufacturing the same | |
JP5169534B2 (en) | Integrated optical semiconductor device manufacturing method and integrated optical semiconductor device | |
JP2003198057A (en) | Semiconductor laser element and method of manufacturing the same | |
WO2020245935A1 (en) | Optical device | |
JP2006091880A (en) | Method and apparatus for low parasitic capacitance butt-joint passive waveguide connected to active structure | |
JPH1187844A (en) | Semiconductor optical coupling circuit and its manufacture | |
JP2003069136A (en) | Optical integrated device and method of manufacturing the same | |
JP4534449B2 (en) | MMI type semiconductor laser and manufacturing method thereof | |
JP4151043B2 (en) | Manufacturing method of optical semiconductor device | |
JP2009088242A (en) | Optical semiconductor device and method of manufacturing the same | |
WO2020255183A1 (en) | Semiconductor light source element and method of manufacturing optical semiconductor waveguide window structure | |
JP5165002B2 (en) | Manufacturing method of semiconductor device | |
JP2002217446A (en) | Optical semiconductor integrated device and method of manufacturing the same | |
US10684414B1 (en) | Interconnect between different multi-quantum well waveguides in a semiconductor photonic integrated circuit | |
JP2000183443A (en) | Semiconductor laser device with spot size converter and its manufacture | |
JP2003110195A (en) | Semiconductor light element and method for manufacturing the same | |
JP3022351B2 (en) | Optical semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |