JP2005051105A - Method of manufacturing semiconductor device and electro-optical device, and electronic apparatus - Google Patents
Method of manufacturing semiconductor device and electro-optical device, and electronic apparatus Download PDFInfo
- Publication number
- JP2005051105A JP2005051105A JP2003282578A JP2003282578A JP2005051105A JP 2005051105 A JP2005051105 A JP 2005051105A JP 2003282578 A JP2003282578 A JP 2003282578A JP 2003282578 A JP2003282578 A JP 2003282578A JP 2005051105 A JP2005051105 A JP 2005051105A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- opening
- mask material
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、半導体装置の製造方法,電気光学装置の製造方法及び、これにより製造された半導体装置,電気光学装置を備えた電子機器に関し、特に、層間を接続するためのコンタクトホールの形成技術に関する。 The present invention relates to a method for manufacturing a semiconductor device, a method for manufacturing an electro-optical device, and a semiconductor device manufactured thereby and an electronic apparatus including the electro-optical device, and more particularly to a technique for forming a contact hole for connecting layers. .
近年、半導体装置や電気光学装置等の電子デバイスでは、集積度を高めるために配線の多層化が行なわれている。このような多層配線構造を有するデバイスでは、層間絶縁膜を介して積層された配線層間の導通をとるために、層間絶縁膜にコンタクトホール(開口部)が形成されている。 In recent years, in an electronic device such as a semiconductor device or an electro-optical device, wiring is multilayered to increase the degree of integration. In a device having such a multilayer wiring structure, a contact hole (opening) is formed in the interlayer insulating film in order to establish conduction between the wiring layers stacked via the interlayer insulating film.
例えば電気光学装置の分野では、画素スイッチング用のTFTと信号線,画素電極を多層に形成したものが開発されている(特許文献1参照)。この構造のものでは、例えば基板の最下層部にTFTが配置され、この上に第1層間絶縁膜を介して信号線が配置される。また、基板上には更に、この信号線及び第1層間絶縁膜を覆う第2層間絶縁膜が設けられ、この上に画素電極が配置される。そして、これらの層間の導通をとるために、TFTのソース領域はゲート絶縁膜,第1層間絶縁膜を貫通する第1のコンタクトホールを介して信号線に接続され、ドレイン領域はゲート絶縁膜,第1層間絶縁膜,第2層間絶縁膜を貫通する第2のコンタクトホールを介して画素電極に接続される。
従来、このようなコンタクトホールの形成工程には、ドライエッチングが用いられていた。
Conventionally, dry etching has been used in the process of forming such contact holes.
しかしながら、コンタクトホールをエッチングによって形成する場合、このコンタクトホールの形成される層間絶縁膜の膜厚不均一性によって、得られるデバイスの電気的特性にバラツキが生じる場合がある。例えば、膜厚が薄いところではオーバーエッチングが起きるため、コンタクトホールの形状が拡大したり下層側の配線層が薄膜化されたりする。特にドライエッチングの場合、絶縁材と導電材とのエッチング選択比を十分に確保できないため、薄膜化の程度は大きくなる。このような下層側の配線層の薄膜化は、コンタクト抵抗の増大や非オーミックな導通特性を招いたり、時には導通不良の原因となり、コンタクトホールの形状拡大は隣接する導電層間でリーク電流の増大や短絡不良原因となる。また、膜厚が厚いところでは、エッチング不足により導通不良の原因となる。 However, when the contact hole is formed by etching, the electrical characteristics of the resulting device may vary due to the non-uniformity of the film thickness of the interlayer insulating film in which the contact hole is formed. For example, since over-etching occurs where the film thickness is small, the shape of the contact hole is enlarged, or the lower wiring layer is thinned. In particular, in the case of dry etching, since the etching selectivity between the insulating material and the conductive material cannot be sufficiently ensured, the degree of thinning increases. Such thinning of the lower wiring layer leads to increased contact resistance and non-ohmic conduction characteristics, and sometimes causes poor conduction, and the expansion of the contact hole shape increases leakage current between adjacent conductive layers. Cause short circuit failure. Further, where the film thickness is thick, insufficient conduction causes a conduction failure.
また、上述のエッチング工程ではプラズマエッチングを行なう場合が多いが、この場合、基板にプラズマダメージが生じ、デバイスの電気的特性が劣化する虞がある。しかも、プラズマエッチングでは反応生成物が発生するため、この生成物がコンタクトホールの底部や側壁部に付着することで、導通不良の原因ともなる。
そして、これらの問題は、配線層の数が多くなり、接続を行なう配線層間の間隔が広くなった場合に深刻となる。
In the etching process described above, plasma etching is often performed. In this case, plasma damage may occur on the substrate, and the electrical characteristics of the device may be deteriorated. In addition, since a reaction product is generated in plasma etching, the product adheres to the bottom and side walls of the contact hole, which causes a conduction failure.
These problems become serious when the number of wiring layers increases and the distance between wiring layers for connection increases.
また、上述のような多層構造のデバイスでは、接続を行なう配線層間の間隔が広くなる(即ち、層間に配置される層間絶縁膜の層数が多くなる)に従って、これらの間に配置されるコンタクトホールのアスペクト比は大きくなり、これを一回の工程で形成することは難しくなる。このため、従来は、これらの配線層間に中継電極を設け、下層側の配線層と中継電極との間、及び、中継電極と上層側の配線層との間を別々のコンタクトホールで接続する方法がとられていた(上記特許文献1参照)。しかし、この方法では、中継電極を形成する分、集積度が下がるため、デバイスの高性能化の妨げになる。また、液晶装置等の電気光学装置では、このような中継電極が形成されると、それだけ画素の開口率が低下してしまう。
Further, in the multi-layered device as described above, the contacts disposed between the wiring layers are increased as the distance between the wiring layers to be connected becomes wider (that is, the number of interlayer insulating films disposed between the layers increases). The aspect ratio of the hole becomes large, and it becomes difficult to form this in a single process. For this reason, conventionally, a relay electrode is provided between these wiring layers, and the lower wiring layer and the relay electrode and the relay electrode and the upper wiring layer are connected by separate contact holes. (See
本発明は、上記の課題を解決するためになされたものであって、デバイスの性能を損なうことなく、層間の導通を確実に行なえるようにした半導体装置の製造方法、電気光学装置の製造方法、及びこの方法で製造された半導体装置や電気光学装置を備えた電子機器を提供することを目的とする。 The present invention has been made to solve the above-described problems, and a method for manufacturing a semiconductor device and a method for manufacturing an electro-optical device capable of reliably conducting conduction between layers without impairing device performance. It is another object of the present invention to provide an electronic apparatus including a semiconductor device or an electro-optical device manufactured by this method.
上記の目的を達成するために、本発明の半導体装置の製造方法は、絶縁膜を介して積層された半導体層と導電層とを有する半導体装置の製造方法であって、基板上に半導体層を形成する工程と、この半導体層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、この絶縁膜の上に上記開口部を介して上記半導体層と導通する導電層を形成する工程とを備え、上記絶縁膜の形成工程は、半導体層上の上記所定位置にマスク材を形成する工程と、このマスク材を除いた基板の全面に絶縁膜を形成する工程と、上記マスク材を除去することにより、上記絶縁膜に開口部を形成する工程とを有することを特徴とする。 In order to achieve the above object, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a semiconductor layer and a conductive layer stacked via an insulating film, the semiconductor layer being formed on a substrate. A step of forming, an insulating film having an opening at a predetermined position on the semiconductor layer, and a conductive layer electrically connected to the semiconductor layer through the opening on the insulating film. A step of forming a mask material at the predetermined position on the semiconductor layer, a step of forming an insulating film on the entire surface of the substrate excluding the mask material, and the mask material. And a step of forming an opening in the insulating film.
すなわち、本方法では、層間絶縁膜形成前に、予め第1の配線層の上に柱状のマスク材を形成し、層間絶縁膜形成後に剥離液等を用いてこれを除去する。そして、これによって生じた穴をコンタクトホールとして用いている。このため、ドライエッチングを用いた従来の方法と違って、基板にダメージが生じることはない。特に本方法では、接続を行なう層間の間隔が広くなっても、単にマスク材の高さ(膜厚)を変えるだけで対処できるため、従来のようにエッチング時間が長くなることで、基板へのダメージが大きくなる等の不都合は生じない。
また、マスク材の除去方法では、半導体層を全くエッチングしない方法を選択することができるので、マスク材の除去に十分な時間をかけることができる。このため、確実にマスク材を除去できると同時に、コンタクトホールの形状を損なうことや半導体層が薄膜化することがない。
That is, in this method, a columnar mask material is formed on the first wiring layer in advance before the formation of the interlayer insulating film, and this is removed using a peeling solution or the like after the formation of the interlayer insulating film. And the hole produced by this is used as a contact hole. Therefore, unlike the conventional method using dry etching, the substrate is not damaged. In particular, in this method, even if the interval between the layers to be connected becomes wide, it can be dealt with by simply changing the height (film thickness) of the mask material. There is no inconvenience such as increased damage.
Further, as a method for removing the mask material, a method in which the semiconductor layer is not etched at all can be selected, so that a sufficient time can be taken for removing the mask material. For this reason, the mask material can be removed reliably, and at the same time, the shape of the contact hole is not impaired and the semiconductor layer is not thinned.
なお、半導体層と導電層との間に複数層の絶縁膜が配置された場合には、上記絶縁膜の形成工程において、上記マスク材の形成工程,絶縁膜の形成工程,マスク材の除去工程を繰り返し行なうことで、上記複数層の絶縁膜を厚み方向に貫通する開口部を形成することができる。これにより、半導体層と導電層との間隔が広がった場合であっても、基板にダメージを与えることなく、これらを確実に接続することができる。 In the case where a plurality of insulating films are disposed between the semiconductor layer and the conductive layer, the mask material forming step, the insulating film forming step, and the mask material removing step in the insulating film forming step. By repeating the above, it is possible to form an opening that penetrates the plurality of insulating films in the thickness direction. Thereby, even when the interval between the semiconductor layer and the conductive layer is widened, they can be reliably connected without damaging the substrate.
ところで、上述の方法では、半導体層と導電層との間に配置される一層又は複数層の絶縁膜は、いずれもマスク材の形成/除去によって開口される。しかし、接続を行なう層間の間隔が小さい場合、例えば、層間に配置される絶縁膜が1層しかないような場合には、従来のエッチングを用いた方法であっても、これによって生じる基板へのダメージやデバイスの特性劣化は許容される場合もある。また、絶縁膜の形成時にマスク材の存在が、絶縁膜の膜質や該絶縁膜と下層膜との界面状態の制御において問題になることがあり、このような場合には絶縁膜形成後に開口部を形成するのが望ましい。つまり、半導体層と導電層との間に複数層の層間絶縁膜が配置された場合には、半導体層に近い1層又は複数層の層間絶縁膜(第1の絶縁膜)をエッチング等の方法で開口し、それ以外の層間絶縁膜(第2の絶縁膜)を上述のマスク材の形成/除去によって開口しても、本発明の目的を十分に達成することができる。このため、本発明では、半導体装置の製造を以下の方法で行なってもよい。 By the way, in the above-described method, one or more insulating films disposed between the semiconductor layer and the conductive layer are all opened by forming / removing the mask material. However, when the interval between the layers to be connected is small, for example, when there is only one insulating film disposed between the layers, even if the conventional etching method is used, the substrate is caused by this. Damage and device characteristic degradation may be tolerated. In addition, the presence of the mask material at the time of forming the insulating film may cause a problem in controlling the film quality of the insulating film and the interface state between the insulating film and the lower layer film. It is desirable to form. That is, when a plurality of interlayer insulating films are arranged between the semiconductor layer and the conductive layer, a method such as etching one layer or a plurality of interlayer insulating films (first insulating films) close to the semiconductor layer Even if the other interlayer insulating film (second insulating film) is opened by forming / removing the mask material, the object of the present invention can be sufficiently achieved. For this reason, in the present invention, the semiconductor device may be manufactured by the following method.
すなわち、本発明の半導体装置の製造方法は、絶縁膜を介して積層された半導体層と導電層とを有する半導体装置の製造方法であって、基板上に半導体層を形成する工程と、この半導体層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、この絶縁膜の上に上記開口部を介して導通する導電層を形成する工程とを備え、上記絶縁膜の形成工程は、上記半導体層の上に、上記所定位置に開口部を有する第1の絶縁膜を形成する工程と、基板上の上記所定位置に、上記開口部の内部を覆って上記第1の絶縁膜上に突出するマスク材を形成する工程と、このマスク材を除いた基板の全面に第2の絶縁膜を形成する工程と、上記マスク材を除去することにより、上記第2の絶縁膜を厚み方向に貫通し且つ上記第1の絶縁膜の開口部と連通する開口部を形成する工程とを有することを特徴とする。
このように層間に配置される絶縁膜を第1の絶縁膜と第2の絶縁膜とに分け、これらの絶縁膜の開口方法を独立に選択することで、工程の自由度を高めることができる。
That is, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a semiconductor layer and a conductive layer stacked via an insulating film, the step of forming a semiconductor layer on a substrate, and the semiconductor Forming the insulating film having an opening at a predetermined position on the layer; and forming a conductive layer conducting through the opening on the insulating film, the insulating film forming step Forming a first insulating film having an opening at the predetermined position on the semiconductor layer, and covering the inside of the opening at the predetermined position on the substrate. A step of forming a mask material projecting upward, a step of forming a second insulating film on the entire surface of the substrate excluding the mask material, and removing the mask material, the thickness of the second insulating film is increased. Penetrating in the direction and communicating with the opening of the first insulating film Characterized by a step of forming an opening.
Thus, by dividing the insulating film disposed between the layers into a first insulating film and a second insulating film and independently selecting the opening method of these insulating films, the degree of freedom of the process can be increased. .
第1の絶縁膜の形成工程の具体的な形態としては、上記第1の絶縁膜の形成工程が、上記半導体層上にマスク材を形成する工程と、このマスク材を除いた基板の全面に絶縁膜を形成する工程と、上記マスク材を除去することにより、上記絶縁膜に開口部を形成する工程とを有するものを例として挙げることができる。 As a specific form of the first insulating film forming step, the first insulating film forming step includes a step of forming a mask material on the semiconductor layer and an entire surface of the substrate excluding the mask material. As an example, an insulating film can be formed, and a process of forming an opening in the insulating film by removing the mask material can be given.
また、この方法では、第2の絶縁膜が複数層の絶縁膜からなる場合(即ち、半導体層と導電層との間に複数層の絶縁膜が配置された場合)には、上記絶縁膜の形成工程において、上記第1の絶縁膜の形成工程後に、上記第1の絶縁膜の開口部にマスク材の形成工程,第2の絶縁膜の形成工程,マスク材の除去工程を繰り返すことにより、上記半導体層と導電層との間に配置される複数層の絶縁膜を連通する開口部を形成することができる。これにより、半導体層と導電層との間隔が広がった場合であっても、基板へのダメージを十分に抑えつつ、これらを確実に接続することができる。 Further, in this method, when the second insulating film is composed of a plurality of insulating films (that is, when a plurality of insulating films are disposed between the semiconductor layer and the conductive layer), the insulating film In the forming process, after the first insulating film forming process, by repeating the mask material forming process, the second insulating film forming process, and the mask material removing process in the opening of the first insulating film, An opening that communicates with a plurality of insulating films disposed between the semiconductor layer and the conductive layer can be formed. Thereby, even when the interval between the semiconductor layer and the conductive layer is widened, they can be reliably connected while sufficiently suppressing damage to the substrate.
また、本発明の電気光学装置の製造方法は、絶縁膜を介して積層された半導体層と画素電極とを有する電気光学装置の製造方法であって、基板上に半導体層を形成する工程と、この半導体層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、この絶縁膜の上に上記開口部を介して導通する画素電極を形成する工程とを備え、上記絶縁膜の形成工程は、基板上の上記所定位置にマスク材を形成する工程と、このマスク材を除いた基板の全面に絶縁膜を形成する工程と、上記マスク材を除去することにより、上記絶縁膜に開口部を形成する工程とを有することを特徴とする。 The electro-optical device manufacturing method of the present invention is a method for manufacturing an electro-optical device having a semiconductor layer and a pixel electrode stacked via an insulating film, the step of forming a semiconductor layer on a substrate, A step of forming an insulating film having an opening at a predetermined position on the semiconductor layer; and a step of forming a pixel electrode conducting through the opening on the insulating film. The forming step includes forming a mask material at the predetermined position on the substrate, forming an insulating film on the entire surface of the substrate excluding the mask material, and removing the mask material to form the insulating film on the insulating film. And a step of forming an opening.
本方法でも、マスク材の除去によって層間絶縁膜に生じた穴をコンタクトホールとして用いるため、エッチングを用いた従来の方法と違って、このようなコンタクトホールの形成工程において基板にダメージが生じることはない。特に本方法では、接続を行なう層間の間隔が広くなっても、単にマスク材の高さ(膜厚)を変えるだけで対処できるため、従来のようにエッチング時間が長くなることで、基板へのダメージが大きくなる等の不都合は生じない。また、本方法ではアスペクト比の大きな開口部を形成できるため、従来のような中継電極を形成する必要もなくなる。このため、開口率の高い明るい表示デバイスを形成することが可能となる。 Even in this method, since the hole generated in the interlayer insulating film due to the removal of the mask material is used as a contact hole, unlike the conventional method using etching, the substrate is not damaged in the contact hole forming process. Absent. In particular, in this method, even if the interval between the layers to be connected becomes wide, it can be dealt with by simply changing the height (film thickness) of the mask material. There is no inconvenience such as increased damage. In addition, in this method, since an opening with a large aspect ratio can be formed, it is not necessary to form a relay electrode as in the prior art. For this reason, it becomes possible to form a bright display device having a high aperture ratio.
なお、半導体層と画素電極との間に複数層の絶縁膜が配置された場合には、上記絶縁膜の形成工程において、上記マスク材の形成工程,絶縁膜の形成工程,マスク材の除去工程を繰り返し行なうことで、上記複数層の絶縁膜を厚み方向に貫通する開口部を形成することができる。これにより、半導体層と画素電極との間隔が広がった場合であっても、基板にダメージを与えることなく確実に層間を接続することができる。
また、上述の方法では、半導体層と画素電極との間に配置される1層又は複数層の絶縁膜をいずれもマスク材の形成/除去によって開口したが、前述のように、一部の絶縁膜(即ち、半導体層に近い1層又は複数層の絶縁膜;第1の絶縁膜)をエッチング等の方法で開口しても、基板へのダメージは許容される場合もある。このため、本発明では、電気光学装置の製造を以下の方法で行なってもよい。
Note that in the case where a plurality of insulating films are arranged between the semiconductor layer and the pixel electrode, in the insulating film forming process, the mask material forming process, the insulating film forming process, and the mask material removing process are performed. By repeating the above, it is possible to form an opening that penetrates the plurality of insulating films in the thickness direction. Thereby, even when the interval between the semiconductor layer and the pixel electrode is widened, the layers can be reliably connected without damaging the substrate.
In the above-described method, one or more insulating films disposed between the semiconductor layer and the pixel electrode are opened by forming / removing the mask material. However, as described above, some insulating films are formed. Even if the film (that is, one or a plurality of insulating films close to the semiconductor layer; the first insulating film) is opened by a method such as etching, damage to the substrate may be allowed. For this reason, in the present invention, the electro-optical device may be manufactured by the following method.
すなわち、本発明の電気光学装置の製造方法は、絶縁膜を介して積層された半導体層と画素電極とを有する電気光学装置の製造方法であって、基板上に半導体層を形成する工程と、この半導体層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、この絶縁膜の上に上記開口部を介して導通する画素電極を形成する工程とを備え、上記絶縁膜の形成工程は、上記半導体層の上に、上記所定位置に開口部を有する第1の絶縁膜を形成する工程と、基板上の上記所定位置に、上記開口部の内部を覆って上記第1の絶縁膜上に突出するマスク材を形成する工程と、このマスク材を除いた基板の全面に第2の絶縁膜を形成する工程と、上記マスク材を除去することにより、上記第2の絶縁膜を厚み方向に貫通し且つ上記第1の絶縁膜の開口部と連通する開口部を形成する工程とを有することを特徴とする。
このように層間に配置される絶縁膜を第1の絶縁膜と第2の絶縁膜とに分け、これらの絶縁膜の開口方法を独立に選択することで、工程の自由度を高めることができる。
That is, the method for manufacturing an electro-optical device according to the present invention is a method for manufacturing an electro-optical device having a semiconductor layer and a pixel electrode stacked via an insulating film, the step of forming a semiconductor layer on a substrate, A step of forming an insulating film having an opening at a predetermined position on the semiconductor layer; and a step of forming a pixel electrode conducting through the opening on the insulating film. The forming step includes forming a first insulating film having an opening at the predetermined position on the semiconductor layer, and covering the inside of the opening at the predetermined position on the substrate. A step of forming a mask material projecting on the insulating film; a step of forming a second insulating film on the entire surface of the substrate excluding the mask material; and removing the mask material to thereby form the second insulating film. Through the thickness direction and the opening of the first insulating film Characterized by a step of forming an opening communicating.
Thus, by dividing the insulating film disposed between the layers into a first insulating film and a second insulating film and independently selecting the opening method of these insulating films, the degree of freedom of the process can be increased. .
第1の絶縁膜の形成工程の具体的な形態としては、上記第1の絶縁膜の形成工程が、上記半導体層上にマスク材を形成する工程と、このマスク材を除いた基板の全面に絶縁膜を形成する工程と、上記マスク材を除去することにより、上記絶縁膜に開口部を形成する工程とを有するものを例として挙げることができる。 As a specific form of the first insulating film forming step, the first insulating film forming step includes a step of forming a mask material on the semiconductor layer and an entire surface of the substrate excluding the mask material. As an example, an insulating film can be formed, and a process of forming an opening in the insulating film by removing the mask material can be given.
また、この方法では、第2の絶縁膜が複数層の絶縁膜からなる場合(即ち、半導体層と画素電極との間に複数層の絶縁膜が配置された場合)には、上記絶縁膜の形成工程において、上記第1の絶縁膜の形成工程後に、上記マスク材の形成工程,第2の絶縁膜の形成工程,マスク材の除去工程を繰り返すことにより、上記半導体層と画素電極との間に配置される複数層の絶縁膜を連通する開口部を形成することができる。これにより、半導体層と画素電極との間隔が広がった場合であっても、基板へのダメージを十分に抑えつつ、これらを確実に接続することができる。 In this method, when the second insulating film is composed of a plurality of insulating films (that is, when a plurality of insulating films are arranged between the semiconductor layer and the pixel electrode), the insulating film In the forming step, after the first insulating film forming step, the mask material forming step, the second insulating film forming step, and the mask material removing step are repeated, whereby the gap between the semiconductor layer and the pixel electrode is repeated. An opening that communicates with a plurality of layers of insulating films disposed on the substrate can be formed. As a result, even when the distance between the semiconductor layer and the pixel electrode is widened, they can be reliably connected while sufficiently suppressing damage to the substrate.
なお、上述のマスク材の形成方法は、基板上に柱状の構造物を形成できる方法であればどのようなものでもよい。また、使用するマスク材も、無機材料,有機材料のいずれでもよく、又、これらの混合材料としてもよい。しかし、マスク材を有機材料とすれば、これを塗布法を用いて簡便に形成できるので、より好ましい。具体的には、上記マスク材の形成工程において、基板全面に感光性樹脂を形成し、これを露光,現像しえ上記マスク材を上記開口部の形成予定位置にパターン形成することで、上述の柱状構造を最も簡便に得ることができる。また、このようにマスク材を感光性樹脂とした場合には、剥離液等を用いることで、基板にダメージを与えることなくこれを簡単に除去できるため、本発明の効果がより発揮されやすい。 The above-described mask material forming method may be any method as long as it can form a columnar structure on the substrate. The mask material used may be either an inorganic material or an organic material, or a mixed material thereof. However, if the mask material is an organic material, it is more preferable because it can be easily formed using a coating method. Specifically, in the step of forming the mask material, a photosensitive resin is formed on the entire surface of the substrate, and this is exposed and developed, and the mask material is patterned at the position where the opening is to be formed. A columnar structure can be most easily obtained. Further, when the mask material is made of a photosensitive resin as described above, the effect of the present invention is more easily exerted by using a stripping solution or the like because it can be easily removed without damaging the substrate.
また、マスク材を有機物とした場合には、マスク材を、例えばインクジェットプリンタのプリンタヘッドのような定量吐出装置を用いて、液滴吐出法により形成することも可能である。すなわち、上記マスク材の形成工程では、上記開口部の形成予定位置に液体材料を選択的に吐出し、これを固化させることで上記マスク材を形成してもよい。液滴吐出法では、材料を必要な部分にのみ供給できるため、他の塗布方法に比べて材料の使用効率が高く、コスト的に有利となる。 Further, when the mask material is an organic material, the mask material can be formed by a droplet discharge method using a quantitative discharge device such as a printer head of an ink jet printer. That is, in the step of forming the mask material, the mask material may be formed by selectively discharging a liquid material to a position where the opening is to be formed and solidifying the liquid material. In the droplet discharge method, since the material can be supplied only to a necessary portion, the use efficiency of the material is higher than that of other application methods, which is advantageous in terms of cost.
マスク材を塗布で形成する方法としては、この他にも、スピンコート法,ディップコート法,ロールコート法,カーテンコート法,スプレー法等の公知の方法を用いることができる。これらの方法にはそれぞれに一長一短があるため、形成するコンタクトホール(開口部)の形態に応じて、これらを使い分けることが望ましい。例えば、スピンコート法では、膜厚の均一性が高く、膜厚の制御も比較的容易であるが、材料の利用効率という点で難がある。一方、液滴吐出法では、材料の利用効率は高いものの、アスペクト比の高い柱状構造物を作るのは難しい。このため、上記マスク材の形成工程では、コンタクトホールの深さ、例えば、コンタクトホールの貫通する層間絶縁膜の層数に応じて、マスク材の形成方法を選択することが好ましい。例えばこの層数が1層であれば、液滴吐出法を用いればよく、複数層ある場合には、スピンコート法等の方法を用いて基板全面に厚膜の感光性樹脂を形成し、露光,現像によってこれをパターニングすればよい。 As other methods for forming the mask material by coating, other known methods such as spin coating, dip coating, roll coating, curtain coating, and spraying can be used. Since each of these methods has advantages and disadvantages, it is desirable to use them properly depending on the form of the contact hole (opening) to be formed. For example, in the spin coating method, the uniformity of the film thickness is high and the control of the film thickness is relatively easy, but there is a difficulty in terms of material utilization efficiency. On the other hand, in the droplet discharge method, although the material utilization efficiency is high, it is difficult to make a columnar structure with a high aspect ratio. For this reason, in the mask material forming step, it is preferable to select a mask material forming method according to the depth of the contact hole, for example, the number of interlayer insulating films through which the contact hole penetrates. For example, if the number of layers is one, a droplet discharge method may be used. If there are a plurality of layers, a thick photosensitive resin is formed on the entire surface of the substrate using a method such as a spin coating method, and exposure is performed. This may be patterned by development.
また、本発明の電子機器は、上述の方法を用いて製造された半導体装置又は電気光学装置を備えたことを特徴とする。これにより、優れた電気的特性を有する電子機器を提供することが可能となる。また、上述の電気光学装置を表示部に備えることで、表示の高輝度化や低消費電力化が可能となる。 According to another aspect of the invention, there is provided an electronic apparatus including a semiconductor device or an electro-optical device manufactured using the above-described method. Thereby, it is possible to provide an electronic device having excellent electrical characteristics. In addition, by providing the display unit with the above-described electro-optical device, it is possible to increase display brightness and reduce power consumption.
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
[第1実施形態]
図1は本発明の電気光学装置の一実施形態たる液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図2は図1のH−H’線に沿う断面図である。図3は液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
Embodiments according to the present invention will be described below with reference to the drawings.
[First Embodiment]
FIG. 1 is a plan view of a liquid crystal display device according to an embodiment of the electro-optical device of the present invention viewed from the counter substrate side together with each component, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG. It is. FIG. 3 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels formed in a matrix in the image display region of the liquid crystal display device.
In each drawing used in the following description, the scale is different for each layer and each member so that each layer and each member can be recognized on the drawing.
図1及び図2に示すように、本実施形態の液晶表示装置100は、TFTアレイ基板10と対向基板20とがシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶40が封入、保持されている。シール材52には、製造時においてTFTアレイ基板10と対向基板20とを貼り合わせた後に液晶を注入するための液晶注入口55が形成されており、該液晶注入口55は液晶注入後に封止材54により封止されている。なお、対向基板20の内面側には対向電極(共通電極)24が形成され、TFTアレイ基板10の内面側には画素電極14が形成されている。
As shown in FIGS. 1 and 2, in the liquid
シール材52の内側の領域には、遮光性材料からなる周辺見切り(図示略)が形成される一方、シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材206が配設されている。
A peripheral part (not shown) made of a light-shielding material is formed in a region inside the sealing
なお、液晶表示装置100においては、使用する液晶40の種類、すなわちTN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、VAN(Vertical Alignment Nematic)モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。さらに、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の各画素電極14に対向する領域に、例えば赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
In the liquid
このような構造を有する液晶表示装置100の画像表示領域においては、図3に示すように、複数の画素100aがマトリクス状に構成されているとともに、これらの画素100aの各々には、画素スイッチング用の半導体装置、ここではTFT(Thin Film Transistor)30が形成されており、画素信号S1、S2、…、Snを供給する信号線34がTFT30のソースに電気的に接続されている。信号線34に書き込む画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数の信号線34同士に対して、グループ毎に供給するようにしてもよい。また、TFT30のゲートには走査線33が電気的に接続されており、所定のタイミングで、走査線33にパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
In the image display region of the liquid
画素電極14は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、信号線34から供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極14を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図2に示す対向基板20の対向電極24との間で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極14と対向電極との間に形成される液晶容量と並列に保持容量60が付加されている。例えば、画素電極14の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ保持容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
The
次に、液晶表示装置100の要部構成について説明する。図4は、TFTアレイ基板10の画素部を拡大して示す模式図である。
本実施形態のTFT30はトップゲート型の構造を有し、本体となる基板10Aの下層側から順に、半導体膜31,ゲート絶縁膜32,ゲート電極33aが積層されている。すなわち、下地絶縁膜11の上に島状に設けられた半導体膜31の上に、基板全面を覆うようにゲート絶縁膜32が設けられ、このゲート絶縁膜32上に、半導体膜31と対向してゲート電極33aが設けられている。なお、ゲート電極33aは走査線33から分岐する形で設けられており、上記半導体膜31の内、このゲート電極33aと対向する領域がチャネル部31aとして機能する。また、本実施形態では、ゲート電極33aが半導体膜31に対して並列して2つ設けられており、これにより、デュアルゲート型のトランジスタが形成されている。
Next, the configuration of the main part of the liquid
The
また、基板10Aの上には、ゲート絶縁膜32及びゲート電極33aを覆うように層間絶縁膜12が設けられ、この絶縁膜12の上に信号線34が設けられている。この絶縁膜12には、半導体膜31のソース部31bに通じるコンタクトホール12aと、ドレイン部31cに通じるコンタクトホール12bとが設けられており、信号線34は、このコンタクトホール12aと、ゲート絶縁膜32に設けられたコンタクトホール32aとを介して上記ソース部31bに導電接続されている。さらに、基板10Aの上には、層間絶縁膜12,信号線34を覆うように層間絶縁膜13が設けられ、この絶縁膜13の上に画素電極14が設けられている。この絶縁膜13には、絶縁膜12のコンタクトホール12bと連通するコンタクトホール13aが設けられており、画素電極14は、このコンタクトホール13a,12bと、ゲート絶縁膜32に設けられたコンタクトホール32bとを介して上記ドレイン部31cに導電接続されている。そして、上述のように構成された基板には、更に画素電極14,層間絶縁膜13を覆うように、ポリイミド等からなる配向膜15が設けられている。
An interlayer insulating
一方、対向基板20には、ガラスやプラスチック等の透光性基板からなる基板本体20Aの上に、ITO等からなる透光性の対向電極24が設けられ、更にこの電極24上にポリイミド等からなる配向膜25が設けられている。
On the other hand, the counter substrate 20 is provided with a light-transmitting
[液晶装置の製造方法]
次に、第1実施形態の液晶表示装置100の製造方法について説明する。
本実施形態では、図5(a)に示すように、まず、ガラスやプラスチック等からなる基板10Aの表面に多結晶シリコンからなる半導体膜31を形成する。この多結晶シリコン膜31は、次のようにして形成することができる。まず、基板10A上に例えばフッ素樹脂膜などの撥液性の膜(図示せず)を形成する。そして、この撥液膜の素子形成領域(即ち、半導体膜31の形成予定位置)に紫外線などを照射し、素子形成領域の撥液膜を分解除去してパターニングし、撥液バンクとする。その後、素子形成領域に液体水素化ケイ素を塗布して乾燥させる。次に、乾燥させた水素化ケイ素の膜を焼成して熱分解し、アモルファスシリコン膜にする。さらに、基板全体に紫外線を照射して撥液バンクを分解して除去したのち、アモルファスシリコン膜にXeClなどのエキシマレーザを照射してアニールし、アモルファスシリコン膜を多結晶化して多結晶シリコン膜31にする。その後、Vth制御などのために必要に応じて半導体膜31にチャンネルドープを行なう。すなわち、全面に適宜の不純物(例えば、n型導電層を形成する場合はリンイオン)を打ち込んで拡散させる。
[Method of manufacturing liquid crystal device]
Next, a method for manufacturing the liquid
In the present embodiment, as shown in FIG. 5A, first, a
次に、図5(b)に示すように、コンタクトホール(開口部)12a,12bの形成される領域(開口部の形成予定位置)に柱状のマスクピラー(マスク材)71a,71bを形成する。このマスクピラー71a,71bは、例えばインクジェットプリンタのプリンタヘッドのような定量吐出装置を用いて、レジスト等の液体有機材料を塗布し、これを固化することにより形成される。この際、マスクピラー71a,71bの膜厚(高さ)は、層間絶縁膜32の膜厚と同じかそれ以上とする。これにより、マスクピラー71a,71bが層間絶縁膜32内に埋没することを防止できる。また、この工程では、滴下された液体材料が開口部の形成予定位置を超えて周囲に大きく広がるのを防ぐために、滴下前に、予め基板において開口部12a,12bの形成される位置の周囲に撥液処理を施しておくことが望ましい。この撥液処理は、例えばフッ素樹脂等の撥液膜を上記開口部の周囲に形成することによって行なうことができる。
Next, as shown in FIG. 5B, columnar mask pillars (mask materials) 71a and 71b are formed in regions (positions where openings are to be formed) where contact holes (openings) 12a and 12b are to be formed. . The
次に、図5(c)に示すように、マスクピラー71a,71bの周囲、即ち、マスクピラー71a,71bを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜32を形成する。このゲート絶縁膜32は、SOG等の液体絶縁材料を基板全面に塗布し、これを焼成することによっても形成できる。この液体絶縁材料の塗布方法としては、スピンコート法,ディップコート法,ロールコート法,カーテンコート法,スプレー法,液滴吐出法(インクジェット法)等の公知の方法を用いることができる。特にスピンコート法では、遠心力によって液体材料が引き伸ばされるため、膜厚均一性の高い層間絶縁膜が形成される。したがって、本実施形態では、このゲート絶縁膜をスピンコート法により形成している。また、液体絶縁材料としては、上述のSOGの他、ポリシラザンやポリイミド,Low−K材等を使用することができる。
Next, as shown in FIG. 5C, a
この際、マスクピラー71a,71bの上部に液体絶縁材料が付着するのを防ぐために、液体絶縁材料を塗布する前に、予めマスクピラー71a,71bに撥液処理を施しておくことが望ましい。このマスクピラー71a,71bの撥液処理は、四フッ化炭素などのフッ素原子を含むガスを大気圧プラズマによって分解して活性なフッ素単原子やイオンを生成し、この活性なフッ素にマスクピラーを晒すことによって行なうことができる。なお、マスクピラー71a,71bをフッ素原子を含む撥液性のフォトレジストによって形成した場合には、このような撥液処理は不要である。
At this time, in order to prevent the liquid insulating material from adhering to the upper portions of the
次に、図5(d)に示すように、マスクピラー71a,71bを剥離液等を用いて除去する。これにより、ゲート絶縁膜32には、半導体膜31のソース部31b,31cとなる位置にそれぞれ開口部32a,32bが形成される。
次に、図6(a)に示すように、ゲート絶縁膜32上の半導体膜31と対向する位置にゲート電極33aを形成する。この工程では、まず、ゲート絶縁膜32を覆って撥液膜を形成する。そして、マスクを介して基板に紫外線を照射し、走査線33及びゲート電極33a,33aの形成予定位置に配置された撥液膜を分解,除去する。これにより、撥液膜に配線用の溝が形成される。そして、この溝内に有機金属化合物を主成分とする液体配線材料を供給し、これを熱処理して走査線33及びゲート電極33aを形成する。この後、基板全体に紫外線を照射して、残りの撥液膜を分解,除去する。
Next, as shown in FIG. 5D, the
Next, as shown in FIG. 6A, a
次に、ゲート電極33aをマスクとして、半導体膜31のソース部31b,ドレイン部31cに適宜の不純物(例えば、p型導電層を形成する場合はボロンイオン)の打ち込みを行なう。これにより、ゲート電極33aによって遮蔽された半導体膜31の領域にチャネル部31aが形成され、これらのチャネル部31aを挟んで対向する位置にソース部31bとドレイン部31cが形成される。
次に、図6(c)に示すように、スピンコート法等の方法を用いて、ゲート電極33a,ゲート絶縁膜32,半導体膜31を覆うように、基板全体に感光性樹脂であるレジスト72を形成する。この際、ゲート絶縁膜32の上に配置されるレジスト72の膜厚は、層間絶縁膜12の膜厚と同じがそれ以上とする。これにより、後述のマスクピラー72a,72bが層間絶縁膜12内に埋没することを防止できる。
Next, using the
Next, as shown in FIG. 6C, a resist 72, which is a photosensitive resin, is formed on the entire substrate so as to cover the
次に、図6(d)に示すように、このレジスト72を露光,現像して、開口部32a,32bの形成位置にのみレジストを残す。これにより、基板上には、開口部32aの形成位置に、この開口部32aの内部を覆ってゲート絶縁膜32上に突出した柱状のマスクピラー72aが形成され、開口部32bの形成位置には、この開口部32bの内部を覆ってゲート絶縁膜32上に突出した柱状のマスクピラー72bが形成される。
Next, as shown in FIG. 6D, the resist 72 is exposed and developed to leave the resist only at the positions where the
次に、図7(a)に示すように、マスクピラー72a,72bの周囲、即ち、マスクピラー72a,72bを除いた基板の全面に酸化シリコン等からなる層間絶縁膜12を形成する。この層間絶縁膜12は、ゲート絶縁膜32と同様に、液体絶縁材料をスピンコート法等の方法を用いて基板全面に塗布し、これを熱処理することによって形成できる。この際、マスクピラー72a,72bの上部に液体絶縁材料が付着するのを防ぐために、液体絶縁材料を塗布する前に、予めマスクピラー72a,72bに撥液処理を施しておくことが望ましい。なお、マスクピラー72a,72bをフッ素原子を含む撥液性のフォトレジストによって形成した場合には、このような撥液処理は不要である。
次に、図7(b)に示すように、マスクピラー72a,72bを剥離液等を用いて除去する。これにより、層間絶縁膜12には、開口部32aの形成位置に、これと連通する開口部12aが形成され、開口部32bの形成位置に、これと連通する開口部12bが形成される。
Next, as shown in FIG. 7A, an
Next, as shown in FIG. 7B, the
次に、図7(c)に示すように、層間絶縁膜12の上に、開口部32a,12aを介して半導体膜31のソース部31bと導通する信号線34を形成する。この工程では、まず、定量吐出装置を用いて、開口部32a,12a内に有機金属化合物を主成分とした液体コンタクト形成材料を供給し、この液体コンタクト形成材料を焼成,固化することにより、開口部32a,12a内に接続プラグ34aを形成する。この際、液体材料を開口部32a,12a内に確実に充填するために、液体材料を塗布する前に、予め開口部内に親液処理を施しておくことが望ましい。この親液処理は、例えば開口部内に紫外線を照射することによって行なうことができる。次に、層間絶縁膜15を覆って撥液膜を形成し、マスク露光により、この撥液膜に信号線用の溝を形成する。そして、この溝内に有機金属化合物を主成分とする液体配線材料を供給し、これを熱処理して信号線34を形成する。この後、基板全体に紫外線を照射して、残りの撥液膜を分解,除去する。
Next, as shown in FIG. 7C, a
なお、接続プラグ34aは信号線34と同時に形成してもよい。この場合、図7(b)の段階で撥液膜を形成し、マスク露光により、開口部32a,12a及び信号線34の形成予定位置に配置された撥液膜を分解除去する。そして、このようにして形成された撥液膜の溝内及び開口部32a,12aの内部に液体配線材料を供給することで、信号線34と同時に接続プラグ34aを形成することができる。
Note that the connection plug 34 a may be formed simultaneously with the
次に、図8(a)に示すように、スピンコート法等の方法を用いて、信号線34及び層間絶縁膜12を覆うように、基板全体に感光性樹脂であるレジスト73を形成する。この際、層間絶縁膜12上に配置されるレジスト73の膜厚は、層間絶縁膜13の膜厚と同じがそれ以上とする。これにより、後述のマスクピラー73aが層間絶縁膜13内に埋没することを防止できる。
次に、図8(b)に示すように、このレジスト73を露光,現像して、開口部32b,12bの形成位置にのみレジストを残す。これにより、基板上には、開口部32b,12bの内部を覆って層間絶縁膜12の上に突出した柱状のマスクピラー(マスク材)73aが形成される。
Next, as shown in FIG. 8A, a resist 73, which is a photosensitive resin, is formed on the entire substrate so as to cover the
Next, as shown in FIG. 8B, the resist 73 is exposed and developed to leave the resist only at the positions where the
次に、図8(c)に示すように、マスクピラー73aの周囲、即ち、マスクピラー73aを除いた基板の全面に酸化シリコン等からなる層間絶縁膜13を形成する。この層間絶縁膜13は、ゲート絶縁膜32や層間絶縁膜12と同様に、液体絶縁材料をスピンコート法等の方法を用いて塗布し、これを熱処理することによって形成できる。この際、マスクピラー73aの上部に液体絶縁材料が付着するのを防ぐために、液体絶縁材料を塗布する前に、予めマスクピラー73aに撥液処理を施しておくことが望ましい。なお、マスクピラー73aをフッ素原子を含む撥液性のフォトレジストによって形成した場合には、このような撥液処理は不要である。
次に、図9(a)に示すように、マスクピラー73aを剥離液等を用いて除去する。これにより、層間絶縁膜13には、開口部32b,12bの形成位置に、これらと連通する開口部13aが形成される。
Next, as shown in FIG. 8C, an
Next, as shown in FIG. 9A, the
次に、図9(b)に示すように、層間絶縁膜13の上に、開口部32b,12b,13aを介して半導体膜31のドレイン部31cと導通する画素電極14を形成する。この工程では、まず、層間絶縁膜13を覆って撥液膜を形成し、マスク露光により、この撥液膜画素電極用の溝を形成する。そして、定量吐出装置を用いて、この溝内に、例えば透明導電膜を構成するITOの微粉末を有機溶媒に分散させた液体配線材料を供給し、これを熱処理して画素電極14を形成する。この後、基板全体に紫外線を照射して、残りの撥液膜を分解,除去する。なお、この工程では、開口部32b,12b,13a内に配置される導電プラグ14aは、画素電極14と同時に形成されることとなるが、プラグ14aと画素電極14とを異なる導電材料を用いて別工程で形成することも可能である。
Next, as shown in FIG. 9B, the
次に、画素電極14,層間絶縁膜13を覆うように基板全面にポリイミド溶液を塗布し、これを焼成して配向膜15を形成する。
以上により、TFTアレイ基板10が製造される。
Next, a polyimide solution is applied to the entire surface of the substrate so as to cover the
Thus, the
一方、対向基板20については、まず、ガラス等からなる基板本体20Aを用意し、遮光性材料を成膜、パターニングすることにより画素間の遮光膜を形成する。次に、スパッタリング法等により、基板全面にITO等の透明導電性材料を蒸着し、基板本体の表示領域ほぼ全面に対向電極24を形成する。次に、この対向電極24を覆うように基板全面にポリイミド溶液を塗布し、これを焼成して配向膜25を形成する。
以上により、対向基板20が製造される
On the other hand, for the counter substrate 20, first, a
Thus, the counter substrate 20 is manufactured.
次に、このように製造されたTFTアレイ基板10と対向基板20とを、シール材52を介して貼り合わせ、真空注入法により両基板10,20間の空間に液晶を注入し、液晶層40を形成する。これにより、本実施形態の液晶表示装置が完成する。
Next, the
このように本実施形態では、絶縁膜形成前に形成したマスクピラーを絶縁膜形成後に剥離し、これによって生じた穴をコンタクトホールとして利用している。このため、絶縁膜を形成した後に、ドライエッチングによりこれを開口する従来の方法と違って、基板にダメージが生じることはない。特に本方法では、接続を行なう層間の間隔が広くなっても、単にマスク材の高さ(膜厚)を変えるだけで対処できるため、従来のようにエッチング時間が長くなることで、基板へのダメージが大きくなる等の不都合は生じない。
また、本方法ではアスペクト比の大きな開口部を形成できるため、従来のような中継電極を形成する必要もなくなる。このため、開口率の高い明るい表示デバイスを形成することが可能となる。
As described above, in the present embodiment, the mask pillar formed before the formation of the insulating film is peeled off after the formation of the insulating film, and the holes generated thereby are used as contact holes. For this reason, unlike the conventional method of opening the insulating film after the insulating film is formed, the substrate is not damaged. In particular, in this method, even if the interval between the layers to be connected becomes wide, it can be dealt with by simply changing the height (film thickness) of the mask material. There is no inconvenience such as increased damage.
In addition, in this method, since an opening with a large aspect ratio can be formed, it is not necessary to form a relay electrode as in the prior art. For this reason, it becomes possible to form a bright display device having a high aperture ratio.
なお、本実施形態では、全ての開口部をマスクピラーの形成/除去によって形成したが、必ずしも全ての開口部の形成工程でエッチングを禁止する必要はない。つまり、接続を行なう層間の間隔が小さい場合、例えば、層間に配置される絶縁膜が1層しかないような場合には、従来のエッチングを用いた方法であっても、これによって生じる基板へのダメージやデバイスの特性劣化は許容される場合もある。このため、半導体層と画素電極との間に複数層の層間絶縁膜が配置された場合には、半導体層に近い1層又は複数層の層間絶縁膜をエッチング等の方法で開口し、それ以外の層間絶縁膜を上述のマスクピラーの形成/除去によって開口しても、本発明の主眼である、配線の接続信頼性の向上という目的は十分に達成される。このように開口部の形成工程に、一部他の方法を導入する余地を与えることで、工程の自由度を高めることができる。 In this embodiment, all the openings are formed by forming / removing the mask pillars. However, it is not always necessary to prohibit etching in the process of forming all the openings. In other words, when the distance between the layers to be connected is small, for example, when there is only one insulating film disposed between the layers, even if the conventional method using etching is used, the substrate is caused by this. Damage and device characteristic degradation may be tolerated. Therefore, when a plurality of interlayer insulating films are disposed between the semiconductor layer and the pixel electrode, one or more interlayer insulating films close to the semiconductor layer are opened by a method such as etching, and the others Even if the interlayer insulating film is opened by forming / removing the above-described mask pillar, the object of improving the connection reliability of the wiring, which is the main object of the present invention, is sufficiently achieved. In this way, by providing room for introducing another method in the process of forming the opening, the degree of freedom of the process can be increased.
具体的には、図5(d)で示した開口部32a,32bは、従来のドライエッチングで形成してもよい。この場合、ゲート絶縁膜32は、本発明の第1の絶縁膜に該当し、それ以外の絶縁膜12,13は本発明の第2の絶縁膜に該当することとなる。
Specifically, the
[電子機器]
次に、本発明の液晶装置を備えた電子機器の具体例について説明する。
図10は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図10において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は情報処理装置本体、符号1206は上述の液晶装置を用いた表示部を示している。
図10に示す電子機器は、上記実施形態の液晶装置を用いた表示部を備えているので、確実なスイッチングにより高品質な表示が可能となる。
[Electronics]
Next, specific examples of an electronic device including the liquid crystal device of the present invention will be described.
FIG. 10 is a perspective view showing an example of a portable information processing apparatus such as a word processor or a personal computer. 10,
Since the electronic device shown in FIG. 10 includes the display unit using the liquid crystal device of the above-described embodiment, high-quality display can be performed by reliable switching.
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記実施形態で示した電気光学装置の配線構造はほんの一例であり、半導体層31の上に2層或いは4層以上の配線層を設けた構造としてもよい。この場合であっても、配線層間或いは半導体層と配線層とを接続するコンタクトホールの形成方法として、上述したマスクの形成/除去による方法を用いることができる。このような多層配線構造では、接続を行なう配線層の間隔が広くなる程、例えば、接続される配線層間に配置される配線層の数が多くなる程、本発明の効果は大きくなる。
In addition, this invention is not limited to the above-mentioned embodiment, It can implement in various deformation | transformation in the range which does not deviate from the meaning of this invention.
For example, the wiring structure of the electro-optical device described in the above embodiment is merely an example, and a structure in which two or four or more wiring layers are provided on the
また、上記実施形態では、マスクピラーを液滴吐出法やスピンコート法によって形成したが、いずれの方法をとるかは自由に選択することができる。例えば、マスクピラー72a,72bやマスクピラー73aを液滴吐出法により形成することも可能である。しかし、液滴吐出法では、アスペクト比の高い柱状構造物を形成することは難しいため、どのような塗布方法を用いるかは、形成しようとするコンタクトホールの深さによって選択することが好ましい。具体的には、形成するコンタクトホールが浅い場合(例えば、開口部の貫通する層間絶縁膜の層数が1層の場合)には、液滴吐出法を用い、コンタクトホールが深い場合(例えば、開口部の貫通する層間絶縁膜の層数が複数層ある場合)には、スピンコート法等の方法を用いて基板全面に感光性樹脂を形成し、露光,現像によりこれをパターニングすることによって、マスクピラーを形成すればよい。なお、液滴吐出法を用いる場合には、吐出する液体有機材料は、必ずしも感光性の樹脂に限定されず、例えばポリイミド溶液等であってもよい。
Moreover, in the said embodiment, although the mask pillar was formed by the droplet discharge method or the spin coat method, it can select freely which method is taken. For example, the
また、上記実施形態では電気光学装置として液晶表示装置を例に挙げて説明したが、これ以外にも有機EL表示装置や電気泳動表示装置等の種々のデバイスに対して本発明を適用することができる。 In the above embodiment, the liquid crystal display device has been described as an example of the electro-optical device. However, the present invention can be applied to various devices such as an organic EL display device and an electrophoretic display device. it can.
10A…基板、12,13,32・・・絶縁膜、12a,12b,13a,32a,32b・・・開口部、14・・・画素電極(導電層)、30・・・TFT(半導体装置)、31…多結晶シリコン膜(半導体層)、33・・・走査線(導電層)、33a・・・ゲート電極(導電層)、34・・・信号線(導電層)、71a,71b,72a,72b,73a・・・マスクピラー(マスク材)、100・・・液晶表示装置(電気光学装置)、1200・・・電子機器
10A ... substrate, 12, 13, 32 ... insulating film, 12a, 12b, 13a, 32a, 32b ... opening, 14 ... pixel electrode (conductive layer), 30 ... TFT (semiconductor device) 31 ... Polycrystalline silicon film (semiconductor layer) 33 ... Scanning line (conductive layer) 33a ... Gate electrode (conductive layer) 34 ... Signal line (conductive layer) 71a, 71b, 72a , 72b, 73a... Mask pillar (mask material), 100... Liquid crystal display device (electro-optical device), 1200.
Claims (16)
基板上に半導体層を形成する工程と、
この半導体層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、
この絶縁膜の上に上記開口部を介して上記半導体層と導通する導電層を形成する工程とを備え、
上記絶縁膜の形成工程は、
半導体層上の上記所定位置にマスク材を形成する工程と、
このマスク材を除いた基板の全面に絶縁膜を形成する工程と、
上記マスク材を除去することにより、上記絶縁膜に開口部を形成する工程とを有することを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device having a semiconductor layer and a conductive layer stacked via an insulating film,
Forming a semiconductor layer on the substrate;
Forming an insulating film having an opening at a predetermined position on the semiconductor layer;
Forming a conductive layer electrically connected to the semiconductor layer through the opening on the insulating film,
The step of forming the insulating film includes
Forming a mask material at the predetermined position on the semiconductor layer;
Forming an insulating film on the entire surface of the substrate excluding the mask material;
And a step of forming an opening in the insulating film by removing the mask material.
上記絶縁膜の形成工程では、上記マスク材の形成工程,絶縁膜の形成工程,マスク材の除去工程を繰り返し行なうことで、上記複数層の絶縁膜を厚み方向に貫通する開口部を形成することを特徴とする、請求項1記載の半導体装置の製造方法。 A plurality of insulating films are disposed between the semiconductor layer and the conductive layer,
In the insulating film forming step, the mask material forming step, the insulating film forming step, and the mask material removing step are repeatedly performed to form an opening that penetrates the plurality of insulating films in the thickness direction. The method of manufacturing a semiconductor device according to claim 1, wherein:
基板上に半導体層を形成する工程と、
この半導体層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、
この絶縁膜の上に上記開口部を介して導通する導電層を形成する工程とを備え、
上記絶縁膜の形成工程は、
上記半導体層の上に、上記所定位置に開口部を有する第1の絶縁膜を形成する工程と、
基板上の上記所定位置に、上記開口部の内部を覆って上記第1の絶縁膜上に突出するマスク材を形成する工程と、
このマスク材を除いた基板の全面に第2の絶縁膜を形成する工程と、
上記マスク材を除去することにより、上記第2の絶縁膜を厚み方向に貫通し且つ上記第1の絶縁膜の開口部と連通する開口部を形成する工程とを有することを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device having a semiconductor layer and a conductive layer stacked via an insulating film,
Forming a semiconductor layer on the substrate;
Forming an insulating film having an opening at a predetermined position on the semiconductor layer;
Forming a conductive layer that conducts through the opening on the insulating film,
The step of forming the insulating film includes
Forming a first insulating film having an opening at the predetermined position on the semiconductor layer;
Forming a mask material covering the inside of the opening and projecting on the first insulating film at the predetermined position on the substrate;
Forming a second insulating film on the entire surface of the substrate excluding the mask material;
And removing the mask material to form an opening that penetrates the second insulating film in the thickness direction and communicates with the opening of the first insulating film. Device manufacturing method.
上記絶縁膜の形成工程では、上記第1の絶縁膜の形成工程後に、上記第1の絶縁膜の開口部にマスク材の形成工程,第2の絶縁膜の形成工程,マスク材の除去工程を繰り返すことにより、上記半導体層と導電層との間に配置される複数層の絶縁膜を連通する開口部を形成することを特徴とする、請求項3記載の半導体装置の製造方法。 A plurality of insulating films are disposed between the semiconductor layer and the conductive layer,
In the insulating film forming step, after the first insulating film forming step, a mask material forming step, a second insulating film forming step, and a mask material removing step are performed in the opening of the first insulating film. 4. The method of manufacturing a semiconductor device according to claim 3, wherein an opening for communicating a plurality of insulating films disposed between the semiconductor layer and the conductive layer is formed by repeating.
基板上に半導体層を形成する工程と、
この半導体層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、
この絶縁膜の上に上記開口部を介して導通する画素電極を形成する工程とを備え、
上記絶縁膜の形成工程は、
半導体層の上記所定位置にマスク材を形成する工程と、
このマスク材を除いた基板の全面に絶縁膜を形成する工程と、
上記マスク材を除去することにより、上記絶縁膜に開口部を形成する工程とを有することを特徴とする、電気光学装置の製造方法。 A method of manufacturing an electro-optical device having a semiconductor layer and a pixel electrode stacked via an insulating film,
Forming a semiconductor layer on the substrate;
Forming an insulating film having an opening at a predetermined position on the semiconductor layer;
Forming a pixel electrode that conducts through the opening on the insulating film,
The step of forming the insulating film includes
Forming a mask material at the predetermined position of the semiconductor layer;
Forming an insulating film on the entire surface of the substrate excluding the mask material;
And a step of forming an opening in the insulating film by removing the mask material.
上記絶縁膜の形成工程では、上記マスク材の形成工程,絶縁膜の形成工程,マスク材の除去工程を繰り返し行なうことで、上記複数層の絶縁膜を厚み方向に貫通する開口部形成することを特徴とする、請求項8記載の電気光学装置の製造方法。 A plurality of insulating films are disposed between the semiconductor layer and the pixel electrode,
In the insulating film forming step, the mask material forming step, the insulating film forming step, and the mask material removing step are repeated to form an opening that penetrates the plurality of insulating films in the thickness direction. The method of manufacturing an electro-optical device according to claim 8.
基板上に半導体層を形成する工程と、
この半導体層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、
この絶縁膜の上に上記開口部を介して導通する画素電極を形成する工程とを備え、
上記絶縁膜の形成工程は、
上記半導体層の上に、上記所定位置に開口部を有する第1の絶縁膜を形成する工程と、
基板上の上記所定位置に、上記開口部の内部を覆って上記第1の絶縁膜上に突出するマスク材を形成する工程と、
このマスク材を除いた基板の全面に第2の絶縁膜を形成する工程と、
上記マスク材を除去することにより、上記第2の絶縁膜を厚み方向に貫通し且つ上記第1の絶縁膜の開口部と連通する開口部を形成する工程とを有することを特徴とする、電気光学装置の製造方法。 A method of manufacturing an electro-optical device having a semiconductor layer and a pixel electrode stacked via an insulating film,
Forming a semiconductor layer on the substrate;
Forming an insulating film having an opening at a predetermined position on the semiconductor layer;
Forming a pixel electrode that conducts through the opening on the insulating film,
The step of forming the insulating film includes
Forming a first insulating film having an opening at the predetermined position on the semiconductor layer;
Forming a mask material covering the inside of the opening and projecting on the first insulating film at the predetermined position on the substrate;
Forming a second insulating film on the entire surface of the substrate excluding the mask material;
And removing the mask material to form an opening that penetrates the second insulating film in the thickness direction and communicates with the opening of the first insulating film. Manufacturing method of optical device.
上記絶縁膜の形成工程では、上記第1の絶縁膜の形成工程後に、上記マスク材の形成工程,第2の絶縁膜の形成工程,マスク材の除去工程を繰り返すことにより、上記半導体層と導電層との間に配置される複数層の絶縁膜を連通する開口部を形成することを特徴とする、請求項10記載の電気光学装置の製造方法。 A plurality of insulating films are disposed between the semiconductor layer and the pixel electrode,
In the insulating film forming step, after the first insulating film forming step, the mask material forming step, the second insulating film forming step, and the mask material removing step are repeated, whereby the semiconductor layer and the conductive layer are electrically conductive. 11. The method of manufacturing an electro-optical device according to claim 10, wherein an opening that communicates with a plurality of insulating films disposed between the layers is formed.
An electronic apparatus comprising the electro-optical device manufactured using the method according to claim 8.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282578A JP2005051105A (en) | 2003-07-30 | 2003-07-30 | Method of manufacturing semiconductor device and electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282578A JP2005051105A (en) | 2003-07-30 | 2003-07-30 | Method of manufacturing semiconductor device and electro-optical device, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005051105A true JP2005051105A (en) | 2005-02-24 |
Family
ID=34267754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003282578A Withdrawn JP2005051105A (en) | 2003-07-30 | 2003-07-30 | Method of manufacturing semiconductor device and electro-optical device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005051105A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261664A (en) * | 2005-03-18 | 2006-09-28 | Kovio Inc | Mos transistor with laser-patterned metal gate and method for forming the transistor |
JP2006261240A (en) * | 2005-03-15 | 2006-09-28 | Seiko Epson Corp | Board for electronic device, manufacturing method thereof, display apparatus and electronic apparatus |
JP2010123655A (en) * | 2008-11-18 | 2010-06-03 | Konica Minolta Holdings Inc | Method of manufacturing organic thin-film transistor array, and the organic thin-film transistor array |
JP2014227592A (en) * | 2013-05-27 | 2014-12-08 | 株式会社ミマキエンジニアリング | Production method of colored article of aluminum material, coloring method, and liquid discharge device |
US9975372B2 (en) | 2016-06-21 | 2018-05-22 | Charles White | Multi-dimensional art works and methods |
-
2003
- 2003-07-30 JP JP2003282578A patent/JP2005051105A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261240A (en) * | 2005-03-15 | 2006-09-28 | Seiko Epson Corp | Board for electronic device, manufacturing method thereof, display apparatus and electronic apparatus |
JP2006261664A (en) * | 2005-03-18 | 2006-09-28 | Kovio Inc | Mos transistor with laser-patterned metal gate and method for forming the transistor |
JP2010123655A (en) * | 2008-11-18 | 2010-06-03 | Konica Minolta Holdings Inc | Method of manufacturing organic thin-film transistor array, and the organic thin-film transistor array |
JP2014227592A (en) * | 2013-05-27 | 2014-12-08 | 株式会社ミマキエンジニアリング | Production method of colored article of aluminum material, coloring method, and liquid discharge device |
US9975372B2 (en) | 2016-06-21 | 2018-05-22 | Charles White | Multi-dimensional art works and methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2022199062A1 (en) | Display apparatus, and display panel and manufacturing method therefor | |
US7173372B2 (en) | Flat panel display device with power supply layer | |
KR100470890B1 (en) | Thin film transistor, active matrix substrate, method of making the substrate, and display device | |
US20080265254A1 (en) | Thin film transistor array substrate, method of manufacturing same, and display device | |
US7371624B2 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
US7754541B2 (en) | Display device and method of producing the same | |
US8355195B2 (en) | Electrophoretic display device and electronic apparatus | |
JP7079548B2 (en) | Manufacturing method of array board, display device and array board | |
US10431602B2 (en) | Array substrate, display panel, and display apparatus | |
US20080283841A1 (en) | Tft substrate and manufacturing method, and display device with the same | |
KR101320787B1 (en) | Substrate and process for production thereof, and display device | |
KR100653467B1 (en) | Method for manufacturing tft-lcd | |
US20050158981A1 (en) | Method of fabricating display panel | |
KR101058458B1 (en) | Array substrate for liquid crystal display device using low molecular organic semiconductor material and manufacturing method thereof | |
US7688419B2 (en) | Thin film transistor array substrate structures and fabrication method thereof | |
JP5324758B2 (en) | Thin film transistor, display device, and manufacturing method thereof | |
JP2005051105A (en) | Method of manufacturing semiconductor device and electro-optical device, and electronic apparatus | |
KR20040061292A (en) | A method of fabricating liquid crystal display device | |
US20160315103A1 (en) | Array substrate, method for fabricating the same, and display device | |
US6274886B1 (en) | Thin-film-transistor-array substrate and liquid-crystal display device | |
US8435722B2 (en) | Method for fabricating liquid crystal display device | |
KR20140085771A (en) | Thin film transistor panel and method for manufacturing the same | |
KR100774258B1 (en) | Ink-jetting type Space for Liquid Crystal Display Device | |
JP2004157151A (en) | Display device matrix substrate and its manufacturing method | |
KR100634828B1 (en) | Method of Fabricating Liquid Crystal Display Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |