【０００１】
【発明の属する技術分野】
この発明は、マルチメディア再生装置に関する。この発明は特に、マルチメディア再生のための回路構成に関する。
【０００２】
【従来の技術】
近年、動画やゲームをはじめとするマルチメディアを再生または実行可能な複合デジタル機器が開発されている。
【０００３】
【発明が解決しようとする課題】
上記の複合デジタル機器は、様々なメディアに対応すべくそれぞれを再生するための回路を単純に一つの機器に搭載するだけでは、ハードウェア構成およびその動作において効率化が図れない。
【０００４】
本発明者は以上の認識に基づき本発明をなしたもので、その目的は、マルチメディア再生においてハードウェア構成およびその動作を効率化することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するための手段は、以下のいずれかであってもよい。
１． 複数の主目的のために機能するマルチメディア再生装置であって、
第１の主目的のために設けられた第１中央演算処理装置（以下、適宜「第１メインＣＰＵ」と表記する）と、これに関連して機能する素子を接続する第１メインバスと、を有する第１メインユニットと、
第２の主目的のために設けられた第２中央演算処理装置（以下、適宜「第２メインＣＰＵ」と表記する）と、これに関連して機能する素子を接続する第２メインバスと、を有する第２メインユニットと、を備え、
前記第１中央演算処理装置は、前記第１メインユニットの動作状況に応じて前記第２中央演算処理装置の電源をオンオフ制御し、前記第２中央演算処理装置は、前記第２メインユニットの動作状況に応じて前記第１中央演算処理装置の電源をオンオフ制御することを特徴とするマルチメディア再生装置。
なお、電源をオフする代わりに、第１および第２中央演算処理装置のクロックを停止またはクロック周波数を下げることにより、電源をオフするときと実質的に同様の省電力効果を図ってもよい。
【０００６】
２． 前記第１メインユニットは、周辺バスと接続される入出力ポートを含む第１ダイレクトメモリアクセスコントローラ（以下、適宜「第１ＤＭＡＣ」と表記する）を有し、
前記第２メインユニットは、周辺バスと接続される入出力ポートを含む第２ダイレクトメモリアクセスコントローラ（以下、適宜「第２ＤＭＡＣ」と表記する）を有することを特徴とする１．に記載のマルチメディア再生装置。
なお、ここでいう周辺バスは、例えばＩ／Ｏバスでもよい。
【０００７】
３． 前記第１ダイレクトメモリアクセスコントローラは、前記第１メインバスに接続される入出力ポートと前記第２メインバスに接続される入出力ポートとを含み、前記第２ダイレクトメモリアクセスコントローラは、前記第２メインバスに接続される入出力ポートと前記第１メインバスに接続される入出力ポートとを含むとともに、これら第１および第２ダイレクトメモリアクセスコントローラは前記第１メインバスと第２メインバスとの間におけるデータ転送の際にそれぞれ双方向バッファとして機能することを特徴とする１．または２．に記載のマルチメディア再生装置。
【０００８】
４． 前記第１メインユニットは第１メモリを有し、前記第２メインユニットは第２メモリを有し、
前記第１中央演算処理装置および第２中央演算処理装置は、一方の電源がオフのときにそれ以降の処理に必要なデータを他方が属するメインユニット内のメモリである前記第１メモリまたは第２メモリに待避させることを特徴とする１．〜３．のいずれかに記載のマルチメディア再生装置。
【０００９】
５． 前記第１メインユニットおよび第２メインユニットは、その動作状況に応じて他方のユニット全体の電源をオンオフ制御することを特徴とする１．〜４．のいずれかに記載のマルチメディア再生装置。
【００１０】
６． 外部記録媒体との間でデータの読込または書込を処理するドライバ回路と、前記データの暗号化または復号を処理する暗号処理回路と、を含むセキュリティ処理ユニットを有するマルチメディア再生装置。
【００１１】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システム、コンピュータプログラム、コンピュータプログラムを格納した記録媒体、データ構造などの間で相互に置換したものもまた、本発明の態様として有効である。
【００１２】
【発明の実施の形態】
本発明の実施の形態におけるマルチメディア再生装置は、静止画、動画、音楽、ゲームなどの複数のメディアにわたる複数のコンテンツを再生または実行できる複合機器である。この複合機器はいわゆるポータブル型の機器であり、省電力化の要求が特に高い。
【００１３】
図１は、マルチメディア再生装置の基本構成を示す。マルチメディア再生装置１０は、第１メインユニット２０、第２メインユニット５０、Ｉ／Ｏバス８０、クロックユニット８２、Ｉ／Ｏユニット８８、拡張バス９０、セキュリティ処理ユニット９２を備える。
【００１４】
第１メインユニット２０は、第１メインバス２２、第１メインメモリ２４、描画処理ユニット２６、第１ＤＭＡＣ２８、第１メインＣＰＵ３０、ベクトル演算回路３６、ＦＰＵ３８を有する。第１メインバス２２は、第１メインユニット２０内の各部に接続され、各部間を高速にデータ転送する。第１メインメモリ２４には、第１の主目的のプログラム、例えばゲームのプログラムが格納されるとともに、そのプログラムの実行に必要なデータがさらに格納される。第１メインメモリ２４に格納されたプログラムは第１メインＣＰＵ３０により実行される。第１メインＣＰＵ３０は、データキャッシュ３２および命令キャッシュ３４を含み、特に必要性の高い命令を命令キャッシュ３４へ格納し、特に必要性の高いデータをデータキャッシュ３２に格納する。
【００１５】
ベクトル演算回路３６は、第１メインＣＰＵ３０の指示にしたがい、透視変換などのジオメトリ演算を処理する。ＦＰＵ３８は、浮動小数点演算を処理する。描画処理ユニット２６は、第１メインＣＰＵ３０から受け取る描画命令を元にポリゴン描画を処理する。描画処理ユニット２６は、ビデオメモリとしてのＶＲＡＭ２７を含む。第１ＤＭＡＣ２８は、第１メインバス２２と接続された入出力ポートとＩ／Ｏバス８０に接続された入出力ポートを含み、第１メインバス２２とＩ／Ｏバス８０の間でデータを転送する。第１ＤＭＡＣ２８は、第２メインバス５２と接続された入出力ポートをさらに含み、第１メインバス２２と第２メインバス５２の間で双方向バッファとして機能する。
【００１６】
第２メインユニット５０は、第２メインバス５２、第２ＤＭＡＣ５４、ＭＰＥＧデコーダ５６、音声処理ユニット５８、第２メインＣＰＵ６０、第２メインメモリ６６を有する。第２メインバス５２は、第２メインユニット５０内の各部に接続されて各部間を高速にデータ転送する。第２メインメモリ６６には、第２の主目的のプログラム、例えば動画再生のプログラムが格納されるとともに、そのプログラムの実行に必要なデータがさらに格納される。第２メインメモリ６６に格納されたプログラムは第２メインＣＰＵ６０により実行される。第２メインＣＰＵ６０は、データキャッシュ６２および命令キャッシュ６４を含み、特に必要性の高い命令を命令キャッシュ６４へ格納し、特に必要性の高いデータをデータキャッシュ６２に格納する。
【００１７】
ＭＰＥＧデコーダ５６は、第２メインＣＰＵ６０の指示にしたがい、ＭＰＥＧ形式で符号化された画像データを復号する。音声処理ユニット５８は、音声データを復号処理する。第２ＤＭＡＣ５４は、第２メインバス５２と接続された入出力ポートとＩ／Ｏバス８０に接続された入出力ポートを含み、第２メインバス５２とＩ／Ｏバス８０の間でデータを転送する。第２ＤＭＡＣ５４は、第１メインバス２２と接続された入出力ポートをさらに含み、第２メインバス５２と第１メインバス２２の間で双方向バッファとして機能する。
【００１８】
Ｉ／Ｏバス８０は、第１ＤＭＡＣ２８または第２ＤＭＡＣ５４と、クロックユニット８２、Ｉ／Ｏユニット８８、拡張バス９０、またはセキュリティ処理ユニット９２との間で、データを転送するバスである。クロックユニット８２は、時間を計測するタイマ８４と実時間を刻む実時間クロック８６とを含む。Ｉ／Ｏユニット８８は、複数の汎用Ｉ／Ｏインタフェイスを含む。拡張バス９０は、拡張用デバイスを追加するためのバスである。セキュリティ処理ユニット９２は、光ディスクなどの外部記録媒体との間でデータを読込または書込するドライブ装置と接続される。セキュリティ処理ユニット９２は、暗号処理部９４、シリアルＩ／Ｏ９６を含む。暗号処理部９４は、データの暗号化および復号を処理する。シリアルＩ／Ｏ９６は、暗号処理部９４で暗号化したデータを外部記録媒体のドライブ装置へ転送するとともに、そのドライブ装置が外部記録媒体から読み込んだデータを暗号処理部９４へ転送する。このように、外部記録媒体との間で読込または書込するデータをその読込または書込の際にすべてハードウェア的に暗号化または復号することにより、データの安全性を高めることができる。
【００１９】
以上の構成による動作を説明する。マルチメディア再生装置１０の電源が投入されると、図示しないＲＯＭからブートプログラムが第１メインメモリ２４に読み込まれ、その第１メインＣＰＵ３０によりブートシークエンスが開始される。図示しないスロットに外部記録媒体が挿入されると、セキュリティ処理ユニット９２は外部記録媒体からデータの読込を開始する。
【００２０】
セキュリティ処理ユニット９２により外部記録媒体から読み出されて復号されたデータの少なくとも一部が第１メインメモリ２４に書き込まれ、そのデータがどのタイプのメディアであるかを第１メインＣＰＵ３０が判断する。そのデータがＭＰＥＧ形式のデータの場合、第１メインＣＰＵ３０は第２メインＣＰＵ６０の電源をオンする制御を行い、外部記録媒体に格納されたデータに関する再生処理を第２メインＣＰＵ６０に委譲する。その後、第１メインＣＰＵ３０の電源はオフされる。それ以降、第２メインＣＰＵ６０の指示の下、セキュリティ処理ユニット９２により外部記録媒体から読み出されたＭＰＥＧデータは第２メインメモリ６６へ格納されてＭＰＥＧデコーダ５６により動画フレームへと復号される。復号された動画フレームは第２メインＣＰＵ６０によって順次再生される。
【００２１】
第２メインＣＰＵ６０が動画を再生しているとき、ユーザによりメニュー画面の表示が指示された場合、第２メインＣＰＵ６０は第１メインＣＰＵ３０の電源をオンする制御を行い、第１メインＣＰＵ３０はメニュー画面の表示およびメニュー画面上の処理を開始する。メニュー画面におけるユーザの指示により第１メインＣＰＵ３０のみの処理に切り替えられるまでは、第２メインＣＰＵ６０のオン状態は続行される。
【００２２】
一方、セキュリティ処理ユニット９２により外部記録媒体から読み出されて復号されたデータがゲームプログラムであった場合、第１メインＣＰＵ３０はそのプログラムの実行を開始し、第２メインＣＰＵ６０の電源オフはそのまま維持される。第１メインＣＰＵ３０が実行するプログラムにおいて動画再生が指示された場合、第１メインＣＰＵ３０は第２メインＣＰＵ６０の電源をオンする制御を行う。その後、第２メインＣＰＵ６０は動画の再生処理を開始し、必要に応じて第１メインＣＰＵ３０の動作は続行され、第１メインＣＰＵ３０による描画画像と第２メインＣＰＵ６０による再生画像とが重畳されて表示される。
【００２３】
第１メインＣＰＵ３０は、その電源がオフされる際に第２メインユニット５０においてそれ以降の処理に必要とされるデータを第１メインメモリ２４から第２メインメモリ６６へ待避させてもよい。同様に、第２メインＣＰＵ６０は、その電源がオフされる際に第１メインユニット２０においてそれ以降の処理に必要とされるデータを第２メインメモリ６６から第１メインメモリ２４へ待避させてもよい。
【００２４】
第１メインＣＰＵ３０の電源をオフする場合、第２メインＣＰＵ６０は第１メインＣＰＵ３０を含む第１メインユニット２０全体の電源をオフする制御を実行してもよい。同様に、第２メインＣＰＵ６０の電源をオフする場合、第１メインＣＰＵ３０は第２メインＣＰＵ６０を含む第２メインユニット５０全体の電源をオフする制御を実行してもよい。
【００２５】
このように、第１メインＣＰＵ３０または第２メインＣＰＵ６０の電源を適宜オフすることにより省電力化を図ることができる。また、第１メインユニット２０または第２メインユニット５０の全体の電源をオフする場合には省電力効果をさらに高めることができる。
【００２６】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、その各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を説明する。
【００２７】
実施の形態では、第１ＤＭＡＣ２８および第２ＤＭＡＣ５４を双方向バッファとして機能させる旨説明した。変形例においては、第１ＤＭＡＣ２８および第２ＤＭＡＣ５４の少なくとも一部をトランスファゲートの形で実現させてもよい。第１メインメモリ２４および第２メインメモリ６６は１チップで構成されてもよく、その場合、全体のメモリセルのうち１／２の領域ごとに電源制御できる構成としてもよい。
【００２８】
マルチメディア再生装置１０を全体として１チップで構成してもよい。その場合、マルチメディア再生装置１０と外部記録媒体の間で入出力されるデータはすべて必ずこのチップ内にて暗号化処理または復号処理を介することとなるので、暗号化されていないデータが外部から盗み見されない。
【００２９】
【発明の効果】
本発明によれば、マルチメディア再生における回路構成または動作の効率を高めることができる。
【図面の簡単な説明】
【図１】マルチメディア再生装置の基本構成を示す図である。
【符号の説明】
１０ マルチメディア再生装置、 ２０ 第１メインユニット、 ２２ 第１メインバス、 ２４ 第１メインメモリ、 ２８ 第１ＤＭＡＣ、 ３０ 第１メインＣＰＵ、 ５０ 第２メインユニット、 ５２ 第２メインバス、 ５４第２ＤＭＡＣ、 ６０ 第２メインＣＰＵ、 ６６ 第２メインメモリ、 ８０ Ｉ／Ｏバス、 ９２ セキュリティ処理ユニット、 ９４ 暗号処理部、 ９６ シリアルＩ／Ｏ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multimedia playback device. The present invention particularly relates to a circuit configuration for multimedia reproduction.
[0002]
[Prior art]
In recent years, composite digital devices capable of playing or executing multimedia such as moving images and games have been developed.
[0003]
[Problems to be solved by the invention]
The above-described composite digital device cannot be improved in efficiency in hardware configuration and operation simply by installing a circuit for reproducing each of them in order to support various media.
[0004]
The present inventor has made the present invention based on the above recognition, and an object thereof is to improve the hardware configuration and the operation thereof in multimedia reproduction.
[0005]
[Means for Solving the Problems]
The means for solving the above-described problems may be any of the following.
1. A multimedia playback device that serves multiple primary purposes,
A first central processing unit (hereinafter referred to as “first main CPU” as appropriate) provided for a first main purpose, and a first main bus for connecting elements functioning in connection therewith, A first main unit having:
A second central processing unit (hereinafter referred to as “second main CPU” as appropriate) provided for the second main purpose, and a second main bus for connecting elements functioning in connection therewith, A second main unit having
The first central processing unit performs on / off control of the power supply of the second central processing unit according to the operating state of the first main unit, and the second central processing unit controls the operation of the second main unit. A multimedia playback apparatus, wherein the first central processing unit is turned on and off according to a situation.
Instead of turning off the power supply, the same power saving effect as that when turning off the power supply may be achieved by stopping the clock of the first and second central processing units or lowering the clock frequency.
[0006]
2. The first main unit includes a first direct memory access controller (hereinafter referred to as “first DMAC” as appropriate) including an input / output port connected to a peripheral bus.
The second main unit includes a second direct memory access controller (hereinafter referred to as “second DMAC” as appropriate) including an input / output port connected to a peripheral bus. The multimedia playback device described in 1.
The peripheral bus here may be, for example, an I / O bus.
[0007]
3. The first direct memory access controller includes an input / output port connected to the first main bus and an input / output port connected to the second main bus, and the second direct memory access controller includes the second direct memory access controller. In addition to an input / output port connected to the main bus and an input / output port connected to the first main bus, the first and second direct memory access controllers are connected to the first main bus and the second main bus. It functions as a bi-directional buffer at the time of data transfer between the two. Or 2. The multimedia playback device described in 1.
[0008]
4). The first main unit has a first memory, the second main unit has a second memory,
The first central processing unit and the second central processing unit are the first memory or the second memory which is a memory in the main unit to which the other belongs data necessary for subsequent processing when one of the power supplies is off. 1. It is saved in a memory. ~ 3. The multimedia playback device according to any one of the above.
[0009]
5. The first main unit and the second main unit perform on / off control of the power supply of the entire other unit according to the operation status thereof. ~ 4. The multimedia playback device according to any one of the above.
[0010]
6). A multimedia reproducing apparatus having a security processing unit including a driver circuit that processes reading or writing of data with an external recording medium, and an encryption processing circuit that processes encryption or decryption of the data.
[0011]
It should be noted that any combination of the above-described constituent elements, or the constituent elements and expressions of the present invention may be mutually replaced between methods, apparatuses, systems, computer programs, recording media storing computer programs, data structures, etc. This is effective as an embodiment of the present invention.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
The multimedia playback device according to the embodiment of the present invention is a composite device that can play back or execute a plurality of contents over a plurality of media such as still images, moving images, music, and games. This composite device is a so-called portable device, and there is a particularly high demand for power saving.
[0013]
FIG. 1 shows a basic configuration of a multimedia playback apparatus. The multimedia playback apparatus 10 includes a first main unit 20, a second main unit 50, an I / O bus 80, a clock unit 82, an I / O unit 88, an expansion bus 90, and a security processing unit 92.
[0014]
The first main unit 20 includes a first main bus 22, a first main memory 24, a drawing processing unit 26, a first DMAC 28, a first main CPU 30, a vector calculation circuit 36, and an FPU 38. The first main bus 22 is connected to each part in the first main unit 20 and transfers data between each part at high speed. The first main memory 24 stores a first main purpose program, for example, a game program, and further stores data necessary for executing the program. The program stored in the first main memory 24 is executed by the first main CPU 30. The first main CPU 30 includes a data cache 32 and an instruction cache 34, stores particularly highly necessary instructions in the instruction cache 34, and stores particularly highly necessary data in the data cache 32.
[0015]
The vector calculation circuit 36 processes geometry calculation such as perspective transformation in accordance with an instruction from the first main CPU 30. The FPU 38 handles floating point operations. The drawing processing unit 26 processes polygon drawing based on a drawing command received from the first main CPU 30. The drawing processing unit 26 includes a VRAM 27 as a video memory. The first DMAC 28 includes an input / output port connected to the first main bus 22 and an input / output port connected to the I / O bus 80, and transfers data between the first main bus 22 and the I / O bus 80. . The first DMAC 28 further includes an input / output port connected to the second main bus 52, and functions as a bidirectional buffer between the first main bus 22 and the second main bus 52.
[0016]
The second main unit 50 includes a second main bus 52, a second DMAC 54, an MPEG decoder 56, an audio processing unit 58, a second main CPU 60, and a second main memory 66. The second main bus 52 is connected to each part in the second main unit 50 and transfers data between the parts at high speed. The second main memory 66 stores a second main purpose program, for example, a moving image reproduction program, and further stores data necessary for executing the program. The program stored in the second main memory 66 is executed by the second main CPU 60. The second main CPU 60 includes a data cache 62 and an instruction cache 64, stores particularly highly necessary instructions in the instruction cache 64, and stores particularly highly necessary data in the data cache 62.
[0017]
The MPEG decoder 56 decodes the image data encoded in the MPEG format according to the instruction of the second main CPU 60. The audio processing unit 58 decodes the audio data. The second DMAC 54 includes an input / output port connected to the second main bus 52 and an input / output port connected to the I / O bus 80, and transfers data between the second main bus 52 and the I / O bus 80. . The second DMAC 54 further includes an input / output port connected to the first main bus 22, and functions as a bidirectional buffer between the second main bus 52 and the first main bus 22.
[0018]
The I / O bus 80 is a bus that transfers data between the first DMAC 28 or the second DMAC 54 and the clock unit 82, I / O unit 88, expansion bus 90, or security processing unit 92. The clock unit 82 includes a timer 84 that measures time and a real-time clock 86 that records real time. The I / O unit 88 includes a plurality of general purpose I / O interfaces. The expansion bus 90 is a bus for adding an expansion device. The security processing unit 92 is connected to a drive device that reads or writes data with an external recording medium such as an optical disk. The security processing unit 92 includes an encryption processing unit 94 and a serial I / O 96. The encryption processing unit 94 processes data encryption and decryption. The serial I / O 96 transfers the data encrypted by the encryption processing unit 94 to the drive device of the external recording medium, and transfers the data read by the drive device from the external recording medium to the encryption processing unit 94. As described above, the security of data can be improved by encrypting or decrypting all data to be read or written with respect to the external recording medium by hardware at the time of reading or writing.
[0019]
The operation of the above configuration will be described. When the multimedia playback device 10 is turned on, a boot program is read from a ROM (not shown) into the first main memory 24, and the first main CPU 30 starts a boot sequence. When an external recording medium is inserted into a slot (not shown), the security processing unit 92 starts reading data from the external recording medium.
[0020]
At least a part of the data read from the external recording medium and decrypted by the security processing unit 92 is written into the first main memory 24, and the first main CPU 30 determines which type of media the data is. If the data is MPEG format data, the first main CPU 30 performs control to turn on the power of the second main CPU 60, and delegates reproduction processing relating to data stored in the external recording medium to the second main CPU 60. Thereafter, the power of the first main CPU 30 is turned off. Thereafter, under the instruction of the second main CPU 60, the MPEG data read from the external recording medium by the security processing unit 92 is stored in the second main memory 66 and decoded into a moving image frame by the MPEG decoder 56. The decoded moving image frames are sequentially reproduced by the second main CPU 60.
[0021]
When the user is instructed to display the menu screen while the second main CPU 60 is playing back a moving image, the second main CPU 60 performs control to turn on the power of the first main CPU 30, and the first main CPU 30 controls the menu screen. Display and start processing on the menu screen. The on-state of the second main CPU 60 is continued until the process is switched to only the first main CPU 30 according to the user instruction on the menu screen.
[0022]
On the other hand, when the data read from the external recording medium and decrypted by the security processing unit 92 is a game program, the first main CPU 30 starts executing the program, and the power-off of the second main CPU 60 is maintained as it is. Is done. When moving image reproduction is instructed in the program executed by the first main CPU 30, the first main CPU 30 performs control to turn on the power of the second main CPU 60. Thereafter, the second main CPU 60 starts the reproduction process of the moving image, the operation of the first main CPU 30 is continued as necessary, and the rendered image by the first main CPU 30 and the reproduced image by the second main CPU 60 are superimposed and displayed. Is done.
[0023]
The first main CPU 30 may save data required for subsequent processing in the second main unit 50 from the first main memory 24 to the second main memory 66 when the power is turned off. Similarly, the second main CPU 60 may save data required for subsequent processing in the first main unit 20 from the second main memory 66 to the first main memory 24 when the power is turned off. Good.
[0024]
When the power of the first main CPU 30 is turned off, the second main CPU 60 may execute control for turning off the power of the entire first main unit 20 including the first main CPU 30. Similarly, when the power of the second main CPU 60 is turned off, the first main CPU 30 may execute control for turning off the power of the entire second main unit 50 including the second main CPU 60.
[0025]
Thus, power saving can be achieved by appropriately turning off the power of the first main CPU 30 or the second main CPU 60. Further, when the entire power source of the first main unit 20 or the second main unit 50 is turned off, the power saving effect can be further enhanced.
[0026]
The present invention has been described based on the embodiments. This embodiment is an exemplification, and it is understood by those skilled in the art that various modifications can be made to each component and combination of processing processes, and such modifications are within the scope of the present invention. Hereinafter, modified examples will be described.
[0027]
In the embodiment, it has been described that the first DMAC 28 and the second DMAC 54 function as bidirectional buffers. In a modification, at least a part of the first DMAC 28 and the second DMAC 54 may be realized in the form of a transfer gate. The first main memory 24 and the second main memory 66 may be configured by one chip, and in this case, the power supply control may be performed for each half of the entire memory cells.
[0028]
The multimedia playback device 10 may be configured as a single chip as a whole. In that case, since all data input / output between the multimedia playback apparatus 10 and the external recording medium is always subjected to encryption processing or decryption processing in this chip, unencrypted data is externally transmitted. I can't see it.
[0029]
【The invention's effect】
According to the present invention, the efficiency of circuit configuration or operation in multimedia playback can be increased.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a basic configuration of a multimedia playback device.
[Explanation of symbols]
10 multimedia playback device, 20 first main unit, 22 first main bus, 24 first main memory, 28 first DMAC, 30 first main CPU, 50 second main unit, 52 second main bus, 54 second DMAC, 60 second main CPU, 66 second main memory, 80 I / O bus, 92 security processing unit, 94 encryption processing unit, 96 serial I / O.
