JP2005045573A - Sdh transmission method and apparatus - Google Patents
Sdh transmission method and apparatus Download PDFInfo
- Publication number
- JP2005045573A JP2005045573A JP2003278047A JP2003278047A JP2005045573A JP 2005045573 A JP2005045573 A JP 2005045573A JP 2003278047 A JP2003278047 A JP 2003278047A JP 2003278047 A JP2003278047 A JP 2003278047A JP 2005045573 A JP2005045573 A JP 2005045573A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- unit
- sdh transmission
- sdh
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
本発明は信号伝送システムに関し、特にSDH(Synchronous Digital Hierarchy)又はSONET(Synchronous Optical Network)等のITU−Tに準拠するSDH伝送方法および装置に関する。 The present invention relates to a signal transmission system, and more particularly to an SDH transmission method and apparatus conforming to ITU-T such as SDH (Synchronous Digital Hierarchy) or SONET (Synchronous Optical Network).
SDHは、1988年にITU−T(国際電気通信連合電気通信標準化部門)が制定した国際標準のデジタル伝送多重化構成技術である。このSDHは、156Mbpsを基本として156Mbps×N(整数)の速度のデジタル伝送システムを構成する。N=1のSTM−1(156Mbps)、N=4のSTM−4(622Mbps)およびN=16のSTM−16(2.5Gbps)等の規定がある。同様に、SONETでは、STN−1、STN−4、STN−16、・・・という。 SDH is an international standard digital transmission multiplexing configuration technology established by ITU-T (International Telecommunication Union Telecommunication Standardization Sector) in 1988. This SDH constitutes a digital transmission system with a speed of 156 Mbps × N (integer) based on 156 Mbps. There are regulations such as STM-1 (156 Mbps) with N = 1, STM-4 (622 Mbps) with N = 4, and STM-16 (2.5 Gbps) with N = 16. Similarly, in SONET, it is called STN-1, STN-4, STN-16,.
このSDH伝送技術に関連して、入力主信号を一時的に記憶する3セル分の記憶容量のデュアルポートRAM(以下、DMという)と、このDMをバイパスするリタイミング部と、これら両出力を選択して出力主信号を得る選択部と、DMの書き込みおよび読み出しを制御するライトアドレス生成部およびリードアドレス生成部と、これら両アドレス生成部にタイミング信号を出力する制御信号生成部とを備える主信号の位相調整回路が提案されている(例えば、特許文献1参照。)。また、データメモリとしてDMを使用し、ポインタ処理部からのスタッフ情報をフローティングカウンタに入力してDMへの主信号データの書き込みアドレスを決定する。また、カウンタのカウンタ値が入力される制御メモリによりDMの読み出しアドレスを決定する。これにより、エラスチックストアメモリ(以下、ESという)を排除するクロスコネクト装置も提案されている(例えば、特許文献2参照。)。 In connection with this SDH transmission technology, a dual-port RAM (hereinafter referred to as DM) having a storage capacity of 3 cells for temporarily storing an input main signal, a retiming unit bypassing the DM, and both outputs A main unit comprising a selection unit that selects an output main signal, a write address generation unit and a read address generation unit that control writing and reading of DM, and a control signal generation unit that outputs a timing signal to both address generation units A signal phase adjustment circuit has been proposed (see, for example, Patent Document 1). Also, DM is used as the data memory, and the stuff information from the pointer processing unit is input to the floating counter to determine the write address of the main signal data to DM. Further, the DM read address is determined by the control memory to which the counter value of the counter is input. Accordingly, a cross-connect device that eliminates an elastic store memory (hereinafter referred to as ES) has also been proposed (see, for example, Patent Document 2).
また、図10は、典型的な従来のポインタ処理およびクロスコネクト処理を行うSDH伝送システムの構成を示すブロック図である。図10に示すSDH伝送システム100は、ES101、ポインタ挿入部102、クロスコネクト部103、AU(Access Unit)ポインタ解釈部104、書き込みフレームカウンタ105、読み出しフレームカウンタ106、スタッフ判定部107およびポインタ生成部108により構成される。
FIG. 10 is a block diagram showing a configuration of an SDH transmission system that performs typical conventional pointer processing and cross-connect processing. An
主信号入力がES101およびAUポインタ解釈部104に入力される。AUポインタ解釈部104の出力は、書き込みフレームカウンタ105を介してES101に入力される。一方、読み出しフレームカウンタ106には、装置内クロック(CLK)信号が入力され、その出力はスタッフ判定部107を介してES101に入力される。また、ポインタ生成部108には、読み出しフレームカウンタ106およびスタック判定部107の出力が入力される。ポインタ生成部108の出力は、ES101の出力と共にポインタ挿入部102に入力される。そして、ポインタ挿入部102の出力は、クロスコネクト部103に入力され、このクロスコネクト部103から主出力信号が得られる。
The main signal input is input to the
図10に示すSDH伝送システム100は、ポインタをVC単位で解釈し、ES101でクロックを乗せ替えた後に、ポインタ付け替え処理を行う。そして、ポインタ処理を完結させた後に、クロスコネクト部103にてクロスコネクト又はパスプロテクションを行う。このために、SDH伝送システム100は、高速処理が必要となり、ハードウエア(H/W)処理が必須となってしまう。その結果、H/Wの規模を増大させていた。また、H/Wで機能を実現しているため、処理機能も細分化され、小容量のクロスコネクト又はパスプロテクションに適している。
The
しかし、現在、サポートの必要性が出てきたSTS−48C(2.4G)、STS−192C(10G)等の大容量処理においては、その大容量内のVC単位がSTS−1(50M)から最大でSTS−192C(10G)に至るまで、複数のサイズの処理を必要とする。VCサイズの組み合わせは無限にある。その処理をH/Wで実現するためには、膨大な規模の回路が必要となる。そのため、ポインタ部とクロスコネクト部又はパスプロテクション部で機能が独立した場合に、個々のパス単位の管理が必要となり、これもH/Wの回路規模を増大させる要因となっている。 However, in the large-capacity processing such as STS-48C (2.4G) and STS-192C (10G) that need to be supported at present, the VC unit in the large capacity is changed from STS-1 (50M). Processing of a plurality of sizes is required up to STS-192C (10G). There are infinite combinations of VC sizes. In order to realize the processing with H / W, a huge scale circuit is required. For this reason, when the functions of the pointer unit and the cross-connect unit or the path protection unit are independent, it is necessary to manage each path unit, which also increases the H / W circuit scale.
これを現在の技術で解決するには、VC単位を上位の管理者が制御して、固定することで実現する。設定されたVC単位以外のVCサイズは、LOP(Loss Of Pointer)と認識する方法又はVCサイズの変更のシーケンスを簡略化し、回路規模を抑える方法が採られている。また、クロスコネクトにおいても、多段セレクタにより実現している。そのため、クロスコネクトの規模の増大に応じて、セレクタの段数が増加し、不可避的に遅延が増加すると共に回路規模も増大する。更に、セレクタでクロスコネクトを実現した場合には、後段のセレクタが選択していない回路は、無駄となってしまう。また、セレクタでクロスコネクトを実現した場合およびクロスコネクトの規模を増大する場合には、同じ割合で規模が増大することとなる。 In order to solve this with the current technology, the upper level administrator controls and fixes the VC unit. For a VC size other than the set VC unit, a method of recognizing it as LOP (Loss Of Pointer) or a method of simplifying the VC size change sequence and reducing the circuit scale is employed. The cross connect is also realized by a multistage selector. For this reason, as the scale of the cross-connect increases, the number of selector stages increases, inevitably increasing the delay and increasing the circuit scale. Further, when the cross connect is realized by the selector, a circuit that is not selected by the subsequent selector is wasted. Further, when the cross-connect is realized by the selector and when the scale of the cross-connect is increased, the scale increases at the same rate.
また、パスプロテクションにおいては、入力パスの切替に実際の信号の品質を監視し、自動的に切り替える機能をITU−T等のスペックとして配備する必要がある。ポインタ処理部および切替部が独立しているため、ポインタ部で検出したアラームを、遅延分を考慮して切替部に渡すか又は切替部で再度アラーム検出を行うかの何れかの方法で実現していた。前者の場合には、開発する装置毎に遅延量が変化するため、固定的な遅延と判断した場合には、その装置固有の機能となり、汎用性がなかった。一方、後者の場合には、切替部にも簡易的なポインタ処理部が必要となり、装置全体から見た場合に、冗長な回路構成となり、回路規模を増加される要因の1つとなった。 In the path protection, it is necessary to monitor the actual signal quality for switching the input path and to provide a function for automatically switching as a specification such as ITU-T. Since the pointer processing unit and the switching unit are independent, the alarm detected by the pointer unit is realized by either passing the alarm to the switching unit in consideration of the delay or by detecting the alarm again by the switching unit. It was. In the former case, since the delay amount changes for each device to be developed, when it is determined that the delay is a fixed delay, the function is unique to the device, and there is no versatility. On the other hand, in the latter case, a simple pointer processing unit is also required for the switching unit, and when viewed from the whole apparatus, a redundant circuit configuration is formed, which is one of the factors that increase the circuit scale.
また、パスのプロテクションにおいて、装置内の伝送遅延を吸収し、切替時に主信号をエラーさせない無瞬断切替機能において、従来技術では、2系統の入力に対して相互の伝送遅延を比較し、位相を遅い側へ合わせる機能については、全機能をH/Wで実現している。そのため、回路規模が大きく、対応するVCサイズの拡大に応じて、回路規模が増大する傾向があり、実現が困難となっている。 In the path protection, the transmission delay in the device is absorbed, and in the non-instantaneous switching function that does not cause an error in the main signal at the time of switching, the conventional technology compares the mutual transmission delay with respect to the two systems of input, and the phase As for the function of adjusting to the slow side, all functions are realized by H / W. For this reason, the circuit scale is large, and the circuit scale tends to increase as the corresponding VC size increases, making it difficult to realize.
上述した従来技術では、対応VCサイズの増大およびクロスコネクトの規模拡大に伴い回路規模が増大し、現状の大規模半導体集積回路(LSI)に機能を持たせるとしても、実現不可能となることも考えられる。また、従来の技術で実現した際に、拡張性が低いため、VCサイズの規模の増大又はクロスコネクトの拡大が発生した場合には、新規に回路を見直す必要があった。 In the above-described conventional technology, the circuit scale increases with the increase in the corresponding VC size and the cross-connect scale, and even if the current large-scale semiconductor integrated circuit (LSI) has a function, it may not be realized. Conceivable. Further, since the expandability is low when realized by the conventional technology, it is necessary to newly review the circuit when the VC size increases or the cross-connect expands.
本発明は、従来技術の上述した課題に鑑みなされたものであり、実現回路の小型化および拡張性に優れたSDH伝送方法および装置を提供することを目的とする。 The present invention has been made in view of the above-described problems of the prior art, and an object thereof is to provide an SDH transmission method and apparatus excellent in miniaturization and expandability of an realized circuit.
前述の課題を解決するため、本発明によるSDH伝送方法および装置は、次のような特徴的な構成を採用する。 In order to solve the above-described problems, the SDH transmission method and apparatus according to the present invention employs the following characteristic configuration.
(1)デュアルポートRAM(DM)を使用し、受信したSynchronous Digital Hierarchy(SDH)信号に対してポインタの終端処理を行い、主信号を出力するSDH伝送方法において、
前記受信したSDH信号のペイロード部分の情報を検出し、該検出されたペイロード部分の情報を前記DMへ直接書き込むSDH伝送方法。
(1) In an SDH transmission method that uses a dual port RAM (DM), performs pointer termination processing on a received Synchronous Digital Hierarchy (SDH) signal, and outputs a main signal;
An SDH transmission method that detects information of a payload portion of the received SDH signal and directly writes the information of the detected payload portion to the DM.
(2)前記ポインタの終端処理したポインタの状態により、前記DMに対して書き込むアドレスを制御する上記(1)のSDH伝送方法。 (2) The SDH transmission method according to (1), wherein an address to be written to the DM is controlled according to a state of the pointer subjected to termination processing of the pointer.
(3)複数の入力信号を受信し、前記ポインタの状態により、前記複数の入力信号を切替選択して前記DMに書き込む上記(1)又は(2)のSDH伝送方法。 (3) The SDH transmission method according to (1) or (2) above, which receives a plurality of input signals, switches and selects the plurality of input signals according to the state of the pointer, and writes the selected signals to the DM.
(4)デュアルポートRAM(DM)の所定アドレスにSynchronous Digital Hierarchy(SDH)受信信号を書き込み、前記DMから読み出して主信号出力を得るSDH伝送装置において、
前記受信信号に対してポインタ終端処理を行うAU(Access Unit)ポインタ解釈部と、該AUポインタ解釈部に接続され、前記DMへの書き込みアドレスを生成する書き込みフレームカウンタと、該書き込みフレームカウンタに接続されポインタを生成するポインタ生成部と、前記書き込みフレームカウンタおよび読み出しフレームカウンタの出力を受けて前記ポインタ生成のためのスタッフ情報を取得するスタッフ判定部と、前記受信信号および前記ポインタ生成部からのポインタを切替選択して前記DMに書き込むSEL部と、前記読み出しフレームカウンタ、前記スタッフ判定部および前記書き込みフレームカウンタの出力を受け前記DMの読み出しアドレスを生成する読み出し制御・クロスコネクト部を備えるSDH伝送装置。
(4) In an SDH transmission apparatus that writes a Synchronous Digital Hierarchy (SDH) reception signal to a predetermined address of a dual port RAM (DM) and reads out from the DM to obtain a main signal output;
An AU (Access Unit) pointer interpreter that performs pointer termination processing on the received signal, a write frame counter that is connected to the AU pointer interpreter and generates a write address to the DM, and is connected to the write frame counter A pointer generation unit that generates a pointer, a stuff determination unit that receives the output of the write frame counter and the read frame counter and acquires stuff information for generating the pointer, and the received signal and a pointer from the pointer generation unit SDH transmission apparatus comprising: a SEL unit that selects and writes to the DM; and a read control / cross-connect unit that receives the outputs of the read frame counter, the stuff determination unit, and the write frame counter and generates a read address of the DM .
(5)前記SEL部および前記AUポインタ解釈部には、複数の受信信号が入力される上記(4)のSDH伝送装置。 (5) The SDH transmission apparatus according to (4), wherein a plurality of reception signals are input to the SEL unit and the AU pointer interpretation unit.
(6)前記DMの書き込み側および読み出し側には、それぞれシリアルーパラレル変換回路およびパラレルーシリアル変換回路が設けられる上記(4)又は(5)のSDH伝送装置。 (6) The SDH transmission apparatus according to (4) or (5), wherein a serial-parallel conversion circuit and a parallel-serial conversion circuit are provided on the writing side and the reading side of the DM, respectively.
(7)前記入力信号のエラーを検出するエラー検出部を備える上記(4)、(5)又は(6)のSDH伝送装置。 (7) The SDH transmission apparatus according to (4), (5), or (6), further including an error detection unit that detects an error in the input signal.
(8)前記各入力信号のマルチフレームの終端機能を有する複数のマルチフレーム収集部および前記複数のマルチフレーム収集部のタイミング差を比較する比較手段を備える上記(4)乃至(7)の何れかのSDH伝送装置。 (8) Any of the above (4) to (7), comprising a plurality of multiframe collection units having a multiframe termination function for each input signal and a comparison means for comparing timing differences between the plurality of multiframe collection units. SDH transmission equipment.
(9)前記SDH伝送装置を複数個リング状に配置する上記(4)乃至(8)の何れかのSDH伝送装置。 (9) The SDH transmission device according to any one of (4) to (8), wherein a plurality of the SDH transmission devices are arranged in a ring shape.
本発明のSDH伝送方法および装置によると、次の如き実用上の顕著な効果が得られる。即ち、従来はポインタ処理を実施後に、その結果をDMに書き込んでいるので、ポインタ処理部の回路はポインタを終端し、その結果に基づき書き込み側のカウンタ制御を行っている。これに対して、本発明ではポインタの生成までを実施し、DMへの書き込みを、aポインタ終端、b終端処理から挿入ポインタ生成、c生成ポインタとその挿入すべきアドレスを生成および4ポインタ値をSEL部に、dで生成したアドレスを書き込み側カウンタ制御部へ渡すことにより実現している。その結果、従来高速処理が必要とされたポインタの生成処理を遅らせてもDMの読み出し側に書き込み側との差があれば、生成処理に時間的制約がなくなる。換言すると、読み出しより早ければよいことになる。これにより、ポインタの生成処理(終端処理も含む)が、ハードウエアのみでなくソフトウエア又はファームウエア処理可能になり、回路規模の縮小および柔軟性が改善可能である。 According to the SDH transmission method and apparatus of the present invention, the following remarkable practical effects can be obtained. That is, conventionally, the result of the pointer processing is written into the DM after execution of the pointer processing. Therefore, the circuit of the pointer processing unit terminates the pointer and performs counter control on the writing side based on the result. On the other hand, in the present invention, the process up to the generation of the pointer is executed, the writing to the DM is performed, the insertion pointer is generated from the end of the a pointer and the end of the b, the c generation pointer and the address to be inserted are generated, and the 4 pointer value is set. This is realized by passing the address generated in d to the SEL unit to the write-side counter control unit. As a result, even if the pointer generation processing that conventionally required high-speed processing is delayed, if there is a difference between the DM reading side and the writing side, there is no time restriction on the generation processing. In other words, it should be earlier than reading. As a result, the pointer generation process (including the termination process) can be performed not only by hardware but also by software or firmware, and the circuit scale can be reduced and flexibility can be improved.
以下、本発明によるSDH伝送方法および装置の好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。 Hereinafter, the configuration and operation of a preferred embodiment of the SDH transmission method and apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
先ず、図1は、本発明によるSDH伝送システム(又はSDH伝送装置)の基本構成を示すブロック図である。このSDH伝送システム10は、セレクタ(SEL部)11、データメモリであるDM(デュアルポートRAM)12、AUポインタ解釈部13、書き込みフレームカウンタ14、読み出しフレームカウンタ15、スタッフ判定部16、ポインタ生成部17および読み出し制御クロスコネクト制御部18により構成される。
FIG. 1 is a block diagram showing a basic configuration of an SDH transmission system (or SDH transmission apparatus) according to the present invention. The
主信号入力がSEL部11およびAUポインタ解釈部13に入力される。このAUポインタ解釈部13の出力信号は、書き込みフレームカウンタ14に入力される。この書き込みフレームカウンタ14の出力信号は、SEL部11、DM12、スタッフ判定部16およびポインタ生成部17に入力される。読み出しフレームカウンタ15は、装置内クロック信号を受け、その出力信号をスタッフ判定部16および読み出し制御クロスコネクト制御部18に入力される。スタッフ判定部16の出力信号は、ポインタ生成部17および読み出し制御クロスコネクト制御部18に入力される。また、ポインタ生成部17の出力信号は、SEL部11に入力される。DM12には、更にSEL部11および読み出し制御クロスコネクト制御部18の出力信号が入力され、主信号出力を出力する。
The main signal input is input to the
図1に示すSDH伝送システム10の各構成要素の主要機能を説明する。SEL部11は、主信号と生成ポインタのどちらを書き込むかの選択を行う。また、入力が複数存在する場合も、後段のDM12への書き込みデータの切替を行う。DM12は、SEL部11で選択された出力の書き込みおよび書き込み情報の読み出しを行う。AUポインタ解釈部13は、ポインタ終端処理を行う。書き込みフレームカウンタ14は、DM12への書き込みアドレスを生成する。このとき、主信号からの入力データ時のアドレスとポインタ生成部17からのデータを書き込む場合のアドレスを生成することが可能である。読み出しフレームカウンタ15は、DM12からの読み出しアドレスを生成する。スタッフ判定部16は、ポインタ生成のためのスタッフ情報を取得する。ポインタ生成部17は、挿入されるポインタを生成する。読み出し制御、クロスコネクト制御部18は、DM12の読み出し側のアドレスを機能に応じて生成する。
The main functions of each component of the
図1に示すクロスコネクト装置(又はポインタ処理部)を含むSDH伝送システム10は、1個のDM12により、ES、バスプロテクション処理およびクロスコネクト処理を同時に実現する。そして、実際に処理が必要となる部分をDM12の書き込みアドレス制御および読み出しアドレス制御のみとし、制御対象を簡素化することにより、回路規模の小型化を実現する。尚、後述する如く、切替を簡素化するために、DM12上のマッピングを工夫することにより、読み出し側の制御を簡素化し、読み出しの高速化を図っている。
The
また、実際に伝送しなければならないデータがSDHフレームフォーマット中のペイロード部分であることを利用して、データ書き込みが停止しても問題のないOH部の処理のタイミングを使用して、伝送するデータのポインタ状態をペイロード部分に対応付けた形でDMに書き込みを行う。更に、ポインタ情報のみでなく、VC単位の品質情報も併せて書き込むことにより、パスプロテクション機能を実現可能にしている。 Further, by utilizing the fact that the data that must actually be transmitted is the payload portion in the SDH frame format, the data to be transmitted using the processing timing of the OH portion that does not cause a problem even if data writing is stopped Is written in the DM in such a manner that the pointer state is associated with the payload portion. Furthermore, not only pointer information but also quality information in units of VC is written together, thereby realizing a path protection function.
一方、読み出しアドレス制御部(読み出し制御クロスコネクト制御部18)では、クロスコネクト機能を実現する場合には、書き込みアドレス制御部(書き込みフレームカウンタ14)から該当するVCのポインタ状態が書き込まれたアドレスを認識する。これに該当するVCを選択したと判断された場合に、書き込まれたポインタ状態から判断される。 On the other hand, in the read address control unit (read control cross-connect control unit 18), when the cross-connect function is realized, the address at which the corresponding VC pointer state is written from the write address control unit (write frame counter 14). recognize. When it is determined that the VC corresponding to this is selected, it is determined from the written pointer state.
図2は、図1に示す基本構成を応用する多入力SDH伝送システムのブロック図である。尚、説明の便宜上、図1の構成要素に対応する構成要素には、同様の参照符号を使用している。この多入力SDH伝送システム10´は、SEL部11およびAUポインタ解釈部13に、複数の主信号入力が入力される。そして、SEL部11は、これら複数の主信号入力を選択してDM12に入力する。
FIG. 2 is a block diagram of a multi-input SDH transmission system to which the basic configuration shown in FIG. 1 is applied. For convenience of explanation, the same reference numerals are used for components corresponding to the components in FIG. In the multi-input
次に、図3は、STS−3(150M相当)の本発明による4入力SDH伝送システムの構成を示すブロック図である。この4入力SDH伝送システムでは、4個の入力(入力1〜入力4)を有し、メモリの容量を3フレーム分持つことを条件とする。後述の如く、入力ポイントで4つのSTM−1は、ポインタ処理部により、個別にポインタ解釈し、パスの先頭位置を検出する。その後、メモリのバイト幅に合わせた形でシリアル−パラレル変換するように構成されている。
Next, FIG. 3 is a block diagram showing a configuration of a 4-input SDH transmission system according to the present invention of STS-3 (equivalent to 150M). This four-input SDH transmission system has four inputs (
この4入力SDH伝送システム20Aは、入力1〜入力4に対応するポインタ処理部21a〜21dと、1:3シリアルーパラレル変換(シリパラ)部22a〜22dおよび1:8シリパラ部23a〜23dと、1:4シリパラ部24と、12−1SEL部11と、DM25と、書き込みアドレス生成部26と、4:1パラシリ部27と、8:1パラシリ部28a〜28dおよび3:1パラシリ部29a〜29dと、上位からのクロスコネクト制御情報30が入力される読み出しアドレス生成部31とにより構成される。
The 4-input
先ず、本発明の特徴の1つであるメモリ(DM25)のマッピングによる、回路構成の簡略化について説明する。ここでは、説明の簡略化のために、1ビット幅の150Mbpsの入力を一度、1:3シリパラ部22でVC3単位の1:3のシリアルーパラレル(直―並)変換後に、各VC3単位の入力を1:8シリパラ部23にて、各VC単位のビット幅を8ビット幅に変換している。そして、DM25への書き込み時には、VC単位の入力が12CH分存在することを想定して、DM25のビット幅は64ビットとする。
First, simplification of the circuit configuration by mapping of the memory (DM25), which is one of the features of the present invention, will be described. Here, for simplification of description, an input of 150 Mbps having a 1-bit width is once converted into 1: 3 serial-parallel unit 22 by 1: 3 serial-parallel (serial-parallel) conversion of VC3 units. The bit width of each VC unit is converted into an 8-bit width by the input 1: 8 serial para unit 23. At the time of writing to the
次に、図4および図5は、上述したDM25のメモリマップ例を示す。VC3単位のパスのサイズは、8ビットで765バイトである。64ビット換算で96ワード(padding3バイト)となり、VC3単位に60hのアドレス空間を必要とする。その上で、クロスコネクトを実現する場合のメモリマッピングとパスプロテクションを実現する場合のマッピングフォーマットを異なったものにすることにより、実際のアドレス制御を簡略化している。
Next, FIGS. 4 and 5 show examples of the memory map of the
図4は、クロスコネクトに適したメモリマッピングである。一方、図5は、パスプロテクションに適したマッピング構成例である。図4に示すメモリマッピングは、4本の入力をVC3単位に出力の4本の出力に対して12対12のクロスコネクトを実現する例として、記載している。VC3単位の1CHかつ1フレーム分の必要ビット数は、60H分である。クロスコネクトのアドレス制御を簡略化するために、80Hずつマッピングしている。マッピングの規則としては、3フレームの信号を大きくフレーム単位に分割された、12CH分が昇順にアサインされたマッピングとする。 FIG. 4 shows memory mapping suitable for cross-connect. On the other hand, FIG. 5 is a mapping configuration example suitable for path protection. The memory mapping shown in FIG. 4 is described as an example of realizing a 12:12 cross-connect for four outputs of four inputs in units of VC3. The required number of bits for one channel and one frame in VC3 is 60H. In order to simplify cross-connect address control, 80H is mapped. The mapping rule is a mapping in which signals of 3 frames are largely divided into frames and 12 channels are assigned in ascending order.
この場合、全CHの3フレーム分のアドレス空間は約3Mとなる。この容量をサポートするためには、13本のアドレス(ADD[12downto0])が必要となるが、クロスコネクトを実現するために必要なアドレスは、ADD[10downto7]のアドレスを制御することで、容易にクロスコネクトが実現される。具体例として、入力1の先頭VC3のCH(CH1)をCH8に出力したい場合には、読み出し側のアドレスADD[10downto7]にADD[1,0,0,0]の値にすることで容易に出力側のアドレスを生成できることになる。
In this case, the address space for three frames of all CHs is about 3M. To support this capacity, 13 addresses (ADD [12downto0]) are required, but the address required to realize the cross-connect can be easily controlled by controlling the address of ADD [10downto7]. Cross connect is realized. As a specific example, when the CH (CH1) of the first VC3 of
一方、パスプロテクションを実現する場合について説明する。ここでは、パスプロテクションの切替信号としては、入力1と入力3、および入力2と入力4をパスプロテクションの対象とした場合を例として説明している。この場合には、図4で説明したアドレスマッピングでも、クロスコネクト同等の容易性が実現可能である。しかし、図5に示すマッピングを実現するとことにより、更に安易性のある、しかも、クロスコネクト時に比べてメモリ容量を有意義に使用し、メモリの容量を削減することも可能となる。
On the other hand, a case where path protection is realized will be described. Here, as an example of the path protection switching signal,
マッピングの規則としては、パスプロテクションを考えた場合に、1CHの1フレーム分の領域は60Hで良いが、パスプロテクションの対象がメモリ空間を大きく2分割する構成としている。そのために必要なメモリ数は2Mとなるが、必要なアドレスの数は変わらない。そして、入力1および入力3のマッピングを0H〜800Hにアサインする(図4(A)参照)。入力2および入力4のマッピングを800H〜1000Hにアサインする(図4(B)参照)。これにより、切替対象のアドレスはADD[11]のみとなり、本アドレスを制御することで、パスプロテクションが容易に実現できることとなる。
As a mapping rule, when considering path protection, the area for one frame of 1CH may be 60H, but the path protection target is configured to divide the memory space into two. The number of memories required for this is 2M, but the number of required addresses remains the same. Then, mapping of
次に、従来技術のパスプロテクションの切替要因の検出においては、図6に示す本発明の第2実施形態のブロック図に示す如く、図3に対してポインタ処理部からの情報を用いてP−AIS(警報表示信号)、LOP等のエラーを検出するエラー検出部(ERR DET)32a〜32dを追加している。更に、メモリマップの空き領域(図4および図5参照)に対して書き込みを実現することで、メモリの書き込みと読み出しの差から生じる遅延を意識することなく、上述の検出された状態から自動的な切替を実現できる。 Next, in the detection of the path protection switching factor of the prior art, as shown in the block diagram of the second embodiment of the present invention shown in FIG. Error detection units (ERR DET) 32a to 32d for detecting errors such as AIS (alarm display signal) and LOP are added. Furthermore, by writing to the free area of the memory map (see FIGS. 4 and 5), it is possible to automatically start from the detected state without being aware of the delay caused by the difference between memory writing and reading. Switching can be realized.
メモリへの書き込みは、主信号のメモリの書き込みが一時停止される、SOH部の書き込み時に実施することで、容易に実現できる。また、メモリに保持できるフレーム数(N)に対して、(N−1)フレームの前倒しした、出力も可能となり、後述する位相揃えの機能と併せて使用することで、切替時にエラーの発生をなくして切替えが可能となる。入力部において、ポインタのスタッフ/デスタッフが発生した場合も、上述した品質情報と同様にOH部のタイミングでスタッフ状態も書き込み、読み出し側で同一数のスタッフ/デスタッフを実現することにより、完全に同期していない同期網の信号の伝送も可能となる。 The writing to the memory can be easily realized by performing the writing at the SOH portion in which the writing of the main signal to the memory is temporarily stopped. In addition, it is possible to output (N-1) frames ahead of the number of frames (N) that can be held in the memory, and using this together with the phase alignment function described later, an error occurs during switching. Switching is possible without it. Even when pointer stuffing / destuffing occurs in the input unit, the stuff status is written at the timing of the OH unit as well as the quality information described above, and the same number of stuffing / destuffing is realized on the reading side. It is also possible to transmit a signal of a synchronous network that is not synchronized with the network.
メモリの保持するフレーム数を増加することで、装置内の伝送遅延を吸収し、切替え機能に関しても、この機能にて実現することで、回路の簡略化が図れる。この場合に、パスプロテクションの対象となる2系統の入力に対して、何らかの方法で、パスに対して遅延量判定用のマルチフレームパターンを挿入する。 By increasing the number of frames held in the memory, the transmission delay in the apparatus is absorbed, and the switching function is also realized by this function, so that the circuit can be simplified. In this case, a multi-frame pattern for determining the delay amount is inserted into the path by some method with respect to the two systems of inputs that are subject to path protection.
マルチフレームのフレーム数は、最大遅延差の2倍のフレーム数とすることで、2系統の入力に対して遅延量の大小が判定できる。例えば、64フレームのマルチフレームでは、遅延の大小を判定するための最大遅延差は32フレームとなる。遅延を揃えるためには、32フレームのメモリの保持が必要となる。この機能を構成に追加する場合には、図7の第3実施形態に示す如く、図3の構成にマルチフレームの終端機能を有するマルチフレーム収集部33a〜33dを追加し、これらマルチフレーム収集部33のタイミング差を比較することで遅延差をおよび遅延の大小を判定する比較手段34、35を追加している。この比較結果を、上位の制御部(CPU)に渡すことで、CPU(中央処理装置)は、フレームの読み出すべき読み出しアドレスを生成する。読み出しアドレス生成部31において、読み出しフレームを制御することで、回路構成は図3と略同等となる。データ保持用のメモリ(DM25)は、規模が大きくなるが、その制御回路は最小化が図れる。
By setting the number of frames of the multi-frame to the number of frames that is twice the maximum delay difference, it is possible to determine the amount of delay with respect to two systems of inputs. For example, in a multiframe of 64 frames, the maximum delay difference for determining the magnitude of the delay is 32 frames. In order to align the delay, it is necessary to hold 32 frames of memory. When this function is added to the configuration, as shown in the third embodiment of FIG. 7, multiframe collection units 33a to 33d having a multiframe termination function are added to the configuration of FIG. Comparing means 34 and 35 for determining the delay difference and the magnitude of the delay by comparing the 33 timing differences are added. The CPU (central processing unit) generates a read address to be read out of the frame by passing the comparison result to a higher-level control unit (CPU). By controlling the read frame in the read
次に、本発明のSDH伝送システムを10G(9.59Gbps)のリング構成を取るパスプロテクションに応用した場合の構成図を図8に示す。この10Gリングシステム80は、10Gのファイバにより、複数のSDH伝送装置81A〜81Dが2本のリング82−83で構成されている。装置内をこの2本のファイバにより、冗長構成を持たせたUPSR(Uni-directional Path Switched Ring)方式を使用する。このリングシステム80の概要としては、システムの要素となる各装置81が10Gのインタフェースを2組とこのシステムの外部インタフェースとして、STS−1からSTS−192までの柔軟な組み合わせを持つインタフェース部によって構成されている。
Next, FIG. 8 shows a configuration diagram when the SDH transmission system of the present invention is applied to path protection having a 10G (9.59 Gbps) ring configuration. In the
インタフェース部の組み合わせはトータルで10G分の容量を持つことを特徴とし、外部インタフェースとして冗長構成を持つために、クロスコネクト部では、40G分のクロスコネクト機能を求められている。また、UPSR方式では、パスプロテクション機能を実現する必要がある。そのため、従来技術では、クロスコネクトでインタフェース部側へ出力される信号をインタフェース部にてパスプロテクション機能を配備して実現していたため、システムを実現するための回路構成は大規模な回路となっていた。 The combination of interface units is characterized by having a total capacity of 10G, and in order to have a redundant configuration as an external interface, the cross-connect unit is required to have a cross-connect function for 40G. In the UPSR system, it is necessary to realize a path protection function. For this reason, in the prior art, the signal output to the interface unit side through the cross-connect was realized by deploying the path protection function in the interface unit, so the circuit configuration for realizing the system is a large-scale circuit. It was.
本発明を採用することで、図8の40Gクロスコネクト部にパスプロテクション機能を配備することが可能となり、回路規模を縮小し且つシステムの小型化が可能である。図9は、図8のリングシステム80を構成する各装置81A〜81Dの40Gクロスコネクトおよびパスプロテクション部の詳細ブロック図を示す。
By adopting the present invention, it is possible to provide a path protection function in the 40G cross-connect section of FIG. 8, and the circuit scale can be reduced and the system can be downsized. FIG. 9 shows a detailed block diagram of the 40G cross-connect and path protection unit of each of the
以上、本発明によるSDH伝送方法および装置の種々の実施形態の構成および動作を詳述した。しかし、斯かる実施形態は本発明の単なる例示に過ぎず、何ら本発明を限定するものでないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。 The configuration and operation of various embodiments of the SDH transmission method and apparatus according to the present invention have been described in detail above. However, it should be noted that such embodiments are merely illustrative of the invention and do not limit the invention in any way. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention.
10、10´、20A〜20C、40、81A〜81D SDH伝送装置
11 SEL部
12 デュアルポートRAM(DM)
13 AUポインタ解釈部
14 書き込みフレームカウンタ
15 読み出しフレームカウンタ
16 スタッフ判定部
17 ポインタ生成部
18 読み出し制御・クロスコネクト制御部
22、23 シリアルーパラレル変換回路
28、29 パラレルーシリアル変換回路
32 エラー検出部
33 マルチフレーム収集部
34、35 比較手段
10, 10 ', 20A-20C, 40, 81A-81D
13 AU
Claims (9)
前記受信したSDH信号のペイロード部分の情報を検出し、該検出されたペイロード部分の情報を前記DMへ直接書き込むことを特徴とするSDH伝送方法。 In an SDH transmission method that uses a dual port RAM (DM), performs a pointer termination process on a received Synchronous Digital Hierarchy (SDH) signal, and outputs a main signal.
An SDH transmission method comprising detecting information on a payload portion of the received SDH signal and directly writing the information on the detected payload portion to the DM.
前記受信信号に対してポインタ終端処理を行うAU(Access Unit)ポインタ解釈部と、該AUポインタ解釈部に接続され、前記DMへの書き込みアドレスを生成する書き込みフレームカウンタと、該書き込みフレームカウンタに接続されポインタを生成するポインタ生成部と、前記書き込みフレームカウンタおよび読み出しフレームカウンタの出力を受けて前記ポインタ生成のためのスタッフ情報を取得するスタッフ判定部と、前記受信信号および前記ポインタ生成部からのポインタを切替選択して前記DMに書き込むSEL部と、前記読み出しフレームカウンタ、前記スタッフ判定部および前記書き込みフレームカウンタの出力を受け前記DMの読み出しアドレスを生成する読み出し制御・クロスコネクト部を備えることを特徴とするSDH伝送装置。 In an SDH transmission apparatus for writing a Synchronous Digital Hierarchy (SDH) reception signal to a predetermined address of a dual port RAM (DM) and reading out from the DM to obtain a main signal output,
An AU (Access Unit) pointer interpreter that performs pointer termination processing on the received signal, a write frame counter that is connected to the AU pointer interpreter and generates a write address to the DM, and is connected to the write frame counter A pointer generation unit that generates a pointer, a stuff determination unit that receives the output of the write frame counter and the read frame counter and acquires stuff information for generating the pointer, and the received signal and a pointer from the pointer generation unit And a SEL unit that selects and writes to the DM, and a read control / cross connect unit that receives the outputs of the read frame counter, the stuff determination unit, and the write frame counter and generates a read address of the DM. SDH transmission apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278047A JP4190972B2 (en) | 2003-07-23 | 2003-07-23 | SDH transmission equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278047A JP4190972B2 (en) | 2003-07-23 | 2003-07-23 | SDH transmission equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005045573A true JP2005045573A (en) | 2005-02-17 |
JP4190972B2 JP4190972B2 (en) | 2008-12-03 |
Family
ID=34264576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003278047A Expired - Fee Related JP4190972B2 (en) | 2003-07-23 | 2003-07-23 | SDH transmission equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4190972B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009022413A1 (en) * | 2007-08-14 | 2009-02-19 | Fujitsu Limited | Transmission device |
-
2003
- 2003-07-23 JP JP2003278047A patent/JP4190972B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009022413A1 (en) * | 2007-08-14 | 2009-02-19 | Fujitsu Limited | Transmission device |
JP4893831B2 (en) * | 2007-08-14 | 2012-03-07 | 富士通株式会社 | Transmission equipment |
US8355632B2 (en) | 2007-08-14 | 2013-01-15 | Fujitsu Limited | Transmission apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4190972B2 (en) | 2008-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010053161A1 (en) | Multiplexing and transmission apparatus | |
US6765933B1 (en) | Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks | |
JP3290534B2 (en) | Path protection switch device | |
JP3429307B2 (en) | Elastic buffer method and apparatus in synchronous digital telecommunications system | |
EP1537694B1 (en) | Synchronous transmission network node | |
US6836486B2 (en) | Switching of low order data structures using a high order switch | |
US7940651B2 (en) | Momentary-disconnection-free switching device | |
JP4190972B2 (en) | SDH transmission equipment | |
US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
US5325354A (en) | Synchronous terminal station receiving system | |
US20100124417A1 (en) | Node apparatus | |
JP4168701B2 (en) | Phase adjusting apparatus, phase adjusting method used therefor, and program thereof | |
US7382723B2 (en) | Hitless switching system and transmission apparatus | |
JP3818884B2 (en) | Transmission equipment | |
US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
US7542484B2 (en) | Managing payload specific latencies in a cross-connect system | |
US20080025346A1 (en) | Method and device for synchronizing and multiplexing asynchronous signals | |
JP3356032B2 (en) | Multiplexing transmission device, pointer processing device, multiplexing transmission network, and method of configuring multiplexing transmission device | |
JP5233569B2 (en) | Cross-connect method and cross-connect device | |
KR100439216B1 (en) | Apparatus and method for generating read/write address of channel switch in a synchronous transmission system | |
US20090161698A1 (en) | Method and apparatus for data processing | |
KR100399413B1 (en) | High Order Connection Device of Synchronous Digital Hierarchy Transfer System | |
JP4231598B2 (en) | VC path non-instantaneous switching method and apparatus | |
US6763038B1 (en) | Light transmission equipment | |
JP4631612B2 (en) | Cross-connect device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20080218 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080905 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |