JP2005026744A - Video signal processor - Google Patents

Video signal processor Download PDF

Info

Publication number
JP2005026744A
JP2005026744A JP2003186833A JP2003186833A JP2005026744A JP 2005026744 A JP2005026744 A JP 2005026744A JP 2003186833 A JP2003186833 A JP 2003186833A JP 2003186833 A JP2003186833 A JP 2003186833A JP 2005026744 A JP2005026744 A JP 2005026744A
Authority
JP
Japan
Prior art keywords
video signal
signal
analog
band
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003186833A
Other languages
Japanese (ja)
Inventor
Susumu Tsujihara
進 辻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003186833A priority Critical patent/JP2005026744A/en
Publication of JP2005026744A publication Critical patent/JP2005026744A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a video signal processor capable of improving image quality without generating a pseudo contour at all times even in receiving a various kinds of input video signals. <P>SOLUTION: The apparatus is provided with a band limiter 2 for limiting the band of an input video signal; an analog/digital converter 3 for converting an analog signal from the limiter 2 into a digital signal by using a specific clock signal; and a pixel converter 4 for controlling the clock frequency of the section 3 to convert pixels into specifications of a signal having predetermined horizontal pixels, and controlling the cut-off frequency of the section 2 corresponding to the input video signal. This apparatus is configured to remove a turning-back component due to sampling of the analog/digital conversion, and clear image display can be achieved. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルなどのデジタル表示デバイスの映像信号処理装置に関し、特に平均輝度と画質を向上させる映像信号処理装置に関するものである。
【0002】
【従来の技術】
従来、プラズマディスプレイパネルの階調補正を行う装置としては、特許文献1に記載のように、輝度分布のダイナミックレンジの範囲における広がり過ぎを防止して、映像の輝度分布の偏り具合に応じて最適な階調補正と高解像度表示を行う方式が安定されている。
【0003】
【特許文献1】
特開平11−130725号公報
【0004】
【発明が解決しようとする課題】
しかしながら、上記のような構成では、ルックアップテーブルメモリなどが必要となるため、システムが複雑になり、コストが上がるとともに、映像シーンに応じて急激な解像度の低下と輝度変化が頻繁に発生するといった問題を有していた。
【0005】
本発明はこのような課題に鑑みなされたもので、入力映像ソースに応じて帯域制限手段のカットオフ周波数を制御することにより、デジタル処理による折り返し成分を除去して良好な画像表示を実現できるようにすることを目的とする。
【0006】
【課題を解決するための手段】
この課題を解決するために本発明は、入力映像信号の帯域を制限する帯域制限手段と、前記帯域制限手段からのアナログ信号を特定のクロック信号を用いてデジタル信号に変換するアナログ/デジタル変換手段と、前記アナログ/デジタル変換手段のクロック周波数を制御して所定の水平画素を有する信号仕様に画素変換しかつ入力映像信号に応じて前記帯域制限手段のカットオフ周波数を制御する画素変換手段とを備え、アナログ/デジタル変換の標本化による折り返し成分を除去するように構成したものである。
【0007】
本発明により、特にプラズマディスプレイパネルにおいて、ドットマトリックス型表示素子で水平方向の画素処理を行う際に生じる擬似的な輪郭補償(信号の折り返し成分)を除去して画質を向上させる映像信号処理装置を得ることができる。
【0008】
【発明の実施の形態】
以下、本発明の一実施の形態による映像信号処理装置について、図面を用いて説明する。
【0009】
図1は本発明の一実施の形態におけるプラズマディスプレイパネル(以降PDPと略す)の駆動回路に用いる映像信号処理装置におけるブロック図であり、図1において、1は入力映像信号の入力端子と、2は入力端子1からのアナログ信号の帯域を制御する帯域制限手段としての帯域制限部、3は帯域制限部2からのアナログ信号を特定のクロック信号を用いてデジタル信号に変換するためのアナログ/デジタル(A/D)変換手段としてのA/D変換部、4はA/D変換部3のクロック周波数を制御して所定の水平画素を有する信号仕様に画素変換する画素変換手段としての画素変換部で、この画素変換部4は入力映像信号に応じて前記帯域制限部2のカットオフ周波数を制御するものである。5は表示デバイスであるPDP6をドライブする駆動部である。
【0010】
以上のように構成されたプラズマディスプレイパネルの映像信号処理装置について、以下その動作を説明する。
【0011】
入力端子1に、図2(a)に示すNTSCの水平走査周波数fh=15.75kHzの信号が供給された場合、画素変換部4によって帯域制限部2は図3(a)に示すカットオフ周波数f1に制限されると共に、A/D変換部3のクロック周波数はfs1に設定されてPDPの水平画素に適した信号に変換される。
【0012】
また、入力端子1に図2(b)に示す水平走査周波数fh=33.75kHzのHDTVの信号が供給された場合は、帯域制限部2は図3(b)に示すカットオフ周波数f2に制限されると共に、A/D変換部3のクロック周波数はfs2に設定されてPDPの水平画素に適した信号に変換される。
【0013】
ところで、一般に、CRTではスポット形状がガウス分布のため、図4の破線に示すような下降特性のMTF特性を示すのに対し、PDPなどのXYマトリックスディスプレイでは図4の実線に示すように特定の周波数まで平坦特性となる。そのため従来のCRTでは、A/D変換による折り返し成分による画質劣化は全く検知できないレベルになるのに対し、PDPではMTF特性の劣化がないため、この擬似的に輪郭補償は大きな画質劣化として現れることになる。そのため上記のようにCRTとは異なるPDPに適して映像信号処理が要求されることになる。
【0014】
PDPはフルデジタル表示デバイスであるため、画素劣化の主要因は信号S/Nである。信号S/Nが劣化すれば階調性や解像度、擬似輪郭などの基本性能の劣化として現れる。
【0015】
すなわち、上記本発明の構成により、アナログ/デジタル変換時の標本化により発生する折り返し成分を除去し、この折り返し除去された映像信号を用いて、新たにS/N劣化が少なく、安定なトランジェント補正を行うデジタル的な2次元輪郭補償を設けることにより、PDPに適した信号処理を行うことができる。そのため、CRTに比べ鮮鋭度は大幅に向上できると共に、信号S/Nの良好な処理が実現できる。また、2次元輪郭補償回路では信号ソースに応じたPDPの画素単位でのデジタルトランジェント補正が可能となるため、最適な輪郭補償は行える。
【0016】
次に、2画面処理を行った場合の処理について説明する。図5(a)は主画面となる「家の映像」、図5(b)は副画面となる「山の映像」であり、この各々の映像を単独で表示する場合は、帯域制限部2では図3(b)に示すカットオフ周波数f2に制限されると共に、A/D変換部3のクロック周波数はfs2に設定されてPDP水平画素に適した信号に変換される。図5(c)に示す2画面表示を行う場合は、副画面の水平サイズに適応して、帯域制限部2では図6(b)に示すカットオフ周波数f4に制限されるとともに、A/D変換部3のクロック周波数はfs4に設定されて、副画面サイズの水平画素に適した信号に変換される。
【0017】
したがって、本発明のように映像の表示領域に適応してアナログ/デジタル変換時の標本化により発生する折り返し成分を自動的に除去することにより、2画面表示や画面サイズを変化させた場合においても、忠実で鮮鋭度の高い画像表示が実現できる。
【0018】
このように本実施の形態によれば、入力映像信号の折り返し成分を除去し、PDPの画素単位での画像調整を行うことにより、忠実で鮮鋭度の高い画像表示が実現できる。
【0019】
なお、本実施の形態において、理解を容易にするためPDPを用いた表示デバイスを用いた映像信号処理について述べたが、それ以外の表示デバイスについても有効であることは言うまでもない。
【0020】
【発明の効果】
以上のように本発明の映像信号処理装置によれば、各入力映像信号と表示領域に応じてA/D変換手段の前段に設けられた帯域制限手段のカットオフ周波数を制御する帯域制限手段を備えたものであり、デジタル信号処理による折り返し成分を除去して鮮明な画像表示が実現でき、さらに、PDPのようなフルデジタル表示デバイスではより一層のメリハリのある画像の表示が実現でき、その実用的効果は大きい。
【図面の簡単な説明】
【図1】本発明の一実施の形態による映像信号処理装置のブロック図
【図2】同装置の動作を説明するための動作波形図
【図3】同じく動作特性図
【図4】同じく動作特性図
【図5】同じく動作画面図
【図6】同動作特性図
【符号の説明】
2 帯域制限部
3 アナログ/デジタル変換部
4 画素変換部
5 駆動部
6 プラズマディスプレイパネル(PDP)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal processing apparatus for a digital display device such as a plasma display panel, and more particularly to a video signal processing apparatus for improving average luminance and image quality.
[0002]
[Prior art]
Conventionally, as a device for correcting the gradation of a plasma display panel, as described in Patent Document 1, it is optimum to prevent the luminance distribution from being excessively widened in the dynamic range and according to the degree of deviation of the luminance distribution of the image. A stable gradation correction and high resolution display method is stable.
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-130725
[Problems to be solved by the invention]
However, the above configuration requires a look-up table memory and the like, which complicates the system, increases costs, and causes a rapid resolution decrease and luminance change frequently depending on the video scene. Had a problem.
[0005]
The present invention has been made in view of such problems, and by controlling the cutoff frequency of the band limiting means according to the input video source, it is possible to remove the aliasing component by digital processing and realize a good image display. The purpose is to.
[0006]
[Means for Solving the Problems]
In order to solve this problem, the present invention provides a band limiting unit that limits a band of an input video signal, and an analog / digital conversion unit that converts an analog signal from the band limiting unit into a digital signal using a specific clock signal. And pixel conversion means for controlling the clock frequency of the analog / digital conversion means to perform pixel conversion to a signal specification having a predetermined horizontal pixel and controlling the cutoff frequency of the band limiting means in accordance with an input video signal. Provided, and configured to remove aliasing components due to sampling of analog / digital conversion.
[0007]
According to the present invention, there is provided a video signal processing apparatus that improves image quality by removing pseudo contour compensation (signal aliasing component) generated when performing pixel processing in the horizontal direction with a dot matrix type display element, particularly in a plasma display panel. Obtainable.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
A video signal processing apparatus according to an embodiment of the present invention will be described below with reference to the drawings.
[0009]
FIG. 1 is a block diagram of a video signal processing apparatus used in a driving circuit of a plasma display panel (hereinafter abbreviated as PDP) according to an embodiment of the present invention. In FIG. Is a band limiting unit as a band limiting unit for controlling the band of the analog signal from the input terminal 1, and 3 is an analog / digital unit for converting the analog signal from the band limiting unit 2 into a digital signal using a specific clock signal. (A / D) A / D conversion unit as a conversion unit, 4 is a pixel conversion unit as a pixel conversion unit that controls the clock frequency of the A / D conversion unit 3 and performs pixel conversion to a signal specification having a predetermined horizontal pixel. The pixel conversion unit 4 controls the cutoff frequency of the band limiting unit 2 in accordance with the input video signal. Reference numeral 5 denotes a drive unit that drives the PDP 6 that is a display device.
[0010]
The operation of the video signal processing apparatus of the plasma display panel configured as described above will be described below.
[0011]
When the signal of the NTSC horizontal scanning frequency fh = 15.75 kHz shown in FIG. 2A is supplied to the input terminal 1, the band limiting unit 2 causes the pixel conversion unit 4 to change the cutoff frequency shown in FIG. In addition to being limited to f1, the clock frequency of the A / D converter 3 is set to fs1 and converted into a signal suitable for the horizontal pixel of the PDP.
[0012]
Further, when the HDTV signal having the horizontal scanning frequency fh = 33.75 kHz shown in FIG. 2B is supplied to the input terminal 1, the band limiting unit 2 limits the cut-off frequency f2 shown in FIG. 3B. At the same time, the clock frequency of the A / D converter 3 is set to fs2 and converted into a signal suitable for the horizontal pixel of the PDP.
[0013]
By the way, in general, the spot shape is a Gaussian distribution in the CRT, so that the MTF characteristic of the descending characteristic as shown by the broken line in FIG. 4 is shown, whereas the XY matrix display such as the PDP has a specific characteristic as shown by the solid line in FIG. Flat characteristics up to frequency. Therefore, in the conventional CRT, the image quality deterioration due to the aliasing component due to the A / D conversion is at a level that cannot be detected at all. On the other hand, in the PDP, there is no deterioration in the MTF characteristic. become. Therefore, as described above, video signal processing is required for a PDP different from the CRT.
[0014]
Since the PDP is a full digital display device, the main cause of pixel deterioration is the signal S / N. If the signal S / N deteriorates, it appears as deterioration in basic performance such as gradation, resolution, and pseudo contour.
[0015]
That is, with the above-described configuration of the present invention, aliasing components generated by sampling during analog / digital conversion are removed, and stable transient correction is newly performed with less S / N degradation using the aliasing-removed video signal. By providing digital two-dimensional contour compensation for performing signal processing, signal processing suitable for PDP can be performed. Therefore, the sharpness can be greatly improved as compared with the CRT, and a good signal S / N process can be realized. In addition, since the two-dimensional contour compensation circuit can perform digital transient correction in PDP pixel units according to the signal source, optimum contour compensation can be performed.
[0016]
Next, processing when the two-screen processing is performed will be described. FIG. 5A shows a “home video” as a main screen, and FIG. 5B shows a “mountain video” as a sub-screen. Then, the frequency is limited to the cut-off frequency f2 shown in FIG. 3B, and the clock frequency of the A / D converter 3 is set to fs2 to be converted into a signal suitable for the PDP horizontal pixel. When the two-screen display shown in FIG. 5C is performed, the band limiting unit 2 is limited to the cut-off frequency f4 shown in FIG. The clock frequency of the conversion unit 3 is set to fs4 and converted into a signal suitable for the horizontal pixel of the sub-screen size.
[0017]
Therefore, even when the screen size or the screen size is changed by automatically removing the aliasing component generated by sampling at the time of analog / digital conversion in accordance with the video display area as in the present invention. , Faithful and sharp image display can be realized.
[0018]
As described above, according to the present embodiment, it is possible to realize faithful and high-definition image display by removing the aliasing component of the input video signal and performing image adjustment for each pixel of the PDP.
[0019]
In this embodiment, video signal processing using a display device using a PDP has been described for easy understanding, but it goes without saying that the present invention is also effective for other display devices.
[0020]
【The invention's effect】
As described above, according to the video signal processing apparatus of the present invention, the band limiting means for controlling the cutoff frequency of the band limiting means provided in the preceding stage of the A / D conversion means according to each input video signal and the display area. Equipped with a digital signal processing that can remove aliasing components and realize a clear image display. Furthermore, a full digital display device such as a PDP can display a more crisp image. The effect is great.
[Brief description of the drawings]
FIG. 1 is a block diagram of a video signal processing apparatus according to an embodiment of the present invention. FIG. 2 is an operation waveform diagram for explaining the operation of the apparatus. FIG. 3 is an operation characteristic chart. [Fig. 5] Same operation screen diagram [Fig. 6] Same operation characteristic diagram [Explanation of symbols]
2 Band Limiting Unit 3 Analog / Digital Conversion Unit 4 Pixel Conversion Unit 5 Drive Unit 6 Plasma Display Panel (PDP)

Claims (3)

入力映像信号の帯域を制限する帯域制限手段と、前記帯域制限手段からのアナログ信号を特定のクロック信号を用いてデジタル信号を変換するアナログ/デジタル変換手段と、前記アナログ/デジタル変換手段のクロック周波数を制御して所定の水平画素を有する信号仕様に画素変換しかつ入力映像信号に応じて前記帯域制限手段のカットオフ周波数を制御する画素変換手段とを備え、アナログ/デジタル変換の標本化による折り返し成分を除去するように構成したことを特徴とする映像信号処理装置。Band limiting means for limiting the band of the input video signal, analog / digital conversion means for converting the analog signal from the band limiting means using a specific clock signal, and clock frequency of the analog / digital conversion means And a pixel conversion means for controlling the cut-off frequency of the band limiting means in accordance with the input video signal and converting the pixel to a signal specification having a predetermined horizontal pixel, and performing folding by sampling of analog / digital conversion A video signal processing apparatus configured to remove components. 帯域制御手段は、画素変換手段のクロック周波数より約1/2以下の周波数帯域に制限するように構成したことを特徴とする請求項1記載の映像信号処理装置。2. The video signal processing apparatus according to claim 1, wherein the band control means is configured to limit the frequency band to about 1/2 or less than a clock frequency of the pixel conversion means. 帯域制御手段は、複数の画素表示を行う場合に水平表示サイズに応じて周波数帯域を制御するように構成したことを特徴とする請求項1記載の映像信号処理装置。The video signal processing apparatus according to claim 1, wherein the band control means is configured to control the frequency band in accordance with a horizontal display size when a plurality of pixels are displayed.
JP2003186833A 2003-06-30 2003-06-30 Video signal processor Pending JP2005026744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003186833A JP2005026744A (en) 2003-06-30 2003-06-30 Video signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003186833A JP2005026744A (en) 2003-06-30 2003-06-30 Video signal processor

Publications (1)

Publication Number Publication Date
JP2005026744A true JP2005026744A (en) 2005-01-27

Family

ID=34185861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003186833A Pending JP2005026744A (en) 2003-06-30 2003-06-30 Video signal processor

Country Status (1)

Country Link
JP (1) JP2005026744A (en)

Similar Documents

Publication Publication Date Title
US7006704B2 (en) Method of and apparatus for improving picture quality
EP1758371B1 (en) Image processing apparatus, image display and image processing method
EP1185091B1 (en) Image display method and device
US8447131B2 (en) Image processing apparatus and image processing method
JP2006179976A (en) Video signal processor, video signal processing method, and television broadcast receiver
KR100457043B1 (en) Contour emphasizing circuit
JP2005151307A (en) Image processing method
JP2000312302A (en) Contour emphasis device, image forming device, picture signal processing method and image forming device
JP2005026744A (en) Video signal processor
US7205961B1 (en) Display apparatus having uniformity function of pixel luminescence frequency and display method
JP2006094491A (en) Method and device for processing video signal aimed at compensating for defect of display device
JP2006524463A (en) Combination of digital signal sampling rate conversion and gain controlled filtering
KR100457041B1 (en) Contour emphasizing circuit
JPH1013848A (en) White balance adjustment system for plasma display panel
JP2969408B2 (en) Video display device
US7154562B1 (en) Methods and circuits for implementing programmable gamma correction
JPH11352930A (en) Driving method for plasma display panel
JP2005039593A (en) Image processor, image processing method, and image projection device
JP2006179975A (en) Video signal processor, video signal processing method and television broadcast receiver
JPH07319420A (en) Pixel synchronization device
KR20040084390A (en) Scan converter of video signal
CN1336760A (en) Dynamic control for image enhancement
JPH0654328A (en) High-vision television receiver
JP2006514323A (en) Sparkle reduction by split gamma table
JP3219424B2 (en) Television signal converter