JP2005025935A

JP2005025935A - Encoding apparatus

Info

Publication number: JP2005025935A
Application number: JP2004278561A
Authority: JP
Inventors: Kenji Maeno; 健二前野; Kihei Ido; 喜平井戸; Hideaki Kosaka; 英明小坂
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-10-27
Filing date: 2004-09-24
Publication date: 2005-01-27

Abstract

<P>PROBLEM TO BE SOLVED: To provide an encoding apparatus which can widen a notch of a frequency spectrum of code data. <P>SOLUTION: The encoding apparatus conducts an extraction of sine and cosine components of each of N frequencies on two kinds of (m+1)-bit data strings to which 1 bits of "0" or "1" is added at intervals of m bits, selects from the two kinds of data strings one data string in which frequency components increase or decrease with a greater degree, using at least the extracted components, and outputs the selected data string. The encoding apparatus is provided with sine wave generation circuits 29 and 39 with weighting factors and cosine wave generation circuits 34 and 44 with weighting factors for adding a weight factor to at least one of the extracted since and cosine components. By using the result thereof, one of the two kinds of data strings with a greater degree of increase/decrease of a frequency component is selected and outputted. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ディジタル信号を記録再生するディジタルＶＴＲ等の磁気記録再生装置に使用する符号化装置に関し、特に、高密度記録に適した符号化装置に関するものである。 The present invention relates to an encoding apparatus used in a magnetic recording / reproducing apparatus such as a digital VTR for recording / reproducing a digital signal, and more particularly to an encoding apparatus suitable for high-density recording.

現在、高画質で長時間記録が可能でかつ小型カセットを用いたディジタルＶＴＲが開発中であり、これには高密度磁気記録再生技術が必要不可欠である。高密度磁気記録再生技術の１つとして狭トラック化技術がある。以下これに付いて説明する。 Currently, a digital VTR using a small cassette capable of high-quality recording for a long time is under development, and high-density magnetic recording / reproducing technology is indispensable for this. One of the high-density magnetic recording / reproducing techniques is a narrow track technique. This will be described below.

記録信号にパイロット信号を別途付加すると、再生時に誤り率の劣化という形で影響を及ぼす。そこでディジタルＶＴＲ等ではディジタルパイロットトーンを用いてパイロット信号を生成することにより、誤り率を劣化することなくパイロット信号を記録信号に付加している。 If a pilot signal is separately added to the recording signal, the error rate is deteriorated during reproduction. Therefore, in a digital VTR or the like, a pilot signal is generated using a digital pilot tone, so that the pilot signal is added to the recording signal without deteriorating the error rate.

記録信号には、例えば以下の３種類の記録信号を用いる。第１の記録信号としては周波数ｆ１のパイロット信号を持ち、周波数ｆ２にノッチを有する符号化データＦ１である。第２の記録信号は周波数ｆ２にパイロット信号、周波数ｆ１にノッチを有する符号化データＦ２である。また、第３の記録信号は周波数ｆ１，ｆ２にノッチを有する符号化データＦ０である。これらをトラック毎に切り換えて磁気テープに記録する。 As the recording signal, for example, the following three types of recording signals are used. The first recording signal is encoded data F1 having a pilot signal of frequency f1 and having a notch at frequency f2. The second recording signal is encoded data F2 having a pilot signal at frequency f2 and a notch at frequency f1. The third recording signal is encoded data F0 having notches at frequencies f1 and f2. These are switched for each track and recorded on the magnetic tape.

トラックパターンは、第１トラックにＦ０、第２トラックにＦ１、第３トラックにＦ０、第４トラックにＦ２となり、以下これの繰り返しである。トラッキングサーボについては、例えば第３トラックのＦ０を再生中に隣合う第２，第４トラックからのｆ１，ｆ２のパイロット信号のクロストーク量が同じになるように制御すればよく、これによって正確にトラッキングサーボをかけることができる。 The track pattern is F0 for the first track, F1 for the second track, F0 for the third track, F2 for the fourth track, and so on. The tracking servo may be controlled so that, for example, the crosstalk amount of the pilot signals of f1 and f2 from the second and fourth tracks adjacent to each other during the reproduction of the F0 of the third track becomes the same. Tracking servo can be applied.

再生時にパイロット信号を検出するには、帯域通過フィルタ（ＢＰＦ）を用いるが、パイロット信号を含むトラックの両側のトラックはパイロット周波数にノッチがあるのでパイロット信号のＳ／Ｎ比が上がり、さらにはＢＰＦのＱを小さくしてもトラッキング性能に影響が出にくいという利点がある。 In order to detect the pilot signal during reproduction, a band pass filter (BPF) is used. However, since the tracks on both sides of the track including the pilot signal have notches in the pilot frequency, the S / N ratio of the pilot signal increases, and further, the BPF. There is an advantage that the tracking performance is hardly affected even if the Q is reduced.

図１０に符号化装置の構成を示す。49は入力される記録データを直列データに変換する並直列変換回路であり、並直列変換回路49は変換後の直列データを０付加回路50，１付加回路51へ出力する。０付加回路50は記録データのＭＳＢに１ビットの“０”を付加してプリコーダ52へ出力する。１付加回路51は記録データのＭＳＢに１ビットの“１”を付加してプリコーダ53へ出力する。プリコーダ52，53は入力データをプリコードして，周波数成分抽出回路54，55とランレングス検出回路56，57と遅延回路59，60とへ出力する。周波数成分抽出回路54，55は、パイロット周波数及びノッチ周波数の周波数成分を抽出して出力判定回路58へ出力する。ランレングス検出回路56，57は、入力データのランレングスを検出して出力判定回路58へ出力する。出力判定回路58は、周波数成分抽出回路54，55及びランレングス検出回路56，57からの出力に基づいて、スイッチ61に切り換え信号を出力する。スイッチ61は、この切り換え信号に応じて、遅延回路59または遅延回路60の何れか一方の出力を選択して符号化データとして出力する。 FIG. 10 shows the configuration of the encoding apparatus. Reference numeral 49 denotes a parallel / serial conversion circuit that converts input recording data into serial data. The parallel / serial conversion circuit 49 outputs the converted serial data to the 0 addition circuit 50 and the 1 addition circuit 51. The 0 addition circuit 50 adds 1 bit “0” to the MSB of the recording data and outputs it to the precoder 52. The 1 addition circuit 51 adds 1 bit “1” to the MSB of the recording data and outputs it to the precoder 53. Precoders 52 and 53 precode the input data and output them to frequency component extraction circuits 54 and 55, run length detection circuits 56 and 57, and delay circuits 59 and 60. The frequency component extraction circuits 54 and 55 extract the frequency components of the pilot frequency and the notch frequency and output them to the output determination circuit 58. The run length detection circuits 56 and 57 detect the run length of the input data and output it to the output determination circuit 58. The output determination circuit 58 outputs a switching signal to the switch 61 based on the outputs from the frequency component extraction circuits 54 and 55 and the run length detection circuits 56 and 57. The switch 61 selects one of the outputs of the delay circuit 59 and the delay circuit 60 according to the switching signal and outputs the selected data as encoded data.

次に、動作を説明する。並直列変換回路49は、８ビット単位の記録データを24ビット分ためて直列データに変換して出力する。記録データのビット周波数をｆｂとすれば、読み出し周波数ｆｂ’はｆｂ’＝（25／24）×ｆｂである。１ビットの付加分は、０付加回路50または１付加回路51によって記録データのＭＳＢに“０”または“１”（以下、これを制御ビットという）を付加したものである。制御ビットを付加されたデータはプリコーダ52, 53によってプリコードされる。ここで、プリコーダ52, 53はＩ−ＮＲＺＩ方式とし、プリコーダ52, 53の出力の２ビット遅延データと入力データとのＥＸＯＲをプリコーダ52, 53の出力とする。 Next, the operation will be described. The parallel-serial conversion circuit 49 accumulates 24-bit recording data in units of 8 bits into serial data and outputs the serial data. If the bit frequency of the recording data is fb, the read frequency fb ′ is fb ′ = (25/24) × fb. The 1-bit addition is obtained by adding “0” or “1” (hereinafter referred to as a control bit) to the MSB of the recording data by the 0 addition circuit 50 or the 1 addition circuit 51. The data to which the control bits are added is precoded by the precoders 52 and 53. Here, the precoders 52 and 53 are of the I-NRZI system, and the EXOR between the 2-bit delay data output from the precoders 52 and 53 and the input data is output from the precoders 52 and 53.

周波数成分抽出回路54, 55では、パイロット周波数及びノッチ周波数の周波数成分が抽出される。例えば生成する符号化データがＦ１の場合、パイロット周波数はｆ１であり、ノッチ周波数はｆ２である。また、符号化データがＦ０の場合は、ｆ１，ｆ２共にノッチ周波数であり、パイロット周波数はない。ランレングス検出回路56, 57では、入力データのランレングスが検出される。遅延回路59, 60では、周波数成分抽出回路54, 55及びランレングス判定回路56, 57が動作している間だけ、出力を遅延する。 The frequency component extraction circuits 54 and 55 extract the frequency components of the pilot frequency and the notch frequency. For example, when the encoded data to be generated is F1, the pilot frequency is f1 and the notch frequency is f2. When the encoded data is F0, both f1 and f2 are notch frequencies and there is no pilot frequency. The run length detection circuits 56 and 57 detect the run length of the input data. The delay circuits 59 and 60 delay the output only while the frequency component extraction circuits 54 and 55 and the run length determination circuits 56 and 57 are operating.

出力判定回路58では、周波数成分抽出回路54, 55で抽出された周波数成分に基づいて、パイロット周波数成分がより大きく、ノッチ周波数成分がより小さくなる方の信号が出力されるようにスイッチ61を制御する。また、ランレングスが例えば10以上である場合は、無条件にランレングスが短い方の信号が出力されるようにスイッチ61を制御する。この出力判定回路58によりスイッチ61が切り換えられると共に遅延回路59, 60からデータが出力され、符号化データとして符号化装置より出力される。 Based on the frequency components extracted by the frequency component extraction circuits 54 and 55, the output determination circuit 58 controls the switch 61 so that a signal having a larger pilot frequency component and a smaller notch frequency component is output. To do. When the run length is 10 or more, for example, the switch 61 is controlled so that the signal with the shorter run length is output unconditionally. The switch 61 is switched by the output determination circuit 58 and data is output from the delay circuits 59 and 60 and output from the encoding device as encoded data.

図１１に、図１０における従来の周波数成分抽出回路54の構成を示す。なお、周波数成分抽出回路55の構成及び動作は周波数成分抽出回路54と同様であるので、以下では、周波数成分抽出回路54について説明する。周波数成分抽出回路54は、加算器21，30，35，40，45と、保持回路22，31，36，41，46と、減算器23，26と、既知ＤＳＶ発生回路24と、２乗器25，32，37，42，47と、既知データ発生回路27と、乗算器28，33，38，43と、重み付け加算器48と、正弦波発生回路62, 64と、余弦波発生回路63, 65とを有する。 FIG. 11 shows the configuration of the conventional frequency component extraction circuit 54 in FIG. Since the configuration and operation of the frequency component extraction circuit 55 are the same as those of the frequency component extraction circuit 54, the frequency component extraction circuit 54 will be described below. The frequency component extraction circuit 54 includes adders 21, 30, 35, 40, and 45, holding circuits 22, 31, 36, 41, and 46, subtractors 23 and 26, a known DSV generation circuit 24, and a squarer. 25, 32, 37, 42, 47, known data generation circuit 27, multipliers 28, 33, 38, 43, weighted adder 48, sine wave generation circuits 62, 64, cosine wave generation circuit 63, And 65.

プリコーダ52のデータは加算器21及び減算器26に入力される。加算器21は、入力値と保持回路22の保持値とを加算して保持回路22に保持させる。減算器23は、保持回路22の出力である入力信号のＤＳＶと既知ＤＳＶ発生回路24が発生した既知ＤＳＶとの差を求めて２乗器25へ出力する。２乗器25はこの差を２乗して重み付け加算器48へ出力する。 The data of the precoder 52 is input to the adder 21 and the subtractor 26. The adder 21 adds the input value and the holding value of the holding circuit 22 and causes the holding circuit 22 to hold the added value. The subtracter 23 obtains the difference between the DSV of the input signal that is the output of the holding circuit 22 and the known DSV generated by the known DSV generation circuit 24 and outputs the difference to the squarer 25. The squarer 25 squares this difference and outputs it to the weighted adder 48.

一方、減算器26は、入力データと既知データ発生回路27が発生した既知データとの差を求めて乗算器28，33，38，43へ出力する。乗算器28は、正弦波発生回路62から出力される周波数ｆ１の正弦波と入力データとを乗算して加算器30へ出力する。加算器30は、入力値と保持回路31の保持値とを加算して保持回路31に保持させる。２乗器32は、保持回路31の保持結果を２乗して重み付け加算器48へ出力する。同様に、乗算器33（38, 43）は、余弦波発生回路63（正弦波発生回路64, 余弦波発生回路65）から出力される周波数ｆ１の余弦波（周波数ｆ２の正弦波，周波数ｆ２の余弦波）と入力データとを乗算して加算器35（40, 45）へ出力する。加算器35（40, 45）は、入力値と保持回路36（41, 46）の保持値とを加算して保持回路36（41, 46）に保持させる。２乗器37（42, 47）は、保持回路36（41, 46）の保持結果を２乗して重み付け加算器48へ出力する。 On the other hand, the subtractor 26 calculates the difference between the input data and the known data generated by the known data generation circuit 27 and outputs the difference to the multipliers 28, 33, 38, and 43. The multiplier 28 multiplies the sine wave of the frequency f1 output from the sine wave generation circuit 62 and the input data, and outputs the result to the adder 30. The adder 30 adds the input value and the holding value of the holding circuit 31 and causes the holding circuit 31 to hold the added value. The squarer 32 squares the holding result of the holding circuit 31 and outputs the result to the weighting adder 48. Similarly, the multiplier 33 (38, 43) includes a cosine wave (frequency sine wave of frequency f2, frequency f2) output from the cosine wave generation circuit 63 (sine wave generation circuit 64, cosine wave generation circuit 65). The cosine wave) is multiplied by the input data and output to the adder 35 (40, 45). The adder 35 (40, 45) adds the input value and the held value of the holding circuit 36 (41, 46) and holds the added value in the holding circuit 36 (41, 46). The squarer 37 (42, 47) squares the holding result of the holding circuit 36 (41, 46) and outputs the result to the weighting adder 48.

次に、動作を説明する。周波数成分抽出回路54にはプリコーダ52より“０”または“１”のディジタル信号が入力されるが、周波数成分を計算するにあたり、以下の説明では、“０”については“−１”の波形が入力されたものとして取り扱う。周波数成分抽出回路54では直流成分の大きさ，パイロット成分の大きさ，ノッチの大きさが抽出される。 Next, the operation will be described. A digital signal of “0” or “1” is input to the frequency component extraction circuit 54 from the precoder 52. In calculating the frequency component, in the following description, a waveform of “−1” is obtained for “0”. Treat as input. The frequency component extraction circuit 54 extracts the DC component size, pilot component size, and notch size.

まず、直流成分及びパイロット成分の抽出方法について説明する。加算器21では、入力された“−１”または“１”の入力値と保持回路22の値とが加算され、その結果を保持回路22に保持することでＤＳＶを計算する。これを０付近に収束させると直流成分はなくなり、更にＤＳＶを周期的に変動させることでパイロット成分を生成することができる。ここでは、一例として周波数ｆ１のパイロット信号を生成する場合について述べる。 First, a method for extracting DC components and pilot components will be described. In the adder 21, the inputted “−1” or “1” input value and the value of the holding circuit 22 are added, and the result is held in the holding circuit 22 to calculate the DSV. When this is converged to near 0, the direct current component disappears, and the pilot component can be generated by periodically changing the DSV. Here, the case where the pilot signal of the frequency f1 is produced | generated as an example is described.

既知ＤＳＶ発生回路24では周波数ｆ１の周期をもつ方形波のＤＳＶ（既知ＤＳＶ）が発生し、減算器23で入力信号のＤＳＶと既知ＤＳＶとの差をとり、この差が小さくなる方の信号を出力とするように、図１０中のスイッチ61が切り換えられると、直流成分がなく、周波数ｆ１のパイロット信号を含んだ信号を生成できる。 The known DSV generation circuit 24 generates a square wave DSV (known DSV) having a period of frequency f1, and the subtractor 23 takes the difference between the DSV of the input signal and the known DSV, and the signal having the smaller difference is obtained. When the switch 61 in FIG. 10 is switched so as to produce an output, it is possible to generate a signal having no direct current component and including a pilot signal having the frequency f1.

次に、ノッチ成分の抽出方法について説明する。ここでは周波数ｆ１及びｆ２のノッチ成分を抽出するが、ノッチ周波数がパイロット信号を含む場合には、予め入力信号からパイロット成分を減じることによりパイロット信号の周辺にノッチを生成できる。例えば周波数ｆ１のパイロット信号を含む信号のノッチ成分を抽出する場合、既知データ発生回路27にて既知ＤＳＶと同じ周期のＤＳＶを持つ“−１”または“１”のデータ（既知データ）を発生させ、減算器26で入力信号と既知データとの差をとる。 Next, a method for extracting a notch component will be described. Here, the notch components of the frequencies f1 and f2 are extracted. When the notch frequency includes a pilot signal, a notch can be generated around the pilot signal by subtracting the pilot component from the input signal in advance. For example, when a notch component of a signal including a pilot signal of frequency f1 is extracted, “-1” or “1” data (known data) having a DSV having the same cycle as the known DSV is generated in the known data generation circuit 27. Then, the subtracter 26 takes the difference between the input signal and the known data.

次に、乗算器28にて正弦波発生回路62から出力される sinω₁ｔと入力データとを乗算し、加算器30で保持回路31の値にこの乗算結果を加算した結果を保持し、２乗器32で保持結果を２乗する。以下、 cosω₁t ， sinω₂ｔ， cosω₂ｔについても同様に行う。即ち、乗算器33（38, 43）にて余弦波発生回路63（正弦波発生回路64, 余弦波発生回路65）から出力される cosω₁t (sinω₂ｔ， cosω₂ｔ）と入力データとを乗算し、加算器35（40, 45）で保持回路36（41, 46）の値にこの乗算結果を加算した結果を保持し、２乗器37（42, 47）で保持結果を２乗する。これらの２乗結果の加算結果を図１０の出力判定回路58にて比較して加算結果が小さい方を出力とするようにスイッチ61を切り換えることは、フーリエ変換にて周波数成分を抽出して出力を選択したのと全く同じである。これによって符号化データの周波数スペクトラムにはノッチとパイロット信号周辺のノッチとが生成される。 Next, the multiplier 28 multiplies the sinω ₁ t output from the sine wave generation circuit 62 by the input data, and the adder 30 holds the result of adding this multiplication result to the value of the holding circuit 31, and 2 The holding result is squared by the multiplier 32. Hereinafter, cosω ₁ t, sinω ₂ t, and cosω ₂ t are similarly performed. That is, cos ω ₁ t (sin ω ₂ t, cos ω ₂ t) output from the cosine wave generation circuit 63 (sine wave generation circuit 64, cosine wave generation circuit 65) and input data by the multiplier 33 (38, 43) And the result of adding this multiplication result to the value of the holding circuit 36 (41, 46) is held by the adder 35 (40, 45), and the holding result is squared by the squarer 37 (42, 47) To do. The result of adding these squared results is compared by the output determination circuit 58 in FIG. 10 and switching the switch 61 so that the smaller addition result is output, the frequency component is extracted by Fourier transform and output. Is exactly the same as selecting As a result, a notch and a notch around the pilot signal are generated in the frequency spectrum of the encoded data.

重み付け加算器48では、直流成分及びパイロット成分の計算結果と、ノッチ成分の計算結果を互いに重み付け加算することにより各成分の大きさの比率を変化させることができる。例えばパイロット成分を大きくするにはパイロット成分の計算結果の重み係数を増やせば良い。 In the weighting adder 48, the calculation result of the direct current component and the pilot component and the calculation result of the notch component can be weighted and added to each other to change the ratio of the sizes of the respective components. For example, in order to increase the pilot component, the weight coefficient of the calculation result of the pilot component may be increased.

なお、本願に関連する技術として特許文献１がある。
特開平４−２５５９６９号公報 In addition, there exists patent document 1 as a technique relevant to this application.
JP-A-4-255969

上述したような従来の符号化装置を用いれば、符号化データにノッチがあるためディジタルパイロットトーンを用いたトラッキングサーボ方式のパイロット信号検出回路のＢＰＦのＱを小さくすることができ、トラッキングサーボの安定化及び再生回路の低価格化を図れるという利点はあるが、ノッチの幅を広げることによりこれらの利点を更に改善する余地がある。 If the conventional coding apparatus as described above is used, since the coded data has a notch, the Q of the BPF of the tracking servo type pilot signal detection circuit using the digital pilot tone can be reduced, and the tracking servo can be stabilized. However, there is room for further improvement of these advantages by increasing the width of the notch.

本発明は斯かる事情に鑑みてなされたものであり、符号化データの周波数スペクトラムのノッチの幅を広げることができて、トラッキングサーボの安定化及び再生回路の低価格化を推進できる符号化装置を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and an encoding apparatus capable of expanding the notch width of the frequency spectrum of encoded data and promoting the stabilization of the tracking servo and the price reduction of the reproduction circuit. The purpose is to provide.

第１発明の符号化装置は、ｍビット毎に１ビットの“０”または“１”を付加したｍ＋１ビットの２種類のデータ列のそれぞれに対してＮ個の各周波数の正弦成分と余弦成分とを抽出し、少なくともこの抽出成分を用いて２種類のデータ列のうち周波数成分がより大きく増減する方を選択して出力する符号化装置であり、抽出された正弦成分または余弦成分の少なくとも一方に重み係数をつける手段と、重み付けされた正弦成分と余弦成分との結果を用いて２種類のデータ列のうちから周波数成分がより増減する方を選択する手段と、選択されたデータ列を出力する手段とを備えたものである。 The encoding device according to the first aspect of the present invention provides a sine component and a cosine component of each of N frequencies for each of two types of data sequences of m + 1 bits with 1 bit “0” or “1” added for every m bits. , And at least one of the extracted sine component or cosine component. Means for assigning a weighting factor to the signal, means for selecting one of the two types of data sequence that increases or decreases the frequency component from the result of the weighted sine component and cosine component, and outputs the selected data sequence And means for performing.

第１発明の符号化装置にあっては、抽出された正弦成分または余弦成分の少なくとも一方に重み係数をつけた結果を用いて、ｍビット毎に１ビットの“０”または“１”を付加した（ｍ＋１）ビットの２種類のデータ列のうちから周波数成分がより増減する方を選択して出力するので、符号化された信号のノッチの幅を広げたり、パイロット信号のレベルを大きくすることができる。 In the encoding device according to the first aspect of the invention, 1 bit “0” or “1” is added for every m bits using the result of adding a weighting factor to at least one of the extracted sine component or cosine component. Since one of the two (m + 1) -bit data strings whose frequency component increases or decreases is selected and output, the notch width of the encoded signal is widened or the level of the pilot signal is increased. Can do.

第２発明の符号化装置は、第１発明において、重み係数を決定する際、少なくとも一方に重み係数を付けた正弦成分と余弦成分との和が、入力信号及びパイロット信号の位相差と出力との特性において、位相差０°〜 180°の間で 180°の点よりも大きくならないように重み係数を決めるように構成したものである。 In the encoding device according to the second aspect of the present invention, when determining the weighting factor in the first aspect, the sum of the sine component and the cosine component with the weighting factor added to at least one of the phase difference and the output of the input signal and the pilot signal In this characteristic, the weight coefficient is determined so that the phase difference is not larger than the point of 180 ° between 0 ° and 180 °.

第２発明の符号化装置にあっては、符号化装置の重み係数を決定する際、パイロット信号のレベル変動を少なくすることができる。 In the encoding apparatus according to the second aspect of the invention, the level fluctuation of the pilot signal can be reduced when determining the weighting coefficient of the encoding apparatus.

第１発明の符号化装置では、符号化された信号のノッチの幅を広げたり、パイロット信号のレベルを大きくできるので、再生時のパイロット信号検出回路のＢＰＦのＱを低くでき、その分だけ回路を安価に構成できる。 In the encoding apparatus of the first invention, since the notch width of the encoded signal can be widened or the level of the pilot signal can be increased, the Q of the BPF of the pilot signal detection circuit at the time of reproduction can be lowered, and the circuit is correspondingly increased. Can be configured at low cost.

第２発明の符号化装置では、符号化装置の重み係数を決定する際、パイロット信号のレベル変動を少なくできるのでトラッキングサーボを安定にできる。 In the encoding apparatus according to the second aspect of the invention, when determining the weighting coefficient of the encoding apparatus, the level fluctuation of the pilot signal can be reduced, so that the tracking servo can be stabilized.

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
本発明による符号化装置の構成は図１０に示す従来例と同じである。図１は本発明による符号化装置の周波数成分抽出回路54の構成を示す図である。周波数成分抽出回路55の構成及び動作は周波数成分抽出回路54と同様であるので、以下では、周波数成分抽出回路54について説明する。周波数成分抽出回路54は、加算器21，30，35，40，45と、保持回路22，31，36，41，46と、減算器23，26と、既知ＤＳＶ発生回路24と、２乗器25，32，37，42，47と、既知データ発生回路27と、乗算器28，33，38，43と、重み付け加算器48と、重み係数つき正弦波発生回路29, 39と、重み係数つき余弦波発生回路34, 44とを有する。 Hereinafter, the present invention will be described in detail with reference to the drawings illustrating embodiments thereof.
The configuration of the encoding apparatus according to the present invention is the same as that of the conventional example shown in FIG. FIG. 1 is a diagram showing the configuration of the frequency component extraction circuit 54 of the encoding apparatus according to the present invention. Since the configuration and operation of the frequency component extraction circuit 55 are the same as those of the frequency component extraction circuit 54, the frequency component extraction circuit 54 will be described below. The frequency component extraction circuit 54 includes adders 21, 30, 35, 40, and 45, holding circuits 22, 31, 36, 41, and 46, subtractors 23 and 26, a known DSV generation circuit 24, and a squarer. 25, 32, 37, 42, 47, known data generation circuit 27, multipliers 28, 33, 38, 43, weighting adder 48, sine wave generation circuits 29, 39 with weighting coefficients, and weighting coefficients Cosine wave generating circuits 34 and 44.

一方、減算器26は、入力データと既知データ発生回路27が発生した既知データとの差を求めて乗算器28，33，38，43へ出力する。乗算器28は、重み係数つき正弦波発生回路29から出力される振幅Ｋ１，周波数ｆ１の正弦波と入力データとを乗算して加算器30へ出力する。加算器30は、入力値と保持回路31の保持値とを加算して保持回路31に保持させる。２乗器32は、保持回路31の保持結果を２乗して重み付け加算器48へ出力する。同様に、乗算器33（38, 43）は、重み係数つき余弦波発生回路34（重み係数つき正弦波発生回路39, 重み係数つき余弦波発生回路44）から出力される振幅Ｋ２，周波数ｆ１の余弦波（振幅Ｋ３，周波数ｆ２の正弦波，振幅Ｋ４，周波数ｆ２の余弦波）と入力データとを乗算して加算器35（40, 45）へ出力する。加算器35（40, 45）は、入力値と保持回路36（41, 46）の保持値とを加算して保持回路36（41, 46）に保持させる。２乗器37（42, 47）は、保持回路36（41, 46）の保持結果を２乗して重み付け加算器48へ出力する。 On the other hand, the subtractor 26 calculates the difference between the input data and the known data generated by the known data generation circuit 27 and outputs the difference to the multipliers 28, 33, 38, and 43. The multiplier 28 multiplies the sine wave of amplitude K1 and frequency f1 output from the weighted sine wave generation circuit 29 and the input data, and outputs the result to the adder 30. The adder 30 adds the input value and the holding value of the holding circuit 31 and causes the holding circuit 31 to hold the added value. The squarer 32 squares the holding result of the holding circuit 31 and outputs the result to the weighting adder 48. Similarly, the multiplier 33 (38, 43) has an amplitude K2 and a frequency f1 output from a cosine wave generation circuit 34 with a weighting coefficient (a sine wave generation circuit 39 with a weighting coefficient, a cosine wave generation circuit 44 with a weighting coefficient). The cosine wave (sine wave of amplitude K3, frequency f2, cosine wave of amplitude K4, frequency f2) is multiplied by the input data and output to the adder 35 (40, 45). The adder 35 (40, 45) adds the input value and the held value of the holding circuit 36 (41, 46) and holds the added value in the holding circuit 36 (41, 46). The squarer 37 (42, 47) squares the holding result of the holding circuit 36 (41, 46) and outputs the result to the weighting adder 48.

次に、動作を説明する。図２，図３及び図４は、正弦波乗算結果の２乗出力（以下、正弦項という），余弦波乗算結果の２乗出力（以下、余弦項という）及びこの正弦項と余弦項との和の位相−出力特性の一例を示す図である。図２は正弦項と余弦項との重み係数の比が１：１の場合、図３は正弦項と余弦項との比が１：1.5 の場合、図４は正弦項と余弦項との比が 1.5：１の場合である。 Next, the operation will be described. 2, 3 and 4 show the square output of the sine wave multiplication result (hereinafter referred to as sine term), the square output of the cosine wave multiplication result (hereinafter referred to as cosine term), and the sine term and cosine term. It is a figure which shows an example of a sum phase-output characteristic. 2 shows the ratio of the weight coefficient between the sine and cosine terms is 1: 1, FIG. 3 shows the ratio of the sine and cosine terms is 1: 1.5, and FIG. 4 shows the ratio between the sine and cosine terms. Is 1.5: 1.

図５，図６及び図７は本発明の符号化装置で符号化された符号化データの周波数スペクトラムの一例を示す図であり、図５は正弦項と余弦項との重み係数の比が１：１の場合、図６は正弦項と余弦項との比が１：1.5 の場合、図７は正弦項と余弦項との比が 1.5：１の場合である。 5, FIG. 6 and FIG. 7 are diagrams showing an example of the frequency spectrum of the encoded data encoded by the encoding apparatus of the present invention, and FIG. 5 shows that the ratio of the weight coefficient between the sine term and the cosine term is 1. 6, FIG. 6 shows the case where the ratio of the sine term to the cosine term is 1: 1.5, and FIG. 7 shows the case where the ratio of the sine term to the cosine term is 1.5: 1.

図８及び図９は正弦項と余弦項との重み係数を変化させた場合の正弦項と余弦項との和の位相−出力特性を示す図であり、図８は余弦項の重みを大きくした場合、図９は余弦項の重みを小さくした場合である。 8 and 9 are diagrams showing the phase-output characteristics of the sum of the sine term and the cosine term when the weighting coefficients of the sine term and the cosine term are changed, and FIG. 8 is a diagram in which the weight of the cosine term is increased. FIG. 9 shows a case where the weight of the cosine term is reduced.

本発明による直流成分及びパイロット成分の抽出方法については、従来例と同じなので説明を省略する。以下、説明を簡略化するために、符号化データＦ１についてパイロット信号ｆ１とその周辺のノッチとの生成方法について述べるが、Ｆ２についても同様である。本発明ではノッチを生成するための正弦項と余弦項とに重み付けを行い、記録信号の周波数スペクトラムの特性を変えることを目的としている。正弦項及び余弦項の重み付けと記録信号の周波数スペクトラムの特性の変化との関係を考察するにあたり、図２，図３及び図４に位相−出力特性を示す。 Since the DC component and pilot component extraction method according to the present invention is the same as the conventional example, the description thereof is omitted. Hereinafter, in order to simplify the description, a method of generating the pilot signal f1 and notches around the encoded data F1 will be described, but the same applies to F2. An object of the present invention is to weight the sine and cosine terms for generating notches and to change the frequency spectrum characteristics of the recording signal. In considering the relationship between the weighting of the sine and cosine terms and the change in the frequency spectrum characteristics of the recording signal, FIGS. 2, 3 and 4 show the phase-output characteristics.

図２は正弦項及び余弦項の両項に重みを付けないときの特性図である。入力信号のＤＳＶと既知ＤＳＶとのパイロット周波数での位相差に対する両項の和の出力は位相差が０°から 180°に向かって大きくなる。位相差が０°の信号はパイロット信号そのものであり、符号化する際にはこの両項の和の出力が小さい方を出力に選択すればよい。これによって符号化された信号は既知ＤＳＶに対して常に位相差０°に近づこうとするため、パイロット信号とその周辺のノッチ信号とが生成される。このときの符号化データの周波数スペクトラムを図５に示す。 FIG. 2 is a characteristic diagram when the sine term and the cosine term are not weighted. The output of the sum of both terms with respect to the phase difference at the pilot frequency between the DSV and the known DSV of the input signal increases from 0 ° to 180 °. A signal having a phase difference of 0 ° is a pilot signal itself, and when encoding is performed, the output having the smaller sum of both terms may be selected. As a result, the encoded signal always tends to approach a phase difference of 0 ° with respect to the known DSV, so that a pilot signal and its surrounding notch signals are generated. The frequency spectrum of the encoded data at this time is shown in FIG.

図３は余弦項の重みを1.5 と重くした例を示している。このとき両項の和の出力は、位相が０°〜90°の間で傾斜が急になり位相の引き込み特性が上がり、90°〜 180°の間で傾斜が緩やかになり位相の引き込み特性は悪くなる。パイロット信号のレベルを低くするものは位相が 180°ずれたものであり、すなわちこれは図２と比べてノッチの生成力が高く、パイロット信号の生成力が低いことを示す。このときの符号化データの周波数スペクトラムを図６に示す。図５と比べてノッチが広がり、パイロット信号が0.6 ｄＢ低くなっている。 FIG. 3 shows an example in which the weight of the cosine term is increased to 1.5. At this time, the output of the sum of both terms has a steep slope when the phase is between 0 ° and 90 ° and the phase pulling characteristic is increased, and the slope is gentle between 90 ° and 180 °, and the phase pulling characteristic is Deteriorate. The lower pilot signal level is 180 ° out of phase, that is, this indicates that the notch generation power is higher than that of FIG. 2, and the pilot signal generation power is lower. The frequency spectrum of the encoded data at this time is shown in FIG. Compared with FIG. 5, the notch is widened and the pilot signal is 0.6 dB lower.

図４は余弦項の重みを１／1.5 と軽くした例を示している。このときの両項の和の出力は０°〜90°の間で傾斜が緩やかになり、また90°〜 180°の間で傾斜が急になる。前述と同様にこれは図２と比べてパイロット信号の生成力が高く、ノッチの生成力が低いことを示す。このときの符号化データの周波数スペクトラムを図７に示す。図５と比べてパイロット信号が0.7 ｄＢ高くなり、ノッチについては深さ方向が浅くなっている。 FIG. 4 shows an example in which the weight of the cosine term is reduced to 1 / 1.5. At this time, the output of the sum of both terms has a gentle slope between 0 ° and 90 °, and a steep slope between 90 ° and 180 °. Similar to the above, this indicates that the pilot signal generation power is higher and the notch generation power is lower than in FIG. The frequency spectrum of the encoded data at this time is shown in FIG. Compared to FIG. 5, the pilot signal is 0.7 dB higher, and the depth direction of the notch is shallower.

これらの特性を更に詳細に調べるために重み係数と両項の和との特性図を図８及び図９に示す。図８は余弦項の重み係数を大きくしていった場合の両項の和の特性の変化を示している。ここで注目すべきは図中の重み係数が2.5 以上になったときであり、位相差が０°から 180°の間で出力特性が山型になっている。このとき例えば図中のＡ点と、Ａ点よりも位相差が大きいＢ点の出力を比較した場合、Ｂ点の方が出力が小さくなる。つまり符号化された信号に位相が大きくずれたものが選ばれ易くなるために結果的にパイロット信号レベルが大きく下がる恐れがある。重み係数についてはこれに注意して決定しなければならない。 In order to examine these characteristics in more detail, characteristic diagrams of the weighting coefficient and the sum of both terms are shown in FIGS. FIG. 8 shows a change in the characteristic of the sum of both terms when the weighting coefficient of the cosine term is increased. It should be noted here that the weighting factor in the figure is 2.5 or more, and the output characteristics are mountain-shaped when the phase difference is between 0 ° and 180 °. At this time, for example, when the output of point A in the figure is compared with the output of point B having a larger phase difference than point A, the output of point B is smaller. That is, it is easy to select an encoded signal whose phase is largely shifted, and as a result, the pilot signal level may be greatly decreased. The weighting factor must be determined with this in mind.

図９は余弦項の重み係数を小さくしていった場合の両項の和の特性の変化を示している。余弦項の重みを０としたときの特性は正弦項そのものであり、これによって符号化を制御するということは入力信号を常に既知ＤＳＶに近づける動作に他ならない。これはパイロット信号と同相成分以外のパイロット周波数成分については制御力を持たず、これの符号化データの周波数スペクトラムはＤＣフリーでパイロット信号を持っているが、パイロット信号周辺のノッチの生成はできない。 FIG. 9 shows a change in the characteristic of the sum of both terms when the weighting coefficient of the cosine term is decreased. The characteristic when the weight of the cosine term is 0 is the sine term itself, and controlling the coding by this means nothing but the operation of always bringing the input signal close to the known DSV. This has no control over the pilot frequency components other than the in-phase components of the pilot signal, and the frequency spectrum of the encoded data has a DC-free pilot signal, but a notch around the pilot signal cannot be generated.

次に、本発明のノッチ成分の具体的な抽出動作を、図１の回路動作に併せて説明する。従来例と同様に、減算器26の減算結果は乗算器28及び乗算器33に入力される。重み係数つき正弦波発生回路29からは重み係数Ｋ１，周波数ｆ１の正弦波が発生され、この減算結果に乗じられる。また、重み係数つき余弦波発生回路34からは重み係数Ｋ２，周波数ｆ１の余弦波が発生され、この減算結果に乗じられる。以下、加算器30, 35以降の動作は従来例と同じである。重み係数つき正弦波発生回路39及び重み係数つき余弦波発生回路44はパイロット周波数ｆ２にノッチをつくる働きをする一方、符号化データＦ２を回路を共用して生成する場合には、符号化データＦ１と同様に重み係数をつける必要がある。符号化データＦ１を生成する場合は重み係数は不要であり、係数を可変するようにしてもよいが、係数をつけたままでもノッチは実用上十分得られるので回路の簡略化のためそのままにしておいてもよい。 Next, the specific extraction operation of the notch component of the present invention will be described together with the circuit operation of FIG. As in the conventional example, the subtraction result of the subtracter 26 is input to the multiplier 28 and the multiplier 33. A weighted sine wave generation circuit 29 generates a sine wave having a weighting coefficient K1 and a frequency f1, and multiplies this subtraction result. Further, a cosine wave having a weighting coefficient K2 and a frequency f1 is generated from the cosine wave generating circuit 34 with a weighting coefficient and is multiplied by the subtraction result. Hereinafter, the operations after the adders 30 and 35 are the same as those of the conventional example. The sine wave generation circuit 39 with the weighting coefficient and the cosine wave generation circuit 44 with the weighting coefficient work to create a notch in the pilot frequency f2, while when the encoded data F2 is generated by sharing the circuit, the encoded data F1 It is necessary to attach a weighting coefficient in the same way as When the encoded data F1 is generated, the weighting coefficient is not necessary and the coefficient may be varied. However, since the notch can be obtained practically even with the coefficient attached, it is left as it is for simplification of the circuit. It may be left.

本発明の符号化装置における周波数成分抽出回路の構成を示すブロック図である。It is a block diagram which shows the structure of the frequency component extraction circuit in the encoding apparatus of this invention. 正弦項と余弦項と正弦項及び余弦項の重み係数の比が１：１の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。It is a figure which shows the phase-output characteristic with the sum of a sine term and a cosine term in case the ratio of the weight coefficient of a sine term, a cosine term, and a sine term and a cosine term is 1: 1. 正弦項と余弦項と正弦項及び余弦項の重み係数の比が１：1.5 の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。It is a figure which shows the phase-output characteristic with the sum of a sine term and a cosine term in case the ratio of the weight coefficient of a sine term, a cosine term, and a sine term and a cosine term is 1: 1.5. 正弦項と余弦項と正弦項及び余弦項の重み係数の比が 1.5：１の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。It is a figure which shows the phase-output characteristic with the sum of a sine term and a cosine term in case the ratio of the weight coefficient of a sine term, a cosine term, and a sine term and a cosine term is 1.5: 1. 符号化された符号化データの正弦項及び余弦項の重み係数の比が１：１の場合の周波数スペクトラムを示す図である。It is a figure which shows a frequency spectrum in case the ratio of the weight coefficient of the sine term of the encoded data and cosine term is 1: 1. 符号化された符号化データの正弦項及び余弦項の重み係数の比が１：1.5 の場合の周波数スペクトラムを示す図である。It is a figure which shows a frequency spectrum in case the ratio of the weight coefficient of the sine term of the encoded data encoded, and a cosine term is 1: 1.5. 符号化された符号化データの正弦項及び余弦項の重み係数の比が 1.5：１の場合の周波数スペクトラムを示す図である。It is a figure which shows a frequency spectrum in case the ratio of the weight coefficient of the sine term of the encoded data encoded and a cosine term is 1.5: 1. 余弦項の重み係数を大きくした場合の正弦項及び余弦項の和の位相−出力特性を示す図である。It is a figure which shows the phase-output characteristic of the sum of the sine term and cosine term when the weighting coefficient of a cosine term is enlarged. 余弦項の重み係数を小さくした場合の正弦項及び余弦項の和の位相−出力特性を示す図である。It is a figure which shows the phase-output characteristic of the sum of a sine term and a cosine term at the time of making the weighting coefficient of a cosine term small. 符号化装置の構成を示すブロック回路図である。It is a block circuit diagram which shows the structure of an encoding apparatus. 符号化装置における従来の周波数成分抽出回路の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional frequency component extraction circuit in an encoding apparatus.

Explanation of symbols

21，30，35，40，45 加算器、22，31，36，41，46 保持回路、23，26 減算器、24 既知ＤＳＶ発生回路、25，32，37，42，47 ２乗器、27 既知データ発生回路、28，33，38，43 乗算器、29，39 重み係数つき正弦波発生回路、34，44 重み係数つき余弦波発生回路、48 重み付け加算器、49 並直列変換回路、50 ０付加回路、51 １付加回路、52，53 プリコーダ、54，55 周波数成分抽出回路、56，57 ランレングス検出回路、 58 出力判定回路、59，60 遅延回路、61 スイッチ。 21, 30, 35, 40, 45 Adder, 22, 31, 36, 41, 46 Holding circuit, 23, 26 Subtractor, 24 Known DSV generation circuit, 25, 32, 37, 42, 47 Squarer, 27 Known data generation circuit, 28, 33, 38, 43 multiplier, 29, 39 Weighted sine wave generation circuit, 34, 44 Cosine wave generation circuit with weighting factor, 48 Weighted adder, 49 Parallel-serial conversion circuit, 500 0 Additional circuit, 51 1 Additional circuit, 52, 53 Precoder, 54, 55 Frequency component extraction circuit, 56, 57 Run length detection circuit, 58 Output judgment circuit, 59, 60 Delay circuit, 61 switch

Claims

For each of two (m + 1) -bit data strings with 1 bit “0” or “1” added for every m bits, N sine components and cosine components of each frequency are extracted, and at least this Means for applying a weighting factor to at least one of the extracted sine component or cosine component in an encoding device for selecting and outputting one of the two types of data strings that increases or decreases more greatly using the extracted component; Means for selecting one of the two types of data sequences to increase or decrease the frequency component from the weighted sine component and cosine component, and means for outputting the selected data sequence An encoding apparatus characterized by that.

When determining the weighting factor, the sum of the sine component and the cosine component with the weighting factor added to at least one of them is 180.degree. Between the phase difference of 0.degree. 2. The encoding apparatus according to claim 1, wherein the weighting factor is determined so that the output does not become larger than the point of [deg.].