JP2005025545A - Programmable controller - Google Patents

Programmable controller Download PDF

Info

Publication number
JP2005025545A
JP2005025545A JP2003190841A JP2003190841A JP2005025545A JP 2005025545 A JP2005025545 A JP 2005025545A JP 2003190841 A JP2003190841 A JP 2003190841A JP 2003190841 A JP2003190841 A JP 2003190841A JP 2005025545 A JP2005025545 A JP 2005025545A
Authority
JP
Japan
Prior art keywords
slave
sequence control
unit
signal
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003190841A
Other languages
Japanese (ja)
Other versions
JP3725530B2 (en
Inventor
Takeshi Koike
毅 小池
Yasushi Nomoto
靖司 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2003190841A priority Critical patent/JP3725530B2/en
Publication of JP2005025545A publication Critical patent/JP2005025545A/en
Application granted granted Critical
Publication of JP3725530B2 publication Critical patent/JP3725530B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To configure relations between a sequence control part and slave units flexible with various system structures by freely assigning the connected slave units, in a programmable controller for sequence control of multiple systems. <P>SOLUTION: The programmable controller has connections between a master unit MU with the sequence control part 10 for controlling multiple systems and the slave units SU with a DI/DO interface on one or more communication lines S1 to S4. Each system of the sequence control part has a DI/DO signal table associating DI/DO signals with the sequence control part 10. Correspondences between the slave units SU and the DI/DO signal tables can be assigned independently of the communication lines S1 to S4 to configure relations between the sequence control part and the salve units flexible with various system structures shown in (a) and (b). <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、多系統のシーケンス制御を行うマスタユニットと、複数のDI/DOのインタフェースを持ったスレーブユニットが、1つ以上の通信回線で接続された形態をもったプログラマブルコントローラに関する。
【0002】
【従来の技術】
多系統のシーケンス制御を行うマスタユニットと、DI/DOのインタフェースを持ったスレーブユニットとが、通信回線で接続される形態をもったプログラマブルコントローラにおいては、1つの通信回線で接続されたスレーブユニットを全ての系統で共有する形態のものと、系統毎にそれぞれ独立した通信回線をもち、各々の通信回線に接続されたスレーブユニットを占有する形態のものがある。
【0003】
1つの回線で接続される形態においては、接続できるスレーブユニットの最大接続数が、回線のもつ転送能力の上限で決まってしまう。I/O点数を増大させる場合、スレーブユニットの台数を追加し、通信データ数が転送能力の上限を越えた場合には、転送周期を落とす必要があった。また、1つの系統で使用するスレーブユニットの台数や接続順序などの設定が変更になった場合に、他の系統においても通信回線に関する設定の変更が必要となる場合があった。
一方、系統毎に通信回線をもつ形態においては、1つの系統の変更が他の系統に影響を及ぼすことは無い。しかし、他の系統の通信回線に接続されたスレーブユニットを自由に制御することが出来ない。また、機械の強電盤内の同じ場所に、複数の制御系統のスレーブユニットを配置した場合に、各系統の制御する回線のケーブルを、それぞれ引き回すことになるため、スレーブユニットの配置や、スレーブユニットの接続ケーブルの配線に無駄が生じる場合があった。
【0004】
【発明が解決しようとする課題】
工作機械等の機械や装置の多機能化の要求に伴って、シーケンス制御の多系統化の要求、及びI/O点数が増大する傾向にあり、従来の方法では、1つの系統の変更が他の系統に影響を及ぼすことや、転送周期を落とす必要が生じるケース、スレーブユニット間の接続方法の問題など、シーケンス制御の多系統化に伴い、スレーブユニットとの接続関係が複雑になってしまう問題がある。
【0005】
そこで、本発明は、多系統のシーケンス制御部とスレーブユニットと割り付けを自由に行えるようにすると共に、多様なシステム構成にも柔軟なシーケンス制御部とスレーブユニットの関係を構築することができるプログラマブルコントローラを提供することにある。
【0006】
【課題を解決するための手段】
本発明は、複数の系統のシーケンス制御を行うマスタユニットと、該マスタユニットと1以上の通信回線にて接続されたDI/DOのインタフェースを持つ複数のスレーブユニットとを有するプログラマブルコントローラであって、複数の系統のシーケンス制御を行うマスタユニットには、各系統毎に送受信されるスレーブユニットのDI/DO信号を記億するDI/DO信号テーブルと、該DI/DO信号テーブルと前記スレーブユニットのDI/DO信号との対応を記憶した転送アドレステーブルと、通信回線毎に接続されたスレーブユニットのDI/DO信号を転送する通信コントローラを有する通信制御部とを備え、前記転送アドレステーブルに基づいて前記スレーブユニットのDI/DO信号を送受信するようにした。これにより、シーケンス制御系統とスレーブユニットの対応を、接続される通信回線に関係なく、割り付けられるようにした。
また、前記マスタユニットに、特にマスタユニット内の前記通信コントローラに、前記複数のスレーブユニットと前記DI/DO信号テーブルとデータ転送を制御するDMAコントローラを設けるようにした。
【0007】
【発明の実施の形態】
図1は本発明の一実施形態の使用形態を説明する概要説明図である。図1(a)で示す使用形態においては、プログラマブルコントローラのマスタユニットMUのシーケンス制御部10は、系統1、系統2、系統3、系統4の4つの制御系統を持っており、4本の通信回線(通信回線S1〜S4)によって、DI/DOのインタフェースを持った複数のスレーブユニット(図1では各通信回線S1〜S4毎に3つのスレーブが接続された例を示している)SUと接続されている。また、マスタユニットMUは、通信制御部20を有し、該通信制御部20により、マスタユニットMUとスレーブユニットSU間の通信が制御されている。
シーケンス制御系統1には、通信回線S1のスレーブ番号1のスレーブユニットSU(1−1) ,通信回線S3のスレーブ番号3のスレーブユニットSU(3−3) ,通信回線S4のスレーブ番号2のスレーブユニットSU(4−2) が割り付けられている。
シーケンス制御系統2には通信回線S1のスレーブ番号2のスレーブユニットSU(1−2) 、通信回線S2のスレーブ番号1のスレーブユニットSU(2−1) 、通信回線S4のスレーブ番号3のスレーブユニットSU(4−3) が割り付けられている。
シーケンス制御系統3には、通信回線S1のスレーブ番号3のスレーブユニットSU(1−3) ,通信回線S2のスレーブ番号2のスレーブユニットSU(2−2) ,通信回線S3のスレーブ番号1のスレーブユニットSU(3−1) が割り付けられている。
シーケンス制御系統4には、通信回線S2のスレーブ番号3のスレーブユニットSU(2−3) ,通信回線S3のスレーブ番号2のスレーブユニットSU(3−2) ,通信回線S4のスレーブ番号1のスレーブユニットSU(4−1) が割り付けられている。
すなわち、通信回線Siに接続されたスレーブ番号jのスレーブユニットをSU(i−j) として表すと、各シーケンス制御系統にはスレーブユニットが次のように割り付けられている。
系統1…SU(1−1) ,SU(3−3) ,SU(4−2)
系統2…SU(1−2) ,SU(2−1) ,SU(4−3)
系統3…SU(1−3) ,SU(2−2) ,SU(3−1)
系統4…SU(2−3) ,SU(3−2) ,SU(4−1)
【0008】
一方、図1(b)に示す使用形態では、多数のI/O点数を必要とするシーケンス制御を担うシーケンス制御系統1には、通信回線S1,S2の全てのスレーブユニットSU(1−1) 〜SU(2−3) ,と通信回線S3のスレーブ番号1のスレーブユニットSU(3−1) が割り付けられている。
また、シーケンス制御系統2には、通信回線S3のスレーブ番号2のスレーブユニットSU(3−2) が、シーケンス制御系統3には、通信回線S3のスレーブ番号3のスレーブユニットSU(3−3) が割り付けられている。またユーザ用のシーケンス制御系統4には、他の系統とは独立した通信回線S4に接続された全てのスレーブユニットSU(4−1) 〜SU(4−3) が割り付けられて、ユーザ用のシーケンス制御系統4の変更が、他のシーケンス制御系統1〜3に影響を及ぼさないようになっている。この図1(b)に示す使用形態では次のように割り付けられている。
系統1…SU(1−1) 〜SU(1−3) ,SU(2−1) 〜SU(2−3) ,SU(3−1)
系統2…SU(3−2)
系統3…SU(3−3)
系統4…SU(4−1) 〜SU(4−3)
【0009】
このように、本発明は、マスタユニットMUのシーケンス制御部10の制御系統に対して、複数の通信回線S1〜S4に接続されたスレーブユニットSUを自由に割り当てることができるようにした点に特徴があるものである。
【0010】
図2は、本発明の一実施形態のプログラマブルコントローラのマスタユニットMUの要部ブロック図である。シーケンス制御部10には、シーケンス制御を司るプロセッサ11、制御ソフトウェアを格納し、ワークメモリとしても使用するRAM12、信号メモリ13を備えている。この信号メモリ13には、マスタユニットMUに設定されているシーケンス系統数分のシーケンス制御で処理する、スレーブユニットSUからのDI信号格納するDI信号テーブル、スレーブユニットSUへのDO信号を出力するためのDO信号テーブル(この図2に示す例では、4つのシーケンス系統が設定されているものとしてDI/DO信号用にそれぞれ4つのテーブル15〜18が設けられている例を示している。)が設けられている。
また、通信制御部20は、マスタユニットMUとスレーブユニットSU間の通信を制御する通信コントローラ21〜24が各通信回線S1〜S4毎に設けられている。
シーケンス制御部10のプロセッサ11,RAM12、信号メモリ13及び通信制御部の各通信コントローラ21〜24はバス14に接続されている。さらにこのバス14には、転送アドレス用テーブルデータを格納するRAM30が接続されている。
通信コントローラ21〜24には、DMA機能を備えており、スレーブユニットSUとの受信・送信データを、転送アドレステーブル30の内容に応じて信号メモリ13と転送を行うことが出来る。この実施形態では、DMA機能内蔵の通信コントローラ21〜24を使用しているが、バス14にDMAコントローラを配置し、DMA機能を持たない通信コントローラを使用する形態としてもよい。
【0011】
通信コントローラ21〜24は、周期的に、信号メモリ13のDOテーブルの内容を読み出し、送信データとして外部のスレーブユニットSUヘ転送し、またスレーブユニットSUからの受信データを、信号メモリ13のDIテーブルに書き込むことによって、シーケンス制御の入力・出力信号の処理を行う。
このDOテーブルからの読み出し、DIテーブルヘの書き込みを行うために、転送アドレステーブル30には、各S1〜S4に接続された各スレーブユニットSUのDI/DOデータに対応して、DOテーブル、DIテーブルのアドレスが設定され、これを用いて、DOテーブル、DIテーブルへのデータの書き込み、読み出しが制御されるように構成されている。
【0012】
図3は転送アドレステーブル30の構成を説明する説明図である。転送アドレステーブル30には、通信回線S1〜S4分のテーブル40〜43があり、各テーブルにはそれぞれ送信データ用のテーブル50と受信データ用のテーブル51が存在する。図3では、通信回線S1用の転送アドレステーブル40と該転送アドレステーブル40を構成する送信データ用のテーブル50と受信データ用のテーブル51を示している。
送信データ用テーブル50には、接続されたスレーブ分のテーブルが用意され、そこに、対応する系統のDOデータのアドレスデータを格納する。例えば、通信回線S1のスレーブ番号1スレーブユニットSU(1−1) のDOデータが、信号メモリ13の100番地のデータとすると、スレーブ1用転送アドレステーブル60に、100という値を設定する。他のスレーブ、及び受信データについても同様である。
【0013】
図4に示すように、3つのシーケンス制御系統を制御し、4つの通信回線S1〜S4を有し各通信回線S1〜S4には3つのスレーブユニットSUが接続されたプログラマブルコントローラの一実施使用形態の例について、転送アドレステーブル30への割り付け方法について説明する。図4において、各スレーブユニットSUに「DI IF」と記載されているものは、機械からのデータの入力(DI)のインタフェースのみを持ったスレーブユニットSU、「DO IF」と記載されているものは機械へのデータ出力のインタフェースのみを持ったスレーブユニットSU、「DI/DO IF」と記載されたものは機械との入力/出力の両方のインタフェースを持ったユニットであることを示している。すなわち、スレーブユニットSU(1−1) 〜SU(1−3) はDI(入力)インタフェースのみ有し、スレーブユニットSU(2−1) 〜SU(2−3) ,SU(3−2) ,SU(4−1) ,SU(4−2) はDO(出力)インタフェースのみ備え、スレーブユニットSU(3−1) ,SU(3−3) ,SU(4−3) は、DI/DO(入出力)インタフェースを備えるものである。
すなわち、通信回線S1には、DI(入力)インタフェースのみを持つシーケンス制御系統1用の2つのスレーブユニットSU(1−1) ,SU(1−2) と、シーケンス制御系統2用のスレーブユニットSU(1−3) が接続され、通信回線S2には、DO(出力)インタフェースのみを持つシーケンス制御系統2用のスレーブユニットSU(2−1) と、シーケンス制御系統3用のスレーブユニットSU(2−2) ,SU(2−3) が接続されている。また、通信回線S3には、DI/DO(入出力)インタフェースを持つシーケンス制御系統2、1用のスレーブユニットSU(3−1) ,SU(3−3) と、DO(出力)インタフェースのみを持つシーケンス制御系統2用のスレーブユニットSU(3−2) が接続され、通信回線S4には、DO(出力)インタフェースを持つシーケンス制御系統1、2用のスレーブユニットSU(4−1) ,SU(4−2) と、DI/DO(入出力)インタフェースを持つシーケンス制御系統3用のスレーブユニットSU(4−3) が接続されている。
【0014】
このような、実施形態のプログラマブルコントローラにおいて、信号メモリ13内の各系統のDI信号、DO信号の格納アドレスは、図5の示す状態とする。つまり、シーケンス制御系統1のDO信号のテーブルは、信号メモリ13の100番地からマッピングされており、DI信号のテーブルは、180番地からマッピングされているものとする。同様に、シーケンス制御系統2のDO信号のテーブルは200番地から、DI信号のテーブルは280番地から、シーケンス制御系統3のDO信号のテーブルは300番地からDI信号のテーブルは380番地からマッピングされているものとする。
【0015】
そこで、図4に示したプログラマブルコントローラを構成するために、転送アドレステーブル30に各スレーブユニットに対するデータに対して信号メモリ13のアドレスを割り付ける。
図6に転送アドレステーブル30への割付設定値の一例を示す。図6において設定値には、信号メモリ13のアドレスが設定されるものであるが、スレーブユニットが入力もしくは出力を持たない場合は、ダミーのアドレス(=0)を設定してある。
通信回線S1に接続されるスレーブユニットSU(1−1) 〜SU(1−3) は、入力インタフェースDI IFしか有さないスレーブユニットであるから、これらスレーブユニットSU(1−1) 〜SU(1−3) への送信データはない。そのため、通信回線S1のスレーブ番号1〜3に対するDOデータのアドレスはダミーの「0」が設定されている。
また、通信回線S1のスレーブ番号1のスレーブユニットSU(1−1) からの受信データは、信号メモリ13のアドレス180番地、つまりシーケンス制御系統1のDI信号領域に転送されることを示している。また、通信回線S1のスレーブ番号2のスレーブユニットSU(1−2) からの受信データは、信号メモリ13のアドレス181番地のシーケンス制御系統1のDI信号領域に転送される。さらに、通信回線S1のスレーブ番号3のスレーブユニットSU(1−3) からの受信データは、信号メモリ13のアドレス280番地のシーケンス制御系統2のDI信号領域に転送される。
通信回線S2に接続されるスレーブユニットSU(2−1) 〜SU(2−3) は、出力インタフェースDO IFしか有さないスレーブユニットであるから、これらスレーブユニットSU(2−1) 〜SU(2−3) からの受信データはない。そのため、通信回線S2のスレーブ番号1〜3に対するDIデータのアドレスはダミーの「0」が設定されている。そして、スレーブユニットSU(2−1) への送信データは、信号メモリ13のシーケンス制御系統2のDO信号領域であるアドレス200番地のDOデータが送信されるように設定されている。また、通信回線S2のスレーブ番号2のスレーブユニットSU(2−2) への送信データは、信号メモリ13のシーケンス制御系統3のDO信号領域であるアドレス300番地のDOデータと設定している。さらに、通信回線S2のスレーブ番号3のスレーブユニットSU(2−3) への送信データは、信号メモリ13のシーケンス制御系統3のDO信号領域であるアドレス301番地のDOデータが設定されている。
通信回線S3のスレーブ番号1のスレーブユニットSU(3−1) は、DI/DO(入出力)インタフェースを有するものであり、このスレーブユニットSU(3−1) への送信データは、アドレス201番地のシーケンス制御系統2のDOデータと設定し、受信データは、アドレス281番地のシーケンス制御系統2のDI信号領域に転送されるように設定されている。また、通信回線S3のスレーブ番号2のスレーブユニットSU(3−2) は、出力インタフェースしか備えていないから、受信データに対するアドレスはダミーの「0」、送信データに対するアドレスは、202番地のシーケンス制御系統2のDO領域が設定されている。通信回線S3のスレーブ番号3のスレーブユニットSU(3−3) に対しては、送信データに対しては100番地、受信データに対しては183番地のシーケンス制御系統1のDI/DO信号のテーブルのアドレスが設定されている。
同様に、通信回線S4に接続されたスレーブユニットSU(4−1) 〜SU(4−3) に対するデータの送信受信に対する信号メモリ13のアドレスが設定されるものである。
【0016】
以上のように、転送アドレステーブル30に、シーケンス制御のDI/DO信号テーブルのアドレス値を設定することで、スレーブユニットと制御系統を自由に割り付けることができるものである。
【0017】
【発明の効果】
本発明は、多系統のシーケンス制御部と任意のスレーブユニットを自由に割り付けることができるので、1つの系統に複数の回線接続されたスレーブユニットを割り付ける事ができ、通信周期を落とすことなく、DI/DOの容量を増やすことが可能である。また、スレーブの配置に応じて、1つの通信回線に接続されるスレーブユニットを、複数の系統で共用する事ができたり、通信回線を1つの系統に占有させ、その系統の変更が他の系統に影響を及ぼさないようにといった形態もとることができ、多様なシステム構成にも柔軟なシーケンス制御部とスレーブユニットの関係を構築することができる。
【図面の簡単な説明】
【図1】本発明の概要を説明する説明図である。
【図2】本発明の一実施形態の要部ブロック図である。
【図3】同実施形態における設定値の定義を説明する図である。
【図4】同実施形態において構築したシステムの1例を示すブロック図である。
【図5】同システムの1例を構築するための、信号メモリのアドレスマップである。
【図6】同システムの1例を構築するための、転送アドレステーブルに設定する設定値の説明図である。
【符号の説明】
1 プログラマブルコントローラ・マスタユニット
10 シーケンス制御部
20 通信制御部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a programmable controller having a configuration in which a master unit that performs multi-system sequence control and a slave unit having a plurality of DI / DO interfaces are connected by one or more communication lines.
[0002]
[Prior art]
In a programmable controller in which a master unit that performs multi-system sequence control and a slave unit having a DI / DO interface are connected via a communication line, the slave unit connected via a single communication line is provided. There are a configuration shared by all systems, and a configuration in which each system has an independent communication line and occupies a slave unit connected to each communication line.
[0003]
In the form of connection with one line, the maximum number of slave units that can be connected is determined by the upper limit of the transfer capability of the line. When increasing the number of I / O points, it is necessary to reduce the transfer cycle when the number of slave units is added and the number of communication data exceeds the upper limit of transfer capability. In addition, when the settings such as the number of slave units used in one system and the connection order are changed, the settings related to the communication line may need to be changed in other systems.
On the other hand, in a form having a communication line for each system, a change of one system does not affect other systems. However, slave units connected to communication lines of other systems cannot be controlled freely. Also, if multiple control system slave units are placed in the same place in the machine's strong electrical panel, the cables for the lines controlled by each system will be routed separately. In some cases, the wiring of the connection cable was wasted.
[0004]
[Problems to be solved by the invention]
With the demand for multi-functionality of machines and devices such as machine tools, there is a tendency for the demand for multi-system sequence control and the number of I / O points to increase. Problems that affect the system of the system, the case where it is necessary to reduce the transfer cycle, the problem of the connection method between the slave units, etc., the problem of the connection relationship with the slave unit becoming complicated due to the multi-system of sequence control There is.
[0005]
Therefore, the present invention is a programmable controller capable of freely allocating multi-system sequence control units and slave units and constructing a flexible relationship between sequence control units and slave units in various system configurations. Is to provide.
[0006]
[Means for Solving the Problems]
The present invention is a programmable controller having a master unit that performs sequence control of a plurality of systems, and a plurality of slave units having DI / DO interfaces connected to the master unit through one or more communication lines, A master unit that performs sequence control of a plurality of systems includes a DI / DO signal table that stores DI / DO signals of slave units transmitted and received for each system, a DI / DO signal table, and DIs of the slave units. A transfer address table storing correspondence with the / DO signal, and a communication control unit having a communication controller for transferring the DI / DO signal of the slave unit connected to each communication line, and based on the transfer address table Send / receive DI / DO signal of slave unit. As a result, the correspondence between the sequence control system and the slave unit can be assigned regardless of the connected communication line.
The master unit, particularly the communication controller in the master unit, is provided with a DMA controller for controlling the plurality of slave units, the DI / DO signal table, and data transfer.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a schematic explanatory diagram for explaining a usage pattern of an embodiment of the present invention. In the usage pattern shown in FIG. 1A, the sequence control unit 10 of the master unit MU of the programmable controller has four control systems of system 1, system 2, system 3, and system 4, and has four communication systems. Connected to a plurality of slave units having DI / DO interfaces (FIG. 1 shows an example in which three slaves are connected to each of the communication lines S1 to S4) by a line (communication lines S1 to S4) Has been. Further, the master unit MU includes a communication control unit 20, and the communication control unit 20 controls communication between the master unit MU and the slave unit SU.
The sequence control system 1 includes a slave unit SU (1-1) with a slave number 1 on the communication line S1, a slave unit SU (3-3) with a slave number 3 on the communication line S3, and a slave with a slave number 2 on the communication line S4. Unit SU (4-2) is allocated.
The sequence control system 2 includes a slave unit SU (1-2) with a slave number 2 on the communication line S1, a slave unit SU (2-1) with a slave number 1 on the communication line S2, and a slave unit with a slave number 3 on the communication line S4. SU (4-3) is assigned.
The sequence control system 3 includes a slave unit SU (1-3) with a slave number 3 on the communication line S1, a slave unit SU (2-2) with a slave number 2 on the communication line S2, and a slave with a slave number 1 on the communication line S3. Unit SU (3-1) is allocated.
The sequence control system 4 includes a slave unit SU (2-3) with a slave number 3 on the communication line S2, a slave unit SU (3-2) with a slave number 2 on the communication line S3, and a slave with a slave number 1 on the communication line S4. Unit SU (4-1) is allocated.
That is, when the slave unit with the slave number j connected to the communication line Si is represented as SU (ij), the slave units are assigned to each sequence control system as follows.
System 1 ... SU (1-1), SU (3-3), SU (4-2)
System 2 ... SU (1-2), SU (2-1), SU (4-3)
System 3 ... SU (1-3), SU (2-2), SU (3-1)
System 4 ... SU (2-3), SU (3-2), SU (4-1)
[0008]
On the other hand, in the usage pattern shown in FIG. 1B, all the slave units SU (1-1) of the communication lines S1 and S2 are included in the sequence control system 1 responsible for sequence control requiring a large number of I / O points. ˜SU (2-3), and slave unit SU (3-1) of slave number 1 of communication line S3 are allocated.
The sequence control system 2 has a slave unit SU (3-2) with a slave number 2 of the communication line S3, and the sequence control system 3 has a slave unit SU (3-3) with a slave number 3 of the communication line S3. Is assigned. Also, the user sequence control system 4 is assigned with all slave units SU (4-1) to SU (4-3) connected to the communication line S4 independent of the other systems. The change of the sequence control system 4 does not affect the other sequence control systems 1 to 3. In the usage pattern shown in FIG. 1B, the allocation is as follows.
System 1 ... SU (1-1) to SU (1-3), SU (2-1) to SU (2-3), SU (3-1)
System 2 ... SU (3-2)
System 3 ... SU (3-3)
System 4 ... SU (4-1) to SU (4-3)
[0009]
Thus, the present invention is characterized in that the slave units SU connected to the plurality of communication lines S1 to S4 can be freely assigned to the control system of the sequence control unit 10 of the master unit MU. There is something.
[0010]
FIG. 2 is a principal block diagram of the master unit MU of the programmable controller according to the embodiment of the present invention. The sequence control unit 10 includes a processor 11 that controls sequence control, a RAM 12 that stores control software, and is also used as a work memory, and a signal memory 13. The signal memory 13 outputs a DI signal table for storing DI signals from the slave unit SU and a DO signal to the slave unit SU, which are processed by sequence control for the number of sequence systems set in the master unit MU. DO signal table (in the example shown in FIG. 2, an example in which four tables 15 to 18 are provided for DI / DO signals assuming that four sequence systems are set) is shown. Is provided.
In addition, the communication control unit 20 includes communication controllers 21 to 24 that control communication between the master unit MU and the slave unit SU for each of the communication lines S1 to S4.
The processor 11 of the sequence control unit 10, the RAM 12, the signal memory 13, and the communication controllers 21 to 24 of the communication control unit are connected to the bus 14. Further, a RAM 30 for storing transfer address table data is connected to the bus 14.
The communication controllers 21 to 24 have a DMA function, and can receive and transmit data to and from the slave unit SU from the signal memory 13 according to the contents of the transfer address table 30. In this embodiment, the communication controllers 21 to 24 with a built-in DMA function are used. However, a form in which a DMA controller is arranged on the bus 14 and a communication controller without a DMA function may be used.
[0011]
The communication controllers 21 to 24 periodically read the contents of the DO table of the signal memory 13 and transfer them to the external slave unit SU as transmission data, and receive data from the slave unit SU to the DI table of the signal memory 13. By writing to, input / output signals for sequence control are processed.
In order to read from the DO table and write to the DI table, the transfer address table 30 includes a DO table and a DI table corresponding to the DI / DO data of each slave unit SU connected to each of S1 to S4. This address is set, and using this address, writing and reading of data to and from the DO table and DI table are controlled.
[0012]
FIG. 3 is an explanatory diagram for explaining the configuration of the transfer address table 30. The transfer address table 30 includes tables 40 to 43 for the communication lines S1 to S4. Each table includes a table 50 for transmission data and a table 51 for reception data. FIG. 3 shows a transfer address table 40 for the communication line S1, a transmission data table 50 and a reception data table 51 constituting the transfer address table 40.
In the transmission data table 50, a table for the connected slaves is prepared, and the address data of the DO data of the corresponding system is stored therein. For example, if the DO data of slave number 1 slave unit SU (1-1) of communication line S1 is data at address 100 of signal memory 13, a value of 100 is set in slave 1 transfer address table 60. The same applies to other slaves and received data.
[0013]
As shown in FIG. 4, one embodiment of a programmable controller that controls three sequence control systems, has four communication lines S1 to S4, and three communication units S1 to S4 are connected to three slave units SU. An example of the method of allocating to the transfer address table 30 will be described. In FIG. 4, what is described as "DI IF" in each slave unit SU is a slave unit SU having only a data input (DI) interface from the machine, and is described as "DO IF" Indicates a slave unit SU having only a data output interface to the machine, and “DI / DO IF” indicates a unit having both an input / output interface with the machine. That is, the slave units SU (1-1) to SU (1-3) have only a DI (input) interface, and the slave units SU (2-1) to SU (2-3), SU (3-2), SU (4-1) and SU (4-2) have only a DO (output) interface, and slave units SU (3-1), SU (3-3) and SU (4-3) are DI / DO ( Input / output) interface.
That is, the communication line S1 includes two slave units SU (1-1) and SU (1-2) for the sequence control system 1 having only a DI (input) interface, and a slave unit SU for the sequence control system 2 (1-3) is connected, and the communication line S2 is connected to the slave unit SU (2-1) for the sequence control system 2 having only the DO (output) interface and the slave unit SU (2) for the sequence control system 3 -2) and SU (2-3) are connected. In addition, the communication line S3 includes only the slave units SU (3-1) and SU (3-3) for the sequence control system 2 and 1 having a DI / DO (input / output) interface and the DO (output) interface. The slave unit SU (3-2) for the sequence control system 2 is connected, and the slave units SU (4-1), SU for the sequence control systems 1 and 2 having the DO (output) interface are connected to the communication line S4. (4-2) and a slave unit SU (4-3) for the sequence control system 3 having a DI / DO (input / output) interface are connected.
[0014]
In such a programmable controller of the embodiment, the storage address of the DI signal and DO signal of each system in the signal memory 13 is in the state shown in FIG. That is, the DO signal table of the sequence control system 1 is mapped from the address 100 of the signal memory 13, and the DI signal table is mapped from the address 180. Similarly, the DO signal table of the sequence control system 2 is mapped from the address 200, the DI signal table is mapped from the address 280, the DO signal table of the sequence control system 3 is mapped from the address 300, and the DI signal table is mapped from the address 380. It shall be.
[0015]
Therefore, in order to configure the programmable controller shown in FIG. 4, the address of the signal memory 13 is assigned to the data for each slave unit in the transfer address table 30.
FIG. 6 shows an example of assignment setting values for the transfer address table 30. In FIG. 6, the address of the signal memory 13 is set as the set value, but when the slave unit has no input or output, a dummy address (= 0) is set.
Since the slave units SU (1-1) to SU (1-3) connected to the communication line S1 are slave units having only the input interface DI IF, these slave units SU (1-1) to SU ( There is no transmission data to 1-3). Therefore, a dummy “0” is set as the address of the DO data for the slave numbers 1 to 3 of the communication line S1.
Also, the received data from the slave unit SU (1-1) with the slave number 1 of the communication line S1 is transferred to the address 180 of the signal memory 13, that is, the DI signal area of the sequence control system 1. . Also, the received data from the slave unit SU (1-2) with the slave number 2 on the communication line S1 is transferred to the DI signal area of the sequence control system 1 at the address 181 of the signal memory 13. Further, the received data from the slave unit SU (1-3) with the slave number 3 on the communication line S1 is transferred to the DI signal area of the sequence control system 2 at address 280 of the signal memory 13.
Since the slave units SU (2-1) to SU (2-3) connected to the communication line S2 are slave units having only the output interface DOIF, these slave units SU (2-1) to SU ( There is no data received from 2-3). Therefore, a dummy “0” is set as the address of the DI data for the slave numbers 1 to 3 of the communication line S2. The transmission data to the slave unit SU (2-1) is set so that the DO data at address 200, which is the DO signal area of the sequence control system 2 of the signal memory 13, is transmitted. Further, the transmission data to the slave unit SU (2-2) of the slave number 2 of the communication line S2 is set as the DO data at the address 300, which is the DO signal area of the sequence control system 3 of the signal memory 13. Further, the transmission data to the slave unit SU (2-3) of the slave number 3 of the communication line S2 is set to the DO data at address 301, which is the DO signal area of the sequence control system 3 of the signal memory 13.
The slave unit SU (3-1) with the slave number 1 of the communication line S3 has a DI / DO (input / output) interface, and the transmission data to the slave unit SU (3-1) is address 201. The received data is set to be transferred to the DI signal area of the sequence control system 2 at address 281. Further, since the slave unit SU (3-2) of the slave number 2 of the communication line S3 has only an output interface, the address for the reception data is a dummy “0”, and the address for the transmission data is the sequence control at address 202. The DO area of system 2 is set. For the slave unit SU (3-3) of the slave number 3 of the communication line S3, a table of DI / DO signals of the sequence control system 1 at address 100 for transmission data and at address 183 for reception data Address is set.
Similarly, the address of the signal memory 13 for data transmission / reception with respect to the slave units SU (4-1) to SU (4-3) connected to the communication line S4 is set.
[0016]
As described above, by setting the address value of the sequence control DI / DO signal table in the transfer address table 30, slave units and control systems can be freely assigned.
[0017]
【The invention's effect】
In the present invention, a multi-sequence control unit and an arbitrary slave unit can be freely assigned. Therefore, a slave unit connected to a plurality of lines can be assigned to one system, and without reducing the communication cycle, the DI can be assigned. It is possible to increase the capacity of / DO. Also, depending on the arrangement of slaves, the slave unit connected to one communication line can be shared by multiple systems, or the communication line can be occupied by one system, and the change of the system can be changed to another system In other words, it is possible to construct a flexible relationship between the sequence control unit and the slave unit even in various system configurations.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram for explaining the outline of the present invention.
FIG. 2 is a principal block diagram of an embodiment of the present invention.
FIG. 3 is a diagram for explaining setting value definitions in the embodiment;
FIG. 4 is a block diagram showing an example of a system constructed in the same embodiment.
FIG. 5 is an address map of a signal memory for constructing an example of the system.
FIG. 6 is an explanatory diagram of setting values set in a transfer address table for constructing an example of the system.
[Explanation of symbols]
1 Programmable Controller / Master Unit 10 Sequence Controller 20 Communication Controller

Claims (3)

複数の系統のシーケンス制御を行うマスタユニットと、該マスタユニットと1以上の通信回線にて接続されたDI/DOのインタフェースを持つ複数のスレーブユニットとを有するプログラマブルコントローラであって、前記複数の系統のシーケンス制御を行うマスタユニットには、各系統毎に送受信される前記スレーブユニットのDI/DO信号を記億するDI/DO信号テーブルと、該DI/DO信号テーブルと前記スレーブユニットのDI/DO信号との対応を記憶した転送アドレステーブルと、
前記通信回線毎に接続されたスレーブユニットのDI/DO信号を転送する通信コントローラを有する通信制御部とを備え、
前記転送アドレステーブルに基づいて前記スレーブユニットのDI/DO信号を送受信することを特徴とするプログラマブルコントローラ。
A programmable controller comprising: a master unit that performs sequence control of a plurality of systems; and a plurality of slave units having DI / DO interfaces connected to the master unit through one or more communication lines. The master unit for performing the sequence control includes a DI / DO signal table storing the DI / DO signal of the slave unit transmitted / received for each system, the DI / DO signal table and the DI / DO of the slave unit. A transfer address table storing correspondence with signals,
A communication control unit having a communication controller for transferring the DI / DO signal of the slave unit connected to each communication line;
A programmable controller, wherein a DI / DO signal of the slave unit is transmitted and received based on the transfer address table.
前記通信コントローラは、前記複数のスレーブユニットと前記DI/DO信号テーブルとデータ転送を制御するDMAコントローラが内蔵されていることを特徴とする前記請求項1記載のプログラマブルコントローラ。The programmable controller according to claim 1, wherein the communication controller includes a plurality of slave units, a DMA controller that controls the DI / DO signal table and data transfer. 前記マスタユニットには、前記複数のスレーブユニットと前記DI/DOテーブルとのデータ転送を制御するDMAコントローラが設けられていることを特徴とする前記請求項1記載のプログラマブルコントローラ。The programmable controller according to claim 1, wherein the master unit is provided with a DMA controller that controls data transfer between the plurality of slave units and the DI / DO table.
JP2003190841A 2003-07-03 2003-07-03 Programmable controller Expired - Fee Related JP3725530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003190841A JP3725530B2 (en) 2003-07-03 2003-07-03 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003190841A JP3725530B2 (en) 2003-07-03 2003-07-03 Programmable controller

Publications (2)

Publication Number Publication Date
JP2005025545A true JP2005025545A (en) 2005-01-27
JP3725530B2 JP3725530B2 (en) 2005-12-14

Family

ID=34188607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003190841A Expired - Fee Related JP3725530B2 (en) 2003-07-03 2003-07-03 Programmable controller

Country Status (1)

Country Link
JP (1) JP3725530B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088953A (en) * 2010-10-20 2012-05-10 Hitachi Ltd Data transmission method and control system
DE102013011850A1 (en) 2012-07-23 2014-01-23 Fanuc Corporation Numerical control for communication with I / O units
DE102017007022A1 (en) 2016-07-27 2018-02-01 Fanuc Corporation Programmable control device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088953A (en) * 2010-10-20 2012-05-10 Hitachi Ltd Data transmission method and control system
DE102013011850A1 (en) 2012-07-23 2014-01-23 Fanuc Corporation Numerical control for communication with I / O units
US9377771B2 (en) 2012-07-23 2016-06-28 Fanuc Corporation Numerical controller for communication with I/O units
DE102013011850B4 (en) * 2012-07-23 2016-11-24 Fanuc Corporation Numerical control for communication with I / O units
DE102017007022A1 (en) 2016-07-27 2018-02-01 Fanuc Corporation Programmable control device
US10488841B2 (en) 2016-07-27 2019-11-26 Fanuc Corporation Programmable controller

Also Published As

Publication number Publication date
JP3725530B2 (en) 2005-12-14

Similar Documents

Publication Publication Date Title
US7984217B2 (en) Data transmission method, serial bus system, and switch-on unit for a passive station
US8266360B2 (en) I2C-bus interface with parallel operational mode
CN108647180B (en) Operation system and corresponding electronic equipment
JP3725530B2 (en) Programmable controller
KR20040106665A (en) Transceiving network controller providing for common buffer memory allocating corresponding to transceiving flows and method thereof
US5511229A (en) Data processing system having a switching network connecting multiple peripheral devices using data paths capable of different data bus widths
US8788609B2 (en) Automation device and automation system
CN103529766B (en) Automated system
US7650440B2 (en) Peripheral supplied addressing in a simple DMA module
JP2004206511A (en) Numerical control device
CN101192208A (en) Dual bus circuit based on 8-bit processor
JP5763519B2 (en) USB hub controller, USB host controller, and system
JP4346539B2 (en) Control device
US20070079107A1 (en) Integrated circuit with a plurality of communicating digital signal processors
JP6090017B2 (en) Computer system
WO2023112646A1 (en) Information processing device, and method for controlling information processing device
US10204071B2 (en) Ring network system using peripheral component interconnect express and setting method thereof
JP4480678B2 (en) Semiconductor integrated circuit device
KR100253200B1 (en) External bus interface
KR20220132333A (en) Peripheral component interconnect express interface device and operating method thereof
JP2017117381A (en) Transfer system and image forming apparatus
JPH10341257A (en) Packet processing unit
CN114968899A (en) Control circuit, system and method for realizing chip communication
JP3926846B2 (en) Peripheral assembly system that can be distributed
JP2006323579A (en) Dma controller

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050921

R150 Certificate of patent or registration of utility model

Ref document number: 3725530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees