JP2005005314A - Circuit board and method for detecting abnormal condition thereof - Google Patents
Circuit board and method for detecting abnormal condition thereof Download PDFInfo
- Publication number
- JP2005005314A JP2005005314A JP2003163980A JP2003163980A JP2005005314A JP 2005005314 A JP2005005314 A JP 2005005314A JP 2003163980 A JP2003163980 A JP 2003163980A JP 2003163980 A JP2003163980 A JP 2003163980A JP 2005005314 A JP2005005314 A JP 2005005314A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- pad portion
- circuit board
- caulking
- caulking process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、基板の一方の面にある配線パターンと他方の面にある配線パターンとをかしめ処理により導通させることが可能な回路基板に係り、特に、かしめ処理の異常状態による位置ずれを簡易に検出するのに好適な回路基板に関する。
【0002】
【従来の技術】
従来、RFID(Radio Frequency IDentification)等の非接触型ICタグは、導体によりループアンテナを基板上に形成するとともにICチップを基板に実装し、ループアンテナとICチップの両アンテナ接続部とを接続してなるものが広く知られている。ここで、基板の配線パターンは、基板の一方の面と他方の面とにそれぞれ形成された配線パターンを、基板の種類に応じてスルーホールやかしめ処理等により導通させることで、基板面積を有効利用したパターンの引き回しを行ったり、ループアンテナのループ数を増やしたりしている。
【0003】
また、従来、非接触型ICタグは、▲1▼パターンのマスク、エッチング、▲2▼かしめ処理(内外パターンをまたぐブリッジ構造)、▲3▼回路部品の実装、▲4▼カード化、抜き、の流れで製造されている。しかし、基板は1シートの基板材料において複数取りしているので、ある数の不良が出るとそのシート全体を廃却する。これは、加工テーブルへのセットの手間や不良個所だけ未加工にする手間を省き、歩留まりを向上させるためである。
【0004】
更に、複数のシートはロット管理されており、所定の枚数(100枚とか1ロール等)毎検査を加工初回と最終、または所定枚数の抜き取りで所定個所のDC抵抗またはコイルアンテナの共振周波数測定などで良否を判定する。
また、従来、共振周波数の測定は、各回路基板毎にプローブを所定のループアンテナの端子に接触させて測定したりしていた。
【0005】
【特許文献1】
特開平9−198481号公報
【特許文献2】
特開平11−328343号公報
【特許文献3】
特開2000−57289号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来のかしめ処理の異常状態の検出方法では、異常の有無を個々のタグごとに検出することは出来るが、検査には非常に手間がかかる。また、上記プローブによる検出方法ではかしめ等による表裏導通の位置ずれのために起きた不良か、それ以前のパターン形成時の不良であるかがわからない。
【0007】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、かしめ処理の異常状態を簡易に検出するのに好適な回路基板及び回路基板の異常状態検出方法を提供し、かしめ処理の工程での検査精度を上げることを目的としている。
【0008】
【課題を解決するための手段】
〔発明1〕
上記目的を達成するために、発明1の回路基板は、導体により、基板の一方の面に形成された第1の配線パターンと前記基板の他方の面に形成された第2の配線パターンとをかしめ処理により導通させることが可能な回路基板であって、
前記第1の配線パターンの前記かしめ処理用の第1のパッド部と前記第2の配線パターンの前記かしめ処理用の第2のパッド部とを前記基板を挟んで対面して設け、
更に、前記第1のパッド部の一部を、前記第2のパッド部と同一面上にあり且つ当該第2のパッド部の近傍にある第3の配線パターンと重なるように設け、
前記かしめ処理により前記第1の配線パターンと前記第2の配線パターンとが導通したときの前記回路基板の所定出力特性と前記かしめ処理により前記第1の配線パターンと前記第3の配線パターンとが導通したときの前記回路基板の所定出力特性とが異なる特性となるように、前記第1の配線パターン及び前記第3の配線パターンを設けたことを特徴としている。
【0009】
このような構成であれば、第1のパッド部の一部を、前記第2のパッド部と同一面上にあり且つ当該第2のパッド部の近傍にある第3の配線パターンと重なるように設けたので、第1のパッド部に対するかしめ処理において、かしめ位置がずれた場合に、第1の配線パターンと第3の配線パターンとが導通し易くなる。更に、第1の配線パターンと第3の配線パターンが導通することで、回路基板の所定出力特性が、第1の配線パターンと第2の配線パターンが導通したときの所定出力特性と異なるようになっているので、製造段階などで、かしめ処理による異常の発生を簡易に検出できるといった効果が得られる。
【0010】
ここで、かしめ処理とは、一般に接着材等を使用せずに、接合部分にはめこまれた爪や金具を工具で打ったり締めたりして接合部を固くとめることである。ここでは、基板の一方の面のパッド部にかしめピンを押し当ててパッド部を抜き、基板の一方の面のパターンと他方の面のパターンとを導通させる。
また、かしめ処理は、例えば、レーザによる加熱後、加圧により表裏のパターンの導通を取る方法も含まれる。
【0011】
また、所定出力特性とあるが、これは、かしめ処理により第1の配線パターンと第3の配線パターンとが導通したときの、回路基板の出力信号の波形や共振周波数等の変化などのことである。
〔発明2〕
さらに、発明2の回路基板は、発明1の回路基板において、
前記かしめ処理により導通させる箇所が複数ある場合に、これら複数箇所にそれぞれ対応した前記第1のパッド部のうち特定の一つのみを、当該特定の第1のパッド部に対面する前記第2のパッド部と同一面上にあり且つ当該第2のパッド部の近傍にある前記第3の配線パターンと重なるように設けたことを特徴としている。
【0012】
このような構成であれば、かしめ位置のずれが生じたときに、複数あるかしめ処理用の第1のパッド部のうち特定のひとつのみが第3の配線パターンと導通するので、異常の検出が明確化できるといった効果が得られる。
〔発明3〕
さらに、発明3の回路基板は、発明2の回路基板において、
前記特定の第1のパッド部に対面する第2のパッド部と、その近傍にある第3の配線パターンとの距離を、
前記特定の第1のパッド部以外の第1のパッド部にそれぞれ対面する第2のパッド部と、そのそれぞれ近傍にある前記第3の配線パターンとの距離よりも短くしたことを特徴としている。
【0013】
このような構成であれば、特定の第1のパッド部に対面する第2のパッド部と、その近傍にある第3の配線パターンとの距離が、特定の第1のパッド部以外の第1のパッド部にそれぞれ対面する第2のパッド部と、そのそれぞれ近傍にある前記第3の配線パターンとの距離よりも短いので、かしめ位置がある程度ずれたときに、例えば、特定の第1のパッド部以外の第1のパッド部に対応したかしめ処理用のかしめピンが、その近傍にある第3の配線パターンの方にずれてパターンがオープンする前に、特定の第1のパッド部と第3の配線パターンとが導通するので、かしめ位置のずれ幅が大きくなる前にかしめ処理の異常の検出ができるといった効果が得られる。
〔発明4〕
さらに、発明4の回路基板は、発明1ないし3のいずれかの回路基板において、
前記第1〜第3の配線パターンを用いて共振回路を形成したことを特徴としている。
【0014】
このような構成であれば、第1〜第3の配線パターンを用いて共振回路を形成しているので、前記所定出力として前記共振回路の共振周波数を測定し、この共振周波数によってかしめ処理の異常を検出することが可能である。従って、IC等の主要な部品を実装する前に、かしめ処理の異常の検出を行うことができるといった効果が得られる。
〔発明5〕
さらに、発明5の回路基板の異常状態検出方法は、発明4記載の回路基板の前記かしめ処理の異常時の前記共振回路の共振周波数を予め測定して、比較用の第1の共振周波数を決定しておき、
複数の前記回路基板に対して電磁波を照射し、
前記電磁波に対する前記複数の回路基板の共振回路の共振周波数である第2の共振周波数を測定し、
前記第1の共振周波数と前記第2の共振周波数とを比較し、
前記比較結果に基づき前記複数の回路基板の中に、前記かしめ処理の異常のあるものが存在するか否かを検出することを特徴としている。
【0015】
つまり、発明4の回路基板であれば、異常時の共振周波数を予め測定しておくことで、IC等の主要な部品を実装する前に、例えば、複数の回路基板の形成された基板材料の1シート毎などに電磁波を照射することで、この電磁波に対する回路基板の共振周波数と前記異常時の共振周波数とを比較することで、かしめ処理による異常が検出できるので、簡易に複数の回路基板の中に、かしめ処理による異常のある回路基板が存在するか否かを検出することができるといった効果が得られる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図1ないし図7は、本発明に係る回路基板を非接触型ICタグの回路基板に適用した場合の実施の形態を示す図である。
まず、本発明に係る回路基板の構成を図1ないし図5に基づいて説明する。図1は、本発明に係る回路基板の表面側の構成を示す平面図であり、図2は本発明に係る回路基板の裏面側の構成を表面側から見た透視平面図であり、図3は、本発明に係る回路基板の表面側に形成された配線パターンと裏面側に形成された配線パターンとの位置関係を示す透視平面図であり、図4は、回路基板1のかしめ処理を行う部分を拡大した斜視図であり、図5は、図4におけるA−A’線に沿った断面図である。
【0017】
図1に示すように、回路基板1の基板10の表面側11の構成は、ループアンテナを形成する第1の表面配線パターン100aと、当該第1の表面配線パターン100aの一方の端部に形成されたかしめ用の第1のパッド部100bと、前記第1の表面配線パターン100aの他方の端部に形成されたIC実装用のパッド部100cと、ループアンテナを形成する第2の表面配線パターン101aと、当該第2の表面配線パターン101aの両端部に形成されたかしめ用の第2のパッド部101bと、ループアンテナを形成する第3の表面配線パターン102aと、当該第3の表面配線パターン102aの一方の端部に形成されたかしめ用の第3のパッド部102bと、第3の表面配線パターン102aの他方の端部に形成されたIC実装用のパッド部102cと、から構成されている。
【0018】
更に、図2に示すように、回路基板1の基板10の裏面側12の構成は、ループアンテナを形成する第1の裏面配線パターン200aと、当該第1の裏面配線パターン200aの一方の端部に形成されたかしめ用の第4のパッド部200bと、第1の裏面配線パターン200aの他方の端部に形成されたかしめ用の第5のパッド部200cと、かしめ位置がずれたときに上記第1のパッド部100bと導通させる第1の裏面配線パターン200aの一部である導通用裏面配線パターン200dと、ループアンテナを形成する第2の裏面配線パターン201aと、当該第2の裏面配線パターン201aの両端部に形成されたかしめ用の第6のパッド部201bと、から構成されている。そして、第4のパッド部200bと導通用裏面配線パターン200dとの距離13は、第5及び第6のパッド部200c及び201bとその近傍にそれぞれある第2の裏面配線パターン201aとの距離14よりも短くなっている。
【0019】
更に、表面側11に形成された配線パターンと裏面側12に形成された配線パターンとの位置関係は、図3及び図4に示すように、表面側11に形成された第1のパッド部100bが、これと対面する裏面側12に形成された第4のパッド部200bと導通用裏面配線パターン200dとに重なる位置関係となっている。
【0020】
つまり、図5に示すように、第1のパッド部100bが、導通用裏面配線パターン200dにその一部が重なるように形成されている。また、第1〜第3の表面配線パターン100a〜102aと、第1の裏面配線パターン200a及び第2の裏面配線パターン201aとは、表面側11から見て、それぞれがなるべく重なり合わないように形成されている。
【0021】
更に、図6及び図7に基づき、かしめ処理により表裏面の配線パターンを導通させる一例を説明する。図6は、通常のかしめ処理の一例を示す図であり、図7は、かしめ処理におけるかしめ位置がずれた場合の一例を示す図である。
図6(a)に示すように、かしめ処理は、まず、かしめ処理用のパッド部(本実施の形態では4つのパッド部)のそれぞれの位置に合わせて、かしめ用治具の備える複数のかしめピン60の位置決めを行っておく。そして、位置決めが完了した複数のかしめピン60を回路基板1の複数のパッド部に対して同時に押しつけることで一度に複数のかしめ処理を行うようになっている。
【0022】
ここで、かしめピン60は、図6(b)に示すように、先端が尖った形状をしており、且つ、その直径は上記した距離14より長くなっている。従って、かしめピン60は、第4のパッド部200bと導通用裏面配線パターン200dとの丁度間の位置に収まることなく、必ず、第1のパッド部と、第4のパッド部200b又は導通用裏面配線パターン200dと、をかしめることとなる。
【0023】
そして、かしめ処理用のパッド部に上記かしめピン60の先端部を押しつけることで当該パッド部分の一部を抜く。この抜きにより回路基板1の表面側11のパッド部の一部が対応する裏面側12のパッド部に到達することで導通が成される。
または、レーザなどにより熱処理を行うことで表裏面の各パッド部分の導体が溶融し、その部分を加圧して結合することで導通を行う方法もある。
【0024】
更に、かしめ処理を続けることによりかしめピン60の位置がずれたり、かしめピン60の位置決め等を失敗したりするなどして、図7(a)に示すように、かしめ位置がずれた状態となった場合について説明する。このように、かしめ位置がずれて第1のパッド部100bの端の方をかしめると、かしめピン60は、図7(b)に示すように、第1のパッド部100bの端の方とこの部分の対面にある導通用裏面配線パターン200dとを抜くことになる。これ以外のかしめ部分(第2パッド部101b及び第5パッド部200cと第3パッド部102b及び第6パッド部201b)については、図7(a)に示すように、かしめピン60は、そのかしめ位置はずれるものの、各パッド部の端同士をかしめることとなる。ここで、かしめピン60が各パッド部の外をかしめて、それぞれ対面するパッド部同士が導通せずにこの部分がオープンになると共振回路自体が形成されないことになる。
【0025】
従って、図7(a)に示す例では、第1の表面配線パターン100a及び第1の裏面配線パターン200aと、第2及び第3の表面配線パターン101a及び102aと、第2の裏面配線パターン201aとがそれぞれ導通することで、ループアンテナを形成している。
なお、一般に、かしめ処理を行うためのかしめ用治具は、長時間使用することなどによって、かしめピン60の位置がずれたり、シートの設置位置がずれたりする。このかしめピン60のずれる方向は、使用しているかしめ用治具の固定構造などによりある程度解る。従って、回路基板1の設計時に、かしめピン60のずれる方向に導通用裏面配線パターン200dが位置するように回路設計を行う。
【0026】
以上、かしめ処理において、かしめ位置がずれたときに、第1の表面配線パターン100a及び第1の裏面配線パターン200aのみを導通させることが可能である。従って、ループアンテナの長さは正常にかしめ処理をした場合に比べて短くなり、ループアンテナにより構成される共振回路の共振周波数も正常時とは異なったものとなる。
【0027】
更に、上記したように、第1の表面配線パターン100a及び第1の裏面配線パターン200aのみが導通した状態の回路基板1の共振周波数を予め測定しておき、回路基板1の製造時などにおいて、複数の回路基板1の形成された基板材料1シートに対して電磁波を照射し、この電磁波により発生する回路基板1の共振回路の共振周波数を測定し、前記異常時の共振周波数と比較を行うことで、かしめ処理の失敗した回路基板1の存在を検出するチェックを行うことが可能である。つまり、上記比較処理を行うことで、異常時の共振周波数と同じ共振周波数が測定されたときに、その共振周波数の測定された回路基板1は、かしめ処理の失敗による異常があると判断することができる。従って、複数の回路基板1の中にかしめ処理の失敗による異常状態のものが存在するか否かを簡易に検出することができる。
【0028】
上記実施の形態において、第1〜第3の表面配線パターン100a〜102aは、発明1および発明4の第1の配線パターンに対応し、第1〜第3のパッド部100b〜102bは、発明1ないし3の第1のパッド部に対応し、第4のパッド部200b、第5のパッド部200cおよび第6のパッド部201bは、発明1ないし3の第2のパッド部に対応し、第1のパッド部100bは、発明2および3の特定の第1のパッド部に対応し、導通用裏面配線パターン200dは、発明1ないし4の第3の配線パターンに対応している。
【0029】
なお、上記実施の形態においては、回路基板1を非接触型ICタグの回路基板に適用しているが、これに限らず、他のものに適用しても良い。
また、かしめ処理の失敗時に、回路基板1の形成する共振回路の共振周波数が変わるように配線パターン及びパッド部を構成しているが、これに限らず、回路基板1の用途に応じて、他の出力特性が変化するように回路を構成しても良い。
【図面の簡単な説明】
【図1】本発明に係る回路基板の表面側の構成を示す平面図である。
【図2】本発明に係る回路基板の裏面側の構成を表面側から見た透視平面図である。
【図3】本発明に係る回路基板の表面側に形成された配線パターンと裏面側に形成された配線パターンとの位置関係を示す透視平面図である。
【図4】回路基板1のかしめ処理を行う部分を拡大した斜視図である。
【図5】図4におけるA−A’線に沿った断面図である。
【図6】通常のかしめ処理の一例を示す図である。
【図7】かしめ処理におけるかしめ位置がずれた場合の一例を示す図である。
【符号の説明】
1…回路基板、10…基板、11…表面側、12…裏面側、100a…第1の表面配線パターン、101a…第2の表面配線パターン、102a…第1の表面配線パターン、100b…第1のパッド部、101b…第2のパッド部、102b…第3のパッド部、100c、102c…IC実装用のパッド部、200a…第1の裏面配線パターン、201a…第2の裏面配線パターン、200b…第4のパッド部、200c…第5のパッド部、200d…導通用裏面配線パターン、201b…第6のパッド部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit board capable of conducting a wiring pattern on one surface of a substrate and a wiring pattern on the other surface by a caulking process, and in particular, easily misaligns due to an abnormal state of the caulking process. The present invention relates to a circuit board suitable for detection.
[0002]
[Prior art]
Conventionally, non-contact type IC tags such as RFID (Radio Frequency IDentification) have a loop antenna formed on a substrate with a conductor, an IC chip is mounted on the substrate, and the loop antenna and both antenna connection portions of the IC chip are connected. It is widely known. Here, the wiring pattern of the board makes the board area effective by making the wiring patterns formed on one side and the other side of the board respectively conductive by through holes or caulking treatment according to the type of board. The pattern used is routed and the number of loops of the loop antenna is increased.
[0003]
In addition, the conventional non-contact type IC tag has (1) pattern mask, etching, (2) caulking process (bridge structure straddling the inner and outer patterns), (3) circuit component mounting, (4) card formation, removal, It is manufactured in the flow of. However, since a plurality of substrates are taken in one sheet of substrate material, the entire sheet is discarded when a certain number of defects occur. This is in order to improve the yield by omitting the trouble of setting the processing table and the trouble of not processing only defective portions.
[0004]
In addition, lots of sheets are managed in lots, and each predetermined number of sheets (100 sheets, one roll, etc.) is inspected for the first and last time of processing, or a predetermined number of sheets are taken out, DC resistance at a predetermined location or resonance frequency measurement of a coil antenna, etc. The pass / fail is judged.
Conventionally, the resonance frequency is measured by bringing a probe into contact with a terminal of a predetermined loop antenna for each circuit board.
[0005]
[Patent Document 1]
JP-A-9-198481 [Patent Document 2]
Japanese Patent Laid-Open No. 11-328343 [Patent Document 3]
Japanese Patent Laid-Open No. 2000-57289 [0006]
[Problems to be solved by the invention]
However, in the above-described conventional method for detecting the abnormal state of the caulking process, the presence or absence of abnormality can be detected for each individual tag, but the inspection is very laborious. Further, in the detection method using the probe, it is not known whether a defect has occurred due to the displacement of the front / back conduction due to caulking or the like, or a defect during previous pattern formation.
[0007]
Therefore, the present invention has been made paying attention to such an unsolved problem of the conventional technology, and is suitable for easily detecting an abnormal state of the caulking process and an abnormality of the circuit board. The object is to provide a state detection method and increase the inspection accuracy in the caulking process.
[0008]
[Means for Solving the Problems]
[Invention 1]
In order to achieve the above object, the circuit board according to the first aspect of the present invention includes a first wiring pattern formed on one surface of the substrate and a second wiring pattern formed on the other surface of the substrate by a conductor. A circuit board that can be made conductive by caulking,
A first pad portion for the caulking process of the first wiring pattern and a second pad portion for the caulking process of the second wiring pattern are provided facing each other across the substrate;
Further, a part of the first pad portion is provided so as to overlap with a third wiring pattern that is on the same plane as the second pad portion and in the vicinity of the second pad portion,
A predetermined output characteristic of the circuit board when the first wiring pattern and the second wiring pattern are brought into conduction by the caulking process, and the first wiring pattern and the third wiring pattern by the caulking process. The first wiring pattern and the third wiring pattern are provided so that the predetermined output characteristics of the circuit board when conducting are different from each other.
[0009]
With such a configuration, a part of the first pad portion is overlapped with the third wiring pattern on the same plane as the second pad portion and in the vicinity of the second pad portion. Since the first wiring pattern is provided, the first wiring pattern and the third wiring pattern are easily conducted when the caulking position is shifted in the caulking process for the first pad portion. Further, the first wiring pattern and the third wiring pattern are made conductive so that the predetermined output characteristic of the circuit board is different from the predetermined output characteristic when the first wiring pattern and the second wiring pattern are made conductive. Therefore, it is possible to easily detect the occurrence of abnormality due to the caulking process at the manufacturing stage.
[0010]
Here, the caulking process generally means that the joint is firmly fixed by hitting or tightening a nail or a metal fitting fitted in the joint with a tool without using an adhesive or the like. Here, a caulking pin is pressed against the pad portion on one surface of the substrate to remove the pad portion, and the pattern on one surface of the substrate is electrically connected to the pattern on the other surface.
In addition, the caulking process includes, for example, a method of conducting conduction between the front and back patterns by applying pressure after heating with a laser.
[0011]
In addition, there is a predetermined output characteristic, which is a change in the output signal waveform, resonance frequency, etc. of the circuit board when the first wiring pattern and the third wiring pattern are conducted by caulking. is there.
[Invention 2]
Furthermore, the circuit board of the invention 2 is the circuit board of the
When there are a plurality of locations to be conducted by the caulking process, only the specific one of the first pad portions respectively corresponding to the plurality of locations faces the specific first pad portion. It is characterized in that it is provided so as to overlap the third wiring pattern that is on the same plane as the pad portion and in the vicinity of the second pad portion.
[0012]
With such a configuration, when a displacement of the caulking position occurs, only a specific one of the plurality of first pad portions for caulking processing is electrically connected to the third wiring pattern. The effect that it can be clarified is obtained.
[Invention 3]
Furthermore, the circuit board of the invention 3 is the circuit board of the invention 2,
The distance between the second pad portion facing the specific first pad portion and the third wiring pattern in the vicinity thereof,
It is characterized in that the distance is shorter than the distance between the second pad portion facing the first pad portion other than the specific first pad portion and the third wiring pattern in the vicinity thereof.
[0013]
With such a configuration, the distance between the second pad portion facing the specific first pad portion and the third wiring pattern in the vicinity thereof is the first other than the specific first pad portion. When the caulking position is shifted to some extent, for example, a specific first pad The caulking pin for caulking processing corresponding to the first pad portion other than the portion is shifted toward the third wiring pattern in the vicinity thereof and the specific first pad portion and the third pad portion are opened before the pattern is opened. As a result, it is possible to detect an abnormality in the caulking process before the caulking position shift width becomes large.
[Invention 4]
Furthermore, the circuit board of the invention 4 is the circuit board of any one of the
A resonance circuit is formed using the first to third wiring patterns.
[0014]
In such a configuration, since the resonance circuit is formed using the first to third wiring patterns, the resonance frequency of the resonance circuit is measured as the predetermined output, and the caulking process is abnormal due to the resonance frequency. Can be detected. Therefore, it is possible to detect the caulking process abnormality before mounting the main components such as an IC.
[Invention 5]
Furthermore, in the circuit board abnormal state detection method of the invention 5, the resonance frequency of the resonance circuit when the caulking process of the circuit board of the invention 4 is abnormal is measured in advance, and the first resonance frequency for comparison is determined. Aside,
Irradiating electromagnetic waves to the plurality of circuit boards,
Measuring a second resonance frequency which is a resonance frequency of a resonance circuit of the plurality of circuit boards with respect to the electromagnetic wave;
Comparing the first resonance frequency and the second resonance frequency;
Based on the comparison result, it is detected whether there is a caulking process abnormality among the plurality of circuit boards.
[0015]
That is, with the circuit board of the invention 4, by measuring the resonance frequency at the time of abnormality in advance, before mounting main components such as an IC, for example, the substrate material on which a plurality of circuit boards are formed By irradiating the electromagnetic wave to each sheet or the like, the abnormality due to the caulking process can be detected by comparing the resonance frequency of the circuit board against the electromagnetic wave and the resonance frequency at the time of abnormality. There is an effect that it is possible to detect whether or not there is a circuit board having an abnormality due to the caulking process.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIGS. 1 to 7 are diagrams showing an embodiment in which the circuit board according to the present invention is applied to a circuit board of a non-contact type IC tag.
First, the configuration of a circuit board according to the present invention will be described with reference to FIGS. 1 is a plan view showing the configuration of the front side of the circuit board according to the present invention, and FIG. 2 is a perspective plan view of the configuration of the back side of the circuit board according to the present invention as seen from the front side. FIG. 4 is a perspective plan view showing a positional relationship between a wiring pattern formed on the front surface side and a wiring pattern formed on the back surface side of the circuit board according to the present invention, and FIG. FIG. 5 is a cross-sectional view taken along the line AA ′ in FIG. 4.
[0017]
As shown in FIG. 1, the configuration of the
[0018]
Further, as shown in FIG. 2, the configuration of the
[0019]
Further, the positional relationship between the wiring pattern formed on the
[0020]
That is, as shown in FIG. 5, the
[0021]
Further, an example of conducting the wiring patterns on the front and back surfaces by caulking processing will be described with reference to FIGS. FIG. 6 is a diagram illustrating an example of a normal caulking process, and FIG. 7 is a diagram illustrating an example when the caulking position is shifted in the caulking process.
As shown in FIG. 6A, first, the caulking process is performed by plural caulking jigs provided in the caulking jig in accordance with the positions of the caulking process pad parts (four pad parts in the present embodiment). The
[0022]
Here, as shown in FIG. 6B, the
[0023]
Then, a portion of the pad portion is removed by pressing the end portion of the
Alternatively, there is a method in which the conductors of the pad portions on the front and back surfaces are melted by performing a heat treatment with a laser or the like, and conduction is performed by pressing and bonding the portions.
[0024]
Furthermore, as shown in FIG. 7A, the position of the
[0025]
Therefore, in the example shown in FIG. 7A, the first front
In general, the caulking jig for performing the caulking process shifts the position of the
[0026]
As described above, in the caulking process, when the caulking position is shifted, only the first front
[0027]
Furthermore, as described above, the resonance frequency of the
[0028]
In the said embodiment, the 1st-3rd
[0029]
In the above embodiment, the
In addition, the wiring pattern and the pad portion are configured so that the resonance frequency of the resonance circuit formed by the
[Brief description of the drawings]
FIG. 1 is a plan view showing a configuration of a surface side of a circuit board according to the present invention.
FIG. 2 is a perspective plan view of the configuration of the back side of the circuit board according to the present invention as seen from the front side.
FIG. 3 is a perspective plan view showing a positional relationship between a wiring pattern formed on the front surface side and a wiring pattern formed on the back surface side of the circuit board according to the present invention.
FIG. 4 is an enlarged perspective view of a portion of the
5 is a cross-sectional view taken along line AA ′ in FIG.
FIG. 6 is a diagram illustrating an example of a normal caulking process.
FIG. 7 is a diagram illustrating an example when the caulking position is shifted in the caulking process.
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
前記第1の配線パターンの前記かしめ処理用の第1のパッド部と前記第2の配線パターンの前記かしめ処理用の第2のパッド部とを前記基板を挟んで対面して設け、
更に、前記第1のパッド部の一部を、前記第2のパッド部と同一面上にあり且つ当該第2のパッド部の近傍にある第3の配線パターンと重なるように設け、
前記かしめ処理により前記第1の配線パターンと前記第2の配線パターンとが導通したときの前記回路基板の所定出力特性と前記かしめ処理により前記第1の配線パターンと前記第3の配線パターンとが導通したときの前記回路基板の所定出力特性とが異なる特性となるように、前記第1の配線パターン及び前記第3の配線パターンを設けたことを特徴とする回路基板。A circuit board capable of conducting a first wiring pattern formed on one surface of the substrate by a conductor and a second wiring pattern formed on the other surface of the substrate by caulking;
A first pad portion for the caulking process of the first wiring pattern and a second pad portion for the caulking process of the second wiring pattern are provided facing each other across the substrate;
Further, a part of the first pad portion is provided so as to overlap with a third wiring pattern that is on the same plane as the second pad portion and in the vicinity of the second pad portion,
A predetermined output characteristic of the circuit board when the first wiring pattern and the second wiring pattern are brought into conduction by the caulking process, and the first wiring pattern and the third wiring pattern by the caulking process. A circuit board, wherein the first wiring pattern and the third wiring pattern are provided so that the predetermined output characteristics of the circuit board when conducting are different from each other.
前記かしめ処理により導通させる箇所が複数ある場合に、これら複数箇所にそれぞれ対応した前記第1のパッド部のうち特定の一つのみを、当該特定の第1のパッド部に対面する前記第2のパッド部と同一面上にあり且つ当該第2のパッド部の近傍にある前記第3の配線パターンと重なるように設けたことを特徴とする回路基板。In claim 1,
When there are a plurality of locations to be conducted by the caulking process, only the specific one of the first pad portions respectively corresponding to the plurality of locations faces the specific first pad portion. A circuit board which is provided so as to overlap with the third wiring pattern which is on the same plane as the pad portion and which is in the vicinity of the second pad portion.
前記特定の第1のパッド部に対面する第2のパッド部と、その近傍にある第3の配線パターンとの距離を、
前記特定の第1のパッド部以外の第1のパッド部にそれぞれ対面する第2のパッド部と、そのそれぞれ近傍にある前記第3の配線パターンとの距離よりも短くしたことを特徴とする回路基板。In claim 2,
The distance between the second pad portion facing the specific first pad portion and the third wiring pattern in the vicinity thereof,
A circuit characterized in that it is shorter than the distance between the second pad portion facing the first pad portion other than the specific first pad portion and the third wiring pattern in the vicinity thereof. substrate.
前記第1〜第3の配線パターンを用いて共振回路を形成したことを特徴とする回路基板。In any of claims 1 to 3,
A circuit board, wherein a resonance circuit is formed using the first to third wiring patterns.
複数の前記回路基板に対して電磁波を照射し、
前記電磁波に対する前記複数の回路基板の共振回路の共振周波数である第2の共振周波数を測定し、
前記第1の共振周波数と前記第2の共振周波数とを比較し、
前記比較結果に基づき前記複数の回路基板の中に、前記かしめ処理の異常のあるものが存在するか否かを検出することを特徴とする回路基板の異常状態検出方法。The resonance frequency of the resonance circuit at the time of abnormality in the caulking process of the circuit board according to claim 4 is measured in advance to determine a first resonance frequency for comparison,
Irradiating electromagnetic waves to the plurality of circuit boards,
Measuring a second resonance frequency which is a resonance frequency of a resonance circuit of the plurality of circuit boards with respect to the electromagnetic wave;
Comparing the first resonance frequency and the second resonance frequency;
An abnormal state detection method for a circuit board, comprising: detecting whether there is an abnormality in the caulking process among the plurality of circuit boards based on the comparison result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003163980A JP2005005314A (en) | 2003-06-09 | 2003-06-09 | Circuit board and method for detecting abnormal condition thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003163980A JP2005005314A (en) | 2003-06-09 | 2003-06-09 | Circuit board and method for detecting abnormal condition thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005005314A true JP2005005314A (en) | 2005-01-06 |
Family
ID=34090919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003163980A Pending JP2005005314A (en) | 2003-06-09 | 2003-06-09 | Circuit board and method for detecting abnormal condition thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005005314A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009519609A (en) * | 2005-12-13 | 2009-05-14 | メコ イクウィップメント エンジニアズ ベスローテン フェンノートシャップ | Method for interconnecting tracks present on opposite sides of a substrate |
-
2003
- 2003-06-09 JP JP2003163980A patent/JP2005005314A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009519609A (en) * | 2005-12-13 | 2009-05-14 | メコ イクウィップメント エンジニアズ ベスローテン フェンノートシャップ | Method for interconnecting tracks present on opposite sides of a substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6900653B2 (en) | Needle fixture of a probe card in semiconductor inspection equipment and needle fixing method thereof | |
KR100509299B1 (en) | Method for manufacturing semiconductor device and tape carrier | |
US6459272B1 (en) | Apparatus and method for inspecting wiring on board | |
JPH02186279A (en) | Tab frame for test and testing method | |
US7365551B2 (en) | Excess overdrive detector for probe cards | |
US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
JP5421893B2 (en) | Wiring circuit board manufacturing method, wiring circuit board assembly sheet manufacturing method, wiring circuit board, and wiring circuit board assembly sheet | |
JP2005005314A (en) | Circuit board and method for detecting abnormal condition thereof | |
US20010055905A1 (en) | TAB, probe card, TAB handler and method for measuring IC chip | |
JP5145332B2 (en) | Probe card | |
CN111722154A (en) | Method for inspecting conduction of printed circuit board and method for manufacturing printed circuit board | |
JP2010192610A (en) | Method of manufacturing and method of inspecting base material for printed wiring board having multiple development patterns formed, method of manufacturing and method of inspecting multiple-patterned printed wiring board, method of manufacturing semiconductor device, and exposure mask | |
US20030094966A1 (en) | Method for testing electrical characteristics of bumps | |
JP3208095B2 (en) | Inspection equipment for semiconductor devices | |
JPH05235557A (en) | Measuring system for amount of positional deviation | |
JPH03173146A (en) | Inspection apparatus | |
JP2795267B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2004273726A (en) | Continuity testing device and its mechanism for printed circuit board with surface mounted component | |
JP2001330625A5 (en) | ||
KR20130101425A (en) | Probe block and driving integrated circuit for testing display pannel, and method for manufacturing the same | |
JPH10239399A (en) | Edge sensor, contact probe with edge sensor and probe with edge sensor and contact probe | |
JP2001330625A (en) | Contact probe, probe apparatus equipped therewith, and method for manufacturing contact probe | |
JP2010014585A (en) | Continuity inspection method of flame lead | |
TWM589950U (en) | Printed circuit board with punch hole alignment mark | |
JPH07244106A (en) | Electric component connector and method and apparatus for inspecting its electric circuit |