JP2005005292A - System and process for fabricating electronic device - Google Patents
System and process for fabricating electronic device Download PDFInfo
- Publication number
- JP2005005292A JP2005005292A JP2003163657A JP2003163657A JP2005005292A JP 2005005292 A JP2005005292 A JP 2005005292A JP 2003163657 A JP2003163657 A JP 2003163657A JP 2003163657 A JP2003163657 A JP 2003163657A JP 2005005292 A JP2005005292 A JP 2005005292A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- metal wiring
- processing chamber
- oxide
- device manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、コンタクト表面の酸化物を除去する機能及び工程を有する電子デバイス製造システム及び電子デバイス製造方法に関する。
【0002】
【従来の技術】
図6に、電子デバイスの製造工程における層状に配置される金属配線間を結ぶためのコンタクト部形成の工程を示す。
まず、図6(a)は、下部金属配線61の上にシリコンの酸化膜や窒化膜などの絶縁膜62を形成し、その上に有機材料であるレジスト63を塗布した後、露光・現像してパターニングを行なった状態を示している。下部配線61は例えばAl−Si−Cuを用いており、その表面にはバリアメタルとしてTiNやTiが存在する。
【0003】
次に、CF系及びO系ガスのプラズマによりパターニングされたレジスト63をマスクにしてRIE(リアクティブ イオン エッチング)処理を行い、コンタクトホール64を形成する(図6(b)参照)。
次に不要となったレジスト63は、コンタクトホール54が形成された後にアッシング処理をおこない除去する(図6(c)参照)。
【0004】
レジスト63のアッシング除去後、コンタクトホール64にコンタクト部65となる金属材料を埋め込み(図6(d)参照)、最後に上部の金属配線66を形成することで、下部金属配線61と上部金属配線66とがコンタクト部65により接続された多層配線構造を形成する(図6(e)参照)。この上記一連の過程において、図6(b)に示すエッチング終了後には、コンタクトホール64底部に下部金属配線61が露出することになる。下部金属配線61を露出したままアッシング処理等の作業をすると、下部金属配線61表面が酸化されるため、コンタクト抵抗が上昇する。
【0005】
このため従来においては、下部金属配線61の表面に形成された酸化物を除去する目的で、金属材料の埋め込み前にコンタクトホール64の底部のクリーニング処理を行ってきた。クリーニング処理は、例えばCF4ガスをプラズマ化することで、下部金属配線61表面の酸化物をエッチング処理により除去していた。
【0006】
クリーニング処理後のコンタクトホール64には金属材料が埋め込まれるが、前のエッチング工程から埋め込む工程を行う位置へ搬送するには大気中を搬送していた。
【特許文献1】特開平10−326771号公報(第4頁、図2)
【0007】
【発明が解決しようとする課題】
しかしながら上記クリーニング処理をすると、下部金属配線61表面の酸化物はある程度除去可能であるが、その替わりにフッ化物が生成される。これは処理ガスとして用いたCF4ガスに含まれるフッ素が、下部金属配線61表面のダングリングボンドと結合するためである。下部金属配線61表面にフッ化物が生成されると、コンタクトホール54に埋め込まれる金属材料と下部金属配線61の密着性が低下し、これが原因で下部金属配線61とコンタクト部55間のコンタクト抵抗が高くなる、もしくは不安定になるという第1の問題点を生じる。
さらに、クリーニング処理後のコンタクトホール54に金属材料を埋め込む工程へ移動させるために電子デバイスを搬送する際、大気中を搬送していたが、大気に触れることにより、コンタクト抵抗を上昇させるTiOHが下部金属配線61表面に生成されてしまっていたという第2の問題点があった。
【0008】
本発明は、コンタクトホール形成後において、下部金属配線61表面に形成された酸化膜を除去する際に付着するフッ化物の除去が可能であるという、第1の問題点に対する電子デバイス製造システム及び電子デバイス製造方法と、また金属配線表面にTiOHが生成されるのを防ぐために電子デバイスを搬送する際に大気に触れないように行う、という第2の問題点を解決する電子デバイス製造システム及び電子デバイス製造方法を提供することにある。
【0009】
【課題を解決するための手段】
上記第1の目的を達成するために、本発明の電子デバイス製造システムは、フッ素系ガスを用いて電子デバイスに形成された金属配線の表面の酸化物を除去する第1の処理チャンバと、酸化物を除去する際に前記金属配線表面に生成したフッ化物を水素系のプラズマを用いて除去する第2の処理チャンバと、前記電子デバイスを搬送する搬送装置とを有すること、そして搬送の際は特殊雰囲気下または真空中で搬送することを特徴としている。
【0010】
また、本発明の電子デバイス製造方法は、フッ素系ガスを用いて電子デバイスに形成された金属配線表面の酸化物を除去する酸化物除去工程と、前記酸化物除去工程の際に、前記金属配線表面に生成したフッ化物を水素系のプラズマを用いて除去するフッ化物除去工程と、前記電子デバイスを搬送する搬送工程とを有すること、そして搬送工程において特殊雰囲気下または真空中で搬送することを特徴としている。
第2の目的を達成するために、前記搬送装置は前記電子デバイスを特殊雰囲気下、もしく真空中で搬送することを特徴としている。
【0011】
【発明の実施の形態】
以下に、本発明の実施の形態にかかる、電子デバイス製造システム及び電子デバイス製造方法に関し、図1乃至図5を参照しながら説明する。図1は、電子デバイス製造システムの全体構成図、図2は、金属配線表面に生成されたフッ化物のエッチング除去後、及びフッ化物をダウンフロープラズマにより除去した後の金属配線表面の分析図、図3、図4はフッ化物除去処理時における被処理物(例えばウエハ)の温度とフッ素残留量との関係図である。図5は、電子デバイスの製造工程における層状に配置される金属配線間を結ぶためのコンタクト部形成の工程を示しており、図5(a)(b)(c)(d)(e)と前記図6(a)(b)(c)(d)(e)はそれぞれ同じ内容である。図5と図6の違いは図5(c‘)である。図5(c’)では酸化物を除去する際(図5(c))に金属配線表面に生成したフッ化物を水素系のプラズマを用いて除去する作業が行われる。
【0012】
図1は、本実施の形態にかかる、コンタクトホール底のクリーニング、及び真空搬送可能かつダウンフローの処理が可能な装置を示す電子デバイス製造システムの全体構成図で、図中1は、コンタクトホール54により露出した下部金属配線51表面に形成された酸化膜を除去するための例えば平行平板型である第1のプラズマ処理チャンバであり、図中のP/C1の概略を拡大して示している。また、請求項中の搬送装置に関する記述で真空中とは気圧の上限が10−6×101325/760Paであること、特殊雰囲気下とは上記真空中の状態に加え、不活性ガス(例えばキセノンガス、ヘリウムガス、アルゴンガス、窒素ガス、酸素ガス中の少なくとも1種類)を含むことを示している。
【0013】
第1のプラズマ処理チャンバ1は、上部電極11と下部電極13が対向する位置関係に設置されている。ガスを供給できる手段をもった上部電極11からは、CF系のガスやArガスが被処理物を載置することができる下部電極13に向かって噴射される。この下部電極13には、高周波発生装置14がマッチングボックス15を介して接続されている。高周波発生装置14により高周波(例えば13.56MHz)を発生させ、CF系のガスやArガスがプラズマ化されて、下部電極13に載置された被処理物の表面に形成された酸化膜をエッチングする。
【0014】
図1中2は、第1のプラズマ処理チャンバ1において下部金属配線51表面に形成された酸化膜をエッチングした際に生成したフッ化物を除去するための第2のプラズマ処理チャンバであり、図中のP/C2の概要を拡大している。
第2のプラズマ処理チャンバ2には、マイクロ波を導入するための導波管21が上部に設置されており、その対向する位置に被処理物を載置することができるステージ25が配置され、その下部には被処理物を例えば250度まで加熱可能なヒーター26が設置されている。
【0015】
また、プラズマ処理チャンバ2には、図示していないが、ガス供給手段が、例えばチャンバ側壁に接続されておりそこから水素系のガス(例えばH2Oガス)が供給できるようになっている。ガスは導波管21から供給されるマイクロ波によりプラズマ化され、生成した水素ラジカルにより処理が行われる。その結果、被処理物表面に生成したフッ化物が除去される。
【0016】
図1中7は、真空搬送チャンバを示しており、搬送ロボット71を有している。この搬送ロボット71は、プラズマ処理チャンバ1と、プラズマ処理チャンバ2、及びカセットチャンバ8との間を接続するものである。例えば搬送ロボット71が本発明における未処理の所定のウエハをカセットチャンバ8から取り出し、プラズマ処理チャンバ1へ搬送する。プラズマ処理チャンバ1で処理が終わると搬送ロボット71により処理済のウエハが搬出され、プラズマ処理チャンバ2へ搬入する。プラズマ処理チャンバ2での処理が終わると搬送ロボット71により処理済のウエハが搬出され、カセットチャンバ8へ搬送される。
【0017】
これらの記述においては、プラズマ処理チャンバ1は並行平板型のプラズマ処理チャンバ、プラズマ処理チャンバ2はダウンフロー型のプラズマ処理チャンバと設定されているが、他の形態のプラズマ処理チャンバを用いてもよい。
また、ここでは配線を形成する金属コンタクト表面を例に出しているが、シリコンと金属との化合物であるシリサイド表面(例えばTiSi、CoSi、NiSi)にも使用可能であり、そこに電気を通す場合にも用いられる。
【0018】
次に処理のフローについて説明する。被処理物を複数枚収納したカセット(図示しない)がカセットチャンバ(C/C)8内に設置される。カセットが搬入されるとカセットチャンバ8は真空排気され、真空搬送チャンバ7の搬送ロボット71により、プラズマ処理チャンバ1での処理を施していないカセット内のウエハがプラズマ処理チャンバ1へ搬送される。
【0019】
プラズマ処理チャンバ1では、被処理物の下部金属配線51の表面上にある酸化物を、CF系プラズマによりエッチングして酸化物を除去する処理を行う。以下にその手順を挙げる。搬送ロボット71により搬入されてきた未処理の被処理物が下部電極13上に載置されると、プラズマ処理チャンバ1と真空搬送チャンバ7との間は遮断される。そして、プラズマ処理チャンバ1では、高周波発生装置14により、処理ガス(CF系ガスやArガス等)がプラズマ化されて酸化物のエッチングが行われる。
【0020】
プラズマ処理チャンバ1内でのエッチング処理終了後(図5(c)参照)、被処理物は搬送ロボット71によりダウンフロー処理チャンバ2に搬送される。真空搬送チャンバ7内は真空状態(気圧の上限が10−6×101325/760Pa)に保たれているため、被処理物の下部金属配線51の表面上にTiOHが形成されることを防ぐことができる。
【0021】
プラズマ処理チャンバ2では、プラズマ処理チャンバ1内でエッチングにより酸化膜を処理した後、コンタクトホール54底の下部金属配線51に生じたフッ化物の除去を行う(図5(c‘)参照)。真空搬送チャンバ7内の搬送ロボット71により搬入されてきた被処理物がステージ25に載置されると、プラズマ処理チャンバ2と真空搬送チャンバ7との間は遮断される。そして、プラズマ処理チャンバ2では、ヒーター26によりステージ25に載置された被処理物が加熱され、処理ガス(H2Oガス等)が導波管21により伝搬されてきたマイクロ波によりプラズマ化される。それにより発生した水素ラジカルと下部金属配線51表面に付着したフッ化物とが反応してHFが生成されることにより、フッ化物が除去される。
【0022】
次に、プラズマ処理チャンバ1とプラズマ処理チャンバ2における、被処理物表面における元素分析結果について説明する。
図2はコンタクトホール54底の下部金属配線51上の酸化膜をエッチングした後の金属表面と、このエッチング後に被処理物を真空で搬送し、ダウンフロープラズマ処理したあとの金属表面の分析結果について、XPS(X−ray Photoelectron Spectroscopy、X線光電子分光分析装置)を用いて分析した結果を示している。XPSとは、X線を被分析物表面にあて、励起され放出される電子を検出しエネルギー状態を分析することにより被分析物表面にどのような分子が存在しているかを調べるものである。
【0023】
図2の縦軸は電子の検出量(単位は電子の個数)、横軸は結合の強さを示している。下のグラフは、プラズマ処理チャンバ1でフッ素系のプラズマを用いて酸化物のエッチング処理がなされた、被処理物のコンタクトホール54底部にある、下部金属配線51表面の元素分析結果である。グラフから明らかなようにフッ素の結合エネルギーを示す685(eV)付近で高い値を示している。つまり、下部金属配線51表面にフッ化物が残留していることが分かる。
【0024】
次に図2中の上のグラフであるが、これはプラズマ処理チャンバ2で水素ラジカル処理によりフッ化物が除去された後の、被処理物のコンタクトホール54底部にある下部金属配線51の表面の元素分析結果である。図2中の下のグラフが685(eV)付近で高い値を示していたのに対し、上のグラフではそのような様子はみられない。よってフッ化物は除去されていることが分かる。
【0025】
さらに、第2のプラズマ処理チャンバ2におけるフッ化物除去処理を行う際のヒーター26によるステージ25上の被処理物の温度と、除去後のフッ素残留量との関係について説明する。図3(縦軸は電子の検出量(単位は電子の個数)、横軸は結合の強さ、図中のasRIEは加熱前を示している)及び図4(縦軸は検出量(単位は任意で比率を示す)横軸はウエハの温度)を見ると、被処理物の表面温度が200度以上になると、フッ素残留量がXPS分析の検出限界以下まで除去できていることが分かる。
【0026】
これらの処理を行うことで、コンタクトホール54底の下部金属配線51表面に生じた酸化物が除去可能となり、さらには酸化物のエッチング処理後に残留するフッ化物も除去でき、加えて被処理物搬送時のTiOHの生成がされず、清浄な金属表面が得られる。
【0027】
【発明の効果】
本発明によれば、金属表面の酸化物を自然酸化膜程度まで低減でき、かつフッ化物が除去され清浄な金属表面が得られることが可能である。
【図面の簡単な説明】
【図1】本発明の電子デバイス製造システムの配置図。
【図2】ダウンフロー処理後およびCF4エッチング後におけるコンタクトホール底の金属配線表面のフッ素スペクトル図。
【図3】コンタクトホール底の金属配線上の絶縁膜をエッチングした後の表面の分析結果図。
【図4】ダウンフロープラズマ処理後における金属表面のフッ素の量と温度の関係図。
【図5】本発明のコンタクトホール形成フロー図。
【図6】従来のコンタクトホール形成フロー図。
【符号の説明】
1・・・プラズマ処理チャンバ、2・・・プラズマ処理チャンバ、7・・・真空搬送チャンバ、8・・・カセットチャンバ、11・・・上部電極、13・・・下部電極、14・・・高周波発生装置、15・・・マッチングボックス、21・・・導波管、25・・・ステージ、26・・・ヒーター、51・・・下部金属配線、52・・・絶縁膜、53・・・レジスト、54・・・コンタクトホール、55・・・コンタクト部、56・・・上部金属配線、61・・・下部金属配線、62・・・絶縁膜、63・・・レジスト、64・・・コンタクトホール、65・・・コンタクト部、66・・・上部金属配線、71・・・搬送ロボット[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic device manufacturing system and an electronic device manufacturing method having a function and a process for removing oxide on a contact surface.
[0002]
[Prior art]
FIG. 6 shows a step of forming a contact portion for connecting metal wirings arranged in layers in the manufacturing process of the electronic device.
First, in FIG. 6A, an
[0003]
Next, RIE (reactive ion etching) processing is performed using the
Next, the
[0004]
After removing the ashing of the
[0005]
Therefore, conventionally, for the purpose of removing the oxide formed on the surface of the
[0006]
Although the metal material is embedded in the
[Patent Document 1] JP-A-10-326771 (
[0007]
[Problems to be solved by the invention]
However, when the cleaning process is performed, the oxide on the surface of the
Further, when the electronic device is transported to move to the step of embedding the metal material in the
[0008]
The present invention provides an electronic device manufacturing system and an electronic device for the first problem that it is possible to remove fluoride adhering when removing the oxide film formed on the surface of the
[0009]
[Means for Solving the Problems]
In order to achieve the first object, an electronic device manufacturing system of the present invention includes a first processing chamber for removing oxides on the surface of metal wiring formed in an electronic device using a fluorine-based gas, an oxidation process, A second processing chamber for removing fluoride generated on the surface of the metal wiring when removing an object using a hydrogen-based plasma, and a transport device for transporting the electronic device. It is characterized by being transported in a special atmosphere or in a vacuum.
[0010]
Further, the electronic device manufacturing method of the present invention includes an oxide removing step of removing oxide on the surface of the metal wiring formed on the electronic device using a fluorine-based gas, and the metal wiring at the time of the oxide removing step. Having a fluoride removal step of removing fluoride generated on the surface using a hydrogen-based plasma, and a transfer step of transferring the electronic device, and transferring in a special atmosphere or vacuum in the transfer step It is a feature.
In order to achieve the second object, the transport apparatus transports the electronic device in a special atmosphere or in a vacuum.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an electronic device manufacturing system and an electronic device manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. 1 to 5. FIG. 1 is an overall configuration diagram of an electronic device manufacturing system, and FIG. 2 is an analysis diagram of a metal wiring surface after etching removal of fluoride generated on the metal wiring surface and after fluoride is removed by downflow plasma, 3 and 4 are graphs showing the relationship between the temperature of an object to be processed (for example, a wafer) and the residual fluorine amount during the fluoride removal process. FIG. 5 shows a step of forming a contact portion for connecting metal wirings arranged in layers in the manufacturing process of the electronic device, and FIGS. 5 (a) (b) (c) (d) (e) 6A, 6B, 6C, 6D, and 6E have the same contents. The difference between FIG. 5 and FIG. 6 is FIG. 5 (c ′). In FIG. 5 (c ′), when the oxide is removed (FIG. 5 (c)), an operation of removing the fluoride generated on the surface of the metal wiring using hydrogen-based plasma is performed.
[0012]
FIG. 1 is an overall configuration diagram of an electronic device manufacturing system showing an apparatus capable of cleaning a contact hole bottom, carrying a vacuum and performing a downflow process, according to the present embodiment. In FIG. 1 is a first plasma processing chamber of, for example, a parallel plate type for removing the oxide film formed on the surface of the
[0013]
The first
[0014]
In the second
[0015]
Although not shown, the
[0016]
Reference numeral 7 in FIG. 1 denotes a vacuum transfer chamber, which has a
[0017]
In these descriptions, the
In this example, the surface of the metal contact forming the wiring is taken as an example, but it can also be used for a silicide surface (eg, TiSi, CoSi, NiSi) which is a compound of silicon and metal, and electricity is passed therethrough. Also used for.
[0018]
Next, the processing flow will be described. A cassette (not shown) storing a plurality of objects to be processed is installed in the cassette chamber (C / C) 8. When the cassette is loaded, the
[0019]
In the
[0020]
After completion of the etching process in the plasma processing chamber 1 (see FIG. 5C), the workpiece is transferred to the
[0021]
In the
[0022]
Next, elemental analysis results on the surface of the object to be processed in the
FIG. 2 shows the analysis result of the metal surface after etching the oxide film on the
[0023]
The vertical axis in FIG. 2 indicates the detected amount of electrons (the unit is the number of electrons), and the horizontal axis indicates the strength of coupling. The lower graph shows the result of elemental analysis of the surface of the
[0024]
Next, the upper graph in FIG. 2 shows the surface of the
[0025]
Further, the relationship between the temperature of the object to be processed on the stage 25 by the
[0026]
By performing these treatments, it is possible to remove the oxide generated on the surface of the
[0027]
【The invention's effect】
According to the present invention, the oxide on the metal surface can be reduced to the level of a natural oxide film, and fluoride can be removed to obtain a clean metal surface.
[Brief description of the drawings]
FIG. 1 is a layout view of an electronic device manufacturing system according to the present invention.
FIG. 2 is a fluorine spectrum diagram of the surface of a metal wiring at the bottom of a contact hole after downflow processing and after CF 4 etching.
FIG. 3 is an analysis result diagram of the surface after etching the insulating film on the metal wiring at the bottom of the contact hole.
FIG. 4 is a graph showing the relationship between the amount of fluorine on the metal surface and the temperature after downflow plasma treatment.
FIG. 5 is a flowchart of contact hole formation according to the present invention.
FIG. 6 is a flowchart of conventional contact hole formation.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
酸化物を除去する際に前記金属配線表面に生成したフッ化物を水素系のプラズマを用いて除去する第2の処理チャンバと、
前記電子デバイスを搬送する搬送装置とを有することを特徴とする電子デバイス製造システム。A first processing chamber for removing oxide on the surface of the metal wiring formed in the electronic device using a fluorine-based gas;
A second processing chamber for removing the fluoride generated on the surface of the metal wiring when removing the oxide using a hydrogen-based plasma;
An electronic device manufacturing system comprising: a transport device that transports the electronic device.
前記酸化物除去工程の際に、前記金属配線表面に生成したフッ化物を水素系のプラズマを用いて除去するフッ化物除去工程と、
前記電子デバイスを搬送する搬送工程とを有することを特徴とする電子デバイス製造方法。An oxide removal step of removing oxide on the surface of the metal wiring formed on the electronic device using a fluorine-based gas;
A fluoride removing step of removing fluoride generated on the surface of the metal wiring using a hydrogen-based plasma in the oxide removing step;
An electronic device manufacturing method comprising: a transporting process for transporting the electronic device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003163657A JP2005005292A (en) | 2003-06-09 | 2003-06-09 | System and process for fabricating electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003163657A JP2005005292A (en) | 2003-06-09 | 2003-06-09 | System and process for fabricating electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005005292A true JP2005005292A (en) | 2005-01-06 |
Family
ID=34090711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003163657A Pending JP2005005292A (en) | 2003-06-09 | 2003-06-09 | System and process for fabricating electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005005292A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013520266A (en) * | 2010-02-26 | 2013-06-06 | ポータル メディカル リミテッド | Drug dispenser device |
US8732924B2 (en) | 2005-02-03 | 2014-05-27 | Seiko Epson Corporation | Method of manufacturing a piezoelectric vibrator |
JP2019066249A (en) * | 2017-09-29 | 2019-04-25 | 田辺三菱製薬株式会社 | Sample preparation method for elemental impurity measurement |
-
2003
- 2003-06-09 JP JP2003163657A patent/JP2005005292A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8732924B2 (en) | 2005-02-03 | 2014-05-27 | Seiko Epson Corporation | Method of manufacturing a piezoelectric vibrator |
JP2013520266A (en) * | 2010-02-26 | 2013-06-06 | ポータル メディカル リミテッド | Drug dispenser device |
JP2019066249A (en) * | 2017-09-29 | 2019-04-25 | 田辺三菱製薬株式会社 | Sample preparation method for elemental impurity measurement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7585777B1 (en) | Photoresist strip method for low-k dielectrics | |
JP3815937B2 (en) | Contact hole filling method of semiconductor device | |
EP1389800A2 (en) | Method for removal of residue from a film stack using a sacrificial mask layer | |
TWI587390B (en) | Method for etching organic hardmasks | |
JP2001168075A (en) | Method of pre-cleaning dielectric layer of substrate | |
KR101773806B1 (en) | Substrate cleaning method and substrate cleaning apparatus | |
JPH0855839A (en) | Etching of nitridation titanium | |
JPH04206719A (en) | Apparatus and method for treating substrate | |
JPH11505669A (en) | Semiconductor processing equipment | |
US6184134B1 (en) | Dry process for cleaning residues/polymers after metal etch | |
JP4077241B2 (en) | Manufacturing method of semiconductor device | |
JP2003158181A (en) | Manufacturing method for semiconductor device | |
JP3575240B2 (en) | Method for manufacturing semiconductor device | |
JP3176857B2 (en) | Method for manufacturing semiconductor device | |
US6784109B2 (en) | Method for fabricating semiconductor devices including wiring forming with a porous low-k film and copper | |
US20130330920A1 (en) | Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma | |
JP2005005292A (en) | System and process for fabricating electronic device | |
JP2528026B2 (en) | Wiring pattern forming method and apparatus | |
JP2004319540A (en) | Method for manufacturing semiconductor device and dry etching system | |
JP4228424B2 (en) | Manufacturing method of semiconductor device | |
JP2003224185A (en) | Manufacturing method for semiconductor device | |
JP2003035962A (en) | Substrate treatment method and system | |
WO2016150287A1 (en) | Method and device for manufacturing semiconductor apparatus | |
JP2544129B2 (en) | Plasma processing device | |
JP3104840B2 (en) | Sample post-treatment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20050415 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |