JP2004507023A - 順不同の書き込み動作を実行するように構成されたディスク制御装置 - Google Patents

Abstract

【課題】ディスク制御装置によって受け取られた順序以外の順序で書き込み動作を実行すること。
【解決手段】ハードディスク装置はディスクと、制御装置マイクロプロセッサーと、ホストバスインターフェースと、バッファメモリーと、バッファメモリー制御装置と、ディスクフォーマッターとを含む。バスインターフェースは書き込み動作を受け取り、バッファメモリー制御装置は動作が受け取られる相対的順序でバッファメモリーの対応する書き込み動作データを記憶する。バッファメモリー制御装置は次に書き込み動作のデータをバッファメモリーから、データをフォーマット化してディスクに書き込むディスクフォーマッターに転送する。バッファメモリー制御装置はバッファメモリーへの読み出しおよび書き込みアクセスを制御する。バッファメモリー制御装置は１組のアドレスレジスターと１組のブロックカウントレジスターを含む。マイクロプロセッサーは２個以上の書き込み動作のデータのバッファメモリー内のアドレスをアドレスレジスターにロードする。マイクロプロセッサーは対応する動作のブロック内の大きさをブロックカウントレジスターにロードする。マイクロプロセッサーは次に、バッファメモリー制御装置に一つのコマンドを出してアドレスレジスターとブロックカウントレジスターによって識別されたデータをバッファメモリーからディスクフォーマッターに転送する。アドレスレジスターとブロックカウントレジスターによって、バッファメモリー制御装置がいくつかの書き込み動作のデータをいかなる順序でも転送できるようになる。以前のバッファ制御装置は一般にデータがバッファメモリーに記憶されたのと同じ順序でしかいくつかの書き込み動作のデータを転送できない。
【選択図】図８

Description

【０００１】
（発明の分野）
本発明はハードディスク制御装置に関するものであって、特に、ディスクの１ 周期の間に多数の書き込み動作を順不同に行うことができるディスク制御装置およびその方法に関する。
【０００２】
（関連技術の説明）
ハードディスクドライブがホストコンピュータによって要求された読み出しおよび書き込み動作を行う速度は、コンピュータの性能にとって重要である。ハードディスクドライブによるいかなる遅延も、コンピュータによるプログラムの実行においてそれと対応する遅延を引き起こしやすい。ハードディスク技術におけるいくつかの開発において、個々のディバイス動作の応答時間を短くしたり、データ転送速度を増したりすることに焦点をあてている。ハードドライブ技術における他の開発では、多数の動作を行うのにかかる時間を短くすることに焦点をあてている。後者のタイプの開発のうちの２ つが米国特許第４ ，６６７ ，２８６ 号および第６ ，０２９ ，２２６ 号において記載されている。
【０００３】
「ディスクと中央演算処理装置間のデータ転送のための方法および装置」と題する米国特許第４ ，６６７ ，２８６ 号は、トグリングデータバッファを備えた構造を開示している。その構造によれば、多数の動作をディスクの１ 周期の間に行うことができる。データは中央演算処理装置と最初のデータバッファの間を転送される一方で、データは２ 番目のデータバッファとディスク間で転送される。バッファの動作は、データが中央演算処理装置と２ 番目のデータバッファ間で転送されている一方で、１ 番目のデータバッファとディスク間を転送されるように、トグルされ得る。
【０００４】
「２ つの書き込みコマンドを１ つの書き込みコマンドとして処理することによってオプションのスキップで自動書き込みデータ転送をする方法および装置」と題する米国特許第６ ，０２９ ，２２６ 号は書き込みコマンドを組み合わせる方法を提示している。２ 番目の書き込みコマンドの１ 番目の論理ブロックアドレス（ＬＢＡ ）と１ 番目の書き込みコマンドの最後のＬＢＡ との近さが比較される。もし２ 番目の書き込みコマンドが充分に近いなら、ディスク制御装置は組み合わせた書き込みの間に２ つのコマンド間のセクターをスキップしながら、２ つの書き込みコマンドを１ つの書き込みコマンドとして実行する。それゆえ、２ 個の書き込みがハードディスクの１ 周期（ｓｉｎｇｌｅ ｒｅｖｏｌｕｔｉｏｎ） で行われ得る。
【０００５】
ディスク制御装置によって受け取られた順序以外の順序で書き込み動作を実行することがよい場合もある。順不同で書き込み動作をすることによって、ディスクの複数の周期よりむしろ単一周期の間に書き込みが行われることが可能となる。そのため、動作にかかる時間が短くなる。本発明はとりわけこの点を追及している。
【０００６】
【課題を解決するための手段】
（発明の要約）
好ましい実施例において、ハードディスク装置は、ディスクと、制御装置マイクロプロセッサーと、ホストバスインターフェースと、バッファメモリーと、バッファメモリー制御装置と、ディスクフォーマッターとを含む。書き込み動作は、バスインターフェースによって受け取られ、各書き込み動作に対応する書き込み動作のデータがバッファメモリー内の円形バッファに記憶される。バッファメモリー制御装置は、円形バッファを実行し、バッファメモリーへの読み出しおよび書き込みアクセスを制御する。書き込み動作データが到着すると、バッファメモリー制御装置は、その動作がハードディスク装置によって受け取られた順序で円形バッファにデータを連続して記憶する。
【０００７】
マイクロプロセッサーからのコマンドを受け取ると、一般的には、バッファメモリー制御装置は、書き込み動作のデ―タをバッファメモリーから、データをフォーマット化してディスクに書き込むディスクフォーマッターに転送する。一実施例では、バッファ制御装置は、最初の書き込み動作のデータがディスクに書き込まれたあとであっても、円形バッファからデータを転送し続ける。バッファ制御装置は、ハードディスク装置によって受け取られた順序で動作ごとにデータを供給する。マイクロプロセッサーは、単に次に受け取られた動作のデータを書き込み続けるようにディスクフォーマッターにコマンドを出すこともできる。
【０００８】
好ましい実施例では、バッファメモリー制御装置はまた、１ 組のアドレスレジスターと１ 組のブロックカウントレジスターを含む。これらのレジスターは、バッファ制御装置がマイクロプロセッサーからのただ１つのコマンドを用いて、コマンドが受け取られた以外の順序でいくつかの動作のデータをバッファメモリーから転送できるようにする。
【０００９】
好ましい実施例では、マイクロプロセッサーは、２個以上の書き込み動作のデータのバッファメモリー内のアドレスをアドレスレジスターにロードする。マイクロプロセッサーは対応する動作のブロック内の大きさをブロックカウントレジスターにロードする。マイクロプロセッサーは次に、バッファメモリー制御装置に一つのコマンドを出して、アドレスレジスターとブロックカウントレジスターによって識別されたデータをバッファメモリーからディスクフォーマッターに転送する。バッファ制御装置はまず、１ 番目のアドレスレジスターとブロックカウントレジスターによって識別されたデータを転送し、次に２ 番目のアドレスレジスターとブロックカウントレジスター、といったように、以下同様である。アドレスレジスターとブロックカウントレジスターによって、バッファメモリー制御装置はバッファ内のデータの置かれている順序に関係なくいかなる順序でも円形バッファから書き込み動作のデータにアクセスできる。
【００１０】
マイクロプロセッサーは一般に、ディスクの１ 周期の間に並行して２ 番目または追加の動作のためのデータを遅れずに供給するようにバッファ制御装置に２ 番目または追加のコマンドを出すほど動作は速くない。一般には、マイクロプロセッサーがバッファメモリー制御装置をセットして追加のコマンドを出すまでに、書き込まれるべきセクターは書き込みヘッドを過ぎ、ディスクの１ 周期は終わっている。しかしながら、好ましい実施例によれば、例え動作がディスクに書き込まなくてはならない順序以外の順序で受け取られたとしても、同じトラックへの２ 個以上の書き込み動作がディスクの１ 周期の間に完了できる。
【００１１】
本発明は添付の図面に関連して以下に説明される。
【００１２】
【発明の実施の形態】
（実施例の詳細な説明）
以下の説明では、本発明の一部を成し、かつ本発明の実施にあたっての特定の実施例または過程を図示する添付の図面を参照する。同じまたは同様の構成要素にはそれらの図面を通して、できる限り同じ参照符号が付されている。本発明を徹底して理解するために、多くの特定の詳細が述べられる場合もあるが、本発明は特定の詳細がなくても実施されてもよいし、また、その代わりの同等の構成要素およびここで述べられた方法で実施されてもよい。あるいは、公知の方法および構成要素は本発明の特徴を不必要にあいまいにしないように詳細には説明されていない。
【００１３】
Ｉ ．ハードディスク制御装置の動作
Ａ ．コンピュータシステム
第１ 図はホストシステム１２０ の大容量記憶装置としてハードディスク装置１１０ が利用されるコンピュータシステムの典型的な形態を示す。ホストシステム１２０ はコンピュータシステムのマザーボードであることが好ましく、一般的には、１個以上のマイクロプロセッサーや、ＲＡＭ や、あるいは他の構成要素を接続するシステムバス１２２ を含む。ハードディスク装置１１０ 、は一般的にはディスク１１４ を制御するハードディスク制御装置１１２ を含む。ディスク１１４ は一般的に、図示されていない読み出し及び書き込みヘッドにより読み出されたり、書き込まれたりする回転磁気媒体のプラターをいくつか含む。例示された実施例では、ハードディスク制御装置１１２ は先進技術連結（ＡＴＡ ：Ａｄｖａｎｃｅｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ａｔｔａｃｈｍｅｎｔ）バス１１６ を介してホストシステムに接続されている。このＡＴＡ バス１１６ はまた、入出力バスブリッジアダプター１２４ を介してホストシステムバス１１２ に接続されている。アダプター１２４ はホストシステムバス１２２ とＡＴＡ バス１１６ の異なるプロトコル及び技術のブリッジとなっている。ＳＣＳＩやＵＳＢ やファイヤーワイヤーといった別の技術がＡＴＡ バス１１６ の代わりに用いられてもよい。
【００１４】
一般的に、ホストシステム１２０ は、ＡＴＡ バス１１６ を介してハードディスク制御装置１１２ に対して読み出しおよび書き込み動作を送信する。一般的に、読み出し動作は、データの開始論理ブロックアドレス（ＬＢＡ ）のディスク上の位置によって要求されたデータを見分ける。ＬＢＡ は、ヘッド、トラックおよびデータのブロック（５１２Ｋ）のセクター番号を特定する。一般的には、１ セクターは１ ブロックのデータを保持する。要求により、ハードディスク装置１１０ は、ＡＴＡ バス１１６ を介して要求されたデータを読み出してホストシステム１２０ に送り返すことにより応答する。一般的に、書き込み動作は、書き込むべきディスク上の位置の開始ＬＢＡ を見分ける。データはホストシステム１２０ からハードディスク制御装置１１２ に送られ、特定されたＬＢＡ で始まるディスクに書き込まれる。
【００１５】
Ｂ ．ハードディスク制御装置
第２ 図はハードディスク制御装置１１２ の一般的な形態を示す。ハードディスク制御装置１１２ は一般的に、マイクロプロセッサー２０４ と、１ 組のファームウェアのコード２０５ と、バッファメモリー２０６ と、ハードディスク制御装置のコア２１０ を含む。制御装置コア２１０ はＡＴＡ バス１１６ とディスク１１４ 間のデータのフローを処理する。一般的に、制御装置のタスクにはディスク１１４ とバッファメモリー２０６ 間でデータを転送したり、バッファメモリー２０６ とＡＴＡ バス１１６ 間でデータを転送したり、エラーの修正を行ったり、ＣＲＣ 計算を行ったりすることが含まれる。また、制御装置コア２１０ の動作は、一般的にファームウェアコード２０５ の一組を実行する制御装置マイクロプロセッサー２０４ によって制御される。ファームウェアコード２０５ は不揮発性メモリーに保存されてもよい。マイクロプロセッサーもまたディスク１１４ への図示されていない追加のインターフェースを有して、ディスク１１４ の読み出し／書き込みヘッドを適切なトラックに移動させるといったタスクを処理してもよい。バッファメモリー２０６ は遅延や、待ち時間や２ つの装置のタイミング差を補うためにディスク１１４ とＡＴＡ バス１１６ 間でデータをバッファに入れるために用いられる。ある形態では、バッファメモリー２０６ もまた、制御装置マイクロプロセッサー２０４ のためのメモリーとしての役割をする。バッファメモリー２０６ の大きさはそのアプリケーションによるが、２５６ キロバイトから８ メガバイトの範囲である。
【００１６】
制御装置コア２１０ は一般的に、ＡＴＡ バスインターフェース２２０ と、バッファメモリー制御装置２３０ と、ディスクフォーマッター２４０ を含む。ＡＴＡ バスインターフェース２２０ は、ＡＴＡ バスプロトコルを実現して書き込みおよび読み出し動作を受け取り、ホストシステム１２０ に読み出したデータを送信する。書き込み動作２２２ は点線で示され、バスインターフェース２２０ を通過することがわかる。書き込み動作のＬＢＡ は一般にマイクロプロセッサー２０４ によって読み出されて記憶される。バスインターフェース２２０ はバッファメモリー制御装置２４０ を介してデータをバッファメモリー２０６ に送る。
【００１７】
バッファメモリー制御装置２３０ は、ＡＴＡ バスインターフェース２２０ とディスクフォーマッター２４０ とマイクロプロセッサー２０４ によってバッファメモリー２０６ へのインターリーブアクセスを制御する。バッファメモリー制御装置２３０ によるバッファメモリー２０６ の制御は、一般に先に述べたバッファメモリー２０６ とそれにアクセスする装置間でデータをバッファに入れることの他に種々の装置によるアクセスをアービトレイト（調停）することを含む。バッファメモリー制御装置２３０ は、一般に、ＡＴＡ バスインターフェース２２０ とバッファメモリー２０６ 間でデータをバッファに入れるＡＴＡ バスインターフェースデータＦＩＦＯ（先入れ先出しバッファ）２３２ と、バッファメモリー２０６ とディスクフォ―マッター２４０ 間でデータをバッファに入れるディスクフォーマッターデータＦＩＦＯ２３４ と、バッファ制御装置２３０ の機能性を制御するバッファ制御装置論理２３６ とを含む。一般にバッファ制御装置２３０ は、好ましくはポインターを使ってバッファメモリー２０６ 内でバッファ制御装置２３０ が実現する円形データバッファ２０８ に書き込み動作データを記憶する。ＡＴＡ バスインターフェースデータＦＩＦＯ２３２ とディスクフォーマッターデータＦＩＦＯ２３４ は比較的小さなＦＩＦＯバッファであって、それぞれ６４バイト程であるのが好ましい。一方、円形データバッファ２０８ はずっと大きいのが好ましく、バッファメモリー２０６ 全体を占有するほどで、実施形態にもよるが、２５６ キロバイトから８ メガバイトである。
【００１８】
ディスクフォーマッター２４０ はディスク１１４ への実際のデータの書き込みを制御する。一般にディスクフォーマッター２４０ は、バッファメモリー制御装置を介してバッファメモリー２０６ からデータ―を受け取り、エラー修正コードを加えることがありえるが、ディスクに書き込むためにデータをフォーマット化し、ディスクの書き込みヘッドにデータを送る。ディスクフォーマッター２４０ はまた、書き込みヘッドにデータを送るための適切なタイミングを決定するためにディスクの読み出し／書き込みヘッドが配置されるトラックのセクターをモニターする。ディスクフォーマッターの機能性はディスクフォーマッター論理２４２ によって制御される。
【００１９】
第３ 図は典型的なディスク書き込み時のホストシステム１２０ からディスク１１４ へのデータの流れを示す。データはまず、ＡＴＡ バス１１６ を介して、ホストシステム１２０ からハードディスク制御装置１１２ のＡＴＡ バスインターフェース２２０ に送信される。ＡＴＡ バスインターフェース２２０ は、バッファメモリー制御装置２３０ のＡＴＡ バスインターフェースＦＩＦＯ２３２ を介してバッファメモリー２０６ の円形データバッファ２０８ にデータを送信する。そのデータはディスク１１４ に書き込まれるまで円形データバッファ２０８ にある。もし、ディスクヘッドが正しく位置決めされ、マイクロプロセッサー２０４ がデータをディスク１１４ に書き込む準備ができていると決定したなら、マイクロプロセッサー２０４ はバッファ制御装置２３０ にコマンドを出してデータをディスクフォーマッターデータＦＩＦＯ２３４ に送信し始める。マイクロプロセッサー２０４ もまたディスクフォーマッター２４０ にコマンドを出して、ディスクフォーマッターデータＦＩＦＯ２３４ からデータを読み出し、そのデータをフォーマット化し、ディスク１１４ の書き込みヘッドにデータを送信し始めるようにする。一般に、ディスクフォーマッターの１ つのコマンドはディスクフォーマッター２４０ にディスク上の１ 個のトラックにデータを書き込む指示をするのみである。例えば、数メガバイトのオーダーの大きな書き込み動作の場合、円形のデータバッファ２０８ にすでに置かれていた先のデータはディスクフォーマッター２４０ によって読み出され、一方で、同じ動作のための後のデータがＡＴＡ バスインターフェース２２０ によって円形データバッファ２０８ に書き込まれている。もし書き込み動作が多数のトラックに書き込むことを含むなら、ディスクフォーマッター２４０ が各トラックにデータを書き込んだ後に、マイクロプロセッサー２０４ が書き込みヘッドを次のトラックに移動させ、ディスクフォーマッター２４０ に更なるコマンドを出して次のトラックにデータを書き込むようにする。
【００２０】
第４ 図は書き込み動作中の円形データバッファ２０８ の動作を示す。例示された例では、３ つの書き込み動作のデータがＡＴＡ バスインターフェース２２０ によってバッファメモリー２０６ に書き込まれている。バッファメモリー制御装置２３０ は書き込みポインター４０２ を更新して、制御装置がＡＴＡ バスインターフェース２２０ からの入力データを書き込むバッファメモリー２０６ 内のアドレスを示すようにする。データが書き込まれると、ポインター４０２ は更新される。もし書き込みポインター４０２ が円形バッファ２０８ の最後に達したら、ポインター４０２ は円形バッファを機能させるために他方の端に戻される。読み出しポインター４０４ はディスクフォーマッター２４０ に転送されるためにデータが円形バッファ２０８ から読み出されるアドレスを示す。例示された例では、バッファ２０８ 内にある３ つの書き込み動作のデータはまだディスクフォーマッター２４０ に転送されていない。データが読み出されると、バッファメモリー制御装置論理２３６ のデフォルト動作が円形バッファ２０８ 内の読み出しポインター４０４ を進める。読み出しポインターは書き込みポインターと同様、最終的にはもとに戻される。一実施例では、バッファ制御装置がリセットされない限り、ディスクフォーマッター２３４ がディスクフォーマッターデータＦＩＦＯ２３４ からデータを読み出し続けている間、読み出しポインター４０４ は書き込み動作のデータを通って継続的に進む。しかしながら、書き込みポインター４０４ は一般に読み出しポインター４０２ を超えない。
【００２１】
第５ 図はバッファメモリー制御装置２３０ とディスクフォーマッター２４０ をより詳細に示す。バッファメモリー制御装置２３０ は、読み出しポインター４０４ が書き込み動作の間維持されているディスクフォーマッター（ＤＦ）バッファアドレスレジスター５０２ を含む。一般に、バッファアドレスレジスター５０２ はまずマイクロプロセッサー２０４ によってロードされる。しかしながら、バッファメモリー制御装置論理２３６ は、データがディスクフォーマッターデータＦＩＦＯ２３４ に送信されると、自動的にバッファアドレスレジスター５０２ を進める。
【００２２】
一般に、ディスクフォーマッター２４０ はセクター要求レジスター５１２ と、セクターカウントレジスター５１４ と、一組のスキップセクターレジスター５１６ とを備えている。マイクロプロセッサー２０４ はそのセクター要求レジスター５１２ と、セクターカウントレジスター５１４ と、スキップセクターレジスター５１６ に適切な値をロードすることによって、そしてディスクフォーマッター２４０ にコマンドを出すことによってディスク動作を開始する。セクター要求レジスター５１２ にはそのコマンドに応じて、トラック上に書き込まれるべき最初のセクターのセクター番号がロードされる。セクターカウントレジスター５１４ には動作中に書き込まれるセクター数がロードされる。一般に、８ 個のスキップセクターレジスター５１６ がある。それぞれのスキップセクターレジスター５１６ は、一般に１０ビットセクターＩＤフィールドと４ ビット長のフィールドを有し、コマンドの実行中にスキップされる特有のセクターを識別する。一般に、欠陥のあるセクターがスキップされる。４ ビット長のフィールドは、ＩＤフィールドによってポイントされたセクターから始まる範囲値を提供する。その範囲値はスキップレジスターが有効でない時ゼロに設定される。スキップセクターレジスター５１６ へのアクセスは、単一のＦＩＦＯ同様のインターフェースを通る。スキップセクターレジスター５１６ は昇順にロードされなければならない。コマンドの実行中にセクター要求レジスター５１２ はスキップセクターレジスターと比較されて、セクターがスキップされるべきか決定する。スキップされたセクターはセクターカウントとしてカウントされない。
【００２３】
Ｃ ．書き込み動作を処理する一般的な方法
第６ 図はハードディスク制御装置１１２ が書き込み動作を処理する方法６００ を示す。ステップ６０２ では、ハードディスク制御装置１１２ のＡＴＡ バスインターフェース２２０ がホストシステム１２０ からの書き込み動作２２２ を受け取る。一般に、書き込み動作２２２ はディスクに書き込まれるデータとデータが書き込まれるディスク上の開始位置を識別するＬＢＡ とを含む。
【００２４】
ステップ６０４ では、ＡＴＡ バスインターフェース２２０ がバッファメモリー２０６ の円形データバッファ２０８ にデータを送信する。バッファメモリー２０６ にデータを送信するために、ＡＴＡ バスインターフェース２２０ はバッファメモリー制御装置２３０ のＡＴＡ バスインターフェースＦＩＦＯ２３２ にデータを書き込む。次に、バッファメモリー制御装置２３０ は円形データバッファ２０８ の書き込みポインター４０２ を維持し、バッファメモリー２０６ にデータを書き込む。バッファメモリー制御装置２３０ は、ＡＴＡ バスインターフェースＦＩＦＯ２３２ からのデータの書き込みを、例えば、ディスクフォーマッターデータＦＩＦＯ２３４ および制御装置マイクロプロセッサー２０４ といったバッファメモリーにアクセスする他の装置からの読み出し及び書き込みとインターリーブする。
【００２５】
ステップ６０６ では、マイクロプロセッサー２０４ はＡＴＡ バスインターフェース２２０ からＬＢＡ を読み出し、書き込み動作２２２ のＬＢＡ を記憶する。一般に、制御装置マイクロプロセッサー２０４ はその処理メモリーとしてバッファメモリー２０６ の一部を利用する。この場合、マイクロプロセッサー２０４ はバッファメモリー制御装置２３０ を介してバッファメモリーにアクセスして、バッファメモリー２０６ にＬＢＡ を記憶させてもよい。制御が方法６００ の残りのステップに進む前に、ステップ６０６ からステップ６０２ への矢印に示されるように、ＡＴＡ バスインターフェース２２０ によって追加の書き込み動作が受け取られてマイクロプロセッサー２０４ によって処理されるかもしれない。
【００２６】
ステップ６０８ では、マイクロプロセッサー２０４ は受け取られた書き込み動作を実行するかを決定する。マイクロプロセッサー２０４ はその動作をいつ実行するかを決定するために、周知の技術に従ってファームウェアコード２０５ によってプログラミングされるのが好ましい。
【００２７】
ステップ６１０ では、マイクロプロセッサー２０４ はバッファメモリー２０６ 内の書き込み動作データの開始アドレスをディスクフォーマッターバッファアドレスレジスター５０２ にロードする。ステップ６１２ では、マイクロプロセッサー２０４ は書き込み動作のためのバッファ制御装置２０４ のプログラミングを完了する。このステップには陳腐データ（ｓｔａｌｅ ｄａｔａ）のディスクフォーマッターデータＦＩＦＯ２３４ のクリアおよび／またはバッファメモリー制御装置２３０ のコマンドレジスターへのコマンドのローディングが含まれるかも知れない。
【００２８】
ステップ６１４ では、バッファメモリー制御装置２３０ は、バッファメモリー２０６ からディスクフォーマッターデータＦＩＦＯ２３４ にデータを送信し始める。ディスクフォーマッター２４０ がＦＩＦＯ２３４ からデータを読み出すと、バッファメモリー制御装置２３０ はＦＩＦＯ２３４ がアンダーフローをしないようにしてデータをＦＩＦＯ２３４ に書き込む。
【００２９】
ステップ６１６ では、マイクロプロセッサー２０４ はディスク１１４ の書き込みヘッドを適切なトラックに移動するために必要な、すべての追加の構成要素をプログラミングする。書き込みヘッドの移動を制御する回路は、制御装置コア２１０ の外部にあるのが好ましいが、コア２１０ 内に含まれていてもよい。ステップ６１６ はステップ６１０ とステップ６０８ の間で行われてもよい。
【００３０】
ステップ６１８ では、マイクロプロセッサー２０４ は、ディスクフォーマッター２４０ のセクター要求レジスター５１２ にトラックに書き込まれる書き込み動作の最初のセクターのセクターＩＤをロードする。ステップ６２０ では、マイクロプロセッサー２０４ はセクターカウントレジスター５１４ にトラックに書き込まれるセクター数をロードする。書き込み動作が多数のトラックに渡っている場合、トラックに書き込まれるセクター数はすべての動作におけるブロック数より少ないかもしれない。この場合、ディスクフォーマッター２４０ は現在のトラックの書き込みが完了してから次のトラックにデータを書き込むようにプログラミングされる。
【００３１】
ステップ６２２ では、マイクロプロセッサー２０４ は、スキップセクターレジスター５１６ にトラックに書き込んでいる間スキップされるべきトラック上の欠陥セクタを識別するデータをロードする。ステップ６２４ では、マイクロプロセッサー２０４ はトラックへの書き込みのためのディスクフォーマッター２４０ のプログラミングを完了する。一般にこのステップにはディスクフォーマッター２４０ のコマンドレジスターにコマンドをロードすることが含まれる。
【００３２】
ステップ６２６ では、ディスクフォーマッター２４０ は、マイクロプロセッサー２０４ によってそのコマンドレジスターにロードされたコマンドの実行を開始する。ディクスフォーマッター２４０ はディスクフォーマッターデータＦＩＦＯ２３４ からデータを読み出し、ディスク１１４ に書き込むためにデータをフォーマット化し、ディスク１１４ の書き込みヘッドにデータを送る。ディスク１１４ に書き込むためのデータのフォーマット化には巡回冗長検査（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ ）コードをデータに追加することが含まれるかもしれない。一般に、ディスクフォーマッター２４０ はまた、ディスク１１４ の書き込みヘッドにデータを送信する適切なタイミングを決定し、その結果データはトラック上の適切な位置に書き込まれる。
【００３３】
ステップ６２８ では、ディスクフォーマッター２４０ は現在のトラックへの最後のセクターの書き込みを完了する。ステップ６３０ では、ディスクフォーマッター２４０ は制御装置マイクロプロセッサー２０４ に割り込みを送り、トラックへの書き込みの成功状態を示す。一般に書き込みは成功しているであろう。もし、書き込みに失敗があれば、マイクロプロセッサーがその問題に対処する。
【００３４】
ステップ６３２ では、マイクロプロセッサーは現在の書き込み動作に関連した別のトラックへの書き込むためのデータがあるかを決定する。もし別のトラックに書き込む付加的なデータがまだ残っているなら、制御はステップ６１６ に戻る。ステップ６１６ から、マイクロプロセッサーは書き込みヘッドを次のトラックに移動して次のトラックに更なるデータを書き込むためにディスクフォーマッター２４０ をプログラミングする。
【００３５】
ステップ６３２ では、もし別のトラックに書き込むデータがもうなくて現在の書き込み動作が終了しているなら、ディスク制御装置１１２ は別の書き込み動作の受け取りまたは実行をする準備ができている。従って、別の書き込み動作がすでに受信されたかどうかによって、ステップ６０２ またはステップ６０８ のいずれかに行く。
【００３６】
Ｄ ．性能をよくするための書き込み動作の組み合わせ
一実施例において、マイクロプロッセサー２０４ はバッファメモリー制御装置２３０ へのたったひとつのコマンドで２ 個以上の書き込み動作を完了するようにプログラミングされてもよい。バッファメモリー制御装置は、最初の動作が完了する前に、円形データバッファ２０８ 内の最初の書き込み動作のデータの後、２ 番目の書き込み動作からのデータが連続して書き込まれている限り、ステップ６１０ からステップ６１４ のように再びプログラミングされる必要は無い。バッファメモリー制御装置２３０ はディスクフォーマッター２４０ がデータを読み出している限り、円形データバッファ２０８ からディスクフォーマッターデータＦＩＦＯ２４２ にデータを供給し続けるように構成されているのが好ましい。従って、バッファメモリー制御装置２３０ は、最初の書き込み動作のデータの最後がディスクフォーマッター２４０ によって読み出され、ディスクに書き込まれても、円形データバッファ２０８ からディスクフォーマッターデータＦＩＦＯ２３４ にデータを供給し続ける。ＦＩＦＯ２３４ を再び満たす（ｒｅｆｉｌｌ）ためにバッファメモリー制御装置２３０ が自動的に供給するデータは、２ 番目の書き込み動作のデータとなる。そのため、この場合バッファメモリー制御装置２３０ は、再びプログラミングされる必要がなく、プロセス６００ のステップ６１０ からステップ６１４ はとばすことができる。
【００３７】
一実施例では、マイクロプロセッサー２０４ はまた、ディスクフォーマッター２４０ への単一のコマンドを用いて２ 個の書き込み動作からデータを部分的にまたは完全に書き込むようにプログラミングされてもよい。ディスクフォーマッターへの単一のコマンドは、先の動作の最後のＬＢＡ が同じトラックを有するが、次の動作の開始ＬＢＡ より小さいセクター番号を有する時に利用することができる。この場合、マイクロプロセッサーは２ つの動作の間のセクターをスキップするようにディスクフォーマッター２４０ に指示を出すことによって、単一の動作として２ つの動作を処理することができる。これは書き込み動作の間でスキップされるレジスターを１ 個以上のスキップセクターレジスター５１６ にロードすることによって達成できる。
【００３８】
前述の技術により、２ つ以上の動作のためにバッファ制御装置２３０ および／またはディスクフォーマッター２４０ のプログラミングを組み合わすことができる。２ つ以上の動作のためにディスクフォーマッター２４０ のプログラミングを組み合わせる１ つの利点は書き込み動作が単一の周期で完了できることである。
【００３９】
一般に、マイクロプロセッサー２０４ はディスクフォーマッター２４０ に比べてずっと長い応答時間を有し、反応時間がずっと遅い。一般に、ディスク１１４ の１ 周期の間にマイクロプロセッサー２０４ が２ 番目の書き込み動作のためにディスクフォーマッター２４０ を再度プログラミングすることができるように、ディスクフォーマッター２４０ が書き込み動作の終了と同時にマイクロプロセッサー２０４ に割り込んだ後には充分な時間がない。従って、ディスク１１４ の単一の周期の間に１ つ以上の書き込み動作を完了するために、２ つ以上の書き込み動作がディスクフォーマッター２４０ への単一のコマンドで完了されなければならない。２ つ以上の動作のためにディスクフォーマッター２４０ のプログラミングを組み合わせるには、これらの動作のためにバッファ制御装置２３０ のプログラミングもまた組み合わさなくてはならない。これは、マイクロプロセッサー２０４ もまた一般的には書き込み動作の間にバッファ制御装置２３０ を再度プログラミングするほど速くないからである。
【００４０】
すでに述べたように、制御装置マイクロプロセッサー２０４ は一般に、書き込み動作の間にバッファメモリー制御装置２３０ またはディスクフォーマッター２４０ を再度プログラミングできるほど速くない。また、ディスクフォーマッターは、例えば、データを書き込むためにタイミングシーケンスを始めるといったような、トラック上の最初のセクターを検索することによって各コマンドを実行し始めるように構成されている場合がある。この場合、ディスクフォーマッター２４０ は、マイクロプロセッサー２０４ の速度にかかわらず、１ 周期につき１ つのコマンドのみを実行することしかできない。従って、ディスク上の同じトラックにデータを書き込むいくつかの書き込み動作が単一の周期で行われる場合、一般的に書き込み動作はバッファ制御装置２３０ とディスクフォーマッター２４０ のそれぞれに対して１ つのコマンドで終了されなくてはならない。
【００４１】
１ つ以上の書き込み動作をディスク１１４ の単一の周期で実行することにより、実質的に書き込みのスピードはアップする。例えば、もし２ つの書き込みが単一の周期で行われるなら、実行時間は別々に書き込みを行う場合の半分に減る。もし、４ つの書き込みを１ 周期で行うなら、その実行時間は個別に行う場合の４ 分の１ 、多くても３ 分の１ に減るであろう。
【００４２】
Ｅ ．前述の技術の制限
以上述べられた技術はいくつかの書き込み動作を行う時間を短くするために利用されることがあるが、これらの技術は利用できない場合がある。例えば、もし、書き込み動作が到着する順序がディスク上のそれぞれの書き込み動作の順序に対応していない場合は、これらの技術は利用することができない。
【００４３】
第７ 図は書き込みヘッド７０４ に関連したハードディスクプラター７０２ の概略図である。ディスク７０２ は反時計回りに回転している。また、プラター７００ のトラック７０４ の１ つに対して３ つの別々の書き込み動作（書き込み１ と書き込み２ と書き込み３ ）のセクターが示されている。動作のセクターは書き込みヘッド７０４ の下を、動作３が最初に、動作２が２番目に、動作１が３番目に通過するようになっている。もし書き込み動作１ が最初にハードディスク制御装置１１２ に到着するとしたら、動作２ は２ 番目に到着し、動作３ は３ 番目に到着する。書き込み動作は第４ 図に示されるように、これと同じシーケンスでバッファメモリーに記憶される。従って、動作が円形データバッファ２０８ に記憶されている順序はトラック７０４ 上の動作セクタの順序に対応しない。その結果、バッファメモリー制御装置２３０ がディスクに正しい順序で書き込むようにそれぞれの動作のデータを供給するためのプログラミングは単一のコマンドではできない。
【００４４】
上述されたバッファメモリー制御装置２３０ は、１つのコマンドで、円形データバッファ２０８ に置かれているのと同じ順序でデータを供給するように構成されている。その結果、もし、２ つの動作が同じトラックに対してその書き込み動作が順不同なら、その連続した動作のデータは１ つのバッファ制御装置のコマンドでは得られない。
【００４５】
以下の好ましい実施例で示されるように、バッファ制御装置２４０ はマイクロプロセッサー２０４ からの１ つのコマンドを用いて円形データバッファ２０８ の違うセクションからデータを不連続の順序で供給することができる構成要素を新たに加えることができる。
【００４６】
ＩＩ．好ましい実施例
Ａ ．増補バッファメモリーおよびディスクフォーマッター
第８ 図はマイクロプロセッサー２０４ からの単一のコマンドでバッファメモリー２０６ から不連続の読み出しを行うために増補されたバッファメモリー制御装置８３０ の好ましい実施例を示す。バッファメモリー制御装置８３０ はバッファメモリー制御装置２３０ の第４ 図に示されるすべての構成要素を含むことが好ましい。バッファメモリー制御装置８３０ はまた１ 組のアドレスレジスター８５２ と、作業ディスクフォーマッターバッファアドレスレジスター８０２ と、１ 組のブロックカウントレジスター８６２ と、作業ブロックカウントレジスター８６４ と、使用中フラグ８５４ と、組み合わせ書き込み論理８７０ とを含むことが好ましい。
【００４７】
１ 組のアドレスレジスター８５２ には８ 個以上のレジスターがあるのが好ましい。４ 個か３ 個か２ 個のアドレスレジスターを使用することも可能であるが、バッファメモリー制御装置８３０ およびディスクフォーマッター２４０ への１ 組のコマンドで書き込むことができる書き込み動作の数が限定されてしまう。マイクロプロセッサー２０４ は、トラックに書き込まれる書き込み動作のうちの１ つのためにバッファメモリー２０６ のデータの開始アドレスを各アドレスレジスター８５２ にロードする。アドレスレジスター８５２ は、書き込み動作が行われる順序でロードされる。アドレスレジスター８５２ はスキップセクターレジスター５１６ と同様に、ＦＩＦＯのようなインターフェースを介してマイクロプロセッサー２０４ によって書き込まれるように構成されているのが好ましい。１組のアドレスレジスター８５２ 内のそれぞれのアドレスは、書き込み動作の間にやがては作業ディスクフォーマッターバッファアドレスレジスター８０２ に転送される。作業アドレスレジスター８０２ はバッファアドレスレジスター５０２ と実質的に同様の機能をする。
【００４８】
ブロックカウントレジスター８６２ の数はアドレスレジスター８５２ の数と一致する。マイクロプロセッサー２０４ は、対応する書き込み動作のために、トラックに書き込まれるバッファメモリー２０６ に記憶されたデータのブロック数をブロックカウントレジスター８６２ の各々にロードする。ブロックカウントレジスター８６２ は書き込み動作が行われる順序でロードされる。アドレスレジスター８５２ 同様、ブロックカウントレジスター８６２ はスキップセクターレジスター５１６ と同様に、ＦＩＦＯのようなインターフェースを介してマイクロプロセッサー２０４ によって書き込まれるように構成されているのが好ましい。ブロックカウントレジスター８６２ 内の各ブロックカウントはやがて、書き込み動作の間に作業ブロックカウントレジスター８６４ に送られる。作業ブロックカウントレジスター８６４ は、動作ごとにバッファメモリー２０６ からディスクフォーマッターデータＦＩＦＯ２３４ にブロック数が転送されている間に、転送される残りのブロック数をカウントダウンするのに用いられる。
【００４９】
使用中フラグ８５４ は、アドレスレジスター８５２ およびブロックカウントレジスター８６２ が一杯かどうかを決定するためにマイクロプロセッサー２０４ により読み出されることができるレジスターまたはレジスター内の１ ビットであることが好ましい。もしレジスターが８５２ と８６２ が一杯であると設定するなら、そのビットが設定される。もしレジスターが８５２ と８６２ が一杯でないと設定するなら、そのビットはクリアされる。
【００５０】
組み合わせ書き込み論理８７０ は、ブロックカウントレジスター８６２ と、アドレスレジスター８５２ と、作業ブロックカウントレジスター８６４ と、使用中フラグ８５４ の機能性を制御するために、バッファメモリー制御装置論理２３６ に加えられるのが好ましい。論理８７０ はバッファメモリー２０６ 内の動作データの順序に関わらず、マイクロプロセッサー２０４ によって供給された１ つのコマンドからディスクフォーマッターデータＦＩＦＯ２３４ に多数の書き込み動作のデータを転送するようにこれらの素子を制御する。
【００５１】
好ましい実施例のディスクフォーマッター２４０ は実質的に変更されていない。しかしながら、スキップセクターレジスター５１６ の数は増加するのが好ましい。好ましい実施例では、同じトラック上の２ 個以上の書き込み動作間での追加のセクタースキップを処理するために、８ 個の代わりに１６個のスキップセクターレジスター５１６ となっている。
【００５２】
Ｂ ．バッファメモリー制御装置による方法
第９Ａ図および第９Ｂ図は、順不同で受け取られた書き込み動作に対して、組み合わされた書き込み機能を達成するために、その組み合わせた書き込み論理８７０ とバッファメモリー制御装置論理２３６ の制御のもとで、制御装置８３０ によって行われる好ましい方法９００ および９５０ を示す。この方法９００ および９５０ は好ましくはインターリーブされて同時に行われてもよい。方法９００ は使用中フラグ８５４ をセットし、方法９５０ は作業バッファアドレスレジスター８０２ および作業ブロックカウントレジスター８６４ を扱う。
【００５３】
方法９００ のステップ９０２ では、バッファメモリー制御装置８３０ はアドレスレジスター８５２ およびブロックカウントレジスター８６２ においてデータを受け取る。ステップ９０４ では、制御装置８３０ がアドレスレジスター８５２ およびブロックカウントレジスター８６２ が一杯かどうか決定する。もし、レジスター８５２ および８６２ が一杯なら制御装置８３０ は使用中フラグ８５４ をセットする。もし、レジスター８５２ および８６２ が一杯でないなら、制御装置８３０ はステップ９０２ に戻す。
【００５４】
方法９５０ のステップ９５２ では、バッファメモリー制御装置８３０ は多数の動作のデータを転送するために、アドレスレジスター８５２ およびブロックカウントレジスター８６２ の使用を選択するマイクロプロセッサー２０４ からのコマンドを受け取る。これらのレジスター８５２ および８６２ の使用は、マイクロプロセッサー２０４ のオプションであるのが好ましく、そのオプションは組み合わされるべき動作が順不同で到着している時にのみ選択される。
【００５５】
ステップ９５４ では、バッファメモリー制御装置８３０ は書き込み動作のためにデータのアドレスをアドレスレジスター８５２ から作業アドレスレジスター８０２ に転送する。アドレスはアドレスレジスター８５２ からアドレスレジスター８５２ がマイクロプロセッサー２０４ によってロードされた順序で転送される。要するに、アドレスレジスター８５２ はＦＩＦＯの機能を有することが好ましい。ステップ９５６ では、制御装置８３０ が書き込み動作のためにブロックカウントをブロックカウントレジスター８６２ から作業ブロックカウントレジスター８６４ に転送する。ブロックカウントレジスター８６２ もまたＦＩＦＯ機能を有する。ステップ８５８ では、レジスター８５２ およびレジスター８６２ のそれぞれの組の少なくとも１ つの位置が空にされているので、制御装置が使用中フラグをクリアにする。
【００５６】
ステップ９６０ では、制御装置８３０ はバッファメモリー２０６ からディスクフォーマッターデータＦＩＦＯ２３４ にデータを転送し始め、これは作業アドレスレジスター８０２ におけるアドレスから始める。制御装置は作業アドレスレジスター８０２ を読み出しポインターとして利用するのが好ましく、データをバッファメモリー２０６ から読み出すとレジスター８０２ は増加する。
【００５７】
ステップ９６２ では、バッファメモリー２０６ からディスクフォーマッターデータＦＩＦＯ２３４ にデータの各ブロック（５１２Ｋ）を転送し始めると、制御装置８３０ は作業ブロックカウントレジスター８６４ を減少させる。
【００５８】
ステップ９６４ では、制御装置８３０ は、作業ブロックカウントレシスター８６４ がゼロになるのを待機する。これによって、動作の最後のブロックがバッファメモリー２０６ からディスクフォーマッターデータＦＩＦＯ２３４ に転送し始めていることがわかる。ステップ９６６ では、制御装置８３０ は動作のためにデータの最後のブロックを転送し、そしてデータを転送するのを停止する。この時点で、ステップ９５４ に戻り、次の書き込み動作のデータが転送される。
【００５９】
プロセス９５０ は、アドレスレジスター８５２ とブロックカウントレジスター８６２ の入力がすべて実行されるまで継続される。すべての入力が実行されると、制御装置８３０ はマイクロプロセッサー２０４ からの別のコマンドを受け取る準備ができている。
【００６０】
Ｃ ．ハードディスク制御装置による方法
第１０Ａ 図および第１０Ｂ 図はバッファメモリー制御装置８３０ およびディスクフォーマッター２４０ への１ 組のコマンドを用いて多数の順不同の動作を完了させるために、ハードディスク制御装置１１２ によって行われる好ましい方法１０００を示す。マイクロプロセッサー２０４ は方法１０００を実行するためにファームウェア２０５ でプログラミングされるのが好ましい。ステップ１００２と、ステップ１００４と、ステップ１００６は方法６００ のステップ６０２ とステップ６０４ とステップ６０６ とほぼ同じである。
【００６１】
ステップ１００８では、マイクロプロセッサー２０４ は同じトラックにデータを書き込む２ つ以上の書き込み動作を識別し、そのトラックには１ つ以上の動作がトラックの対応しているセクターの位置に対して順不同に到着する。ステップ１０１０では、マイクロプロセッサー２０４ はトラック上のそれぞれのセクターの位置に基づいて動作を命令する。
【００６２】
ステップ１０１２では、マイクロプロセッサー２０４ は書き込み動作のデータブロックのバッファメモリー２０６ 内の開始アドレスをアドレスレジスター８５２ にロードする。好ましい実施例では、アドレスレジスター８５２ はアドレスが書き込まれる順序を維持するＦＩＦＯ同様のインターフェースを介して書き込まれる。従って、データブロックのアドレスは、対応する書き込み動作がトラックに書き込まれる（ステップ１０１０でマイクロプロセッサー２０４ によって決定される）順序でロードされる。ステップ１０１４では、同様に、マイクロプロセッサーは各書き込み動作のためにデータブロックの対応する数をブロックカウントレジスター８６２ にロードする。
【００６３】
ステップ１０１６では、マイクロプロセッサー２０４ はバッファメモリー制御装置８３０ のプログラミングを完了させる。このプログラミングは、バッファメモリー制御装置８３０ にコマンドを出して、アドレスレジスター８５２ およびブロックカウントレジスター８６２ にロードされたアドレスとブロックカウントに基づいてデータを転送するようにするのが好ましい。マイクロプロセッサー２０４ はまた、方法６００ に従っていつものデータ転送を行うために、バッファメモリー制御装置８３０ をプログラミングするオプションを有することが好ましい。
【００６４】
ステップ１０１８では、バッファメモリー制御装置８３０ は、バッファメモリー２０６ からディスクフォーマッターＦＩＦＯ２３４ に書き込み動作のデータを転送し始める。ディスクフォーマッター２４０ がＦＩＦＯ２３４ からデータを読み出すと、バッファメモリー制御装置８３０ はＦＩＦＯ２３４ にデータを書き込み、ＦＩＦＯ２３４ がアンダーフローしないようにする。
【００６５】
ステップ１０２０では、マイクロプロセッサー２０４ は、ディスク１１４ の書き込みヘッドを適切なトラックに移動するのに必要な更なる構成要素をプログラミングする。ステップ１０２０はステップ１０１２とステップ１０１０の間で行われてもよい。
【００６６】
ステップ１０２２では、マイクロプロセッサー２０４ はトラックに書き込まれる最初の書き込み動作の最初のセクターのセクターＩＤをディスクフォーマッター２４０ のセクター要求レジスター５１２ にロードする。ステップ１０２４では、マイクロプロセッサー２０４ はすべての識別された動作のためにトラックに書き込まれるセクターの合計数をセクターカウントレジスター５１４ にロードする。
【００６７】
ステップ１０２６では、マイクロプロセッサー２０４ は書き込み動作間でスキップされるトラック上のデータ識別セクターをスキップセクターレジスター５１６ にロードする。レジスターにはまた、書き込み中にスキップされるトラック上の欠陥セクターがロードされる。ステップ１０２８では、マイクロプロセッサー２０４ は、トラックへの書き込みのためのディスクフォーマッター２４０ のプログラミングを完了する。一般にこのステップはディスクフォーマッター２４０ のコマンドレジスターにコマンドをロードすることを含む。
【００６８】
ステップ１０３０では、ディスクフォーマッター２４０ はマイクロプロセッサー２０４ によってそのコマンドレジスターにロードされたコマンドを実行し始める。ディスクフォーマッター２４０ はディスクフォーマッターデータＦＩＦＯ２３４ からデータを読み出し、ディスク１１４ に書き込むためにデータをフォーマット化し、そしてそのデータをディスク１１４ の書き込みヘッドに送信する。
【００６９】
ステップ１０３２では、バッファメモリー制御装置８３０ はアドレスレジスター８５２ およびブロックカウントレジスター８６２ にロードされたアドレスおよびブロックカウントに従って連続書き込み動作からデータを供給する。バッファメモリー制御装置８３０ はこのステップで方法９５０ を行うのが好ましい。
【００７０】
ステップ１０３４では、ディスクフォーマッター２４０ は現在のトラックへの最後のセクターの書き込みを完了する。ステップ１０３４では、ディスクフォーマッター２４０ は制御装置マイクロプロセッサー２０４ に割り込みを送り、トラックへの書き込みの成功状態を示す。
【００７１】
１つのトラック上でのすべての書き込みが終了すると、この時点でその方法は終了し、ハードディスク制御装置１１２ は更なる書き込み動作を行う準備ができている。または、２ 個以上のトラックにわたって最初の書き込み動作および／または最後の書き込み動作が実行される時、方法１０００も利用されてもよい。例えば、トラックへの短い書き込み動作は、同じトラックで終わる長い動作の前に到着するかもしれない。１ つのバッファメモリー制御装置のコマンドを利用して、後の動作を先に実行してから、その後で最初の動作を実行することができる。後のコマンドのデータの最後の部分および以前のコマンドのデータのすべてを書き込むために、１つのディスクフォーマッターのコマンドを用いることができる。１ 個以上の書き込み動作が２個のトラックにわたっている場合、方法１０００は以下のように続く。
【００７２】
つぎのステップ１０３６では、マイクロプロセッサーは現在の書き込み動作の組に関連して別のトラックに書き込むべきデータがあるかどうかを決定する。もし別のトラックに書き込まれるべき更なるデータが残っているなら、ステップ１０２０に戻る。ステップ１０２０から、マイクロプロセッサーは書き込みヘッドを次のトラックに移動して、次のトラックにデータをさらに書き込むためにディスクフォーマッター２４０ をプログラミングする。
【００７３】
ステップ１０３８では、もし別のトラックに書き込むべきデータがもう残っておらずに現在の書き込み動作の組が完了しているなら、ハードディスク制御装置１１２ は別の組の書き込み動作を受け取るか、または実行する準備ができている。従って、別の書き込み動作がすでに受け取られているかによって、ステップ１００２かまたはステップ１００８のいずれかに戻る。
【００７４】
Ｄ ．実例動作
第１１図は、順不同で到着する２ つの書き込み動作のためにハードディスク制御装置１１２ によって行われるステップの実例シーケンスの方法１１００を示す。方法１１００は、方法１０００のステップ１００２からステップ１０１４の２ 個の書き込み動作の場合をより詳細に説明する。
【００７５】
ステップ１１０２では、ＡＴＡ バスインターフェース２２０ が最初の書き込み動作を受け取る。ステップ１１０４では、バッファメモリー制御装置２３０ が最初の書き込み動作のデータを円形データバッファ２０８ に書き込む。ステップ１１０６では、バスインターフェース２２０ は２ 番目の書き込み動作を受け取る。ステップ１１０８では、バッファメモリー制御装置２３０ が最初の書き込み動作のデータの後に、２ 番目の書き込み動作のデータを円形データバッファ２０８ に書き込む。しかしながら、２ 番目の書き込み動作のデータは、バッファメモリー２０６ 内で最初の書き込み動作とデータと連続している必要は無い。
【００７６】
ステップ１１１０では、マイクロプロセッサー２０４ は、２番目の書き込み動作が最初の書き込み動作と同じトラックに書き込まれるかを決定する。マイクロプロセッサー２０４ はまた陳腐データを作るのを避けるために、２ つの書き込み動作間で共通に書き込まれるセクターがないことを決定するのが好ましい。もし２ つの動作が共通のセクターを含むなら、その動作は到着した順序で書き込まれるべきである。
【００７７】
ステップ１１１２では、マイクロプロセッサー２０４ がトラック上で２ 番目の書き込み動作が最初の書き込み動作の前に位置しているかを決定する。マイクロプロセッサーはまた各動作が書き込む最初のセクターのセクター数を比較することによって、この決定をすることが好ましい。動作の順序は、書き込みヘッドがトラック上に最初の書き込みができる位置に関連して決定される。いくつかの実施例では、ディスクフォーマッター２４０ は、トラック上のどのセクターにでも最初にデータを書き込むことができるように構成されている。もしヘッドが１０２４個のセクターを持つトラックに到着して、例えばヘッドが５１１ 番目のセクターの上にある間固定されているなら、これらの実施例はディスクの現在の周期の間、５１２ 番目のセクターにデータを書き込むことができるように構成される。この場合、もし最初の書き込み動作がセクター１２７ に書き込み、２ 番目の書き込み動作がセクター５７５ に書き込むなら、その２ 番目の書き込み動作はトラック上で最初の書き込み動作の前に位置する。他の実施例では、ディスクフォーマッター２４０ は、データを書き込む前に、待機してトラック上のゼロ番目のセクターを検知するように構成されてもよい。これらの実施例では、ヘッドが１０２４個のセクターを持つトラックの５１１ 番目のセクター上で固定していても、ディスクフォーマッターはデータを書き込む前にゼロ番目のセクターがヘッドの下を通過するまで待機していなくてはならない。この場合、もし最初の書き込み動作がセクター５７５ に書き込み、２ 番目の書き込み動作がセクター１２７ に書き込むなら、２ 番目の書き込み動作はトラック上で最初の書き込み動作の前に位置している。
【００７８】
一実施例では、ステップ１１１０およびステップ１１１２は、各書き込み動作の開始と最終のセクター番号を比較することによって、組み合わされることができる。この場合、両動作は同じトラックに書き込まなくてはならない。また、ディスクフォーマッター２４０ がデータを書き込む前にゼロ番目のセクターが通過するまで待機しなくてはならないとしたら、２ 番目の動作の最後のセクター数は最初の動作の開始セクター数よりも少なくてはならない。ディスクフォーマッター２４０ が動作を始める前にゼロ番目のセクターを待つ必要のない場合の処理方法は当業者には明らかであろう。
【００７９】
ステップ１１１４では、マイクロプロセッサー２０４ は円形データバッファ２０８ の２ 番目の書き込み動作のデータのアドレスをアドレスレジスター８５２ の一つにロードする。ステップ１１１６では、マイクロプロセッサー２０４ は２ 番目の書き込み動作のデータブロックの数をブロックカウントレジスター８６２ の一つにロードする。ステップ１１１８では、マイクロプロセッサー２０４ は、円形データバッファ２０８ 内の最初の書き込み動作のデータのアドレスをアドレスレジスター８５２ の一つにロードする。ステップ１１２０では、マイクロプロセッサー２０４ は最初の書き込み動作内のデータブロックの数をブロックカウントレジスター８６２ の一つにロードする。
【００８０】
バッファメモリー制御装置８３０ が２ つの動作のアドレスとブロックカウントをロードすると、方法１１００は方法１０００のステップ１０１６で継続する。
【００８１】
Ｅ ．拡張および追加の実施例
方法１１００はいくつかの書き込み動作を処理するために当業者によってファームウェアコード２０５ に一般化できる。一般化されたファームウェア２０５ は、動作が受け取られた順序に関係なくディスクフォーマッター２４０ に多数の書き込み動作のデータを提供するために、バッファメモリー制御装置８３０ をプログラムするように構成されることができる。
【００８２】
バッファメモリー制御装置８３０ への一つのコマンドで処理できる動作の数はアドレスレジスター８５２ およびブロックカウントレジスター８６２ のレジスターの数によって制限されるかもしれない。しかしながら、好ましい実施例では、これらのレジスター８５２ とレジスター８６２ のセットは、バッファメモリー制御装置８３０ がコマンドを実行している間にマイクロプロセッサー２０４ によって書き込まれることができる。この機能によりバッファ制御装置８３０ への単一のコマンドで順不同の書き込み動作の無限の可能性の数が処理できるようになる。
【００８３】
ＩＩＩ ．結論
ある好ましい実施例を用いて本発明の説明がなされてきたが、ここで前述されたすべての特長および利点を呈さない実施例を含む、当業者に明らかな他の実施例もまた本発明の範囲内にあることとする。従って、本発明は以下の請求の範囲によって定義される。請求の範囲において、本発明はその一部に限定されず、全体的に解釈されるものとする。方法の請求の範囲において、参照符号は説明の便宜のためのみに用いられ、その方法を実施するための特定の順序を示すものではない。
【図面の簡単な説明】
【図１】ハードディスク装置がホストシステムの大容量記憶装置として利用されるコンピュータ装置の典型的な形態を示す。
【図２】ハードディスク制御装置の典型的な形態を示す。
【図３】典型的なディスク書き込み動作の間のホストシステムからディスクへのデータの流れを示す。
【図４】書き込み動作中の円形データバッファの動作を示す。
【図５】バッファメモリー制御装置およびディスクフォーマッターを詳細に示す。
【図６】ハードディスク制御装置が一般に書き込み動作を扱う方法を示す。
【図７】書き込みヘッドとともにハードディスクプラターの概略図を示す。
【図８】マイクロプロセッサーからの単一のコマンドでバッファメモリーの不連続の読み出しを行うために増補されたバッファメモリー制御装置の好ましい例を示す。
【図９】図９Ａ、図９Ｂは順不同で受け取られた書き込み動作のための組み合わせた書き込み機能を達成するためにバッファメモリー制御装置によって実施される好ましい方法を示す。
【図１０】図１０Ａ 、図１０Ｂ はバッファメモリー制御装置およびディスクフォーマッターへの１ 組のコマンドを用いて順不同の多数の動作を完了させるために、ハードディスク制御装置によって実施される好ましい方法を示す。
【図１１】順不同で到着する２ 個の書き込み動作のためにハードディスク制御装置によって実施される実例シーケンスのステップの方法を示す。

Claims (29)

1. ハードディスク制御装置のためのバッファメモリー制御装置であって、
   バッファメモリーとディスクの書き込みヘッドの間で書き込み動作データをバッファに入れるように構成されたデータバッファと、
   バッファメモリー内に記憶された対応する書き込み動作データの位置を識別するアドレスを複数の書き込み動作のそれぞれに対して記憶するように構成された複数のアドレスレジスターと、
   少なくともアドレスレジスターに記憶された対応するアドレスに基づいて、対応する書き込み動作データを書き込み動作のそれぞれに対してバッファメモリーからデータバッファに転送するように構成された制御装置論理とを含む、バッファメモリー制御装置。
2. 各書き込み動作のために、バッファメモリー内に記憶された対応する量の書き込み動作データを記憶するように構成された複数のブロックカウントレジスターをさらに含む、請求項１に記載のバッファメモリー制御装置。
3. 制御装置論理はブロックカウントレジスターに記憶された量に新たに基づいて転送を行うようにさらに構成されている、請求項２に記載のバッファメモリー制御装置。
4. ブロックカウントレジスターがＦＩＦＯとして働く、請求項３に記載のバッファメモリー制御装置。
5. データバッファがＦＩＦＯとして働く、請求項１に記載のバッファメモリー制御装置。
6. データバッファがディスクフォーマッターに書き込み動作データを供給するように構成された、請求項１に記載のバッファメモリー制御装置。
7. アドレスレジスターがＦＩＦＯとして働く、請求項１に記載のバッファメモリー制御装置。
8. 制御装置論理がバッファメモリー制御装置への単一のコマンドに基づいて少なくとも２個の動作のデータを転送するようにさらに構成された、請求項１に記載のバッファメモリー制御装置。
9. アドレスレジスターが一杯かどうかを示すように構成された使用中フラグをさらに含む、請求項１に記載のバッファメモリー制御装置。
10. アドレスレジスターの数が少なくとも４個である、請求項１に記載のバッファメモリー制御装置。
11. アドレスレジスターの数が少なくとも８個である、請求項１に記載のバッファメモリー制御装置。
12. ハードディスク装置を操作するための方法であって、
    （Ａ ）最初の書き込み動作を受け取り、
    （Ｂ ）（Ａ ）の次に２番目の書き込み動作を受け取り、
    （Ｃ ）２番目の書き込み動作のデータをディスクに書き込み、
    （Ｄ ）（Ｃ ）の次に最初の書き込み動作のデータをディスクに書き込む、方法。
13. 最初の書き込み動作と２番目の書き込み動作が同じトラックにデータを書き込むことを決定することをさらに含む、請求項１２に記載の方法。
14. ２番目の書き込み動作が最初の書き込み動作の開始セクターの数より小さい最終セクター数を有しているのを決定することをさらに含む、請求項１３に記載の方法。
15. ディスクの書き込みヘッドがトラックに最初に書き込むことができる位置に関連して、２番目の書き込み動作が最初の書き込み動作の前に位置されることを決定することをさらに含む、請求項１３に記載の方法。
16. 最初の書き込み動作のデータの一部分と、２番目の書き込み動作のデータの一部分とが１ つの周期の間にディスクに書き込まれる、請求項１３に記載の方法。
17. 最初の書き込み動作のデータと２番目の書き込み動作のデータが１つの周期の間にディスク装置に完全に書き込まれる、請求項１３に記載の方法。
18. 複数の書き込み動作を受け取り、かつ
    各書き込み動作のために、それぞれの書き込み動作の書き込み動作データのバッファメモリー内のアドレスをバッファメモリー制御装置の複数のアドレスレジスターの異なる一つにロードすることを含む、方法。
19. 各書き込み動作のために、それぞれの書き込み動作に関連して書き込み動作データの量を特定する値をバッファメモリー制御装置の複数のブロックカウントレジスターの異なる一つにロードすることをさらに含む、請求項１８に記載の方法。
20. アドレスレジスターとブロックカウントレジスターに、書き込み動作が実行される順序で書き込み動作のデータのアドレスと量がロードされる、請求項１９に記載の方法。
21. ディスクフォーマッターに複数の書き込み動作の書き込み動作データを提供するようにバッファメモリー制御装置に指示を出すことをさらに含む、請求項１８に記載の方法。
22. ハードディスク制御装置を動作させる方法であって、
    バッファメモリー制御装置の最初のアドレスレジスターに、最初の書き込み動作の書き込み動作データのバッファメモリーのアドレスをロードし、かつ
    バッファメモリー制御装置の２番目のアドレスレジスターに、２ 番目の書き込み動作の書き込み動作データのバッファメモリーのアドレスをロードし、
    最初のアドレスレジスターは２番目のアドレスレジスターと異なり、最初の書き込み動作は２ 番目の書き込み動作と異なる、方法。
23. 単一のコマンドでディスクフォーマッターに最初と２番目の書き込み動作の書き込み動作データを提供するようにバッファメモリー制御装置に命令することをさらに含む、請求項２２に記載の方法。
24. ハードディスク制御装置のバッファメモリー制御装置を動作させる方法であって、
    （Ａ ）複数の書き込み動作ごとに、バッファメモリー制御装置の複数のアドレスレジスターの異なる一つにおいて、それぞれの書き込み動作の書き込み動作データのバッファメモリー内のアドレスを受け取り、
    （Ｂ ）複数の書き込み動作の書き込み動作データを提供するコマンドを受け取る、
    方法。
25. （Ｃ ）書き込み動作ごとに、バッファメモリー制御装置の複数のブロックカウントレジスターの異なる１つにおいて、それぞれの書き込み動作に関連した書き込み動作データの量を特定する値を受け取ることをさらに含む、請求項２４に記載の方法。
26. （Ｄ ）書き込み動作ごとに、バッファメモリーから書き込み動作データを転送し、その書き込み動作データの量は対応するブロックカウントレジスターの値によって特定され、かつその書き込み動作データのアドレスは対応するアドレスレジスターのアドレスによって特定される、請求項２５に記載の方法。
27. バッファメモリー制御装置で残りの書き込み動作のごとに（Ｄ ）を繰り返すことをさらに含む、請求項２６に記載の方法。
28. ディスクドライブ制御装置であって、
    マイクロプロセッサーと、
    書き込み動作データを記憶するためのバッファメモリーと、
    バッファメモリー制御装置と、このバッファメモリー制御装置は
    バッファメモリーとディスクの書き込みヘッドとの間で書き込み動作データをバッファに入れるように構成されたデータバッファと、
    複数の書き込み動作ごとに、バッファメモリーに記憶された対応する書き込み動作データの位置を識別するアドレスを記憶するように構成された複数のアドレスレジスターと、
    書き込み動作ごとに、少なくともアドレスレジスターに記憶された対応するアドレスに基づいて、対応する書き込み動作データをバッファメモリーからデータバッファに転送するように構成された制御装置論理とを含み、
    マイクロプロセッサーによって実行されるファームウェアコードとを含み、そのファームコードはマイクロプロセッサーが書き込み動作が制御装置によって受け取られた順序以外の順序で書き込み動作を行うことができるように構成されている、ディスクドライブ制御装置。
29. ファームウェアコードはマイクロプロセッサーが
    （Ａ ）制御装置によって受け取られた最初の書き込み動作を識別し、
    （Ｂ ）最初の書き込み動作の後、制御装置によって受け取られた２番目の書き込み動作を識別し、
    （Ｃ ）バッファメモリー制御装置の１ 番目のアドレスレジスターに２番目の書き込み動作の書き込み動作データのバッファメモリーのアドレスをロードし、
    （Ｄ ）バッファメモリー制御装置の２ 番目のアドレスレジスターに最初の書き込み動作の書き込み動作データのバッファメモリーのアドレスをロードし、
    （Ｅ ）バッファメモリー制御装置が１ 番目のアドレスレジスターによって識別されたデータを転送し、その後２番目のアドレスレジスターによって識別されたデータを転送するように、バッファメモリー制御装置に対して一つのコマンドを出すように構成されている、請求項２８に記載のディスクドライブ制御装置。

Images